JP2021125233A - 非接触式通信媒体、磁気テープカートリッジ、及び非接触式通信媒体の製造方法 - Google Patents

Abstract

【課題】特性の異なる外部コンデンサを用いることにより、共振回路のＱ値を変更させることができる非接触式通信媒体、磁気テープカートリッジ、及び非接触式通信媒体の製造方法を提供する。【解決手段】非接触通信媒体は、外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、処理回路に対して外付けされる外部コンデンサとを備える。外部コンデンサは、内蔵コンデンサ及びコイルと共に、外部磁界が作用することで予め定められた共振周波数で共振する共振回路を構成する。外部コンデンサは、内蔵コンデンサに対して並列に接続されており、共振回路は、外部コンデンサの特性に応じて定められたＱ値を有する。【選択図】図２１

Description

本開示の技術は、非接触式通信媒体、磁気テープカートリッジ、及び非接触式通信媒体の製造方法に関する。

特許文献１には、メモリ部と、電力生成部と、電力監視部と、容量制御部とを具備する非接触通信媒体が開示されている。特許文献１に記載の非接触通信媒体において、メモリ部は、所定の管理情報を記憶する。電力生成部は、アンテナコイルと容量値が可変な共振容量部とを有する共振回路と、共振回路の共振出力を整流する整流回路とを有し、メモリ部へ供給される電力を生成する。電力監視部は、共振回路に対して整流回路とは並列に接続され抵抗値が可変に構成された電流調整素子と、基準電圧を発生させる基準電圧発生源と、整流回路の出力電圧が基準電圧と等しくなるように電流調整素子を制御する演算増幅器とを有する。容量制御部は、演算増幅器の出力に基づいて共振容量部を制御するように構成される。

特許文献２には、記録媒体カートリッジ用の非接触通信媒体であって、回路部品と、支持基板と、アンテナコイルとを具備する非接触通信媒体が開示されている。特許文献２に記載の非接触通信媒体において、回路部品は、記録媒体カートリッジに関する管理情報を格納することが可能なメモリ部を内蔵する。支持基板は、回路部品を支持する。アンテナコイルは、回路部品に電気的に接続され支持基板に形成されたコイル部を有し、コイル部のインダクタンス値が０．３μＨ以上２．０μＨ以下である。

特許文献３には、電圧発生部と、メモリ部と、クロック信号発生部と、制御部とを具備する非接触通信媒体が開示されている。特許文献３に記載の非接触通信媒体において、電圧発生部は、送受信用のアンテナコイルを有し、外部機器からの信号磁界を受信して電力を生成する。メモリ部は、電圧発生部に設定される１以上の回路パラメータと、所定の管理情報とを記憶する。クロック信号発生部は、２以上の異なる周波数のクロック信号を選択的に生成することが可能に構成される。制御部は、クロック信号発生部からメモリ部へ供給されるクロック信号の周波数を選択するように構成される。

特許文献４には、絶縁性フィルム上に複数配列されたＲＦＩＤタグのインレーの各々に対して、検知用コイルを近接させて共振周波数又はＱ値あるいは両者を測定する測定装置が開示されている。特許文献４に記載の測定装置において、絶縁性フィルムの法線方向から見て、測定対象となるインレーの周囲を覆うように非磁性金属板が配設され、非磁性金属板により、測定対象のインレーと隣接するインレーとの相互誘導が抑制されることを特徴とする。

特許文献５には、参照電位と接続される信号部を含む集積回路を有する半導体本体と、基板上に配置され半導体本体上に接続された接触表面を介して集積回路に結合されるアンテナの構造とを有し、アンテナは、集積回路の入力キャパシタとともに直列共振回路を形成し、動作エネルギを容量結合的に高周波電磁搬送フィールドから引き出すパッシブトランスポンダのアンテナ共振回路の同調方法が開示されている。特許文献５に記載のパッシブトランスポンダのアンテナ共振回路の同調方法は、接触表面と参照電位間の電流経路を形成する部分の寄生キャパシティブ要素及びレジスティブ要素を減少させ、アンテナ共振回路のクオリティを高めることを特徴とする。

特許文献６には、導体によりループアンテナを基板の片面に形成するとともに通信回路を基板の同片面に搭載してなる非接触通信媒体が開示されている。特許文献６に記載の非接触通信媒体は、ループアンテナの一端を通信回路の一方のアンテナ接続部に接続し、第１パッド部と、第２パッド部と、第１パッド部及び第２パッド部を導通する導通部とを搭載してなるアーム部を、アーム部を折り畳んだ場合に、ループアンテナの他端と第１パッド部とが接触し且つ通信回路の他方のアンテナ接続部と第２パッド部とが接触するように、折り畳み可能に設けたことを特徴とする。

国際公開第２０１９／１９８４３８号 国際公開第２０１９／１９８５２７号 国際公開第２０１９／１７６３２５号 特開２００３−３３１２２０号公報 特開２００３−０５１７５９号公報 特開２００４−２６５３７４号公報

本開示の技術に係る一つの実施形態は、１チップ化された演算装置に含まれる容量性負荷及びコイルのみによって共振させる場合に比べ、共振周波数のばらつきを抑制することができる非接触式通信媒体、磁気テープカートリッジ、及び非接触式通信媒体の製造方法を提供する。

本開示の技術に係る別の実施形態は、特性の異なる外部コンデンサを用いることにより、共振回路のＱ値を変更させることができる非接触式通信媒体、磁気テープカートリッジ、及び非接触式通信媒体の製造方法を提供する。

本開示の技術に係る第１の態様は、容量性負荷と、メモリと、メモリに対して読み書きを行うプロセッサとが１チップ化された演算装置と、コイルと、演算装置に対して外付けされたコンデンサであって、外部から与えられた外部磁界が作用することで予め定められた共振周波数で共振する共振回路を容量性負荷及びコイルと共に構成するコンデンサと、備え、演算装置が、共振回路によって生成された電力を用いて動作する非接触式通信媒体である。

本開示の技術に係る第２の態様は、容量性負荷及びコンデンサが、コイルに対して並列に接続されている第１の態様に係る非接触式通信媒体である。

本開示の技術に係る第３の態様は、コンデンサの容量が、容量性負荷の容量の実測値に基づいて定められている第１の態様又は第２の態様に係る非接触式通信媒体である。

本開示の技術に係る第４の態様は、基板を更に備え、基板の特定面に演算装置とコンデンサとが接着され、かつ、電気的に接続されている第１の態様から第３の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第５の態様は、演算装置及びコンデンサが、特定面で封止材によって封止されている第４の態様に係る非接触式通信媒体である。

本開示の技術に係る第６の態様は、演算装置及びコンデンサが、ワイヤ接続方式で電気的に接続されている第１の態様から第５の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第７の態様は、演算装置が、フリップチップ接続方式でコイルと電気的に接続されている第１の態様から第６の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第８の態様は、演算装置が、磁気テープカートリッジ以外の用途にも使用可能な汎用タイプであり、磁気テープカートリッジ用プログラムがインストールされることによって磁気テープカートリッジ用演算装置として機能する第１の態様から第７の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第９の態様は、第１の態様から第８の態様の何れか１つの態様に係る非接触式通信媒体と、磁気テープと、を備えた磁気テープカートリッジであって、非接触式通信媒体は、第２メモリを有し、第２メモリは、磁気テープに関する情報を記憶している磁気テープカートリッジである。

本開示の技術に係る第１０の態様は、外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、処理回路に対して外付けされる外部コンデンサであって、外部磁界が作用することで予め定められた共振周波数で共振する共振回路を内蔵コンデンサ及びコイルと共に構成する外部コンデンサと、を備え、外部コンデンサは、内蔵コンデンサに対して並列に接続されており、共振回路は、外部コンデンサの特性に応じて定められたＱ値を有する非接触式通信媒体である。

本開示の技術に係る第１１の態様は、Ｑ値が、特定の周波数帯での外部コンデンサの抵抗成分に応じて定められている第１０の態様に係る非接触式通信媒体である。

本開示の技術に係る第１２の態様は、Ｑ値が、非接触式通信媒体による基準通信距離よりも長い通信距離を実現する値に設定されている第１０の態様又は第１１の態様に係る非接触式通信媒体である。

本開示の技術に係る第１３の態様は、Ｑ値が、非接触式通信媒体による基準通信安定性よりも良好な通信安定性を実現する値に設定されている第１０の態様から第１２の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第１４の態様は、外部コンデンサが処理回路に接続されていない状態で、かつ、処理回路がコイルに接続されている状態で測定された仮Ｑ値に基づいてＱ値が定められている第１０の態様から第１３の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第１５の態様は、基準Ｑ値と、外部コンデンサが処理回路に接続されていない状態で、かつ、処理回路がコイルに接続されている状態で測定された仮Ｑ値との相違度に基づいて、外部コンデンサの特性が定められている第１０の態様から第１４の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第１６の態様は、処理回路が、共振回路によって生成された電力を用いて動作する第１０の態様から第１４の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第１７の態様は、内蔵コンデンサ及び外部コンデンサが、コイルに対して並列に接続されている第１０の態様から第１６の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第１８の態様は、外部コンデンサの容量が、内蔵コンデンサの容量の実測値に基づいて定められている第１０の態様から第１７の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第１９の態様は、基板の特定面に処理回路と外部コンデンサとが接着され、かつ、電気的に接続されている第１０の態様から第１８の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第２０の態様は、処理回路及び外部コンデンサが、特定面で封止材によって封止されている第１９の態様に係る非接触式通信媒体である。

本開示の技術に係る第２１の態様は、処理回路及び外部コンデンサが、ワイヤ接続方式で電気的に接続されている第１０の態様から第２０の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第２２の態様は、処理回路が、フリップチップ接続方式でコイルと電気的に接続されている第１０の態様から第２１の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第２３の態様は、処理回路が、磁気テープカートリッジ以外の用途にも使用可能な汎用タイプであり、磁気テープカートリッジ用プログラムがインストールされることによって磁気テープカートリッジ用演算装置として機能する第１０の態様から第２２の態様の何れか１つの態様に係る非接触式通信媒体である。

本開示の技術に係る第２４の態様は、第１０の態様から第２３の態様の何れか１つの態様に係る非接触式通信媒体と、磁気テープと、を備えた磁気テープカートリッジであって、非接触式通信媒体が、メモリを有し、メモリが、磁気テープに関する情報を記憶している磁気テープカートリッジである。

本開示の技術に係る第２５の態様は、外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、処理回路に対して外付けされる外部コンデンサであって、外部磁界が作用することで予め定められた共振周波数で共振する共振回路を内蔵コンデンサ及びコイルと共に構成する外部コンデンサと、を備えた非接触式通信媒体の製造方法であって、外部コンデンサが内蔵コンデンサに対して並列に接続された場合の共振回路のＱ値を決定するＱ値決定工程と、外部コンデンサが内蔵コンデンサに対して並列に接続された場合に共振回路のＱ値がＱ値決定工程によって決定されたＱ値となる条件で外部コンデンサを形成する外部コンデンサ形成工程と、外部コンデンサ形成工程で形成された外部コンデンサを内蔵コンデンサに対して並列に接続する接続工程と、を含む非接触式通信媒体の製造方法である。

本開示の技術に係る第２６の態様は、条件が、外部コンデンサが内蔵コンデンサに対して並列に接続された場合に、特定の周波数帯において、共振回路のＱ値がＱ値決定工程によって決定されたＱ値となる抵抗成分を有する、という条件である第２５の態様に記載の非接触式通信媒体の製造方法である。

本開示の技術に係る第２７の態様は、Ｑ値決定工程によって決定されるＱ値が、非接触式通信媒体による基準通信距離よりも長い通信距離を実現する値である第２５の態様又は第２６の態様に係る非接触式通信媒体の製造方法である。

本開示の技術に係る第２８の態様は、Ｑ値決定工程によって決定されるＱ値が、非接触式通信媒体による基準通信安定性よりも良好な通信安定性を実現する値である第２５の態様から第２７の態様の何れか１つの態様に係る非接触式通信媒体の製造方法である。

本開示の技術に係る第２９の態様は、Ｑ値決定工程が、外部コンデンサが処理回路に接続されていない状態で、かつ、処理回路がコイルに接続されている状態で測定された仮Ｑ値に基づいて共振回路のＱ値を決定する第２５の態様から第２８の態様の何れか１つの態様に係る非接触式通信媒体の製造方法である。

本開示の技術に係る第３０の態様は、Ｑ値決定工程が、基準Ｑ値と、外部コンデンサが処理回路に接続されていない状態で、かつ、処理回路がコイルに接続されている状態で測定された仮Ｑ値との相違度に基づいて、外部コンデンサの特性を決定する第２５の態様から第２９の態様の何れか１つの態様に係る非接触式通信媒体の製造方法である。

第１及び第２実施形態に係る磁気テープカートリッジの外観の一例を示す概略斜視図である。 第１及び第２実施形態に係る磁気テープカートリッジの下ケースの内側の右後端部の構造の一例を示す概略斜視図である。 第１及び第２実施形態に係る磁気テープカートリッジの下ケースの内面に設けられた支持部材の一例を示す側面視断面図である。 第１及び第２実施形態に係る磁気テープドライブのハードウェア構成の一例を示す概略構成図である。 第１及び第２実施形態に係る磁気テープカートリッジの下側から非接触式読み書き装置によって磁界が放出されている態様の一例を示す概略斜視図である。 第１及び第２実施形態に係る磁気テープカートリッジ内のカートリッジメモリに対して非接触式読み書き装置から磁界が付与されている態様の一例を示す概念図である。 第１及び第２実施形態に係る磁気テープカートリッジ内のカートリッジメモリの基板の裏面の構造の一例を示す概略底面図である。 第１及び第２実施形態に係る磁気テープカートリッジ内のカートリッジメモリの基板の表面の構造の一例を示す概略平面図である。 第１実施形態に係る磁気テープカートリッジ内のカートリッジメモリの回路構成の一例を示す概略回路図である。 第１実施形態に係る磁気テープカートリッジ内のカートリッジメモリに搭載されているＩＣチップのコンピュータのハードウェア構成の一例を示すブロック図である。 第１実施形態に係る磁気テープカートリッジ内のカートリッジメモリのＣＰＵによって実行される動作モード設定処理の処理内容の一例を示す概念図である。 第１実施形態に係る動作モード設定処理の流れの一例を示すフローチャートである。 図１２Ａに示すフローチャートの続きである。 図１２Ｂに示すフローチャートの続きである。 第１実施形態に係る動作モード設定処理の流れの第１変形例を示すフローチャートである。 第１実施形態に係る動作モード設定処理の流れの第２変形例を示すフローチャートである。 第１実施形態に係る動作モード設定処理の流れの第３変形例を示すフローチャートである。 第１実施形態に係る動作モード設定処理の流れの第４変形例を示すフローチャートである。 第２実施形態に係る共振回路に誘起される共振信号の周波数特性の一例を示すグラフである。 高いＱ値を有する共振回路に誘起される共振信号と、低いＱ値を有する共振回路に誘起される共振信号との周波数特性の一例を示すグラフである。 コイル、内蔵コンデンサ、及び外部コンデンサの抵抗成分及び合成容量を考慮して簡略化した第２実施形態に係る共振回路の一例を示す回路図である。 第２実施形態に係る磁気テープカートリッジ内のカートリッジメモリの回路構成の一例を示す概略回路図である。 第２実施形態に係るカートリッジメモリにおいて、基準Ｑ値に応じて異なる外部コンデンサを選択する態様の一例を示す説明図である。 第２実施形態に係るカートリッジメモリにおいて、仮Ｑ値に応じてＱ値を決定する態様の一例を示す説明図である。 第２実施形態に係るカートリッジメモリにおいて、基準Ｑ値と仮Ｑ値とに基づいて形成した外部コンデンサを共振回路に接続する態様の一例を示す説明図である。 第２実施形態に係る共振回路製造工程の一例を示すフローチャートである。 第２実施形態に係る磁気テープカートリッジ内のカートリッジメモリの回路構成の第１変形例を示す概略回路図である。 第２実施形態の第１変形例に係るカートリッジメモリの基板の表面の構造の一例を示す概略平面図である。 第２実施形態の第１変形例に係るカートリッジメモリの基板の表面の構造の別の一例を示す概略平面図である。 図２７に示す概略平面図の線Ａ−Ａにおける概略断面図である。 磁気テープカートリッジ内のカートリッジメモリの概略平面図であって、コイルとＩＣチップとを接続形態の変形例を示す概略平面図である。 磁気テープカートリッジ内のカートリッジメモリの傾斜角度の変形例を示す概念図である。 複数の磁気テープカートリッジのパッケージに対して磁界が付与されている態様の一例を示す概念図である。 動作モード設定処理プログラムが記憶されている記憶媒体からコンピュータに動作モード設定処理プログラムがインストールされる態様の一例を示すブロック図である。

先ず、以下の説明で使用される文言について説明する。

ＣＰＵとは、“Central Processing Unit”の略称を指す。ＲＡＭとは、“Random Access Memory”の略称を指す。ＮＶＭとは、“Non-Volatile Memory”の略称を指す。ＲＯＭとは、“Read Only Memory”の略称を指す。ＥＥＰＲＯＭとは、“Electrically Erasable and Programmable Read Only Memory”の略称を指す。ＳＳＤとは、“Solid State Drive”の略称を指す。ＵＳＢとは、“Universal Serial Bus”の略称を指す。ＡＳＩＣとは、“Application Specific Integrated Circuit”の略称を指す。ＰＬＤとは、“Programmable Logic Device”の略称を指す。ＦＰＧＡとは、“Field-Programmable Gate Array”の略称を指す。ＳｏＣとは、“System-on-a-chip”の略称を指す。ＩＣとは、“Integrated circuit”の略称を指す。ＲＦＩＤとは、“radio frequency identifier”の略称を指す。ＬＴＯとは、“Linear Tape-Open”の略称を指す。

以下の説明では、説明の便宜上、図１において、磁気テープカートリッジ１０の磁気テープドライブ３０（図４参照）への装填方向を矢印Ａで示し、矢印Ａ方向を磁気テープカートリッジ１０の前方向とし、磁気テープカートリッジ１０の前方向の側を磁気テープカートリッジ１０の前側とする。以下の構造上の説明において、「前」とは、磁気テープカートリッジ１０の前側を指す。

また、以下の説明では、説明の便宜上、図１において、矢印Ａ方向と直交する矢印Ｂ方向を右方向とし、磁気テープカートリッジ１０の右方向の側を磁気テープカートリッジ１０の右側とする。以下の構造上の説明において、「右」とは、磁気テープカートリッジ１０の右側を指す

また、以下の説明では、説明の便宜上、図１において、矢印Ａ方向及び矢印Ｂ方向と直交する方向を矢印Ｃで示し、矢印Ｃ方向を磁気テープカートリッジ１０の上方向とし、磁気テープカートリッジ１０の上方向の側を磁気テープカートリッジ１０の上側とする。以下の説明において、以下の構造上の説明において、「上」とは、磁気テープカートリッジ１０の上側を指す。

また、以下の説明では、説明の便宜上、図１において、磁気テープカートリッジ１０の前方向と逆の方向を磁気テープカートリッジ１０の後方向とし、磁気テープカートリッジ１０の後方向の側を、磁気テープカートリッジ１０の後側とする。以下の構造上の説明において、「後」とは、磁気テープカートリッジ１０の後側を指す。

また、以下の説明では、説明の便宜上、図１において、磁気テープカートリッジ１０の上方向と逆の方向を磁気テープカートリッジ１０の下方向とし、磁気テープカートリッジ１０の下方向の側を磁気テープカートリッジ１０の下側とする。以下の構造上の説明において、「下」とは、磁気テープカートリッジ１０の下側を指す。

また、以下の説明では、磁気テープカートリッジ１０の仕様としてＬＴＯを例に挙げて説明する。また、以下の説明では、本開示の技術に係るＬＴＯに対して、下記の表１に示す仕様が適用されていることを前提として説明するが、これはあくまでも一例に過ぎず、ＩＢＭ３５９２の磁気テープカートリッジの仕様に準じていてもよい。

表１において、「ＲＥＱＡ〜ＳＥＬＣＥＴ系」とは、後述のポーリングコマンドを意味する。「ＲＥＱＡ〜ＳＥＬＣＥＴ系」には、少なくとも“Request A”というコマンド、“Request SN”というコマンド、及び“Select”というコマンドが含まれている。“Request A”は、カートリッジメモリに対して、如何なるタイプのカートリッジメモリであるかを問い合わせるコマンドである。本実施形態において“Request A”は、１種類であるが、これに限らず、複数種類であってもよい。“Request SN”は、カートリッジメモリに対して、シリアルナンバーを問い合わせるコマンドである。“Select”は、カートリッジメモリに対して読み書きの準備を予告するコマンドである。ＲＥＡＤ系は、後述の読出コマンドに相当するコマンドである。ＷＲＩＴＥ系は、後述の書込コマンドに相当するコマンドである。

［第１実施形態］
一例として図１に示すように、磁気テープカートリッジ１０は、平面視略矩形であり、かつ、箱状のケース１２を備えている。ケース１２は、ポリカーボネート等の樹脂製であり、上ケース１４及び下ケース１６を備えている。上ケース１４及び下ケース１６は、上ケース１４の下周縁面と下ケース１６の上周縁面とを接触させた状態で、溶着（例えば、超音波溶着）及びビス止めによって接合されている。接合方法は、溶着及びビス止めに限らず、他の接合方法であってもよい。

ケース１２の内部には、カートリッジリール１８が回転可能に収容されている。カートリッジリール１８は、リールハブ１８Ａ、上フランジ１８Ｂ１、及び下フランジ１８Ｂ２を備えている。リールハブ１８Ａは、円筒状に形成されている。リールハブ１８Ａは、カートリッジリール１８の軸心部であり、軸心方向がケース１２の上下方向に沿っており、ケース１２の中央部に配置されている。上フランジ１８Ｂ１及び下フランジ１８Ｂ２の各々は円環状に形成されている。リールハブ１８Ａの上端部には上フランジ１８Ｂ１の平面視中央部が固定されており、リールハブ１８Ａの下端部には下フランジ１８Ｂ２の平面視中央部が固定されている。リールハブ１８Ａの外周面には、磁気テープＭＴが巻き回されており、磁気テープＭＴの幅方向の端部は上フランジ１８Ｂ１及び下フランジ１８Ｂ２によって保持されている。なお、リールハブ１８Ａ及び下フランジ１８Ｂ２は一体として成型されていてもよい。

ケース１２の右壁１２Ａの前側には、開口１２Ｂが形成されている。磁気テープＭＴは、開口１２Ｂから引き出される。

一例として図２に示すように、下ケース１６の右後端部には、カートリッジメモリ１９が収容されている。カートリッジメモリ１９は、本開示の技術に係る「非接触式通信媒体」の一例である。本実施形態では、いわゆるパッシブ型のＲＦＩＤタグがカートリッジメモリ１９として採用されている。

カートリッジメモリ１９には、管理情報１００（図１０参照）が記憶されている。管理情報１００は、磁気テープカートリッジ１０を管理する情報であり、本開示の技術に係る「磁気テープに関する情報」の一例である。管理情報１００としては、例えば、磁気テープカートリッジ１０を特定可能な識別情報、磁気テープＭＴの記録容量、磁気テープＭＴに記録されている情報（以下、「記録情報」とも称する）の概要、記録情報の項目、及び記録情報の記録形式等を示す情報が挙げられる。

カートリッジメモリ１９は、非接触式で外部装置（図示省略）と通信を行う。外部装置としては、例えば、磁気テープカートリッジ１０の生産工程で使用される読み書き装置、及び、磁気テープドライブ（例えば、図４に示す磁気テープドライブ３０）内で使用される読み書き装置（例えば、図４〜図６に示す非接触式読み書き装置５０）が挙げられる。

外部装置は、カートリッジメモリ１９に対して、非接触式で各種情報の読み書きを行う。詳しくは後述するが、カートリッジメモリ１９は、外部装置から与えられた磁界に対して電磁的に作用することで電力を生成する。そして、カートリッジメモリ１９は、生成した電力を用いて作動し、磁界を介して外部装置と通信を行うことで外部装置との間で各種情報の授受を行う。なお、通信方式は、例えば、ＩＳＯ１４４４３又はＩＳＯ１８０９２等の公知の規格に準じる方式であってもよいし、ＥＣＭＡ３１９のＬＴＯ仕様に準じる方式等であってもよい。

一例として図２に示すように、下ケース１６の右後端部の底板１６Ａの内面には、支持部材２０が設けられている。支持部材２０は、カートリッジメモリ１９を傾斜させた状態で下方から支持する一対の傾斜台である。一対の傾斜台は、第１傾斜台２０Ａ及び第２傾斜台２０Ｂである。第１傾斜台２０Ａ及び第２傾斜台２０Ｂは、ケース１２の左右方向に間隔を隔てて配置されており、下ケース１６の後壁１６Ｂの内面及び底板１６Ａの内面に一体化されている。第１傾斜台２０Ａは、傾斜面２０Ａ１を有しており、傾斜面２０Ａ１は、後壁１６Ｂの内面から底板１６Ａの内面に向けて下り傾斜している。また、傾斜面２０Ｂ１も、後壁１６Ｂの内面から底板１６Ａの内面に向けて下り傾斜している。

支持部材２０の前方側には、一対の位置規制リブ２２が左右方向に間隔を隔てて配置されている。一対の位置規制リブ２２は、底板１６Ａの内面に立設されており、支持部材２０に配置された状態のカートリッジメモリ１９の下端部の位置を規制する。

一例として図３に示すように、底板１６Ａの外面には基準面１６Ａ１が形成されている。基準面１６Ａ１は、平面である。ここで、平面とは、底板１６Ａを下側にして下ケース１６を水平面に置いた場合において、水平面に対して平行な面を指す。支持部材２０の傾斜角度θ、すなわち、傾斜面２０Ａ１及び傾斜面２０Ｂ１の傾斜角は、基準面１６Ａ１に対して４５度である。なお、４５度は、あくまでも一例に過ぎず、“０度＜傾斜角度θ＜４５度”であってもよいし、４５度以上であってもよい。

カートリッジメモリ１９は、基板２６を備えている。基板２６は、本開示の技術に係る「基板」の一例である。基板２６は、基板２６の裏面２６Ａを下側に向けて支持部材２０上に置かれ、支持部材２０は、基板２６の裏面２６Ａを下方から支持する。基板２６の裏面２６Ａの一部は、支持部材２０の傾斜面、すなわち、傾斜面２０Ａ１及び２０Ｂ１に接触しており、基板２６の表面２６Ｂは、本開示の技術に係る「特定面」の一例であり、天板１４Ａの内面１４Ａ１側に露出している。なお、ここでは、本開示の技術に係る「特定面」の一例として表面２６Ｂが挙げられているが、本開示の技術はこれに限定されず、本開示の技術に係る「特定面」の一例として裏面２６Ａが採用されてもよい。

上ケース１４は、複数のリブ２４を備えている。複数のリブ２４は、ケース１２の左右方向に間隔を隔てて配置されている。複数のリブ２４は、上ケース１４の天板１４Ａの内面１４Ａ１から下側に突設されており、各リブ２４の先端面２４Ａは、傾斜面２０Ａ１及び２０Ｂ１に対応した傾斜面を有する。すなわち、各リブ２４の先端面２４Ａは、基準面１６Ａ１に対して４５度に傾斜している。

カートリッジメモリ１９が支持部材２０に配置された状態で、上述したように上ケース１４が下ケース１６に接合されると、各リブ２４の先端面２４Ａは、基板２６に対して表面２６Ｂ側から接触し、基板２６は、各リブ２４の先端面２４Ａと支持部材２０の傾斜面とで挟み込まれる。これにより、カートリッジメモリ１９の上下方向の位置がリブ２４によって規制される。

一例として図４に示すように、磁気テープドライブ３０は、搬送装置３４、読取ヘッド３６、及び制御装置３８を備えている。磁気テープドライブ３０には、磁気テープカートリッジ１０が装填される。磁気テープドライブ３０は、磁気テープカートリッジ１０から磁気テープＭＴが引き出され、引き出された磁気テープＭＴから読取ヘッド３６を用いて記録情報をリニアサーペンタイン方式で読み取る装置である。なお、本実施形態において、記録情報の読み取りとは、換言すると、記録情報の再生を指す。

制御装置３８は、磁気テープドライブ３０の全体を制御する。本実施形態において、制御装置３８は、ＡＳＩＣによって実現されているが、本開示の技術はこれに限定されない。例えば、制御装置３８は、ＦＰＧＡによって実現されるようにしてもよい。また、制御装置３８は、ＣＰＵ、ＲＯＭ、及びＲＡＭを含むコンピュータによって実現されるようにしてもよい。また、ＡＩＳＣ、ＦＰＧＡ、及びコンピュータのうちの２つ以上を組み合わせて実現されるようにしてもよい。すなわち、制御装置３８は、ハードウェア構成とソフトウェア構成との組み合わせによって実現されるようにしてもよい。

搬送装置３４は、磁気テープＭＴを順方向及び逆方向に選択的に搬送する装置であり、送出モータ４０、巻取リール４２、巻取モータ４４、複数のガイドローラＧＲ、及び制御装置３８を備えている。

送出モータ４０は、制御装置３８の制御下で、磁気テープカートリッジ１０内のカートリッジリール１８を回転駆動させる。制御装置３８は、送出モータ４０を制御することで、カートリッジリール１８の回転方向、回転速度、及び回転トルク等を制御する。

巻取モータ４４は、制御装置３８の制御下で、巻取リール４２を回転駆動させる。制御装置３８は、巻取モータ４４を制御することで、巻取リール４２の回転方向、回転速度、及び回転トルク等を制御する。

磁気テープＭＴが巻取リール４２によって巻き取られる場合には、制御装置３８によって、磁気テープＭＴを順方向に走行させるように送出モータ４０及び巻取モータ４４を回転させる。送出モータ４０及び巻取モータ４４の回転速度及び回転トルク等は、巻取リール４２によって巻き取られる磁気テープＭＴの速度に応じて調整される。

磁気テープＭＴがカートリッジリール１８に巻き戻される場合には、制御装置３８によって、磁気テープＭＴを逆方向に走行させるように送出モータ４０及び巻取モータ４４を回転させる。送出モータ４０及び巻取モータ４４の回転速度及び回転トルク等は、巻取リール４２によって巻き取られる磁気テープＭＴの速度に応じて調整される。

このようにして送出モータ４０及び巻取モータ４４の各々の回転速度及び回転トルク等が調整されることで、磁気テープＭＴに既定範囲内の張力が付与される。ここで、既定範囲内とは、例えば、磁気テープＭＴから読取ヘッド３６によってデータが読取可能な張力の範囲として、コンピュータ・シミュレーション及び／又は実機による試験等により得られた張力の範囲を指す。

本実施形態では、送出モータ４０及び巻取モータ４４の回転速度及び回転トルク等が制御されることにより磁気テープＭＴの張力が制御されているが、本開示の技術はこれに限定されない。例えば、磁気テープＭＴの張力は、ダンサローラを用いて制御されてもよいし、バキュームチャンバに磁気テープＭＴを引き込むことによって制御されるようにしてもよい。

複数のガイドローラＧＲの各々は、磁気テープＭＴを案内するローラである。磁気テープＭＴの走行経路は、複数のガイドローラＧＲが磁気テープカートリッジ１０と巻取リール４２との間において読取ヘッド３６を跨ぐ位置に分けて配置されることによって定められている。

読取ヘッド３６は、読取素子４６及びホルダ４８を備えている。読取素子４６は、走行中の磁気テープＭＴに接触するようにホルダ４８によって保持されており、搬送装置３４によって搬送される磁気テープＭＴから記録情報を読み取る。

磁気テープドライブ３０は、非接触式読み書き装置５０を備えている。非接触式読み書き装置５０は、本開示の技術に係る「外部」の一例である。非接触式読み書き装置５０は、磁気テープカートリッジ１０が装填された状態の磁気テープカートリッジ１０の下側にてカートリッジメモリ１９の裏面２６Ａに正対するように配置されている。なお、磁気テープカートリッジ１０が磁気テープドライブ３０に装填された状態とは、例えば、磁気テープカートリッジ１０が読取ヘッド３６による磁気テープＭＴに対する記録情報の読み取りを開始する位置として事前に定められた位置に到達した状態を指す。

一例として図５に示すように、非接触式読み書き装置５０は、磁気テープカートリッジ１０の下側からカートリッジメモリ１９に向けて磁界ＭＦを放出する。磁界ＭＦは、カートリッジメモリ１９を貫通する。なお、磁界ＭＦは、本開示の技術に係る「外部磁界」の一例である。

一例として図６に示すように、非接触式読み書き装置５０は、制御装置３８に接続されている。制御装置３８は、カートリッジメモリ１９を制御する制御信号を非接触式読み書き装置５０に出力する。非接触式読み書き装置５０は、制御装置３８から入力された制御信号に従って、磁界ＭＦをカートリッジメモリ１９に向けて放出する。磁界ＭＦは、カートリッジメモリ１９の裏面２６Ａ側から表面２６Ｂ側に貫通する。

非接触式読み書き装置５０は、制御装置３８の制御下で、コマンド信号をカートリッジメモリ１９に空間伝送する。詳しく後述するが、コマンド信号は、カートリッジメモリ１９に対する指令を示す信号である。コマンド信号が非接触式読み書き装置５０からカートリッジメモリ１９に空間伝送される場合、磁界ＭＦには、制御装置３８からの指示に従って非接触式読み書き装置５０によってコマンド信号が含まれる。換言すると、磁界ＭＦには、コマンド信号が重畳される。すなわち、非接触式読み書き装置５０は、制御装置３８の制御下で、磁界ＭＦを介してコマンド信号をカートリッジメモリ１９に送信する。

カートリッジメモリ１９の表面２６Ｂには、ＩＣチップ５２及び外部コンデンサ５４が搭載されている。ＩＣチップ５２及び外部コンデンサ５４は、表面２６Ｂに接着されている。また、カートリッジメモリ１９の表面２６Ｂにおいて、ＩＣチップ５２及び外部コンデンサ５４は封止材５６によって封止されている。ここでは、封止材５６として、紫外線に反応して硬化する紫外線硬化樹脂が採用されている。なお、紫外線硬化樹脂は、あくまでも一例に過ぎず、紫外線以外の波長域の光に反応して効果する光硬化樹脂を封止材５６として使用してもよいし、熱硬化性樹脂を封止材５６として使用してもよいし、接着剤を封止材５６として使用してもよい。なお、ＩＣチップ５２は、本開示の技術に係る「処理回路」の一例である。コンデンサは、本開示の技術に係る「外部コンデンサ」の一例である。また、封止材５６は、本開示の技術に係る「封止材」の一例である。

一例として図７に示すように、カートリッジメモリ１９の裏面２６Ａには、コイル６０がループ状に形成されている。ここでは、コイル６０の素材として、銅箔が採用されている。銅箔は、あくまでも一例に過ぎず、例えば、アルミニウム箔等の他種類の導電性素材であってもよい。コイル６０は、非接触式読み書き装置５０から与えられた磁界ＭＦ（図５及び図６参照）が作用することで誘導電流を誘起する。なお、コイル６０は、本開示の技術に係る「コイル」の一例である。

カートリッジメモリ１９の裏面２６Ａには、第１導通部６２Ａ及び第２導通部６２Ｂが設けられている。第１導通部６２Ａ及び第２導通部６２Ｂは、はんだを有しており、表面２６ＢのＩＣチップ５２（図６及び図８参照）及び外部コンデンサ５４（図６及び図８参照）に対してコイル６０の両端部を電気的に接続している。

一例として図８に示すように、カートリッジメモリ１９の表面２６Ｂにおいて、ＩＣチップ５２及び外部コンデンサ５４は、ワイヤ接続方式で互いに電気的に接続されている。具体的には、ＩＣチップ５２の正極端子及び負極端子のうちの一方の端子が配線６４Ａを介して第１導通部６２Ａに接続されており、他方の端子が配線６４Ｂを介して第２導通部６２Ｂに接続されている。また、外部コンデンサ５４は、一対の電極を有する。図８に示す例では、一対の電極は、電極５４Ａ及び５４Ｂである。電極５４Ａは、配線６４Ｃを介して第１導通部６２Ａに接続されており、電極５４Ｂは、配線６４Ｄを介して第２導通部６２Ｂに接続されている。これにより、コイル６０に対して、ＩＣチップ５２及び外部コンデンサ５４は並列に接続される。

一例として図９に示すように、ＩＣチップ５２は、内蔵コンデンサ８０、電源回路８２、コンピュータ８４、クロック信号生成器８６、信号処理回路８８、及び磁界強度測定回路９０を備えている。ＩＣチップ５２は、磁気テープカートリッジ１０以外の用途にも使用可能な汎用タイプのＩＣチップであり、磁気テープカートリッジ用プログラムがインストールされることによって磁気テープカートリッジ用演算装置として機能する。なお、磁気テープカートリッジ用プログラムの一例としては、後述の動作モード設定処理プログラム１０２が挙げられる。また、内蔵コンデンサ８０は、本開示の技術に係る「内蔵コンデンサ」の一例である。

また、カートリッジメモリ１９は、電力生成器７０を備えている。電力生成器７０は、非接触式読み書き装置５０から与えられた磁界ＭＦがコイル６０に対して作用することで電力を生成する。具体的には、電力生成器７０は、共振回路９２を用いて交流電力を生成し、生成した交流電力を直流電力に変換して出力する。なお、共振回路９２は、本開示の技術に係る「共振回路」の一例である。

電力生成器７０は、共振回路９２及び電源回路８２を有する。共振回路９２は、外部コンデンサ５４、コイル６０、及び内蔵コンデンサ８０を備えている。内蔵コンデンサ８０は、本開示の技術に係る「容量性負荷」の一例である。内蔵コンデンサ８０は、ＩＣチップ５２に内蔵されているコンデンサであり、電源回路８２もＩＣチップ５２に内蔵されている回路である。内蔵コンデンサ８０は、コイル６０に対して並列に接続されている。また、内蔵コンデンサ８０は、外部コンデンサ５４に対して並列に接続されている。

外部コンデンサ５４は、ＩＣチップ５２に対して外付けされたコンデンサである。ＩＣチップ５２は、本来、磁気テープカートリッジ１０とは異なる用途でも用いることが可能な汎用のＩＣチップである。そのため、内蔵コンデンサ８０の容量は、磁気テープカートリッジ１０で用いられるカートリッジメモリ１９で要求される共振周波数を実現するには不足している場合がある。そこで、カートリッジメモリ１９では、磁界ＭＦが作用することで共振回路９２を予め定められた共振周波数で共振させる上で必要な容量値を有するコンデンサとして、ＩＣチップ５２に対して外部コンデンサ５４が後付けされている。なお、予め定められた共振周波数に相当する周波数は、例えば、１３．５６ＭＨｚであり、カートリッジメモリ１９及び／又は非接触式読み書き装置５０の仕様等によって適宜決定されればよい。また、外部コンデンサ５４の容量は、内蔵コンデンサ８０の容量の実測値に基づいて定められている。なお、１３．５６ＭＨｚは、本開示の技術に係る「予め定められた共振周波数」及び「特定の周波数帯」の一例である。

共振回路９２は、磁界ＭＦがコイル６０を貫通することでコイル６０によって誘起された誘導電流を用いて、予め定められた共振周波数の共振現象を発生させることで交流電力を生成し、生成した交流電力を電源回路８２に出力する。

電源回路８２は、整流回路及び平滑回路等を有する。整流回路は、複数のダイオードを有する全波整流回路である。全波整流回路は、あくまでも一例に過ぎず、半波整流回路であってもよい。平滑回路は、コンデンサ及び抵抗を含んで構成されている。電源回路８２は、共振回路９２から入力された交流電力を直流電力に変換し、変換して得た直流電力（以下、単に「電力」とも称する）をＩＣチップ５２内の各種の駆動素子に供給する。各種の駆動素子としては、コンピュータ８４、クロック信号生成器８６、信号処理回路８８、及び磁界強度測定回路９０が挙げられる。このように、ＩＣチップ５２内の各種の駆動素子に対して電力が電力生成器７０によって供給されることで、ＩＣチップ５２は、電力生成器７０によって生成された電力を用いて動作する。

コンピュータ８４は、カートリッジメモリ１９の全体を制御する。コンピュータ８４は、管理情報１００（図１０参照）を保持している。

クロック信号生成器８６は、クロック信号を生成して各種の駆動素子に出力する。各種の駆動素子は、クロック信号生成器８６から入力されたクロック信号に従って動作する。詳しくは後述するが、クロック信号生成器８６は、コンピュータ８４の指示に従って、クロック信号の周波数（以下、「クロック周波数」とも称する）を変更する。クロック信号生成器８６では、基準となるクロック周波数（以下、「基準クロック周波数」と称する）として磁界ＭＦの周波数と同一の周波数が用いられており、基準クロック周波数に基づいて異なるクロック周波数のクロック信号が生成される。本実施形態において、クロック信号生成器８６は、第１周波数〜第３周波数のクロック信号を選択的に生成する。第１周波数は、基準クロック周波数の２倍の周波数であり、第２周波数は、基準クロック周波数と同じ周波数であり、第３周波数は、基準クロック周波数の１／２倍の周波数である（図１１参照）。

信号処理回路８８は、共振回路９２に接続されている。信号処理回路８８は、復号回路（図示省略）及び符号化回路（図示省略）を有する。信号処理回路８８の復号回路は、コイル６０によって受信された磁界ＭＦからコマンド信号を抽出して復号し、コンピュータ８４に出力する。コンピュータ８４は、コマンド信号に対する応答信号を信号処理回路８８に出力する。すなわち、コンピュータ８４は、信号処理回路８８から入力されたコマンド信号に応じた処理を実行し、処理結果を応答信号として信号処理回路８８に出力する。信号処理回路８８では、コンピュータ８４から応答信号が入力されると、信号処理回路８８の符号化回路は、応答信号を符号化することで変調して共振回路９２に出力する。共振回路９２は、信号処理回路８８の符号化回路から入力された応答信号を、磁界ＭＦを介して非接触式読み書き装置５０に送信する。すなわち、カートリッジメモリ１９から非接触式読み書き装置５０に応答信号が送信される場合、磁界ＭＦには、応答信号が含まれる。換言すると、磁界ＭＦには応答信号が重畳される。

磁界強度測定回路９０は、電源回路８２によって生成された電力に基づいて磁界ＭＦの強度を測定する。電源回路８２によって生成された電力は、共振回路９２に与えられる磁界ＭＦの強度が大きいほど制限範囲内で大きくなる。磁界強度測定回路９０は、電源回路８２によって生成された電力と共振回路９２に与えられる磁界ＭＦの強度との相関に基づいて、電源回路８２によって生成された電力に応じた出力レベルの信号を出力する。つまり、磁界強度測定回路９０は、電源回路８２によって生成された電力を測定し、測定結果に基づいて磁界ＭＦの強度を示す磁界強度信号を生成してコンピュータ８４に出力する。これにより、コンピュータ８４は、磁界強度測定回路９０から入力された磁界強度信号に応じた処理を実行することが可能となる。

一例として図１０に示すように、コンピュータ８４は、ＣＰＵ９４、ＮＶＭ９６、及びＲＡＭ９８を備えている。ＣＰＵ９４、ＮＶＭ９６、及びＲＡＭ９８は、バス９９に接続されている。また、バス９９には、クロック信号生成器８６、信号処理回路８８、及び磁界強度測定回路９０も接続されている。

ＮＶＭ９６は、本開示の技術に係る「メモリ」の一例である。ここでは、ＮＶＭ９６として、ＥＥＰＲＯＭが採用されている。ＥＥＰＲＯＭは、これはあくまでも一例に過ぎず、例えば、ＥＥＰＲＯＭに代えて強誘電体メモリであってもよく、ＩＣチップ５２に搭載可能な不揮発性メモリであれば如何なるメモリであってもよい。

ＮＶＭ９６には、管理情報１００が記憶されている。ＣＰＵ９４は、信号処理回路８８から入力されたコマンド信号に応じて、ポーリング処理、読出処理、及び書込処理を選択的に行う。ポーリング処理は、非接触式読み書き装置５０との間で通信を確立する処理であり、例えば、読出処理及び書込処理の前段階の準備処理として行われる。読出処理は、ＮＶＭ９６から管理情報１００等を読み出す処理である。書込処理は、ＮＶＭ９６に管理情報１００等を書き込む処理である。ポーリング処理、読出処理、及び書込処理（以下、区別して説明する必要がない場合、「各種処理」と称する）は何れも、クロック信号生成器８６によって生成されたクロック信号に従ってＣＰＵ９４によって行われる。すなわち、ＣＰＵ９４は、各種処理をクロック周波数に応じた処理速度で行う。

従って、クロック周波数が高いほど処理速度は高まる。処理速度が高まるということは、ＣＰＵ９４にかかる負荷が大きくなり、消費電力も大きくなる。また、管理情報１００等の情報量が多くなるほど、ＣＰＵ９４による読出処理及び書込処理の実行時間が長くなり、電源回路８２からＣＰＵ９４等に供給される電力が不足してしまう虞がある。

ＣＰＵ９４にかかる負荷が大きくなる一因としては、非接触式読み書き装置５０からカートリッジメモリ１９に対するコマンド信号の送信が完了してから、カートリッジメモリ１９によるコマンド信号に対する応答信号の送信が開始するまでに要する時間（以下、「レスポンスタイム」とも称する）が短くなることが挙げられる。レスポンスタイムが短いいほど、カートリッジメモリ１９の高速動作が必要となり、クロック周波数を高くして処理することになると消費電力が大きくなる。なお、一般的に、レスポンスタイムと、非接触式読み書き装置５０とカートリッジメモリ１９との間の最大通信距離とはトレードオフの関係にあることが知られている。

カートリッジメモリ１９では、消費電力の増大を抑制するために、ＣＰＵ９４によって動作モード設定処理が実行される。動作モード設定処理は、レスポンスタイムを、標準的なレスポンスタイムとして予め定められた時間よりも長くする処理である。以下、動作モード設定処理について説明する。

ＮＶＭ９６には、動作モード設定処理プログラム１０２が記憶されている。ＣＰＵ９４は、ＮＶＭ９６から動作モード設定処理プログラム１０２を読み出し、ＲＡＭ９８上で動作モード設定処理プログラム１０２を実行する。動作モード設定処理は、ＣＰＵ９４によって動作モード設定処理プログラム１０２が実行されることで実現される。

一例として図１１に示すように、ＣＰＵ９４は、動作モード設定処理を実行することで、カートリッジメモリ１９の動作モード（以下、単に「動作モード」とも称する）をコマンド信号に応じた動作モードに設定し、動作モードに応じたクロック周波数を設定する。ＣＰＵ９４は、コマンド信号に応じて動作モードを変更することで、コマンド（例えば、１つのコマンド）に対する処理の開始から終了するまでに要する処理時間（以下、単に「処理時間」とも称する）を既定時間よりも長くする。このように、ＣＰＵ９４は、処理時間を既定時間よりも長くすることで、上述したレスポンスタイムを、標準的なレスポンスタイムとして予め定められた時間よりも長くする。そして、ＣＰＵ９４は、動作モードに応じたクロック周波数を設定することで、クロック周波数を変更する。具体的には、ＣＰＵ９４は、処理時間を長くするほどクロック周波数を低くする。

動作モードは、信号処理回路８８からＣＰＵ９４に入力されるコマンド信号により示されるコマンドに応じて設定される。コマンド信号により示されるコマンドは、ポーリングコマンド、読出コマンド、又は書込コマンドである。コマンド信号により示されるコマンドがポーリングコマンドの場合、ＣＰＵ９４は、ポーリング処理を実行し、コマンド信号により示されるコマンドが読出コマンドの場合、ＣＰＵ９４は、読出処理を実行し、コマンド信号により示されるコマンドが書込コマンドの場合、ＣＰＵ９４は、書込処理を実行する。なお、ここでは、説明の便宜上、ポーリング信号として１種類の信号を例示しているが、ポーリング信号は、複数種類の信号であってもよい。

ＣＰＵ９４は、動作モードとして、長時間処理モード、中時間処理モード、及び短時間処理モードの何れかを設定することで、処理時間の長さを調節する。処理時間は、長時間、中時間、及び短時間の何れかである。長時間とは、中時間よりも長い時間を指し、短時間とは、中時間よりも短い時間を指す。長時間処理モードでは、ＣＰＵ９４によるコマンドに対する処理に要する時間が長時間となり、中時間処理モードでは、ＣＰＵ９４によるコマンドに対する処理に要する時間が中時間となり、短時間処理モードでは、ＣＰＵ９４によるコマンドに対する処理に要する時間が短時間となる。

図１１に示す例では、コマンド信号により示されるコマンドがポーリングコマンドの場合に、ＣＰＵ９４は、動作モードとして、短時間処理モードを設定し、コマンド信号により示されるコマンドが書込コマンドの場合に、ＣＰＵ９４は、中時間処理モードを設定し、コマンド信号により示されるコマンドが読出コマンドの場合に、ＣＰＵ９４は、長時間処理モードを設定する。

ＣＰＵ９４は、動作モードとして短時間処理モードを設定した場合に、クロック周波数として第１周波数を設定する。すなわち、ＣＰＵ９４は、動作モードとして短時間処理モードを設定した場合に、クロック信号生成器８６に対して第１周波数のクロック信号が生成させるようにクロック信号生成器８６を制御する。

ＣＰＵ９４は、動作モードとして中時間処理モードを設定した場合に、クロック周波数として第２周波数を設定する。すなわち、ＣＰＵ９４は、動作モードとして中時間処理モードを設定した場合に、クロック信号生成器８６に対して第２周波数のクロック信号が生成させるようにクロック信号生成器８６を制御する。

ＣＰＵ９４は、動作モードとして長時間処理モードを設定した場合に、クロック周波数として第３周波数を設定する。すなわち、ＣＰＵ９４は、動作モードとして長時間処理モードを設定した場合に、クロック信号生成器８６に対して第３周波数のクロック信号が生成させるようにクロック信号生成器８６を制御する。

このようにして動作モードが短時間処理モードから中時間処理モードに移行されたり、中時間処理モードから長時間処理モードに移行されたりすることで、結果的に、これに伴ってレスポンスタイムも長くなる。

次に、カートリッジメモリ１９の作用について、図１２Ａ〜図１２Ｃを参照して説明する。

図１２Ａ〜図１２Ｃには、ＣＰＵ９４によって実行される動作モード設定処理の流れの一例が示されている。以下の動作モード設定処理の説明では、説明の便宜上、電源回路８２から各種の駆動素子に電力が供給されていることを前提としている。また、以下の動作モード設定処理の説明では、説明の便宜上、コマンド信号により示されるコマンドがポーリングコマンド、読出コマンド、又は書込コマンドの何れかであることを前提としている。更に、以下の動作モード設定処理の説明では、説明の便宜上、動作モードとして長時間処理モード、中時間処理モード、又は、短時間処理モードが設定されていることを前提としている。

図１２Ａに示す動作モード設定処理では、先ず、ステップＳＴ１２で、ＣＰＵ９４は、信号処理回路８８によってコマンド信号が受信された否かを判定する。ステップＳＴ１２において、信号処理回路８８によってコマンド信号が受信された場合は、判定が肯定されて、動作モード設定処理はステップＳＴ１４へ移行する。ステップＳＴ１２において、信号処理回路８８によってコマンド信号が受信されていない場合は、判定が否定されて、動作モード設定処理はステップＳＴ２６へ移行する。

ステップＳＴ１４で、ＣＰＵ９４は、ステップＳＴ１２で信号処理回路８８によって受信されたコマンド信号により示されるコマンドがポーリングコマンドであるか否かを判定する。ステップＳＴ１４において、信号処理回路８８によって受信されたコマンド信号により示されるコマンドがポーリングコマンドでない場合は、判定が否定されて、動作モード設定処理は、図１２Ｂに示すステップＳＴ２８へ移行する。ステップＳＴ１４において、信号処理回路８８によって受信されたコマンド信号により示されるコマンドがポーリングコマンドである場合は、判定が肯定されて、動作モード設定処理はステップＳＴ１６へ移行する。

ステップＳＴ１６で、ＣＰＵ９４は、現時点で設定されている動作モードが長時間処理モード又は中時間処理モードであるか否かを判定する。ステップＳＴ１６において、現時点で設定されている動作モードが長時間処理モード又は中時間処理モードでない場合（現時点で設定されている動作モードが短時間処理モードの場合）は、判定が否定されて、動作モード設定処理はステップＳＴ２２へ移行する。ステップＳＴ１６において、現時点で設定されている動作モードが長時間処理モード又は中時間処理モードである場合は、判定が肯定されて、動作モード設定処理はステップＳＴ１８へ移行する。

ステップＳＴ１８で、ＣＰＵ９４は、動作モードを短時間処理モードへ移行し、その後、動作モード設定処理はステップＳＴ２０へ移行する。

ステップＳＴ２０で、ＣＰＵ９４は、クロック周波数を第１周波数に設定し、その後、動作モード設定処理はステップＳＴ２２へ移行する。

一方、図１２Ｂに示すステップＳＴ２８で、ＣＰＵ９４は、ステップＳＴ１２で信号処理回路８８によって受信されたコマンド信号により示されるコマンドが書込コマンドであるか否かを判定する。ステップＳＴ２８において、信号処理回路８８によって受信されたコマンド信号により示されるコマンドが書込コマンドでない場合（信号処理回路８８によって受信されたコマンド信号により示されるコマンドが読出コマンドである場合）は、判定が否定されて、動作モード設定処理は、図１２Ｃに示すステップＳＴ３６へ移行する。ステップＳＴ２８において、信号処理回路８８によって受信されたコマンド信号により示されるコマンドが書込コマンドである場合は、判定が肯定されて、動作モード設定処理はステップＳＴ３０へ移行する。

ステップＳＴ３０で、ＣＰＵ９４は、現時点で設定されている動作モードが長時間処理モード又は短時間処理モードであるか否かを判定する。ステップＳＴ３０において、現時点で設定されている動作モードが長時間処理モード又は短時間処理モードでない場合（現時点で設定されている動作モードが中時間処理モードの場合）は、判定が否定されて、動作モード設定処理は、図１２Ａに示すステップＳＴ２２へ移行する。ステップＳＴ３０において、現時点で設定されている動作モードが長時間処理モード又は短時間処理モードである場合は、判定が肯定されて、動作モード設定処理はステップＳＴ３２へ移行する。

ステップＳＴ３２で、ＣＰＵ９４は、動作モードを中時間処理モードへ移行し、その後、動作モード設定処理はステップＳＴ３４へ移行する。

ステップＳＴ３４で、ＣＰＵ９４は、クロック周波数を第２周波数に設定し、その後、動作モード設定処理は、図１２Ａに示すステップＳＴ２２へ移行する。

一方、図１２Ｃに示すステップＳＴ３６で、ＣＰＵ９４は、現時点で設定されている動作モードが中時間処理モード又は短時間処理モードであるか否かを判定する。ステップＳＴ３６において、現時点で設定されている動作モードが中時間処理モード又は短時間処理モードでない場合（現時点で設定されている動作モードが長時間処理モードの場合）は、判定が否定されて、動作モード設定処理は、図１２Ａに示すステップＳＴ２２へ移行する。ステップＳＴ３６において、現時点で設定されている動作モードが中時間処理モード又は短時間処理モードである場合は、判定が肯定されて、動作モード設定処理はステップＳＴ３８へ移行する。

ステップＳＴ３８で、ＣＰＵ９４は、動作モードを長時間処理モードへ移行し、その後、動作モード設定処理はステップＳＴ４０へ移行する。

ステップＳＴ４０で、ＣＰＵ９４は、クロック周波数を第３周波数に設定し、その後、動作モード設定処理は、図１２Ａに示すステップＳＴ２２へ移行する。

図１２Ａに示すステップＳＴ２２で、ＣＰＵ９４は、ステップＳＴ１２で信号処理回路８８によって受信されたコマンド信号に応じた処理を実行し、その後、動作モード設定処理はステップＳＴ２４へ移行する。

ステップＳＴ２４で、ＣＰＵ９４は、信号処理回路８８及び共振回路９２に対して、ステップＳＴ２２の処理が実行されることで得られた処理結果を示す応答信号を、磁界ＭＦを介して非接触式読み書き装置５０へ送信させ、その後、動作モード設定処理はステップＳＴ２６へ移行する。

ステップＳＴ２６で、ＣＰＵ９４は、動作モード設定処理を終了する条件（以下、「動作モード設定処理終了条件」と称する）を満足したか否かを判定する。動作モード設定処理終了条件としては、例えば、磁界ＭＦが消失した、との条件が挙げられる。磁界ＭＦが消失したか否かは、磁界強度測定回路９０からＣＰＵ９４に入力される磁界強度信号に基づいてＣＰＵ９４によって判定される。ステップＳＴ２６において、動作モード設定処理終了条件を満足していない場合は、判定が否定されて、動作モード設定処理はステップＳＴ１２へ移行する。ステップＳＴ２６において、動作モード設定処理終了条件を満足した場合は、判定が肯定されて、動作モード設定処理が終了する。

以上説明したように、カートリッジメモリ１９では、外部コンデンサ５４がＩＣチップ５２に対して外付けされている。また、外部コンデンサ５４は、磁界ＭＦが作用することで予め定められた共振周波数で共振する共振回路を内蔵コンデンサ８０及びコイル６０と共に共振回路９２を構成している。そして、ＩＣチップ５２は、共振回路９２によって生成された交流電力に応じて生成された直流電力を用いて動作する。従って、本構成によれば、コイル６０と、１チップ化されたＩＣチップ５２に含まれる内蔵コンデンサ８０のみによって共振させる場合に比べ、共振周波数のばらつきを抑制することができる。また、ＩＣチップ５２に対して外部コンデンサ５４を後付けすることでカートリッジメモリ１９内での蓄電量を増やすことができ、電力が安定的に供給され、非接触式書き込み装置５０とカートリッジメモリ１９との間での通信が行われている間に電力不足になり難くなる。電力不足になり難くなると、非接触式書き込み装置５０とカートリッジメモリ１９との間の通信距離を延ばすことも可能となる。

また、ＩＣチップ５２は、共振回路９２によって生成された電力を用いて動作する。従って、本構成によれば、ＩＣチップ５２を動作させるために、カートリッジメモリ１９に電池等を備える必要がない。

また、カートリッジメモリ１９では、内蔵コンデンサ８０及び外部コンデンサ５４は、コイル６０に対して並列に接続されている。従って、本構成によれば、内蔵コンデンサ８０、外部コンデンサ５４、及びコイル６０によって共振現象を生じさせて電力を生成することができる。

また、カートリッジメモリ１９では、外部コンデンサ５４の容量が、内蔵コンデンサ８０の容量の実測値に基づいて定められている。従って、本構成によれば、内蔵コンデンサ８０の容量の実測値を考慮せずに外部コンデンサ５４の容量を定める場合に比べ、予め定められた共振周波数を得るために必要な外部コンデンサ５４の容量を精度良く定めることができる。

また、カートリッジメモリ１９では、基板２６の表面２６ＢにＩＣチップ５２と外部コンデンサ５４とが接着され、かつ、電気的に接続されている。従って、本構成によれば、ＩＣチップ５２と外部コンデンサ５４との位置関係及び電気的な接続を維持することができる。

また、カートリッジメモリ１９では、ＩＣチップ５２及び外部コンデンサ５４が基板２６の表面２６Ｂで封止材５６によって封止されている。従って、本構成によれば、ＩＣチップ５２及び外部コンデンサ５４を粉塵及び／又は外部の刺激（例えば、光、水分、及び衝撃等）から保護することができる。

また、カートリッジメモリ１９では、ＩＣチップ５２及び外部コンデンサ５４が、ワイヤ接続方式で電気的に接続されている。従って、本構成によれば、ＩＣチップ５２と外部コンデンサ５４との電気的な接続を維持することができる。

また、カートリッジメモリ１９では、ＩＣチップ５２が磁気テープカートリッジ１０以外の用途にも使用可能な汎用タイプのＩＣチップであり、磁気テープカートリッジ用プログラムとして動作モード設定処理プログラム１０２がインストールされることによって磁気テープカートリッジ用演算装置として機能する。従って、本構成によれば、磁気テープカートリッジ以外の用途にも使用可能な汎用タイプの演算装置を用いずに磁気テープカートリッジ１０用の演算装置を製造する場合に比べ、カートリッジメモリ１９の製造コストを抑えることができる。

また、磁気テープカートリッジ１０は、カートリッジメモリ１９と、磁気テープＭＴとを備える。カートリッジメモリ１９はＮＶＭ９６を有し、ＮＶＭ９６は、磁気テープＭＴに関する管理情報１００を記憶している。従って、本構成によれば、磁気テープＭＴに関する管理情報１００が、例えば、磁気テープドライブ３０又は非接触式読み書き装置５０に接続されていない別のコンピュータに記憶されている場合に比べ、管理情報１００を磁気テープカートリッジ１０に対応付けて簡便に管理することができる。

なお、上記第１実施形態では、動作モード設定処理において、磁界ＭＦの強度に関わらずステップＳＴ１２の処理が実行される形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、図１３に示すように、動作モード設定処理において、ステップＳＴ１２の前段階でステップＳＴ１０の処理が実行されるようにしてもよい。

図１３に示す動作モード設定処理は、図１２Ａ〜図１２Ｃに示す動作モード設定処理に比べ、動作モード設定処理が実行される前提として既に第１周波数のクロック信号がクロック信号生成器８６によって各種の駆動素子に供給されている点が異なる。また、図１３に示す動作モード設定処理は、図１２Ａ〜図１２Ｃに示す動作モード設定処理に比べ、ステップＳＴ１０の処理を有する点が異なる。

図１３に示すステップＳＴ１０で、ＣＰＵ９４は、磁界強度信号に基づいて磁界ＭＦの強度が閾値未満であるか否かを判定する。ここで、閾値は、例えば、第１周波数のクロック信号で読出処理を行ったとしても電力不足が生じない磁界の強度の下限値として、実機による試験及び／又はコンピュータ・シミュレーション等によって予め導き出された値である。

ステップＳＴ１０において、磁界ＭＦの強度が閾値以上である場合は、判定が否定されて、動作モード設定処理はステップＳＴ２６へ移行する。ステップＳＴ１０において、磁界ＭＦの強度が閾値未満である場合は、判定が肯定されて、動作モード設定処理はステップＳＴ１２へ移行する。つまり、磁界ＭＦの強度が閾値以上である場合は、第１周波数のクロック信号が維持され、磁界ＭＦの強度が閾値未満である場合は、コマンド信号により示されるコマンドの種類に応じて動作モードが変更され、かつ、動作モードに応じてクロック周波数が変更される。従って、本構成によれば、電力不足が生じる虞が無い場合であるにも関わらず処理時間が長くなることを回避することができる。

また、図１３に示す例では、ステップＳＴ１２の前段階で磁界ＭＦの強度が閾値未満であるか否かの判定が行われているが、本開示の技術はこれに限定されない。例えば、図１４に示すように、ステップＳＴ１４とステップＳＴ１６との間に、ステップＳＴ１５を挿入してもよい。

図１４に示すステップＳＴ１５では、上述したステップＳＴ１０の処理と同様の判定が行われる。そして、ステップＳＴ１５において、磁界ＭＦの強度が閾値以上である場合は、判定が否定されて、動作モード設定処理はステップＳＴ２６へ移行する。ステップＳＴ１５において、磁界ＭＦの強度が閾値未満の場合は、判定が肯定されて、動作モード設定処理はステップＳＴ１６へ移行する。

また、上記第１実施形態で説明した動作モード設定処理はあくまでも一例に過ぎず、本開示の技術はこれに限定されない。例えば、図１２Ｂに示す動作モード設定処理に代えて、図１５に示す動作モード設定処理がＣＰＵ９４によって実行されるようにしてもよい。図１５に示す動作モード設定処理は、図１２Ｂに示す動作モード設定処理に比べ、ステップＳＴ２９の処理を有する点が異なる。

図１５に示すステップＳＴ２９で、ＣＰＵ９４は、磁界強度信号に基づいて磁界ＭＦの強度が閾値未満であるか否かを判定する。ステップＳＴ２９において、磁界ＭＦの強度が閾値以上の場合は、判定が否定されて、動作モード設定処理は、図１２Ａに示すステップＳＴ２２へ移行する。ステップＳＴ２９において、磁界ＭＦの強度が閾値未満の場合は、判定が肯定されて、動作モード設定処理はステップＳＴ３０へ移行する。

また、上記第１実施形態で説明した動作モード設定処理はあくまでも一例に過ぎず、本開示の技術はこれに限定されない。例えば、図１２Ｃに示す動作モード設定処理に代えて、図１６に示す動作モード設定処理がＣＰＵ９４によって実行されるようにしてもよい。図１６に示す動作モード設定処理は、図１２Ｃに示す動作モード設定処理に比べ、ステップＳＴ３５の処理を有する点が異なる。

図１６に示すステップＳ３５で、ＣＰＵ９４は、磁界強度信号に基づいて磁界ＭＦの強度が閾値未満であるか否かを判定する。ステップＳＴ３５において、磁界ＭＦの強度が閾値以上の場合は、判定が否定されて、動作モード設定処理は、図１２Ａに示すステップＳＴ２２へ移行する。ステップＳＴ３５において、磁界ＭＦの強度が閾値未満の場合は、判定が肯定されて、動作モード設定処理はステップＳＴ３６へ移行する。

なお、図１２Ｂ及び図１５に示す例では、コマンド信号により示されるコマンドが書込コマンドの場合に、中時間処理モードが設定され、かつ、クロック周波数として第２周波数が設定されているが、本開示の技術はこれに限定されず、コマンド信号により示されるコマンドが書込コマンドの場合に、長時間処理モードが設定され、かつ、クロック周波数として第３周波数が設定されるようにしてもよい。また、図１２Ｃ及び図１６に示す例では、コマンド信号により示されるコマンドが読出コマンドの場合に、長時間処理モードが設定され、かつ、クロック周波数として第３周波数が設定されているが、本開示の技術はこれに限定されず、コマンド信号により示されるコマンドが読出コマンドの場合に、中時間処理モードが設定され、かつ、クロック周波数として第２周波数が設定されるようにしもよい。このように、コマンド信号により示されるコマンドが書込コマンドの場合及び読出処理の場合には、処理時間が短時間よりも長い中時間又は長時間であればよく、クロック周波数が第１周波数よりも低ければよい。

また、図１３〜図１６に示す例では、磁界ＭＦの強度に応じてレスポンスタイムが変更される形態例を挙げて説明したが、磁界ＭＦの強度に関わらずレスポンスタイムが固定されていてもよい。

また、上記第１実施形態では、第２周波数を第１周波数の１／２の周波数とし、第３周波数を第１周波数の１／４の周波数としたが、本開示の技術はこれに限定されず、第２周波数は第１周波数よりも低い周波数であり、第３周波数は第２周波数よりも低い周波数であればよい。第２周波数を第１周波数よりも低くするレベル、及び／又は第３周波数を第２周波数よりも低くするレベルは、外部コンデンサ５４及び内蔵コンデンサ８０に残存している電圧、すなわち、カートリッジメモリ１９内に残存している電力に応じて変更するようにしてもよい。この場合、例えば、コンピュータ８４は、カートリッジメモリ１９内に残存している電力が閾値よりも低ければ第２周波数を第１周波数の１／３以下の周波数とし、かつ、第３周波数を第２周波数と同じ周波数又は第３周波数を第２周波数よりも低くするようにクロック信号生成器８６を制御する。

［第２実施形態］
上記第１実施形態では、ＩＣチップ５２に対して外付けされた外部コンデンサ５４が、共振回路９２を予め定められた共振周波数で共振させるために必要な容量値を有する形態例を挙げて説明した。本第２実施形態では、外部コンデンサ５４が、必要な容量値に加えて、共振回路９２が予め定められたＱ値を得るために必要な抵抗成分を有する形態例について説明する。なお、本第２実施形態では、上記第１実施形態で説明した構成要素と同一の構成要素は、第１実施形態と同一の符号で表し、その説明を省略する。

一例として図１７に示すように、共振回路９２によって誘起される信号は、共振周波数ω_０で最大強度Ｓを有する。共振回路９２において、共振周波数ω_０は、磁界ＭＦの周波数に相当する周波数（例えば、１３．５６ＭＨｚ）である。Ｑ値（Quality Factor）は、共振周波数ω_０における信号の鋭さを示す値であり、ω_０／Δωで定義される。ここで、Δωは、共振周波数ω_０における信号強度がＳである場合、Ｓ／√２の信号強度を有する周波数ω_１とω_２との差である。すなわち、ω_２＞ω_１の場合、Ｑ値（Ｑ）は、
Ｑ＝ω_０／Δω＝ω_０／（ω_２−ω_１） （１）
と表すことができる。

図１８には、異なるＱ値を有する共振信号Ｑ１及びＱ２の一例が示されている。一例として図１８に示すように、二点鎖線で示す共振信号Ｑ２は、実線で示す共振信号Ｑ１よりも低いＱ値を有する。換言すると、共振信号Ｑ１は、共振信号Ｑ２よりも高いＱ値を有する。共振周波数ω_０において、共振信号Ｑ１の強度Ｓ１−１は、共振信号Ｑ２の強度Ｓ２−１よりも高い。つまり、共振周波数ω_０において、Ｑ値が高いほど、グラフは急峻になり信号強度が高くなる。これは、カートリッジメモリ１９で受信される磁界ＭＦの強度が低下しても、高いＱ値を有する共振回路９２は、強い共振信号を誘起できることを示している。従って、非接触式読み書き装置５０とカートリッジメモリ１９との間の通信距離は、Ｑ値が高いほど向上する。

一方、共振周波数ω_０に誤差αを含んだ周波数ω_０＋α又はω_０−αでは、共振信号Ｑ２の強度Ｓ２−２は、共振信号Ｑ１の強度Ｓ１−２よりも大きくなる。これは、共振周波数ω_０が不安定である場合には、高いＱ値を有する共振回路９２よりも、低いＱ値を有する共振回路９２の方が、強い共振信号を誘起できることを示している。従って、非接触式読み書き装置５０とカートリッジメモリ１９との間の通信安定性は、Ｑ値が低い方が向上する。

本第２実施形態では、カートリッジメモリ１９による基準通信距離よりも長い通信距離を実現するための高Ｑ値と、基準通信安定性よりも良好な通信安定性を実現するための低Ｑ値とが予め設定可能である。ここで、基準通信距離は、例えば、実機による試験及び／又はコンピュータ・シミュレーション等によって、カートリッジメモリ１９の実用に支障がない通信距離として導き出された値である。また、基準通信安定性は、例えば、実機による試験及び／又はコンピュータ・シミュレーション等によって、カートリッジメモリ１９の実用に支障がない通信安定性として導き出された値である。高Ｑ値とは、例えば、実機による試験及び／又はコンピュータ・シミュレーション等によって、目標とする通信距離を実現するためのＱ値として導き出された値であり、カートリッジメモリ１９の用途によって異なる値である。低Ｑ値とは、高Ｑ値よりも低い値であり、かつ、例えば、実機による試験及び／又はコンピュータ・シミュレーション等によって、目標とする通信安定性を実現するためのＱ値として導き出された値であり、カートリッジメモリ１９の用途によって異なる値である。なお、基準通信距離は、本開示の技術に係る「基準通信距離」の一例であり、基準通信安定性は、本開示の技術に係る「基準通信安定性」の一例である。

次に、Ｑ値を導出する式について具体的に考える。Ｑ値は、共振回路９２を構成するコイル６０、内蔵コンデンサ８０、及び外部コンデンサ５４の特性に基づいて決まる値であり、共振回路９２毎に固有の値である。共振回路９２では、コイル６０、内蔵コンデンサ８０、及び外部コンデンサ５４が電源回路８２に並列に接続されている。また、コイル６０、内蔵コンデンサ８０、及び外部コンデンサ５４は、それぞれ抵抗成分を有するので、共振回路９２は、例えば、図１９に示す並列回路とみなすことができる。図１９において、Ｖは、電源回路８２の電圧を示す。Ｌは、コイル６０のインダクタンスを示す。コンデンサは、並列に接続された内蔵コンデンサ８０と外部コンデンサ５４との合成であり、内蔵コンデンサ８０と外部コンデンサ５４との合成容量ＣＡを有する。抵抗は、コイル６０、内蔵コンデンサ８０、及び外部コンデンサ５４の抵抗成分を合成した抵抗値Ｒを有する。

図１９において、抵抗に流れる電流をＩ_Ｒ、インダクタに流れる電流をＩ_Ｌ、コンデンサに流れる電流をＩ_Ｃとする。共振状態において、インダクタに流れる電流Ｉ_Ｌとコンデンサに流れる電流Ｉ_Ｃとは等しくなる。Ｑ値は、インダクタに流れる電流Ｉ_Ｌと抵抗に流れる電流Ｉ_Ｒとの比率で求められ、
Ｑ＝Ｉ_Ｌ／Ｉ_Ｒ＝Ｒ／ωＬ＝Ｒ（Ｃ／Ｌ）^１／２ （２）
と表すことができる。

式（２）から明らかなように、Ｑ値は、抵抗の抵抗値Ｒと、コンデンサの容量Ｃと、インダクタのインダクタンスＬとによって決まる。つまり、共振回路９２のＱ値は、コイル６０のインダクタンス、内蔵コンデンサ８０の容量、外部コンデンサ５４の容量、及び共振回路９２の抵抗成分のうちの少なくとも１つに応じて変更可能である。

一例として図２０に示すように、本第２実施形態では、例えば、特性の異なる２種類の外部コンデンサ５４−１及び５４−２を選択的に用いることによって、予め定められた２つのＱ値のうち何れかを有する共振回路９２を実現する。外部コンデンサ５４−１及び５４−２の異なる特性とは、例えば、絶縁抵抗である。外部コンデンサ５４−１が、外部コンデンサ５４−２よりも高い絶縁抵抗値を有する場合、外部コンデンサ５４−１を用いることによって、外部コンデンサ５４−２を用いる場合に比べて、共振回路９２に含まれる絶縁抵抗が大きくなり、従って、式（２）から明らかなように、Ｑ値が大きくなる。一方、外部コンデンサ５４−２を用いた場合には、外部コンデンサ５４−１を用いる場合に比べて、共振回路９２のＱ値が小さくなる。なお、絶縁抵抗は、本開示の技術に係る「抵抗成分」の一例である。

一例として図２１に示すように、共振周波数（例えば、１３．５６ＭＨｚ）において、外部コンデンサ５４−１は絶縁抵抗値Ｒ１を有し、外部コンデンサ５４−２は絶縁抵抗値Ｒ２を有する。外部コンデンサ５４−１の絶縁抵抗値Ｒ１は、外部コンデンサ５４−２の絶縁抵抗値Ｒ２よりも高い。

カートリッジメモリ１９の製造工程では、基準Ｑ値５７として、高Ｑ値５５−１及び低Ｑ値５５−２のうちの何れか一方が選択される。高Ｑ値５５−１は、通信距離の向上に寄与するＱ値である。低Ｑ値５５−２は、高Ｑ値５５−１よりも低い値であり、通信安定性の向上に寄与するＱ値である。高Ｑ値５５−１及び低Ｑ値５５−２は、それぞれ、予め定められた誤差を含む値である。基準Ｑ値５７は、カートリッジメモリ１９の用途及び使用環境等に応じて、カートリッジメモリ１９の製造元によって選択される。なお、基準Ｑ値５７は、本開示の技術に係る「基準Ｑ値」の一例である。

基準Ｑ値５７として高Ｑ値５５−１が選択された場合、絶縁抵抗値Ｒ１を有する外部コンデンサ５４−１がＩＣチップ５２に対して外付けされる。ＩＣチップ５２に含まれる抵抗成分は既知であり、外部コンデンサ５４−１の絶縁抵抗値Ｒ１は、外部コンデンサ５４−１が内蔵コンデンサ８０に対して並列に接続された場合に、共振回路９２のＱ値が高Ｑ値５５−１になる範囲の値に定められている。これにより、高Ｑ値５５−１を有する共振回路９２が実現される。

基準Ｑ値５７として低Ｑ値５５−２が選択された場合、絶縁抵抗値Ｒ２を有する外部コンデンサ５４−２がＩＣチップ５２に対して外付けされる。外部コンデンサ５４−２の絶縁抵抗値Ｒ２は、外部コンデンサ５４−２が内蔵コンデンサ８０に対して並列に接続された場合に、共振回路９２のＱ値が低Ｑ値５５−２になる範囲の値に定められている。これにより、低Ｑ値５５−２を有する共振回路９２が実現される。

以上説明したように、本第２実施形態において、カートリッジメモリ１９は、磁界ＭＦが作用することで電力を誘起するコイル６０が形成された基板２６に搭載され、内蔵コンデンサ８０を有するＩＣチップ５２と、ＩＣチップ５２に対して外付けされる外部コンデンサ５４とを備える。コイル６０、内蔵コンデンサ８０、及び外部コンデンサ５４等は、磁界ＭＦが作用することで予め定められた共振周波数で共振する共振回路９２を構成する。外部コンデンサ５４は、内蔵コンデンサ８０に対して並列に接続されており、共振回路９２は、外部コンデンサ５４の特性に応じて定められたＱ値を有する。従って、本構成によれば、特性の異なる外部コンデンサ５４を用いることにより、共振回路９２のＱ値を変更させることができる。

また、Ｑ値は、共振周波数での外部コンデンサ５４の絶縁抵抗値に応じて定められている。従って、本構成によれば、絶縁抵抗値の異なる外部コンデンサ５４−１及び５４−２を選択的に外部コンデンサ５４として用いることにより、共振回路９２のＱ値を変更させることができる。

また、Ｑ値は、カートリッジメモリ１９による基準通信距離よりも長い通信距離を実現する値に設定されている。従って、本構成によれば、低い絶縁抵抗値Ｒ２を有する外部コンデンサ５４−２を外付けすることによって形成された共振回路９２に比べ、通信距離を向上させることができる。

また、Ｑ値は、カートリッジメモリ１９による基準通信安定性よりも良好な通信安定性を実現する値に設定されている。従って、本構成によれば、高い絶縁抵抗値Ｒ１を有する外部コンデンサ５４−１を外付けすることによって形成された共振回路９２に比べ、通信安定性を向上させることができる。

なお、上記第２実施形態では、カートリッジメモリ１９の製造元によって、共振回路９２のＱ値が、高Ｑ値５５−１及び低Ｑ値５５−２のうちの一方から選択されて基準Ｑ値５７として設定されたが、本開示の技術はこれに限定されない。一例として図２２に示すように、カートリッジメモリ１９の製造工程において、コイル６０と内蔵コンデンサ８０とを含む共振回路５３のＱ値が仮Ｑ値５９として測定され、測定された仮Ｑ値５９に基づいて、共振回路９２のＱ値が定められてもよい。なお、仮Ｑ値５９は、本開示の技術に係る「仮Ｑ値」の一例である。

仮Ｑ値５９は、外部コンデンサ５４がＩＣチップ５２に接続されていない状態で、かつ、ＩＣチップ５２がコイル６０に接続されている状態で、Ｑメータ、インピーダンス・アナライザ、又はオシロスコープ等によって測定される。従って、本構成によれば、仮Ｑ値５９に基づいて、共振回路９２のＱ値として実現可能な値を定めることができる。

また、上記第２実施形態では、設定された基準Ｑ値５７に応じて、２種類の外部コンデンサ５４−１及び５４−２のうち１つが選択的に使用されるが、本開示の技術はこれに限定されない。一例として図２３に示すように、設定された基準Ｑ値５７と測定された仮Ｑ値５９との相違度に基づいて、外部コンデンサ５４の特性、例えば、絶縁抵抗値が定められてもよい。外部コンデンサ５４は、外部コンデンサ５４が内蔵コンデンサ８０に対して並列に接続された場合に、共振回路９２のＱ値が基準Ｑ値５７となる絶縁抵抗値を有するように形成される。従って、本構成によれば、外部コンデンサ５４が、複数種類のコンデンサから選択される場合に比べ、基準Ｑ値５７の設定の自由度を向上させることができる。

共振回路９２は、一例として図２４に示す製造工程で製造される。

図２４に示す共振回路製造工程では、先ず、ステップＳＴ１０１で、外部コンデンサ５４が内蔵コンデンサ８０に対して並列に接続された場合の共振回路９２のＱ値である基準Ｑ値５７が決定される。基準Ｑ値５７は、例えば、実機による試験及び／又はコンピュータ・シミュレーション等によって、カートリッジメモリ１９に要求される要求性能等に応じて、カートリッジメモリ１９の製造元によって決定される。この後、共振回路製造工程は、ステップＳＴ１０２に移行する。

ステップＳＴ１０２では、コイル６０と内蔵コンデンサ８０とを含む共振回路５３のＱ値が仮Ｑ値５９として測定される。この後、共振回路製造工程は、ステップＳＴ１０３に移行する。

ステップＳＴ１０３では、決定された基準Ｑ値５７と測定された仮Ｑ値５９との相違度に基づいて、外部コンデンサ５４が内蔵コンデンサ８０に対して並列に接続された場合に、共振回路９２のＱ値が基準Ｑ値５７になるように外部コンデンサ５４が形成される。この後、共振回路製造工程は、ステップＳＴ１０４に移行する。

ステップＳＴ１０４では、形成された外部コンデンサ５４が、内蔵コンデンサ８０に対して並列に接続される。従って、共振回路製造工程によれば、製造元によって決定された基準Ｑ値５７を有する共振回路９２を製造することができる。

また、上記第２実施形態では、本開示の技術に係る「特性」の一例である絶縁抵抗値の異なる外部コンデンサ５４を用いることによって、共振回路９２のＱ値を変更する態様例を挙げて説明したが、本開示の技術はこれに限定されない。一例として図２５に示すように、ＩＣチップ５２及び外部コンデンサ５４と並列に抵抗６１を接続することによって、共振回路９２のＱ値を変更してもよい。抵抗６１を外付けした場合、式（２）から明らかなように、抵抗６１の抵抗値が高くなるほど、共振回路９２のＱ値が高くなる。

この場合、一例として図２６に示すように、抵抗６１は、カートリッジメモリ１９の表面２６Ｂにおいて、ＩＣチップ５２及び外部コンデンサ５４と並列に、ワイヤ接続方式で外付けされていてもよい。抵抗６１は、カートリッジメモリ１９の表面２６Ｂに接着され、かつ、電気的に接続されている。具体的には、抵抗６１の一端が配線６４Ｅを介して第１導通部６２Ａに接続されており、他端が配線６４Ｆを介して第２導通部６２Ｂに接続されている。

また、ＩＣチップ５２及び外部コンデンサ５４と並列に抵抗６１を接続する態様例はこれに限定されず、一例として図２７に示すように、カートリッジメモリ１９の基板２６に埋設された抵抗６１が、ＩＣチップ５２及び外部コンデンサ５４と並列にワイヤ接続されてもよい。この場合、一例として図２８に示すように、抵抗６１は基板２６に予め埋設されており、共振回路９２のＱ値を向上させたい場合には、抵抗６１の一端が配線６４Ｅを介して第１導通部６２Ａに接続され、他端が配線６４Ｆを介して第２導通部６２Ｂに接続されてもよい。本構成によれば、抵抗６１は基板２６に埋設されているので、抵抗６１を粉塵及び／又は外部の刺激（例えば、光、水分、及び衝撃等）から保護することができる。また、カートリッジメモリ１９の表面２６Ｂにおいて、ＩＣチップ５２及び外部コンデンサ５４を覆うグローブトップ６３が、抵抗６１を覆う必要がないので、従来の部材を利用しながら抵抗６１の外付けを実現することができる。

なお、上記各実施形態では、ＩＣチップ５２とコイル６０とがワイヤ接続方式で接続されている形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、図２９に示すように、ＩＣチップ５２とコイル６０とがフリップチップ接続方式で接続されていてもよい。この場合、例えば、ＩＣチップ５２の正極端子及び負極端子のうちの一方の端子が第１導通部６２Ａに直接接続され、他方の端子が第２導通部６２Ｂに直接接続される。従って、本構成によれば、ＩＣチップ５２とコイル６０とがワイヤ接続方式で接続される場合に比べ、ＩＣチップ５２とコイル６０との電気的な接続を省スペースに実現することができる。

また、上記各実施形態では、傾斜角度θとして４５度を例示したが、本開示の技術はこれに限定されず、一例として図３０に示すように、カートリッジメモリ１９の基準面１６Ａ１に対する傾斜角度として、傾斜角度θよりも小さな傾斜角度θ１が採用されてもよい。傾斜角度θ１の一例としては３０度が挙げられる。傾斜角度θ１は、傾斜角度θよりも小さな角度であるので、傾斜角度θの場合に比べ、コイル６０（図７参照）に対して多くの磁力線を貫通させることができる。この結果、磁気テープカートリッジ１０が磁気テープドライブ３０に装填された状態で、コイル６０は、傾斜角度θの場合に比べ、大きな誘導電流を得ることができる。

一例として図３１に示すように、磁気テープカートリッジ１０の生産工程、磁気テープカートリッジ１０の管理工程、及び／又は、磁気テープカートリッジ１０が流通する流通工程（例えば、市場での流通工程）では、上下方向に重ねられた複数の磁気テープカートリッジ１０がプラスチックフィルムで束ねられたパッケージ２００内の各磁気テープカートリッジ１０のカートリッジメモリ１９に対して非接触式読み書き装置１５０によって管理情報１００等の読み書きが行われる。カートリッジメモリ１９に対する非接触式読み書き装置１５０による管理情報１００等の読み書きは、磁気テープカートリッジ１０の後側において複数の磁気テープカートリッジ１０が重ねられた方向に沿って非接触式読み書き装置１５０を移動させながら行われる。この場合、例えば、非接触式読み書き装置１５０は、磁界ＭＦ１のオンとオフとを繰り返しながら磁気テープカートリッジ１０の各々に対して磁界ＭＦ１を順次に放出する。

ところで、磁気テープカートリッジ１０が磁気テープドライブ３０に装填されている環境下（第１環境下）では、磁気テープカートリッジ１０の下方向又は上方向から非接触式読み書き装置５０によって磁界ＭＦ（第１磁界）が、基準面１６Ａ１に対して正対する側から、基板２６のうちのコイル６０が形成されている裏面２６Ａ（コイル形成面）に向けて磁界ＭＦが付与される（図３０参照）。これにより、カートリッジメモリ１９の傾斜角度が傾斜角度θの場合に比べ、多くの磁力線がコイル６０を貫通することになり、大きな誘導電流が得られる。

これに対し、生産工程、管理工程、及び／又は流通工程の環境下（第２環境下）では、一例として図３１に示すように、複数の磁気テープカートリッジ１０がパッケージ２００として取り扱われる。この場合、基準面１６Ａ１の法線方向に対して交差し、かつ、裏面２６Ａに対峙する側から裏面２６Ａに向けて磁界ＭＦ１（第２磁界）が付与される。これにより、カートリッジメモリ１９の傾斜角度が傾斜角度θの場合に比べ、パッケージ２００内で意図しない磁気テープカートリッジ１０に対して管理情報１００等の読み書きが行われる（クロストークが生じる）ことを抑制することができる。

なお、図３１に示す例では、非接触式読み書き装置１５０がパッケージ２００内の各カートリッジメモリ１９と磁界ＭＦ１を介して通信を行う場合に非接触式読み書き装置１５０がパッケージ２００に対して上下方向に沿って移動している態様が例示されているが、この態様はあくまでも一例に過ぎず、非接触式読み書き装置１５０の位置を固定して、パッケージ２００を上下方向に沿って移動させてもよい。また、非接触式読み書き装置１５０とパッケージ２００とは上下方向において反対の方向に移動させてもよい。このように、非接触式読み書き装置１５０がパッケージ２００内の各カートリッジメモリ１９と磁界ＭＦ１を介して通信を行う場合、非接触式読み書き装置１５０がパッケージ２００に対して上下方向に沿って相対的に移動していればよい。

非接触式読み書き装置１５０は、カートリッジメモリ１９に対して管理情報１００等の読み書きを行う場合、磁気テープカートリッジ１０の後方からカートリッジメモリ１９に向けて磁界ＭＦ１を放出する。カートリッジメモリ１９の電力生成器７０は、磁界ＭＦ１がカートリッジメモリ１９のコイル６０に作用することで電力を生成する。そして、非接触式読み書き装置１５０は、磁界ＭＦ１を介してコマンド信号をカートリッジメモリ１９に送信する。カートリッジメモリ１９は、電力生成器７０によって生成された電力を用いて、コマンド信号に応じた処理を実行し、かつ、処理結果を応答信号として非接触式読み書き装置１５０に送信する。すなわち、非接触式読み書き装置１５０とカートリッジメモリ１９との間で磁界ＭＦ１を介して各種情報の授受が行われる。

パッケージ２００に含まれる１つの磁気テープカートリッジ１０（以下、符号を付さずに「単一カートリッジ」とも称する）のカートリッジメモリ１９（以下、符号を付さずに「読み書き対象カートリッジメモリ」とも称する）に対しては、単一カートリッジの後方から読み書き対象カートリッジメモリに向けて非接触式読み書き装置１５０から磁界ＭＦ１が付与される。しかし、傾斜角度θの場合、磁界ＭＦ１の指向性次第で、パッケージ２００内で単一カートリッジと隣接する磁気テープカートリッジ１０（以下、「隣接カートリッジ」とも称する）のカートリッジメモリ１９に対しても磁界ＭＦ１が付与され、隣接カートリッジのカートリッジメモリ１９に対して、管理情報１００等の読み書きが行われてしまう虞がある。隣接カートリッジのカートリッジメモリ１９に対して管理情報１００等の読み書きが行われるというのは、換言すると、クロストークが生じる、ということである。

ここで、傾斜角度θ１とした場合、傾斜角度θよりもカートリッジメモリ１９のコイル６０を貫通する磁力線の本数を少なくすることができ、傾斜角度θに比べ、隣接カートリッジのカートリッジメモリ１９に対して、磁界ＭＦ１が付与され難くなる。この結果、傾斜角度θ１とした場合、傾斜角度θに比べ、磁気テープカートリッジ１０に対して管理情報１００等が誤って読み書きされること、すなわち、クロストークが生じることを抑制することができる。この結果、例えば、磁気テープカートリッジ１０の生産工程では、設備コストを増大させることなく、磁気テープカートリッジ１０の生産性を向上させることができる。また、磁気テープカートリッジ１０の管理工程では、設備コストを増大させることなく、磁気テープカートリッジ１０の管理の効率化を図ることができる。

また、図１０に示す例では、ＮＶＭ９６に動作モード設定処理プログラム１０２が記憶されている形態例を挙げたが、本開示の技術はこれに限定されない。例えば、図３２に示すように、動作モード設定処理プログラム１０２が記憶媒体３００に記憶されていてもよい。記憶媒体３００は、非一時的記憶媒体である。記憶媒体３００の一例としては、ＳＳＤ又はＵＳＢメモリなどの任意の可搬型の記憶媒体が挙げられる。

記憶媒体３００に記憶されている動作モード設定処理プログラム１０２は、コンピュータ８４にインストールされる。ＣＰＵ９４は、動作モード設定処理プログラム１０２に従って動作モード設定処理を実行する。図３２に示す例では、ＣＰＵ９４は、単数のＣＰＵであるが、複数のＣＰＵであってもよい。

また、通信網（図示省略）を介してコンピュータ８４に接続される他のコンピュータ又はサーバ装置等の記憶部に動作モード設定処理プログラム１０２を記憶させておき、カートリッジメモリ１９からの要求に応じて動作モード設定処理プログラム１０２がダウンロードされ、コンピュータ８４にインストールされるようにしてもよい。

図３２に示す例では、コンピュータ８４が例示されているが、本開示の技術はこれに限定されず、コンピュータ８４に代えて、ＡＳＩＣ、ＦＰＧＡ、及び／又はＰＬＤを含むデバイスを適用してもよい。また、コンピュータ８４に代えて、ハードウェア構成及びソフトウェア構成の組み合わせを用いてもよい。

動作モード設定処理を実行するハードウェア資源としては、次に示す各種のプロセッサを用いることができる。プロセッサとしては、例えば、ソフトウェア、すなわち、プログラムを実行することで、動作モード設定処理を実行するハードウェア資源として機能する汎用的なプロセッサであるＣＰＵが挙げられる。また、プロセッサとしては、例えば、ＦＰＧＡ、ＰＬＤ、又はＡＳＩＣなどの特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路が挙げられる。何れのプロセッサにもメモリが内蔵又は接続されており、何れのプロセッサもメモリを使用することで動作モード設定処理を実行する。

動作モード設定処理を実行するハードウェア資源は、これらの各種のプロセッサのうちの１つで構成されてもよいし、同種または異種の２つ以上のプロセッサの組み合わせ（例えば、複数のＦＰＧＡの組み合わせ、又はＣＰＵとＦＰＧＡとの組み合わせ）で構成されてもよい。また、動作モード設定処理を実行するハードウェア資源は１つのプロセッサであってもよい。

１つのプロセッサで構成する例としては、第１に、１つ以上のＣＰＵとソフトウェアの組み合わせで１つのプロセッサを構成し、このプロセッサが、動作モード設定処理を実行するハードウェア資源として機能する形態がある。第２に、ＳｏＣなどに代表されるように、動作モード設定処理を実行する複数のハードウェア資源を含むシステム全体の機能を１つのＩＣチップで実現するプロセッサを使用する形態がある。このように、動作モード設定処理は、ハードウェア資源として、上記各種のプロセッサの１つ以上を用いて実現される。

更に、これらの各種のプロセッサのハードウェア的な構造としては、より具体的には、半導体素子などの回路素子を組み合わせた電気回路を用いることができる。また、上記の動作モード設定処理はあくまでも一例である。従って、主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりしてもよいことは言うまでもない。

以上に示した記載内容及び図示内容は、本開示の技術に係る部分についての詳細な説明であり、本開示の技術の一例に過ぎない。例えば、上記の構成、機能、作用、及び効果に関する説明は、本開示の技術に係る部分の構成、機能、作用、及び効果の一例に関する説明である。よって、本開示の技術の主旨を逸脱しない範囲内において、以上に示した記載内容及び図示内容に対して、不要な部分を削除したり、新たな要素を追加したり、置き換えたりしてもよいことは言うまでもない。また、錯綜を回避し、本開示の技術に係る部分の理解を容易にするために、以上に示した記載内容及び図示内容では、本開示の技術の実施を可能にする上で特に説明を要しない技術常識等に関する説明は省略されている。

本明細書において、「Ａ及び／又はＢ」は、「Ａ及びＢのうちの少なくとも１つ」と同義である。つまり、「Ａ及び／又はＢ」は、Ａだけであってもよいし、Ｂだけであってもよいし、Ａ及びＢの組み合わせであってもよい、という意味である。また、本明細書において、３つ以上の事柄を「及び／又は」で結び付けて表現する場合も、「Ａ及び／又はＢ」と同様の考え方が適用される。

本明細書に記載された全ての文献、特許出願及び技術規格は、個々の文献、特許出願及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。

以上の実施形態に関し、更に以下の付記を開示する。

（付記１）
コイルが形成された基板と、外部から与えられた外部磁界が上記コイルに対して作用することで電力を生成する電力生成器と、上記電力生成器によって生成された上記電力を用いて、上記外部磁界に含まれるコマンドに対する処理を行うプロセッサと、を備えた非接触式通信媒体が収容され、かつ、基準平面が形成されている磁気テープカートリッジ内の上記非接触式通信媒体に対して上記外部から上記外部磁界が付与され、付与された上記外部磁界を介して上記非接触式通信媒体と通信を行うことで上記磁気テープカートリッジを管理する非接触式管理方法であって、
上記基板を上記基準平面に対して４５度未満の角度で傾斜させて配置すること、
上記磁気テープカートリッジが磁気テープドライブに装填された第１環境下で、上記基準平面に対して正対する側から、上記基板のうちの上記コイルが形成されているコイル形成面に向けて上記外部磁界として第１磁界を付与すること、及び、
上記磁気テープカートリッジが上記磁気テープドライブ外に存在する第２環境下で、上記基準平面の法線方向に対して交差し、かつ、上記コイル形成面に対峙する側から上記コイル形成面に向けて上記外部磁界として第２磁界を付与することを含む
非接触式管理方法。

（付記２）
上記第２環境は、上記磁気テープカートリッジの生産工程、上記磁気テープカートリッジの管理工程、及び／又は、上記磁気テープカートリッジが流通する流通工程である付記１に記載の非接触式管理方法。

（付記３）
上記生産工程、上記管理工程、及び上記流通工程の各々は、複数の上記磁気テープカートリッジが上記法線方向に重ねられたパッケージ内の上記非接触式通信媒体に対して上記第２磁界を付与する工程を含む付記１又は付記２に記載の非接触式管理方法。

（付記４）
上記外部装置が、上記法線方向に沿って移動しながら、上記複数の磁気テープカートリッジの各々の上記非接触通信媒体の上記コイル形成面に対して上記外部磁界を付与することを含む付記３に記載の非接触式管理方法。

１０ 磁気テープカートリッジ
１２ ケース
１２Ａ 右壁
１２Ｂ 開口
１４ 上ケース
１４Ａ 天板
１４Ａ１ 内面
１６ 下ケース
１６Ａ 底板
１６Ａ１ 基準面
１６Ｂ 後壁
１８ カートリッジリール
１８Ａ リールハブ
１８Ｂ１ 上フランジ
１８Ｂ２ 下フランジ
１９ カートリッジメモリ
２０ 支持部材
２０Ａ 第１傾斜台
２０Ａ１，２０Ｂ１ 傾斜面
２０Ｂ 第２傾斜台
２２ 位置規制リブ
２４ リブ
２４Ａ 先端面
２６ 基板
２６Ａ 裏面
２６Ｂ 表面
３０ 磁気テープドライブ
３４ 搬送装置
３６ 読取ヘッド
３８ 制御装置
４０ 送出モータ
４２ 巻取リール
４４ 巻取モータ
４６ 読取素子
４８ ホルダ
５０，１５０ 非接触式読み書き装置
５２ ＩＣチップ
５３ 共振回路
５４，５４−１，５４−２ 外部コンデンサ
５４Ａ，５４Ｂ 電極
５５−１ 高Ｑ値
５５−２ 低Ｑ値
５６ 封止材
５７ 基準Ｑ値
５９ 仮Ｑ値
６０ コイル
６１ 抵抗
６２Ａ 第１導通部
６２Ｂ 第２導通部
６３ グローブトップ
６４Ａ，６４Ｂ，６４Ｃ，６４Ｄ，６４Ｅ，６４Ｆ 配線
７０ 電力生成器
８０ 内蔵コンデンサ
８２ 電源回路
８４ コンピュータ
８６ クロック信号生成器
８８ 信号処理回路
９０ 磁界強度測定回路
９２ 共振回路
９４ ＣＰＵ
９６ ＮＶＭ
９８ ＲＡＭ
９９ バス
１００ 管理情報
１０２ 動作モード設定処理プログラム
２００ パッケージ
３００ 記憶媒体
Ａ，Ｂ，Ｃ 矢印
ＣＡ 合成容量
ＧＲ ガイドローラ
Ｉ_Ｃ，Ｉ_Ｌ，Ｉ_Ｒ 電流
Ｌ インダクタンス
ＭＦ，ＭＦ１ 磁界
ＭＴ 磁気テープ
Ｑ１，Ｑ２ 共振信号
Ｒ 抵抗値
Ｒ１，Ｒ２ 絶縁抵抗値
Ｓ 信号強度
Ｓ１−１，Ｓ１−２，Ｓ２−１，Ｓ２−２ 強度
α 誤差
θ，θ１ 傾斜角度
ω_０ 共振周波数
ω_１ ，ω_２ 周波数

Claims (21)

1. 外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、
   前記処理回路に対して外付けされる外部コンデンサであって、前記外部磁界が作用することで予め定められた共振周波数で共振する共振回路を前記内蔵コンデンサ及び前記コイルと共に構成する外部コンデンサと、を備え、
   前記外部コンデンサは、前記内蔵コンデンサに対して並列に接続されており、
   前記共振回路は、前記外部コンデンサの特性に応じて定められたＱ値を有する
   非接触式通信媒体。
2. 前記Ｑ値は、特定の周波数帯での前記外部コンデンサの抵抗成分に応じて定められている請求項１に記載の非接触式通信媒体。
3. 前記Ｑ値は、前記非接触式通信媒体による基準通信距離よりも長い通信距離を実現する値に設定されている請求項１又は請求項２に記載の非接触式通信媒体。
4. 前記Ｑ値は、前記非接触式通信媒体による基準通信安定性よりも良好な通信安定性を実現する値に設定されている請求項１から請求項３の何れか一項に記載の非接触式通信媒体。
5. 前記外部コンデンサが前記処理回路に接続されていない状態で、かつ、前記処理回路が前記コイルに接続されている状態で測定された仮Ｑ値に基づいて前記Ｑ値が定められている請求項１から請求項４の何れか一項に記載の非接触式通信媒体。
6. 基準Ｑ値と、前記外部コンデンサが前記処理回路に接続されていない状態で、かつ、前記処理回路が前記コイルに接続されている状態で測定された仮Ｑ値との相違度に基づいて、前記外部コンデンサの特性が定められている請求項１から請求項５の何れか一項に記載の非接触式通信媒体。
7. 前記処理回路は、前記共振回路によって生成された電力を用いて動作する請求項１から請求項５の何れか一項に記載の非接触式通信媒体。
8. 前記内蔵コンデンサ及び前記外部コンデンサは、前記コイルに対して並列に接続されている請求項１から請求項７の何れか一項に記載の非接触式通信媒体。
9. 前記外部コンデンサの容量は、前記内蔵コンデンサの容量の実測値に基づいて定められている請求項１から請求項８の何れか一項に記載の非接触式通信媒体。
10. 前記基板の特定面に前記処理回路と前記外部コンデンサとが接着され、かつ、電気的に接続されている請求項１から請求項９の何れか一項に記載の非接触式通信媒体。
11. 前記処理回路及び前記外部コンデンサは、前記特定面で封止材によって封止されている請求項１０に記載の非接触式通信媒体。
12. 前記処理回路及び前記外部コンデンサは、ワイヤ接続方式で電気的に接続されている請求項１から請求項１１の何れか一項に記載の非接触式通信媒体。
13. 前記処理回路は、フリップチップ接続方式で前記コイルと電気的に接続されている請求項１から請求項１２の何れか一項に記載の非接触式通信媒体。
14. 前記処理回路は、磁気テープカートリッジ以外の用途にも使用可能な汎用タイプであり、磁気テープカートリッジ用プログラムがインストールされることによって磁気テープカートリッジ用演算装置として機能する請求項１から請求項１３の何れか一項に記載の非接触式通信媒体。
15. 請求項１から請求項１４の何れか一項に記載の非接触式通信媒体と、
    磁気テープと、を備えた磁気テープカートリッジであって、
    前記非接触式通信媒体は、メモリを有し、
    前記メモリは、前記磁気テープに関する情報を記憶している
    磁気テープカートリッジ。
16. 外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、前記処理回路に対して外付けされる外部コンデンサであって、前記外部磁界が作用することで予め定められた共振周波数で共振する共振回路を前記内蔵コンデンサ及び前記コイルと共に構成する外部コンデンサと、を備えた非接触式通信媒体の製造方法であって、
    前記外部コンデンサが前記内蔵コンデンサに対して並列に接続された場合の前記共振回路のＱ値を決定するＱ値決定工程と、
    前記外部コンデンサが前記内蔵コンデンサに対して並列に接続された場合に前記共振回路のＱ値が前記Ｑ値決定工程によって決定されたＱ値となる条件で前記外部コンデンサを形成する外部コンデンサ形成工程と、
    前記外部コンデンサ形成工程で形成された前記外部コンデンサを前記内蔵コンデンサに対して並列に接続する接続工程と、を含む
    非接触式通信媒体の製造方法。
17. 前記条件は、前記外部コンデンサは、前記外部コンデンサが前記内蔵コンデンサに対して並列に接続された場合に、特定の周波数帯において、前記共振回路のＱ値が前記Ｑ値決定工程によって決定されたＱ値となる抵抗成分を有する、という条件である請求項１６に記載の非接触式通信媒体の製造方法。
18. 前記Ｑ値決定工程によって決定されるＱ値は、前記非接触式通信媒体による基準通信距離よりも長い通信距離を実現する値である請求項１６又は請求項１７に記載の非接触式通信媒体の製造方法。
19. 前記Ｑ値決定工程によって決定されるＱ値は、前記非接触式通信媒体による基準通信安定性よりも良好な通信安定性を実現する値である請求項１６から請求項１８の何れか一項に記載の非接触式通信媒体の製造方法。
20. 前記Ｑ値決定工程は、前記外部コンデンサが前記処理回路に接続されていない状態で、かつ、前記処理回路が前記コイルに接続されている状態で測定された仮Ｑ値に基づいて前記共振回路のＱ値を決定する請求項１６から請求項１９の何れか一項に記載の非接触式通信媒体の製造方法。
21. 前記Ｑ値決定工程は、基準Ｑ値と、前記外部コンデンサが前記処理回路に接続されていない状態で、かつ、前記処理回路が前記コイルに接続されている状態で測定された仮Ｑ値との相違度に基づいて、前記外部コンデンサの特性を決定する請求項１６から請求項２０の何れか一項に記載の非接触式通信媒体の製造方法。

Images