JP2021122167A - 整流作用を有する制御回路 - Google Patents

Abstract

【課題】電力損失が少ない、整流作用を有する制御回路を提供する。【解決手段】電源１と、電源１と各一端が接続された第１電路２１乃至第４電路２４と、第２電路２２及び第３電路２３の他端と、一端が接続された第５電路２５と、第１電路２１、第５電路２５及び第４電路２４の各他端が接続された第７電路２７を備え、第１電路２１上では、第１抵抗素子３１、第１ダイオード４１が設けられ、第２電路２２上では、第１バイポーラトランジスタ４１が設けられ、第３電路２３上では、第２バイポーラトランジスタ４２が設けられ、第４電路２４上では、第２抵抗素子３２、第２ダイオード４２が設けられ、第７電路２７は、第７電路２７上では、電界効果トランジスタ６１が設けられ、電界効果トランジスタ６１のゲートは、第３電路２３と接続され第１抵抗素子３１の抵抗値は、第２抵抗素子３２の抵抗値より大きい構成とした。【選択図】図１

Description

本発明は、整流作用を有する制御回路に関するものである。

一般的なPN接合のダイオードは、電圧降下ＶＦによって、約０．６（Ｖ）の電力損失（≒電力ロス）が生じてしまう。

ところで、順方向電圧特性（≒電圧降下ＶＦ）が低い素子として、ショットキーバリアダイオードがある。

例えば、特許文献１では、集積回路上を占有する面積が少なく、製造する際に必要な処理ステップが少ない。また、接合スパイクの影響を受ける可能性が少なく、ポリシリコンプロセスを使用して集積回路内に形成する従来のショットキーダイオード装置と比較して、より製造が容易であるショットキーダイオード及びその方法が開示されている。

特開平４−３５９５６６号公報

しかしながら、金属と半導体との接合によって生じるショットキー障壁を利用した、ショットキーバリアダイオードは、原理的に、リーク電流が大きく、放熱設計を誤ってしまうと熱暴走を起こしてしまうという欠点がある。また、このような原理によって、ショットキーバリアダイオードは、高電圧用（高耐圧）のものが少ない。

そこで、本発明は、上述の課題を解決するものとして、リーク電流が大きく、放熱設計を誤ってしまうと熱暴走を起こしてしまうという欠点がなく、高電圧にも対応可能で、順方向電圧特性が低く、電力損失が少ない、整流作用を有する制御回路を提供することを目的としたものである。

請求項１の発明は、
直流電圧を印加する電源と、
当該電源と各一端が接続された第１電路乃至第４電路と、
前記第２電路及び前記第３電路の他端と、一端が接続された第５電路と、
前記第１電路、前記第５電路及び前記第４電路の各他端が接続された第７電路を備え、
前記第１電路上では、電位が高い順に、第１抵抗素子、第１ダイオードが直列に設けられ、
前記第２電路上では、第１バイポーラトランジスタが直列に設けられ、
前記第３電路上では、第２バイポーラトランジスタが直列に設けられ、
前記第４電路上では、電位が高い順に、第２抵抗素子、第２ダイオードが直列に設けられ、
前記第７電路は、一端にアノード端子、他端にカソード端子を有し、また、当該アノード端子側にソースを接続し、当該カソード端子側にドレインを接続することで、前記第７電路上では、電界効果トランジスタが直列に設けられ、
前記第１バイポーラトランジスタのベースは、前記第１抵抗素子と前記第１ダイオードの間の位置で、前記第１電路と接続され、
前記第２バイポーラトランジスタのベースは、前記第２抵抗素子と前記第２ダイオードの間の位置で、前記第４電路と接続され、
前記電界効果トランジスタのゲートは、前記第２バイポーラトランジスタより電位が高い位置で、前記第３電路と接続され
前記第１抵抗素子の抵抗値は、前記第２抵抗素子の抵抗値より大きい、整流作用を有する制御回路とした。

また、請求項２の発明は、
前記第３電路上には、前記電界効果トランジスタの接続点より電位が高い位置に、第３抵抗素子が直列に設けられ、また、前記第５電路上には、第４抵抗素子が直列に設けられている、請求項１に記載の整流作用を有する制御回路とした。

本発明に係る制御回路を適用・使用することによって、一般的な整流ダイオードを適用・使用する場合に比べて、電圧降下ＶＦによる電力損失を低減させることができる。そのため、直流電力で動作する種々の装置・回路に対して、一般的に使用されている整流ダイオードを、本発明に係る制御回路に置き換えることができる。

また、本発明に係る制御回路によれば、第１ダイオード及び第２ダイオードに流れる電流に差をつけることによる、いわゆる差動増幅回路を用いる構成であるため、第１ダイオード及び第２ダイオードに高耐圧（高電圧用）のものを用いれば、制御回路を保護する高耐圧用のＦＥＴを別途設ける必要はなく、便宜である。

また、直流配電システム内で、ダイオードブリッジとして、本発明に係る制御回路を適用・使用することができる。

更に、ショットキーバリアダイオードを適用・使用する場合には、熱暴走が生じないように、放熱設計を行う必要があったが、本発明に係る制御回路を適用・使用することによって、放熱設計を行う必要性がなくなり、便宜である。

本発明の実施の形態例１の構成回路図である。 本発明の実施の形態例１の構成回路図である。 本発明の実施の形態例１の制御回路の動作を示す説明図である。

（実施の形態例１）
まず、本発明の実施の形態例１の整流作用を有する制御回路の構成を図１に基づいて説明する。

図１に示すように、直流電圧を印加する電源１に、第１電路２１、第２電路２２、第３電路２３、第４電路２４の各一端が接続されている。なお、本実施の形態例１では、電源１は、+（プラス）の直流電圧を印加するＶｃｃである。

第２電路２２及び第３電路２３の各他端は、第５電路２５の一端と接続されている。

第１電路２１、第５電路２５及び第４電路２４の各他端は、第７電路２７に接続されている。

第１電路２１上では、電源１に近く電位が高い順に、第１抵抗素子３１、第１ダイオード４１が直列に設けられている。なお、第１ダイオード４１は、電源１側にアノード（電流を受け入れる電極）が、逆側にカソード（電流を放出する電極）がくるように配置されている。

また、第１抵抗素子３１の抵抗値は、第２抵抗素子３２（後述）の抵抗値より大きく設定される。例えば、本実施例１では、図２に示すように、第１抵抗素子３１の抵抗値を２０Ｋ（Ω）とし、第２抵抗素子３２の抵抗値を１０Ｋ（Ω）とする。

第２電路２２上では、第１バイポーラトランジスタ５１が直列に設けられている。なお、第１バイポーラトランジスタ５１は、電源１側にコレクタ（図１では「Ｃ」と表示）が、逆側にエミッタ（図１では「Ｅ」と表示）がくるように配置されている。また、第１バイポーラトランジスタ５１のベース（図１では「Ｂ」と表示）は、第１抵抗素子３１と第１ダイオード４１の間の位置で、第１電路２１と接続されている。なお、本実施の形態例１では、第１バイポーラトランジスタ５１は、ＮＰＮ型である。

第３電路２３上では、電源１に近く電位が高い順に、第３抵抗素子３３、第２バイポーラトランジスタ５２が直列に設けられている。なお、第２バイポーラトランジスタ５２は、電源１側にコレクタ（図１では「Ｃ」と表示）が、逆側にエミッタ（図１では「Ｅ」と表示）がくるように配置されている。また、第２バイポーラトランジスタ５２のベース（図１では「Ｂ」と表示）は、第２抵抗素子３２と第２ダイオード４２の間の位置で、第４電路２４と接続されている。なお、本実施の形態例１では、第２バイポーラトランジスタ５２は、ＮＰＮ型である。また、第３抵抗素子３３は、後述する電界効果トランジスタ６１（ＦＥＴ）を動作させるために設けられている。その抵抗値は、例えば、１０Ｋ〜２０Ｋ（Ω）である。

第４電路２４上では、電源１に近く電位が高い順に、第２抵抗素子３２、第２ダイオード４２が直列に設けられている。なお、第２ダイオード４２は、電源１側にアノード（電流を受け入れる電極）が、逆側にカソード（電流を放出する電極）がくるように配置されている。

第２電路２２及び第３電路２３の各他端は合わせられ、合わせられた他端は、第５電路２５の一端と接続されている。第５電路２５上には、第４抵抗素子３４が直列に設けられている。

即ち、本発明の実施の形態例１の整流作用を有する制御回路では、第１バイポーラトランジスタ５１と第２バイポーラトランジスタ５２を対称形に組み、各バイポーラトランジスタのエミッタを接続して、第４抵抗素子３４で接地する構成になっている。なお、本実施の形態例１では、第５電路２５上に、第４抵抗素子３４を設ける構成を示したが、この構成に限定されるものではない。例えば、第４抵抗素子３４の代わりに、定電流回路を設ける構成としても良い。

第７電路２７には、第１電路２１、第５電路２５及び第４電路２４の各他端が接続されている。また、第７電路２７は、一端にアノード端子２７１、他端にカソード端子２７２を有している。

また、第７電路２７上には、アノード端子２７１側にソース（図１では「Ｓ」と表示）、カソード端子２７２側にドレイン（図１では「Ｄ」と表示）といった向きに、電界効果トランジスタ（ＦＥＴ）６１が直列に設けられている。そして、電界効果トランジスタ６１のゲート（図１では「Ｇ」と表示）は、第６電路２６によって、第３抵抗素子３３と第２バイポーラトランジスタ５２の間の位置で、第３電路２３と接続されている。

＜制御回路の動作＞
次に、本発明の実施の形態例１の整流作用を有する制御回路の動作について説明する。

本発明を、整流作用を有する制御回路として動作させるために、電界効果トランジスタ（ＦＥＴ）６１は、以下のように動作する。

入力交流電圧が、+（プラス）方向（アノード端子２７１からカソード端子２７２の方向）の場合には、電流が流れるように、電界効果トランジスタ（ＦＥＴ）６１のソース・ドレイン間が導通（ＯＮ）する。

以下、詳しく説明する。アノード端子２７１からカソード端子２７２（電界効果トランジスタ６１のソースからドレイン）に流れる+（プラス）方向の電流量が多くなると、電界効果トランジスタ６１のドレインが−（マイナス）方向にふられ、更に、第２ダイオード４２を経由して、第２バイポーラトランジスタ５２のベースも−（マイナス）方向にふられるため、第２バイポーラトランジスタ５２のコレクタ・エミッタ間は、遮断（ＯＦＦ）する方向に遷移する。そして、第２バイポーラトランジスタ５２のコレクタ・エミッタ間が、遮断（ＯＦＦ）する方向に遷移するため、第２バイポーラトランジスタ５２のコレクタの電位が上昇する。その結果、第６電路２６で接続された電界効果トランジスタ６１のゲートの電位が上昇し、電界効果トランジスタ６１のソース・ドレイン間が導通（ＯＮ）する。

一方、入力交流電圧が−（マイナス）方向（カソード端子２７２からアノード端子２７１の方向）の場合には、電流が流れないように、電界効果トランジスタ（ＦＥＴ）６１のソース・ドレイン間を遮断（ＯＦＦ）する。

以下、詳しく説明する。−（マイナス）方向の電流が流れると、第２ダイオード４２の電位は逆方向になり、第２ダイオード４２には電流が流れなくなる。しかし、第２バイポーラトランジスタ５２のベースには、第４電路２４上の第２抵抗素子３２を経由して電流が流れる。その結果、第２バイポーラトランジスタ５２のコレクタ・エミッタ間が導通（ＯＮ）する方向に遷移し、コレクタの電位が０（ゼロ）になる。その結果、第６電路２６で接続された電界効果トランジスタ６１のゲートの電位も０（ゼロ）になり、電界効果トランジスタ６１のソース・ドレイン間が遮断（ＯＦＦ）する。

即ち、本発明では、入力交流電圧が+（プラス）方向（アノード端子２７１からカソード端子２７２の方向）の場合には、電流を通すが、入力交流電圧が−（マイナス）方向（カソード端子２７２からアノード端子２７１の方向）の場合には、電流を遮断するというように、電界効果トランジスタ６１は、ダイオードのように動作する。

そして、このように本発明に係る整流作用を有する制御回路を構成することによって、一般的なダイオードを適用・使用した場合と比して、電圧降下による電力損失を低減させることができる。

従って、例えば、駅構内に設置される電気掲示器や照明装置等の直流電力で動作する種々の装置・回路に対して、整流用に適用・使用されるダイオードを、本発明に係る整流作用を有する制御回路に置き換えて適用・使用することができる。以下、具体的に説明する。従来から、商用電源から交流電力を得て、変圧器で変圧し、整流ダイオードで全波整流し、整流後の直流電力を掲示器や照明装置等に供給している。しかし、この整流ダイオードを本発明に係る整流作用を有する制御回路に置き換えて適用・使用することができる。

また、直流配電システム内のダイオードブリッジとして、本発明に係る整流作用を有する制御回路を適用・使用することができる。

また、ショットキーバリアダイオードを用いる場合には、熱暴走が生じないように、放熱設計を行う必要があったが、本発明に係る整流作用を有する制御回路では、放熱設計を行う必要がなく、便宜である。

ところで、上述したように、第１抵抗素子３１の抵抗値は、第２抵抗素子３２の抵抗値より大きく設定されている。そのため、第１電路２１上に設けられた第１ダイオード４１に流れる電流量は少なくなるが、第４電路２４上に設けられた第２ダイオード４２に流れる電流量は多くなる。その結果、第１バイポーラトランジスタ５１のベース電圧は、第２バイポーラトランジスタ５２のベース電圧より小さくなる。

また、第１ダイオード４１に流れる電流量を少なくし、第２ダイオード４２に流れる電流量は多くすることによって、これら２つのダイオードの電圧降下ＶＦに差分（非直線性）が生じる。本発明に係る整流作用を有する制御回路は、この差分（非直線性）を差動増幅の入力として動作する、いわゆる差動増幅回路の構成を利用する。

以下、詳しく説明する。図２に示すように、例えば、電源１が２０（Ｖ）の電圧を印加すると、第１抵抗素子３１の抵抗値は、２０Ｋ（Ω）であるため、第１電路２１上には、１ｍ（Ａ）の電流が流れ、第１ダイオード４１における電圧降下ＶＦは、１．００（Ｖ）となる。

一方、第２抵抗素子３２の抵抗値は、１０Ｋ（Ω）であるため、第４電路２４上には、２ｍ（Ａ）の電流が流れ、第２ダイオード４２における電圧降下ＶＦは、１．０４（Ｖ）となる。生じたこの差分０．０４（Ｖ）が、差動増幅の入力となる。また、電界効果トランジスタ６１の両端は、０．０４（Ｖ）に維持される。

このように本発明は、第１ダイオード４１と第２ダイオード４２を使用した差動増幅回路の構成を利用したものであるため、第１ダイオード４１と第２ダイオード４２に、高耐圧なものを用いれば、検出用高耐圧の電界効果トランジスタ（ＦＥＴ）を別途設ける必要はなく、便宜である。

＋（プラス）方向（アノード端子２７１からカソード端子２７２の方向）の入力交流電圧と、−（マイナス）方向（カソード端子２７２からアノード端子２７１の方向）の入力交流電圧の差分が、−（マイナス）になった際に、電界効果トランジスタ６１がソース・ドレイン間を必ず遮断（ＯＦＦ）するように構成しないと、−（マイナス）方向（カソード端子２７２からアノード端子２７１の方向）に電流が逆流してしまい、問題である。

そのため、本発明に係る整流作用を有する制御回路では、抵抗値の異なる、第１抵抗素子３１と第２抵抗素子３２を用いて、第１ダイオード４１に流れる電流量を少なくし、第２ダイオード４２に流れる電流量は多くすることによって、これら２つのダイオードの電圧降下ＶＦに差分を生じさせる構成となっている。

その結果、図３に示すように、＋（プラス）方向（アノード端子２７１からカソード端子２７２の方向）の入力交流電圧と、−（マイナス）方向（カソード端子２７２からアノード端子２７１の方向）の入力交流電圧の差分が、２つのダイオード（第１ダイオード４１及び第２ダイオード４２）の電圧降下ＶＦの差分の分（例えば、図３では、４０ｍＶ（＝０．０４Ｖ））、＋（プラス）という状態になった際には、電界効果トランジスタ６１はソース・ドレイン間を遮断（ＯＦＦ）し、電流を通さないようにする。

このように、２つのダイオードの電圧降下ＶＦの差分の分、余裕を持った状態でソース・ドレイン間を遮断（ＯＦＦ）する構成であるため、電流の逆流を確実に防止でき、便宜である。また、コンパレータ等でヒステリシスを設けてしきい値で複雑な制御を行う従来の構成の場合、入力交流電圧の極性が反転するところ（「＋」から「−」、又は「−」から「＋」の０（ゼロ）の境）で、発振したり等、動作が不安定になる。一方、本発明に係る整流作用を有する制御回路は、入力交流電圧の極性が反転するところでも、リニア（線形）に動作する。

＜変形例＞
なお、本発明の実施の形態例１の整流作用を有する制御回路では、第１抵抗素子３１〜第４抵抗素子３４の４つの抵抗素子を用いる構成を示したが、本構成に限定されるものではない。例えば、これら４つの抵抗素子の一部あるいは全部について、定電流ダイオードやカレントミラー回路を用いる構成としても良い。

また、本発明の実施の形態例１では、第１バイポーラトランジスタ５１、第２バイポーラトランジスタ５２といった、バイポーラトランジスタを用いて、整流作用を有する制御回路を実現する構成を示したが、本構成に限定されるものではない。例えば、本発明に係る整流作用を有する制御回路を、電界効果トランジスタ（ＦＥＴ）を用いて実現しても良い。

更に、本発明の実施の形態例１の整流作用を有する制御回路では、第１バイポーラトランジスタ５１と第２バイポーラトランジスタ５２の各ベースに印加される電圧の差分を増幅する構成を示したが、本構成に限定されるものではない。例えば、第１バイポーラトランジスタ５１及び第２バイポーラトランジスタ５２の代わりに、オペアンプ、あるいはコンパレータを用いて、入力電圧の差分を増幅する構成としても良い。

また、本発明の実施の形態例１では、第１バイポーラトランジスタ５１、第２バイポーラトランジスタ５２といったＮＰＮ型のバイポーラトランジスタを用いて、整流作用を有する制御回路を実現する構成を示したが、本構成に限定されるものではない。例えば、本発明に係る整流作用を有する制御回路を、ＰＮＰ型のバイポーラトランジスタを用いて実現しても良い。

以上、本発明の好ましい実施の形態例について述べたが、本発明に係る整流作用を有する制御回路は上述した実施の形態例にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であるのは言うまでもない。

１：電源、
２１：第１電路、２２：第２電路、２３：第３電路、２４：第４電路、２５：第５電路、２６：第６電路、２７：第７電路、２７１：アノード端子、２７２：カソード端子、
３１：第１抵抗素子、３２：第２抵抗素子、３３：第３抵抗素子、３４：第４抵抗素子、
４１：第１ダイオード、４２：第２ダイオード、
５１：第１バイポーラトランジスタ、５２：第２バイポーラトランジスタ、
６１：電界効果トランジスタ

Claims (2)

1. 直流電圧を印加する電源と、
   当該電源と各一端が接続された第１電路乃至第４電路と、
   前記第２電路及び前記第３電路の他端と、一端が接続された第５電路と、
   前記第１電路、前記第５電路及び前記第４電路の各他端が接続された第７電路を備え、
   前記第１電路上では、電位が高い順に、第１抵抗素子、第１ダイオードが直列に設けられ、
   前記第２電路上では、第１バイポーラトランジスタが直列に設けられ、
   前記第３電路上では、第２バイポーラトランジスタが直列に設けられ、
   前記第４電路上では、電位が高い順に、第２抵抗素子、第２ダイオードが直列に設けられ、
   前記第７電路は、一端にアノード端子、他端にカソード端子を有し、また、当該アノード端子側にソースを接続し、当該カソード端子側にドレインを接続することで、前記第７電路上では、電界効果トランジスタが直列に設けられ、
   前記第１バイポーラトランジスタのベースは、前記第１抵抗素子と前記第１ダイオードの間の位置で、前記第１電路と接続され、
   前記第２バイポーラトランジスタのベースは、前記第２抵抗素子と前記第２ダイオードの間の位置で、前記第４電路と接続され、
   前記電界効果トランジスタのゲートは、前記第２バイポーラトランジスタより電位が高い位置で、前記第３電路と接続され
   前記第１抵抗素子の抵抗値は、前記第２抵抗素子の抵抗値より大きいことを特徴とする、整流作用を有する制御回路。
2. 前記第３電路上には、前記電界効果トランジスタの接続点より電位が高い位置に、第３抵抗素子が直列に設けられ、また、前記第５電路上には、第４抵抗素子が直列に設けられていることを特徴とする、請求項１に記載の整流作用を有する制御回路。

Images