JP2021105597A - 検査装置及び検査方法 - Google Patents

Abstract

【課題】装置構成の簡素化を可能にした検査装置及び検査方法を提供する。【解決手段】リセット回路１０の検査時、第１レジスタ５ａは、設定信号Ｓｔをリセット回路１０のＯＲ回路１３に出力することにより、入力電圧Ｖccが低電圧下でもロジック回路４がリセットされないようにする。また、リセット回路１０の検査時、第２レジスタ５ｂから設定信号Ｓｔをレギュレータ回路２に出力してこれをオフし、外部から電圧印加端子３４ａを介してリセット回路１０に入力電圧Ｖccを供給する。そして、電圧印加端子３４ａから供給される入力電圧Ｖccを変化させ、このとき信号出力回路６を経由して外部端子７から出力されるコンパレータ１１の出力信号Ｖcomを確認することにより、リセット回路１０が正常に機能するか否かを検査する。【選択図】図１

Description

本発明は、アナログ回路の検査装置及び検査方法に関する。

従来、電源投入からの規定時間の間、信号出力を停止するリセット回路を備えた半導体集積回路が周知である（特許文献１等参照）。半導体集積回路にリセット回路を設けるのは、例えば電源電圧として直流電圧が半導体集積回路に印加された際に、半導体集積回路から出力される信号が定まらないことから、直流電圧が安定する規定時間の間、半導体集積回路から信号が出力されないようにすることにより、半導体集積回路の動作の安定性を確保するためである。

特開２０１５−１２７７１０号公報

しかし、半導体集積回路にリセット回路を設ける場合、リセット回路に検査開始の信号を供給するための入力端子や、リセット回路からの出力を取り出すための出力端子などが半導体集積回路に必要となってしまう。よって、これが装置サイズの小型化や装置構成の簡素化に支障を来していた。

本発明の目的は、装置構成の簡素化を可能にした検査装置及び検査方法を提供することにある。

前記問題点を解決する検査装置は、入力電圧と閾値とをコンパレータで比較し、その比較結果に応じた制御信号を基に、前記入力電圧が閾値未満の場合にはロジック回路を第１作動状態で作動させ、前記入力電圧が閾値以上となった場合には前記ロジック回路を第２作動状態で作動させるアナログ回路の検査装置であって、前記アナログ回路の検査時、前記ロジック回路に予め設けられた素子から設定信号を前記アナログ回路に出力して、前記入力電圧が閾値未満であっても前記ロジック回路を前記第２作動状態にする解除部と、前記ロジック回路に設けられ、前記アナログ回路の検査時、前記コンパレータの出力信号を監視する状態に切り換わって、前記コンパレータの前記出力信号を前記ロジック回路の外部に出力する切換出力部とを備え、前記アナログ回路の検査時、前記コンパレータに入力される前記入力電圧を変化させ、その際の前記コンパレータの前記出力信号を、前記切換出力部の出力を通じて確認することにより、前記アナログ回路が正常に作動するか否かを検査する。

前記問題点を解決する検査方法は、入力電圧と閾値とをコンパレータで比較し、その比較結果に応じた制御信号を基に、前記入力電圧が閾値未満の場合にはロジック回路を第１作動状態で作動させ、前記入力電圧が閾値以上となった場合には前記ロジック回路を第２作動状態で作動させるアナログ回路の検査方法であって、前記アナログ回路の検査時、前記ロジック回路に予め設けられた素子から設定信号を前記アナログ回路に出力して、前記入力電圧が閾値未満であっても前記ロジック回路を前記第２作動状態にすることと、前記アナログ回路の検査時、前記ロジック回路に設けられた切換出力部を、前記コンパレータの出力信号を監視する状態に切り換え、前記コンパレータの前記出力信号を、前記切換出力部を介して前記ロジック回路の外部に出力することとを備え、前記アナログ回路の検査時、前記コンパレータに入力される前記入力電圧を変化させ、その際の前記コンパレータの前記出力信号を、前記切換出力部の出力を通じて確認することにより、前記アナログ回路が正常に作動するか否かを検査する。

本発明によれば、装置構成の簡素化できる。

一実施形態の検査装置の構成図。 検査装置が通常作動するときの状態図。 検査装置の作動の流れを示すタイミングチャート。 検査装置が検査を実行するときの状態図。

以下、検査装置及び検査方法の一実施形態を図１〜図４に従って説明する。
図１に示すように、半導体集積回路１は、電源電圧を所定値に変換して出力するレギュレータ回路２と、外部からの通信信号Ｓａを入力するインターフェース回路３と、レギュレータ回路２から入力する電圧を基に作動するロジック回路４とを備える。ロジック回路４は、複数のレジスタ５（本例は、第１レジスタ５ａ及び第２レジスタ５ｂとする）と、半導体集積回路１で処理した各種信号や各種データを外部に出力する信号出力回路６とを備える。信号出力回路６は、半導体集積回路１に設けられた外部端子７に接続されている。

半導体集積回路１は、通常作動時、外部からインターフェース回路３を介し、通信信号Ｓａとして各種信号や各種データを入力する。半導体集積回路１は、インターフェース回路３で入力した信号やデータの保持をロジック回路４のレジスタ５で行い、各種動作を実行する。また、半導体集積回路１は、通常作動時、入力した信号やデータを処理した結果である通常信号Ｓｂを外部出力する場合、信号出力回路６を経由して、外部端子７から通常信号Ｓｂを他の機器や装置に出力する。

半導体集積回路１は、電源が安定してからロジック回路４を起動させるリセット回路１０、いわゆるパワーオンリセット回路を備える。リセット回路１０は、コンパレータ１１、フィルタ１２及びＯＲ回路１３を備える。コンパレータ１１は、一方の入力端子１４ａがリセット回路１０の接続端子１５を介してレギュレータ回路２に接続され、他方の入力端子１４ｂに基準電圧が入力されている。コンパレータ１１は、基準電圧を閾値Ｖｋとして、レギュレータ回路２から入力する入力電圧Ｖccと閾値Ｖｋとを比較し、その比較結果であるコンパレータの出力信号Ｖcomを、フィルタ１２に出力する。コンパレータの出力信号Ｖcomは、フィルタ１２及びＯＲ回路１３を経由して、制御信号Ｓｃ（本例は、リセット信号Ｓres）としてリセット回路１０の出力端子１６からロジック回路４に出力される。

各々のレジスタ５には、リセット信号Ｓresを入力するリセット入力端子１９が設けられている。本例の場合、第１レジスタ５ａのリセット入力端子１９を「１９ａ」と記し、第２レジスタ５ｂのリセット入力端子１９を「１９ｂ」と記す。レジスタ５は、リセット入力端子１９でリセット信号Ｓresを入力すると、その入力タイミングで起動して、インターフェース回路３を介して入力した各種データの保持等の各種処理の作動を開始する。

このように、ロジック回路４は、入力電圧Ｖccが閾値Ｖｋ未満の場合、すなわちリセット信号Ｓresを入力しない場合、第１作動状態として「オフ」の状態をとる。一方、ロジック回路４は、入力電圧Ｖccが閾値Ｖｋ以上の場合、すなわちリセット信号Ｓresを入力した場合、第２作動状態として「オン」の状態をとる。このように、ロジック回路４は、リセット回路１０からリセット信号Ｓresを入力するタイミングで起動して、外部からインターフェース回路３を介して入力した各種信号や各種データを処理し、その処理結果である通常信号Ｓｂを外部端子７から他の機器や装置に出力する作動を開始する。

半導体集積回路１は、検査対象であるアナログ回路２１としてのリセット回路１０が正常に機能するか否かを検査する検査装置２２を備える。本例の検査装置２２は、半導体集積回路１に予め設けられているロジック回路４を利用して、リセット回路１０の検査を実行するようにロジック回路４を制御することにより、リセット回路１０が正常に機能するか否かを検査するものである。

検査装置２２は、リセット回路１０の検査時、ロジック回路４がオフにならないようにオン状態を維持させる解除部２３を備える。本例の場合、本例の解除部２３は、第１レジスタ５ａ及びＯＲ回路１３によって構成されている。第１レジスタ５ａには、インターフェース回路３に接続された接続端子２４が設けられている。第１レジスタ５ａは、インターフェース回路３から接続端子２４で通信信号Ｓａとして検査実施の要求を入力する場合、検査実施に必要な設定信号Ｓｔ（本例は、第１設定信号Ｓt1と記す）を、リセット回路１０のＯＲ回路１３に出力する。

リセット回路１０は、第１レジスタ５ａからの設定信号ＳｔをＯＲ回路１３で入力した場合、コンパレータ１１の出力信号Ｖcomの状態に関わらず、出力端子１６からリセット信号Ｓresを出力する状態を維持する。このように、解除部２３は、リセット回路１０の検査時、ロジック回路４に予め設けられた素子２５（本例は、第１レジスタ５ａ）から設定信号Ｓｔをリセット回路１０に出力して、入力電圧Ｖccが閾値Ｖｋ未満であってもロジック回路４をオンにする。

検査装置２２は、リセット回路１０の検査時、レギュレータ回路２を停止させるレギュレータ停止部２８を備える。本例のレギュレータ停止部２８は、ロジック回路４に設けられた第２レジスタ５ｂである。第２レジスタ５ｂには、インターフェース回路３に接続された接続端子２９が設けられている。第２レジスタ５ｂは、インターフェース回路３から接続端子２９で通信信号Ｓａとして検査実施の要求を入力する場合、検査実施に必要な設定信号Ｓｔ（本例は、第２設定信号Ｓt2と記す）を、レギュレータ回路２に出力する。レギュレータ回路２は、第２レジスタ５ｂから入力する設定信号Ｓｔを基に、オンからオフに切り換えられる。

検査装置２２は、リセット回路１０の検査時、通常信号Ｓｂではなくコンパレータ１１の出力信号Ｖcomをロジック回路４の外部に出力するように作動する切換出力部３０を備える。本例の切換出力部３０は、ロジック回路４に設けられた信号出力回路６である。信号出力回路６には、インターフェース回路３に接続された接続端子３１が設けられている。

また、信号出力回路６には、コンパレータ１１の出力信号Ｖcomを入力する接続端子３２が設けられている。信号出力回路６は、インターフェース回路３から接続端子３１で通信信号Ｓａとして検査実施の要求を入力する場合、通常信号Ｓｂを出力する状態から、コンパレータ１１の出力信号Ｖcomを外部出力する状態へ切り換わる。すなわち、信号出力回路６は、リセット回路１０の検査実施のとき、コンパレータ１１の出力信号Ｖcomを、外部端子７を介して出力する。このように、切換出力部３０は、リセット回路１０の検査時、コンパレータ１１の出力信号Ｖcomを監視する状態に切り換わって、コンパレータ１１の出力信号Ｖcomをロジック回路４の外部に出力する。

検査装置２２は、レギュレータ回路２からの出力（変換後の電圧：Ｖcc）を半導体集積回路１の外部の任意の回路に出力する接続ポート３４を備える。本例の場合、この接続ポート３４は、リセット回路１０の検査時、外部から半導体集積回路１の内部に電圧印加を可能にする端子（以降、電圧印加端子３４ａと記す）となる。電圧印加端子３４ａは、コンパレータ１１において入力電圧Ｖccが入力される入力端子１４ａに接続されている。検査装置２２は、リセット回路１０の検査時、レギュレータ回路２を停止させた場合には、レギュレータ回路２に代えて電圧印加端子３４ａから入力電圧Ｖccをコンパレータ１１に供給し、この入力電圧Ｖccを変化させて、リセット回路１０の検査を実行する。

次に、図２〜図４を用いて、本実施形態の検査装置２２の作用について説明する。
［通常作動］
図２に示すように、通常作動時、第１レジスタ５ａは、外部からインターフェース回路３を介して検査実施の要求を入力しないので、通常作動を実行し、設定信号Ｓｔ（第１設定信号Ｓt1）をＯＲ回路１３には出力しない状態をとる。このため、ＯＲ回路１３は、一方の入力において「Ｌｏレベル信号」を入力する状態となる。

通常作動時、第２レジスタ５ｂは、外部からインターフェース回路３を介して検査実施の要求を入力しないので、通常作動を実行し、設定信号Ｓｔ（第２設定信号Ｓt2）をレギュレータ回路２に出力しない状態をとる。このため、レギュレータ回路２は、オン状態をとり、リセット回路１０の入力端子１４ａやロジック回路４に電圧供給することが可能な状態となる。

通常作動時、信号出力回路６は、外部からインターフェース回路３を介して検査実施の要求を入力しないので、通常作動を実行する。このとき、信号出力回路６は、ロジック回路４の作動に基づく通常信号Ｓｂ（各種信号や各種データ）を、外部端子７から出力する作動を実行する。また、電圧印加端子３４ａからは、半導体集積回路１の外部の任意の回路にレギュレータ回路２の電圧が出力される。

図３に示すように、半導体集積回路１の起動時、オン状態のレギュレータ回路２からコンパレータ１１の入力端子１４ａに供給される入力電圧Ｖccが上昇する。電源投入の初期時、入力電圧Ｖccは、基準電圧によって設定される閾値Ｖｋよりも低い。これにより、コンパレータ１１からは、Ｌｏレベルの出力信号Ｖcomがフィルタ１２を介してＯＲ回路１３に出力される。このとき、ＯＲ回路１３の２入力は、ともにＬｏレベルである。よって、リセット回路１０は、ロジック回路４にリセット信号Ｓresを出力せず、ロジック回路４をオフのままで維持する。

入力電圧Ｖccが閾値Ｖｋ以上となった場合（時刻ｔ１）、コンパレータ１１からは、Ｈｉレベルの出力信号Ｖcomがフィルタ１２を介してＯＲ回路１３に出力される。このため、ＯＲ回路１３の２入力の一方がＨｉレベルとなるので、リセット回路１０からロジック回路４にリセット信号Ｓresが出力される。ロジック回路４は、このリセット信号Ｓresによって第１レジスタ５ａ及び第２レジスタ５ｂがリセットされると起動し、各種処理の実行を開始する。これにより、半導体集積回路１の通常作動が適宜実行される。

［リセット回路１０の検査］
図４に示すように、リセット回路１０の検査を実施する場合には、通常作動時に用いるインターフェース回路３に検査実施の要求が入力される。この検査実施の要求は、第１レジスタ５ａ、第２レジスタ５ｂ及び信号出力回路６に入力される。第１レジスタ５ａ、第２レジスタ５ｂ及び信号出力回路６は、インターフェース回路３を介して検査実施の要求を入力すると、通常作動を実行するのではなく、リセット回路１０を検査する作動を実行する。すなわち、ロジック回路４がテストモードに移行する。

図３に示す通り、第１レジスタ５ａは、検査実施の要求を接続端子２４で入力すると、ＯＲ回路１３に設定信号Ｓｔ（第１設定信号Ｓt1）を出力する（時刻ｔ２）。本例の場合、第１設定信号Ｓt1は、Ｈｉレベル信号である。このため、ＯＲ回路１３は、一方の入力でＨｉレベル信号を入力する状態をとるので、リセット回路１０からは、リセット信号Ｓresが常時出力される状態となる。これにより、第１レジスタ５ａ及び第２レジスタ５ｂが起動するので、ロジック回路４がオフされずにオンのままで維持される。

また、第２レジスタ５ｂは、検査実施の要求を接続端子２９で入力すると、レギュレータ回路２に設定信号Ｓｔ（第２設定信号Ｓt2）を出力する（時刻ｔ２）。レギュレータ回路２は、第２レジスタ５ｂから第２設定信号Ｓt2を入力すると、これをトリガにして、オン状態からオフ状態に切り換わる。すなわち、リセット回路１０には、レギュレータ回路２から電圧が供給されなくなる。また、電圧印加端子３４ａからも、半導体集積回路１の外部の任意の回路にレギュレータ回路２の電圧が供給されなくなる。なお、本例の場合、レギュレータ回路２がオフされたタイミングで、これまで印加されていた電圧と同様の電圧が、電圧印加端子３４ａからロジック回路４及びリセット回路１０に供給されることとする。

テストモード時、電圧印加端子３４ａからリセット回路１０に印加する電圧を変化させていき、リセット回路１０のオンオフが切り換わった際、すなわちコンパレータ１１の出力信号ＶcomのＨｉ／Ｌｏが切り換わった際の電圧印加端子３４ａの電圧を確認することにより、リセット機能が正常に作動するか否かを判定する。本例の場合、半導体集積回路１がオンからオフに切り換わるときと、半導体集積回路１がオフからオンに切り換わるときとの両方で、リセット機能が正常に作動するか否かを確認する。

本例の場合、半導体集積回路１がオン状態の際に、まず電圧印加端子３４ａに印加される入力電圧Ｖccを徐々に低下させていく。そして、コンパレータ１１の出力信号Ｖcomがオンからオフに切り換わった際（時刻ｔ３）、そのときに電圧印加端子３４ａに印加されている入力電圧Ｖccの値を確認する。このときの電圧が許容範囲内に収まっていれば、オンからオフへの切り換わり時のリセット機能は正常であると判定される。このようにして、半導体集積回路１がオンからオフされる際のリセット機能が正常に作動するか否かを確認する。

オンからオフ時のリセット機能の確認後、今度は、半導体集積回路１がオフからオンされる際のリセット機能が正常に作動するか否かを確認する。このときは、電圧印加端子３４ａに印加される入力電圧Ｖccを徐々に上昇させていく。そして、コンパレータ１１の出力信号Ｖcomがオフからオンに切り換わった際（時刻ｔ４）、そのときに電圧印加端子３４ａに印加されている入力電圧Ｖccの値を確認する。このときの電圧が許容範囲内に収まっていれば、オフからオンへの切り換わり時のリセット機能は正常であると判定される。このようにして、半導体集積回路１がオフからオンされる際のリセット機能が正常に作動するか否かを確認する。

上記実施形態の検査装置２２によれば、以下のような効果を得ることができる。
（１）検査装置２２には、アナログ回路２１の検査時、ロジック回路４に予め設けられた素子２５から設定信号Ｓｔをアナログ回路２１に出力して、入力電圧Ｖccが閾値Ｖｋ未満であってもロジック回路４を第２作動状態にする解除部２３が設けられる。検査装置２２には、アナログ回路２１の検査時、コンパレータ１１の出力信号Ｖcomを監視する状態に切り換わって、コンパレータ１１の出力信号Ｖcomをロジック回路４の外部に出力するように、切換出力部３０がロジック回路４に設けられる。また、アナログ回路２１の検査時、コンパレータ１１に入力される入力電圧Ｖccを変化させ、その際のコンパレータ１１の出力信号Ｖcomを、切換出力部３０の出力を通じて確認することにより、アナログ回路２１が正常に作動するか否かを検査する。

本例の構成によれば、アナログ回路２１に設けられたロジック回路４を利用して、アナログ回路２１が正常に作動するか否かを検査することが可能となる。このため、アナログ回路２１の作動を検査するための部材を別途設ける必要がない。よって、検査装置２２において装置構成を簡素化することができる。

（２）ロジック回路４を利用して検査する構成であるので、例えば複雑なテストモードへの移行や設定が可能となる。また、例えば検査用の専用の端子を設けて、この端子からの信号入力を通じて検査を行う場合、テストモードへ偶然移行してしまう懸念があるが、本例の場合、このような問題が生じ難くなる。

（３）ロジック回路４を利用して検査する構成の場合、半導体集積回路１やリセット回路１０に係る素子のチップ面積を小さく抑えることができる。
（４）アナログ回路２１は、電源投入から所定時間経過後にロジック回路４にリセットを入れるリセット回路１０である。リセット回路１０は、入力電圧Ｖccと閾値Ｖｋとをコンパレータ１１で比較し、入力電圧Ｖccが閾値Ｖｋ未満の間、リセット信号Ｓresをロジック回路４に出力せずにロジック回路４をオフにし、入力電圧Ｖccが閾値Ｖｋ以上となった場合にリセット信号Ｓresをロジック回路４に出力して、ロジック回路４をオンにする。この場合、リセット回路１０や半導体集積回路１に検査用の端子を設けることなく、リセット回路１０が正常に機能するか否かを検査することができる。よって、リセット回路１０の検査装置２２において構成を簡素化することができる。

（５）解除部２３及び切換出力部３０の少なくとも一方は、通常作動時の信号入力の際に使用されるインターフェース回路３を介して検査実施の要求を入力した場合に、リセット回路１０の検査を実行する。この場合、リセット回路１０の検査の実行への移行を、インターフェース回路３を利用して実現することが可能となるので、検査用の端子を不要にすることができる。

（６）検査装置２２には、リセット回路１０の検査時、コンパレータ１１に入力電圧Ｖccを供給するレギュレータ回路２に設定信号Ｓｔを出力することにより、レギュレータ回路２を停止さえるレギュレータ停止部２８がロジック回路４に設けられる。そして、リセット回路１０の検査時、レギュレータ回路２に代えて外部から入力電圧Ｖccをコンパレータ１１に供給し、外部からの入力電圧Ｖccを変化させて、リセット回路１０の検査を行う。この場合、外部からリセット回路１０に印加する入力電圧Ｖccを適宜変化させて、リセット回路１０が正常に機能するか否かを検査することができる。

（７）レギュレータ停止部２８は、通常作動時の信号入力の際に使用されるインターフェース回路３を介して検査実施の要求を入力した場合に、設定信号Ｓｔをレギュレータ回路２に出力して、レギュレータ回路２を停止させる。この場合、レギュレータ回路２の停止への移行を、インターフェース回路３を利用して実現することが可能となるので、検査用の端子を不要とすることができる。

なお、本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
［解除部２３について］
・解除部２３は、第１レジスタ５ａ及びＯＲ回路１３から構成されることに限定されない。例えば、リセット回路１０にＯＲ回路相当の部材が予め設けられているのであれば、第１レジスタ５ａのみから構成されてもよい。

・第１レジスタ５ａから出力される設定信号Ｓｔ（第１設定信号Ｓt1）は、Ｈｉレベル信号に限定されず、通常作動時との間でＨｉとＬｏを反転させて、Ｌｏレベル信号としてもよい。また、設定信号Ｓｔは、特定の情報を有するデータ信号としてもよい。

・解除部２３は、リセット回路１０の検査時に、ロジック回路４をオンのまま維持できる部材であればよい。
・ロジック回路４の素子２５は、レジスタ５（第１レジスタ５ａ）に限定されず、ロジック回路４に予め設けられたレジスタ以外の各種デバイスを用いることができる。

［切換出力部３０について］
・切換出力部３０は、通常信号Ｓｂを出力可能な信号出力回路６を、出力切り換え可能な回路としたものに限定されない。例えば、切換出力部３０は、コンパレータ１１の出力信号Ｖcomの経路上にスイッチング素子でもよい。この場合、このスイッチング素子がオンされた場合に、コンパレータ１１の出力信号Ｖcomを外部に出力するように作動する。

・切換出力部３０は、検査実施の際に、コンパレータ１１の出力を外部に供給できる部材であればよい。
［リセット回路１０の検査態様について］
・電源オフ中の半導体集積回路１に対し、電源を投入して直ちにリセット回路１０の検査を実施するようにしてもよい。

・リセット回路１０の検査時、レギュレータ回路２を停止し、外部からリセット回路１０に入力電圧Ｖccを供給して検査を実施することに限定されない。例えば、レギュレータ回路２からコンパレータ１１に入力される入力電圧Ｖccを変化させて、リセット回路１０を検査するようにしてもよい。この場合、外部から入力電圧Ｖccを印加する電圧印加端子３４ａを不要にすることができる。

・インターフェース回路３から検査実施の要求を入力することに限らず、例えば半導体集積回路１に専用の端子を設け、この端子から検査実施の要求を入力するようにしてもよい。

［アナログ回路２１について］
・アナログ回路２１は、リセット回路１０に限定されず、検査が必要な回路であればよい。

・アナログ回路２１は、リセット回路１０に限定されず、種々の回路であればよい。
［第１作動状態、第２作動状態について］
・第１作動状態は、ロジック回路４のオフに限定されず、種々の状態に変えてもよい。

・第２作動状態は、ロジック回路４のオンに限定されず、種々の状態に変えてもよい。
・第１作動状態及び第２作動状態は、互いに相反する作動状態であればよい。
［制御信号Ｓｃについて］
・制御信号Ｓｃは、リセット信号Ｓresに限定されず、アナログ回路２１の種類に応じて出力される信号であればよい。

・制御信号Ｓｃは、ロジック回路４の作動を制御し得る信号であればよい。
［その他］
・通常作動は、検査以外にとり得る動作であればよい。

・半導体集積回路１は、車載用の回路でもよいし、車載以外の他の機器や装置に使用される回路でもよい。
次に、上記実施形態及び変更例から把握できる技術的思想について記載する。

（イ）入力電圧と閾値とをコンパレータで比較し、前記入力電圧が閾値未満の間、リセット信号をロジック回路に出力せずに前記ロジック回路をオフにし、前記入力電圧が閾値以上となった場合に前記リセット信号を前記ロジック回路に出力して、前記ロジック回路をオンにするリセット回路の検査装置であって、前記リセット回路の検査時、前記ロジック回路に予め設けられた素子から設定信号を前記リセット回路に出力して、前記入力電圧が閾値未満であっても前記ロジック回路をオンにする解除部と、前記ロジック回路に設けられ、前記リセット回路の検査時、前記コンパレータの出力信号を監視する状態に切り換わって、前記コンパレータの前記出力信号を前記ロジック回路の外部に出力する切換出力部とを備え、前記リセット回路の検査時、前記コンパレータに入力される前記入力電圧を変化させ、その際の前記コンパレータの前記出力信号を、前記切換出力部の出力を通じて確認することにより、前記リセット回路が正常に作動するか否かを検査する検査装置。

１…半導体集積回路、２…レギュレータ回路、３…インターフェース回路、４…ロジック回路、５…レジスタ、６…信号出力回路、１０…リセット回路、１１…コンパレータ、２１…アナログ回路、２２…検査装置、２３…解除部、２５…素子、２８…レギュレータ停止部、３０…切換出力部、Ｖcc…入力電圧、Ｖｋ…閾値、Ｖcom…出力信号、Ｓｃ…制御信号、Ｓres…リセット信号、Ｓｔ…設定信号、Ｓt1…第１設定信号、Ｓt2…第２設定信号。

Claims (6)

1. 入力電圧と閾値とをコンパレータで比較し、その比較結果に応じた制御信号を基に、前記入力電圧が閾値未満の場合にはロジック回路を第１作動状態で作動させ、前記入力電圧が閾値以上となった場合には前記ロジック回路を第２作動状態で作動させるアナログ回路の検査装置であって、
   前記アナログ回路の検査時、前記ロジック回路に予め設けられた素子から設定信号を前記アナログ回路に出力して、前記入力電圧が閾値未満であっても前記ロジック回路を前記第２作動状態にする解除部と、
   前記ロジック回路に設けられ、前記アナログ回路の検査時、前記コンパレータの出力信号を監視する状態に切り換わって、前記コンパレータの前記出力信号を前記ロジック回路の外部に出力する切換出力部とを備え、
   前記アナログ回路の検査時、前記コンパレータに入力される前記入力電圧を変化させ、その際の前記コンパレータの前記出力信号を、前記切換出力部の出力を通じて確認することにより、前記アナログ回路が正常に作動するか否かを検査する検査装置。
2. 前記アナログ回路は、前記入力電圧と前記閾値とを前記コンパレータで比較し、前記入力電圧が閾値未満の間、リセット信号を前記ロジック回路に出力せずに前記ロジック回路をオフにし、前記入力電圧が閾値以上となった場合に前記リセット信号を前記ロジック回路に出力して、前記ロジック回路をオンにするリセット回路であり、
   前記制御信号は、リセット信号であり、
   前記第１作動状態は、前記ロジック回路のオフであり、
   前記第２作動状態は、前記ロジック回路のオンである
   請求項１に記載の検査装置。
3. 前記解除部及び前記切換出力部の少なくとも一方は、通常作動時の信号入力の際に使用されるインターフェース回路を介して検査実施の要求を入力した場合に、前記リセット回路の検査を実行する
   請求項２に記載の検査装置。
4. 前記ロジック回路に設けられ、前記リセット回路の検査時、前記コンパレータに前記入力電圧を供給するレギュレータ回路に前記設定信号を出力することにより、前記レギュレータ回路を停止させるレギュレータ停止部を備え、
   前記リセット回路の検査時、前記レギュレータ回路に代えて外部から前記入力電圧を前記コンパレータに供給し、外部からの前記入力電圧を変化させて、前記リセット回路の検査を行う
   請求項２又は３に記載の検査装置。
5. 前記レギュレータ停止部は、通常作動時の信号入力の際に使用されるインターフェース回路を介して検査実施の要求を入力した場合に、前記設定信号を前記レギュレータ回路に出力して、前記レギュレータ回路を停止させる
   請求項４に記載の検査装置。
6. 入力電圧と閾値とをコンパレータで比較し、その比較結果に応じた制御信号を基に、前記入力電圧が閾値未満の場合にはロジック回路を第１作動状態で作動させ、前記入力電圧が閾値以上となった場合には前記ロジック回路を第２作動状態で作動させるアナログ回路の検査方法であって、
   前記アナログ回路の検査時、前記ロジック回路に予め設けられた素子から設定信号を前記アナログ回路に出力して、前記入力電圧が閾値未満であっても前記ロジック回路を前記第２作動状態にすることと、
   前記アナログ回路の検査時、前記ロジック回路に設けられた切換出力部を、前記コンパレータの出力信号を監視する状態に切り換え、前記コンパレータの前記出力信号を、前記切換出力部を介して前記ロジック回路の外部に出力することとを備え、
   前記アナログ回路の検査時、前記コンパレータに入力される前記入力電圧を変化させ、その際の前記コンパレータの前記出力信号を、前記切換出力部の出力を通じて確認することにより、前記アナログ回路が正常に作動するか否かを検査する検査方法。

Images