JP2021098884A - 成膜装置、成膜方法及び電子デバイスの製造方法 - Google Patents

成膜装置、成膜方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2021098884A
JP2021098884A JP2020191876A JP2020191876A JP2021098884A JP 2021098884 A JP2021098884 A JP 2021098884A JP 2020191876 A JP2020191876 A JP 2020191876A JP 2020191876 A JP2020191876 A JP 2020191876A JP 2021098884 A JP2021098884 A JP 2021098884A
Authority
JP
Japan
Prior art keywords
substrate
film forming
support portion
substrate support
suction means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020191876A
Other languages
English (en)
Other versions
JP7078694B2 (ja
Inventor
石井 博
Hiroshi Ishii
石井  博
一史 柏倉
Kazufumi Kashiwakura
一史 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to CN202011483391.9A priority Critical patent/CN113005397B/zh
Publication of JP2021098884A publication Critical patent/JP2021098884A/ja
Application granted granted Critical
Publication of JP7078694B2 publication Critical patent/JP7078694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】静電チャックへの吸着時の静電チャックと基板との相対位置ずれによる吸着力の低下を抑制すること。【解決手段】成膜装置は、マスクを介して基板に成膜材料を成膜する成膜装置であって、チャンバ内に配置され、基板の第1の辺の周縁部を支持する第1基板支持部と、チャンバ内に配置され、第1の辺に対向する第2の辺の周縁部を支持する第2基板支持部と、チャンバ内の第1及び第2基板支持部の上方に配置され、基板を吸着するための基板吸着手段と、基板吸着手段と基板との間の位置合わせを行うための位置調整手段と、基板吸着手段に向かって第1及び第2基板支持部の昇降を制御する制御部と、を含む。制御部が第1及び第2基板支持部の少なくとも一方を基板吸着手段に向かって上昇させた後であって、基板の吸着が開始される前に、位置調整手段が基板吸着手段と基板との間の位置合わせを行う。【選択図】図4

Description

本発明は、成膜装置、成膜方法及び電子デバイスの製造方法に関するものである。
有機EL表示装置(有機ELディスプレイ)の製造においては、有機EL表示装置を構成する有機発光素子(有機EL素子;OLED)を形成する際に、成膜装置の蒸発源から蒸発した蒸着材料を、画素パターンが形成されたマスクを介して、基板に蒸着させることで、有機物層や金属層を形成する。
上向蒸着方式(デポアップ)の成膜装置において、蒸発源は成膜装置の真空容器の下部に設けられ、基板は真空容器の上部に配置され、基板の下面に蒸着される。このような上向蒸着方式の成膜装置において、基板は成膜面である下面に形成された有機物層/電極層に損傷を与えないように下面の周縁を基板ホルダの支持部によって支持する。この場合、基板のサイズが大きくなるにつれて、基板ホルダの支持部で支持されていない基板の中央部が基板の自重によって撓み、これが蒸着精度を落とす一つの要因となっている。上向蒸着方式以外の方式の成膜装置においても、また、基板の自重による撓みは生じる可能性がある。
基板の自重による撓みを低減するための方法として、静電チャックを使う技術が検討されている。つまり、基板の上部に静電チャックを設置し、基板ホルダの支持部によって支持された基板の上面を静電チャックに吸着させることで、基板の中央部が静電チャックの静電引力によって引っ張られるようになり、基板のたわみを低減することができる。
しかし、このように、基板支持部によって下方が支持された基板を静電チャックを使って上方から吸着する際に、静電チャックと基板との相対位置がずれていると、吸着力が低下する可能性がある。
例えば、搬送ロボットによる成膜室内への基板搬送時に搬送誤差が生じる場合は、このような相対位置ずれによる吸着力低下の可能性がある。また、図6のように、静電チャック240への吸着時に基板S中央部のたわみによるしわの発生を抑制するために、基板Sの対向する両側の周縁部をそれぞれ支持する基板支持部220を順次に上昇させて基板Sを静電チャック240に接触させることが検討されているが、この場合、一方の基板支持部を先に上昇させる際に、白い矢印で示すように、基板Sが反対側に偏り、静電チャック240との間で位置ずれが生じる可能性がある。
そこで、本発明は、上記の課題に鑑み、静電チャックへの吸着時の静電チャックと基板との相対位置ずれによる吸着力の低下を抑制することを目的とする。
本発明の一実施形態による成膜装置は、マスクを介して基板に成膜材料を成膜する成膜装置であって、チャンバ内に配置され、前記基板の第1の辺の周縁部を支持する第1基板支持部と、前記チャンバ内に配置され、前記第1の辺に対向する第2の辺の周縁部を支持する第2基板支持部と、前記チャンバ内の前記第1及び第2基板支持部の上方に配置され、前記基板を吸着するための基板吸着手段と、前記基板吸着手段と前記基板との間の位置合わせを行うための位置調整手段と、前記基板吸着手段に向かって前記第1及び第2基板支持部の昇降を制御する制御部と、を含み、前記制御部が前記第1及び第2基板支持部の少なくとも一方を前記基板吸着手段に向かって上昇させた後であって、前記基板の吸着が開始される前に、前記位置調整手段が前記基板吸着手段と前記基板との間の位置合わせを行うことを特徴とする。
本発明の一実施形態による成膜方法は、成膜装置のチャンバ内で、マスクを介して基板の成膜面に成膜材料を成膜する成膜方法であって、チャンバ内に搬入された前記基板の第1の辺の周縁部を第1基板支持部で支持し、前記基板の前記第1の辺に対向する第2の辺の周縁部を第2基板支持部で支持する工程と、前記チャンバ内の前記第1及び第2基板支持部の上方に配置された基板吸着手段に前記基板の前記成膜面と反対側の面を吸着させる吸着工程と、前記基板吸着手段と前記基板との間の位置合わせを行う位置合わせ工程と、成膜材料を前記マスクを介して前記基板の前記成膜面に成膜する工程とを含み、前記位置合わせ工程は、前記第1及び第2基板支持部の少なくとも一方が前記基板吸着手段に向かって上昇した後であって、前記基板の吸着が開始される前に行うことを特徴とする。
本発明の一実施形態による電子デバイスの製造方法は、前記成膜方法を用いて電子デバイスを製造することを特徴とする。
本発明によれば、静電チャックへの吸着時の静電チャックと基板との相対位置ずれによる吸着力の低下を抑制することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
電子デバイスの製造装置の一部の模式図である。 本発明の一実施形態による成膜装置の模式図である。 本発明の一実施形態による基板支持ユニットを鉛直方向(Z方向)上方から見た平面図である。 (a)〜(e)は、静電チャックへの基板吸着工程を示す図である。 (a)は有機EL表示装置の全体図、(b)は1画素の断面構造を表す図である。 図6は、従来の静電チャックへの基板吸着工程を示す図である。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がないかぎりは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、基板の表面に各種材料を堆積させて成膜を行う装置に適用することができ、真空蒸着によって所望のパターンの薄膜(材料層)を形成する装置に望ましく適用することができる。基板の材料としては、ガラス、高分子材料のフィルム、金属などの任意の材料を選択することができ、基板は、例えば、ガラス基板上にポリイミドなどのフィルムが積層された基板であってもよい。また、蒸着材料としても、有機材料、金属性材料(金属、金属酸化物など)などの任意の材料を選択してもいい。なお、以下の説明において説明する真空蒸着装置以外にも、スパッタ装置やCVD(Chemical Vapor Deposition)装置を含む成膜装置にも、本発明を適用することができる。本発明の技術は、具体的には、有機電子デバイス(例えば、有機発光素子、薄膜太陽電池)、光学部材などの製造装置に適用可能である。その中でも、蒸着材料を蒸発させてマスクを介して基板に蒸着させることで有機発光素子を形成する有機発光素子の製造装置は、本発明の好ましい適用例の一つである。
<電子デバイスの製造装置>
図1は、電子デバイスの製造装置の一部の構成を模式的に示す平面図である。
図1の製造装置は、例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば、4.5世代の基板(約700mm×約900mm)や6世代のフルサイズ(約1500mm×約1850mm)又はハーフカットサイズ(約1500mm×約925mm)の基板に、有機EL素子の形成のための成膜を行った後、該基板を切り抜いて複数の小さなサイズのパネルに製作する。
電子デバイスの製造装置は、一般的に、複数のクラスタ装置1と、クラスタ装置の間を繋ぐ中継装置とを含む。
クラスタ装置1は、基板Sに対する処理(例えば、成膜)を行う複数の成膜装置11と、使用前後のマスクMを収納する複数のマスクストック装置12と、その中央に配置される搬送室13と、を具備する。搬送室13は、図1に示すように、複数の成膜装置11およびマスクストック装置12のそれぞれと接続されている。
搬送室13内には、基板およびマスクを搬送する搬送ロボット14が配置されている。搬送ロボット14は、上流側に配置された中継装置のパス室15から成膜装置11へと基板Sを搬送する。また、搬送ロボット14は、成膜装置11とマスクストック装置12との間でマスクMを搬送する。搬送ロボット14は、例えば、多関節アームに、基板S又はマスクMを保持するロボットハンドが取り付けられた構造を有するロボットである。
成膜装置11(蒸着装置とも呼ぶ)では、蒸発源に収納された蒸着材料がヒータによって加熱されて蒸発し、マスクを介して基板上に蒸着される。搬送ロボット14との基板Sの受け渡し、基板SとマスクMの相対位置の調整(アライメント)、マスクM上への基板Sの固定、成膜(蒸着)などの一連の成膜プロセスは、成膜装置11によって行われる。
マスクストック装置12には、成膜装置11での成膜工程に使われる新しいマスクと、使用済みのマスクとが、二つのカセットに分けて収納される。搬送ロボット14は、使用済みのマスクを成膜装置11からマスクストック装置12のカセットに搬送し、マスクストック装置12の他のカセットに収納された新しいマスクを成膜装置11に搬送する。
クラスタ装置1には、基板Sの流れ方向において上流側からの基板Sを当該クラスタ装置1に伝達するパス室15と、当該クラスタ装置1で成膜処理が完了した基板Sを下流側の他のクラスタ装置に伝えるためのバッファー室16が連結される。搬送室13の搬送ロボット14は、上流側のパス室15から基板Sを受け取って、当該クラスタ装置1内の成膜装置11の一つ(例えば、成膜装置11a)に搬送する。また、搬送ロボット14は、当該クラスタ装置1での成膜処理が完了した基板Sを複数の成膜装置11の一つ(例えば、成膜装置11b)から受け取って、下流側に連結されたバッファー室16に搬送する。
バッファー室16とパス室15との間には、基板の向きを変える旋回室17が設置される。旋回室17には、バッファー室16から基板Sを受け取って基板Sを180°回転させ、パス室15に搬送するための搬送ロボット18が設けられる。これにより、上流側のクラスタ装置と下流側のクラスタ装置で基板Sの向きが同じくなり、基板処理が容易になる。
パス室15、バッファー室16、旋回室17は、クラスタ装置間を連結する、いわゆる中継装置であり、クラスタ装置の上流側及び/又は下流側に設置される中継装置は、パス室、バッファー室、旋回室のうち少なくとも1つを含む。
成膜装置11、マスクストック装置12、搬送室13、バッファー室16、旋回室17などは、有機発光素子の製造の過程で、高真空状態に維持される。パス室15は、通常低真空状態に維持されるが、必要に応じて高真空状態に維持されてもいい。
本実施例では、図1を参照して、電子デバイスの製造装置の構成について説明したが、本発明はこれに限定されず、他の種類の装置やチャンバを有してもよく、これらの装置やチャンバ間の配置が変わってもいい。
以下、成膜装置11の具体的な構成について説明する。
<成膜装置>
図2は、成膜装置11の構成を示す模式図である。以下の説明においては、鉛直方向をZ方向とするXYZ直交座標系を用いる。成膜時に基板Sが水平面(XY平面)と平行となるよう固定された場合、基板Sの短手方向(短辺に平行な方向)をX方向、長手方向(長辺に平行な方向)をY方向とする。また、Z軸まわりの回転角をθで表す。
成膜装置11は、真空雰囲気又は窒素ガスなどの不活性ガス雰囲気に維持される真空容器21と、真空容器21の内部に設けられる、基板支持ユニット22と、マスク支持ユニット23と、静電チャック24と、蒸発源25とを含む。
基板支持ユニット22は、搬送室13に設けられた搬送ロボット14が搬送して来る基板Sを受取って保持する手段であり、基板ホルダとも呼ばれる。基板支持ユニット22は、基板の下面の周縁部を支持する支持部を含む。基板支持ユニット22の支持部の詳細構成については後述する。
基板支持ユニット22の下方には、マスク支持ユニット23が設けられる。マスク支持ユニット23は、搬送室13に設けられた搬送ロボット14が搬送して来るマスクMを受取って保持する手段であり、マスクホルダとも呼ばれる。
マスクMは、基板S上に形成する薄膜パターンに対応する開口パターンを有し、マスク支持ユニット23の上に載置される。特に、スマートフォン用の有機EL素子を製造するのに使われるマスクは、微細な開口パターンが形成された金属製のマスクであり、FMM(Fine Metal Mask)とも呼ぶ。
基板支持ユニット22の上方には、基板を静電引力によって吸着し固定するための静電チャック24が設けられる。静電チャック24は、誘電体(例えば、セラミック材質)マトリックス内に金属電極などの電気回路が埋設された構造を有する。静電チャック24は、クーロン力タイプの静電チャックであってもよいし、ジョンソン・ラーベック力タイプの静電チャックであってもよいし、グラジエント力タイプの静電チャックであってもよい。静電チャック24は、グラジエント力タイプの静電チャックであることが好ましい。静電チャック24がグラジエント力タイプの静電チャックであることによって、基板Sが絶縁性基板である場合であっても、静電チャック24によって良好に吸着することができる。静電チャック24がクーロン力タイプの静電チャックである場合には、金属電極にプラス(+)及びマイナス(−)の電位が印加されると、誘電体マトリックスを通じて基板Sなどの被吸着体に金属電極と反対極性の分極電荷が誘導され、これら間の静電引力によって基板Sが静電チャック24に吸着固定される。
静電チャック24は、一つのプレートで形成されてもよく、複数のサブプレートを有するように形成されてもいい。また、一つのプレートで形成される場合にも、その内部に複数の電気回路を含み、一つのプレート内で位置によって静電引力が異なるように制御してもいい。つまり、静電チャックは、埋設された電気回路の構造によって、複数の吸着部モジュールに区画されることができる。
静電チャック24の上部には、示してないが、成膜時にマスクMに磁力を印加し、マスクMを基板S側に引き寄せて基板Sに密着させるための磁力印加手段を設置することができる。磁力印加手段としてのマグネットは、永久磁石または電磁石からなることができ、複数のモジュールに区画されることができる。
また、図2には図示しなかったが、静電チャック24の吸着面とは反対側に基板Sの温度上昇を抑える冷却機構(例えば、冷却板)を設けることで、基板S上に堆積された有機材料の変質や劣化を抑制するようにしてもよい。冷却板は、上記マグネットと一体に形成されることもできる。
蒸発源25は、基板に成膜される蒸着材料が収納されるるつぼ(不図示)、るつぼを加熱するためのヒータ(不図示)、蒸発源からの蒸発レートが一定になるまで蒸着材料が基板に飛散することを阻むシャッタ(不図示)などを含む。蒸発源25は、点(point)蒸発源や線状(linear)蒸発源など、用途に従って多様な構成を有することができる。
図2に図示しなかったが、成膜装置11は、基板に蒸着された膜の厚さを測定するための膜厚モニタ(不図示)及び膜厚算出ユニット(不図示)を含む。
真空容器21の上部外側(大気側)には、基板Zアクチュエータ26、マスクZアクチュエータ27、静電チャックZアクチュエータ28、位置調整機構29などが設けられる。これらのアクチュエータと位置調整機構は、例えば、モータとボールねじ、或いはモータとリニアガイドなどで構成される。基板Zアクチュエータ26は、基板支持ユニット22を昇降(Z方向移動)させるための駆動手段である。基板Zアクチュエータ26の駆動による基板支持ユニット22の昇降制御の詳細については後述する。マスクZアクチュエータ27は、マスク支持ユニット23を昇降(Z方向移動)させるための駆動手段である。静電チャックZアクチュエータ28は、静電チャック24を昇降(Z方向移動)させるための駆動手段である。
位置調整機構29は、静電チャック24と基板S、および/または基板SとマスクM間の、位置ずれを調整(アライメント)するための駆動手段である。つまり、位置調整機構29は、基板支持ユニット22及びマスク支持ユニット23に対して、静電チャック24を水平面に平行な面内でX方向、Y方向、θ方向のうちの少なくとも一つの方向に相対的に移動/回転させるための水平駆動機構である。なお、本実施形態では、基板支持ユニット22及びマスク支持ユニット23の水平面内での移動は固定し、静電チャック24をX、Y、θ方向に移動させるように位置調整機構を構成しているが、本発明はこれに限定されず、静電チャック24の水平方向への移動は固定し、基板支持ユニット22とマスク支持ユニット23をXYθ方向に移動させるように位置調整機構を構成してもよい。
真空容器21の外側上面には、上述した駆動機構の他に、真空容器21の上面に設けられた透明窓を介して、基板S及びマスクMに形成されたアライメントマークを撮影するためのアライメント用カメラ20a、20bが設置される。アライメント用カメラ20a、20bによって撮影された画像から基板S上のアライメントマークとマスクM上のアライメントマークを認識することで、それぞれのXY位置やXY面内での相対ずれを計測することができる。
基板SとマスクMとの間のアライメントは、大まかに位置合わせを行う第1位置調整工程である第1アライメント(「ラフアライメント(rough alignment)」とも称す)と、高精度に位置合わせを行う第2位置調整工程である第2アライメント(「ファインアライメント(fine alignment)」とも称す)の2段階のアライメントを実施することできる。この場合、低解像度だが広視野の第1アライメント用のカメラ20aと、狭視野だが高解像の第2アライメント用のカメラ20bの2種類のカメラを用いるとよい。基板Sとマスク120のそれぞれについて、対向する一対の辺の2箇所に付されたアライメントマークを2台の第1アライメント用カメラ20aで測定し、基板S及びマスク120の四隅に付されたアライメントマークを4台の第2アライメント用カメラ20bで測定する。アライメントマーク及びその測定用カメラの数は、特に限定されず、例えば、ファインアライメントの場合、基板S及びマスク120の対向する二隅に付されたマークを2台のカメラで測定するようにしても良い。
一方、後述するように、本発明の実施形態では、基板Sを静電チャック24に吸着させる前に、静電チャック24と基板Sとの間の相対位置ずれを事前に調整するアライメント(以下、プリアライメント(pre−alignment)と称することもある)を行うことを特徴とする。このように、プリアライメントを通じて基板Sと静電チャック24との間の相対位置ずれを調整してから基板Sを静電チャック24に吸着させる場合には、静電チャック24への基板吸着後に行う前述した基板SとマスクMとの間の位置整列(アライメント)において、ラフアライメントは省略し、ファインアライメントに直ちに進むことにしてもよい。静電チャック24と基板Sとの間の相対位置ずれを調整するプリアライメントの詳細工程については後述する。
成膜装置11は、制御部(不図示)を具備する。制御部は、基板Sの搬送及びアライメント、蒸発源25の制御、成膜の制御などの機能を有する。制御部は、例えば、プロセッサ、メモリー、ストレージ、I/Oなどを持つコンピューターによって構成可能である。この場合、制御部の機能はメモリーまたはストレージに格納されたプログラムをプロセッサが実行することにより実現される。コンピューターとしては、汎用のパーソナルコンピューターを使用してもよく、組込み型のコンピューターまたはPLC(programmable logic controller)を使用してもよい。または、制御部の機能の一部または全部をASICやFPGAのような回路で構成してもよい。また、成膜装置ごとに制御部が設置されていてもよく、一つの制御部が複数の成膜装置を制御するように構成してもよい。
<基板支持ユニット>
基板支持ユニット22は、基板の下面の周縁部を支持する支持部を含む。図3は、基板支持ユニット22を鉛直方向(Z方向)上方から見た平面図であり、理解の便宜のために、基板Sが基板支持ユニット22上に載置され支持される様子を示しており、その他、基板S上部に配置される静電チャック24や基板Zアクチュエータ26などの駆動機構などは図示を省略している。
示すように、基板支持ユニット22を構成する支持部は、それぞれ独立して昇降制御可能な支持部221、222を含み、これらの支持部221、222は、基板Sの対向する二つの辺の周縁部を支持するように設けられる。具体的に、基板Sの対向する二つの辺のうち一側辺(例えば、第1長辺)に沿って第1支持部221が設置され、他側辺(第2長辺)に沿って第2支持部222が設置される。図3には、第1支持部221及び第2支持部222が、それぞれ当該辺の方向に長く延びる一つの支持部材からなる構成を図示したが、第1支持部221及び第2支持部222は、当該辺の方向に沿って複数の支持部材が配置されて、それぞれ、第1支持部221及び第2支持部222を構成するようにしても良い。
基板支持ユニット22をZ軸方向に昇降駆動するための駆動機構である前述した基板Zアクチュエータ26は、これらの各基板支持部221、222に対応して設置される。つまり、基板Sの対向する二つの長辺に対応する位置に2つの基板Zアクチュエータが設置され、それぞれ対応する基板支持部221、222に連結される。そして、これら各基板Zアクチュエータは、制御部により、対応する各基板支持部221,222をそれぞれ独立して昇降可能に制御される。
<基板吸着工程>
以下、図4(a)〜図4(e)を参照して、基板支持部221、222の駆動と連携した、静電チャック24への基板S吸着工程の詳細を説明する。
基板Sが真空容器21内に搬入されて、基板支持ユニット22の支持部221、222上に両側の周縁部がそれぞれ支持される状態に載置される(図4(a))。
次いで、基板支持部221,222のうち、一方の支持部、例えば、第1長辺に沿って設けられた第1支持部221が先に上昇されるように第1支持部221に接続された基板Zアクチュエータ26を駆動させる(図4(b))。
第1支持部221によって支持された基板Sの一側周縁部が所定距離だけ静電チャック24に近づくと、第1支持部221に接続された基板Zアクチュエータ26の駆動を停止し、静電チャック24と基板Sとの間の相対位置ずれを調整するアライメントを行う(図4(c))。静電チャック24と基板Sのアライメントでは、前述した基板SとマスクM間の第1アライメント(ラフアライメント)用のカメラ20a、または第2アライメント(ファインアライメント)用のカメラ20bのいずれかを用いてもよい。例えば、基板S(及びマスクM)の四隅に形成されたアライメントマークに対応して静電チャック24の各隅にも別途の静電チャックアライメントマークを形成し、これをチャンバ上部に配置されたアライメントカメラ(基板とマスク第2アライメント用のカメラ20b)を使って基板アライメントマークと同時に撮影して、これらの間の位置ずれ量を測定する。または、静電チャックには別途のアライメントマークは形成せず、例えば、長方形の静電チャック24の隅の形状そのものをアライメントマークとして活用し、これを基板S上のアライメントマークと同時に撮影することによって静電チャック24と基板Sの相対位置ずれを測定することもできる。
静電チャック24と基板Sの相対位置がずれていると判明すると、前述した位置調整機構29を水平方向(XYθ方向)に駆動させ、静電チャック24と基板Sの水平方向(XYθ方向)における相対位置を調整する。位置調整機構29による位置調整は、基板支持ユニット22に対し静電チャック24をXYθ方向に移動させる方式であってもよく、逆に静電チャック24の水平方向への移動は固定し、基板支持ユニット22をXYθ方向に移動させる方式でもよい。
静電チャック24に対する基板Sの位置調整が完了すると、つまり、静電チャック24と基板Sの相対位置ずれ量が予め定められた所定の閾値以内になると、図4(d)に示したように、第1支持部221及び第2支持部222にそれぞれ接続された基板Zアクチュエータ26を同時に駆動させ、第1支持部221及び第2支持部222の両方を同時に上昇させる。これと共に、静電チャック24には、基板Sを吸着するための吸着電圧を印加する。これにより、相対的に静電チャック24の近くに位置していた第1支持部221によって支持された基板Sの一側端部(第1長辺)が先に静電チャック24に接触または十分近接し、該第1長辺側から先に吸着が開始される。第1長辺側での吸着が開始した後は、第1支持部221の上昇駆動は停止させ、第2支持部222は、第2支持部222によって支持されている基板Sの他側端部(第2長辺)が静電チャック24に接触または十分近接するまで引き続き上昇駆動させる(図4(e))。これにより、第2支持部222の上昇に伴い、第1長辺側から始まった吸着は、基板Sの中央部を経て、反対側の長辺(第2長辺)に向かって進行される。
このように、本発明の一実施形態では、基板Sを静電チャック24に吸着させる前に静電チャック24と基板Sとの間の相対位置ずれを事前に調整するアライメントを行うことを特徴とする。具体的に、基板の対向する両側の周縁部をそれぞれ支持する支持部のうち一方側の基板支持部を静電チャックに向かって先に上昇させて、ある程度静電チャックに近づくと、支持部の上昇を停止しその位置で静電チャックと基板との間の水平面内における相対位置ずれを調整し、位置調整が完了したら、基板の両側端部が順次静電チャックに接触するまで両側の基板支持部を同時に、または順次に上昇させて、基板の一方側から対向する他方側に吸着が進行されるようにする。
よって、吸着時のしわ防止のために対向する両側の基板支持部を順次上昇させる場合であっても、一方の基板支持部を先に上昇させる際に生じ得る基板の偏りは、基板支持部と静電チャックとの間の距離が縮まった吸着直前の位置で補正され、その後、最終的に静電チャックに吸着されるので、静電チャックと基板との間の位置ずれに起因する吸着力の低下を抑制することができる。
また、以上説明した実施形態では、一方の基板支持部を先に上昇させて静電チャック24に対する基板Sの位置調整を行った後、該支持部によって支持された基板の一側端部が静電チャックに接触するまでは両側の基板支持部を同時に上昇させることを説明したが、これに限定されず、静電チャック24と基板Sとの間のアライメント後にも、先に上昇した前記一方側の基板支持部から順次に上昇させるようにしてもよい。ただ、上記実施形態のような構成にすると、基板の一側端部が静電チャックに接触し吸着されるまで、アライメント後の静電チャック24と基板Sとの間の位置関係を維持することができるので、より好ましい。
<成膜プロセス>
以下、本実施形態による成膜装置を用いた成膜方法について説明する。
真空容器21内のマスク支持ユニット23にマスクMが支持された状態で、基板Sが真空容器21内に搬入される。以上説明した過程を通じて、静電チャック24に基板Sを吸着させる。次いで、基板SとマスクMのアライメントを行った後、基板SとマスクMの相対位置ずれ量が所定の閾値より小さくなると、磁力印加手段を下降させ、基板SとマスクMを密着させた後、成膜材料を基板Sに成膜する。所望の厚さに成膜した後、磁力印加手段を上昇させて、マスクMを分離し、基板Sを搬出する。
<電子デバイスの製造方法>
次に、本実施形態の成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。
まず、製造する有機EL表示装置について説明する。図5(a)は有機EL表示装置60の全体図、図5(b)は1画素の断面構造を表している。
図5(a)に示すように、有機EL表示装置60の表示領域61には、発光素子を複数備える画素62がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域61において所望の色の表示を可能とする最小単位を指している。本実施例にかかる有機EL表示装置の場合、互いに異なる発光を示す第1発光素子62R、第2発光素子62G、第3発光素子62Bの組合せにより画素62が構成されている。画素62は、赤色発光素子と緑色発光素子と青色発光素子の組合せで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも1色以上であれば特に制限されるものではない。
図5(b)は、図5(a)のA−B線における部分断面模式図である。画素62は、基板63上に、陽極64と、正孔輸送層65と、発光層66R、66G、66Bのいずれかと、電子輸送層67と、陰極68と、を備える有機EL素子を有している。これらのうち、正孔輸送層65、発光層66R、66G、66B、電子輸送層67が有機層に当たる。また、本実施形態では、発光層66Rは赤色を発する有機EL層、発光層66Gは緑色を発する有機EL層、発光層66Bは青色を発する有機EL層である。発光層66R、66G、66Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。また、陽極64は、発光素子ごとに分離して形成されている。正孔輸送層65と電子輸送層67と陰極68は、複数の発光素子62R、62G、62Bと共通で形成されていてもよいし、発光素子毎に形成されていてもよい。なお、陽極64と陰極68とが異物によってショートするのを防ぐために、陽極64間に絶縁層69が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層70が設けられている。
図5(b)では正孔輸送層65や電子輸送層67が一つの層で示されているが、有機EL表示素子の構造によって、正孔ブロック層や電子ブロック層を含む複数の層で形成されてもよい。また、陽極64と正孔輸送層65との間には陽極64から正孔輸送層65への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。同様に、陰極68と電子輸送層67の間にも電子注入層が形成されることができる。
次に、有機EL表示装置の製造方法の例について具体的に説明する。
まず、有機EL表示装置を駆動するための回路(不図示)および陽極64が形成された基板63を準備する。
陽極64が形成された基板63の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、陽極64が形成された部分に開口が形成されるようにパターニングし絶縁層69を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層69がパターニングされた基板63を第1の有機材料成膜装置に搬入し、基板保持ユニット及び静電チャックにて基板を保持し、正孔輸送層65を、表示領域の陽極64の上に共通する層として成膜する。正孔輸送層65は真空蒸着により成膜される。実際には正孔輸送層65は表示領域61よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層65までが形成された基板63を第2の有機材料成膜装置に搬入し、基板保持ユニット及び静電チャックにて保持する。基板とマスクとのアライメントを行い、基板をマスク上に載置して、基板63の赤色を発する素子を配置する部分に、赤色を発する発光層66Rを成膜する。
発光層66Rの成膜と同様に、第3の有機材料成膜装置により緑色を発する発光層66Gを成膜し、さらに第4の有機材料成膜装置により青色を発する発光層66Bを成膜する。発光層66R、66G、66Bの成膜が完了した後、第5の成膜装置により表示領域61の全体に電子輸送層67を成膜する。電子輸送層67は、3色の発光層66R、66G、66Bに共通の層として形成される。
電子輸送層67まで形成された基板を金属性蒸着材料成膜装置で移動させて陰極68を成膜する。
その後プラズマCVD装置に移動して保護層70を成膜して、有機EL表示装置60が完成する。
絶縁層69がパターニングされた基板63を成膜装置に搬入してから保護層70の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機EL材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。従って、本例において、成膜装置間の基板の搬入搬出は、真空雰囲気または不活性ガス雰囲気の下で行われる。
上記実施例は本発明の一例を現わしたことで、本発明は上記実施例の構成に限定されないし、その技術思想の範囲内で適切に変形しても良い。
11:成膜装置、20a、20b:アライメント用のカメラ、22:基板支持ユニット、221、222:支持部、23:マスク支持ユニット、24:静電チャック

Claims (17)

  1. マスクを介して基板に成膜材料を成膜する成膜装置であって、
    チャンバ内に配置され、前記基板の第1の辺の周縁部を支持する第1基板支持部と、
    前記チャンバ内に配置され、前記第1の辺に対向する第2の辺の周縁部を支持する第2基板支持部と、
    前記チャンバ内の前記第1及び第2基板支持部の上方に配置され、前記基板を吸着するための基板吸着手段と、
    前記基板吸着手段と前記基板との間の位置合わせを行うための位置調整手段と、
    前記基板吸着手段に向かって前記第1及び第2基板支持部の昇降を制御する制御部と、を含み、
    前記制御部が前記第1及び第2基板支持部の少なくとも一方を前記基板吸着手段に向かって上昇させた後であって、前記基板の吸着が開始される前に、前記位置調整手段が前記基板吸着手段と前記基板との間の位置合わせを行うことを特徴とする成膜装置。
  2. 前記制御部は、前記第1基板支持部を前記基板吸着手段に向かって上昇させ、その後に前記第2基板支持部を前記基板吸着手段に向かって上昇させるように前記第1及び第2基板支持部の昇降を制御し、
    前記基板の吸着が開始される前に、前記第1基板支持部と前記基板吸着手段との距離が前記第2基板支持部と前記基板吸着手段との距離よりも小さい状態で、前記位置調整手段が前記基板吸着手段と前記基板との間の位置合わせを行うことを特徴とする請求項1に記載の成膜装置。
  3. 前記制御部は、前記第1基板支持部を前記第2基板支持部に対して上昇させることで前記状態とすることを特徴とする請求項2に記載の成膜装置。
  4. 前記制御部は、前記基板吸着手段と前記基板との間の位置合わせの後、前記第1基板支持部と前記第2基板支持部を同時に上昇させて前記基板を前記基板吸着手段に吸着させるように制御することを特徴とする請求項1乃至請求項3のいずれか一項に記載の成膜装置。
  5. 前記制御部は、前記基板の前記第1の辺の周縁部の吸着の後、前記第2基板支持部を引き続き上昇させて前記基板の前記第2の辺の周縁部を前記基板吸着手段に吸着させるように制御することを特徴とする請求項4に記載の成膜装置。
  6. 前記制御部は、前記基板吸着手段と前記基板との間の位置合わせの後、前記第1基板支持部と前記第2基板支持部を順次に上昇させるように制御することを特徴とする請求項1乃至請求項3のいずれか一項に記載の成膜装置。
  7. 前記位置調整手段は、前記基板吸着手段と前記基板にそれぞれ設置されたアライメントマークを撮影した結果に基づいて、前記基板吸着手段と前記基板との間の位置合わせを行うことを特徴とする請求項1乃至請求項6のいずれか一項に記載の成膜装置。
  8. 前記基板吸着手段は、静電チャックであることを特徴とする請求項1乃至請求項7のいずれか一項に記載の成膜装置。
  9. 成膜装置のチャンバ内で、マスクを介して基板の成膜面に成膜材料を成膜する成膜方法であって、
    チャンバ内に搬入された前記基板の第1の辺の周縁部を第1基板支持部で支持し、前記基板の前記第1の辺に対向する第2の辺の周縁部を第2基板支持部で支持する工程と、
    前記チャンバ内の前記第1及び第2基板支持部の上方に配置された基板吸着手段に前記基板の前記成膜面と反対側の面を吸着させる吸着工程と、
    前記基板吸着手段と前記基板との間の位置合わせを行う位置合わせ工程と、
    成膜材料を前記マスクを介して前記基板の前記成膜面に成膜する工程とを含み、
    前記位置合わせ工程は、前記第1及び第2基板支持部の少なくとも一方が前記基板吸着手段に向かって上昇した後であって、前記基板の吸着が開始される前に行うことを特徴とする成膜方法。
  10. 前記吸着工程は、前記第1基板支持部を前記基板吸着手段に向かって上昇させる第1上昇工程と、前記第1上昇工程の開始後に前記第2基板支持部を前記基板吸着手段に向かって上昇させる第2上昇工程とを含み、
    前記基板の吸着が開始される前に、前記第1基板支持部と前記基板吸着手段との距離が前記第2基板支持部と前記基板吸着手段との距離よりも小さい状態で、前記位置合わせ工程を行うことを特徴とする請求項9に記載の成膜方法。
  11. 前記第1基板支持部を前記第2基板支持部に対して上昇させることで前記状態とすることを特徴とする請求項10に記載の成膜方法。
  12. 前記吸着工程は、前記位置合わせ工程の後に、前記第1基板支持部と前記第2基板支持部を同時に上昇させて前記基板を前記基板吸着手段に吸着させる工程を含むことを特徴とする請求項9乃至請求項11のいずれか一項に記載の成膜方法。
  13. 前記吸着工程は、前記基板の前記第1の辺の周縁部の吸着の後、前記第2基板支持部を引き続き上昇させて前記基板の前記第2の辺の周縁部を前記基板吸着手段に吸着させることを特徴とする請求項12に記載の成膜方法。
  14. 前記吸着工程は、前記位置合わせ工程の後に、前記第1基板支持部と前記第2基板支持部を順次に上昇させる工程を含むことを特徴とする請求項9乃至請求項11のいずれか一項に記載の成膜方法。
  15. 前記位置合わせ工程では、前記基板吸着手段と前記基板にそれぞれ設置されたアライメントマークを撮影した結果に基づいて、前記基板吸着手段と前記基板との間の位置合わせを行うことを特徴とする請求項9乃至請求項14のいずれか一項に記載の成膜方法。
  16. 前記基板吸着手段は、静電チャックであることを特徴とする請求項9乃至請求項15のいずれか一項に記載の成膜方法。
  17. 請求項9乃至請求項16のいずれか一項に記載の成膜方法を用いて、電子デバイスを製造することを特徴とする電子デバイスの製造方法。
JP2020191876A 2019-12-20 2020-11-18 成膜装置、成膜方法及び電子デバイスの製造方法 Active JP7078694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011483391.9A CN113005397B (zh) 2019-12-20 2020-12-16 成膜装置、成膜方法及电子器件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0172419 2019-12-20
KR1020190172419A KR102501615B1 (ko) 2019-12-20 2019-12-20 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법

Publications (2)

Publication Number Publication Date
JP2021098884A true JP2021098884A (ja) 2021-07-01
JP7078694B2 JP7078694B2 (ja) 2022-05-31

Family

ID=76540896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020191876A Active JP7078694B2 (ja) 2019-12-20 2020-11-18 成膜装置、成膜方法及び電子デバイスの製造方法

Country Status (2)

Country Link
JP (1) JP7078694B2 (ja)
KR (1) KR102501615B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022003060T5 (de) 2021-06-14 2024-05-08 Alps Alpine Co., Ltd. Eingabeeinrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017258A (ja) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の製造方法
JP2019099910A (ja) * 2017-11-29 2019-06-24 キヤノントッキ株式会社 成膜装置、成膜方法、及び電子デバイス製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6393802B1 (ja) 2017-05-22 2018-09-19 キヤノントッキ株式会社 基板載置装置、基板載置方法、成膜装置、成膜方法、アライメント装置、アライメント方法、および、電子デバイスの製造方法
KR101954539B1 (ko) 2017-11-29 2019-03-05 캐논 톡키 가부시키가이샤 성막장치, 성막방법 및 이를 사용한 유기 el 표시장치의 제조방법
KR101933807B1 (ko) * 2017-11-29 2018-12-28 캐논 톡키 가부시키가이샤 성막장치 및 이를 사용한 유기 el 표시장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017258A (ja) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の製造方法
JP2019099910A (ja) * 2017-11-29 2019-06-24 キヤノントッキ株式会社 成膜装置、成膜方法、及び電子デバイス製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022003060T5 (de) 2021-06-14 2024-05-08 Alps Alpine Co., Ltd. Eingabeeinrichtung

Also Published As

Publication number Publication date
KR102501615B1 (ko) 2023-02-17
JP7078694B2 (ja) 2022-05-31
KR20210080048A (ko) 2021-06-30

Similar Documents

Publication Publication Date Title
JP7450372B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7190997B2 (ja) 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法
JP2021102812A (ja) 成膜装置、電子デバイスの製造装置、成膜方法、及び電子デバイスの製造方法
JP7078694B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
CN112680696A (zh) 成膜装置、电子器件的制造装置、成膜方法及电子器件的制造方法
KR102590797B1 (ko) 흡착 시스템, 흡착 방법, 및 이를 이용한 성막 장치, 성막 방법, 전자 디바이스의 제조 방법
JP2020070491A (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
JP7069280B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
KR20200014119A (ko) 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조방법
KR102421610B1 (ko) 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조방법
KR102430361B1 (ko) 흡착장치, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
KR102419064B1 (ko) 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
JP2021042467A (ja) 吸着装置、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
CN111128835A (zh) 吸附及对准方法、吸附系统、成膜方法及装置、电子器件的制造方法
CN113005397B (zh) 成膜装置、成膜方法及电子器件的制造方法
JP7078696B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
KR102481907B1 (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법
JP7024044B2 (ja) 成膜装置、これを用いた成膜方法及び電子デバイスの製造方法
KR20200014103A (ko) 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
CN113005398B (zh) 成膜装置、成膜方法及电子器件的制造方法
JP7246598B2 (ja) 吸着装置、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220519

R150 Certificate of patent or registration of utility model

Ref document number: 7078694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150