JP2021097532A - 多相dcdcコンバータの制御装置 - Google Patents
多相dcdcコンバータの制御装置 Download PDFInfo
- Publication number
- JP2021097532A JP2021097532A JP2019228362A JP2019228362A JP2021097532A JP 2021097532 A JP2021097532 A JP 2021097532A JP 2019228362 A JP2019228362 A JP 2019228362A JP 2019228362 A JP2019228362 A JP 2019228362A JP 2021097532 A JP2021097532 A JP 2021097532A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switch
- current
- dcdc converter
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】電源から多相DCDCコンバータへと供給される電流のリプルを低減できる多相DCDCコンバータの制御装置を提供する。【解決手段】各相の昇降圧チョッパ回路30A〜30Dの駆動相数をNとし、Nよりも小さい正の整数をMとし、スイッチング周期をNで除算した期間をシフト期間とする。制御部50は、多相DCDCコンバータ10の出力電圧が多相DCDCコンバータ10の入力電圧よりも低い場合、出力電圧を入力電圧で除算した値よりも小さいM/Nを降圧デューティとして算出し、駆動中の各相の昇降圧チョッパ回路30A〜30Dにおいて、第1A〜第1DスイッチQ1A〜Q1Dのオン駆動への切り替えタイミングをシフト期間ずつずらしつつ、算出した降圧デューティで定まる期間に亘って第1A〜第1DスイッチQ1A〜Q1Dをオン駆動する。【選択図】 図1
Description
本発明は、多相DCDCコンバータの制御装置に関する。
従来、例えば特許文献1に記載されているように、電源から入力される電圧を変圧して給電対象に出力する昇降圧DCDCコンバータが知られている。
昇降圧コンバータとしては、昇降圧回路が複数並列接続された多相DCDCコンバータもある。各相の昇降圧回路は、上アーム側に入力側スイッチを有する第1ハーフブリッジ回路と、下アーム側に出力側スイッチを有する第2ハーフブリッジ回路と、第1ハーフブリッジ回路及び第2ハーフブリッジ回路を接続するリアクトルとを備えている。
多相DCDCコンバータにおいて、入力側スイッチ及び出力側スイッチがオンオフ駆動されることにより、電源から入力される電圧を変圧して給電対象に出力することができる。ここで、降圧動作のための各相の入力側スイッチの駆動態様によっては、各相の昇降圧回路に流れる電流が不連続となり得る。この場合、電源から多相DCDCコンバータへと供給される電流のリプルが大きくなる懸念がある。
本発明は、電源から多相DCDCコンバータへと供給される電流のリプルを低減できる多相DCDCコンバータの制御装置を提供することを主たる目的とする。
本発明は、上アーム側に入力側スイッチを有する第1ハーフブリッジ回路と、下アーム側に出力側スイッチを有する第2ハーフブリッジ回路と、前記第1ハーフブリッジ回路及び前記第2ハーフブリッジ回路を接続するリアクトルと、を備える昇降圧回路が複数並列接続された多相DCDCコンバータに適用され、前記出力側スイッチをオンオフ駆動することにより、電源から入力される電圧を変圧して給電対象へと出力する多相DCDCコンバータの制御装置に関するものである。
ここで、本発明を具体化した第1の発明では、各相の前記昇降圧回路を構成する前記入力側スイッチのスイッチング周期が互いに同一の周期とされ、
各相の前記昇降圧回路のうち駆動中の昇降圧回路を構成する前記入力側スイッチの駆動状態の切り替えパターン数をNとし、Nよりも小さい正の整数をMとする場合、Nが2以上であって、かつ、前記多相DCDCコンバータの出力電圧が前記多相DCDCコンバータの入力電圧よりも低いとき、前記出力電圧を前記入力電圧で除算した値よりも小さいM/Nを降圧デューティとして算出する降圧デューティ算出部と、
前記スイッチング周期をNで除算した期間をシフト期間とする場合、Nが2以上であって、かつ、前記出力電圧が前記入力電圧よりも低いとき、駆動中の前記昇降圧回路を構成する前記入力側スイッチのうち前記切り替えパターンが異なる入力側スイッチそれぞれのオン駆動への切り替えタイミングを前記シフト期間ずつずらしつつ、算出された前記降圧デューティで定まる期間に亘って前記入力側スイッチをオン駆動する駆動制御部と、を備える。
各相の前記昇降圧回路のうち駆動中の昇降圧回路を構成する前記入力側スイッチの駆動状態の切り替えパターン数をNとし、Nよりも小さい正の整数をMとする場合、Nが2以上であって、かつ、前記多相DCDCコンバータの出力電圧が前記多相DCDCコンバータの入力電圧よりも低いとき、前記出力電圧を前記入力電圧で除算した値よりも小さいM/Nを降圧デューティとして算出する降圧デューティ算出部と、
前記スイッチング周期をNで除算した期間をシフト期間とする場合、Nが2以上であって、かつ、前記出力電圧が前記入力電圧よりも低いとき、駆動中の前記昇降圧回路を構成する前記入力側スイッチのうち前記切り替えパターンが異なる入力側スイッチそれぞれのオン駆動への切り替えタイミングを前記シフト期間ずつずらしつつ、算出された前記降圧デューティで定まる期間に亘って前記入力側スイッチをオン駆動する駆動制御部と、を備える。
第1の発明では、各相の昇降圧回路のうち駆動中の昇降圧回路を構成する入力側スイッチの駆動状態の切り替えパターン数がNとされ、Nよりも小さい正の整数がMとされている。Nが2以上であって、かつ、多相DCDCコンバータの出力電圧が多相DCDCコンバータの入力電圧よりも低い場合、出力電圧を入力電圧で除算した値よりも小さいM/Nが降圧デューティとして算出される。この降圧デューティが用いられ、また、各相の昇降圧回路を構成する入力側スイッチのスイッチング周期が互いに同一の周期とされる構成は、オン駆動される入力側スイッチの数を一定に保つことを狙った構成である。オン駆動される入力側スイッチの数を一定に保つことにより、電源から多相DCDCコンバータへと供給される電流のリプルを低減することができる。
第1の発明では、スイッチング周期をNで除算した期間をシフト期間とする場合、駆動制御部は、Nが2以上であって、かつ、出力電圧が入力電圧よりも低いとき、駆動中の昇降圧回路を構成する入力側スイッチのうち、駆動状態の切り替えパターンが異なる入力側スイッチそれぞれのオン駆動への切り替えタイミングをシフト期間ずつずらしつつ、算出された降圧デューティで定まる期間に亘って入力側スイッチをオン駆動する。これにより、電源から多相DCDCコンバータへと供給される電流のリプルを低減することができる。
また、本発明は、第2の発明のように具体化することもできる。第2の発明では、前記電源の出力電流及び前記電源の電圧から定まる前記電源の動作ラインであって、前記電源の出力電流が大きいほど前記電源の電圧が低くなる動作ラインのうち、前記電源の許容下限電圧との交点で定まる電流を前記電源の許容上限電流とする場合、前記電源の現在の出力電流と前記許容上限電流との差である許容リプル振幅を算出するリプル振幅算出部と、
算出された前記許容リプル振幅と、各相の前記昇降圧回路のうち駆動中の昇降圧回路の数とに基づいて、前記電源の電圧が前記許容下限電圧以上となる降圧デューティを算出する降圧デューティ算出部と、
駆動中の各相の前記昇降圧回路において、算出された前記降圧デューティで定まる期間に亘って前記入力側スイッチをオン駆動する駆動制御部と、を備える。
算出された前記許容リプル振幅と、各相の前記昇降圧回路のうち駆動中の昇降圧回路の数とに基づいて、前記電源の電圧が前記許容下限電圧以上となる降圧デューティを算出する降圧デューティ算出部と、
駆動中の各相の前記昇降圧回路において、算出された前記降圧デューティで定まる期間に亘って前記入力側スイッチをオン駆動する駆動制御部と、を備える。
第2の発明によれば、電源から多相DCDCコンバータへと供給される電流のリプルを低減することができる。また、電源の電圧をその許容下限電圧以上とすることができ、電源の信頼性の低下を抑制することもできる。
<第1実施形態>
以下、本発明に係る多相DCDCコンバータの制御装置を具体化した第1実施形態について、図面を参照しつつ説明する。本実施形態において、多相DCDCコンバータ及び制御装置は、電源システムを構成する。
以下、本発明に係る多相DCDCコンバータの制御装置を具体化した第1実施形態について、図面を参照しつつ説明する。本実施形態において、多相DCDCコンバータ及び制御装置は、電源システムを構成する。
図1に示すように、電源システムは、多相DCDCコンバータ10、電源11及び「給電対象」としての電気負荷12を備えている。多相DCDCコンバータ10は、電源11の出力電圧を変圧して電気負荷12に供給する。本実施形態において、電源11は燃料電池である。なお、給電対象は、電気負荷12に限らず、例えば蓄電池であってもよい。
多相DCDCコンバータ10は、第1〜第4昇降圧チョッパ回路30A〜30Dを備えている。第1昇降圧チョッパ回路30Aは、第1A〜第4AスイッチQ1A〜Q4Aと、第1リアクトル31Aとを備えている。本実施形態において、各スイッチQ1A〜Q4Aは、IGBTである。各スイッチQ1A〜Q4Aには、フリーホイールダイオードが逆並列に接続されている。
第1AスイッチQ1Aの低電位側端子であるエミッタには、第2AスイッチQ2Aの高電位側端子であるコレクタと、第1リアクトル31Aの第1端とが接続されている。第1リアクトル31Aの第2端には、第3AスイッチQ3Aのエミッタと、第4AスイッチQ4Aのコレクタとが接続されている。第4AスイッチQ4Aのエミッタには、第2AスイッチQ2Aのエミッタが接続されている。なお、第1昇降圧チョッパ回路30Aにおいて、第1AスイッチQ1A及び第2AスイッチQ2Aが「第1ハーフブリッジ回路」を構成し、第1AスイッチQ1Aが「入力側スイッチ」に相当する。また、第3AスイッチQ3A及び第4AスイッチQ4Aが「第2ハーフブリッジ回路」を構成し、第4AスイッチQ4Aが「出力側スイッチ」に相当する。
第2昇降圧チョッパ回路30Bは、第1B〜第4BスイッチQ1B〜Q4Bと、第2リアクトル31Bとを備えている。第3昇降圧チョッパ回路30Cは、第1C〜第4CスイッチQ1C〜Q4Cと、第3リアクトル31Cとを備えている。第4昇降圧チョッパ回路30Dは、第1D〜第4DスイッチQ1D〜Q4Dと、第4リアクトル31Dとを備えている。なお、第2〜第4昇降圧チョッパ回路30B〜30Dの構成は、第1昇降圧チョッパ回路30Aの構成と同様である。このため、第2〜第4昇降圧チョッパ回路30B〜30Dについては、その詳細な説明を省略する。
電源11の正極端子と第1AスイッチQ1Aのコレクタとは、第1高電位側経路21Hにより接続され、電源11の負極端子と第2AスイッチQ2Aのエミッタとは、第1低電位側経路21Lにより接続されている。第1高電位側経路21Hのうち第1高電位側接続点TH1には、第1BスイッチQ1B、第1CスイッチQ1C及び第1DスイッチQ1Dそれぞれのコレクタが接続されている。第1低電位側経路21Lのうち第1低電位側接続点TL1には、第2BスイッチQ2B、第2CスイッチQ2C及び第2DスイッチQ2Dそれぞれのエミッタが接続されている。
負荷12の正極端子と第3AスイッチQ3Aのコレクタとは、第2高電位側経路22Hにより接続され、負荷12の負極端子と第4AスイッチQ4Aのエミッタとは、第2低電位側経路22Lにより接続されている。第2高電位側経路22Hのうち第2高電位側接続点TH2には、第3BスイッチQ3B、第3CスイッチQ3C及び第3DスイッチQ3Dそれぞれのコレクタが接続されている。第2低電位側経路22Lのうち第2低電位側接続点TL2には、第4BスイッチQ4B、第4CスイッチQ4C及び第4DスイッチQ4Dそれぞれのエミッタが接続されている。
電源システムは、電源電流センサ40、入力電圧センサ41、出力電圧センサ42及び第1〜第4リアクトル電流センサ43A〜43Dを備えている。電源電流センサ40は、電源11の出力電流である電源電流を検出する。本実施形態では、電源電流センサ40は、第1高電位側経路21Hのうち第1高電位側接続点TH1よりも電源11側に流れる電流を検出する。
入力電圧センサ41は、第1高電位側経路21Hと第1低電位側経路21Lとの間の電位差(具体的には、電源11の出力電圧)を検出し、出力電圧センサ42は、第2高電位側経路22Hと第2低電位側経路22Lとの間の電位差(具体的には、電気負荷12への供給電圧)を検出する。第1〜第4リアクトル電流センサ43A〜43Dは、第1〜第4リアクトル31A〜31Dに流れる電流を検出する。各センサ40〜42,43A〜43Dの検出値は、制御部50に入力される。なお、制御部50が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
続いて、図2に、制御部50により実行される処理の手順を示す。この処理は、例えば所定の制御周期で繰り返し実行される。本実施形態において、全てのスイッチQ1A〜Q4A,Q1B〜Q4B,Q1C〜Q4C,Q1D〜Q4Dのスイッチング周期は、互いに同一のスイッチング周期Tswに設定されている。
ステップS10では、入力電圧センサ41により検出された入力電圧Vinr、出力電圧センサ42により検出された出力電圧Voutr、及び駆動相数Nを取得する。駆動相数Nは、第1〜第4昇降圧チョッパ回路30A〜30Dのうち駆動中の昇降圧チョッパ回路の数である。駆動相数Nは、例えば、電源11から出力すべき要求電力が大きい場合、要求電力が小さい場合よりも大きく設定される。なお、本実施形態において、Nが「駆動状態の切り替えパターン数」に相当する。
以下では、例えば、第1〜第4昇降圧チョッパ回路30A〜30Dが駆動中の場合、第1AスイッチQ1A、第1BスイッチQ1B、第1CスイッチQ1C及び第1DスイッチQ1Dをまとめて第1スイッチQ1と称し、第1,第2昇降圧チョッパ回路30A,30Bが駆動中の場合、第1AスイッチQ1A及び第1BスイッチQ1Bをまとめて第1スイッチQ1と称すこととする。その他のスイッチQ2A〜Q4A,Q2B〜Q4B,Q2C〜Q4C,Q2D〜Q4Dについても同様である。
ステップS11では、多相DCDCコンバータ10の目標出力電圧Vout*及び取得した入力電圧Vinrに基づいて、下式(eq1)を用いて昇圧デューティDuty1を算出する。
ステップS12において否定判定した場合には、ステップS13に進み、算出した昇圧デューティDuty1に基づいて、第4スイッチQ4と第3スイッチQ3とを交互にオン駆動する。昇圧デューティDuty1は、スイッチング周期Tswに対する第4スイッチQ4のオン期間Tonの比率(=Ton/Tsw)を定める値である。また、ステップS13では、第1スイッチQ1をオン駆動に維持し、第2スイッチQ2をオフ駆動に維持する。
一方、ステップS12において肯定判定した場合には、ステップS14に進み、駆動相数Nが2以上であることを前提として、駆動相数Nよりも小さい正の整数をMとする場合、取得した出力電圧Voutrを取得した入力電圧Vinrで除算した値「Voutr/Vinr」よりも小さいM/Nを降圧デューティDuty2として算出する。詳しくは、下式(eq2)に示すように、現在のNに対して最も大きいMを選択して降圧デューティDuty2を算出する。
ステップS15では、算出した降圧デューティDuty2と、目標出力電圧Vout*と、取得した入力電圧Vinrとに基づいて、下式(eq3)を用いて指令デューティDuty*を算出する。
また、降圧デューティDuty2は、図3(b)〜(d)に示すように、第1B〜第1DスイッチQ1B〜Q1Dのスイッチング周期Tswに対するオン期間Tonの比率を定める値でもある。スイッチング周期Tswを取得した駆動相数Nで除算した期間をシフト期間「Tsw/N」とする。図3に示す例では、駆動相数Nが4であるため、シフト期間はTsw/4である。
図3に示すように、第1AスイッチQ1Aのオン駆動への切り替えタイミングと第1BスイッチQ1Bのオン駆動への切り替えタイミングとはシフト期間だけずらされている。
また、第1BスイッチQ1Bのオン駆動への切り替えタイミングと第1CスイッチQ1Cのオン駆動への切り替えタイミングとはシフト期間だけずらされ、第1CスイッチQ1Cのオン駆動への切り替えタイミングと第1DスイッチQ1Dのオン駆動への切り替えタイミングとはシフト期間だけずらされている。
また、第1BスイッチQ1Bのオン駆動への切り替えタイミングと第1CスイッチQ1Cのオン駆動への切り替えタイミングとはシフト期間だけずらされ、第1CスイッチQ1Cのオン駆動への切り替えタイミングと第1DスイッチQ1Dのオン駆動への切り替えタイミングとはシフト期間だけずらされている。
また、ステップS16では、算出した指令デューティDuty*に基づいて、第4AスイッチQ4Aと第3AスイッチQ3Aとを交互にオン駆動し、第4BスイッチQ4Bと第3BスイッチQ3Bとを交互にオン駆動し、第4CスイッチQ4Cと第3CスイッチQ3Cとを交互にオン駆動し、第4DスイッチQ4Dと第3DスイッチQ3Dとを交互にオン駆動する。指令デューティDuty*は、第4A〜第4DスイッチQ4A〜Q4Dのスイッチング周期Tswに対するオン期間Tonの比率を定める値である。
なお、第1AスイッチQ1Aのオン駆動への切り替えタイミングと第4AスイッチQ4Aのオン駆動への切り替えタイミングとは、同期されていてもよいし、所定の位相差だけずらされていてもよく、第1BスイッチQ1Bのオン駆動への切り替えタイミングと第4BスイッチQ4Bのオン駆動への切り替えタイミングとは、同期されていてもよいし、上記所定の位相差だけずらされていてもよい。また、第1CスイッチQ1Cのオン駆動への切り替えタイミングと第4CスイッチQ4Cのオン駆動への切り替えタイミングとは、同期されていてもよいし、上記所定の位相差だけずらされていてもよく、第1DスイッチQ1Dのオン駆動への切り替えタイミングと第4DスイッチQ4Dのオン駆動への切り替えタイミングとは、同期されていてもよいし、上記所定の位相差だけずらされていてもよい。
本実施形態によれば、オン駆動されている第1スイッチQ1の数を一定にすることができる。図3に示す例では、オン駆動されている第1スイッチQ1の数が3にされている。これにより、オン駆動されている第1スイッチQ1の数の変動を抑制でき、図5に示すように、この変動に起因して電源11から多相DCDCコンバータ10へと供給される電流のリプルを低減することができる。
一方、図4に、比較例に係る第1スイッチQ1の駆動態様を示す。図4に示す例では、オン駆動されている第1スイッチQ1の数が3になったり4になったりする。この場合、図6に示すように、電流のリプルが顕著に増加してしまう。なお、図5及び図6には、縦軸1メモリのスケールの対応関係を示すΔAと、横軸1メモリのスケールの対応関係を示すΔTとが示されている。
以上説明した本実施形態によれば、比較例と比べて、図7に示すように、電源11から多相DCDCコンバータ10へと供給される電流のリプルの実効値を低減することができる。これにより、電源11である燃料電池の劣化を抑制することができる。
上式(eq2)に示すように、現在のNに対して最も大きいMを選択して降圧デューティDuty2が算出される。このため、第1ハーフブリッジ回路における降圧比を極力大きくすることができ、多相DCDCコンバータ10で発生する損失を低減することができる。
<第2実施形態>
以下、第2実施形態について、第1実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、先の図2のステップS16で用いられる降圧デューティDuty2の補正値が算出される。これは、スイッチがオン駆動され始めてからオン状態に切り替えられるまでの時間差や、スイッチがオフ駆動され始めてからオフ状態に切り替えられるまでの時間差が、スイッチの個体差等に起因してばらつくことに鑑みた処理である。ここで、オン駆動され始めるとは、例えば、スイッチのゲートに充電電流が供給され始めることであり、オン状態に切り替えられるとは、例えば、スイッチのゲート電圧が上昇して閾値電圧に到達することである。閾値電圧は、スイッチの駆動状態がオン状態及びオフ状態のうち一方から他方へと切り替わるゲート電圧である。また、オフ駆動され始めるとは、例えば、スイッチのゲートから放電電流が放出され始めることであり、オフ状態に切り替えられるとは、例えば、スイッチのゲート電圧が低下して閾値電圧を下回ることである。
以下、第2実施形態について、第1実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、先の図2のステップS16で用いられる降圧デューティDuty2の補正値が算出される。これは、スイッチがオン駆動され始めてからオン状態に切り替えられるまでの時間差や、スイッチがオフ駆動され始めてからオフ状態に切り替えられるまでの時間差が、スイッチの個体差等に起因してばらつくことに鑑みた処理である。ここで、オン駆動され始めるとは、例えば、スイッチのゲートに充電電流が供給され始めることであり、オン状態に切り替えられるとは、例えば、スイッチのゲート電圧が上昇して閾値電圧に到達することである。閾値電圧は、スイッチの駆動状態がオン状態及びオフ状態のうち一方から他方へと切り替わるゲート電圧である。また、オフ駆動され始めるとは、例えば、スイッチのゲートから放電電流が放出され始めることであり、オフ状態に切り替えられるとは、例えば、スイッチのゲート電圧が低下して閾値電圧を下回ることである。
補正値の算出処理は、例えば、電源システムの起動時又は電源システムの製造工程において実施される。この算出処理において、制御部50は、まず、多相DCDCコンバータ10を構成するチョッパ回路の数「4」の逆数「1/4」を初期デューティDutysとして算出する。そして、図8に示すように、制御部50は、第1A〜第1DスイッチQ1A〜Q1Dのオン駆動タイミングを、スイッチング周期Tswをチョッパ回路の数で除算した値「Tsw/4」ずつずらすとともに、第1A〜第1DスイッチQ1A〜Q1Dのオン駆動期間を「Tsw/4」とする。また、制御部50は、各チョッパ回路30A〜30Dを構成するスイッチのうち、第1A〜第1DスイッチQ1A〜Q1D以外のスイッチをオフ駆動に維持する。
補正値の算出処理では、第1〜第4期間TA〜TDが定められている。第1期間TAは、第1AスイッチQ1Aのオン駆動期間の中間タイミング(具体的には中央タイミング)から、第1BスイッチQ1Bのオン駆動期間の中間タイミング(具体的には中央タイミング)までの期間である。第2期間TBは、第1BスイッチQ1Bのオン駆動期間の中間タイミングから、第1CスイッチQ1Cのオン駆動期間の中間タイミング(具体的には中央タイミング)までの期間である。第3期間TCは、第1CスイッチQ1Cのオン駆動期間の中間タイミングから、第1DスイッチQ1Dのオン駆動期間の中間タイミング(具体的には中央タイミング)までの期間である。第4期間TDは、第1DスイッチQ1Dのオン駆動期間の中間タイミングから、第1AスイッチQ1Aのオン駆動期間の中間タイミング(具体的には中央タイミング)までの期間である。
図9に、第1期間TAにおける補正値算出処理の手順を示す。この処理は、制御部50により、例えば所定の制御周期毎に繰り返し実行される。
ステップS20では、第1デューティDAを初期デューティDutysと同じ値に設定する。続くステップS21では、現在の制御周期が第1期間TAに含まれるか否かを判定する。
ステップS21において第1期間TAに含まれると判定した場合には、ステップS22に進み、電源電流センサ40により検出された電源電流Iinrを取得する。そして、取得した電源電流Iinrが、第1リアクトル31Aに流れる電流に相当する判定電流ILよりも大きいか否かを判定する。判定電流ILは、例えば、第1期間TAの前半に検出された電源電流Iinr、又は第1期間TAの前半に第1リアクトル電流センサ43Aにより検出された第1リアクトル電流IAとすればよい。
ステップS22において大きいと判定した場合には、ステップS23に進み、現在の第1デューティDAから規定値ΔD(>0)を減算することにより、第1デューティDA(=DA−ΔD)を更新する。
一方、ステップS22において否定判定した場合には、ステップS24に進み、電源電流Iinrが判定電流ILよりも小さいか否かを判定する。ステップS24において小さいと判定した場合には、ステップS25に進み、現在の第1デューティDAに規定値ΔDを加算することにより、第1デューティDA(=DA+ΔD)を更新する。
ステップS23,S25の処理の完了後、又はステップS21において否定判定した場合には、ステップS26に進み、第1デューティDAの更新処理を完了するか否かを判定する。例えば、ステップS21において複数回肯定判定した場合に、ステップS26で肯定判定すればよい。なお、複数回肯定判定する構成に限らず、例えば、ステップS21において1回肯定判定した場合にステップS26で肯定判定してもよい。
ステップS26において否定判定した場合には、ステップS21に戻る。一方、ステップS26において肯定判定した場合には、ステップS27に進み、現在の第1デューティDAから初期デューティDutysを減算することにより、第1補正値ΔCAを算出する。ここでは、ステップS26において肯定判定した時点で第1デューティDAが初期デューティDutysよりも小さい場合、第1補正値ΔCAが負の値となる。この場合、その後、図2のステップS14で算出した降圧デューティDuty2に第1補正値ΔCAを加算した値、つまり降圧デューティDuty2を減算補正した値を、ステップS16において第1AスイッチQ1A及び第2AスイッチQ2Aについて用いる降圧デューティDuty2とする。
つまり、第1補正値ΔCAが負の値となる状況は、電源電流Iinrが第1リアクトル31Aに流れる電流よりも大きくなる状況であり、この状況は、第1AスイッチQ1A及び第1BスイッチQ1Bの双方がオン状態になる期間が発生する状況である。この場合、上述した減算補正が実施されることにより、第1AスイッチQ1Aのオン駆動期間の終了タイミングが早められ、第1AスイッチQ1Aのオフ駆動への切り替えタイミングと、第1BスイッチQ1Bのオン駆動への切り替えタイミングとの時間差が短縮される。その結果、図2のステップS16の処理が行われる場合において、第1AスイッチQ1A及び第1BスイッチQ1Bの双方がオン状態になる期間を短縮又はこの期間を無くすことができ、電源11から多相DCDCコンバータ10へと供給される電流のリプルを低減できる。
一方、ステップS26において肯定判定した時点で第1デューティDAが初期デューティDutysよりも大きい場合、第1補正値ΔCAが正の値となる。この場合、その後、ステップS14で算出した降圧デューティDuty2に第1補正値ΔCAを加算した値、つまり降圧デューティDuty2を加算補正した値をステップS16で用いる降圧デューティDuty2とする。
つまり、第1補正値ΔCAが正の値となる状況は、電源電流Iinrが第1リアクトル31Aに流れる電流よりも小さくなる状況であり、この状況は、第1AスイッチQ1Aのオフ状態への切り替えタイミングに対して、第1BスイッチQ1Bのオン状態への切り替えタイミングが遅延する状況である。この場合、上述した加算補正が実施されることにより、第1AスイッチQ1Aのオン駆動期間の終了タイミングが遅延され、第1AスイッチQ1Aのオフ駆動への切り替えタイミングと、第1BスイッチQ1Bのオン駆動への切り替えタイミングとの時間差が短縮される。その結果、図2のステップS16の処理が行われる場合において、第1AスイッチQ1Aのオフ状態への切り替えタイミングと第1BスイッチQ1Bのオン状態への切り替えタイミングとの時間差を短縮又はこの時間差を無くすことができる。
なお、第1補正値ΔCAは、制御部50が備える記憶部としてのメモリに格納され、格納された第1補正値ΔCAがステップS16の処理で用いられればよい。ここで、メモリは、例えば、ROM以外の非遷移的実体的記録媒体(例えば、ROM以外の不揮発性メモリ)である。
第2〜第4期間TB〜TDにおいても、第1期間TAと同様な手法により、第2〜第4補正値ΔCB〜ΔCDが算出される。
図10に、第2期間TBにおける補正値算出処理の手順を示す。この処理は、制御部50により、例えば所定の制御周期毎に繰り返し実行される。
ステップS30では、第2デューティDBを初期デューティDutysと同じ値に設定する。
続くステップS31では、現在の制御周期が第2期間TBに含まれるか否かを判定する。
ステップS31において第2期間TBに含まれると判定した場合には、ステップS32に進み、取得した電源電流Iinrが、第2リアクトル31Bに流れる電流に相当する判定電流ILよりも大きいか否かを判定する。判定電流ILは、例えば、第2期間TBの前半に検出された電源電流Iinr、又は第2期間TBの前半に第2リアクトル電流センサ43Bにより検出された第2リアクトル電流IBとすればよい。
ステップS32において大きいと判定した場合には、ステップS33に進み、現在の第2デューティDBから規定値ΔDを減算することにより、第2デューティDB(=DB−ΔD)を更新する。一方、ステップS32において否定判定した場合には、ステップS34に進み、電源電流Iinrが判定電流ILよりも小さいか否かを判定する。ステップS34において小さいと判定した場合には、ステップS35に進み、現在の第2デューティDBに規定値ΔDを加算することにより、第2デューティDB(=DB+ΔD)を更新する。
ステップS33,S35の処理の完了後、又はステップS31において否定判定した場合には、ステップS36に進み、第2デューティDBの更新処理を完了するか否かを判定する。例えば、ステップS31において複数回肯定判定した場合、ステップS36で肯定判定すればよい。
ステップS36において肯定判定した場合には、ステップS37に進み、現在の第2デューティDBから初期デューティDutysを減算することにより、第2補正値ΔCBを算出する。その後、図2のステップS14で算出した降圧デューティDuty2に第2補正値ΔCBを加算した値を、ステップS16において第1BスイッチQ1B及び第2BスイッチQ2Bについて用いる降圧デューティDuty2とする。
図11に、第3期間TCにおける補正値算出処理の手順を示す。この処理は、制御部50により、例えば所定の制御周期毎に繰り返し実行される。
ステップS40では、第3デューティDCを初期デューティDutysと同じ値に設定する。
続くステップS41では、現在の制御周期が第3期間TCに含まれるか否かを判定する。ステップS41において第3期間TCに含まれると判定した場合には、ステップS42に進み、取得した電源電流Iinrが、第3リアクトル31Cに流れる電流に相当する判定電流ILよりも大きいか否かを判定する。判定電流ILは、例えば、第3期間TCの前半に検出された電源電流Iinr、又は第3期間TCの前半に第3リアクトル電流センサ43Cにより検出された第3リアクトル電流ICとすればよい。
ステップS42において大きいと判定した場合には、ステップS43に進み、現在の第3デューティDCから規定値ΔDを減算することにより、第3デューティDC(=DC−ΔD)を更新する。一方、ステップS42において否定判定した場合には、ステップS44に進み、電源電流Iinrが判定電流ILよりも小さいか否かを判定する。ステップS44において小さいと判定した場合には、ステップS45に進み、現在の第3デューティDCに規定値ΔDを加算することにより、第3デューティDC(=DC+ΔD)を更新する。
ステップS43,S45の処理の完了後、又はステップS41において否定判定した場合には、ステップS46に進み、第3デューティDCの更新処理を完了するか否かを判定する。ステップS46において肯定判定した場合には、ステップS47に進み、現在の第3デューティDCから初期デューティDutysを減算することにより、第3補正値ΔCCを算出する。その後、図2のステップS14で算出した降圧デューティDuty2に第3補正値ΔCCを加算した値を、ステップS16において第1CスイッチQ1C及び第2CスイッチQ2Cについて用いる降圧デューティDuty2とする。
図12に、第4期間TDにおける補正値算出処理の手順を示す。この処理は、制御部50により、例えば所定の制御周期毎に繰り返し実行される。
ステップS50では、第4デューティDDを初期デューティDutysと同じ値に設定する。
続くステップS51では、現在の制御周期が第4期間TDに含まれるか否かを判定する。ステップS51において第4期間TDに含まれると判定した場合には、ステップS52に進み、取得した電源電流Iinrが、第4リアクトル31Dに流れる電流に相当する判定電流ILよりも大きいか否かを判定する。判定電流ILは、例えば、第4期間TDの前半に検出された電源電流Iinr、又は第4期間TDの前半に第4リアクトル電流センサ43Dにより検出された第4リアクトル電流IDとすればよい。
ステップS52において大きいと判定した場合には、ステップS53に進み、現在の第4デューティDDから規定値ΔDを減算することにより、第4デューティDD(=DD−ΔD)を更新する。一方、ステップS52において否定判定した場合には、ステップS54に進み、電源電流Iinrが判定電流ILよりも小さいか否かを判定する。ステップS54において小さいと判定した場合には、ステップS55に進み、現在の第4デューティDDに規定値ΔDを加算することにより、第4デューティDD(=DD+ΔD)を更新する。
ステップS53,S55の処理の完了後、又はステップS51において否定判定した場合には、ステップS56に進み、第4デューティDDの更新処理を完了するか否かを判定する。ステップS56において肯定判定した場合には、ステップS57に進み、現在の第4デューティDDから初期デューティDutysを減算することにより、第4補正値ΔCDを算出する。その後、図2のステップS14で算出した降圧デューティDuty2に第4補正値ΔCDを加算した値を、ステップS16において第1DスイッチQ1D及び第2DスイッチQ2Dについて用いる降圧デューティDuty2とする。
以上説明した本実施形態によれば、オン駆動される第1スイッチQ1の数をより好適に一定に保つことができ、電源11から多相DCDCコンバータ10へと供給される電流のリプルを好適に低減することができる。
<第2実施形態の変形例>
・4相分の補正値が算出される構成に代えて、2相分又は3相分の補正値が算出される構成であってもよい。
・4相分の補正値が算出される構成に代えて、2相分又は3相分の補正値が算出される構成であってもよい。
・オフ駆動への切り替えタイミングを補正することにより時間差を短縮補正する構成に代えて、オン駆動への切り替えタイミングを補正することにより時間差を短縮補正する構成であってもよい。この場合、第1補正値ΔCAを例にして説明すると、第1補正値ΔCAが負の値になる場合、第1AスイッチQ1Aのオン駆動への切り替えタイミングを第1補正値ΔCAにより定まる期間だけ遅延させればよい。一方、第1補正値ΔCAが正の値になる場合、第1AスイッチQ1Aのオン駆動への切り替えタイミングを第1補正値ΔCAにより定まる期間だけ早めればよい。
<第3実施形態>
以下、第3実施形態について、第1実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図13に示すように、制御部50により実行される処理が一部変更されている。図13において、先の図2に示した処理と同一の処理については、便宜上、同一の符号を付している。
以下、第3実施形態について、第1実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図13に示すように、制御部50により実行される処理が一部変更されている。図13において、先の図2に示した処理と同一の処理については、便宜上、同一の符号を付している。
ステップS10aでは、入力電圧Vinrと、出力電圧Voutrとを取得する。本実施形態では、この時点で駆動相数Nを決定していない。
ステップS12において肯定判定した場合には、ステップS14aに進む。ステップS14aでは、上式(eq2)を用いて降圧デューティDuty2を算出する。ただし、ステップS14aでは、駆動相数Nよりも小さい正の整数をMは固定値とされているため、降圧デューティDuty2を最も大きくできる駆動相数Nを選択する。例えば、M=2とされている場合、N=3を選択して降圧デューティDuty2を算出する。この算出方法は、N=3の場合における降圧デューティDuty2の値「2/3」が、N=4の場合における降圧デューティDuty2の値「2/4」よりも大きく、多相DCDCコンバータ10で発生する損失を低減できるために採用される。
<第4実施形態>
以下、第4実施形態について、第1実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、制御部50により実行される処理が変更されている。図14に、この処理の手順を示す。この処理は、例えば所定の制御周期で繰り返し実行される。なお、本実施形態においても、全てのスイッチQ1A〜Q4A,Q1B〜Q4B,Q1C〜Q4C,Q1D〜Q4Dのスイッチング周期は、互いに同一のスイッチング周期Tswに設定されている。
以下、第4実施形態について、第1実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、制御部50により実行される処理が変更されている。図14に、この処理の手順を示す。この処理は、例えば所定の制御周期で繰り返し実行される。なお、本実施形態においても、全てのスイッチQ1A〜Q4A,Q1B〜Q4B,Q1C〜Q4C,Q1D〜Q4Dのスイッチング周期は、互いに同一のスイッチング周期Tswに設定されている。
ステップS60では、入力電圧Vinr、出力電圧Voutr、電源電流Iinr及び駆動相数Nを取得する。駆動相数Nは、上述したように、例えば、電源11から出力すべき要求電力が大きい場合、要求電力が小さい場合よりも大きく設定される。
続くステップS61では、取得した電源電流Iinrと、電源11の許容上限電流Ilimitとの差である許容リプル振幅Ampを算出する。ここで、許容上限電流Ilimitは、図15に示す動作ラインLLのうち、電源11の許容下限電圧Vminとの交点で定まる電流のことである。電源11の電圧が許容下限電圧Vmin未満になると、電源11の劣化が発生し、電源11の信頼性が低下する。また、動作ラインLLは、電源11の出力電流及び電源11の電圧から定まるラインであり、電源11の出力電流が大きいほど電源11の電圧が低くなる。許容リプル振幅Ampは、例えば、許容リプル振幅Ampと電源電流Iinrとが関係づけられたマップ情報又は数式情報を用いて算出されればよい。なお、ステップS61の処理が「リプル振幅算出部」に相当する。
ステップS62では、算出した許容リプル振幅Ampと、取得した駆動相数Nとに基づいて、電源11の電圧が許容下限電圧Vmin以上となる降圧デューティDuty2を算出する。具体的には、電源11の電圧が許容下限電圧Vmin以上となる降圧デューティDuty2の範囲の最大値を算出する。ここで、この最大値は、例えば、許容リプル振幅Amp、駆動相数N及び上記最大値が関係づけられたマップ情報又は数式情報を用いて算出されればよい。なお、ステップS61の処理が「降圧デューティ算出部」に相当する。
続くステップS15では、ステップS62で算出した降圧デューティDuty2と、目標出力電圧Vout*と、取得した入力電圧Vinrとに基づいて、上式(eq3)を用いて指令デューティDuty*を算出する。
続くステップS63では、ステップS62で算出した降圧デューティDuty2に基づいて、第1スイッチQ1と第2スイッチQ2とを交互にオン駆動する。降圧デューティDuty2は、第1スイッチQ1のスイッチング周期Tswに対するオン期間Tonの比率を定める値である(先の図3参照)。なお、本実施形態では、第1A〜第1DスイッチQ1A〜Q1Dのオン駆動への切り替えタイミングが、互いにずらされていてもよいし、同期されていてもよい。ここで、切り替えタイミングが互いにずらされる場合、例えば、第1A〜第1DスイッチQ1A〜Q1Dのオン駆動への切り替えタイミングが上記シフト期間ずつずらされていてもよい。
ちなみに、ステップS62で用いられるマップ情報又は数式情報は、例えば、第1A〜第1DスイッチQ1A〜Q1Dのオン駆動への切り替えタイミングが、互いにずらされている制御方法であるか、又は同期されている制御方法であるかに応じて作成されることとなる。
また、ステップS16では、ステップS15で算出した指令デューティDuty*に基づいて、図2のステップS16と同様に、第4AスイッチQ4Aと第3AスイッチQ3Aとを交互にオン駆動し、第4BスイッチQ4Bと第3BスイッチQ3Bとを交互にオン駆動し、第4CスイッチQ4Cと第3CスイッチQ3Cとを交互にオン駆動し、第4DスイッチQ4Dと第3DスイッチQ3Dとを交互にオン駆動する。
以上説明した本実施形態によれば、電流リプルによって電源11の電圧が変動した場合であっても、電源11の電圧が許容下限電圧Vminを下回らないようにすることができる。これにより、電源11の劣化の発生を抑制することができる。
特に本実施形態では、電源11の電圧が許容下限電圧Vmin以上となる降圧デューティDuty2の範囲の最大値が用いられる。このため、第1ハーフブリッジ回路における降圧比を極力大きくすることができ、多相DCDCコンバータ10で発生する損失を低減することができる。
<その他の実施形態>
なお、上記各実施形態は、以下のように変更して実施してもよい。
なお、上記各実施形態は、以下のように変更して実施してもよい。
・図14のステップS62において、電源11の電圧が許容下限電圧Vmin以上となる降圧デューティDuty2の範囲のうち、最大値未満の値をステップS63で用いる降圧デューティDuty2として算出してもよい。
・図2のステップS11や図2,図14のステップS15において、目標出力電圧Vout*に代えて、出力電圧Voutrが用いられてもよい。
・図2のステップS14において、現在のNよりも2以上小さいMを選択して降圧デューティDuty2を算出してもよい。この場合、例えば、N=4の場合にM=2を選択し、降圧デューティDuty2を1/2として算出してもよい。
・第1〜第3実施形態では、図3に示したように、第1AスイッチQ1A、第1BスイッチQ1B、第1CスイッチQ1C及び第1DスイッチQ1Dそれぞれのオン駆動への切り替えタイミングがシフト期間ずつずらされていた。この構成に代えて、例えば図16に示すように、第1AスイッチQ1A及び第1BスイッチQ1Bの駆動状態の切り替えパターンが同じであり、第1CスイッチQ1C及び第1DスイッチQ1Dの駆動状態の切り替えパターンが同じである構成であってもよい。つまり、第1AスイッチQ1A及び第1BスイッチQ1Bの組に対して、第1CスイッチQ1C及び第1DスイッチQ1Dの組の駆動状態の切り替えパターンが異なっていてもよい。
この場合において、第1実施形態を例に説明すると、各昇降圧チョッパ回路30A〜30Dが駆動中のとき、図2の処理において、駆動相数Nに代えて、駆動状態の切り替えパターンの数である2が用いられればよい。ここでは、ステップS14において、降圧デューティDuty2が1/2として算出される。その結果、第1AスイッチQ1A及び第1BスイッチQ1Bの組と、第1CスイッチQ1C及び第1DスイッチQ1Dの組とのそれぞれのオン駆動への切り替えタイミングが、シフト期間であるTsw/2ずつずらされる。
ちなみに、例えば、第1AスイッチQ1A及び第1BスイッチQ1Bの駆動状態の切り替えパターンが第1パターンで同じであり、第1CスイッチQ1Cの駆動状態の切り替えパターンが第1パターンとは異なる第2パターンであり、第1DスイッチQ1Dの駆動状態の切り替えパターンが第1,第2パターンとは異なる第3パターンであってもよい。この場合、図2の処理において、駆動相数Nに代えて、駆動状態の切り替えパターンの数である3が用いられ、降圧デューティDuty2が1/3として算出され、シフト期間がTsw/3として算出される。
・昇降圧チョッパ回路を構成するスイッチとしては、IGBTに限らず、例えばNチャネルMOSFETであってもよい。
・第1ハーフブリッジ回路の下アーム側及び第2ハーフブリッジ回路の上アーム側がダイオードであってもよい。この場合、スイッチによる同期整流に代えて、ダイオードによる整流が実施される。
・電源としては、燃料電池に限らず、例えば2次電池であってもよい。
・本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。
10…多相DCDCコンバータ、11…電源、12…電気負荷、30A〜30D…昇降圧チョッパ回路、50…制御部。
Claims (8)
- 上アーム側に入力側スイッチ(Q1A〜Q1D)を有する第1ハーフブリッジ回路と、
下アーム側に出力側スイッチ(Q4A〜Q4D)を有する第2ハーフブリッジ回路と、
前記第1ハーフブリッジ回路及び前記第2ハーフブリッジ回路を接続するリアクトル(31A〜31D)と、を備える昇降圧回路(30A〜30D)が複数並列接続された多相DCDCコンバータ(10)に適用され、前記出力側スイッチをオンオフ駆動することにより、電源(11)から入力される電圧を変圧して給電対象(12)へと出力する多相DCDCコンバータの制御装置において、
各相の前記昇降圧回路を構成する前記入力側スイッチのスイッチング周期が互いに同一の周期(Tsw)とされ、
各相の前記昇降圧回路のうち駆動中の昇降圧回路を構成する前記入力側スイッチの駆動状態の切り替えパターン数をNとし、Nよりも小さい正の整数をMとする場合、Nが2以上であって、かつ、前記多相DCDCコンバータの出力電圧が前記多相DCDCコンバータの入力電圧よりも低いとき、前記出力電圧を前記入力電圧で除算した値よりも小さいM/Nを降圧デューティ(Duty2)として算出する降圧デューティ算出部と、
前記スイッチング周期をNで除算した期間をシフト期間とする場合、Nが2以上であって、かつ、前記出力電圧が前記入力電圧よりも低いとき、駆動中の前記昇降圧回路を構成する前記入力側スイッチのうち前記切り替えパターンが異なる入力側スイッチそれぞれのオン駆動への切り替えタイミングを前記シフト期間ずつずらしつつ、算出された前記降圧デューティで定まる期間に亘って前記入力側スイッチをオン駆動する駆動制御部と、を備える多相DCDCコンバータの制御装置。 - 前記降圧デューティ算出部は、現在のNに対して最も大きいMを選択して前記降圧デューティを算出する請求項1に記載の多相DCDCコンバータの制御装置。
- 前記降圧デューティ算出部は、現在のMに対応する前記降圧デューティを最も大きくできるNを選択して前記降圧デューティを算出し、
前記制御部は、選択したN相分の前記昇降圧回路を駆動する請求項1に記載の多相DCDCコンバータの制御装置。 - 前記電源の出力電流を検出する電源電流センサ(40)の検出値を取得する電源電流取得部と、
前記電源電流取得部により取得された前記電源電流センサの検出値と、前記リアクトルに流れる電流との比較に基づいて、オン駆動への切り替えタイミングが時間的に隣り合う前記各入力側スイッチのうち、最初にオン駆動に切り替えられる入力側スイッチのオフ駆動への切り替えタイミングと、他方の入力側スイッチのオン駆動への切り替えタイミングとの時間差を短縮補正する補正部と、を備える請求項1〜3のいずれか1項に記載の多相DCDCコンバータの制御装置。 - 前記制御部は、前記出力電圧が前記入力電圧よりも高い場合、前記入力側スイッチをオン駆動に維持する請求項1〜4のいずれか1項に記載の多相DCDCコンバータの制御装置。
- 上アーム側に入力側スイッチ(Q1A〜Q1D)を有する第1ハーフブリッジ回路と、
下アーム側に出力側スイッチ(Q4A〜Q4D)を有する第2ハーフブリッジ回路と、
前記第1ハーフブリッジ回路及び前記第2ハーフブリッジ回路を接続するリアクトル(31A〜31D)と、を備える昇降圧回路(30A〜30D)が複数並列接続された多相DCDCコンバータ(10)に適用され、前記出力側スイッチをオンオフ駆動することにより、電源(11)から入力される電圧を変圧して給電対象(12)へと出力する多相DCDCコンバータの制御装置において、
前記電源の出力電流及び前記電源の電圧から定まる前記電源の動作ライン(LL)であって、前記電源の出力電流が大きいほど前記電源の電圧が低くなる動作ラインのうち、前記電源の許容下限電圧(Vmin)との交点で定まる電流を前記電源の許容上限電流(Ilimit)とする場合、前記電源の現在の出力電流と前記許容上限電流との差である許容リプル振幅(Amp)を算出するリプル振幅算出部と、
算出された前記許容リプル振幅と、各相の前記昇降圧回路のうち駆動中の昇降圧回路の数とに基づいて、前記電源の電圧が前記許容下限電圧以上となる降圧デューティを算出する降圧デューティ算出部と、
駆動中の各相の前記昇降圧回路において、算出された前記降圧デューティで定まる期間に亘って前記入力側スイッチをオン駆動する駆動制御部と、を備える多相DCDCコンバータの制御装置。 - 前記降圧デューティ算出部は、前記電源の電圧が前記許容下限電圧以上となる前記降圧デューティの範囲のうち、最大となる降圧デューティを前記制御部で用いる降圧デューティとして算出する請求項6に記載の多相DCDCコンバータの制御装置。
- 前記電源は、燃料電池である請求項1〜7のいずれか1項に記載の多相DCDCコンバータの制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019228362A JP2021097532A (ja) | 2019-12-18 | 2019-12-18 | 多相dcdcコンバータの制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019228362A JP2021097532A (ja) | 2019-12-18 | 2019-12-18 | 多相dcdcコンバータの制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021097532A true JP2021097532A (ja) | 2021-06-24 |
Family
ID=76431815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019228362A Pending JP2021097532A (ja) | 2019-12-18 | 2019-12-18 | 多相dcdcコンバータの制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021097532A (ja) |
-
2019
- 2019-12-18 JP JP2019228362A patent/JP2021097532A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6207775B2 (ja) | Dc/dcコンバータ | |
JP5832162B2 (ja) | 電源システム | |
JP6207774B2 (ja) | Dc/dcコンバータ | |
JP5112111B2 (ja) | 直流電源装置、およびこの直流電源装置を用いた系統連系インバータシステム | |
JP6225942B2 (ja) | 電力変換システム | |
EP2501027B1 (en) | Switching power supply circuit | |
KR102518248B1 (ko) | 차량 탑재형 충전 시스템 | |
JP5235526B2 (ja) | チョッパ型dc−dcコンバータ | |
CN109314466B (zh) | 并联电源装置 | |
JP6772980B2 (ja) | 車載用の信号発生回路及び車載用電源装置 | |
JP6671017B2 (ja) | 電力変換システム及び電力変換装置 | |
JP2006311776A (ja) | 多相電圧変換装置および車両 | |
US20140152276A1 (en) | Dc/dc voltage converter and voltage conversion control method therefor | |
US20100002477A1 (en) | Multi-phase voltage converting device, vehicle and control method of multi-phase voltage converting device | |
JP6185860B2 (ja) | 双方向コンバータ | |
US8519685B2 (en) | Device for controlling a power supply with DC DC splitting of the type including N interlaced paths | |
JP6107783B2 (ja) | 電力変換システム | |
JP2017063604A (ja) | 電力変換回路の制御装置 | |
JP2018057237A (ja) | 信号発生回路及び電源装置 | |
JP2015122889A (ja) | 電力変換装置及び電力変換方法 | |
JP2010233350A (ja) | インバータ装置およびインバータの制御方法 | |
JP2020072597A (ja) | 電力変換装置、電力変換システム及び電力変換方法 | |
JP2021097532A (ja) | 多相dcdcコンバータの制御装置 | |
US10069396B2 (en) | Electrical power system | |
WO2020090090A1 (ja) | 電力変換装置、電力変換システム及び電力変換方法 |