JP2021093503A - 半導体装置 - Google Patents

Abstract

【課題】簡素な構成で余剰の接合材を収容できる半導体装置を提供すること。【解決手段】両面に主電極を有する半導体素子を挟むように配置され、対応する主電極と電気的に接続された放熱部のひとつであるヒートシンク５１は、エミッタ端子との間にはんだ接合部を形成する。ヒートシンク５１は、エミッタ端子側の面に、高濡れ領域１５１ｂと、板厚方向の平面視において高濡れ領域１５１ｂの外周を規定するように高濡れ領域１５１ｂに隣接して設けられ、高濡れ領域１５１ｂよりもはんだに対する濡れ性が低い低濡れ領域１５１ａを有する。高濡れ領域１５１ｂは、平面視において、エミッタ端子におけるはんだ接合部の形成領域と重なる領域であり、少なくとも一部にはんだが配置された重なり領域１５１ｃと、重なり領域１５１ｃに連なる非重なり領域１５１ｄを有する。非重なり領域１５１ｄは、余剰はんだを収容する収容領域１５１ｅを少なくとも含んでいる。【選択図】図４２

Description

この明細書における開示は、半導体装置に関する。

特許文献１は、両面に主電極を有する半導体素子と、導体部として、半導体素子を挟むように配置された放熱部および放熱部に連なる端子部を含む配線部材と、を備えた両面放熱構造の半導体装置を開示する。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。

特開２００７−１０３９０９号公報

板厚方向において２つの導体部の間に接合材が配置されてなる接合部を備える構成では、接合材により、半導体装置を構成する要素の寸法公差、組付け公差等により生じる高さのばらつきを吸収する。２つの導体部の対向間隔が狭くなる方に高さがばらついた場合、２つの対向領域から余剰の接合材が溢れることで、高さのばらつきを吸収する。導体部の一方に特許文献１に記載のような溝を設けると、余剰の接合材を収容することができる。溝は、プレス加工により形成される。上述の観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。

開示されるひとつの目的は、簡素な構成で余剰の接合材を収容できる半導体装置を提供することにある。

ここに開示された半導体装置は、
一面と、一面とは板厚方向において反対の裏面とに、主電極（３１ｃ、３１ｅ、３２ｃ、３２ｅ）をそれぞれ有する少なくともひとつの半導体素子（３１、３２）と、
板厚方向において半導体素子を挟むように一面側および裏面側のそれぞれに配置され、対応する主電極と電気的に接続された少なくとも一組の放熱部（４１、４２、５１、５２）と、放熱部に連なる複数の端子部（Ｃ１、Ｃ２、Ｅ１、Ｅ２）と、を含む複数の導体部と、板厚方向において２つの導体部の間に接合材（９１ｄ、９２ｄ）が配置されて形成された少なくともひとつの接合部（１２１、１２２）と、を有する配線部材と、を備える。

接合部の少なくともひとつにおいて、導体部のひとつである第１導体部（５１、５２）は、導体部の他のひとつである第２導体部（Ｅ１、Ｅ２）と対向する側の面に、高濡れ領域（１５１ｂ、１５２ｂ）と、板厚方向の平面視において高濡れ領域の外周を規定するように高濡れ領域に隣接して設けられ、高濡れ領域よりも接合材に対する濡れ性が低い低濡れ領域（１５１ａ、１５２ａ）と、を有する。

高濡れ領域は、平面視において、第２導体部における接合部の形成領域と重なる領域であり、少なくとも一部に接合材が配置された重なり領域（１５１ｃ、１５２ｃ）と、重なり領域に連なり、第２導体部の接合部形成領域と重なっていない領域である非重なり領域（１５１ｄ、１５２ｄ）と、を有する。そして、非重なり領域は、接合部に対して余剰の接合材を収容する収容領域（１５１ｅ、１５２ｅ）を少なくとも含む。

開示された半導体装置によると、高濡れ領域である収容領域が重なり領域に連なっており、余剰の接合材は、重なり領域から収容領域に濡れ拡がりやすい。余剰の接合材は、低濡れ領域により濡れ拡がりが規制される。よって、高濡れ領域に隣接する低濡れ領域により、収容領域への濡れ拡がりが促進、および／または、収容領域の外への濡れ拡がりが抑制される。よって、溝を設けなくとも、収容領域に余剰の接合材を収容することができる。この結果、簡素な構成で余剰の接合材を収容できる半導体装置を提供することができる。

この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。

電力変換装置が適用される車両の駆動システムの概略構成を示す図である。 第１実施形態に係る半導体装置を示す平面図である。 主端子側から見た半導体装置の平面図である。 図２のIV-IV線に沿う断面図である。 図２のV-V線に沿う断面図である。 封止樹脂体を省略した状態を示す平面図である。 図６をＸ１方向から見た平面図である。 エミッタ側のヒートシンクを省略した状態を示す平面図である。 第１実施形態に係る半導体モジュールを示す平面図である。 図９をＸ２方向から見た平面図である。 配線インダクタンスを考慮した半導体モジュールの等価回路図である。 半導体装置において、封止樹脂体内の構造を示した平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 第２実施形態に係る半導体モジュールを示す平面図である。 図１６をＸ３方向から見た平面図である。 負荷線の位置検証に用いた上下アームのモデルである。 スイッチング素子の駆動時における各出力端子に流れる電流を示す図である。 配線抵抗を考慮した半導体モジュールの等価回路図である。 抵抗比率と実効値電流比率との関係を示す図である。 抵抗比率と実効値電流比率との関係を示す図である。 抵抗比率と実効値電流比率との関係を示す図である。 抵抗比率と実効値電流比率との関係を示す図である。 変形例を示す平面図である。 別の例を示す平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 第３実施形態に係る半導体装置を示す平面図である。 はんだのリフロー工程を示す模式的な図である。 変形例を示す平面図である。 変形例を示す平面図である。 電流の局所的な集中を説明する図である。 第４実施形態に係る半導体装置を示す平面図である。 図３６のXXXVII-XXXVII線に沿う断面図である。 シミュレーションに用いたモデルを示す図である。 厚みとはんだ接合部の電流密度の最大値との関係を示す図である。 変形例を示す平面図である。 第５実施形態に係る半導体装置において、エミッタ側のヒートシンクを示す平面図である。 エミッタ側のヒートシンクを拡大した平面図である。 図４２のXLIII-XLIII線に対応する半導体装置の断面図である。 図４３の領域XLIVを拡大した断面図である。 余剰はんだの濡れ拡がりを示す平面図である。 図４２のXLVI-XLVI線に対応する半導体装置の断面図である。 図４２のXLVII-XLVII線に対応する半導体装置の断面図である。 参考例を示す平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 図５１のLII-LII線に沿う断面図である。 変形例を示す平面図である。 変形例を示す断面図である。 変形例を示す平面図である。 図５５に示す変形例において、封止樹脂体を省略した図である。 図５５に示すLVII-LVII線に沿う断面図である。 変形例を示す平面図である。 図５８のＸ４方向から見た平面図である。 接合部周辺を拡大した平面図である。 第６実施形態に係る半導体装置を示す平面図である。 下アームを構成する半導体装置の等価回路図である。 第７実施形態に係る半導体装置において、エミッタ側のヒートシンクおよび主端子を示す平面図である。 コレクタ側のヒートシンクおよび主端子を示す平面図である。 参考例を示す模式的な平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 変形例を示す断面図である。 変形例を示す平面図である。 変形例を示す平面図である。

図面を参照しながら、複数の実施形態を説明する。

（第１実施形態）
本実施形態に係る半導体装置および半導体モジュールは、電力変換装置に適用される。電力変換装置は、たとえば車両の駆動システムに適用される。電力変換装置は、電気自動車（ＥＶ）やハイブリッド自動車（ＨＶ）などの車両に適用可能である。以下では、ハイブリッド自動車に適用される例について説明する。

＜車両の駆動システム＞
先ず、車両の駆動システムの概略構成について説明する。図１に示すように、車両の駆動システム１は、直流電源２と、モータジェネレータ３と、電力変換装置４を備えている。

直流電源２は、リチウムイオン電池やニッケル水素電池などの充放電可能な二次電池である。モータジェネレータ３は、三相交流方式の回転電機である。モータジェネレータ３は、車両の走行駆動源、すなわち電動機として機能する。また、回生時には発電機として機能する。車両は、走行駆動源として、図示しないエンジンと、モータジェネレータ３を備えている。電力変換装置４は、直流電源２とモータジェネレータ３との間で電力変換を行う。

＜電力変換装置の回路構成＞
次に、電力変換装置４の回路構成について説明する。図１に示すように、電力変換装置４は、インバータ５と、制御回路部６と、平滑コンデンサＣｓを備えている。インバータ５は、電力変換部である。インバータ５は、ＤＣ−ＡＣ変換部である。電力変換部は、上下アーム７を備えて構成されている。

上下アーム７は、上アーム７Ｕと下アーム７Ｌとが直列接続された回路である。上アーム７Ｕおよび下アーム７Ｌのそれぞれは、ゲート電極を備えた複数のスイッチング素子を有している。上アーム７Ｕおよび下アーム７Ｌのそれぞれにおいて、複数のスイッチング素子は互いに並列接続されている。本実施形態では、スイッチング素子として、ｎチャネル型のＩＧＢＴを採用している。

上アーム７Ｕは、２つのスイッチング素子Ｑ１を有している。２つのスイッチング素子Ｑ１には、還流用のダイオードＤ１が個別に接続されている。ダイオードＤ１は、対応するスイッチング素子Ｑ１に対して逆並列に接続されている。並列接続された２つのスイッチング素子Ｑ１は、ハイレベル、ローレベルが同じタイミングで切り替わるゲート駆動信号によって制御される。２つのスイッチング素子Ｑ１のゲート電極は、たとえば同じ駆動回路部（ゲートドライバ）に、電気的に接続されている。上アーム７Ｕは、後述する２つの半導体素子３１によって構成されている。

下アーム７Ｌは、２つのスイッチング素子Ｑ２を有している。２つのスイッチング素子Ｑ２には、還流用のダイオードＤ２が個別に接続されている。ダイオードＤ２は、対応するスイッチング素子Ｑ２に対して逆並列に接続されている。並列接続された２つのスイッチング素子Ｑ２は、ハイレベル、ローレベルが同じタイミングで切り替わるゲート駆動信号によって制御される。２つのスイッチング素子Ｑ２のゲート電極は、たとえば同じ駆動回路部に、電気的に接続されている。下アーム７Ｌは、後述する２つの半導体素子３２によって構成されている。

スイッチング素子Ｑ１、Ｑ２は、ＩＧＢＴに限定されない。たとえば、ＭＯＳＦＥＴを採用することもできる。ダイオードＤ１、Ｄ２としては、寄生ダイオードを用いることもできる。

上アーム７Ｕと下アーム７Ｌは、上アーム７Ｕを電力ライン８Ｐ側として、電力ライン８Ｐ、８Ｎの間で直列接続されている。電力ライン８Ｐは、高電位側の電力ラインである。電力ライン８Ｐは、直流電源２の正極に接続されている。電力ライン８Ｐは、平滑コンデンサＣｓの正極側の端子に接続されている。電力ライン８Ｎは、低電位側の電力ラインである。電力ライン８Ｎは、直流電源２の負極に接続されている。電力ライン８Ｎは、平滑コンデンサＣｓの負極側の端子に接続されている。電力ライン８Ｎは、接地ラインとも称される。

インバータ５は、平滑コンデンサＣｓを介して直流電源２に接続されている。インバータ５は、上記した上下アーム７を３組有している。インバータ５は、三相分の上下アーム７を有している。各相において、スイッチング素子Ｑ１のコレクタ電極は、電力ライン８Ｐに接続されている。スイッチング素子Ｑ２のエミッタ電極は、電力ライン８Ｎに接続されている。スイッチング素子Ｑ１のエミッタ電極と、スイッチング素子Ｑ２のコレクタ電極とは、互いに接続されて上下アーム７の接続点を形成している。

Ｕ相の上下アーム７の接続点は、モータジェネレータ３の固定子に設けられたＵ相巻線に接続されている。Ｖ相の上下アーム７の接続点は、モータジェネレータ３のＶ相巻線に接続されている。Ｗ相の上下アーム７の接続点は、モータジェネレータ３のＷ相巻線に接続されている。各相の上下アーム７の接続点は、相ごとに設けられた負荷線９を介して、対応する相の巻線に接続されている。負荷線９は、出力線とも称される。

インバータ５は、制御回路部６によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ３へ出力する。これにより、モータジェネレータ３は、所定のトルクを発生するように駆動される。車両の回生制動時、車輪からの回転力を受けて、モータジェネレータ３は三相交流電圧を発電する。インバータ５は、モータジェネレータ３が発電した三相交流電圧を、制御回路部６によるスイッチング制御にしたがって直流電圧に変換し、電力ライン８Ｐへ出力することもできる。このように、インバータ５は、直流電源２とモータジェネレータ３との間で双方向の電力変換を行う。

制御回路部６は、たとえばマイコン（マイクロコンピュータ）を備えて構成されている。制御回路部６は、インバータ５のスイッチング素子Ｑ１、Ｑ２を動作させるための駆動指令を生成し、図示しない駆動回路部に出力する。制御回路部６は、具体的には、駆動指令としてＰＷＭ信号を出力する。駆動指令は、たとえば出力デューティ比である。制御回路部６は、図示しない上位ＥＣＵから入力されるトルク要求や各種センサにて検出された信号に基づいて、駆動指令を生成する。

各種センサとしては、モータジェネレータ３の各相の巻線に流れる相電流を検出する電流センサ、モータジェネレータ３の回転子の回転角を検出する回転角センサ、平滑コンデンサＣｓの両端電圧、すなわち電力ライン８Ｐの電圧を検出する電圧センサなどがある。電力変換装置４は、これらの図示しないセンサを有している。

電力変換装置４は、図示しない駆動回路部を有している。駆動回路部は、制御回路部６からの駆動指令に基づいて駆動信号を生成し、対応する上下アーム７のスイッチング素子Ｑ１、Ｑ２のゲート電極に出力する。これにより、スイッチング素子Ｑ１、Ｑ２を駆動、すなわちオン駆動、オフ駆動させる。駆動回路部は、たとえばアームごとに設けられている。

平滑コンデンサＣｓは、電力ライン８Ｐ、８Ｎの間に接続されている。平滑コンデンサＣｓは、直流電源２とインバータ５との間に設けられており、インバータ５と並列に接続されている。平滑コンデンサＣｓは、たとえば直流電源２から供給された直流電圧を平滑化し、その直流電圧の電荷を蓄積する。平滑コンデンサＣｓの両端間の電圧が、モータジェネレータ３を駆動するための直流の高電圧となる。

電力変換装置４は、電力変換部であるコンバータ、フィルタコンデンサなどを、さらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ−ＤＣ変換部である。コンバータは、直流電源２と平滑コンデンサＣｓとの間に設けられる。コンバータは、たとえば直流電源２から供給される直流電圧を昇圧する。コンバータに、降圧機能をもたせることもできる。コンバータは、たとえば上下アームとリアクトルを有して構成される。コンバータの上下アームを、上下アーム７と同じ構成としてもよい。昇圧機能のみの場合、コンバータの下アーム側をインバータ５の下アーム７Ｌと同じ構成とし、上アーム側をダイオードにて構成してもよい。フィルタコンデンサは、直流電源２に並列に接続されている。フィルタコンデンサは、たとえば直流電源２からの電源ノイズを除去する。

＜半導体装置の構造＞
次に、インバータ５を構成する半導体装置について説明する。上下アーム７は、後述するひとつの半導体モジュール１０により構成される。半導体モジュール１０は、図２〜図８に示す２種類（２品番）の半導体装置１１、１２を備えて構成される。半導体装置１１は上アーム７Ｕを構成し、半導体装置１２は下アーム７Ｌを構成する。

半導体装置１１、１２は、互いに仕様が異なっている。図２〜図８では、それぞれの半導体素子の板厚方向をＺ方向、Ｚ方向に直交し、少なくとも２つの半導体素子が並んで配置された方向をＸ方向、Ｚ方向およびＸ方向に直交する方向をＹ方向としている。特に断りのない場合、Ｘ方向およびＹ方向により規定されるＸＹ面に沿う形状を平面形状としている。図２〜図８では、便宜上、２つの半導体装置１１、１２を横並びで図示している。図６〜図８では、封止樹脂体を省略して図示している。さらに図８では、エミッタ側のヒートシンクを省略して図示している。図８では、便宜上、タイバーなどの不要部分を除去する前のリードフレームの状態を図示している。

先ず、上アーム７Ｕ側の半導体装置１１について説明する。半導体装置１１の要素については、符号の数字の末尾を「１」としている。図２〜図８に示すように、半導体装置１１は、封止樹脂体２１と、半導体素子３１と、ヒートシンク４１、５１と、ターミナル６１と、主端子７１と、信号端子８１を備えている。

封止樹脂体２１は、対応する半導体素子３１などを封止している。封止樹脂体２１は、たとえばエポキシ系樹脂からなる。封止樹脂体２１は、たとえばトランスファモールド法により成形されている。図２〜図５に示すように、封止樹脂体２１は、略直方体状をなしている。封止樹脂体２１は、平面略矩形状をなしている。

半導体素子３１は、半導体基板に、スイッチング素子Ｑ１およびダイオードＤ１が形成されてなる。半導体素子３１には、ＲＣ（Reverse Conducting）−ＩＧＢＴが形成されている。半導体素子３１は、半導体チップとも称される。半導体素子３１は、Ｚ方向に電流が流れる縦型構造をなしている。

図４に示すように、Ｚ方向において、半導体素子３１の一面にコレクタ電極３１ｃが形成され、裏面にエミッタ電極３１ｅが形成されている。コレクタ電極３１ｃはダイオードＤ１のカソード電極を兼ねており、エミッタ電極３１ｅはダイオードＤ１のアノード電極を兼ねている。コレクタ電極３１ｃが高電位側の電極であり、エミッタ電極３１ｅが低電位側の電極である。エミッタ電極形成面には、信号用の電極であるパッド（図示略）も形成されている。パッドは、Ｙ方向において、エミッタ電極３１ｅの形成領域とは反対側の端部に形成されている。本実施形態において、半導体素子３１は、Ｘ方向に沿って配置された５つのパッドを有している。パッドは、半導体素子３０の温度を検出する温度センサ（感温ダイオード）のカソード電位用、同じくアノード電位用、ゲート電極用、電流センス用、エミッタ電極３１ｅの電位を検出するケルビンエミッタ用の順に並んでいる。

半導体装置１１は、複数の半導体素子３１を有している。複数の半導体素子３１が並列接続されて、上アーム７Ｕが構成される。本実施形態では、２つの半導体素子３１を有している。図４および図８に示すように、２つの半導体素子３１は、互いに略一致する構造、すなわち互いに同じ形状および同じ大きさを有している。半導体素子３１は、平面略矩形状をなしている。２つの半導体素子３１は、コレクタ電極３１ｃがＺ方向における同じ側となるように配置されている。２つの半導体素子３１は、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向に並んで配置されている。

図２および図８に示すように、２つの半導体素子３１は、Ｘ方向およびＺ方向に直交する軸ＡＸ１を対称軸として、線対称配置されている。本実施形態では、封止樹脂体２１が平面略矩形状をなしており、軸ＡＸ１が、封止樹脂体２１の外形のＸ方向中心と略一致するように、２つの半導体素子３１が配置されている。２つの半導体素子３１において、パッドの並び順は同じである。

ヒートシンク４１、５１は、半導体素子３１の熱を半導体装置１１の外部に放熱する機能を果たす。ヒートシンク４１、５１は、放熱部材とも称される。ヒートシンク４１、５１は、半導体素子３１と電気的に接続されて配線としての機能を果たす。ヒートシンク４１、５１は、配線部材とも称される。ヒートシンク４１、５１は、銅などの金属材料を用いて形成されている。ヒートシンク４１、５１は、金属部材とも称される。

ヒートシンク４１、５１は、複数の半導体素子３１を挟むように配置されている。Ｚ方向において、ヒートシンク４１、５１の間に、２つの半導体素子３１が互いに横並びで配置されている。半導体素子３１は、Ｚ方向からの投影視において、ヒートシンク４１、５１に内包されている。ヒートシンク４１、５１の板厚方向は、Ｚ方向に略平行となっている。図２、図６、および図８に示すように、ヒートシンク４１、５１において、Ｘ方向が長手方向、Ｙ方向が短手方向とされている。

ヒートシンク４１、５１は、はんだなどの接合部材を介して、半導体素子３１と電気的に接続されている。図４に示すように、ヒートシンク４１は、はんだ９１ａを介してコレクタ電極３１ｃに接続されている。ヒートシンク５１は、はんだ９１ｂ、９１ｃおよびターミナル６１を介して、エミッタ電極３１ｅに接続されている。ターミナル６１は、半導体素子３１とヒートシンク５１とを電気的に中継する金属部材である。ターミナル６１は、Ｚ方向からの投影視においてエミッタ電極３１ｅとほぼ一致する形状をなしている。ターミナル６１は、平面略矩形状をなしている。ヒートシンク５１は、はんだ９１ｃを介してターミナル６１に接続されている。ターミナル６１における、ヒートシンク５１とは反対側の面が、はんだ９１ｂを介してエミッタ電極３１ｅに接続されている。

図５、図６、および図７に示すように、ヒートシンク５１は、本体部５１ａと、継手部５１ｂを有している。本体部５１ａの一面に、ターミナル６１を介して半導体素子３１が接続されている。継手部５１ｂは、本体部５１ａに連なっている。継手部５１ｂは、ひとつの部材として本体部５１ａと一体的に設けられている。継手部５１ｂは、Ｙ方向において本体部５１ａの一端から延設されている。継手部５１ｂは、本体部５１ａよりも厚みが薄くされている。

ヒートシンク４１、５１の大部分は、封止樹脂体２１によって覆われている。ヒートシンク４１、５１の表面のうち、半導体素子３１とは反対の面が、封止樹脂体２１から露出されている。Ｚ方向において、封止樹脂体２１の一面２１ａからヒートシンク４１が露出され、一面２１ａとは反対の裏面２１ｂからヒートシンク５１が露出されている。ヒートシンク４１の露出面は一面２１ａと略面一とされ、ヒートシンク５１の露出面は裏面２１ｂと略面一とされている。

主端子７１は、外部接続端子のうち、主電流が流れる端子である。半導体装置１１は、３本以上の主端子７１を備えている。主端子７１は、コレクタ端子Ｃ１と、エミッタ端子Ｅ１を有している。コレクタ端子Ｃ１は、ヒートシンク４１に連なっている。コレクタ端子Ｃ１は、ヒートシンク４１を介して、コレクタ電極４１ｃと電気的に接続されている。エミッタ端子Ｅ１は、ヒートシンク５１に連なっている。エミッタ端子Ｅ１は、ヒートシンク５１およびターミナル６１を介して、エミッタ電極３１ｅと電気的に接続されている。

半導体装置１１は、３本の主端子７１を有している。図２、図３、図６、および図８に示すように、主端子７１は、１本のコレクタ端子Ｃ１と、２本のエミッタ端子Ｅ１を有している。図８に示すように、リードフレーム１０１に、ヒートシンク４１と、主端子７１であるコレクタ端子Ｃ１およびエミッタ端子Ｅ１と、信号端子８１が構成されている。

ヒートシンク４１は、リードフレーム１０１における他の部分、すなわち主端子７１および信号端子８１よりも厚くされている。主端子７１および信号端子８１は、ヒートシンク４１の素子実装面に略面一で連なっている。複数の主端子７１は、同じ側の端部が外枠１０１ａに連なっている。ヒートシンク４１は、コレクタ端子Ｃ１および吊りリード１０１ｂを介して、外枠１０１ａに固定されている。信号端子８１は、タイバー１０１ｃを介して吊りリード１０１ｂに固定されている。リードフレーム１０１には、位置決めのための基準孔１０１ｄが複数設けられている。

コレクタ端子Ｃ１は、ひとつの部材としてヒートシンク４１と一体的に設けられている。コレクタ端子Ｃ１は、封止樹脂体２１内に屈曲部を有しており、封止樹脂体２１のひとつの側面２１ｃにおいて、Ｚ方向の中央付近から外部に突出している。エミッタ端子Ｅ１は、ヒートシンク５１の継手部５１ｂとの対向部Ｅ１ａをそれぞれ有している。図５に示すように、対向部Ｅ１ａが、はんだ９１ｄを介して継手部５１ｂに接続されている。エミッタ端子Ｅ１は、封止樹脂体２１内に屈曲部を有しており、コレクタ端子Ｃ１と同じ側面２１ｃにおいて、Ｚ方向の中央付近から外部に突出している。すべての主端子７１が、側面２１ｃから突出している。ヒートシンク５１には、はんだ９１ｃ、９１ｄとの接続部分をそれぞれ囲むように、たとえば図示しない環状の溝が形成されてもよい。溢れたはんだは、溝に収容される。はんだの濡れ拡がりを抑制のため、溝に代えて、粗化めっきや、レーザ光照射による粗化部を設けてもよい。

コレクタ端子Ｃ１およびエミッタ端子Ｅ１の突出部分は、Ｙ方向に延設されている。コレクタ端子Ｃ１およびエミッタ端子Ｅ１は、Ｘ方向に並んで配置されており、それぞれの板厚方向はＺ方向に略一致している。図３などに示すように、Ｘ方向において、エミッタ端子Ｅ１の間にコレクタ端子Ｃ１が配置されている。主端子７１の並び順は、並びの中心に対して対称となっている。主端子７１は、エミッタ端子Ｅ１、コレクタ端子Ｃ１、エミッタ端子Ｅ１の順に並んで配置されている。

図２および図８に示すように、コレクタ端子Ｃ１およびエミッタ端子Ｅ１のそれぞれは、軸ＡＸ１を対称軸として線対称配置されている。コレクタ端子Ｃ１は、軸ＡＸ１上に配置されており、コレクタ端子Ｃ１の幅の中心が、軸ＡＸ１と略一致している。２本のエミッタ端子Ｅ１は、軸ＡＸ１を対称軸として線対称配置されている。以下では、図８に示すように、半導体素子３１のひとつを半導体素子３１ａ、半導体素子３１の他のひとつを半導体素子３１ｂと示すことがある。エミッタ端子Ｅ１のひとつは、軸ＡＸ１よりも半導体素子３１ａ側に偏って配置され、エミッタ端子Ｅ１の他のひとつは、軸ＡＸ１よりも半導体素子３１ｂ側に偏って配置されている。

信号端子８１は、対応する半導体素子３１のパッドに接続されている。信号端子８１は、封止樹脂体２１の内部で、ボンディングワイヤ１１１を介してパッドに接続されている。信号端子８１は、封止樹脂体２１の側面、詳しくは側面２１ｃと反対の側面２１ｄから外部に突出している。信号端子８１は、Ｙ方向であって主端子７１とは反対向きに突出している。

上記した半導体装置１１において、封止樹脂体２１は、半導体素子３１、ヒートシンク４１、５１それぞれの一部、ターミナル６１、主端子７１および信号端子８１それぞれの一部を、一体的に封止している。

次に、下アーム７Ｌ側の半導体装置１２について説明する。半導体装置１２の要素については、符号の数字の末尾を「２」としている。半導体装置１２は、封止樹脂体２２と、半導体素子３２と、ヒートシンク４２、５２と、ターミナル６２と、主端子７２と、信号端子８２を備えている。半導体装置１２は、半導体装置１１と構成要素が同じであり、構造もほぼ同じであるため、主として異なる部分について説明する。

封止樹脂体２２は、半導体素子３２などを封止している。図４に示すように、Ｚ方向において、半導体素子３２の一面にコレクタ電極３２ｃが形成され、裏面にエミッタ電極３２ｅが形成されている。半導体装置１２も、複数の半導体素子３２を有している。複数の半導体素子３２が並列接続されて、下アーム７Ｌが構成される。本実施形態では、２つの半導体素子３２を有している。２つの半導体素子３２は、同一構造である。２つの半導体素子３２は、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向に並んで配置されている。

図２および図８に示すように、２つの半導体素子３２は、Ｘ方向およびＺ方向に直交する軸ＡＸ２を対称軸として、線対称配置されている。本実施形態では、封止樹脂体２２が平面略矩形状をなしており、軸ＡＸ２が、封止樹脂体２２の外形のＸ方向中心と略一致するように、２つの半導体素子３２が配置されている。

ヒートシンク４２、５２は、複数の半導体素子３２を挟むように配置されている。ヒートシンク４２、５２の板厚方向は、Ｚ方向に略平行となっている。図２、図６、および図８に示すように、ヒートシンク４２、５２において、Ｘ方向が長手方向、Ｙ方向が短手方向とされている。図４に示すように、ヒートシンク４２は、はんだ９２ａを介してコレクタ電極３２ｃに接続されている。ヒートシンク５２は、はんだ９２ｂ、９２ｃおよびターミナル６２を介して、エミッタ電極３２ｅに接続されている。

ヒートシンク５２は、ターミナル６２を介して半導体素子３２が接続された本体部５２ａと、本体部５２ａに連なる継手部５２ｂを有している。継手部５２ｂは、Ｙ方向において本体部５２ａの一端から延設されている。継手部５２ｂは、本体部５２ａよりも厚みが薄くされている。ヒートシンク４２は、封止樹脂体２２の一面２２ａから露出され、ヒートシンク５２は一面２２ａとは反対の裏面２２ｂから露出されている。ヒートシンク４２の露出面は一面２２ａと略面一とされ、ヒートシンク５２の露出面は裏面２２ｂと略面一とされている。

半導体装置１２は３本以上の主端子７２を備えている。主端子７２は、コレクタ端子Ｃ２と、エミッタ端子Ｅ２を有している。コレクタ端子Ｃ２は、ヒートシンク４２を介して、コレクタ電極４２ｃと電気的に接続されている。エミッタ端子Ｅ２は、ヒートシンク５２およびターミナル６２を介して、エミッタ電極３２ｅと電気的に接続されている。半導体装置１２は、半導体装置１１と同数の主端子７２を有している。主端子７２は、２本のコレクタ端子Ｃ２と、１本のエミッタ端子Ｅ２を有している。図８に示すように、リードフレーム１０２に、ヒートシンク４２と、主端子７２であるコレクタ端子Ｃ２およびエミッタ端子Ｅ２と、信号端子８２が構成されている。図８に示す符号１０２ａは外枠、符号１０２ｂは吊りリード、符号１０２ｃはタイバー、符号１０２ｄは基準孔である。

コレクタ端子Ｃ２は、ひとつの部材としてヒートシンク４２と一体的に設けられている。コレクタ端子Ｃ２は、封止樹脂体２１内に屈曲部を有しており、封止樹脂体２２のひとつの側面２２ｃにおいて、Ｚ方向の中央付近から外部に突出している。エミッタ端子Ｅ２は、ヒートシンク５２の継手部５２ｂとの対向部Ｅ２ａを有している。対向部Ｅ２ａは、はんだ９２ｄを介して継手部５２ｂに接続されている。エミッタ端子Ｅ２は、封止樹脂体２２内に屈曲部を有しており、コレクタ端子Ｃ２と同じ側面２２ｃにおいて、Ｚ方向の中央付近から外部に突出している。ヒートシンク５２には、はんだ９２ｃ、９２ｄとの接続部分をそれぞれ囲むように、たとえば環状の溝が形成されてもよい。

コレクタ端子Ｃ２およびエミッタ端子Ｅ２の突出部分は、Ｙ方向に延設されている。コレクタ端子Ｃ２およびエミッタ端子Ｅ２は、Ｘ方向に並んで配置され、それぞれの板厚方向はＺ方向に略一致している。図３などに示すように、Ｘ方向において、コレクタ端子Ｃ２の間にエミッタ端子Ｅ２が配置されている。主端子７２の並び順は、並びの中心に対して対称となっている。主端子７２は、コレクタ端子Ｃ２、エミッタ端子Ｅ２、コレクタ端子Ｃ２順に並んで配置されている。主端子７２と主端子７１とは、並び順が互いに逆となっている。

図２および図８に示すように、コレクタ端子Ｃ２およびエミッタ端子Ｅ２のそれぞれは、軸ＡＸ２を対称軸として線対称配置されている。エミッタ端子Ｅ２は、軸ＡＸ２上に配置されており、エミッタ端子Ｅ２の幅の中心が、軸ＡＸ２と略一致している。２本のコレクタ端子Ｃ２は、軸ＡＸ２を対称軸として線対称配置されている。以下では、図８に示すように、半導体素子３２のひとつを半導体素子３２ａ、半導体素子３２の他のひとつを半導体素子３２ｂと示すことがある。コレクタ端子Ｃ２のひとつは、軸ＡＸ２よりも半導体素子３２ａ側に偏って配置され、コレクタ端子Ｃ２の他のひとつは、軸ＡＸ２よりも半導体素子３２ｂ側に偏って配置されている。

信号端子８１は、封止樹脂体２２の内部で、ボンディングワイヤ１１２を介して、半導体素子３２のパッドに接続されている。信号端子８２は、封止樹脂体２１において、側面２２ｃとは反対の側面２２ｄから外部に突出している。

＜半導体装置の製造方法＞
次に、半導体装置１１、１２の製造方法について説明する。製造する工程（ステップ）は半導体装置１１、１２で同じであるため、半導体装置１１を例に説明する。

先ず、半導体装置１１を構成する各要素を準備する。図８に示したリードフレーム１０１を準備する。また、半導体素子３１と、ターミナル６１と、ヒートシンク５１を準備する。

次いで、リードフレーム１０１のヒートシンク４１における実装面上に、はんだ９１ａを介して、半導体素子３１を配置する。コレクタ電極３１ｃが実装面側となるように、はんだ９１ａ上に半導体素子３１を配置する。次に、エミッタ電極３１ｅ上に、はんだ９１ｂを介して、ターミナル６１を配置する。ターミナル６１における半導体素子３１とは反対の面上に、はんだ９１ｃを配置する。はんだ９１ｃについては、半導体装置１１における高さばらつきを吸収可能な量、配置しておく。はんだ９１ｂ、９１ｃは、予めターミナル６１に迎えはんだとして設けておいてもよい。また、エミッタ端子Ｅ１の対向部Ｅ１ａ上に、はんだ９１ｄを配置する。はんだ９１ｄについても、半導体装置１１における高さばらつきを吸収可能な量、配置しておく。

この積層状態で、１ｓｔリフローを行う。これにより、はんだ９１ａを介して、半導体素子３１のコレクタ電極３１ｃとヒートシンク４１とが接続される。また、はんだ９１ｂを介して、半導体素子３１のエミッタ電極３１ｅと対応するターミナル６１とが接続される。すなわち、リードフレーム１０１、半導体素子３１、およびターミナル６１が一体化された接続体を得ることができる。はんだ９１ｃ、９１ｄは、接続体において、後工程で用いる迎えはんだとなる。

次いで、半導体素子３１のパッドと信号端子８１とを電気的に接続する。本実施形態では、ボンディングワイヤ１１１により、半導体素子３１のパッドと信号端子８１を接続する。

次いで、ターミナル６１側が上となるように、ヒートシンク４１を図示しない台座上に配置する。そして、ターミナル６１側の実装面が下にくるようにヒートシンク５１をヒートシンク４１上に配置する。この配置状態で、２ｎｄリフローを行う。２ｎｄリフローにより、リードフレーム１０１を含む接続体に、ヒートシンク５１が一体化される。

次いで、封止樹脂体２１を形成する。本実施形態では、トランスファモールド法を採用する。リードフレーム１０１を含む接続体を金型内に配置し、封止樹脂体２１を成形する。本実施形態では、ヒートシンク４１、５１が完全に覆われるように、封止樹脂体２１を成形する。

次いで、外枠１０１ａおよびタイバー１０１ｃなど、リードフレーム１０１の不要部分を除去する。これにより、半導体装置１１を得ることができる。

＜半導体モジュールの概略構造＞
次に、半導体モジュールの概略構造について説明する。ひとつの半導体モジュールにより、一相分の上下アーム７が構成される。３つの半導体モジュールにより、インバータ５が構成される。図９および図１０に示すように、半導体モジュール１０は、上記した半導体装置１１、１２と、連結部材１３と、冷却器１４を備えている。図９では、便宜上、冷却器１４を省略している。

冷却器１４は、熱伝導性に優れた金属材料、たとえばアルミニウム系の材料を用いて形成されている。冷却器１４は、全体として扁平形状の管状体となっている。動作時に発熱する半導体装置１１、１２を冷却するため、半導体装置１１、１２と冷却器１４とが交互に積層されている。半導体装置１１、１２と冷却器１４はＺ方向に並んで配置されている。半導体装置１１、１２のそれぞれは、冷却器１４により挟まれている。冷却器１４により、半導体装置１１、１２は両面側から冷却される。

冷却器１４には、図示しない導入管および排出管が接続されている。図示しないポンプによって冷媒を導入管に供給すると、積層された冷却器１４内の流路に冷媒が流れる。これにより、半導体装置１１、１２のそれぞれが、冷媒によって冷却される。冷却器１４のそれぞれを流れた冷媒は、排出管を介して排出される。

半導体装置１１において、高電位側のコレクタ端子Ｃ１は、電力ライン８Ｐに電気的に接続される。低電位側のエミッタ端子Ｅ１は、出力端子である。コレクタ端子Ｃ１は、Ｐ端子、正極端子とも称され、出力端子はＯ端子とも称される。半導体装置１２において、高電位側のコレクタ端子Ｃ２は、出力端子である。低電位側のエミッタ端子Ｅ２は、電力ライン８Ｎに電気的に接続される。コレクタ端子Ｃ２はＯ端子とも称され、エミッタ端子Ｅ２はＮ端子、負極端子とも称される。

図９および図１０に示すように、上下アーム７を構成する１組の半導体装置１１、１２は、冷却器１４を介して隣り合うように配置されている。半導体装置１１、１２は、コレクタ端子Ｃ１とエミッタ端子Ｅ２が対向し、エミッタ端子Ｅ１とコレクタ端子Ｃ２がそれぞれ対向するように、配置されている。対向とは、対応する封止樹脂体２１、２２からの突出部分の少なくとも一部において、板面同士が向き合う状態である。本実施形態では、対応する封止樹脂体２１、２２からの突出部分が、ほぼ全域で対向している。

連結部材１３は、半導体装置１１、１２を接続する部材である。連結部材１３は、上アーム７Ｕと下アーム７Ｌとを電気的に接続する配線である。連結部材１３は、出力端子であるエミッタ端子Ｅ１およびコレクタ端子Ｃ２を電気的に接続している。ひとつの半導体モジュール１０は、２組の出力端子を接続するために、２つの連結部材１３を備えている。

連結部材１３は、たとえば金属板を加工することで形成されている。連結部材１３は、架橋部材、繋ぎバスバーとも称される。連結部材１３は、たとえば溶接により、エミッタ端子Ｅ１およびコレクタ端子Ｃ２に接続されている。本実施形態の連結部材１３は、略コの字状（略Ｕ字状）をなしている。連結部材１３の一端にエミッタ端子Ｅ１が接続され、他端にコレクタ端子Ｃ２が接続されている。連結部材１３は、対応する出力端子と板面同士が対向するように配置され、この配置状態で接続されている。２つの連結部材１３は、同一構造とされている。

図１１は、半導体モジュール１０、すなわち上下アーム７の配線インダクタンス（寄生インダクタンス）を考慮した等価回路図である。図１１では、スイッチング素子Ｑ１のうち、半導体素子３１ａに形成されたスイッチング素子をＱ１ａ、半導体素子３１ｂに形成されたスイッチング素子をＱ１ｂと示している。また、スイッチング素子Ｑ２のうち、半導体素子３２ａに形成されたスイッチング素子をＱ２ａ、半導体素子３２ｂに形成されたスイッチング素子をＱ２ｂと示している。Ｌｃ１１、Ｌｃ１２、Ｌｅ１１、Ｌｅ１２は、スイッチング素子Ｑ１の並列回路の配線インダクタンスを示している。Ｌｃ２１、Ｌｃ２２、Ｌｅ２１、Ｌｅ２２は、スイッチング素子Ｑ２の並列回路の配線インダクタンスを示している。

上記したように、半導体装置１１、１２は、それぞれ３本以上の主端子７１、７２を備えている。すなわち、半導体装置１１は、コレクタ端子Ｃ１およびエミッタ端子Ｅ１の少なくとも一方を複数本備えている。また、半導体装置１２は、コレクタ端子Ｃ２およびエミッタ端子Ｅ２の少なくとも一方を複数本備えている。同じ種類の主端子を複数にして並列化する。たとえばエミッタ端子Ｅ１を並列化し、コレクタ端子Ｃ２を並列化する。これにより、主端子のインダクタンスを低減することができる。

半導体装置１１、１２で、主端子７１、７２の並び順が逆となっている。出力端子であるエミッタ端子Ｅ１およびコレクタ端子Ｃ２の本数が同じである。したがって、同じ種類（１種類）の半導体装置を用いて上下アームを構成する場合に較べて、出力端子同士の接続構造を簡素化し、これにより主回路配線のインダクタンスを低減することができる。主回路とは、平滑コンデンサＣｓと上下アーム７を含む回路である。

コレクタ端子Ｃ１およびエミッタ端子Ｅ１の並び順が並びの中心に対して対称となっている。非対称の構成に較べて、配線インダクタンスＬｃ１１、Ｌｃ１２を互いに近づけ、配線インダクタンスＬｅ１１、Ｌｅ１２を互いに近づけることができる。また、コレクタ端子Ｃ２およびエミッタ端子Ｅ２の並び順が並びの中心に対して対称となっている。非対称の構成に較べて、配線インダクタンスＬｃ２１、Ｌｃ２２を互いに近づけ、配線インダクタンスＬｅ２１，Ｌｃ２２を互いに近づけることができる。以上により、半導体装置１１、１２のそれぞれにおいて、スイッチング時に流れる電流のアンバランス、すなわちＡＣ電流のアンバランスを抑制することができる。

半導体装置１１において、並び順を対称にすると、Ｘ方向において互いに隣り合うコレクタ端子Ｃ１およびエミッタ端子Ｅ１が増える。隣り合うコレクタ端子Ｃ１およびエミッタ端子Ｅ１は側面同士が対向している。磁束打消しの効果により、インダクタンスを低減することができる。同様に、半導体装置１２においても、インダクタンスを低減することができる。

複数の半導体素子３１が、並び方向であるＸ方向と直交する軸ＡＸ１に対して線対称配置されている。そして、軸ＡＸ１を対称軸として、コレクタ端子Ｃ１およびエミッタ端子Ｅ１がそれぞれ線対称配置されている。これにより、コレクタ端子Ｃ１→スイッチング素子Ｑ１ａ→エミッタ端子Ｅ２の電流経路と、コレクタ端子Ｃ１→スイッチング素子Ｑ１ｂ→エミッタ端子Ｅ２の電流経路とが、軸ＡＸ１を対称軸としてほぼ線対称となる。すなわち、配線インダクタンスＬｃ１１、Ｌｃ１２は、互いにほぼ等しくなる。配線インダクタンスＬｅ１１、Ｌｅ１２は、互いにほぼ等しくなる。したがって、半導体装置１１において、ＡＣ電流のアンバランスを効果的に抑制することができる。

同様に、複数の半導体素子３２が、並び方向であるＸ方向と直交する軸ＡＸ２に対して線対称配置されている。そして、軸ＡＸ２を対称軸として、コレクタ端子Ｃ２およびエミッタ端子Ｅ２がそれぞれ線対称配置されている。これにより、コレクタ端子Ｃ２→スイッチング素子Ｑ２ａ→エミッタ端子Ｅ２の電流経路と、コレクタ端子Ｃ２→スイッチング素子Ｑ２ｂ→エミッタ端子Ｅ２の電流経路とが、軸ＡＸ２を対称軸としてほぼ線対称となる。すなわち、配線インダクタンスＬｃ２１，Ｌｃ２２は、互いにほぼ等しくなる。配線インダクタンスＬｅ２１，Ｌｅ２２は、互いにほぼ等しくなる。したがって、半導体装置１２において、ＡＣ電流のアンバランスを効果的に抑制することができる。

本実施形態では、並んで配置された半導体素子３１の中心がＹ方向において完全一致している。また、並んで配置された半導体素子３２の中心がＹ方向において完全一致している。これによれば、ＡＣ電流のアンバランスをより効果的に抑制できる。しかしながら、中心の完全一致に限定されない。Ｙ方向の僅かなずれであれば、上記効果に準ずる効果を奏することができる。

また、主端子７１、７２には、平滑コンデンサＣｓやモータジェネレータ３との電気的な接続のために、バスバーなどが接続される。バスバーは、たとえば溶接される。よって、主端子７１、７２それぞれについて、少なくとも電流経路を形成する部分、すなわちバスバーとの接続位置までの部分について線対称とすれば、上記効果を奏することができる。

軸ＡＸ１が、封止樹脂体２１の外形のＸ方向中心と略一致している。これにより、半導体装置１１の体格を小型化しつつ、上記効果を奏することができる。同じく、軸ＡＸ２が、封止樹脂体２２の外形のＸ方向中心と略一致している。これにより、半導体装置１２の体格を小型化しつつ、上記効果を奏することができる。

複数の連結部材１３によって、半導体装置１１、１２が接続されている。上アーム７Ｕと下アーム７Ｌとの接続経路の増加により、主回路配線のインダクタンスを低減することができる。

すべての主端子７１が、封止樹脂体２１の側面２１ｃから突出するとともに、Ｘ方向に沿って配列されている。すべての主端子７２が、封止樹脂体２２の側面２２ｃから突出するとともに、Ｘ方向に沿って配列されている。これにより、上アーム７Ｕと下アーム７Ｌとの接続や、平滑コンデンサＣｓとの接続を簡素化し、主回路配線のインダクタンスを低減することができる。

コレクタ端子Ｃ１およびエミッタ端子Ｅ２の突出部分がほぼ全域で対向しており、エミッタ端子Ｅ１およびコレクタ端子Ｃ２の突出部分がほぼ全域で対向している。したがって、主回路配線のインダクタンスを効果的に低減することができる。

ヒートシンク４１、５１が、複数の半導体素子３１で共通化されている。したがって、スイッチング素子Ｑ１間の電圧揺れを抑制することができる。同じく、ヒートシンク４２、５２が、半導体素子３２で共通化されているため、スイッチング素子Ｑ２間の電圧揺れを抑制することができる。さらには、部品点数も削減することができる。

＜半導体モジュールの詳細構造＞
次に、上記した半導体モジュールの構造について詳細に説明する。図１２は、図２に対応しており、封止樹脂体２１、２２内の要素を破線で示している。

半導体モジュール１０は、上記したように３本以上の主端子７１、７２を有する半導体装置１１、１２を備えて構成されている。封止樹脂体成形時の位置精度などのため、主端子７１、７２のすべてをリードフレーム１０１、１０２に構成している。主端子７１、７２の並び順が逆であり、半導体装置１１、１２で、エミッタ端子Ｅ１、Ｅ２とヒートシンク５１、５２との接続構造に差が生じる。これにより、製造工程が複雑になる、すなわち生産性が低下する虞がある。

なお、リードフレーム１０１に、コレクタ端子Ｃ１とともにエミッタ端子Ｅ１を構成すると、ヒートシンク５１側は金型にてクランプせず、ヒートシンク４１（リードフレーム１０１）側のみクランプすることになる。ひとつの部材のみをクランプするため、封止樹脂体２１を成形する際の位置精度が向上する。たとえば、樹脂漏れを抑制できる。リードフレーム１０２についても同様である。

上記した問題に対して、本実施形態に係る半導体モジュール１０では、図２〜図５および図１２などに示すように、封止樹脂体２１、２２、および、主端子７１、７２の突出部分における少なくとも根元部分７１ｒ、７２ｒが、互いに同じ構造とされている。封止樹脂体２１、２２は、互いに同じ形状および同じ大きさとされている。封止樹脂体２１、２２の外観が同じとされている。根元部分７１ｒ、７２ｒは、互いに同じ形状および同じ大きさとされている。

コレクタ端子Ｃ１とエミッタ端子Ｅ２の根元部分７１ｒ、７２ｒは、同一構造とされている。エミッタ端子Ｅ１とコレクタ端子Ｃ２の根元部分７１ｒ、７２ｒは、同一構造とされている。封止樹脂体２１、２２に対する根元部分７１ｒ、７２ｒの配置（位置）も、互いに同じとされている。以上により、同一の金型を用いて、封止樹脂体２１、２２を成形することができる。金型の共通化により、生産性を向上することができる。たとえば型交換を不要にすることができる。

なお、根元部分７１ｒ、７２ｒとは、主端子７１、７２のうち、封止樹脂体２１、２２の成形時に金型によってクランプされる部分である。封止樹脂体２１，２２の側面２１ｃ、２２ｃから所定範囲（たとえば１ｍｍ程度）の部分である。配置が同じとは、たとえば封止樹脂体２１、２２が一致するように半導体装置１１、１２を積層した状態で、Ｚ方向から投影視したときに、根元部分７１ｒ、７２ｒ同士がほぼ完全に重なる位置関係である。

また、ヒートシンク５１とエミッタ端子Ｅ１との間に、はんだ９１ｄを介したはんだ接合部１２１が形成されている。ヒートシンク５２とエミッタ端子Ｅ２との間に、はんだ９２ｄを介したはんだ接合部１２２が形成されている。そして、封止樹脂体２１、２２および根元部分７１ｒ、７２ｒの少なくとも一方を半導体装置１１、１２の位置基準として、はんだ接合部１２１，１２２の少なくとも一部が、Ｙ方向の同じ位置に設けられている。図１２に示すように、Ｘ方向に平行な仮想線Ｌ１上に、はんだ接合部１２１、１２２がそれぞれ設けられている。

これにより、同じリフロー工程、条件にて、はんだ接合を行うことができる。特に２ｎｄリフローを同じ工程、条件にて行うことができる。Ｘ方向に沿って搬送しながらリフローを行う際、たとえばヒータの位置を同じにできる。また、ヒートシンク４１、４２の直下にヒータを設けた場合でも、ヒータからはんだ接合部１２１，１２２までの伝熱距離をほぼ等しくすることができる。これにより、リフロー時において、はんだ９１ｄ、９２ｄの溶融状態に偏りが生じるのを抑制することができる。

以上より、本実施形態に係る半導体モジュール１０によれば、２種類（２品番）の半導体装置１１、１２を備えつつ、生産性を向上することができる。特に本実施形態では、はんだ接合部１２１、１２２のＹ方向中心が互いに一致している。これにより、生産性をさらに向上することができる。

また、リードフレーム１０１、１０２における他のクランプ部位についても、互いに同一構造とされ、封止樹脂体２１、２２に対する配置も互いに同じとされている。たとえば信号端子８１、８２の突出部分のうち、根元部分８１ｒ、８２ｒは、同一構造とされるとともに、封止樹脂体２１、２２に対する配置（位置）も互いに同じとされている。吊りリード１０１ｂ、１０２ｂの突出部分のうち、根元部分１０１ｂｒ、１０２ｂｒは、同一構造とされるとともに、封止樹脂体２１、２２に対する配置（位置）も互いに同じとされている。

本実施形態では、主端子７１、７２の突出部分全体で、同一構造および配置が互いに同じとされている。半導体装置１１、１２は、主端子７１、７２の電位（コレクタ／エミッタ）が逆となっているものの、外観が互いに同じである。これによれば、生産性をさらに向上することができる。たとえば、同じ工程、条件で製造しやすい。たとえば、平滑コンデンサＣｓとの接続を同じ工程、条件で行うことができる。

本実施形態では、図１２に示すように、軸ＡＸ１を対称軸として、はんだ接合部１２１が線対称配置されている。軸ＡＸ１を対称軸として、半導体素子３１およびはんだ接合部１２１がそれぞれ線対称配置されている。また、軸ＡＸ２を対称軸として、はんだ接合部１２２が線対称配置されている。軸ＡＸ２を対称軸として、半導体素子３２およびはんだ接合部１２２がそれぞれ線対称配置されている。これにより、Ｘ方向において、リフロー（２ｎｄリフロー）時のバランスがとれる。よって、生産性を向上することができる。たとえば、長手方向であるＸ方向においてヒートシンク５１、５２の傾きを抑制することができる。また、ＡＣ電流のアンバランスを抑制することができる。

本実施形態では、リードフレーム１０１、１０２に設けられた位置決め用の基準孔１０１ｄ、１０２ｄも、封止樹脂体２１、２２などを位置基準として、互いに同じ位置とされている。たとえば図示しない位置決めピンを基準孔１０１ｄ、１０２ｄに合わせて位置決めする。したがって、半導体装置１１、１２において対応する要素の位置を精度良く合わせることができる。

本実施形態では、図１２に示すように、複数の主端子７１の幅Ｗ１と、複数の主端子７２の幅Ｗ２とが、互いに等しくされている。換言すれば、リードフレーム１０１、１０２におけるＸ方向の幅が、互いに等しくされている。これにより、各工程において、基準孔１０１ｄ、１０２ｄにより位置決め（本位置決め）する前に、リードフレーム１０１、１０２の外形により仮位置決めをすることができる。したがって、位置決めにかかる時間を短縮することができる。幅Ｗ１は、主端子７１の幅方向において、複数の主端子７１の配置領域の長さである。幅Ｗ２は、主端子７２の幅方向において、複数の主端子７２の配置領域の長さである。

本実施形態では、リードフレーム１０１、１０２において、厚肉部であるヒートシンク４１、４２が、同一構造とされている。ヒートシンク４１、４２の熱容量が同じであるため、半導体装置１１、１２を形成する際、同じリフロー工程、条件にて、はんだ接合を行うことができる。たとえば１ｓｔリフローを同じ工程、条件で行うことができる。

本実施形態では、ヒートシンク５１、５２の構造が互いに異なる例を示したが、これに限定されない。図１３に示す変形例のように、同一構造のヒートシンク５１、５２を採用してもよい。ヒートシンク５１、５２は、形状および大きさが互いに同じである。ヒートシンク５１、５２は、熱容量が同じである。これにより、２ｎｄリフローを安定化させることができる。また、ヒートシンク５１、５２の共通化により、部品点数を削減することができる。

半導体装置１１、１２の外観が同一の場合、半導体装置１１、１２の少なくともひとつに、他と区別するための目印を設けてもよい。目印は、バスバーなどが接続される部分よりも突出先端側に設けるとよい。すなわち、上下アーム７の電流動作に影響しない部分に設けるとよい。図１４に示す変形例では、目印である切り欠き７１ｍを、半導体装置１１のエミッタ端子Ｅ１のひとつに設けている。これにより、誤って同じ半導体装置同士が接続されるのを抑制することができる。主端子７１において、切り欠き７１ｍの位置は、エミッタ端子Ｅ１に限定されない。切り欠き７１ｍとともに、半導体装置１２の異なる位置に別の切り欠きを設けてもよい。たとえばエミッタ端子Ｅ２の突出先端に切り欠きを設けてもよい。

切り欠きとは別の目印を用いてもよい。たとえば、印刷、レーザ加工などにより形成された目印を採用することもできる。生産性を向上するには、上記した切り欠きが好ましい。切り欠きは、たとえばリードフレーム１０１、１０２の形成時や、タイバー１０１ｃ、１０２ｃなどの除去（リードカット）時に形成することができる。

半導体装置１１、１２がそれぞれ３本の主端子７１、７２を備える例を示したが、これに限定されない。４本以上の主端子７１、７２を備える構成としてもよい。図１５に示す変形例では、半導体装置１１、１２が、対応する主端子７１、７２を７本備えている。半導体装置１１は、３本のコレクタ端子Ｃ１と、４本のエミッタ端子Ｅ１を備えている。コレクタ端子Ｃ１とエミッタ端子Ｅ１は、Ｘ方向において交互に配置されている。

半導体装置１２は、４本のコレクタ端子Ｃ２と、３本のエミッタ端子Ｅ２を備えている。コレクタ端子Ｃ２とエミッタ端子Ｅ２は、Ｘ方向において交互に配置されている。主端子７１、７２それぞれの並び順は、並びの中心に対して対称とされている。主端子７１、７２の中心から見た並び順は、互いに逆となっている。はんだ接合部１２１は４つ、はんだ接合部１２２は３つである。図１５において、ヒートシンク５１、５２は、図１３と同じ構造である。

半導体装置１１、１２が、対応する半導体素子３１、３２を２つ備える例を示したが、これに限定されない。半導体素子３１、３２を３つ以上備えてもよい。

両面放熱構造の半導体装置１１、１２として、ターミナル６１、６２を備える例を示したが、これに限定されない。ターミナル６１，６２を備えない構成としてもよい。ヒートシンク４１、４２、５１、５２が、対応する封止樹脂体２１、２２から露出される例を示したが、封止樹脂体２１、２２から露出されない構成としてもよい。ヒートシンク４１、４２、５１、５２を、たとえば半導体素子３１、３２の個数に応じて複数に分割してもよい。しかしながら、一体化したほうが、生産性も向上できる。また、並列回路において電圧の揺らぎを抑制することができる。

（第２実施形態）
本実施形態において、先行実施形態と機能的におよび／または構造的に対応する部分および／または関連付けられる部分には、同一の参照符号を付与する。対応する部分および／または関連付けられる部分については、先行実施形態の説明を参照することができる。

図１６および図１７に示すように、本実施形態に係る半導体モジュール１０は、負荷線９をさらに備えている。負荷線９は、たとえば銅などの金属材料を用いて形成されている。負荷線９は、たとえば板状に形成されている。負荷線９は、バスバーとも称される。半導体モジュール１０は、連結部材１３として、負荷線９が連なっている連結部材１３ａと、負荷線９が連なっていない連結部材１３ｂを備えている。

負荷線９は、連結部材１３ａと一体的に設けられてもよいし、連結部材１３ａに接続されてもよい。負荷線９は、連結部材１３ａの所定位置に連なっている。図１６および図１７では、便宜上、冷却器１４を省略して図示している。

負荷線９を、連結部材１３ａのみに繋ぐことで、モータジェネレータ３との接続構造を簡素化することができる。また、コレクタ端子Ｃ１およびエミッタ端子Ｅ２と平滑コンデンサＣｓとの接続も簡素化できる。

半導体装置１１、１２の基本的な構成は、先行実施形態と同じである。半導体装置１１は、１本のコレクタ端子Ｃ１と、２本のエミッタ端子Ｅ１を備えている。半導体装置１２は、２本のコレクタ端子Ｃ２と１本のエミッタ端子Ｅ２を備えている。半導体装置１１、１２のエミッタ端子Ｅ１、Ｅ２は、対応するヒートシンク５１、５２にはんだ接合されている。

以下では、エミッタ端子Ｅ１のひとつをエミッタ端子Ｅ１１、他のひとつをエミッタ端子Ｅ１２と示すことがある。コレクタ端子Ｃ２のひとつをコレクタ端子Ｃ２１、他のひとつをコレクタ端子Ｃ２２と示すことがある。Ｘ方向において、エミッタ端子Ｅ１１は半導体素子３１ａ側に配置され、エミッタ端子Ｅ１２は半導体素子３１ｂ側に配置されている。コレクタ端子Ｃ２１は半導体素子３２ａ側に配置され、コレクタ端子Ｃ２２は半導体素子３２ｂ側に配置されている。

以下に、負荷線９の連なる位置について説明する。

図１８は、負荷線９の連なる位置を検証するため、配線抵抗を考慮した上下アーム７の回路モデルである。図１８に示す負荷は、モータジェネレータ３の固定子巻線に相当する。負荷は、誘導性負荷（Ｌ負荷）である。以下では、Ｐ端子であるコレクタ端子Ｃ１を単にＰ、Ｎ端子であるエミッタ端子Ｅ２を単にＮ、出力線である負荷線９を単にＯと示すことがある。

図１８に示すように、上下アーム７は、上アーム７Ｕと下アーム７Ｌを接続する経路として、第１経路Ｆ１と、第２経路Ｆ２を有している。以下において、単に経路Ｆ１、Ｆ２と示すことがある。第１経路Ｆ１は、連結部材１３ａと、エミッタ端子Ｅ１１と、コレクタ端子Ｃ２１を有している。連結部材１３ａは、出力端子であるエミッタ端子Ｅ１１およびコレクタ端子Ｃ２１に溶接されている。第１経路Ｆ１は、主たる抵抗成分として、エミッタ端子Ｅ１１と連結部材１３ａとの溶接部分の抵抗Ｒ１と、連結部材１３ａ自身の配線抵抗である抵抗Ｒ２、Ｒ３と、コレクタ端子Ｃ２１と連結部材１３ａとの溶接部分の抵抗Ｒ４を有している。

第２経路Ｆ２は、連結部材１３ｂと、エミッタ端子Ｅ１２と、コレクタ端子Ｃ２２を有している。連結部材１３ｂは、出力端子であるエミッタ端子Ｅ１２およびコレクタ端子Ｃ２２に溶接されている。第２経路Ｆ２は、主たる抵抗成分として、エミッタ端子Ｅ１２と連結部材１３ｂとの溶接部分の抵抗Ｒ５と、連結部材１３ｂ自身の配線抵抗である抵抗Ｒ６、Ｒ７と、コレクタ端子Ｃ２２と連結部材１３ｂとの溶接部分の抵抗Ｒ８を有している。図１８に示すモデルでは、負荷線９が上アーム７Ｕ寄りに連なり、第１経路Ｆ１において、負荷線９が連なる位置から下アーム７Ｌ側に、抵抗Ｒ２、Ｒ３があると仮定とした。

上記したように、連結部材１３のひとつに負荷線９が連なる構成では、ＤＣ電流の経路が主として２つある。ＤＣ電流とは、スイッチング時ではなく、スイッチング素子がオンされている定常時に流れる電流である。図１８に実線矢印で示すＣＰ１、ＣＰ２は、上アーム７Ｕ側のスイッチング素子Ｑ１（Ｑ１ａ、Ｑ１ｂ）を駆動させているときの主電流経路である。破線矢印で示すＣＰ３、ＣＰ４は、下アーム７Ｌ側のスイッチング素子Ｑ２（Ｑ２ａ、Ｑ２ｂ）を駆動させているときの主電流経路である。

電流経路ＣＰ１は、コレクタ端子Ｃ１（Ｐ）→ヒートシンク４１→スイッチング素子Ｑ１ａ、Ｑ１ｂ→ヒートシンク５１→エミッタ端子Ｅ１１→連結部材１３ａ→負荷線９（Ｏ）である。電流経路ＣＰ２は、コレクタ端子Ｃ１（Ｐ）→ヒートシンク４１→スイッチング素子Ｑ１ａ、Ｑ１ｂ→ヒートシンク５１→エミッタ端子Ｅ１２→連結部材１３ｂ→コレクタ端子Ｃ２２→ヒートシンク４２→コレクタ端子Ｃ２１→連結部材１３ａ→負荷線９（Ｏ）である。このように、電流経路ＣＰ１、ＣＰ２とで主回路配線の抵抗成分が異なるため、ＤＣ電流のアンバランスが生じる虞がある。

同様に、電流経路ＣＰ３は、負荷線９（Ｏ）→連結部材１３ａ→コレクタ端子Ｃ２１→ヒートシンク４２→スイッチング素子Ｑ２ａ、Ｑ２ｂ→ヒートシンク５２→エミッタ端子Ｅ２（Ｎ）である。電流経路ＣＰ４は、負荷線９（Ｏ）→連結部材１３ａ→エミッタ端子Ｅ１１→ヒートシンク５１→エミッタ端子Ｅ１２→連結部材１３ｂ→コレクタ端子Ｃ２２→ヒートシンク４２→スイッチング素子Ｑ２ａ、Ｑ２ｂ→ヒートシンク５２→エミッタ端子Ｅ２（Ｎ）である。このように、電流経路ＣＰ３、ＣＰ４とで主回路配線の抵抗成分が異なるため、ＤＣ電流のアンバランスが生じる虞がある。

図１９は、図１８に示すモデルにおいて、モータロックが生じたときに出力端子に流れる電流のシミュレーション結果を示している。図１９（ａ）は、上アーム７Ｕ側を駆動させているときに、各出力端子に流れる電流を示している。図１９（ｂ）は、下アーム７Ｌ側を駆動させているときに、各出力端子に流れる電流を示している。図１９では、エミッタ端子Ｅ１１に流れる電流を実線、コレクタ端子Ｃ２１に流れる電流を破線、エミッタ端子Ｅ１２およびコレクタ端子Ｃ２２に流れる電流を一点鎖線で示している。

シミュレーションでは、負荷電流を１０００［Ａ］、上下アーム７の出力波形のデューティ比を５５％とした。また、抵抗Ｒ１〜Ｒ８の値を互いに等しい値であるｒとした。経路Ｆ１、Ｆ２の全抵抗値８ｒに対し、電流経路ＣＰ１の抵抗値はｒ、電流経路ＣＰ２の抵抗値は７ｒ、電流経路ＣＰ３の抵抗値は３ｒ、電流経路ＣＰ４の抵抗値は５ｒである。

よって、電流経路ＣＰ１のほうが、電流経路ＣＰ２よりも電流が流れやすい。スイッチング素子Ｑ１の駆動時において、エミッタ端子Ｅ１１のほうがエミッタ端子Ｅ１２よりも大きな電流が流れる。また、電流経路ＣＰ３のほうが、電流経路ＣＰ４よりも電流が流れやすい。スイッチング素子Ｑ２の駆動時において、コレクタ端子Ｃ２１のほうがコレクタ端子Ｃ２２よりも大きな電流が流れる。このように、経路Ｆ１を構成する出力端子、具体的にはエミッタ端子Ｅ１１およびコレクタ端子Ｃ２１側に電流が集中する。

スイッチング素子Ｑ１の駆動時には、上下アーム７から負荷へ電流が流れる。図１９（ａ）に示すように、ＰＷＭ周期のオン期間には、コレクタ端子Ｃ１（Ｐ）からスイッチング素子Ｑ１を介して負荷線９（Ｏ）に電流が流れる。エミッタ端子Ｅ１１には、１０００×７／８＝８７５［Ａ］の電流が流れる。オフ期間には、エミッタ端子Ｅ２（Ｎ）からダイオードＤ２を介して負荷線９（Ｏ）に電流が流れる。このとき、エミッタ端子Ｅ１１には、１０００×３／８＝３７５［Ａ］の電流が流れる。エミッタ端子Ｅ１１に流れる電流は、８７５［Ａ］（デューティ比５５％）、３７５［Ａ］（デューティ比４５％）の矩形波である。エミッタ端子Ｅ１１には、実効値換算で６９６［Ａ］の電流が流れる。

スイッチング素子Ｑ２の駆動時には、負荷から上下アーム７に電流が流れる。ＰＷＭ周期のオン期間には、負荷線９（Ｏ）からスイッチング素子Ｑ２を介してエミッタ端子Ｅ２（Ｎ）に電流が流れる。コレクタ端子Ｃ２１には、図１９（ｂ）に示すように、１０００×５／８＝６２５［Ａ］の電流が流れる。オフ期間には、負荷線９（Ｏ）からダイオードＤ１を介してコレクタ端子Ｃ１（Ｐ）に電流が流れる。このとき、コレクタ端子Ｃ２１には、１０００×１／８＝１２５［Ａ］の電流が流れる。コレクタ端子Ｃ２１に流れる電流は、６２５［Ａ］（デューティ比４５％）、１２５［Ａ］（デューティ比５５％）の矩形波である。コレクタ端子Ｃ２１には、実効値換算で４２９［Ａ］の電流が流れる。

このように、図１８に示すモデルでは、上アーム７Ｕのほうが下アーム７ＬよりもＤＣ電流のバランスが悪い。よって、ＤＣ電流のアンバランスにより電流が集中するエミッタ端子Ｅ１１およびコレクタ端子Ｃ２１の中でも、特にエミッタ端子Ｅ１１に大きな電流が流れる。エミッタ端子Ｅ１１のほうが、通電ストレスが大きい。

本実施形態の半導体モジュール１０は、先行実施形態同様、ヒートシンク５１、５２と主端子７１、７２との接合部として、はんだ接合部１２１と、はんだ接合部１２２を有している。はんだ接合部１２１は、ヒートシンク５１とエミッタ端子Ｅ１１、Ｅ１２のそれぞれとの間に形成されている。はんだ接合部１２２は、ヒートシンク５２とエミッタ端子Ｅ２との間に形成されている。電流が集中するエミッタ端子Ｅ１１およびコレクタ端子Ｃ２１のうち、エミッタ端子Ｅ１１には、はんだ接合部１２１が形成され、コレクタ端子Ｃ２１には、はんだ接合部が形成されていない。コレクタ端子Ｃ２１は、ひとつの部材としてヒートシンク４２と連続的に設けられている。たとえばエレクトロマイグレーション効果は、流れる電流が大きくなるほど高くなる。エミッタ端子Ｅ１１のほうが、コレクタ端子Ｃ２１よりも通電ストレスに対する耐性が低い。

そこで、本実施形態では、経路Ｆ１において、負荷線９の連なる位置（以下、基準位置と示す）からエミッタ端子Ｅ１１を介してヒートシンク５１までの配線抵抗の値が、基準位置からコレクタ端子Ｃ２１を介してヒートシンク４２までの配線抵抗の値よりも大きくなるように、基準位置が設定されている。図１６および図１７に示すように、本実施形態に係る半導体モジュール１０では、負荷線９が、略コの字（Ｕ字）状をなす連結部材１３ａのうち、コレクタ端子Ｃ２１との溶接部分に連なっている。基準位置は、出力分岐点とも称される。

図２０は、図１６および図１７に示す半導体モジュール１０の等価回路図である。連結部材１３ａにおいて、負荷線９が連なる基準位置ＢＰは、下アーム７Ｌ寄りに設けられている。図２０では、便宜上、基準位置ＢＰとコレクタ端子Ｃ２１との溶接部分の抵抗Ｒ４との間の配線抵抗をゼロとし、基準位置ＢＰを、連結部材１３ａの配線抵抗Ｒ２、Ｒ３と抵抗Ｒ４との間に設けている。

経路Ｆ１において、基準位置ＢＰから、エミッタ端子Ｅ１１およびはんだ接合部１２１を介して、ヒートシンク５１までの配線部分の抵抗値（第１抵抗値）は、抵抗Ｒ１、Ｒ２、Ｒ３の合計値である。基準位置ＢＰから、コレクタ端子Ｃ２１を介して、ヒートシンク４２までの配線部分の抵抗値（第２抵抗値）は、抵抗Ｒ４の値である。たとえば各抵抗Ｒ１〜Ｒ８の値がｒの場合、第１抵抗値は３ｒ、第２抵抗値はｒである。

以上により、通電ストレスに対する耐性が低いエミッタ端子Ｅ１１側の半導体装置１１において、エミッタ端子Ｅ１１、Ｅ１２のＤＣ電流のアンバランスを抑制することができる。エミッタ端子Ｅ１１、Ｅ１２のＤＣ電流のアンバランスの度合いを小さくすることができる。これにより、エミッタ端子Ｅ１１に形成されたはんだ接合部１２１への電流集中を抑制することができる。ＤＣ電流のアンバランスの抑制により、はんだ接合部１２１に流れる電流を小さくすることができる。したがって、２種類（２品番）の半導体装置１１、１２を備える半導体モジュール１０において、信頼性を向上することができる。

上記した負荷線９の配置により、コレクタ端子Ｃ２側においてＤＣ電流のアンバランスの度合いが大きくなり、コレクタ端子Ｃ２１に流れる電流が大きくなる。しかしながら、コレクタ端子Ｃ２１は、エミッタ端子Ｅ１１よりも通電ストレスに対する耐性が高い。よって、半導体モジュール１０全体として、信頼性を向上することができる。

なお、はんだ接合の有無により、エミッタ端子Ｅ１１のほうがコレクタ端子Ｃ２１よりも通電ストレスに対する耐性が低い例を示したが、これに限定されない。たとえば、コレクタ端子Ｃ２１がヒートシンク４２にはんだ接合され、コレクタ端子Ｃ２１のはんだ接合部の面積が、エミッタ端子Ｅ１１のはんだ接合部１２１の面積よりも大きくされてもよい。はんだ接合の有無、はんだ接合部の面積などにより、通電ストレスに対する耐性の大小が決定される。

本実施形態とは逆の構成、すなわち下アーム７Ｌ側のコレクタ端子Ｃ２１のほうが、上アーム７Ｕ側のエミッタ端子Ｅ１１よりも通電ストレスに対する耐性が低くされた構成としてもよい。この場合、経路Ｆ１において、基準位置ＢＰからヒートシンク４２までの配線抵抗値が、基準位置ＢＰからヒートシンク５１までの配線抵抗値よりも大きくなるように、負荷線９を設ければよい。たとえば、基準位置ＢＰを、連結部材１３ａにおいて上アーム７Ｕ寄りに設ければよい。

本実施形態では、連結部材１３ａ、１３ｂが、同一構造とされている。これによれば、負荷線９の基準位置ＢＰにより、ＤＣ電流のアンバランスを調整しやすい。同一構造の連結部材１３ａ、１３ｂを用い、溶接も同様に行うことで、経路Ｆ１全体の抵抗値と、経路Ｆ２全体の抵抗値とを、ほぼ等しくすることができる。

経路Ｆ１、Ｆ２の抵抗値が等しい場合、エミッタ端子Ｅ１１に流れる電流とコレクタ端子Ｃ２１に流れる電流とのクロスポイントにおける抵抗比率ｘが、モータロック時に設定される出力波形のデューティ比とほぼ一致することが明らかとなった。図２１は、モータロック時に設定される種々のデューティ比において、抵抗比率ｘとエミッタ端子Ｅ１１およびコレクタ端子Ｃ２１の実効値電流の比率の関係を示している。以下において、区別のため、クロスポイントの抵抗比率をｘ０と示す。

抵抗比率ｘは、経路Ｆ１全体の抵抗値に対する第１抵抗値の比率である。図２０において、抵抗Ｒ１〜Ｒ４の合計値を１とすると、抵抗Ｒ１、Ｒ２、Ｒ３の合計値がｘ、抵抗Ｒ４が（１−ｘ）である。モータロック時のデューティ比は、一般的に５０％程度（たとえば４０〜６０％の範囲の中）に設定される。デューティ比は、図２１（ａ）が５０％、図２１（ｂ）が５５％、図２１（ｃ）が６０％である。上記したシミュレーション結果は、図２１（ｂ）において、抵抗比率ｘが０．２５の場合の結果である。抵抗比率ｘ＝０．２５において、エミッタ端子Ｅ１１とコレクタ端子Ｃ２１との実効値電流の比率は０．６２：０．３８である。

図２１に示すように、いずれのデューティ比においても、クロスポイントの抵抗比率ｘ０とデューティ比Ｒｄが一致している。図２１（ａ）において、抵抗比率ｘ０は、０．５５である。図２１（ｂ）において、抵抗比率ｘ０は、０．５である。図２１（ｃ）において、抵抗比率ｘ０は、０．６である。

したがって、モータロック時に設定されるデューティ比をＲｄとすると、エミッタ端子Ｅ１１のほうが通電ストレスに対する耐性が低い場合、ｘ≧Ｒｄを満たすように、抵抗比率ｘ、すなわち基準位置ＢＰを設定するとよい。この関係を満たすことで、エミッタ端子Ｅ１１の実効値電流を、コレクタ端子Ｃ２１の実効値電流以下にすることができる。これにより、半導体モジュール１０の信頼性を向上することができる。ｘ＞Ｒｄを満たすと、エミッタ端子Ｅ１１の実効値電流を、コレクタ端子Ｃ２１の実効値電流未満にすることができる。これにより、半導体モジュール１０の信頼性をさらに向上することができる。

コレクタ端子Ｃ２１のほうが通電ストレスに対する耐性が低い場合、ｘ≦Ｒｄを満たすように、抵抗比率ｘ、すなわち基準位置ＢＰを設定するとよい。この関係を満たすことで、コレクタ端子Ｃ２１の実効値電流を、エミッタ端子Ｅ１１の実効値電流以下にすることができる。これにより、半導体モジュール１０の信頼性を向上することができる。ｘ＜Ｒｄを満たすと、コレクタ端子Ｃ２１の実効値電流を、エミッタ端子Ｅ１１の実効値電流未満にすることができる。これにより、半導体モジュール１０の信頼性をさらに向上することができる。

連結部材１３ａ、１３ｂが、同一構造の例を示したが、これに限定されない。経路Ｆ１、Ｆ２の抵抗値がほぼ等しい例を示したが、これに限定されない。連結部材１３ａ、１３ｂの構造が異なる構成にも適用できる。経路Ｆ１、Ｆ２の抵抗値が異なる構成にも適用できる。たとえば、幅、厚み、長さの少なくとも１つを、連結部材１３ａ、１３ｂの少なくとも一部において異ならせてもよい。たとえば同一構造の連結部材１３ａ、１３ｂを用いつつ、溶接抵抗（抵抗Ｒ１、Ｒ４、Ｒ５、Ｒ８）を異ならせることで、経路Ｆ１、Ｆ２の抵抗値が異なるようにしてもよい。連結部材１３ａ、１３ｂと出力端子との接続は溶接に限定されない。溶接以外の固定手段、たとえば接合部材による固定、締結などを用いてもよい。

たとえば、図２０において、経路Ｆ１側の抵抗Ｒ１〜Ｒ４の値をそれぞれｒ、経路Ｆ２側の抵抗Ｒ５〜Ｒ８の値をそれぞれ２ｒとしたときの、実効値電流の比率と抵抗比率ｘとの関係を図２２に示す。経路Ｆ１全体の抵抗値に対する経路Ｆ２全体の抵抗値の比をｋとすると、ｋ＝２である。デューティ比は、図２２（ａ）が５０％、図２２（ｂ）が５５％、図２２（ｃ）が６０％である。

図２２（ａ）に示すように、デューティ比が５０％の場合、クロスポイントの抵抗比率ｘ０はデューティ比Ｒｄと一致する。図２２（ｂ）および図２２（ｃ）に示すように、デューティ比が５５％、６０％の場合、抵抗比率ｘ０とデューティ比Ｒｄとにずれが生じている。抵抗比率ｘ０のほうがデューティ比Ｒｄよりも大きい値となっている。デューティ比が５５％の場合、抵抗比率ｘ０は０．６である。デューティ比が６０％の場合、抵抗比率ｘ０は０．７である。

経路Ｆ１、Ｆ２の抵抗値が一致しない場合、クロスポイントの抵抗比率ｘ０が、下記式１により決定される。
（式１）ｘ０＝｛（Ｒｄ−０．５）×ｋ＋０．５｝

したがって、エミッタ端子Ｅ１１のほうが通電ストレスに対する耐性が低い場合、下記式２を満たすように、抵抗比率ｘ、すなわち基準位置ＢＰを設定するとよい。
（式２）ｘ≧｛（Ｒｄ−０．５）×ｋ＋０．５｝

この関係を満たすことで、エミッタ端子Ｅ１１の実効値電流を、コレクタ端子Ｃ２１の実効値電流以下にすることができる。下記式３を満たすと、エミッタ端子Ｅ１１の実効値電流を、コレクタ端子Ｃ２１の実効値電流未満にすることができる。
（式３）ｘ＞｛（Ｒｄ−０．５）×ｋ＋０．５｝

コレクタ端子Ｃ２１のほうが通電ストレスに対する耐性が低い場合、下記式４を満たすように、抵抗比率ｘ、すなわち基準位置ＢＰを設定するとよい。
（式４）ｘ≦｛（Ｒｄ−０．５）×ｋ＋０．５｝

この関係を満たすことで、コレクタ端子Ｃ２１の実効値電流を、エミッタ端子Ｅ１１の実効値電流以下にすることができる。下記式５を満たすと、コレクタ端子Ｃ２１の実効値電流を、エミッタ端子Ｅ１１の実効値電流未満にすることができる。
（式５）ｘ＜｛（Ｒｄ−０．５）×ｋ＋０．５｝

上記した式１〜５の関係については、ｋ＝２以外においても成立する。たとえば、ｋ＝１．５の場合を、図２３に示す。デューティ比は、図２３（ａ）が５０％、図２３（ｂ）が５５％、図２３（ｃ）が６０％である。デューティ比が５０％の場合、クロスポイントの抵抗比率ｘ０はデューティ比Ｒｄと一致する。デューティ比が５５％の場合、抵抗比率ｘ０は０．５７５である。デューティ比が６０％の場合、抵抗比率ｘ０は０．６５である。いずれのデューティ比においても、クロスポイントの抵抗比率ｘ０は、上記した式１により算出される値と一致する。

ｋ＝０．５の場合を、図２４に示す。デューティ比は、図２４（ａ）が５０％、図２４（ｂ）が５５％、図２４（ｃ）が６０％である。デューティ比が５０％の場合、クロスポイントの抵抗比率ｘ０はデューティ比Ｒｄと一致する。デューティ比が５５％の場合、抵抗比率ｘ０は０．５２５である。デューティ比が６０％の場合、抵抗比率ｘ０は０．５５である。いずれのデューティ比においても、クロスポイントの抵抗比率ｘ０は、上記した式１により算出される値と一致する。なお、上記式１〜５の関係は、たとえばｋ＝１でも成立する。

負荷線９の位置は、上記例に限定されない。たとえばエミッタ端子Ｅ１１の通電ストレスに対する耐性が低い場合、図２５に示す変形例のように、連結部材１３ａを、コレクタ端子Ｃ２１との接続部分よりも延設し、この延設部分に負荷線９が連なる構成としてもよい。図２６に示す変形例のように、略コの字状をなす連結部材１３ａにおいて、エミッタ端子Ｅ１１およびコレクタ端子Ｃ２１との接続部を繋ぐ繋ぎ部に、負荷線９が連なる構成としてもよい。この場合、溶接抵抗に差を設ける、および／または、連結部材１３ａにおける接続部の幅を異ならせればよい。図２７に示す変形例のように、Ｙ方向において連結部材１３ａを反転させてもよい。

経路Ｆ１において、エミッタ端子Ｅ１１およびコレクタ端子Ｃ２１と連結部材１３ａとの接続数が同じ例を示したが、これに限定されない。エミッタ端子Ｅ１１とコレクタ端子Ｃ２１とで接続数を異ならせることで、基準位置ＢＰからの配線抵抗を調整することもできる。たとえば図２８に示す変形例では、板厚方向の表裏でコレクタ端子Ｃ２１に連結部材１３ａが接続されている。連結部材１３ａ、１３ｂの構造が互いに異なっている。コレクタ端子Ｃ２１は２つの接続部を有し、エミッタ端子Ｅ１１は１つの接続部を有している。２つの接続部により、コレクタ端子Ｃ２１の接続面積が大きい。これにより、抵抗Ｒ４の値が、抵抗Ｒ１の値よりも小さくなっている。

図２９に示す変形例のように、連結部材１３ａ、１３ｂが、ワイヤなどの細線１５によって電気的に接続された構成としてもよい。細線１５の抵抗値は、電流経路ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４を構成する他の要素の抵抗値に較べて十分に大きい。細線１５は、ＤＣ電流のバランスに大きな影響を与えない。

半導体装置１１、１２をＺ方向に積層配置する例を示したが、これに限定されない。たとえば図３０に示す変形例のように、平置きの状態で接続することもできる。図３０に示す符号Ｂ１は正極側のバスバーであり、符号Ｂ２は負極側のバスバーである。バスバーＢ１を介して、コレクタ端子Ｃ１が平滑コンデンサＣｓの正極側の端子に接続される。バスバーＢ２を介して、エミッタ端子Ｅ２が平滑コンデンサＣｓの負極側の端子に接続される。図３０では、封止樹脂体２１、２２など、半導体装置１１、１２の要素の一部を省略して図示している。

半導体装置１１、１２の構造は、両面放熱構造に限定されない。片面放熱構造にも適用できる。また、縦型構造のスイッチング素子に限定されず、横型構造のスイッチング素子（たとえばＬＤＭＯＳ）にも適用できる。片面放熱構造の場合、たとえば平置き状態での接続構造を採用することができる。

半導体装置１１、１２が複数の半導体素子３１、３２を備える例を示したが、これに限定されない。１つの半導体素子３１、３２を備える構成において、複数の経路、たとえば２つの経路Ｆ１、Ｆ２を有すると、ＤＣ電流のアンバランスを生じ得る。よって、半導体装置１１、１２が１つの半導体素子３１、３２のみを備える構成にも適用することができる。

半導体装置１１、１２が封止樹脂体２１、２２を備える例を示したが、これに限定されない。封止樹脂体２１、２２を備えない構成としてもよい。

（第３実施形態）
本実施形態において、先行実施形態と機能的におよび／または構造的に対応する部分および／または関連付けられる部分には、同一の参照符号を付与する。対応する部分および／または関連付けられる部分については、先行実施形態の説明を参照することができる。

図３１は、本実施形態に係る半導体装置１１、１２を示している。図３１では、便宜上、２つの半導体装置１１、１２を横並びで図示している。図３１では、図１２同様、封止樹脂体２１、２２内の要素を破線で示している。

半導体装置１１、１２の基本的な構成は、先行実施形態と同じである。半導体装置１１、１２は、両面放熱構造をなしている。Ｚ方向からの平面視において、ヒートシンク５１、５２の面積が、対応するヒートシンク４１、４２の面積よりも小さくされている。ヒートシンク５１（本体部５１ａ）の長手方向において、２つの半導体素子３１が並んで配置されている。同じく、ヒートシンク５２（本体部５２ａ）の長手方向において、２つの半導体素子３２が並んで配置されている。

半導体装置１１は、はんだ接合部１２１を有している。はんだ接合部１２１は、エミッタ端子Ｅ１のそれぞれとヒートシンク５１との間に形成されている。半導体装置１２は、はんだ接合部１２２を有している。はんだ接合部１２２は、エミッタ端子Ｅ２とヒートシンク５２との間に形成されている。

半導体装置１１、１２は、はんだ接合部１３１、１３２をさらに有している。はんだ接合部１３１は、ターミナル６１のそれぞれとヒートシンク５１との間に形成されている。はんだ接合部１３２は、ターミナル６２のそれぞれとヒートシンク５２との間に形成されている。図３１では、他と区別するために、はんだ接合部１２１、１２２、１３１、１３２にハッチングを施している。

ヒートシンク５１、５２の面積が、ヒートシンク４１、４２の面積よりも小さい場合、上記したように２ｎｄリフローによって、ヒートシンク５１、５２側のはんだ接合部が形成される。たとえば半導体装置１２を形成する場合、図３２に示すように、ヒートシンク４２を含む接続体を、はんだ９２ｃ、９２ｄが上になるように台座２００上に配置する。次いで、ヒートシンク５２を配置する。この配置状態で、２ｎｄリフローを行う。その際、部材の自重、冶具などにより、台座２００をＺ方向の位置基準としてヒートシンク４２の位置が決定する。

ヒートシンク５２については、台座２００上に冶具２０１で位置決めされて配置されるものの、Ｚ方向については、はんだの溶融時においてフリーである。ヒートシンク５２の重心Ｃｇ２と、ヒートシンク５２に接続されるはんだの表面張力との関係により、ヒートシンク５２に傾きが生じる虞がある。たとえばはんだ９２ｃ、９２ｄが同じタイミングで固まらないことも考えられる。はんだの液相から固相への体積変化が、傾きに影響を及ぼす虞がある。なお、半導体装置１１（ヒートシンク５１）についても同様である。図３２では、ヒートシンク４２、５２とはんだ９２ｃ、９２ｄに着目し、便宜上、他の要素をヒートシンク４２と一体的に図示している。

本実施形態に係る半導体装置１１では、ヒートシンク５１の主たるはんだ接合部が、ヒートシンク５１の重心Ｃｇ１を通る軸ＡＸ１１を対称軸として線対称配置されている。軸ＡＸ１１は、ヒートシンク５１の長手方向、すなわちＸ方向と半導体素子３１の板厚方向であるＺ方向とに直交している。同じく、半導体装置１２では、主たるはんだ接合部が、ヒートシンク５２の重心Ｃｇ２を通る軸ＡＸ１２を対称軸として線対称配置されている。軸ＡＸ１２は、ヒートシンク５２の長手方向、すなわちＸ方向と半導体素子３２の板厚方向であるＺ方向とに直交している。

この配置により、ヒートシンク５１、５２の長手方向において、重心Ｃｇ１、Ｃｇ２に対してほぼ同じ距離で、ほぼ同じ表面張力が作用する。これにより、長手方向の一方側と他方側とで、図３２に示すようにトルクがほぼ釣り合う。したがって、面積の大きいヒートシンク４１、４２をＺ方向において位置決めし、この状態でヒートシンク５１、５２のはんだ接合部を形成する際に、ヒートシンク４１、４２とヒートシンク５１、５２とが相対的に傾くのを抑制することができる。

特に長手方向において傾くのを抑制することができる。同じ傾きでも、長手方向のほうが短手方向よりも変位量が大きくなる。本実施形態によれば、変位量を抑制することができる。傾きの抑制により、たとえば放熱性を確保することができる。並列接続される半導体素子３１、３２において、配線インダクタンスのずれを抑制することができる。

本実施形態では、半導体装置１１が、ヒートシンク５１に形成されるはんだ接合部として、ヒートシンク５１と半導体素子３１とを電気的に接続するはんだ接合部１３１と、ヒートシンク５１とエミッタ端子Ｅ１とを電気的に接続するはんだ接合部１２１を有している。はんだ接合部１３１は、はんだ９１ｃを含んで形成され、はんだ接合部１２１は、はんだ９１ｄを含んで形成されている。半導体装置１１は、２つのはんだ接合部１３１と、２つのはんだ接合部１２１を有している。

２つのはんだ接合部１３１は、軸ＡＸ１１を対称軸として、線対称配置されている。これにより、ヒートシンク５１の長手方向において、はんだ９１ｃの表面張力のバランスがとれる。２つのはんだ接合部１２１は、軸ＡＸ１１を対称軸として、線対称配置されている。これにより、ヒートシンク５１の長手方向において、はんだ９１ｄの表面張力のバランスがとれる。以上により、ヒートシンク５１に長手方向の傾きが生じるのを抑制することができる。

同じく、半導体装置１２が、ヒートシンク５２に形成されるはんだ接合部として、ヒートシンク５２と半導体素子３２とを電気的に接続するはんだ接合部１３２と、ヒートシンク５２とエミッタ端子Ｅ２とを電気的に接続するはんだ接合部１２２を有している。はんだ接合部１３２は、はんだ９２ｃを含んで形成され、はんだ接合部１２２は、はんだ９２ｄを含んで形成されている。半導体装置１２は、２つのはんだ接合部１３２と、１つのはんだ接合部１２２を有している。

２つのはんだ接合部１３２は、軸ＡＸ１２を対称軸として、線対称配置されている。これにより、ヒートシンク５２の長手方向において、はんだ９２ｃの表面張力のバランスがとれる。はんだ接合部１２２は、軸ＡＸ１２を対称軸として、線対称配置されている。これにより、ヒートシンク５２の長手方向において、はんだ９２ｄの表面張力のバランスがとれる。以上により、ヒートシンク５２に長手方向の傾きが生じるのを抑制することができる。

本実施形態では、ヒートシンク５１との接続面積が大きい順に、少なくとも上位２つのはんだ接合部が、ヒートシンク５１の短手方向において軸ＡＸ２１と重なるように設けられている。軸ＡＸ２１は、ヒートシンク５１の短手方向、すなわちＹ方向とＺ方向とに直交し、且つ、重心Ｃｇ１を通る。表面張力が軸ＡＸ２１に近い位置で働くため、短手方向において、傾きを生じさせるトルクを小さくすることができる。これにより、ヒートシンク５１に短手方向の傾きが生じるのを抑制することができる。本実施形態では、すべてのはんだ接合部１３１が、軸ＡＸ２１上に設けられている。

同じく、ヒートシンク５２との接続面積が大きい順に、少なくとも上位２つのはんだ接合部が、ヒートシンク５２の短手方向において軸ＡＸ２２と重なるように設けられている。軸ＡＸ２２は、ヒートシンク５２の短手方向、すなわちＹ方向とＺ方向とに直交し、且つ、重心Ｃｇ２を通る。表面張力が軸ＡＸ２２に近い位置で働くため、短手方向において、傾きを生じさせるトルクを小さくすることができる。これにより、ヒートシンク５２に短手方向の傾きが生じるのを抑制することができる。本実施形態では、すべてのはんだ接合部１３２が、軸ＡＸ２２上に設けられている。

本実施形態では、はんだ接合部１２１、１２２が、軸ＡＸ２１、ＡＸ２２と重ならないように、短手方向において軸ＡＸ２１、ＡＸ２２とは離れた位置に設けられている。これにより、ヒートシンク５１、５２と、半導体素子３１、３２およびエミッタ端子Ｅ１、Ｅ２との接続構造を簡素化することができる。特に、半導体装置１１において、２つのはんだ接合部１２１が、軸ＡＸ２１に対して同じ側に配置されているため、構造を簡素化することができる。

本実施形態でも、図３１に示すように、封止樹脂体２１の側面２１ｃから、すべての主端子７１が突出している。そして、Ｚ方向からの平面視において、はんだ接合部１３１の中心１３１ｃが、短手方向において、軸ＡＸ２１よりもはんだ接合部１２１から離れた位置に設けられている。これにより、はんだ９１ｄの表面張力によるトルクを打ち消す側に、はんだ９１ｃの表面張力を作用させることができる。したがって、ヒートシンク５１の短手方向の傾きを効果的に抑制することができる。中心１３１ｃは、エミッタ電極３１ｅの中心とほぼ一致する。

同じく、封止樹脂体２２の側面２２ｃから、すべての主端子７２が突出している。そして、Ｚ方向からの平面視において、はんだ接合部１３２の中心１３２ｃが、短手方向において、軸ＡＸ２２よりもはんだ接合部１２２から離れた位置に設けられている。これにより、はんだ９２ｄの表面張力によるトルクを打ち消す側に、はんだ９２ｃの表面張力を作用させることができる。したがって、ヒートシンク５２の短手方向の傾きを効果的に抑制することができる。中心１３２ｃは、エミッタ電極３２ｅの中心とほぼ一致する。

なお、本実施形態において、ヒートシンク４１、４２、５１、５２が放熱部材に相当する。ヒートシンク４１、４２が第１部材に相当し、ヒートシンク５１、５２が第２部材に相当する。はんだ接合部１２１、１２２、１３１、１３２が複数のはんだ接合部に相当する。はんだ接合部１３１、１３２が第１接合部に相当し、はんだ接合部１２１、１２２が第２接合部に相当する。軸ＡＸ１１、ＡＸ１２が、軸、第１軸に相当する。軸ＡＸ２１、ＡＸ２２が第２軸に相当する。

放熱部材として、ヒートシンク４１、４２、５１、５２の例を示したがこれに限定されない。たとえばヒートシンク４１、４２およびヒートシンク５１、５２の少なくとも一方として、ＤＢＣ（Direct Bonded Copper）基板を採用することもできる。

半導体装置１１が備える半導体素子３１の個数、配置は、上記例に限定されない。半導体装置１２が備える半導体素子３２の個数、配置は、上記例に限定されない。３つ以上の半導体素子３１、３２を備えてもよい。４つの半導体素子３１を備えることで、図３３に示す変形例では、半導体装置１１が４つのはんだ接合部１３１を有している。

複数の半導体素子３１、３２の一部がＸ方向に並んで配置され、残りの半導体素子３１、３２が並んで配置された半導体素子３１、３２に対してＹ方向にずれて配置された構成を採用できる。この場合も、複数のはんだ接合部１３１、１３２が、軸ＡＸ１１、ＡＸ１２に対して線対称配置とされればよい。図３４に示す変形例では、半導体装置１１が３つのはんだ接合部１３１を有している。２つのはんだ接合部１３１が、軸ＡＸ１１に対して線対称配置となるように、Ｘ方向に並んで配置されている。残りのはんだ接合部１３１は、他の２つに対してＹ方向にずれて配置されるとともに、軸ＡＸ１１に対して線対称配置とされている。図３３、図３４では、便宜上、信号端子８１および吊りリード１０１ｂなどを省略している。図３３、図３４では、半導体装置１１を示したが、半導体装置１２に適用することもできる。

半導体装置１１、１２が、封止樹脂体２１、２２を備える例を示したが、これに限定されない。封止樹脂体２１、２２のない構成としてもよい。

（第４実施形態）
本実施形態において、先行実施形態と機能的におよび／または構造的に対応する部分および／または関連付けられる部分には、同一の参照符号を付与する。対応する部分および／または関連付けられる部分については、先行実施形態の説明を参照することができる。

先行実施形態に示した半導体装置１１は、ヒートシンク５１と主端子７１とのはんだ接合部１２１を有している。半導体装置１２は、ヒートシンク５２と主端子７２とのはんだ接合部１２２を有している。図３５では、一例として、半導体装置１２のはんだ接合部１２２周辺を模式的に示している。図３５では、電流の流れ実線矢印で示している。

図３５に示すように、ヒートシンク５２の継手部５２ｂと、エミッタ端子Ｅ２の対向部Ｅ２ａとの間にはんだ９２ｄが介在し、はんだ接合部１２２が形成されている。対向部Ｅ２ａのほうが継手部５２ｂよりも電流が流れにくいと、はんだ接合部１２２において、低抵抗である継手部５２ｂ内を、より遠くまで流れようとする動きが強まる。これにより、はんだ９２ｄにおいて、流れ方向手前より、奥側の電流密度が大きくなる。このように、はんだ９２ｄにおいて、電流が局所的に集中しやすい。

ヒートシンク５２およびエミッタ端子Ｅ２は、いずれも銅などの金属材料を用いて形成されている。ヒートシンク５２およびエミッタ端子Ｅ２は、少なくとも主成分金属が同じである。たとえば、対向部Ｅ２ａが継手部５２ｂよりも薄いと、対向部Ｅ２ａのほうが流れにくいため、はんだ接合部１２２において、継手部５２ｂ内をより遠くまで流れようとする動き流れが強まる。

継手部５２ｂと対向部Ｅ２ａは、板面同士が対向している。はんだ９２ｄは、継手部５２ｂと対向部Ｅ２ａの板面間に介在している。対向方向からの投影視において、継手部５２ｂにおける端子配置面（対向面）のほうが対向部Ｅ２ａよりも大きいと、はんだ接合部１２２において、継手部５２ｂ内をより遠くまで流れようとする流れが強まる。なお、半導体装置１１でも、同様な問題が生じる。はんだ９１ｄ、９２ｄにおいて、電流が局所的に集中すると、たとえばエレクトロマイグレーションが懸念される。

次に、図３６および図３７に基づき、本実施形態に係る半導体装置１１、１２について説明する。図３６では、便宜上、封止樹脂体２１、２２を省略している。図３７は、図３６のXXXVII-XXXVII線に沿う断面図である。図３７では、封止樹脂体２１、２２も含めて図示している。図３７は、先行実施形態の図５に対応している。

半導体装置１１のヒートシンク５１は、本体部５１ａと、継手部５１ｂを有している。２本のエミッタ端子Ｅ１は、対向部Ｅ１ａと、延設部Ｅ１ｂをそれぞれ有している。対向部Ｅ１ａは、板面同士が対向するように継手部５１ｂ上に配置されている。対向部Ｅ１ａは、はんだ９１ｄを介して継手部５１ｂに接続されている。延設部Ｅ１ｂは、対向部Ｅ１ａに連なっている。延設部Ｅ１ｂは、Ｙ方向であって継手部５１ｂから遠ざかる方向に延設されている。図３７に示すように、継手部５１ｂの厚みをｔａ１、対向部Ｅ１ａの厚みをｔｂ１とすると、少なくともはんだ接合部１２１において、厚みｔｂ１が厚みｔａ１以上（ｔｂ１≧ｔａ１）とされている。

本実施形態では、継手部５１ｂの厚みが、全域でほぼ均一とされている。また、対向部Ｅ１ａの厚みが、全域でほぼ均一とされている。そして、対向部Ｅ１ａの厚みｔｂ１が、継手部５１ｂの厚みｔａ１よりも厚く（ｔｂ１＞ｔａ１）されている。継手部５１ｂにおけるエミッタ端子Ｅ１の配置面は、対向部Ｅ１ａより大きくされている。継手部５１ｂは、２つの対向部Ｅ１ａに対応して、２つの凸部５１ｃを有している。凸部５１ｃは、Ｙ方向であって本体部５１ａから遠ざかる方向に突出している。

継手部５１ｂのＸ方向両端に、対向部Ｅ１ａの配置領域５１ｄが設けられている。継手部５１ｂにおいて、コレクタ端子Ｃ１と対向する領域は、対向部Ｅ１ａが配置されない非配置領域５１ｅとされている。Ｘ方向において、配置領域５１ｄ、非配置領域５１ｅ、配置領域５１ｄの順に設けられている。配置領域５１ｄの幅Ｗａ１と凸部５１ｃの幅は一致している。幅Ｗａ１は、Ｘ方向の長さである。

幅Ｗａ１は、継手部５１ｂの板厚方向および継手部５１ｂにおける電流の主たる流れ方向に直交する方向の長さである。幅Ｗａ１は、板厚方向および本体部５１ａからの継手部５１ｂの延設方向に直交する方向の長さである。配置領域５１ｄにおけるＹ方向の一部分、具体的には本体部５１ａから離れた部分が、凸部５１ｃをなしている。配置領域５１ｄは、それぞれ平面略矩形状をなしている。ＸＹ平面において、配置領域５１ｄの中央部分にはんだ９１ｄが接続され、中央部分を取り囲む周囲部分には、はんだ９１ｄが接続されていない。

対向部Ｅ１ａは、その一部にはんだ９１ｄが接続されている。対向部Ｅ１ａにおいて、接合部分は、エミッタ端子Ｅ１の長手方向の一端に設けられている。対向部Ｅ１ａの幅Ｗｂ１は、継手部５１ｂの配置領域５１ｄの幅Ｗａ１よりも狭くされている。すなわち、幅Ｗａ１が、幅Ｗｂ１よりも広く（Ｗａ１＞Ｗｂ１）されている。幅Ｗｂ１は、接合部分を含むＸ方向の長さである。幅Ｗｂ１は、板厚方向およびエミッタ端子Ｅ１の長手方向に直交する方向の長さである。

半導体装置１２のヒートシンク５２は、本体部５２ａと、継手部５２ｂを有している。１本のエミッタ端子Ｅ２は、対向部Ｅ２ａと、延設部Ｅ２ｂをそれぞれ有している。対向部Ｅ２ａは、板面同士が対向するように継手部５２ｂ上に配置されている。対向部Ｅ２ａは、はんだ９２ｄを介して継手部５２ｂに接続されている。延設部Ｅ２ｂは、対向部Ｅ２ａに連なっている。延設部Ｅ２ｂは、Ｙ方向であって継手部５２ｂから遠ざかる方向に延設されている。図３７に示すように、継手部５２ｂの厚みをｔａ２、対向部Ｅ２ａの厚みをｔｂ２とすると、少なくともはんだ接合部１２２において、厚みｔｂ２が厚みｔａ２以上（ｔｂ２≧ｔａ２）とされている。

本実施形態では、継手部５２ｂの厚みが、全域でほぼ均一とされている。また、対向部Ｅ２ａの厚みが、全域でほぼ均一とされている。そして、対向部Ｅ２ａの厚みｔｂ２が、継手部５２ｂの厚みｔａ２よりも厚く（ｔｂ２＞ｔａ２）されている。継手部５２ｂにおけるエミッタ端子Ｅ２の配置面は、対向部Ｅ２ａより大きくされている。継手部５２ｂは、対向部Ｅ２ａに対応して１つの凸部５２ｃを有している。凸部５２ｃは、Ｙ方向であって本体部５２ａから遠ざかる方向に突出している。

継手部５２ｂのＸ方向中央に、対向部Ｅ２ａの配置領域５２ｄが設けられている。継手部５２ｂにおいて、コレクタ端子Ｃ２と対向する領域は、対向部Ｅ２ａが配置されない非配置領域５２ｅとされている。Ｘ方向において、非配置領域５２ｅ、配置領域５２ｄ、非配置領域５２ｅの順に設けられている。配置領域５２ｄの幅Ｗａ２と凸部５２ｃの幅は一致している。幅Ｗａ２は、Ｘ方向の長さである。

幅Ｗａ２は、継手部５２ｂの板厚方向および継手部５２ｂにおける電流の主たる流れ方向に直交する方向の長さである。幅Ｗａ２は、板厚方向および本体部５２ａに対する継手部５２ｂの延設方向に直交する方向の長さである。配置領域５２ｄにおけるＹ方向の一部分、具体的には本体部５２ａから離れた部分が、凸部５２ｃをなしている。配置領域５２ｄは、平面略矩形状をなしている。ＸＹ平面において、配置領域５２ｄの中央部分にはんだ９２ｄが接続され、中央部分を取り囲む周囲部分には、はんだ９２ｄが接続されていない。

対向部Ｅ２ａの一部に、はんだ９２ｄが接続されている。対向部Ｅ２ａにおいて、接合部分は、エミッタ端子Ｅ２の長手方向の一端に設けられている。対向部Ｅ２ａの幅Ｗｂ２は、継手部５２ｂの配置領域５２ｄの幅Ｗａ２よりも狭くされている。すなわち、幅Ｗａ２が、幅Ｗｂ２よりも広く（Ｗａ２＞Ｗｂ２）されている。幅Ｗｂ２は、接合部分を含むＸ方向の長さである。幅Ｗｂ２は、板厚方向およびエミッタ端子Ｅ２の長手方向に直交する方向の長さである。

本実施形態に係る半導体装置１１、１２によれば、上記したように、対向部Ｅ１ａの厚みｔｂ１が継手部５１ｂの厚みｔａ１以上とされている。対向部Ｅ１ａが継手部５１ｂより薄い構成に較べて、対向部Ｅ１ａに電流が流れやすいため、はんだ９１ｄにおいて、電流が局所的に集中するのを抑制することができる。したがって、半導体装置１１の信頼性を向上することができる。同様に、対向部Ｅ２ａの厚みｔｂ２が継手部５２ｂの厚みｔａ２以上とされている。したがって、半導体装置１２の信頼性を向上することができる。

本実施形態では、継手部５１ｂにおけるエミッタ端子Ｅ１の配置面が、対向部Ｅ１ａより大きくされている。配置領域５１ｄの幅Ｗａ１が、対向部Ｅ１ａの幅Ｗｂ１よりも広くされている。はんだ９１ｄに電流が局所的に集中しやすい構成ながらも、上記したｔｂ１≧ｔａ１の関係を満たすことで、半導体装置１１の信頼性を向上することができる。同様に、継手部５２ｂにおけるエミッタ端子Ｅ２の配置面は、対向部Ｅ２ａより大きくされている。配置領域５２ｄの幅Ｗａ２が、対向部Ｅ２ａの幅Ｗｂ２よりも広くされている。はんだ９２ｄに電流が局所的に集中しやすい構成ながらも、上記したｔｂ２≧ｔａ２の関係を満たすことで、半導体装置１２の信頼性を向上することができる。

本実施形態では、半導体装置１１、１２が、対応する半導体素子３１、３２を複数備えている。複数の半導体素子３１が、はんだ９１ｂ、９１ｃを介して、同じ本体部５１ａに接続されている。はんだ９１ｄに電流が局所的に集中しやすい構成ながらも、上記したｔｂ１≧ｔａ１の関係を満たすことで、半導体装置１１の信頼性を向上することができる。複数の半導体素子３２が、はんだ９２ｂ、９２ｃを介して、同じ本体部５２ａに接続されている。はんだ９２ｄに電流が局所的に集中しやすい構成ながらも、上記したｔｂ２≧ｔａ２の関係を満たすことで、半導体装置１２の信頼性を向上することができる。

半導体装置１２では、エミッタ端子Ｅ２の本数が半導体素子３２の数よりも少なくされている。エミッタ端子Ｅ２の本数が、コレクタ端子Ｃ２の本数よりも少なくされている。半導体装置１２は、２つの半導体素子３２と、１本のエミッタ端子Ｅ２を備えている。このように、エミッタ端子Ｅ２、すなわち、はんだ接合部１２２のはんだ９２ｄに電流が局所的に集中しやすい構成ながらも、上記したｔｂ１≧ｔａ１の関係を満たすことで、半導体装置１１の信頼性を向上することができる。

図３７に示すように、本実施形態では、半導体装置１１において、エミッタ端子Ｅ１の対向部Ｅ１ａの厚みが、コレクタ端子Ｃ１の厚みよりも厚くされている。半導体装置１２において、エミッタ端子Ｅ２の対向部Ｅ２ａの厚みが、コレクタ端子Ｃ２の厚みよりも厚くされている。このように、主端子７１、７２において、エミッタ端子Ｅ１、Ｅ２の少なくとも対向部Ｅ１ａ、Ｅ２ａを、他の部分よりも厚くしている。したがって、コレクタ端子Ｃ１、Ｃ２とバスバーなどとの接続条件を変えずに、局所的な電流集中を抑制することができる。

次に、厚みｔａ１、ｔａ２、ｔｂ１、ｔｂ２のより好ましい関係について説明する。図３８はシミュレーションに用いたモデルを示している。図３９はシミュレーション結果を示している。半導体装置１２のはんだ接合部１２２周辺を簡素化して、モデルとした。図３８では、電流の主たる流れを実線矢印で示している。図３８（ａ）では、継手部５２ｂを流れる電流の主たる流れ方向、エミッタ端子Ｅ２を流れる電流の主たる流れ方向が同一である。すなわち、電流のなす角θが０°である。図３８（ｂ）ではθが９０°であり、図３８（ｃ）ではθが１８０°である。図３８（ａ）〜（ｃ）では、はんだ接合部１２２の幅が、エミッタ端子Ｅ２の幅Ｗｂ２と略一致している。

シミュレーションでは、幅Ｗａ２を１３ｍｍ、幅Ｗｂ２を１０ｍｍとした。また、継手部５２ｂの厚みｔａ２を０．５ｍｍとした。そして、エミッタ端子Ｅ２の厚みｔｂ２を種々変化させ、はんだ接合部１２２における電流密度の最大値を求めた。図３９（ａ）はθ＝０°、図３９（ｂ）はθ＝９０°、図３９（ｃ）はθ＝１８０°の結果を示している。

図３９（ａ）に示すように、θ＝０°の場合、ｔｂ２＜ｔａ２において、電流密度の最大値が最も大きい値を示した。ｔｂ２≧ｔａ２において、ｔｂ２＜ｔａ２よりも電流密度の最大値が小さい値を示した。また、厚みｔｂ２がｔａ２×（Ｗａ２／Ｗｂ２）付近において、電流密度の最大値が最も小さい値（最下点）を示した。

厚みｔａ２と等しいときの厚みをｔｂ２ｓ、最下点の厚みをｔｂ２ｍとすると、ｔｂ２ｓとｔｂ２ｍの差Δは、下記式で示される。
（式６）Δ＝ｔｂ２ｍ−ｔｂ２ｓ＝ｔａ２×{（Ｗａ２／Ｗｂ２）−１}

最下点を頂点とするΔの２倍の範囲内において、厚みｔｂ２は厚みｔａ２よりも厚くなる。この範囲は、下記式７で示される。
（式７）ｔａ２＜ｔｂ２≦ｔａ２×｛（２×Ｗａ２−Ｗｂ２）／Ｗｂ２｝

式７の関係を満たすことで、電流密度の最大値をより小さくすることができる。すなわち、はんだ接合部１２２中において電流が局所的に集中するのを効果的に抑制することができる。モデルではθ＝０°の例を示したが、電流の主たる流れ方向が完全一致の場合に限定されない。０°≦θ＜４５°の範囲、すなわち同一方向への電流成分が大きければ、効果を奏することができる。

θ＝９０°の場合も、図示を省略するが、ｔｂ２＜ｔａ２において、電流密度の最大値が最も大きい値を示した。図３９（ｂ）に示すように、ｔｂ２≧ｔａ２の範囲において、厚みｔｂ２を厚くするほど、電流密度の最大値が小さくなった。θ＝１８０°の場合も、図示を省略するが、ｔｂ２＜ｔａ２において、電流密度の最大値が最も大きい値を示した。図３９（ｃ）に示すように、ｔｂ２≧ｔａ２の範囲において、厚みｔｂ２を厚くするほど、電流密度の最大値が小さくなった。

このように、４５°≦θ≦１８０°においては、ｔｂ２≧ｔａ２の範囲において、厚みｔｂ２を厚くするほど、電流密度の最大値が小さくなる。特に、ｔｂ２＞ｔａ２を満たすようにすると、電流が局所的に集中するのを効果的に抑制することができる。なお、半導体装置１１についても、同様の効果を奏する。

半導体装置１１、１２において、エミッタ端子Ｅ１、Ｅ２の対向部Ｅ１ａ、Ｅ２ａの厚みを、延設部Ｅ１ｂ、Ｅ２ｂの厚みと略等しくしてもよい。エミッタ端子Ｅ１、Ｅ２を、全長で厚みが等しい構成としてもよい。

たとえば図４０に示す変形例のように、対向部Ｅ１ａの厚みを、延設部Ｅ１ｂの厚みよりも厚くしてもよい。延設部Ｅ１ｂの厚みは、継手部５１ｂの厚みｔａ１よりも薄くされている。エミッタ端子Ｅ１において、対向部Ｅ１ａが厚くされ、延設部Ｅ１ｂは薄くされている。これによれば、エミッタ端子Ｅ１についても、バスバーなどとの接続条件を変えずに、電流の局所的な集中を抑制することができる。また、全長で同一厚みとする構成に較べて、コストを低減することもできる。エミッタ端子Ｅ２についても同様である。

本実施形態に係る半導体装置１１、１２は、少なくとも、半導体素子と、半導体素子が電気的に接続された本体部および継手部を有する金属部材と、継手部にはんだ接合された端子を備えればよい。

半導体装置１１、１２が対応する半導体素子３１、３２を２つ備える例を示したが、これに限定されない。半導体素子３１，３２を１つのみ備えてもよいし、３つ以上の半導体素子３１，３２を備えてもよい。たとえば図３３に示したように、４つの半導体素子３１が同じヒートシンク４１、５１に電気的に接続された構成としてもよい。

複数の半導体素子３１、３２の配置は、上記例に限定されない。すべての半導体素子３１、３２がＸ方向に並んで配置される構成に限定されない。半導体素子３１の一部が、他の半導体素子３１に対してＹ方向にずれた配置された構成にも適用できる。半導体素子３２の一部が、他の半導体素子３２に対してＹ方向にずれた配置された構成にも適用できる。たとえば図３４に示した構成としてもよい。

半導体装置１１、１２が封止樹脂体２１、２２を備える例を示したが、これに限定されない。封止樹脂体２１、２２を備えない構成としてもよい。

半導体装置１１、１２の構造は、両面放熱構造に限定されない。片面放熱構造にも適用できる。また、縦型構造のスイッチング素子に限定されず、横型構造のスイッチング素子（たとえばＬＤＭＯＳ）にも適用できる。

（第５実施形態）
本実施形態において、先行実施形態と機能的におよび／または構造的に対応する部分および／または関連付けられる部分には、同一の参照符号を付与する。対応する部分および／または関連付けられる部分については、先行実施形態の説明を参照することができる。

先行実施形態では、ヒートシンクにおいて、主端子との接合部を囲むように、余剰はんだを収容する溝を設ける例を示した。溝に代えて、別の収容構造を採用してもよい。

本実施形態の半導体装置１１、１２の基本構成は、先行実施形態に記載の構成と同じである。半導体装置１１、１２は、配線部材を備えている。配線部材は、半導体素子３１、３２と電気的に接続され、配線機能を提供する。配線部材は、複数の導体部と、２つの導体部間に形成された接合部を有している。導体部は、半導体素子３１、３２を挟むように配置された少なくとも一組の放熱部と、放熱部に連なる複数の端子部を含んでいる。ヒートシンク４１、４２、５１、５２が放熱部に相当し、主端子７１、７２が端子部に相当する。また、はんだ接合部１２１、１２２が、接合部に相当し、はんだ９１ｄ、９２ｄが接合材に相当する。ヒートシンク４１、４２、５１、５２および主端子７１、７２が、配線部材に相当する。

＜余剰はんだの収容構造＞
図４１〜図４３に基づき、余剰はんだの収容構造について説明する。図４１は、本実施形態の半導体装置１１、１２において、エミッタ側のヒートシンク５１、５２を示している。図４２は、ヒートシンク５１を拡大した図である。図４３は、図４２のXLIII-XLIII線に対応する半導体装置１１の断面図である。図４３では、便宜上、封止樹脂体２１を省略している。本実施形態では、エミッタ側のヒートシンク５１、５２に、余剰はんだの収容構造を設けている。ヒートシンク５１、５２が第１導体部に相当し、エミッタ端子Ｅ１、Ｅ２が第２導体部に相当する。

ヒートシンク５１は、エミッタ端子Ｅ１と対向する側の面、すなわち実装面に、低濡れ領域１５１ａと、高濡れ領域１５１ｂを有している。図４１、４２などの平面図では、明確化のため、低濡れ領域にハッチングを施している。低濡れ領域１５１ａは高濡れ領域１５１ｂよりもはんだに対する濡れ性が低い領域である。低濡れ領域１５１ａは、高濡れ領域１５１ｂに隣接して設けられ、隣接よって高濡れ領域１５１ｂの外周の少なくとも一部を規定している。低濡れ領域１５１ａは、接合時にはんだが濡れ拡がり難い部分であり、高濡れ領域１５１ｂははんだが濡れ拡がりやすい部分である。

高濡れ領域１５１ｂは、半導体素子３１の板厚方向であるＺ方向の平面視において、エミッタ端子Ｅ１の接合部形成領域と重なる領域である重なり領域１５１ｃと、重なり領域１５１ｃに連なる領域であり、エミッタ端子Ｅ１の接合部形成領域と重なっていない領域である非重なり領域１５１ｄを有している。エミッタ端子Ｅ１の接合部形成領域は、対向部Ｅ１ａである。図示しないはんだ９１ｄは、対向部Ｅ１ａと重なり領域１５１ｃとの対向領域間に少なくとも介在し、接合部１３１は、重なり領域１５１ｃを主として形成される。

重なり領域１５１ｃおよび非重なり領域１５１ｃ含む高濡れ領域１５１ｂは、ヒートシンク５１の継手部５１ｂに形成されている。重なり領域１５１ｃおよび非重なり領域１５１ｃは、低濡れ領域１５１ａにより取り囲まれている。ヒートシンク５２は、２本のエミッタ端子Ｅ１との間に接合部１２１をそれぞれ形成する。ヒートシンク５２は、２つの重なり領域１５１ｃを有している。重なり領域１５１ｃのそれぞれは、Ｘ方向を長手方向とする平面略矩形状をなしている。２つの重なり領域１５１ｃはＸ方向に並んでいる。

非重なり領域１５１ｄは、収容領域１５１ｅを少なくとも含んでいる。収容領域１５１ｅは、重なり領域１５１ｃに連なっており、接合部１２１に対して余剰のはんだ９１ｄを収容する高濡れ領域１５１ｂである。本実施形態の収容領域１５１ｅは、２つの重なり領域１５１ｃに連なっている。２つの重なり領域１５１ｃの並び方向において、収容領域１５１ｅの一端が重なり領域１５１ｃのひとつに連なり、収容領域１５１ｅの他端が重なり領域１５１ｃの他のひとつに連なっている。このように、ひとつの収容領域１５１ｅが、２つの重なり領域１５１ｃに対して共通の領域として設けられている。

非重なり領域１５１ｄは、さらにフィレット形成領域１５１ｆを含んでいる。フィレット形成領域１５１ｆも、重なり領域１５１ｃに連なる高濡れ領域１５１ｂである。フィレット形成領域１５１ｆは、はんだ９１ｄのフィレットを形成可能なように設けられた、収容領域１５１ｅよりも幅の狭い領域である。フィレット形成領域１５１ｆが狭幅領域に相当する。

収容領域１５１ｅは重なり領域１５１ｃの一辺に連なっており、フィレット形成領域１５１ｆは重なり領域１５１ｃの残りの３辺に連なっている。重なり領域１５１ｃのそれぞれにおいて、Ｙ方向の両側の辺とＸ方向における外側の辺にフィレット形成領域１５１ｆが連なり、Ｘ方向における内側の辺に収容領域１５１ｅが連なっている。Ｘ方向内側とは２つの重なり領域１５１ｃの対向する側であり、外側とは非対向側である。このように、非重なり領域１５１ｄが重なり領域１５１ｃを取り囲んでいる。低濡れ領域１５１ａは、非重なり領域１５１ｄの外周を規定するように、非重なり領域１５１ｄに全周で隣接している。低濡れ領域１５１ａは、収容領域１５１ｅにおいて高濡れ領域１５１ｂの外周をなす部分に全域で隣接している。２つの重なり領域１５１ｃおよび収容領域１５１ｅを含む高濡れ領域１５１ｂは、Ｘ方向に沿って一直線状に設けられている。

非重なり領域１５１ｄの幅とは、重なり領域１５１ｃに対して連なる方向、すなわち重なり領域１５１ｃとの並び方向における長さである。収容領域１５１ｅの幅は、Ｘ方向の長さである。フィレット形成領域１５１ｆにおいて、たとえば重なり領域１５１ｆに対してＸ方向に並んだ部分の幅は、Ｘ方向の長さである。フィレット形成領域１５１ｆは、フィレットを形成できる程度の幅を有している。収容領域１５１ｅは、フィレット形成領域１５１ｆの幅に較べて十分に広い幅を有している。収容領域１５１ｅは、半導体装置１１の高さばらつきを吸収すべく、重なり領域１５１ｃと対向部Ｅ１ａとの対向間隔が最も狭くなったときのはんだ９１ｄの余剰分を収容できる幅を有している。収容領域１５１ｅは、２つの重なり領域１５１ｃの接合部１２１に対する余剰分を収容できる幅を有している。

ヒートシンク５１は、上記した高濡れ領域１５１ｂとは別に高濡れ領域１５１ｇを有している。高濡れ領域１５１ｂは、平面視においてターミナル６１が重なる領域である重なり領域１５１ｈと、重なり領域１５１ｈに連なる領域であり、ターミナル６１が重なっていない領域である非重なり領域１５１ｉを有している。ヒートシンク５１は、２つのターミナル６１（半導体素子３１）のそれぞれに対応して、２つの高濡れ領域１５１ｇを有している。非重なり領域１５１ｉは、非重なり領域１５１ｄ同様、収容領域１５１ｊと、フィレット形成領域１５１ｋを含んでいる。

収容領域１５１ｊは、重なり領域１５１ｈに連なり、重なり領域１５１ｈとターミナル６１との対向領域から溢れたはんだ９１ｃを収容する。収容領域１５１ｊは平面略矩形状をなす重なり領域１５１ｈの一辺に連なっており、フィレット形成領域１５１ｋは重なり領域１５１ｈの残りの３辺に連なっている。重なり領域１５１ｈのそれぞれにおいて、Ｘ方向の両側の辺とＹ方向における一方の辺にフィレット形成領域１５１ｋが連なり、Ｙ方向における残りの辺に収容領域１５１ｊが連なっている。

このように、非重なり領域１５１ｉが重なり領域１５１ｈを取り囲んでいる。低濡れ領域１５１ａは、非重なり領域１５１ｉの外周を規定するように、非重なり領域１５１ｉに全周で隣接している。低濡れ領域１５１ａは、収容領域１５１ｊにおいて高濡れ領域１５１ｂの外周をなす部分に全域で隣接している。２つの高濡れ領域１５１ｇは、それぞれ平面略矩形状をなしている。

フィレット形成領域１５１ｋは、収容領域１５１ｊよりも幅の狭い領域である。フィレット形成領域１５１ｋは、フィレットを形成できる程度の幅を有している。収容領域１５１ｊは、フィレット形成領域１５１ｆの幅に較べて十分に広い幅を有している。収容領域１５１ｊは、半導体装置１１の高さばらつきを吸収すべく、重なり領域１５１ｃｈとターミナル６１との対向間隔が最も狭くなったときのはんだ９１ｃの余剰分を収容できる幅を有している。

低濡れ領域１５１ａは、ヒートシンク５１の実装面において、高濡れ領域１５１ｂと２つの高濡れ領域１５１ｇを除く部分の全面に設けられている。なお、ヒートシンク５２は、ヒートシンク５１と同様の構成を有しているため、詳細な説明は省略する。ヒートシンク５２も、低濡れ領域１５２ａと、高濡れ領域１５２ｂ、１５２ｇを有している。低濡れ領域１５２ａは、高濡れ領域１５２ｂ、１５２ｇを除く部分の全面に設けられている。ヒートシンク５２は、ヒートシンク５１と同一形状（共通部品）であり、低濡れ領域１５１ａ、１５２ａのパターニングも互いに同じである。ヒートシンク５２は、ヒートシンク５１とは異なり、エミッタ端子Ｅ２の対向部Ｅ２ａとの重なり領域１５２ｃをひとつのみ有する。重なり領域１５２ｃは、Ｘ方向に沿って延びる高濡れ領域１５２ｂの中央付近に設けられている。

＜低濡れ領域＞
図４４に基づき、低濡れ領域について説明する。図４４は、図４３の領域XLIVを拡大した図である。図４４では、便宜上、はんだ９１ｄを省略して図示している。以下では、ヒートシンク５１を例に説明する。

ヒートシンク５１は、金属を含む母材１６０と、母材１６０の表面上に設けられた金属膜１６１および凹凸酸化膜１６２を有している。母材１６０は、ヒートシンク５１の主たる部分をなしている。母材１６０は、Ｃｕ系の材料を用いて形成されている。金属膜１６１は、母材１６０よりもはんだに対する濡れ性が高い材料を含んで形成されている。金属膜１６１は、ヒートシンク５１の実装面の全域に形成されている。凹凸酸化膜１６２は、実装面において局所的に形成されている。

凹凸酸化膜１６２は、金属膜１６１にレーザ光を照射することで、金属膜１６１上に局所的に形成されている。金属膜１６１は、母材１６０の表面のうち、たとえば露出面を除く面の全域に設けられている。金属膜１６１は、Ｎｉ（ニッケル）を主成分とする下地膜と、Ａｕ（金）を主成分とする上地膜を有している。本実施形態では、下地膜として、Ｐ（リン）を含む無電解Ｎｉめっき膜を採用している。凹凸酸化膜１６２から露出する金属膜１６１のうち、はんだが接触する部分の上地膜（Ａｕ）は、リフロー時にはんだ中に拡散する。金属膜１６１のうち、凹凸酸化膜１６２が形成される部分の上地膜（Ａｕ）は、凹凸酸化膜１６２を形成する際にレーザ光の照射により除去される。凹凸酸化膜１６２は、Ｎｉを主成分とする酸化物の膜である。たとえば、凹凸酸化膜１６２を構成する成分のうち、８０％がＮＩ_２Ｏ_３、１０％がＮｉＯ、１０％がＮｉとなっている。

凹凸酸化膜１６２は、ヒートシンク５１の実装面において、低濡れ領域１５１ａに形成されている。凹凸酸化膜１６２は、高濡れ領域１５１ｂ、１５１ｇには形成されていない。凹凸酸化膜１６２が、低濡れ領域１５１ａを提供している。凹凸酸化膜１６２から露出する金属膜１６１が、高濡れ領域１５１ｂ、１５１ｇを提供している。

図４４に示す符号１６１ａは、金属膜１６１の表面に形成された凹部である。凹部１６１ａは、パルス発振のレーザ光の照射により形成される。１パルスごとにひとつの凹部１６１ａが形成される。凹凸酸化膜１６２は、レーザ光の照射により、金属膜１６１の表層部分が溶融、気化し、蒸着することで形成される。凹凸酸化膜１６２は、金属膜１６１由来の酸化膜である。凹凸酸化膜１６２は、金属膜１６１の主成分の金属（Ｎｉ）の酸化物の膜である。凹凸酸化膜１６２は、凹部１６１ａを有する金属膜１６１の表面の凹凸に倣って形成されている。凹凸酸化膜１６２の表面には、凹部１６１ａの幅よりも細かいピッチで凹凸が形成されている。すなわち、非常に微細な凹凸（粗化部）が形成されている。

凹凸酸化膜１６２は、たとえば以下の製造方法により形成することができる。先ず、母材１６０上にＰ（リン）を含む無電解Ｎｉめっきを施したのち、Ａｕめっきを施して、金属膜１６１を得る。金属膜１６１の形成後、実装面に対してパルス発振のレーザ光を照射し、金属膜１６１の表面を溶融及び蒸発させる。

パルス発振のレーザ光は、エネルギー密度が０Ｊ／ｃｍ^２より大きく１００Ｊ／ｃｍ^２以下で、パルス幅が１μ秒以下となるように調整される。この条件を満たすには、ＹＡＧレーザ、ＹＶＯ_４レーザ、ファイバレーザなどを採用することができる。たとえばＹＡＧレーザの場合、エネルギー密度が１Ｊ／ｃｍ^２以上であればよい。無電解Ｎｉめっきの場合、たとえば５Ｊ／ｃｍ^２程度でも金属膜１６１を加工することができる。

このとき、レーザ光の光源とヒートシンク５１とを相対的に移動させることにより、レーザ光を複数の位置に順に照射する。レーザ光を照射し、金属膜１６１の表面を溶融、気化させることで、金属膜１６１の表面には、凹部１６１ａが形成される。金属膜１６１のうち、レーザ光を照射した部分の平均厚みは、レーザ光を照射しない部分の平均厚みよりも薄くなる。また、レーザ光のスポットに対応して形成される複数の凹部１６１ａは連なり、たとえば鱗状となる。

次いで、溶融した金属膜１６１の部分を凝固させる。具体的には、溶融して気化した金属膜１６１を、レーザ光が照射された部分やその周辺部分に蒸着させる。このように、溶融して気化した金属膜１６１を蒸着させることにより、金属膜１６１の表面上に凹凸酸化膜１６２を形成する。これにより、凹凸酸化膜１６２による低濡れ領域１５１ａと、凹凸酸化膜１６２から露出する金属膜１６１による高濡れ領域１５１ｂ、１５１ｇを有するヒートシンク５１を準備することができる。

ヒートシンク５２も、ヒートシンク５１と同様の構成を有している。ヒートシンク５１と同様の製造方法により、凹凸酸化膜１６２による低濡れ領域１５２ａと、凹凸酸化膜１６２から露出する金属膜１６１による高濡れ領域１５２ｂ、１５２ｇを有するヒートシンク５２を準備することができる。

＜第５実施形態のまとめ＞
先行実施形態に記載のように、両面放熱構造の半導体装置１１、１２は、冷却器によってＺ方向の両面側から挟まれる。よって、Ｚ方向において表面の高い平行度と表面間の高い寸法精度が求められる。このため、はんだ９１ｄ、９２ｄについては、半導体装置１１、１２の高さばらつきを吸収可能な量を配置する。すなわち、多めのはんだ９１ｄ、９２ｄを配置する。そして、２ｎｄリフロー時に、Ｚ方向に荷重を加えることで、半導体装置１１、１２の高さが所定高さとなるようにする。はんだ９１ｄ、９２ｄは、半導体装置１１、１２を構成する要素の寸法公差や組み付け公差による高さばらつきを吸収する。

たとえば、半導体装置１１の高さを所定高さにするために、はんだ９１ｄの全量が必要な場合、はんだ９１ｄの全量が、対向部Ｅ１ａと重なり領域１５１ｃとの対向領域内に、毛細管現象、表面張力などによって留まる。所定高さにするために、はんだ９１ｄが余る場合、毛細管現象、表面張力などの対向領域間に保持する力を超えた外力が印加されることで、はんだ９１ｄの一部が対向領域から外に溢れる。

本実施形態では、高濡れ領域１５１ｂである収容領域１５１ｅが重なり領域１５１ｃに連なっている。このため、余剰のはんだ９１ｄは、図４５に白抜き矢印で示すように重なり領域１５１ｃから収容領域１５１ｅに濡れ拡がりやすい。図４５中の白抜き矢印は、余剰はんだの流れ方向（溢れ方向）を示している。また、余剰のはんだ９１ｄは、低濡れ領域１５１ａにより濡れ拡がりが規制される。高濡れ領域１５１ｂに隣接する低濡れ領域１５１ａにより、収容領域１５１ｅへの濡れ拡がりが促進、および／または、収容領域１５１ｅ外への濡れ拡がりが抑制される。以上より、溝を設けなくとも、図４６に示すように、収容領域１５１ｅに余剰のはんだ９１ｄを収容することができる。図４６は、図４２のXLVI-XLVI線に対応する半導体装置１１の断面図である。図４６では、はんだ９１ｄが溢れた状態を示している。同様に、溝を設けなくとも、収容領域１５２ｅに余剰のはんだ９２ｄを収容することができる。

この結果、簡素な構成で余剰のはんだ９１ｄ、９２ｄを収容できる半導体装置１１、１２を提供することができる。溝形成のプレス加工が不要となるため、製造コストを低減することができる。

図４７は、図４２のXLVII-XLVII線に対応する半導体装置１１の断面図である。図４７では、便宜上、封止樹脂体２１を省略している。図４７では、本例（本実施形態の例）と参考例をとを示している。ヒートシンク５１とコレクタ端子Ｃ１の電位が異なるため、両者の間に封止樹脂体２１内において所定の絶縁距離ＤＩを確保する必要がある。コレクタ端子Ｃ１の屈曲部をＹ方向においてヒートシンク５１から遠ざけると絶縁距離ＤＩを確保することができるが、その反面、封止樹脂体２１の体格、ひいては半導体装置１１の体格が大きくなる。よって、コレクタ端子Ｃ１の屈曲部とヒートシンク５１（継手部５１ｂ）の端部との間の距離が、絶縁距離ＤＩとなるように配置するのが好ましい。

このような配置を採用すると、本例では、ヒートシンク５１の端部から重なり領域１５１ｃまでのクリアランスがＣＬ１となる。参考例の場合、余剰はんだを収容するための溝１５１ｒを有するため、重なり領域１５１ｃｒまでのクリアランスがＣＬ２となる。クリアランスＣＬ２は、クリアランスＣＬ１よりも長い。クリアランスＣＬ１は、たとえばクリアランスＣＬ２の半分程度の長さである。よって、本実施形態によれば、絶縁距離ＤＩを確保しつつ、エミッタ端子Ｅ１の延設方向において、半導体装置１１の体格を小型化することができる。なお、半導体装置１２（ヒートシンク５２）も、半導体装置１１（ヒートシンク５１）と同様の構成である。参考例では、本実施形態（本例）の要素と同一又は関連する要素について、本実施形態の符号の末尾にｒを付け加えて示している。以下の参考例においても同様である。

本実施形態では、ヒートシンク５１において、収容領域１５１ｅが重なり領域１５１ｃの一部のみに連なっている。そして、低濡れ領域１５１ａが、重なり領域１５１ｃと収容領域１５１ｅとの並び方向（Ｘ方）に直交するＹ方向の両側で高濡れ領域１５１ｂの外周に隣接し、重なり領域１５１ｃおよび収容領域１５１ｅを挟んでいる。両サイドに位置する低濡れ領域１５１ａが、余剰のはんだ９１ｄの流れのガイドとして機能する。低濡れ領域１５１ａのガイドにより、余剰のはんだ９１ｄは、重なり領域１５１ｃから収容領域１５１ｅに濡れ拡がりやすい。また、両サイドの低濡れ領域１５１ａにより、収容領域１５１ｅ内に余剰のはんだ９１ｄを保持しやすい。ヒートシンク５２についても同様である。

本実施形態では、ヒートシンク５１において、低濡れ領域１５１ａが、収容領域１５１ｅにおいて高濡れ領域１５１ｂの外周をなす部分に全域で隣接している。これにより、収容領域１５１ｅの外へはんだ９１ｄが濡れ拡がるのを抑制することができる。すなわち、余剰のはんだ９１ｄを、収容領域１５１ｅ内により確実に保持することができる。ヒートシンク５２についても同様である。

本実施形態では、ヒートシンク５１において、低濡れ領域１５１ａが、高濡れ領域１５１ｂの外周に全域で隣接している。これにより、余剰のはんだ９１ｄは、確実に収容領域１５１ｅに濡れ拡がり、収容領域１５１ｅ内に保持される。

図４８は、参考例を示している。この参考例では、ヒートシンク５１ｒ、５２ｒの継手部５１ｂｒ、５２ｂｒに、余剰はんだを収容する溝１５１ｒ、１５２ｒを設けている。ヒートシンク５１ｒは、継手部５１ｂｒのＸ方向両端付近に溝１５１ｒをそれぞれ有している。ヒートシンク５２ｒは、継手部５２ｂｒのＸ方向中央付近に溝１５１を有している。よって、ヒートシンク５１ｒ、５２ｒを共通化することができない。

これに対し、本実施形態では、ヒートシンク５１、５２を同一形状とし、かつ、低濡れ領域１５１ａ、１５２ａおよび高濡れ領域１５１ｂ、１５２ｂの濡れパターンも同一としている。すなわち、凹凸酸化膜１６２を形成するレーザ光の照射パターンも同一としている。図４５に示したように、半導体装置１１では、高濡れ領域１５１ｂにおいて、両端付近が重なり領域１５１ｃとなり、２つの重なり領域１５１ｃの間が収容領域１５１ｅとなる。半導体装置１２では、高濡れ領域１５２ｂにおいて、中央付近が重なり領域１５２ｃとなり、両サイドが収容領域１５２ｅとなる。ヒートシンク５１、５２の共通部品化により、製造コストを低減することができる。

本実施形態では、はんだに対する濡れ性の高い金属膜１６１に対し、レーザ光を局所的に照射して凹凸酸化膜１６２を設け、低濡れ領域１５１ａ、１５２ａを形成している。酸化膜（凹凸酸化膜１６２）は、金属膜１６１に較べて、はんだに対する濡れ性が低い。また、表面に微細な凹凸を有しているため、はんだとの接触面積が小さくなり、はんだの一部は表面張力によって球状になる。すなわち、接触角が大きくなる。よって、はんだに対する濡れ性が低い。以上により、凹凸酸化膜１６２は、低濡れ領域１５１ａ、１５２ａに好適である。レーザ光を用いるため、低濡れ領域１５１ａ、１５２ａ、高濡れ領域１５１ｂ、１５２ｂのパターニングが容易である。

さらに、凹凸酸化膜１６２の表面には、非常に微細な凹凸が形成されており、封止樹脂体２１、２２が絡みつき、アンカー効果が生じる。また、封止樹脂体２１、２２との接触面積が増える。よって、ヒートシンク５１、５２の凹凸酸化膜１６２を設けた部分において、封止樹脂体２１、２２との密着性が高まる。

なお、ヒートシンク５１、５２において、はんだ接合部１３１、１３２を形成する部分に、余剰のはんだ９１ｃ、９２ｃを収容する溝を設けてもよい。半導体装置１１、１２において半導体素子３１、３２の配置が同じであれば、溝の形状および配置を同一にすることができる。本実施形態では、はんだ接合部１３１、１３２を形成する部分にも、はんだ接合部１２１、１２２同様の余剰はんだの収容構造を適用している。よって、溝を設けなくとも、余剰のはんだ９１ｃ、９２ｃを収容領域１５１ｊ、１５２ｊに収容することができる。ヒートシンク５１、５２において、溝を形成するプレス加工を完全になくすことができる。

＜変形例＞
非重なり領域１５１ｄは、少なくとも収容領域１５１ｅを含めばよい。図４９に示すように、ヒートシンク５１において、非重なり領域１５１ｄからフィレット形成領域１５１ｆを排除した構成としてもよい。高濡れ領域１５１ｂは、重なり領域１５１ｃと、収容領域１５１ｅのみを有している。このような構成としても、上記実施形態と同等の効果を奏することができる。なお、ターミナル６１側の高濡れ領域１５１ｇも、同様にフィレット形成領域１５１ｋを排除した構成となっている。ヒートシンク５２についても同様である。

低濡れ領域１５１ａは、高濡れ領域１５１ｂの少なくとも一部に隣接すればよい。図５０に示すように、低濡れ領域１５１ａが、重なり領域１５１ｃと収容領域１５１ｅとの並び方向（Ｘ方）に直交するＹ方向の両側のみに設けられてもよい。低濡れ領域１５１ａは、Ｙ方向の両側で、重なり領域１５１ｃおよび収容領域１５１ｅにわたって延設され、重なり領域１５１ｃおよび収容領域１５１ｅを挟んでいる。図５０では、図４９同様、低濡れ領域１５１ａが、重なり領域１５１ｃおよび収容領域１５１ｅに対して連続的に隣接している。ヒートシンク５２についても同様である。

複数の重なり領域１５１ｃに対して収容領域１５１ｅを共通とする例を示したが、これに限定されない。図５１および図５２に示すように、収容領域１５１ｅを重なり領域１５１ｃごとに分けてもよい。低濡れ領域１５１ａは、高濡れ領域１５１ｂを２つに分割している。図５２は、図５１のLII-LII線に対応する半導体装置１１の断面図であり、図４６同様、はんだ９１ｄが溢れた状態を示している。この変形例によれば、低濡れ領域および高濡れ領域のパターンがヒートシンク５１、５２で異なるものとなる。しかしながら、共通パターン以外の点において、上記した構成と同等の効果を奏することができる。凹凸酸化膜１６２の場合、レーザ光の照射パターンを切り替えればよいため、同一形状のヒートシンク５１、５２を用いることができる。

収容領域１５１ｅは、重なり領域１５１ｃの少なくとも一部に連なればよい。重なり領域１５１ｃの四辺のひとつのみに収容領域１５１ｅが連なる例を示したが、これに限定されない。図５３に示すように、平面略矩形状をなす重なり領域１５１ｃの二辺に連なるように、収容領域１５１ｅを設けてもよい。これによれば、Ｘ方向の内側と、Ｙ方向の一方の側とに、余剰のはんだ９１ｄを逃がすことができる。余剰はんだ９１ｄを収容する体積を増やすことができる。なお、収容領域１５１ｅを、重なり領域１５１ｃの三辺に連なるようにしてもよい。また、収容領域１５１ｅを重なり領域１５１ｃの四辺に連なるようにしてもよい。たとえば、重なり領域１５１ｃを取り囲むように収容領域１５１ｅを環状に設けてもよい。この場合、収容領域１５１ｅが高濡れ領域１５１ｂの外周の全域をなす。共通の重なり領域１５１ｃに対して異なる辺に連なる収容領域１５１ｅ同士を、相互に分離してもよい。ヒートシンク５２についても同様である。

図５４に示すように、エミッタ端子Ｅ１の対向部Ｅ１ａの側面に凹凸酸化膜１６２を設けてもよい。凹凸酸化膜１６２により、低濡れ領域が形成される。よって、はんだ９１ｄがエミッタ端子Ｅ１の側面側に濡れ拡がるのを抑制することができる。また、ヒートシンク５１の実装面と側面とに設けた低濡れ領域１５１ａにより、高濡れ領域１５１ｂを規定してもよい。側面に低濡れ領域１５１ａを設けることで、その分、実装面を広く高濡れ領域１５１ｂとして活用することができる。よって、ヒートシンク５１の体格を小型化することも可能である。図５４では、エミッタ端子Ｅ１の側面およびヒートシンク５１の側面のそれぞれに凹凸酸化膜１６２を設ける例を示したが、いずれか一方のみを設けてもよい。ヒートシンク５２についても同様である。

一組の放熱部により挟まれる半導体素子の数は特に限定されない。たとえばヒートシンク４１、５１間にひとつの半導体素子３１のみが配置され、ヒートシンク４２、５２間にひとつの半導体素子３２のみが配置される構成にも、上記した余剰はんだの収容構造を適用することができる。３つ以上の半導体素子３１、３２が配置される構成にも適用することができる。

上記した余剰はんだの収容構造は、上アーム７Ｕを構成する半導体装置１１、下アーム７Ｌを構成する半導体装置１２に限定されない。すなわち、ひとつのアームを構成する半導体装置への適用に限定されない。たとえば図５５、図５６、および図５７に示すように、上下アーム７を構成する半導体素子３１、３２を備えた半導体装置１０Ａに適用してもよい。ひとつの半導体装置１０Ａにより、一相分の上下アーム７が構成される。図５６では、図５５に示す半導体装置１０Ａに対して、封止樹脂体２０を省略している。図５７は、図５５のLVII-LVII線に沿う断面図である。

半導体装置１０Ａは、上アーム７Ｕ側の半導体素子３１と、下アーム７Ｌ側の半導体素子３２を備えている。半導体素子３１のコレクタ電極３１ｃには、ヒートシンク４１がはんだ接合されている。半導体素子３１のエミッタ電極３１ｅには、ターミナル６１を介して、ヒートシンク５１がはんだ接合されている。同様に、半導体素子３２のコレクタ電極３２ｃには、ヒートシンク４２がはんだ接合されている。半導体素子３１のエミッタ電極３２ｅには、ターミナル６２を介して、ヒートシンク５２がはんだ接合されている。ヒートシンク４２は、半導体素子３２が接続された本体部と、本体部に連なる継手部４２ｅを有している。ヒートシンク５１は、半導体素子３１が接続された本体部と、本体部に連なる継手部５１ｆを有している。継手部４２ｅ、５１ｆはＺ方向において互いに対向するように配置され、はんだ９３を介して接続されている。ヒートシンク５２は、継手部５２ｂを有している。

封止樹脂体２０は、一面２０ａと、Ｚ方向において一面２０ａと反対の面である裏面２０ｂを有している。ヒートシンク４１、４２は、実装面とは反対の放熱面が一面２０ａと略面一の状態で、封止樹脂体２０から露出している。ヒートシンク５１、５２は、実装面とは反対の放熱面が裏面２０ｂと略面一の状態で、封止樹脂体２０から露出している。半導体装置１０Ａは、主端子７０として、コレクタ端子Ｃ１、エミッタ端子Ｅ２、および出力端子ＯＰ１をそれぞれ１本有している。コレクタ端子Ｃ１は、ヒートシンク４１に連なっており、出力端子ＯＰ１は、ヒートシンク４２に連なっている。エミッタ端子Ｅ２は、ヒートシンク５２の継手部５２ｂにはんだ接合されている。

そして、エミッタ側のヒートシンク５１、５２において、実装面に低濡れ領域１５１ａ、１５２ａが局所的に設けられている。低濡れ領域１５１ａは、継手部５１ｆにも設けられている。継手部５１ｆは、実装面側の面に、低濡れ領域１５１ａと高濡れ領域１５１ｂを有している。高濡れ領域１５１ｂは、継手部４２ｅとの重なり領域１５１ｃと、収容領域１５１ｅを有している。低濡れ領域１５１ａは、高濡れ領域１５１ｂを取り囲み、高濡れ領域１５１ｂの外周を規定している。継手部４２ｅ、５１ｆのはんだ接合部において、高さばらつきを吸収するために、継手部４２ｅ、５１ｆの対向領域から溢れた余剰のはんだ９３は、重なり領域１５１ｃから収容領域１５１ｅに濡れ拡がる。そして、余剰のはんだ９３は、収容領域１５１ｅに保持される。この構成では、継手部４２ｅ、５１ｆは、半導体装置１０Ａ内に設けられた端子部である。このように、上アーム７Ｕと下アーム７Ｌを電気的につなぐ端子部同士の接合部にも適用することができる。

図示しないが、エミッタ端子Ｅ２とヒートシンク５２（継手部５２ｂ）とのはんだ接合部にも、上記した余剰はんだの収容構造を適用することができる。図５５〜図５７では、ヒートシンク４２、５１にそれぞれ継手部４２ｅ、５１ｆを設け、継手部４２ｅ、５１ｆ同士をはんだ接合する例を示したが、これに限定されない。ヒートシンク４２、５１の一方のみに継手部（端子部）を設ける構成において、上記した余剰はんだの収容構造を適用してもよい。ヒートシンク４１、５１間に複数の半導体素子３１が互いに並列に配置される構成としてもよい。ヒートシンク５１、５２におけるターミナル６１，６２とのはんだ接合部に対して、上記した余剰はんだの収容構造を適用してもよい。半導体素子３２についても同様である。

半導体素子３１、３２と電気的に接続される配線部材として、ヒートシンク４１、４２、５１、５２の例を示したが、これに限定されない。セラミックスなどの絶縁体に、Ｃｕなどを材料とする導体が配置された配線基板を採用してもよい。図５８および図５９に示す半導体装置１０Ａは、半導体素子３１、３２を挟むように配置された配線基板４０、５０を備えている。配線基板４０、５０として、ＤＢＣ（Direct Bonded Copper）基板を採用している。配線基板４０、５０は、絶縁体４０ａ、５０ａと、導体４０ｂ、５０ｂを有している。導体４０ｂ、５０ｂは、Ｚ方向、換言すれば絶縁体の板厚方向において、少なくとも半導体素子３１、３２側の面（実装面）に配置されている。ここでは、実装面の裏面にも配置されている。図５９は、図５８をＸ４方向から見た平面図であり、主端子と配線基板とのはんだ接合部周辺を拡大している。

配線基板４０は、実装面に、電気的に分離された複数の導体４０ｂを有している。導体４０ｂのひとつに半導体素子３１のコレクタ電極３１ｃが接続され、導体４０ｂの他のひとつに半導体素子３２のコレクタ電極３２ｃが接続されている。同様に、配線基板５０も、実装面に、電気的に分離された複数の導体５０ｂを有している。導体５０ｂのひとつに半導体素子３１のエミッタ電極３１ｅが電気的に接続され、導体５０ｂの他のひとつに半導体素子３２のエミッタ電極３２ｅが電気的に接続されている。

コレクタ端子Ｃ１と、半導体素子３１が接続された導体４０ｂとの間に、はんだ接合部１２３が形成されている。出力端子ＯＰ１と、半導体素子３２が接続された導体４０ｂとの間に、はんだ接合部１２４が形成されている。エミッタ端子Ｅ２と、半導体素子３２が接続された導体５０ｂとの間に、はんだ接合部１２２が形成されている。半導体素子３１が接続された導体５０ｂと、半導体素子３２が接続された導体４０ｂとの間に、はんだ接合部１２５が形成されている。このように、半導体装置１０Ａは、２つの導体部の間に形成された接合部として、４つのはんだ接合部１２２〜１２５を有している。

図６０は、はんだ接合部１２４の周辺を示す平面図である。配線基板４０の導体４０ｂは、実装面に、低濡れ領域１４２ａと、高濡れ領域１４２ｂを有している。低濡れ領域１４２ａは、先に示した低濡れ領域１５１ａ、１５２ａに対応し、高濡れ領域１４２ｂは、高濡れ領域１５１ｂ、１５２ｂに対応している。高濡れ領域１４２ｂは、出力端子ＯＰ１の接合部形成領域と重なる重なり領域１４２ｃと、重なり領域１４２ｃに連なる非重なり領域１４２ｄを有している。非重なり領域１４２ｄは、収容領域１４２ｅのみを含んでいる。収容領域１４２ａは、平面略矩形状をなす重なり領域１４２ｃの一辺のみに連なっている。低濡れ領域１４２ａは、重なり領域１４２ｃおよび収容領域１４２ｅを取り囲み、高濡れ領域１４２ｂの外周に全域で隣接している。はんだ接合部１２４において、余剰はんだは、重なり領域１４２ｃから収容領域１４２ｅに濡れ拡がり、収容領域１４２ｅに保持される。

はんだ接合部１２４において、上記した余剰はんだの収容構造を適用する例を示したが、他のはんだ接合部１２２、１２３、１２５にも適用することができる。４つのはんだ接合部１２２〜１２５のすべてに上記した余剰はんだの収容構造を適用してもよいし、少なくともひとつに適用してもよい。ひとつのアームを構成する半導体装置（たとえば半導体装置１１、１２）において、ＤＢＣ基板などの配線基板４０、５０を用いてもよい。なお、先行実施形態において、ヒートシンク４１、４２、５１、５２に代えて、ＤＢＣ基板などの配線基板４０、５０を用いてもよい。配線部材として、ヒートシンクと配線基板との組み合わせも可能である。

レーザ照射による凹凸酸化膜１６２を設けることで、実装面の一部を、低濡れ領域１４２ａ、１５１ａ、１５２ａとする例を示したが、これに限定されない。たとえば、高濡れ領域１４２ｂ、１５１ｂ、１５２ｂにマスクを施した状態で、熱酸化処理を行い、低濡れ領域１４２ａ、１５１ａ、１５２ａに酸化膜を設けてもよい。酸化膜を設けた部分は、酸化膜を設けていない部分に対して、接合材（はんだ）に対する濡れ性が低下する。

ポリアミド樹脂やエポキシ樹脂などをパターニングすることで、樹脂の成膜した部分を低濡れ領域１４２ａ、１５１ａ、１５２ａ、成膜していない部分を高濡れ領域１４２ｂ、１５１ｂ、１５２ｂとしてもよい。なお、金属部材の表面に樹脂を成膜することで、プライマー効果により、封止樹脂体２０、２１、２２との密着性を向上することもできる。また、樹脂材料に代えて、はんだに対する濡れ性の低い無機材料（はんだを撥じく材料）を用いてもよい。粗化めっきを施した部分を低濡れ領域１４２ａ、１５１ａ、１５２ａ、施していない部分を高濡れ領域１４２ｂ、１５１ｂ、１５２ｂとしてもよい。

上記では、低濡れ領域１４２ａ、１５１ａ、１５２ａに選択的に処理を施し、濡れ性の低い膜を設ける例を示したが、高濡れ領域１４２ｂ、１５１ｂ、１５２ｂに選択的に処理を施してもよい。接合材に対する濡れ性の高い膜（たとえばめっき膜）を実装面の高濡れ領域１４２ｂ、１５１ｂ、１５２ｂに形成し、低濡れ領域１４２ａ、１５１ａ、１５２ａに濡れ性の高い膜を形成しない構成としてもよい。

接合材は、はんだに限定されない。ＡｇやＣｕなどの焼結型接合材、Ａｇペーストなどの導電性接着剤を用いてもよい。

（第６実施形態）
本実施形態において、先行実施形態と機能的におよび／または構造的に対応する部分および／または関連付けられる部分には、同一の参照符号を付与する。対応する部分および／または関連付けられる部分については、先行実施形態の説明を参照することができる。

先行実施形態では、並列接続される複数の半導体素子において、パッドの並び順が同一である例を示した。この並び順とは別の並び順を採用してもよい。

図６１は、本実施形態の半導体装置１１を示している。図６１は、図１２に対応している。半導体装置１１の基本構成は、先行実施形態に記載の構成と同じである。半導体装置１１は、Ｘ方向に並んで配置された２つの半導体素子３１（３１ａ、３１ｂ）を備えている。半導体素子３１は、図示しないエミッタ電極３１ｅの形成面に、５つのパッド３１ｐをそれぞれ有している。５つのパッド３１ｐは、Ｘ方向に沿って並んでいる。半導体素子３１は、パッド３１ｐとして、感温ダイオードのカソード電位用のカソードパッドＰ１、同じくアノード電位用のアノードパッドＰ２、ゲート電極用のゲートパッドＰ３、電流センス用の電流センスパッドＰ４、エミッタ電極３１ｅの電位を検出するケルビンエミッタパッドＰ５を、それぞれ有している。

スイッチング素子Ｑ１ａが形成された半導体素子３１ａのパッド３１ｐは、Ｘ５方向から見たときに、カソードパッドＰ１、アノードパッドＰ２、ゲートパッドＰ３、電流センスパッドＰ４、ケルビンエミッタパッドＰ５の順に並んでいる。スイッチング素子Ｑ１ｂが形成された半導体素子３１ｂのパッド３１ｐは、Ｘ５方向から見たときに、ケルビンエミッタパッドＰ５、電流センスパッドＰ４、ゲートパッドＰ３、アノードパッドＰ２、カソードパッドＰ１の順に並んでいる。

＜第６実施形態のまとめ＞
図６１に示す一点鎖線の矢印は主端子７１を流れる電流（主電流）の経路を示している。主電流の経路は、半導体素子３１を介して、コレクタ端子Ｃ１とエミッタ端子Ｅ１との間に形成される。実線矢印は信号端子８１を流れる電流（信号電流）の経路を示している。信号電流の経路は、半導体素子３１を介して、ゲートパッドＰ３に接続された信号端子８１とケルビンエミッタパッドＰ５に接続された信号端子８１との間に形成される。主電流が流れる回路と信号電流が流れる回路とは、磁気的に結合する。

本実施形態では、先行実施形態同様、２つの半導体素子３１ａ、３１ｂが軸ＡＸ１に対して線対称配置されている。また、軸ＡＸ１を対称軸として、コレクタ端子Ｃ１およびエミッタ端子Ｅ１がそれぞれ線対称配置されている。よって、半導体素子３１ａ側の主電流の経路と、半導体素子３１ｂ側の主電流の経路とは、軸ＡＸ１を対称軸としてほぼ線対称となる。

加えて、２つの半導体素子３１におけるパッド３１ｐの並び順が、軸ＡＸ１に対して線対称配置となっている。信号端子８１も、軸ＡＸ１に対して線対称配置となっている。よって、半導体素子３１ａ側の信号電流の経路と、半導体素子３１ｂ側の信号電流の経路とは、軸ＡＸ１を対称軸としてほぼ線対称となる。このため、磁気結合も、半導体素子３１ａ側と半導体素子３１ｂ側とでほぼ線対称となる。なお、２つの半導体素子３１ａ、３１ｂでパッド３１ｐの並び順を同じにした場合、磁気結合は非対称となる。

本実施形態では、信号電流回路の磁気結合の対称性、すなわち相互インダクタンスの対称性も考慮するため、ＡＣ電流のアンバランスを、より効果的に抑制することができる。

（第７実施形態）
本実施形態において、先行実施形態と機能的におよび／または構造的に対応する部分および／または関連付けられる部分には、同一の参照符号を付与する。対応する部分および／または関連付けられる部分については、先行実施形態の説明を参照することができる。

本実施形態では、配線部材において、半導体素子を挟むように配置された放熱部の形状に特徴がある。放熱部の形状は、エミッタ側の配線インダクタンスを高めるように工夫されている。

＜エミッタ側の配線インダクタンスの効果＞
エミッタ側の配線インダクタンスは、並列回路におけるＡＣ電流のアンバランスを緩和する機能を果たす。図６２は、下アーム７Ｌを構成する半導体装置１２の等価回路図である。半導体装置１２は、先行実施形態同様、２つの半導体素子３２（３２ａ、３２ｂ）を備えている。半導体素子３２ａとエミッタ端子Ｅ２との間には配線インダクタンスＬｅ２１が存在し、半導体素子３２ｂとエミッタ端子Ｅ２との間には配線インダクタンスＬｅ２２が存在する。このため、スイッチング時、すなわちＡＣ電流が流れる際、エミッタ電位が変動（上昇）する。

ここで、スイッチング素子Ｑ２ａのスイッチング速度をｄＩ１／ｄｔ、スイッチング素子Ｑ２ｂのスイッチング速度をｄＩ２／ｄｔとする。スイッチング時におけるエミッタ電位の変動量ΔＶｅは、スイッチング速度と配線インダクタンスとの乗算値に等しい。半導体素子３２ａ側の変動量ΔＶｅ１は、ΔＶｅ１＝Ｌｅ２１×（ｄＩ１／ｄｔ）となる。半導体素子３２ｂ側の変動量ΔＶｅ２は、ΔＶｅ２＝Ｌｅ２２×（ｄＩ２／ｄｔ）となる。

たとえば、配線インダクタンスＬｅ２１、Ｌｅ２２が互いに等しい場合について考える。スイッチング速度ｄＩ１／ｄｔ、ｄＩ２／ｄｔのずれにより、変動量ΔＶｅに差が生じる。配線インダクタンスＬｅ２１、Ｌｅ２２の値が大きいと変動量ΔＶｅの差が大きくなり、ゲート電圧Ｖｇｅに影響を及ぼす。たとえばｄＩ１／ｄｔ＞ｄＩ２／ｄｔの場合、変動量ΔＶｅ１が変動量ΔＶｅ２に対して大きくなり、ゲート電圧Ｖｇｅ１がゲート電圧Ｖｇｅ２よりも低くなる。このように、ゲート電圧ＶｇｅがＡＣ電流のアンバランス（偏り）を抑制する側にずれる。したがって、ＡＣ電流のアンバランスを抑制することができる。

配線インダクタンスＬｅ２１、Ｌｅ２２の値が小さい場合、変動量ΔＶｅの値が小さくなる。このため、スイッチング速度ｄＩ１／ｄｔ、ｄＩ２／ｄｔにずれが生じても、変動量ΔＶｅ１、ΔＶｅ２の差が小さい。したがって、配線インダクタンスによるアンバランス抑制の効果が弱まる。換言すれば、配線インダクタンスＬｅ２１、Ｌｅ２２の値が小さいと、スイッチング速度ｄＩ１／ｄｔ、ｄＩ２／ｄｔのずれ、すなわち素子特性差によって、ＡＣ電流のアンバランスが生じやすくなる。

＜ヒートシンクの形状＞
図６３は、本実施形態に係る半導体装置１２において、エミッタ側のヒートシンク５２およびエミッタ端子Ｅ２を示している。図６４は、コレクタ側のヒートシンク４２およびコレクタ端子Ｃ２を示している。コレクタ端子Ｃ２およびエミッタ端子Ｅ２の構成は、先行実施形態に記載の構成（たとえば図１２参照）と同じである。２つの半導体素子３２の配置も、同様である。ヒートシンク４２、５２の基本構成も、同様である。

図６３に示すように、本実施形態のヒートシンク５２は、スリット５２ｓを有している。スリット５２ｓは、ヒートシンク５２をＺ方向に貫通するとともに、本体部５２ａを２つのアイランド５２ｉに区画している。アイランド５２ｉのひとつは、半導体素子３２ａの搭載領域である。アイランド５２ｉの他のひとつは、半導体素子３２ｂの搭載領域である。本体部５２ａは、平面略矩形状をなしており、エミッタ端子Ｅ２が連なる側の第１長辺および第１長辺の反対に位置する第２長辺を有している。スリット５２ｓは、本体部５２ａの第２長辺に開口するとともに、第１長辺に向けてＹ方向に延設されている。

スリット５２ｓは、Ｙ方向において、２つの半導体素子３２の対向領域３２ｔを跨いでいる。すなわち、スリット５２ｓは、Ｙ方向において、半導体素子３２よりもエミッタ端子Ｅ２（対向部Ｅ２ａ）に近い位置まで延設されている。スリット５２ｓは、Ｘ方向において本体部５２ａ（ヒートシンク５２）のほぼ中央に設けられている。２つのアイランド５２ｉは、軸ＡＸ２を対称軸とする線対称配置となっている。スリット５２ｓは、切り欠き、分離領域と称されることがある。

図６４に示すように、本実施形態のヒートシンク４２は、スリット４２ｓを有している。スリット４２ｓは、ヒートシンク４２をＺ方向に貫通するとともに、２つのアイランド４２ｉに区画している。アイランド４２ｉのひとつは、半導体素子３２ａの搭載領域である。アイランド４２ｉの他のひとつは、半導体素子３２ｂの搭載領域である。ヒートシンク４２は、平面略矩形状をなしており、コレクタ端子Ｃ２が連なる側の第１長辺および第１長辺の反対に位置する第２長辺を有している。スリット４２ｓは、第１長辺に開口するとともに、第２長辺に向けてＹ方向に延設されている。スリット４２ｓは、スリット５２ｓの開口端とは反対側で開口している。

スリット４２ｓは、Ｙ方向において、２つの半導体素子３２の対向領域３２ｔを跨いでいる。すなわち、スリット４２ｓは、Ｙ方向において、半導体素子３２よりも第２長辺に近い位置まで延設されている。スリット４２ｓは、Ｘ方向において、ヒートシンク４２のほぼ中央に設けられている。２つのアイランド４２ｉは、軸ＡＸ２を対称軸とする線対称配置となっている。スリット４２ｓは、切り欠き、分離領域と称されることがある。

＜第７実施形態のまとめ＞
図６３に示す破線は、電流経路を示している。半導体素子３２ａ側の電流経路と、半導体素子３２ｂ側の電流経路とは、スリット５２ｓの存在により、スリット５２ｓの延設先で合流する。このように、ヒートシンク５２がスリット５２ｓを有することで、スリット５２ｓを有さない構成よりも、半導体素子３２ａ、３２ｂから２つの電流経路の合流部までの距離（配線長）を長くすることができる。換言すれば、スリット５２ｓを有さない構成よりも、合流部を遠ざけることができる。これにより、配線インダクタンスＬｅ２１、Ｌｅ２２の値を大きくすることができる。この結果、素子特性差によるＡＣ電流のアンバランスを抑制することができる。

本実施形態では、スリット５２ｓが、半導体素子３２の対向領域３２ｔを跨いでいる。よって、対向領域３２ｔ内において合流部が形成されない。これにより、合流部までの配線長を、さらに長くすることができる。よって、配線インダクタンスＬｅ２１、Ｌｅ２２の値をさらに大きくし、ひいては、上記した電流アンバランスの抑制効果を高めることができる。

本実施形態では、スリット５２ｓを含むヒートシンク５２が、軸ＡＸ２に対して線対称となっている。これにより、スリット５２ｓを設けつつ、半導体素子３２ａ側の電流経路と半導体素子３２ｂ側の電流経路とが線対称となる。これにより、配線インダクタンスＬｅ２１と配線インダクタンスＬｅ２２とがほぼ等しくなる。よって、ＡＣ電流のアンバランスを抑制することができる。

本実施形態では、スリット５２ｓにより、ヒートシンク５２を２つのアイランド５２ｉに区画している。複数のアイランド５２ｉが、一枚の金属板や導体内に構成されている。よって、構成を簡素化することができる。

図６５は、スリット４２ｓ、５２ｓを有さない参考例を示している。実線矢印は、コレクタ端子Ｃ２ｒと半導体素子３２ｒとの間の電流経路を示している。破線矢印は、エミッタ端子Ｅ２ｒと半導体素子３２ｒとの間の電流経路を示している。コレクタ端子Ｃ２１ｒと半導体素子３２ｂｒとの間を流れる電流と、半導体素子３２ｂｒとエミッタ端子Ｅ２ｒとの間を流れる電流とは、互いに逆向きの成分を有する。同様に、コレクタ端子Ｃ２２ｒと半導体素子３２ａｒとの間を流れる電流と、半導体素子３２ａｒとエミッタ端子Ｅ２ｒとの間を流れる電流とは、互いに逆向きの成分を有する。

このように、Ｘ方向において遠い位置関係にあるコレクタ端子Ｃ２ｒと半導体素子３２ｒとの間を流れる電流と、半導体素子３２ｒとエミッタ端子Ｅ２ｒとの間を流れる電流とは、互いに逆向きの成分を有する。よって、磁束打消しにより、配線インダクタンスが小さくなる。

本実施形態では、ヒートシンク５２にスリット５２ｓを設けることで、半導体素子３２とエミッタ端子Ｅ２との間の電流経路が、図６５に示す電流経路とは異なる経路となる。これにより、半導体素子３２とコレクタ端子Ｃ２との間を流れる電流と、半導体素子３２とエミッタ端子Ｅ２との間を流れる電流とで、互いに逆向きとなる成分を低減することができる。したがって、磁束打消しを低減することができる。換言すれば、相互インダクタンスがプラス側に作用する。この結果、配線インダクタンスＬｅ２１、Ｌｅ２２の値を大きくし、ひいては、素子特性差によるＡＣ電流のアンバランスを抑制することができる。

本実施形態では、ヒートシンク４２がスリット４２ｓを有している。よって、コレクタ端子Ｃ２と半導体素子３２との間に、図６４に実線矢印で示す電流経路が形成される。コレクタ端子Ｃ２２と半導体素子３２ａとの間には、スリット４２ｓを迂回する電流経路が形成される。同様に、コレクタ端子Ｃ２１と半導体素子３２ｂとの間には、スリット４２ｓを迂回する電流経路が形成される。

これにより、半導体素子３２とコレクタ端子Ｃ２との間を流れる電流と、半導体素子３２とエミッタ端子Ｅ２との間を流れる電流とで、互いに逆向きとなる成分を、スリット４２ｓを設けない構成に較べて低減することができる。これにより、配線インダクタンスＬｅ２１、Ｌｅ２２の値を大きくし、ひいては、素子特性差によるＡＣ電流のアンバランスを抑制することができる。

本実施形態では、スリット４２ｓが、半導体素子３２の対向領域３２ｔを跨いでいる。これにより、コレクタ端子Ｃ２２と半導体素子３２ａとの間に形成される電流経路は、略Ｊ字状をなす。同様に、コレクタ端子Ｃ２１と半導体素子３２ｂとの間に形成される電流経路も、略Ｊ字状をなす。したがって、逆向きの電流成分をさらに低減することができる。この結果、配線インダクタンスＬｅ２１、Ｌｅ２２の値をさらに大きくし、ひいては、上記した電流アンバランスの抑制効果を高めることができる。

本実施形態では、スリット４２ｓを含むヒートシンク４２が、軸ＡＸ２に対して線対称となっている。これにより、スリット４２ｓを設けつつ、半導体素子３２ａ側の電流経路と半導体素子３２ｂ側の電流経路とが線対称となる。これにより、配線インダクタンスＬｃ２１と配線インダクタンスＬｃ２２とがほぼ等しくなる。よって、ＡＣ電流のアンバランスを抑制することができる。

本実施形態では、スリット４２ｓにより、ヒートシンク４２を２つのアイランド４２ｉに区画している。複数のアイランド４２ｉが、一枚の金属板や導体内に構成されている。よって、構成を簡素化することができる。

＜変形例＞
ヒートシンク４２、５２にそれぞれスリット４２ｓ、５２ｓを設ける例を示したが、これに限定されない。ヒートシンク４２のみにスリット４２ｓを設け、ヒートシンク５２にスリット５２ｓを設けない構成としてもよい。ヒートシンク５２のみにスリット５２ｓを設け、ヒートシンク４２にスリット４２ｓを設けない構成としてもよい。

半導体装置１２にスリット４２ｓ、５２ｓを設ける例を示したが、これに限定されない。半導体装置１１において、スリットを設けない場合の電流経路は、図６５に示した参考例と同等となる。そこで、半導体装置１１において、ヒートシンク４１、５１の少なくとも一方にスリットを設けてもよい。上記した合流部を遠ざける効果、および／または、磁束打消しを低減する効果により、配線インダクタンスＬｅ１１、Ｌｅ１２の値を大きくすることができる。この結果、素子特性差によるＡＣ電流のアンバランスを抑制することができる。

たとえば、図１２に示した構成の半導体装置１１において、ヒートシンク４１にスリットを設けてもよい。このスリットは、コレクタ端子Ｃ１が連なる辺と反対の長辺に開口する。これにより、磁束打消しを低減し、これにより配線インダクタンスＬｅ１１、Ｌｅ１２の値を大きくすることができる。半導体装置１１において、ヒートシンク５１にスリットを設けてもよい。スリットは、２本のエミッタ端子Ｅ１が連なる長辺に開口する。

スリット４２ｓ、５２ｓを設けることで、ヒートシンク４２、５２において複数のアイランド４２ｉ、５２ｉを区画する例を示したが、これに限定されない。たとえば図６６に示すように、２つのヒートシンク５２を備える構成としてもよい。すなわち、ヒートシンク５２を、完全に２つの領域に分断してもよい。スリット５２ｓを設けた構成と同等の効果を奏することができる。

図６６に示すように、ヒートシンク５２は、アイランド５２ｉをそれぞれ有している。２つのヒートシンク５２の間には、Ｘ方向において所定のギャップが設けられている。２つのヒートシンク５２は、連結部材を介して電気的に接続される。図６６に示す例では、エミッタ端子Ｅ２が連結部材を兼ねている。エミッタ端子Ｅ２の対向部Ｅ２ａが、２つのヒートシンク５２を架橋している。これにより、部品点数を低減することができる。

図６７に示すように、２つのヒートシンク４２を備える構成としてもよい。すなわち、ヒートシンク４２を、完全に２つの領域に分断してもよい。スリット４２ｓを設けた構成と同等の効果を奏することができる。ヒートシンク４２のそれぞれがアイランド４２ｉを有している。２つのヒートシンク４２の間には、Ｘ方向において所定のギャップが設けられている。２つのヒートシンク４２は、連結部材４３を介して電気的に接続される連結部材４３が、２つのヒートシンク４２を架橋している。

なお、エミッタ端子Ｅ２とは別の連結部材を用いて２つヒートシンク５２（アイランド５２ｉ）を電気的に接続し、この連結部材にエミッタ端子Ｅ２を接続してもよい。半導体装置１１において、ヒートシンク４１、５１の分断構造を採用してもよい。

本実施形態においても、ヒートシンク４１、４２、５１、５２に代えて、ＤＢＣ基板などの配線基板４０、５０を用いてもよい。図６８、図６９、および図７０は、その一例である。図６８は、図６９および図７０のLXVIII-LXVIII線に対応する半導体装置の断面図である。図６８では、便宜上、封止樹脂体２２や信号端子８２を省略している。図６９は、コレクタ側の配線基板４０およびコレクタ端子Ｃ２を示し、図７０は、エミッタ側の配線基板５０およびエミッタ端子Ｅ２を示している。

図６８に示す半導体装置１２は、先行実施形態（たとえば図５９参照）同様、配線部材として、２つの半導体素子３２（３２ａ、３２ｂ）を挟むように配置された配線基板４０、５０を備えている。配線基板４０、５０は、ＤＢＣ基板である。配線基板４０、５０は、絶縁体４０ａ、５０ａと、導体４０ｂ、５０ｂを有している。導体４０ｂ、５０ｂは、Ｚ方向において、少なくとも実装面に配置されている。ここでは、実装面の裏面にも配置されている。

配線基板４０において、実装面側の導体４０ｂは、２つのアイランド４０ｉと、スリット４０ｓを有している。アイランド４０ｉおよびスリット４０ｓを有する導体４０ｂが、ヒートシンク４２に相当する。アイランド４０ｉがアイランド４２ｉに相当し、スリット４０ｓがスリット４２ｓに相当する。スリット４０ｓは、導体４０ｂを貫通しており、導体４０ｂを半導体素子３２ａの搭載領域であるアイランド４０ｉと、半導体素子３２ｂの搭載領域であるアイランド４０ｉと、に区画している。アイランド４０ｉのひとつにコレクタ端子Ｃ２１が接続され、アイランド４０ｉの他のひとつにコレクタ端子Ｃ２２が接続されている。

導体４０ｂは、たとえば平面略矩形状をなしている。スリット４０ｓは、コレクタ端子Ｃ２が連なる長辺に開口し、Ｙ方向に延設されている。スリット４０ｓは、半導体素子３２ａ、３２ｂの対向領域を跨いでいる。半導体素子３２、スリット４０ｓを含む導体４０ｂ、およびコレクタ端子Ｃ２は、上記した実施形態と同様の対称性を有している。

配線基板５０において、実装面側の導体５０ｂは、２つのアイランド５０ｉと、スリット５０ｓを有している。アイランド５０ｉおよびスリット５０ｓを有する導体５０ｂが、ヒートシンク５２に相当する。アイランド５０ｉがアイランド５２ｉに相当し、スリット５０ｓがスリット５２ｓに相当する。スリット５０ｓは、導体５０ｂを貫通しており、導体５０ｂを半導体素子３２ａの搭載領域であるアイランド５０ｉと、半導体素子３２ｂの搭載領域であるアイランド５０ｉに区画している。エミッタ端子Ｅ２は、導体５０ｂにおいて２つのアイランド５０ｉをつなぐ部分に接続されている。

導体５０ｂは、たとえば平面略矩形状をなしている。スリット５０ｓは、エミッタ端子Ｅ２が連なる辺とは反対の長辺に開口し、Ｙ方向に延設されている。スリット５０ｓは、半導体素子３２ａ、３２ｂの対向領域を跨いでいる。半導体素子３２、スリット５０ｓを含む導体５０ｂ、およびエミッタ端子Ｅ２は、上記した実施形態と同様の対称性を有している。

このように、配線基板４０、５０を用いた半導体装置１２においても、ヒートシンク４２、５２を用いた半導体装置１２と同等の効果を奏することができる。なお、配線部材として、ヒートシンクと配線基板を組み合わせてもよい。たとえば、ヒートシンク４２と配線基板５０（ＤＢＣ基板）を備える構成、配線基板４０とヒートシンク５２を備える構成としてもよい。半導体装置１１に適用することもできる。

（他の実施形態）
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。例えば、開示は、実施形態において示された部品および／または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および／または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および／または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内での全ての変更を含むものと解されるべきである。

明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。

７…上下アーム、７Ｕ…上アーム、７Ｌ…下アーム、９…負荷線、１０…半導体モジュール、１０Ａ、１１、１２…半導体装置、１３、１３ａ、１３ｂ…連結部材、１５…細線、２０、２１、２２…封止樹脂体、３１、３１ａ、３１ｂ、３２、３２ａ、３２ｂ…半導体素子、３１ｃ、３２ｃ…コレクタ電極、３１ｅ、３２ｅ…エミッタ電極、３１ｐ…パッド、３２ｔ…対向領域、４０、５０…配線基板、４０ａ、５０ａ…絶縁体、４０ｂ、５０ｂ、…導体、４０ｉ、５０ｉ…アイランド、４０ｓ、５０ｓ…スリット、４１、４２、５１、５２…ヒートシンク、５１ａ、５２ａ…本体部、５１ｂ、５２ｂ…継手部、５１ｃ、５２ｃ…凸部、５１ｄ、５２ｄ…配置領域、４２ｅ、５１ｅ、５２ｅ…継手部、４２ｉ、５２ｉ…アイランド、４２ｓ、５２ｓ…スリット、４３…連結部材、６１、６２…ターミナル、７０、７１、７２…主端子、７１ｍ…切り欠き、７１ｒ、７２ｒ…根元部分、８１、８２…信号端子、８１ｒ、８２ｒ…根元部分、９１ａ、９１ｂ、９１ｃ、９１ｄ、９１ｅ、９２ａ、９２ｂ、９２ｃ、９２ｄ、９３…はんだ、１０１、１０２…リードフレーム、１１１、１１２…ボンディングワイヤ、１２１、１２２、１２３、１２４、１２５…はんだ接合部、１３１、１３２…はんだ接合部、１３１ｃ、１３２ｃ…中心、１４２ａ…低濡れ領域、１４２ｂ…高濡れ領域、１４２ｃ…重なり領域、１４２ｄ…非重なり領域、１４２ｅ…収容領域、１５１ａ、１５２ａ…低濡れ領域、１５１ｂ、１５２ｂ…高濡れ領域、１５１ｃ、１５２ｃ…重なり領域、１５１ｄ、１５２ｄ…非重なり領域、１５１ｅ…収容領域、１５１ｆ…フィレット形成領域、１５１ｇ、１５１ｇ…高濡れ領域、１５１ｈ、１５２ｈ…重なり領域、１５１ｉ、１５２ｉ…非重なり領域、１５１ｊ…収容領域、１５１ｋ…フィレット形成領域、１５１ｒ、１５２ｒ…溝、１６０…母材、１６１…金属膜、１６１ａ…凹部、１６２…凹凸酸化膜、２００…台座、２０１…スペーサ、ＡＸ１、ＡＸ２、ＡＸ１１、ＡＸ１２、ＡＸ２１、ＡＸ２２…軸、Ｃ１、Ｃ２、Ｃ２１、Ｃ２２…コレクタ端子、Ｃｇ１、Ｃｇ２…重心、Ｄ１、Ｄ２…ダイオード、Ｅ１、Ｅ１１、Ｅ１２、Ｅ２…エミッタ端子、Ｅ１ａ、Ｅ２ａ…対向部、Ｅ１ｂ、Ｅ２ｂ…延設部、ＯＰ…出力端子、Ｐ１…カソードパッド、Ｐ２…アノードパッド、Ｐ３…ゲートパッド、Ｐ４…電流センスパッド、Ｐ５…ケルビンエミッタパッド、Ｑ１、Ｑ１ａ、Ｑ１ｂ、Ｑ２、Ｑ２ａ、Ｑ２ｂ…スイッチング素子

Claims (10)

1. 一面と、前記一面とは板厚方向において反対の裏面とに、主電極（３１ｃ、３１ｅ、３２ｃ、３２ｅ）をそれぞれ有する少なくともひとつの半導体素子（３１、３２）と、
   前記板厚方向において前記半導体素子を挟むように前記一面側および前記裏面側のそれぞれに配置され、対応する前記主電極と電気的に接続された少なくとも一組の放熱部（４１、４２、５１、５２）と、前記放熱部に連なる複数の端子部（Ｃ１、Ｃ２、Ｅ１、Ｅ２）と、を含む複数の導体部と、前記板厚方向において２つの前記導体部の間に接合材（９１ｄ、９２ｄ）が配置されて形成された少なくともひとつの接合部（１２１、１２２）と、を有する配線部材と、
   を備え、
   前記接合部の少なくともひとつにおいて、前記導体部のひとつである第１導体部（５１、５２）は、前記導体部の他のひとつである第２導体部（Ｅ１、Ｅ２）と対向する側の面に、高濡れ領域（１５１ｂ、１５２ｂ）と、前記板厚方向の平面視において前記高濡れ領域の外周を規定するように前記高濡れ領域に隣接して設けられ、前記高濡れ領域よりも前記接合材に対する濡れ性が低い低濡れ領域（１５１ａ、１５２ａ）と、を有し、
   前記高濡れ領域は、前記平面視において、前記第２導体部における前記接合部の形成領域と重なる領域であり、少なくとも一部に前記接合材が配置された重なり領域（１５１ｃ、１５２ｃ）と、前記重なり領域に連なり、前記第２導体部の接合部形成領域と重なっていない領域である非重なり領域（１５１ｄ、１５２ｄ）と、を有し、
   前記非重なり領域は、前記接合部に対して余剰の前記接合材を収容する収容領域（１５１ｅ、１５２ｅ）を少なくとも含む半導体装置。
2. 前記収容領域は、前記平面視において前記重なり領域の外周の一部のみに連なっており、
   前記低濡れ領域は、前記重なり領域と前記収容領域との並び方向および前記板厚方向に直交する方向において前記重なり領域と前記低濡れ領域との両方を挟むように、前記直交する方向の両側で前記高濡れ領域の外周に隣接している請求項１に記載の半導体装置。
3. 前記低濡れ領域は、前記収容領域において前記高濡れ領域の外周をなす部分に全域で隣接している請求項１または請求項２に記載の半導体装置。
4. 前記低濡れ領域は、互いに連なる前記重なり領域および前記非重なり領域を一体的に取り囲み、前記高濡れ領域の外周に全域で隣接している請求項１〜３いずれか１項に記載の半導体装置。
5. 前記第１導体部は、前記高濡れ領域として、２つの前記重なり領域と、２つの前記重なり領域の並び方向において前記重なり領域の間に設けられ、前記重なり領域のそれぞれに連なる前記収容領域と、を有する請求項１〜４いずれか１項に記載の半導体装置。
6. 前記第１導体部は、前記高濡れ領域として、２つの前記収容領域と、２つの前記収容領域の並び方向において前記収容領域の間に設けられ、前記収容領域のそれぞれに連なる前記重なり領域と、を有する請求項１〜４いずれか１項に記載の半導体装置。
7. 前記第１導体部において、前記高濡れ領域および前記低濡れ領域のうち、前記低濡れ領域のみに、前記接合材に対する濡れ性の低い膜が形成されている請求項１〜６いずれか１項に記載の半導体装置。
8. 前記第１導体部は、母材（１６０）と、前記母材の表面に形成された金属膜（１６１）と、前記金属膜の主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜（１６２）と、を有し、
   前記低濡れ領域のみに、前記接合材に対する濡れ性が低い膜として、前記凹凸酸化膜が形成されている請求項７に記載の半導体装置。
9. 前記非重なり領域は、前記収容領域のみを含む請求項１〜８いずれか１項に記載の半導体装置。
10. 前記非重なり領域は、前記収容領域と、前記収容領域とは異なる位置で前記重なり領域に連なり、前記重なり領域との並び方向の長さが前記収容領域よりも短い狭幅領域（１５１ｆ、１５２ｆ）と、を含む請求項１〜８いずれか１項に記載の半導体装置。

Images