JP7081724B2

JP7081724B2 - 電力変換装置

Info

Publication number: JP7081724B2
Application number: JP2021546101A
Authority: JP
Inventors: 健利行; 直之岸本
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2019-09-18
Filing date: 2019-09-18
Publication date: 2022-06-07
Anticipated expiration: 2039-09-18
Also published as: WO2021053746A1; JPWO2021053746A1

Description

本明細書が開示する技術は、電力変換装置に関する。

特開２０１４－１７１３４２号公報に、電力変換装置が開示されている。この電力変換モジュールは、キャパシタモジュールと、キャパシタモジュールに対して隣接配置された複数の半導体モジュールとを備える。各々の半導体モジュールには、複数のスイッチング素子が内蔵されており、それらのスイッチング素子が選択的にスイッチングされることによって、電力の変換が行われる。

上記のような電力変換装置では、キャパシタモジュールと半導体モジュールとの閉回路において、寄生インダクタンスに起因するサージ電圧の発生が問題となる。サージ電圧を避けるためには、キャパシタモジュールや半導体モジュールの寄生インダクタンスを低減する必要があるが、それらの寄生インダクタンスを完全に排除することはできない。そのことから、過大なサージ電圧を避けるためには、スイッチング速度を抑制する必要があり、電力変換装置での損失を増大させてしまう。本明細書では、電力変換装置において、サージ電圧を低減し得る新たな技術を提供する。

本明細書が開示する電力変換装置は、キャパシタモジュールと、前記キャパシタモジュールに対して第１方向の一方側に隣接配置された半導体モジュールとを備える。前記キャパシタモジュールは、誘電層を介して一対の導体層が巻き回されており、その軸心が前記第１方向に垂直な第２方向に沿って延びるキャパシタ素子と、前記キャパシタ素子の前記第２方向における一方側に位置しており、前記一対の導体層の一方に接続された第１電極と、前記キャパシタ素子の前記第２方向における他方側に位置しており、前記一対の導体層の他方に接続された第２電極とを有する。

前記半導体モジュールは、第１半導体素子と、前記第１方向において前記第１半導体素子を挟んで対向しており、前記第１半導体素子を介して電気的に接続された第１上側導体板及び第１下側導体板と、前記第１半導体素子に対して前記第２方向の前記他方側に位置する第２半導体素子と、前記第１方向において前記第２半導体素子を挟んで対向しており、前記第２半導体素子を介して電気的に接続された第２上側導体板及び第２下側導体板と、前記第１上側導体板と前記第２下側導体板とを互いに接続する継ぎ手部と、前記第１下側導体板から前記第２方向の前記一方側へ延びるとともに、前記キャパシタモジュールの前記第１電極に接続された第１電力端子と、前記第２上側導体板から前記第２方向の前記他方側へ延びるとともに、前記キャパシタモジュールの前記第２電極に接続された第２電力端子と、前記第１上側導体板と前記第２下側導体板と前記継ぎ手部の少なくとも一つに接続された第３電力端子とを有する。

上記した構造においても、キャパシタモジュールと半導体モジュールとの閉回路が存在しており、その閉回路に過渡的な電流が流れることがある。このとき、半導体モジュール内で各々の導体板に流れる電流の向きと、キャパシタモジュール内で各々の導電層に流れる電流の向きとが、互いに平行であって逆向きの関係となる。これにより、半導体モジュールの寄生インダクタンスと、キャパシタモジュールの寄生インダクタンスとを、互いに相殺させることができる。このように、二つのモジュールの間で寄生インダクタンスを相殺させることができれば、各々のモジュールに寄生インダクタンスが存在していても、全体としての寄生インダクタンスを限りなく小さくすることができる。その結果、電流の変化に対するサージ電圧の大きさが抑制されるので、例えばスイッチング速度を高めることによって、電力変換装置における損失を低減することができる。

本技術の一実施形態において、前記半導体モジュールは、前記第１半導体素子及び前記第２半導体素子を封止する封止体をさらに有してもよい。この場合、前記封止体は、前記キャパシタモジュールに対向する下面と、前記下面とは反対側に位置する上面とを有してもよい。そして、前記封止体の前記下面には、前記第１下側導体板と前記第２下側導体板とが露出していてもよい。

上記した実施形態において、前記封止体の前記上面には、前記第１上側導体板と前記第２上側導体板とが露出していてもよい。このような構成によると、前記第１半導体素子及び前記第２半導体素子の熱を、前記封止体の両面から外部へ放出することができる。

本技術の一実施形態において、前記第１半導体素子及び前記第２半導体素子は、それぞれスイッチング素子であってもよい。このような構成によると、前記半導体モジュールは、インバータやＤＣ／ＤＣコンバータにおいて、上下のアームを構成することができる。

上記した実施形態において、前記電力変換装置は、三つの前記半導体モジュールを備えてもよい。このような構成によると、前記電力変換装置は、三相インバータとして機能することができる。

本明細書が開示する技術は、３レベルインバータとして機能し得る、次の電力変換装置にも具現化される。この電力変換装置は、第１キャパシタモジュール及び第２キャパシタモジュールと、前記第１キャパシタモジュールに対して第１方向の一方側に隣接配置された第１半導体モジュールと、前記第２キャパシタモジュールに対して前記第１方向の前記一方側に隣接配置された第２半導体モジュールと、前記第１半導体モジュール及び第２半導体モジュールに対して前記第１方向の前記一方側に隣接配置された第３半導体モジュールとを備える。

前記第１キャパシタモジュール及び前記第２キャパシタモジュールの各々は、誘電層を介して一対の導体層が巻き回されており、その軸心が前記第１方向に垂直な第２方向に沿って延びるキャパシタ素子と、前記キャパシタ素子の前記第２方向における一方側に位置しており、前記一対の導体層の一方に接続された第１電極と、前記キャパシタ素子の前記第２方向における他方側に位置しており、前記一対の導体層の他方に接続された第２電極とを有する。ここで、前記第１キャパシタモジュールの前記第２電極は、前記第２キャパシタモジュールの前記第１電極に接続されている。

前記第１半導体モジュール、前記第２半導体モジュール及び前記第３半導体モジュールの各々は、第１半導体素子と、前記第１方向において前記第１半導体素子を挟んで対向しており、前記第１半導体素子を介して電気的に接続された第１上側導体板及び第１下側導体板と、前記第１半導体素子に対して前記第２方向の前記他方側に位置する第２半導体素子と、前記第１方向において前記第２半導体素子を挟んで対向しており、前記第２半導体素子を介して電気的に接続された第２上側導体板及び第２下側導体板と、前記第１上側導体板と前記第２下側導体板とを互いに接続する継ぎ手部と、前記第１下側導体板から前記第２方向の前記一方側へ延びる第１電力端子と、前記第２上側導体板から前記第２方向の前記他方側へ延びる第２電力端子と、前記第１上側導体板と前記第２下側導体板と前記継ぎ手部の少なくとも一つに接続された第３電力端子とを有する。

前記第１半導体モジュールの前記第１半導体素子は、スイッチング素子である。前記第１半導体モジュールの前記第２半導体素子は、ダイオードである。前記第１半導体モジュールの前記第１電力端子は、前記第１キャパシタモジュールの前記第１電極に接続されている。そして、前記第１半導体モジュールの前記第２電力端子は、前記第１キャパシタモジュールの前記第２電極に接続されている。

前記第２半導体モジュールの前記第１半導体素子は、ダイオードである。前記第２半導体モジュールの前記第２半導体素子は、スイッチング素子である。前記第２半導体モジュールの前記第１電力端子は、前記第２キャパシタモジュールの前記第１電極に接続されている。そして、前記第２半導体モジュールの前記第２電力端子は、前記第２キャパシタモジュールの前記第２電極に接続されている。

前記第３半導体モジュールの前記第１半導体素子は、スイッチング素子である。前記第３半導体モジュールの前記第２半導体素子は、スイッチング素子である。前記第３半導体モジュールの前記第１電力端子は、前記第１半導体モジュールの前記第３電力端子に接続されている。そして、前記第３半導体モジュールの前記第２電力端子は、前記第２半導体モジュールの前記第３電力端子に接続されている。

上記した構造によると、電力変換装置は、３レベルインバータの回路構造を有することができる。そして、この電力変換装置においても、隣接する二つのモジュールの間で寄生インダクタンスが相殺されることで、全体としての寄生インダクタンスが効果的に低減される。その結果、電流の変化に対するサージ電圧の大きさが抑制されるので、例えばスイッチング速度を高めることによって、電力変換装置における損失を低減することができる。

実施例１の電力変換装置１０の外観を模式的に示す図。

実施例１の電力変換装置１０の回路図を示す図。

キャパシタモジュール１２と半導体モジュール１４との断面構造を示す図。

キャパシタモジュール１２と半導体モジュール１４との回路図を示す図。

キャパシタモジュール１２と半導体モジュール１４との閉回路に流れる電流を模式的に示す断面図。図中の矢印Ａは、キャパシタ素子２０から第１半導体素子３０へと流れる電流を示す。図中の矢印Ｂは、第２半導体素子４０へキャパシタ素子２０へと流れる電流を示す。

キャパシタモジュール１２と半導体モジュール１４との閉回路に流れる電流を模式的に示す回路図。図中の矢印Ａ、Ｂは、図５と同じである。

実施例２の電力変換装置１１０の断面構造を示す図。

実施例２の電力変換装置１１０の回路構造を示す図。

実施例２の電力変換装置１１０に電流が流れる様子を示す図。

（実施例１）図面を参照して、実施例１の電力変換装置１０について説明する。本実施例の電力変換装置１０は、例えば電気自動車に採用され、直流電源と走行用モータとの間で電力変換を行うことができる。ここでいう電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。

図１－図４に示すように、本実施例の電力変換装置１０は、キャパシタモジュール１２と、三つの半導体モジュール１４、１６、１８を備えており、三相インバータの回路構造を有している。三つの半導体モジュール１４、１６、１８の各々は、キャパシタモジュール１２に対して上下方向の上側に隣接配置されている。

ここで、本実施例における上下方向（Ｘ軸方向）は、請求の範囲における第１方向に相当する。そして、本実施例における上側（＋Ｘ側）は、請求の範囲における第１方向の一方側に相当し、本実施例における下側（－Ｘ側）は、請求の範囲における第１方向の他方側に相当する。本実施例における左右方向（Ｙ軸方向）は、上下方向に対して垂直であり、請求の範囲における第２方向に相当する。そして、本実施例における左側（－Ｙ側）は、請求の範囲における第２方向の一方側に相当し、本実施例における右側（＋Ｙ側）は、請求の範囲における第２方向の他方側に相当する。本実施例における前後方向（Ｚ軸方向）は、上下方向及び左右方向に対して垂直であり、第３方向と称することがある。

キャパシタモジュール１２は、キャパシタ素子２０と、第１電極２２と、第２電極２４とを有する。キャパシタ素子２０は、一対の導体層２０ａ、２０ｂと誘電層２０ｃとを有し、誘電層２０ｃを介して一対の導体層２０ａ、２０ｂが巻き回された構造を有する。キャパシタ素子２０の軸心Ｃは、左右方向に沿って延びている。第１電極２２は、キャパシタ素子２０の左側に位置しており、一方の導体層２０ａに接続されている。第２電極２４は、キャパシタ素子２０の右側に位置しており、他方の導体層２０ｂに接続されている。特に限定されないが、本実施例のキャパシタ素子２０は、いわゆるフィルムキャパシタであり、第１方向に沿って圧縮されて成形されている。これにより、キャパシタ素子２０は、第１方向及び第２方向に垂直な第３方向（Ｚ軸方向）に沿って延びる偏平な形状を有する。また、第１電極２２及び第２電極２４の各々は、溶射によって成形されており、メタリコン電極とも称される。

三つの半導体モジュール１４、１６、１８は、キャパシタモジュール１２の上側に位置しており、前後方向に沿って配列されている。三つの半導体モジュール１４、１６、１８の各々は、互いに同一の構成を有するとともに、キャパシタモジュール１２に対して同様に接続されている。従って、以下では一つの半導体モジュール１４について説明し、他の半導体モジュール１６、１８の説明については省略する。

半導体モジュール１４は、第１半導体素子３０と、第２半導体素子４０と、それらを封止する封止体６０とを有する。封止体６０は、例えばエポキシ樹脂といった、絶縁体で構成されている。封止体６０は、概して板形状を有しており、上面６０ａと、上面６０ａの反対側に位置する下面６０ｂとを有する。封止体６０の下面６０ｂは、キャパシタモジュール１２に対向している。二つの半導体素子３０、４０は、左右方向に沿って横並びに配置されており、第２半導体素子４０は、第１半導体素子に対して右側に位置している。特に限定されないが、第１半導体素子３０と第２半導体素子４０には、互いに同一の構造を有する半導体素子が採用されている。

第１半導体素子３０及び第２半導体素子４０は、スイッチング素子であり、詳しくは、ＲＣ－ＩＧＢＴ（Reverse-Conducting Insulated Gate Bipolar Transistor）である。但し、他の実施形態として、第１半導体素子３０及び第２半導体素子４０の各々は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）といった他の種類のスイッチング素子、あるいは、ダイオードといった他の種類の半導体素子であってもよい。また、第１半導体素子３０及び第２半導体素子４０には、例えばシリコン基板、炭化シリコン基板又は窒化物半導体の基板といった、各種の半導体基板を採用することができる。

半導体モジュール１４は、第１上側導体板３２と、第１下側導体板３４と、第１導体スペーサ３６とをさらに有する。これらの第１上側導体板３２、第１下側導体板３４及び第１導体スペーサ３６は、金属（例えば銅）といった導体で構成されている。なお、第１上側導体板３２及び／又は第１下側導体板３４には、ＡＭＣ（Active Metal brazed Copper）基板といった絶縁回路基板が採用されてもよい。第１上側導体板３２と第１下側導体板３４とは、上下方向において第１半導体素子３０を挟んで対向している。そして、第１半導体素子３０は、封止体６０の内部において、それら二つの導体板３２、３４の各々へ電気的に接続されている。これにより、第１上側導体板３２と第１下側導体板３４とは、第１半導体素子３０を介して互いに電気的に接続されている。なお、第１上側導体板３２と第１半導体素子３０との間には、特に限定されないが、第１導体スペーサ３６が介挿されている。

半導体モジュール１４は、第２上側導体板４２と、第２下側導体板４４と、第２導体スペーサ４６とをさらに有する。これらの第２上側導体板４２、第２下側導体板４４及び第２導体スペーサ４６も、金属（例えば銅）といった導体で構成されている。なお、第２上側導体板４２及び／又は第２下側導体板４４にも、ＡＭＣ基板といった絶縁回路基板が採用されてもよい。第２上側導体板４２と第２下側導体板４４とは、上下方向において第２半導体素子４０を挟んで対向している。そして、第２半導体素子４０は、封止体６０の内部において、それら二つの導体板４２、４４の各々へ電気的に接続されている。これにより、第２上側導体板４２と第２下側導体板４４とは、第２半導体素子４０を介して互いに電気的に接続されている。なお、第２上側導体板４２と第２半導体素子４０との間には、特に限定されないが、第２導体スペーサ４６が介挿されている。

二つの上側導体板３２、４２は、左右方向に沿って横並びに位置しており、封止体６０の上面６０ａに露出している。二つの下側導体板３４、４４は、左右方向に沿って横並びに位置しており、封止体６０の下面６０ｂに露出している。これにより、それぞれの導体板３２、３４、４２、４４は、半導体素子３０、４０の熱を外部へ放出する放熱板としても機能する。なお、半導体素子３０、４０の配列と同様に、第２上側導体板４２及び第２下側導体板４４は、それぞれ第１上側導体板３２及び第１下側導体板３４に対して右側に位置している。

半導体モジュール１４は、継ぎ手部４８をさらに有する。継ぎ手部４８は、封止体６０の内部において、第１上側導体板３２と第２下側導体板４４とを互いに接続している。継ぎ手部４８は、金属（例えば銅）といった導体で構成されている。一例ではあるが、本実施例における継ぎ手部４８は、その一部が第１上側導体板３２と一体に形成されており、他の一部が第２下側導体板４４と一体に形成されており、それらが接合層（例えば、はんだ層）を介して互いに接合されている。

半導体モジュール１４は、第１電力端子５０と、第２電力端子５２と、第３電力端子５４とをさらに有する。第１電力端子５０は、第１下側導体板３４から左側へ延びるとともに、封止体６０の外部において、キャパシタモジュール１２の第１電極２２に接続されている。第２電力端子５２は、第２上側導体板４２から右側へ延びるとともに、封止体６０の外部において、キャパシタモジュール１２の第２電極２４に接続されている。そして、第３電力端子５４は、封止体６０の内部において、継ぎ手部４８に接続されている。なお、第３電力端子５４は、継ぎ手部４８に代えて、第１上側導体板３２又は第２下側導体板４４に接続されてもよい。概して、第１電力端子５０は、半導体モジュール１４の左側に位置しており、第２電力端子５２は、半導体モジュール１４の右側に位置している。そして、第３電力端子５４は、特に左右方向に関して、第１電力端子５０と第２電力端子５２との間に位置している。通常、第１電力端子５０は、直流電源の正極に接続され、第２電力端子５２は、直流電源の負極に接続される。そして、第３電力端子５４は、走行用モータといった三相交流負荷の一端子に接続される。

半導体モジュール１４はさらに、複数の第１信号端子５６と、複数の第２信号端子５８とをさらに有する（図１参照）。複数の第１信号端子５６と複数の第２信号端子５８とは、それぞれ半導体モジュール１４から上下方向の上側に向けて延びている。複数の第１信号端子５６には、特に限定されないが、第１半導体素子３０のゲートに接続されたゲート端子が含まれる。同様に、複数の第２信号端子５８には、第２半導体素子４０のゲートに接続されたゲート端子が含まれる。加えて、複数の第１信号端子５６と複数の第２信号端子５８とのそれぞれには、温度センサの出力信号を出力するものや、いわゆるセンス電流を出力するものが含まれる。

以上の構成により、本実施例の電力変換装置１０では、キャパシタモジュール１２内のキャパシタ素子２０の各導体層２０ａ、２０ｂと、半導体モジュール１４、１６、１８の各導体板３２、３４、４２、４４とが、互いに隣接するとともに、それぞれ左右方向に沿って延びている。これにより、図５、６に示すように、キャパシタモジュール１２と半導体モジュール１４との閉回路に電流が流れたときに、半導体モジュール１４内で各導体板３２、３４、４２、４４に流れる電流の向きと、キャパシタモジュール１２内で各導体層２０ａ、２０ｂに流れる電流の向きとが、互いに平行であって逆向きの関係となる。この点については、キャパシタ素子２０と他の半導体モジュール１６、１８との間においても同様である。

その結果、本実施例の電力変換装置１０では、半導体モジュール１４、１６、１８の寄生インダクタンスと、キャパシタモジュール１２の寄生インダクタンスとを、互いに相殺させることができる。このように、複数のモジュール１２、１４、１６、１８の間で寄生インダクタンスを相殺させることができれば、各々のモジュール１２、１４、１６、１８に寄生インダクタンスが存在していても、全体としての寄生インダクタンスを限りなく小さくすることができる。その結果、電流の変化に対するサージ電圧の大きさが抑制されるので、例えばスイッチング速度を高めることによって、電力変換装置１０における損失を低減することができる。

本実施例の電力変換装置１０は、三つの半導体モジュール１４、１６、１８を備えているが、半導体モジュール１４、１６、１８の数は特に限定されない。他の実施形態として、電力変換装置１０は、それらの半導体モジュール１４、１６、１８のうちの一つ又は二つのみを備えてもよいし、さらに別の半導体モジュールを備えてもよい。なお、単一の半導体モジュール１４を備える電力変換装置は、例えばリアクトル（インダクタ）と組み合わせて、例えばＤＣ－ＤＣコンバータとして機能することができる。あるいは、そのような電力変換装置を三つ組み合わせることで、本実施例と同様の三相インバータを構成することができる。

（実施例２）図７－図９を参照して、実施例２の電力変換装置１１０について説明する。本実施例の電力変換装置１１０についても、例えば電気自動車に採用され、直流電源と走行用モータとの間で電力変換を行うことができる。図７、図８に示すように、本実施例の電力変換装置１１０は、二つのキャパシタモジュール１１２、２１２と、三つの半導体モジュール３１４、４１４、５１４を備えており、３レベルインバータの回路構造を有している。例えば、この電力変換装置１１０を三つ組み合わせるで、三相の３レベルインバータを構成することができる。

二つのキャパシタモジュール１１２、２１２には、第１キャパシタモジュール１１２と第２キャパシタモジュール２１２が含まれる。第１キャパシタモジュール１１２及び第２キャパシタモジュール２１２は、前述した実施例１におけるキャパシタモジュール１２と同じ構成を有する。即ち、第１キャパシタモジュール１１２及び第２キャパシタモジュール２１２の各々は、キャパシタ素子１２０、２２０と、第１電極１２２、２２２と、第２電極１２４、２２４とを有する。キャパシタ素子１２０、２２０は、一対の導体層１２０ａ、１２０ｂ、２２０ａ、２２０ｂと、誘電層１２０ｃ、２２０ｃとを有し、誘電層１２０ｃ、２２０ｃを介して一対の導体層１２０ａ、１２０ｂ、２２０ａ、２２０ｂが巻き回された構造を有する。キャパシタ素子１２０、２２０の軸心Ｃは、それぞれ左右方向に沿って延びている。

第１電極１２２、２２２は、キャパシタ素子１２０、１２０の左側に位置しており、一方の導体層１２０ａ、１２０ｂに接続されている。第２電極１２４、２２４は、キャパシタ素子１２０、２２０の右側に位置しており、他方の導体層１２０ｂ、２２０ｂに接続されている。第１キャパシタモジュール１１２と第２キャパシタモジュール２１２は、左右方向に沿って配列されており、第１キャパシタモジュール１１２の第２電極１２４は、第２キャパシタモジュール２１２の第１電極２２２と電気的に接続されている。

三つの半導体モジュール３１４、４１４、５１４には、第１半導体モジュール３１４と第２半導体モジュール４１４と第３半導体モジュール５１４とが含まれる。第１半導体モジュール３１４は、第１キャパシタモジュール１１２に対して上側に隣接配置されている。第２半導体モジュール４１４は、第２キャパシタモジュール２１２に対して上側に隣接配置されている。そして、第３半導体モジュール５１４は、第１半導体モジュール３１４及び第２半導体モジュール４１４に対して上側に隣接配置されている。即ち、第３半導体モジュール５１４の一部は、第１半導体モジュール３１４に上側から対向しており、第３半導体モジュール５１４の他の一部は、第２半導体モジュール４１４に上側から対向している。

三つの半導体モジュール３１４、４１４、５１４の各々は、基本構造において互いに類似しており、実施例１における半導体モジュール１４、１６、１８とも類似している。従って、特に言及がない限り、三つの半導体モジュール３１４、４１４、５１４の各々には、実施例１における半導体モジュール１４、１６、１８と同じ構成を採用することができる。

三つの半導体モジュール３１４、４１４、５１４の各々は、第１半導体素子３３０、４３０、５３０と、第１半導体素子３３０、４３０、５３０に対して右側に位置する第２半導体素子３４０、４４０、５４０と、それらを封止する封止体３６０、４６０、５６０を備える。封止体３６０、４６０、５６０は、概して板形状を有しており、上面３６０ａ、４６０ａ、５６０ａと、その反対側に位置する下面３６０ｂ、４６０ｂ、５６０ｂとを有する。

三つの半導体モジュール３１４、４１４、５１４の各々は、第１上側導体板３３２、４３２、５３２と、第１下側導体板３３４、４３４、５３４と、第１導体スペーサ３３６、４３６、５３６とをさらに有する。第１上側導体板３３２、４３２、５３２と第１下側導体板３３４、４３４、５３４とは、上下方向において第１半導体素子３３０、４３０、５３０を挟んで対向しており、第１半導体素子３３０、４３０、５３０を介して互いに電気的に接続されている。第１上側導体板３３２、４３２、５３２と第１半導体素子３３０、４３０、５３０との間には、特に限定されないが、第１導体スペーサ３３６、４３６、５３６が介挿されている。

三つの半導体モジュール３１４、４１４、５１４の各々は、第２上側導体板３４２、４４２、５４２と、第２下側導体板３４４、４４４、５４４と、第２導体スペーサ３４６、４４６、５４６とをさらに有する。第２上側導体板３４２、４４２、５４２と第２下側導体板３４４、４４４、５４４とは、上下方向において第２半導体素子３４０、４４０、５４０を挟んで対向しており、第２半導体素子３４０、４４０、５４０を介して互いに電気的に接続されている。第２上側導体板３４２、４４２、５４２と第２半導体素子３４０、４４０、５４０との間には、特に限定されないが、第２導体スペーサ３４６、４４６、５４６が介挿されている。

三つの半導体モジュール３１４、４１４、５１４の各々において、二つの上側導体板３３２、３４２、４３２、４４２、５３２、５４２は、左右方向に沿って横並びに位置しており、封止体３６０、４６０、５６０の上面３６０ａ、４６０ａ、５６０ａに露出している。二つの下側導体板３３４、３４４、４３４、４４４、５３４、５４４は、左右方向に沿って横並びに位置しており、封止体６０、４６０、５６０の下面３６０ｂ、４６０ｂ、５６０ｂに露出している。第２上側導体板３４２、４４２、５４２及び第２下側導体板３４４、４４４、５４４は、それぞれ第１上側導体板３３２、４３２、５３２及び第１下側導体板３３４、４３４、５３４に対して右側に位置している。また、第１半導体モジュール３１４の第２上側導体板３４２は、第３半導体モジュール５１４の第１下側導体板５３４に対向している。そして、第２半導体モジュール４１４の第１上側導体板４３２は、第３半導体モジュール５１４の第２下側導体板５４４に対向している。

三つの半導体モジュール３１４、４１４、５１４の各々は、継ぎ手部３４８、４３８、５３８をさらに有する。継ぎ手部３４８、４３８、５３８は、封止体３６０、４６０、５６０の内部において、第１上側導体板３３２、４３２、５３２と第２下側導体板３４４、４４４、５４４とを互いに接続している。

三つの半導体モジュール３１４、４１４、５１４の各々は、第１電力端子３５０、４５０、５５０と、第２電力端子３５２、４５２、５５２と、第３電力端子３５４、４５４、５５４とをさらに有する。第１電力端子３５０、４５０、５５０は、第１下側導体板３３４、４３４、５３４から左側へ延びており、第２電力端子３５２、４５２、５５２は、第２上側導体板３４２、４４２、５４２から右側へ延びている。第３電力端子３５４、４５４、５５４は、封止体３６０、４６０、５６０の内部において、継ぎ手部３４８、４４８、５４８に接続されている。通常、第１半導体モジュール３１４の第１電力端子３５０は、直流電源の正極に接続され、第２半導体モジュール４１４の第２電力端子４５２は、直流電源の負極に接続される。そして、第３半導体モジュール５１４の第３電力端子５５４は、走行用モータといった三相交流負荷の一端子に接続される。

次に、二つのキャパシタモジュール１１２、２１２と、三つ半導体モジュール３１４、４１４、５１４との間の接続構造について説明する。第１半導体モジュール３１４の第１電力端子３５０は、第１キャパシタモジュール１１２の第１電極１２２に接続されている。第１半導体モジュール３１４の第２電力端子３５２は、第１キャパシタモジュール１１２の第２電極１２４に接続されている。第２半導体モジュール４１４の第１電力端子４５０は、第２キャパシタモジュール２１２の第１電極２２２に接続されている。第２半導体モジュール４１４の第２電力端子４５２は、第２キャパシタモジュール２１２の第２電極２２４に接続されている。第３半導体モジュール５１４の第１電力端子５５０は、第１半導体モジュール３１４の第３電力端子３５４に接続されている。第３半導体モジュール５１４の第２電力端子５５２は、第２半導体モジュール４１４の第３電力端子４５４に接続されている。また、第１半導体モジュール３１４の第２電力端子３５２は、第２半導体モジュール４１４の第１電力端子４５０に直接又は間接的に接続されており、これによって、第１キャパシタモジュール１１２の第２電極１２４と第２キャパシタモジュール２１２の第１電極２２２とが互いに接続されている。

三つの半導体モジュール３１４、４１４、５１４は、互いに共通する基本構造を有しているが、第１半導体素子３３０、４３０、５３０及び第２半導体素子３４０、４４０、５４０に対して、互いに異なる種類の半導体素子が採用されている。即ち、第１半導体モジュール３１４の第１半導体素子３３０は、スイッチング素子であり、第１半導体モジュール３１４の第２半導体素子３４０は、ダイオードである。第２半導体モジュール４１４の第１半導体素子４３０は、ダイオードであり、第２半導体モジュール４１４の第２半導体素子４４０は、スイッチング素子である。そして、第３半導体モジュール５１４の第１半導体素子５３０は、スイッチング素子であり、第３半導体モジュール５１４の第２半導体素子も、スイッチング素子である。これにより、図８に示すように、３レベルインバータの回路構造が実現されている。

以上の構成により、本実施例の電力変換装置１１０では、第１キャパシタモジュール１１２内の各導体層１２０ａ、１２０ｂと、第１半導体モジュール３１４の第１上側導体板３３２及び第１下側導体板３３４とが、互いに隣接するとともに、それぞれ左右方向に沿って延びている。従って、図９に示すように、電力変換装置１１０に電流が流れると、第１半導体モジュール３１４内で第１上側導体板３３２及び第１下側導体板３３４に流れる電流の向きＤ１と、第１キャパシタモジュール１１２内で各導体層１２０ａ、１２０ｂに流れる電流の向きＤ２とが、互いに平行であって逆向きの関係となる。これにより、隣接する第１キャパシタモジュール１１２と第１半導体モジュール３１４との間で、寄生インダクタンスが相殺される。

加えて、第２キャパシタモジュール２１２内の各導体層２２０ａ、２２０ｂと、第２半導体モジュール４１４の第２上側導体板４４２及び第２下側導体板４４４とが、互いに隣接するとともに、それぞれ左右方向に沿って延びている。従って、図９に示すように、電力変換装置１１０に電流が流れると、第２半導体モジュール４１４内で第２上側導体板４４２及び第２下側導体板４４４に流れる電流の向きＥ１と、第２キャパシタモジュール２１２内で各導体層２２０ａ、２２０ｂに流れる電流の向きＥ２とが、互いに平行であって逆向きの関係となる。これにより、隣接する第２キャパシタモジュール２１２と第２半導体モジュール４１４との間でも、寄生インダクタンスが相殺される。

加えて、第１半導体モジュール３１４の第２上側導体板３４２及び第２下側導体板３４４と、第３半導体モジュール５１４の第１上側導体板５３２及び第１下側導体板５３４とが、互いに隣接するとともに、それぞれ左右方向に沿って延びている。これにより、図９に示すように、電力変換装置１１０に電流が流れると、第１半導体モジュール３１４内で第２上側導体板３４２及び第２下側導体板３４４に流れる電流の向きＦ１と、第３半導体モジュール５１４内で第１上側導体板５３２及び第１下側導体板５３４に流れる電流の向きＦ２とが、互いに平行であって逆向きの関係となる。これにより、隣接する第１半導体モジュール３１４と第３半導体モジュール５１４との間でも、寄生インダクタンスが相殺される。

加えて、第２半導体モジュール４１４の第１上側導体板４３２及び第１下側導体板４３４と、第３半導体モジュール５１４の第２上側導体板５４２及び第２下側導体板５４４とが、互いに隣接するとともに、それぞれ左右方向に沿って延びている。これにより、図９に示すように、電力変換装置１１０に電流が流れると、第２半導体モジュール４１４内で第１上側導体板４３２及び第１下側導体板４３４に流れる電流の向きＧ１と、第３半導体モジュール５１４内で第２上側導体板５４２及び第２下側導体板５４４に流れる電流の向きＧ２とが、互いに平行であって逆向きの関係となる。これにより、隣接する第２半導体モジュール４１４と第３半導体モジュール５１４との間でも、寄生インダクタンスが相殺される。

以上のように、本実施例の電力変換装置１１０では、上下方向に隣接する二つのモジュールの組が複数存在し、それぞれの組において、寄生インダクタンスが相殺されるように構成されている。これにより、電力変換装置１１０の全体としての寄生インダクタンスが効果的に低減される。その結果、電流の変化に対するサージ電圧の大きさが抑制されるので、例えばスイッチング速度を高めることによって、電力変換装置１１０における損失を低減することができる。

以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０、１１０：電力変換装置
１２、１１２、２１２：キャパシタモジュール
１４、１６、１８、３１４、４１４、５１４：半導体モジュール
２０、１２０、２２０：キャパシタ素子
２０ａ、１２０ａ、２２０ａ：一方の導電層
２０ｂ、１２０ｂ、２２０ｂ：他方の導電層
２０ｃ、１２０ｃ、２２０ｃ：誘電層
２２、１２２、２２２：第１電極（メタリコン）
２４、１２４、２２４：第２電極（メタリコン）
２６ａ、２６ｂ、２６ｃ：フィルム
３０、３３０、４３０、５３０：第１半導体素子
３２、３３２、４３２、５３２：第１上側導体板
３４、３３４、４３４、５３４：第１下側導体板
４０、３４０、４４０、５４０：第２半導体素子
４２、３４２、４４２、５４２：第２上側導体板
４４、３４４、４４４、５４４：第２下側導体板
４８、３４８、４４８、５４８：継ぎ手部
５０、３５０、４５０、５５０：第１電力端子
５２、３５２、４５２、５５２：第２電力端子
５４、３５４、４５４、５５４：第３電力端子
６０、３６０、４６０、５６０：封止体

Claims

キャパシタモジュールと、
前記キャパシタモジュールに対して第１方向の一方側に隣接配置された半導体モジュールと、を備え、
前記キャパシタモジュールは、
誘電層を介して一対の導体層が巻き回されており、その軸心が前記第１方向に垂直な第２方向に沿って延びるキャパシタ素子と、
前記キャパシタ素子の前記第２方向における一方側に位置しており、前記一対の導体層の一方に接続された第１電極と、
前記キャパシタ素子の前記第２方向における他方側に位置しており、前記一対の導体層の他方に接続された第２電極と、を有し、
前記半導体モジュールは、
第１半導体素子と、
前記第１方向において前記第１半導体素子を挟んで対向しており、前記第１半導体素子を介して電気的に接続された第１上側導体板及び第１下側導体板と、
前記第１半導体素子に対して前記第２方向の前記他方側に位置する第２半導体素子と、
前記第１方向において前記第２半導体素子を挟んで対向しており、前記第２半導体素子を介して電気的に接続された第２上側導体板及び第２下側導体板と、
前記第１上側導体板と前記第２下側導体板とを互いに接続する継ぎ手部と、
前記第１下側導体板から前記第２方向の前記一方側へ延びるとともに、前記キャパシタモジュールの前記第１電極に接続された第１電力端子と、
前記第２上側導体板から前記第２方向の前記他方側へ延びるとともに、前記キャパシタモジュールの前記第２電極に接続された第２電力端子と、
前記第１上側導体板と前記第２下側導体板と前記継ぎ手部の少なくとも一つに接続された第３電力端子と、を有する、
電力変換装置。
前記半導体モジュールは、前記第１半導体素子及び前記第２半導体素子を封止する封止体をさらに有し、
前記封止体は、前記キャパシタモジュールに対向する下面と、前記下面とは反対側に位置する上面とを有し、
前記封止体の前記下面には、前記第１下側導体板と前記第２下側導体板とが露出している、請求項１に記載の電力変換装置。
前記封止体の前記上面には、前記第１上側導体板と前記第２上側導体板とが露出している、請求項２に記載の電力変換装置。
前記第１半導体素子及び前記第２半導体素子は、それぞれスイッチング素子である、請求項１から３のいずれか一項に記載の電力変換装置。
三つの前記半導体モジュールを備える、請求項４に記載の電力変換装置。
第１キャパシタモジュール及び第２キャパシタモジュールと、
前記第１キャパシタモジュールに対して第１方向の一方側に隣接配置された第１半導体モジュールと、
前記第２キャパシタモジュールに対して前記第１方向の前記一方側に隣接配置された第２半導体モジュールと、
前記第１半導体モジュール及び前記第２半導体モジュールに対して前記第１方向の前記一方側に隣接配置された第３半導体モジュールと、を備え、
前記第１キャパシタモジュール及び前記第２キャパシタモジュールの各々は、誘電層を介して一対の導体層が巻き回されており、その軸心が前記第１方向に垂直な第２方向に沿って延びるキャパシタ素子と、
前記キャパシタ素子の前記第２方向における一方側に位置しており、前記一対の導体層の一方に接続された第１電極と、
前記キャパシタ素子の前記第２方向における他方側に位置しており、前記一対の導体層の他方に接続された第２電極と、を有し、
前記第１キャパシタモジュールの前記第２電極が、前記第２キャパシタモジュールの前記第１電極に接続されており、
前記第１半導体モジュール、前記第２半導体モジュール及び前記第３半導体モジュールの各々は、
第１半導体素子と、
前記第１方向において前記第１半導体素子を挟んで対向しており、前記第１半導体素子を介して電気的に接続された第１上側導体板及び第１下側導体板と、
前記第１半導体素子に対して前記第２方向の前記他方側に位置する第２半導体素子と、
前記第１方向において前記第２半導体素子を挟んで対向しており、前記第２半導体素子を介して電気的に接続された第２上側導体板及び第２下側導体板と、
前記第１上側導体板と前記第２下側導体板とを互いに接続する継ぎ手部と、
前記第１下側導体板から前記第２方向の前記一方側へ延びる第１電力端子と、
前記第２上側導体板から前記第２方向の前記他方側へ延びる第２電力端子と、
前記第１上側導体板と前記第２下側導体板と前記継ぎ手部の少なくとも一つに接続された第３電力端子と、を有し、
前記第１半導体モジュールの前記第１半導体素子はスイッチング素子であり、前記第１半導体モジュールの前記第２半導体素子はダイオードであり、前記第１半導体モジュールの前記第１電力端子は前記第１キャパシタモジュールの前記第１電極に接続されており、前記第１半導体モジュールの前記第２電力端子は前記第１キャパシタモジュールの前記第２電極に接続されており、
前記第２半導体モジュールの前記第１半導体素子はダイオードであり、前記第２半導体モジュールの前記第２半導体素子はスイッチング素子であり、前記第２半導体モジュールの前記第１電力端子は前記第２キャパシタモジュールの前記第１電極に接続されており、前記第２半導体モジュールの前記第２電力端子は前記第２キャパシタモジュールの前記第２電極に接続されており、
前記第３半導体モジュールの前記第１半導体素子はスイッチング素子であり、前記第３半導体モジュールの前記第２半導体素子はスイッチング素子であり、前記第３半導体モジュールの前記第１電力端子は前記第１半導体モジュールの前記第３電力端子に接続されており、前記第３半導体モジュールの前記第２電力端子は前記第２半導体モジュールの前記第３電力端子に接続されている、
電力変換装置。