JP2021089580A - Ｉｃタグ - Google Patents

Ｉｃタグ Download PDF

Info

Publication number
JP2021089580A
JP2021089580A JP2019219678A JP2019219678A JP2021089580A JP 2021089580 A JP2021089580 A JP 2021089580A JP 2019219678 A JP2019219678 A JP 2019219678A JP 2019219678 A JP2019219678 A JP 2019219678A JP 2021089580 A JP2021089580 A JP 2021089580A
Authority
JP
Japan
Prior art keywords
antenna
chip
resist
adhesive portion
tag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019219678A
Other languages
English (en)
Inventor
伸一 田島
Shinichi Tajima
伸一 田島
泰志 増田
Yasushi Masuda
泰志 増田
山田　哲郎
Tetsuo Yamada
哲郎 山田
山口　敦
Atsushi Yamaguchi
敦 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2019219678A priority Critical patent/JP2021089580A/ja
Priority to US17/080,889 priority patent/US20210175142A1/en
Publication of JP2021089580A publication Critical patent/JP2021089580A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Details Of Aerials (AREA)

Abstract

【課題】応力が掛かるような環境で用いられても、アンテナの破損を抑制できるＩＣタグを提供する。【解決手段】ＩＣタグは、ＩＣチップと、アンテナと、前記アンテナの少なくとも一部を覆うレジストとが第１面に設けられる基板と、前記ＩＣチップの側面と、前記アンテナと、前記レジストとを接着するとともに、前記ＩＣチップの端子と前記アンテナとを電気的に接続する接着部と、前記ＩＣチップと、前記接着部と、前記レジストの少なくとも一部とを覆う、弾性を有するカバーとを含み、前記ＩＣチップの周辺部における前記基板の第１面において、前記アンテナ、前記レジスト、及び前記接着部がこの順で積層されている部分を有する。【選択図】図２

Description

本発明は、ＩＣ(Integrated Circuit)タグに関する。
従来より、基板の上面の銅箔製の配線と、基板の上面との上にカバーレイが設けられ、カバーレイの上に異方性導電膜を介してＩＣチップが接続される回路基板がある。ＩＣチップの端子と配線とは、異方性導電膜によって電気的に接続されている（例えば、特許文献１参照）。
特開２００２−０７６０５９号公報
ところで、ＩＣタグは、様々な物品に取り付けられ、物品の移動に伴って衝撃等による応力が掛かることがある。このため、ＩＣタグは、応力によって破損しないように、強度がある構造を取ることになる。
このような場合に、ＩＣタグの側面と基板との間に接着部を設けて強度を確保すると、接着部が厚くなり、衝撃でクラックが入り、アンテナに到達すると、アンテナが破損（断線）するおそれがある。特に、アンテナが破損すると、ＩＣタグは通信を行うことができなくなる。
そこで、応力が掛かるような環境で用いられても、アンテナの破損を抑制できるＩＣタグを提供することを目的とする。
本発明の実施の形態のＩＣタグは、ＩＣチップと、アンテナと、前記アンテナの少なくとも一部を覆うレジストとが第１面に設けられる基板と、前記ＩＣチップの側面と、前記アンテナと、前記レジストとを接着するとともに、前記ＩＣチップの端子と前記アンテナとを電気的に接続する接着部と、前記ＩＣチップと、前記接着部と、前記レジストの少なくとも一部とを覆う、弾性を有するカバーとを含み、前記ＩＣチップの周辺部における前記基板の第１面において、前記アンテナ、前記レジスト、及び前記接着部がこの順で積層されている部分を有する。
応力が掛かるような環境で用いられても、アンテナの破損を抑制できるＩＣタグを提供することができる。
実施の形態１のＩＣタグ１００を示す図である。 図１におけるＡ−Ａ矢視断面を示す図である。 接着部１３０にクラック１３０Ｂが入った状態を示す図である。 比較例のＩＣタグ１０を示す図である。 図４におけるＢ−Ｂ断面を示す図である。 実施の形態２のＩＣタグ２００を示す図である 図６におけるＣ−Ｃ矢視断面を示す図である。 実施の形態２のＩＣタグ２００を製造する工程の一部を示す図である。
以下、本発明のＩＣタグを適用した実施の形態について説明する。
＜実施の形態１＞
図１は、実施の形態１のＩＣタグ１００を示す図である。図２は、図１におけるＡ−Ａ矢視断面を示す図である。以下では、ＸＹＺ座標系を用いて説明する。平面視とはＸＹ面視することである。また、説明の便宜上、＋Ｚ方向側を上、−Ｚ方向側を下と称すが、普遍的な上下関係を表すものではない。
ＩＣタグ１００は、基板１１０、ＩＣチップ１２０、接着部１３０、及びカバー１４０を含むＲＦＩＤ(Radio Frequency Identifier)タグである。ＩＣタグ１００は、一例として、シーツ又はタオル等のリネンに取り付けられ、各リネンを識別するために利用される。リネンは、一例として、洗濯して繰り返し利用されるものであり、洗濯は工業用の大型の洗濯機で行われることがある。このような洗濯機で洗濯すると、リネンには非常に大きな圧力及び引っ張る力等が掛かるため、ＩＣタグ１００には様々な方向から非常に大きな応力が掛かる。このため、ＩＣタグ１００には、このような非常に大きな応力に耐えられる構造が求められる。
なお、一例として、ＩＣチップ１２０の平面視でのサイズは、０．５ｍｍ×０．５ｍｍであり、（Ｚ方向の）厚さは、一例として０．２２ｍｍである。ＩＣタグ１００の大きさは、平面視で５４ｍｍ×５ｍｍであり、（Ｚ方向の）厚さは、一例として０．５ｍｍである。
基板１１０は、一例として、ＰＥＴ（ポリエチレンテレフタラート）製であり、平面視で矩形状である。基板１１０の上面にはアンテナ１１１とレジスト１１２が設けられている。基板１１０の上面は、第１面の一例である。アンテナ１１１は、一例として平面的なアンテナとして示すが、ＩＣタグ１００の用途及び通信周波数等に応じて、平面視で様々な形状にパターニングされていてもよい。アンテナ１１１は、一例として、基板１１０の上面に塗布される銀ペースト（Ａｇペースト）で実現される。Ａｇペースト製のアンテナ１１１は、レジスト１１２よりも柔らかい（弾性率が低い）。
レジスト１１２は、基板１１０の上面の一部と、アンテナ１１１の上面の一部との上に形成されている。レジスト１１２の材料としては、配線基板等の配線の絶縁に用いられるレジスト用の絶縁材料を用いることができる。レジスト１１２は、熱硬化した接着部１３０よりも柔らかい（弾性率が低い）。
レジスト１１２は、平面視における中央に矩形状の開口部１１２Ａを有する。開口部１１２Ａの内部は、レジスト１１２が設けられていない部分である。開口部１１２Ａからは、アンテナ１１１のＸ方向における中央側の一部が露出する。開口部１１２ＡのＸ方向の長さは、図２に示す断面視で、ＩＣチップ１２０のＸ方向の長さよりも長く、接着部１３０のＸ方向における両側に位置する下端１３０Ａ同士の間の長さよりも小さい。下端１３０Ａは、接着部１３０がレジスト１１２と接触する部分のうちの平面視における最も外側の位置に相当する。接着部１３０は、断面視で上から下にかけて外側に延在するように傾斜しているからである。なお、このような構成は、Ｙ方向に沿った断面においても同様である。
ＩＣチップ１２０は、固有のＩＤを格納する内部メモリを有するＩＣを内蔵するチップであり、下面に４つの端子１２１を有する。端子１２１は、接着部１３０を介してアンテナ１１１に電気的に接続されており、アンテナ１１１を介して受電した電力で動作し、ＩＤを含む信号をアンテナ１１１を介して放射する。ＩＤを含む信号は、リーダによって受信される。ＩＣタグ１００は、電源を含まないパッシブ型のＲＦＩＤタグである。
接着部１３０は、一例として、異方性導電性を示す接着剤を硬化させた部材であり、ＩＣチップ１２０の側面の一部と、アンテナ１１１の一部と、レジスト１１２の一部とを接着するとともに、ＩＣチップ１２０の下面において、端子１２１とアンテナ１１１とを電気的に接続する導電性を有する。
接着部１３０を実現する異方性導電性を示す接着剤は、熱硬化樹脂製のバインダに、導電粒子を混合した混合物であり、上下方向に圧力を掛けながら加熱（加熱圧着）すると、熱硬化して端子１２１とアンテナ１１１とを接着するとともに、端子１２１とアンテナ１１１との間を上下方向において電気的に接続する。また、接着部１３０を実現する異方性導電性を示す接着剤は、ＩＣチップ１２０の側面の一部と、アンテナ１１１の一部と、レジスト１１２の一部と接着する。
接着部１３０の下端１３０Ａは、平面視で円形であり、接着部１３０のＸ方向における両側に位置する下端１３０Ａ同士の間の長さは、レジスト１１２の開口部１１２ＡのＸ方向の長さよりも長い。
換言すれば、Ｘ方向において、接着部１３０がレジスト１１２と接触する部分のうちの平面視における最も外側の位置にある下端１３０Ａは、平面視で開口部１１２Ａの開口端の位置よりも外側である。また、アンテナ１１１は、Ｘ方向において、レジスト１１２よりも内側まで延在し、アンテナ１１１のＸ方向の中央側の端部は、ＩＣチップ１２０の下に位置する。なお、これはＹ方向においても同様である。
このため、ＩＣチップ１２０の周辺部における基板１１０の上面において、アンテナ１１１、レジスト１１２、及び接着部１３０がこの順で積層されている部分（図２において２つの破線の楕円で示す部分）が存在する。なお、ＩＣチップ１２０の周辺部とは、平面視において基板１１０の上面で規定される矩形状の領域内において、ＩＣチップ１２０の周囲に位置する部分である。
カバー１４０は、基板１１０の上面において、レジスト１１２と、ＩＣチップ１２０上面及び側面の上側の一部と、接着部１３０とを覆っている。カバー１４０は、ＩＣチップ１２０と、ＩＣチップ１２０及びアンテナ１１１の接続部とを衝撃等から保護するために設けられている。カバー１４０の平面視におけるサイズは、一例として基板１１０よりも小さく、アンテナ１１１の±Ｘ方向側の端部と、レジスト１１２のうちの平面視における±Ｘ方向側及び±Ｙ方向側の端部とは、カバー１４０によって覆われていない。なお、カバー１４０は、アンテナ１１１の±Ｘ方向側の端部と、レジスト１１２のうちの平面視における±Ｘ方向側及び±Ｙ方向側の端部とを覆っている構成であってもよい。
カバー１４０は、主剤と硬化剤とを化学反応させて硬化させたウレタン樹脂製の樹脂ポッティングある。樹脂ポッティングは、弾性を有し、変形し易いため、様々な方向から応力が掛かるＩＣタグ１００のカバーに適している。なお、カバー１４０は、弾性を有し、変形し易いものであれば、ポッティング樹脂以外のものであってもよい。
図３は、接着部１３０にクラック１３０Ｂが入った状態を示す図である。ＩＣタグ１００に応力が掛かって、接着部１３０のうちのＩＣチップ１２０の側面側に位置する部分にクラック１３０Ｂが入ったこととする。しかしながら、アンテナ１１１と接着部１３０との間には、接着部１３０よりも柔らかく変形し易いレジスト１１２が設けられているため、クラック１３０Ｂはレジスト１１２には生じず、レジスト１１２が弾性変形することで接着部１３０に掛かっている応力を吸収又は緩和し、アンテナ１１１が破損することが抑制される。
このように、接着部１３０のうちのＩＣチップ１２０の側面側（Ｘ方向側の側面側）に位置する部分にクラック１３０Ｂが入っても、アンテナ１１１の破損を抑制することができる。
図４は、比較例のＩＣタグ１０を示す図である。図５は、図４におけるＢ−Ｂ断面を示す図である。比較例のＩＣタグ１０の構成要素のうち、実施の形態１のＩＣタグ１００の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。
ＩＣタグ１０は、基板１１、ＩＣチップ１２０、接着部１３、及びカバー１４０を含むＲＦＩＤタグである。
基板１１は、基板１１０と同様にＰＥＴ製であり、平面視で矩形状である。基板１１の上面にはアンテナ１１１とレジスト１２が設けられている。基板１１は、レジスト１２の開口部１２Ａが円形で大きく、レジスト１２と接着部１３との重なる部分がないことが、実施の形態１の基板１１０との違いである。
ＩＣタグ１０に応力が掛かって、接着部１３のうちのＩＣチップ１２０の側面側（Ｘ方向側の側面側）に位置する部分にクラック１３Ａが入ると、クラック１３Ａはアンテナ１１１に到達するため、アンテナ１１１が断線するおそれがある。
これに対して、実施の形態１のＩＣタグ１００は、ＩＣチップ１２０の周辺部における基板１１０の上面において、アンテナ１１１、レジスト１１２、及び接着部１３０がこの順で積層されている部分（図２において２つの破線の楕円で示す部分）を有する。
このため、接着部１３０のうちのＩＣチップ１２０の側面側（Ｘ方向側の側面側）に位置する部分にクラック１３０Ｂ（図３参照）が入っても、クラック１３０Ｂはレジスト１１２にまでしか到達せず、アンテナ１１１の破損を抑制することができる。
したがって、応力が掛かるような環境で用いられても、アンテナ１１１の破損を抑制できるＩＣタグ１００を提供することができる。
＜実施の形態２＞
図６は、実施の形態２のＩＣタグ２００を示す図である。図７は、図６におけるＣ−Ｃ矢視断面を示す図である。以下では、ＸＹＺ座標系を用いて説明する。平面視とはＸＹ面視することである。また、説明の便宜上、＋Ｚ方向側を上、−Ｚ方向側を下と称すが、普遍的な上下関係を表すものではない。また、以下では、実施の形態１のＩＣタグ１００の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。
ＩＣタグ２００は、基板２１０、ＩＣチップ１２０、接着部２３０、カバー２４０、及び弾性部材２５０を含むＲＦＩＤタグである。ＩＣタグ２００は、実施の形態１のＩＣタグ１００と同様に、一例として、シーツ又はタオル等のリネンに取り付けられ、各リネンを識別するために利用される。
基板２１０は、一例として、ＰＥＴ製であり、平面視で矩形状である。基板２１０の上面にはアンテナ１１１とレジスト２１２が設けられている。基板２１０の上面は、第１面の一例である。
レジスト２１２は、基板２１０の上面の一部と、アンテナ１１１の上面の一部との上に形成されている。レジスト２１２の材料としては、配線基板等の配線の絶縁に用いられるレジスト用の絶縁材料を用いることができる。
レジスト２１２は、平面視における中央に円形の大きな開口部２１２Ａを有する。開口部２１２Ａは、比較例のＩＣタグ１０のレジスト１２の開口部１２Ａ（図４参照）と同様である。
接着部２３０は、一例として、異方性導電性を示す接着剤を硬化させた部材であり、接続部２３１と、側面接着部２３２とを有する。
接続部２３１は、ＩＣチップ１２０の下面と、基板２１０の上面及びアンテナ１１１とを接着するとともに、ＩＣチップ１２０の端子１２１とアンテナ１１１とを電気的に接続する。側面接着部２３２は、ＩＣチップ１２０の側面に接着されており、ＩＣチップ１２０の側面と弾性部材２５０の上面とを接着する。接着部２３０を実現する異方性導電性を示す接着剤は、実施の形態１の接着部１３０を実現する異方性導電性を示す接着剤と同様である。
接着部２３０の下端２３０Ａは、平面視で円形であり、接着部２３０のＸ方向における両側に位置する下端２３０Ａの円形は、レジスト２１２の開口部２１２Ａの円形よりも小さく、レジスト２１２の開口部２１２Ａの円形の内側に位置する。
カバー２４０は、基板２１０の上面において、レジスト２１２の一部と、ＩＣチップ１２０上面及び側面の上側の一部と、接着部２３０の側面接着部２３２と、弾性部材２５０の一部とを覆っている。カバー２４０は、実施の形態１のカバー１４０と同様に、アンテナ１１１と、ＩＣチップ１２０と、ＩＣチップ１２０及びアンテナ１１１の接続部とを衝撃等から保護するために設けられており、同様の樹脂ポッティングによって実現される。
弾性部材２５０は、アンテナ１１１と、側面接着部２３２との間に設けられ、アンテナ１１１よりも高い弾性率を有する。Ａｇペースト製のアンテナ１１１は、レジスト２１２よりも柔らかい（弾性率が低い）ため、弾性部材２５０は、アンテナ１１１よりも硬く、レジスト２１２よりも柔らかいことになる。
弾性部材２５０の弾性率がアンテナ１１１よりも高いことは、レジスト２１２よりも柔らかい部材を側面接着部２３２とアンテナ１１１との間に設けることで、側面接着部２３２にクラックが生じるほどの応力が掛かった際にアンテナ１１１を保護するためである。
また、弾性部材２５０の弾性率は、レジスト２１２よりも低い、又は、製造過程においてＩＣチップ１２０が上側から押し付けられるとＩＣチップ１２０の端子１２１と熱硬化される前の接着部２３０用の接着剤とが弾性部材２５０を突き破って貫通可能な弾性率である。端子１２１と熱硬化される前の接着部２３０用の接着剤とが弾性部材２５０を突き破って貫通可能とは、熱硬化される前の接着部２３０用の接着剤に重ねたＩＣチップ１２０を弾性部材２５０に押し付けて弾性部材２５０を押し潰して変形させているときに、少なくとも端子１２１と熱硬化される前の接着部２３０用の接着剤とが重なって弾性部材２５０に触れている部分のみに孔が開き、孔の周りは繋がった状態に保たれることをいう。
このように弾性部材２５０の弾性率が、製造過程においてＩＣチップ１２０が上側から押し付けられるとＩＣチップ１２０の端子１２１と熱硬化される前の接着部２３０用の接着剤とが弾性部材２５０を突き破って貫通可能な弾性率であることは、弾性部材２５０の弾性率がレジスト２１２よりも低い場合に実現可能であった。また、弾性部材２５０の代わりにレジスト２１２と同様のレジストを用いた場合には、ＩＣチップ１２０の端子１２１と熱硬化される前の接着部２３０用の接着剤とがレジストを突き破ることができなかった。
このため、弾性部材２５０の弾性率については、レジスト２１２よりも低い、又は、製造過程においてＩＣチップ１２０が上側から押し付けられるとＩＣチップ１２０の端子１２１が弾性部材２５０を突き破って貫通可能な弾性率であることとしている。
このような弾性部材２５０としては、例えば、ポリプロピレン系の樹脂等を用いることができる。
ＩＣチップ１２０の周辺部における基板２１０の上面には、アンテナ１１１と側面接着部２３２との間に弾性部材２５０が設けられている。弾性部材２５０の弾性率は、アンテナ１１１よりも高く、かつ、レジスト２１２よりも低い、又は、製造過程においてＩＣチップ１２０が上側から押し付けられるとＩＣチップ１２０の端子１２１と熱硬化される前の接着部２３０用の接着剤とが弾性部材２５０を突き破って貫通可能な弾性率である。このため、レジスト２１２よりも変形し易く、アンテナ１１１よりも変形し難い。このため、ＩＣタグ２００に応力が掛かって側面接着部２３２にクラックが入っても、弾性部材２５０が変形して応力を吸収又は緩和し、アンテナ１１１を保護することで、アンテナ１１１の破損を抑制することができる。
また、弾性部材２５０は、ＩＣチップ１２０の側面に接触している。このため、側面接着部２３２とアンテナ１１１との間で、効果的に応力を吸収することができる。
図８は、実施の形態２のＩＣタグ２００を製造する工程の一部を示す図である。基板２１０の上面の中央部に、弾性部材２５０と接着部２３０用の接着剤２３０Ｃとを重ねて配置し、接着剤２３０Ｃに対してＩＣチップ１２０を−Ｚ方向において押圧すると、ＩＣチップ１２０の端子１２１と接着剤２３０Ｃとが弾性部材２５０を突き破って、アンテナ１１１の上に位置することになる。
この状態で接着剤２３０Ｃを加熱すると、図７に示すように、接着剤２３０Ｃが接続部２３１と側面接着部２３２とに別れ、ＩＣチップ１２０の下面と側面においてそれぞれ硬化する。ここで、接続部２３１と側面接着部２３２とを接続する部分があっても、接続する部分がなくても、どちらでもよい。
接続部２３１は、押圧された方向に導電性を有するので、ＩＣチップ１２０の下面の端子１２１とアンテナ１１１とが電気的に接続される。この後に、カバー２４０を形成すればよい。
このため、ＩＣタグ２００に応力が掛かって、接着部２３０のうちの側面接着部２３２にクラックが入っても、弾性部材２５０が変形して応力を吸収又は緩和し、アンテナ１１１を保護することで、アンテナ１１１の破損を抑制することができる。
したがって、応力が掛かるような環境で用いられても、アンテナの破損を抑制できるＩＣタグ２００を提供することができる。
また、弾性部材２５０は、ＩＣチップ１２０の側面に接触している。このため、側面接着部２３２とアンテナ１１１との間で、効果的に応力を吸収するでき、側面接着部２３２にクラックが入っても、アンテナ１１１の破損を抑制することができる。
以上、本発明の例示的な実施の形態のＩＣタグについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
ＩＣチップと、
アンテナと、前記アンテナの少なくとも一部を覆うレジストとが第１面に設けられる基板と、
前記ＩＣチップの側面と、前記アンテナと、前記レジストとを接着するとともに、前記ＩＣチップの端子と前記アンテナとを電気的に接続する接着部と、
前記ＩＣチップと、前記接着部と、前記レジストの少なくとも一部とを覆う、弾性を有するカバーと
を含み、
前記ＩＣチップの周辺部における前記基板の第１面において、前記アンテナ、前記レジスト、及び前記接着部がこの順で積層されている部分を有する、ＩＣタグ。
（付記２）
前記レジストは、前記アンテナが前記ＩＣチップに接続される部分を露出させる開口部を有し、
前記接着部が前記レジストと接触する部分のうちの平面視における最も外側の位置は、平面視で前記開口部の開口端の位置よりも外側である、付記１記載のＩＣタグ。
（付記３）
ＩＣチップと、
アンテナと、前記アンテナの少なくとも一部を覆うレジストとが第１面に設けられる基板と、
前記ＩＣチップの側面に接着される側面接着部と、前記ＩＣチップの端子と前記アンテナとを接着するともに電気的に接続する接続部とを有する接着部と、
前記ＩＣチップの周辺部における前記基板の第１面において、前記アンテナと、前記側面接着部との間に設けられ、前記アンテナよりも高い弾性率を有する弾性部材と、
前記ＩＣチップと、前記接着部と、前記弾性部材と、前記レジストの少なくとも一部とを覆うカバーと
を含む、ＩＣタグ。
（付記４）
前記弾性部材の弾性率は、前記レジストよりも低い、又は、前記ＩＣチップが押し付けられると前記ＩＣチップの端子が貫通可能な弾性率である、付記３記載のＩＣタグ。
（付記５）
前記弾性部材は、前記ＩＣチップの側面に接触している、付記３又は４記載のＩＣタグ。
（付記６）
前記カバーは、ポッティング樹脂製である、付記１乃至５のいずれか一項記載のＩＣタグ。
（付記７）
前記接着部は、導電フィラーを有し、熱圧着により異方性導電性を示す接着剤によって形成されている、付記１乃至６のいずれか一項記載のＩＣタグ。
１００、２００ ＩＣタグ
１１０、２１０ 基板
１２０ ＩＣチップ
１３０、２３０ 接着部
１４０、２４０ カバー

Claims (7)

  1. ＩＣチップと、
    アンテナと、前記アンテナの少なくとも一部を覆うレジストとが第１面に設けられる基板と、
    前記ＩＣチップの側面と、前記アンテナと、前記レジストとを接着するとともに、前記ＩＣチップの端子と前記アンテナとを電気的に接続する接着部と、
    前記ＩＣチップと、前記接着部と、前記レジストの少なくとも一部とを覆う、弾性を有するカバーと
    を含み、
    前記ＩＣチップの周辺部における前記基板の第１面において、前記アンテナ、前記レジスト、及び前記接着部がこの順で積層されている部分を有する、ＩＣタグ。
  2. 前記レジストは、前記アンテナの前記ＩＣチップに接続される部分を露出させる開口部を有し、
    前記接着部が前記レジストと接触する部分のうちの平面視における最も外側の位置は、平面視で前記開口部の開口端の位置よりも外側である、請求項１記載のＩＣタグ。
  3. ＩＣチップと、
    アンテナと、前記アンテナの少なくとも一部を覆うレジストとが第１面に設けられる基板と、
    前記ＩＣチップの側面に接着される側面接着部と、前記ＩＣチップの端子と前記アンテナとを接着するともに電気的に接続する接続部とを有する接着部と、
    前記ＩＣチップの周辺部における前記基板の第１面において、前記アンテナと、前記側面接着部との間に設けられ、前記アンテナよりも高い弾性率を有する弾性部材と、
    前記ＩＣチップと、前記接着部と、前記弾性部材と、前記レジストの少なくとも一部とを覆うカバーと
    を含む、ＩＣタグ。
  4. 前記弾性部材の弾性率は、前記レジストよりも低い、又は、前記ＩＣチップが押し付けられると前記ＩＣチップの端子が貫通可能な弾性率である、請求項３記載のＩＣタグ。
  5. 前記弾性部材は、前記ＩＣチップの側面に接触している、請求項３又は４記載のＩＣタグ。
  6. 前記カバーは、ポッティング樹脂製である、請求項１乃至５のいずれか一項記載のＩＣタグ。
  7. 前記接着部は、導電フィラーを有し、熱圧着により異方性導電性を示す接着剤によって形成されている、請求項１乃至６のいずれか一項記載のＩＣタグ。
JP2019219678A 2019-12-04 2019-12-04 Ｉｃタグ Pending JP2021089580A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019219678A JP2021089580A (ja) 2019-12-04 2019-12-04 Ｉｃタグ
US17/080,889 US20210175142A1 (en) 2019-12-04 2020-10-27 Integrated circuit (ic) tag

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019219678A JP2021089580A (ja) 2019-12-04 2019-12-04 Ｉｃタグ

Publications (1)

Publication Number Publication Date
JP2021089580A true JP2021089580A (ja) 2021-06-10

Family

ID=76209068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019219678A Pending JP2021089580A (ja) 2019-12-04 2019-12-04 Ｉｃタグ

Country Status (2)

Country Link
US (1) US20210175142A1 (ja)
JP (1) JP2021089580A (ja)

Also Published As

Publication number Publication date
US20210175142A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
JP4853095B2 (ja) 非接触データキャリア、非接触データキャリア用配線基板
KR100770193B1 (ko) Ｉｃ 카드
US8917219B2 (en) RFID transponder antenna
JP2014081828A (ja) Ｒｆｉｄタグ
CN209963236U (zh) 无线通信器件
KR20200067613A (ko) 인쇄회로기판 및 이를 포함하는 모듈
US20160275391A1 (en) Miniature rfid tag with coil on ic package
JP6612723B2 (ja) 基板装置
US20110103034A1 (en) Electronic chip and substrate providing insulation protection between conducting nodes
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
WO2001026910A1 (en) Non-contact data carrier and ic chip
US7581960B2 (en) Camera module and assembling process thereof
CN108596164B (zh) 指纹模组及电子设备
KR20170054535A (ko) 균열-방지 전자 디바이스를 만들기 위한 방법
US8424771B2 (en) RFID tag
JP2021089580A (ja) Ｉｃタグ
US20140334109A1 (en) Electronic Component Module and Method of Manufacturing the Same
US8692133B2 (en) Semiconductor package
US8390115B2 (en) Wiring board and semiconductor device using the wiring board
JP2009231597A (ja) 電子装置
JP3173004U (ja) Ｉｃタグ
US9888575B2 (en) Electronic device and method for manufacturing electronic device
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP2002230504A (ja) Ｉｃカード及びｉｃカードの製造方法
JP2011065473A (ja) 携帯可能電子装置