JP2021082699A

JP2021082699A - 発光素子駆動回路および発光装置

Info

Publication number: JP2021082699A
Application number: JP2019208755A
Authority: JP
Inventors: 黒木　勝一; Katsuichi Kuroki; 勝一黒木
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2019-11-19
Filing date: 2019-11-19
Publication date: 2021-05-27
Also published as: WO2021100526A1; US20220408528A1; CN114731023A

Abstract

【課題】発光素子の立ち上がり時間の短縮と消費電力の低減とを両立させることができる発光素子駆動回路および発光装置を提供する。【解決手段】本開示に係る発光素子駆動回路２は、定電流回路１０と、スイッチ２０と、昇圧回路３０とを備える。定電流回路１０は、電源電圧から発光素子３に定電流を供給する。スイッチ２０は、外部信号に基づいて発光素子３に流れる電流Ｉ1を断続させる。昇圧回路３０は、発光素子３が点灯するタイミングと同期して、電源電圧Ｖｃｃと発光素子３との間を昇圧する。【選択図】図１

Description

本開示は、発光素子駆動回路および発光装置に関する。

レーザダイオード（Laser Diode：ＬＤ）やＬＥＤ（Light Emitting Diode）などの発光素子を備える発光装置には、かかる発光素子に駆動電流を供給する発光素子駆動回路が設けられている（たとえば、特許文献１参照）。

特開２００３−６０２８９号公報

本開示では、発光素子の立ち上がり時間の短縮と消費電力の低減とを両立させることができる発光素子駆動回路および発光装置を提案する。

本開示によれば、発光素子駆動回路が提供される。発光素子駆動回路は、定電流回路と、スイッチと、昇圧回路とを備える。定電流回路は、電源電圧から発光素子に定電流を供給する。スイッチは、外部信号に基づいて前記発光素子に流れる電流を断続させる。昇圧回路は、前記発光素子が点灯するタイミングと同期して、前記電源電圧と前記発光素子との間を昇圧する。

本開示によれば、発光素子の立ち上がり時間の短縮と消費電力の低減とを両立させることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

本開示の実施形態に係る発光装置および発光素子駆動回路の構成例を示す回路図である。参考例１の発光装置および発光素子駆動回路の構成例を示す回路図である。参考例１の発光素子駆動回路の動作例を示すタイミングチャートである。参考例２の発光装置および発光素子駆動回路の構成例を示す回路図である。参考例２の発光素子駆動回路の動作例を示すタイミングチャートである。本開示の実施形態に係る発光素子駆動回路の動作例を示すタイミングチャートである。本開示の実施形態に係る発光装置および発光素子駆動回路の構成例を示す回路図である。本開示の実施形態に係る各信号の動作例を示すタイミングチャートである。本開示の実施形態の変形例１に係る発光装置および発光素子駆動回路の構成例を示す回路図である。本開示の実施形態の変形例２に係る発光装置および発光素子駆動回路の構成例を示す回路図である。本開示の実施形態の変形例３に係る発光装置および発光素子駆動回路の構成例を示す回路図である。

以下に、本開示の各実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。

レーザダイオード（Laser Diode：ＬＤ）やＬＥＤ（Light Emitting Diode）などの発光素子を備える発光装置には、かかる発光素子に駆動電流を供給する発光素子駆動回路が設けられている。

また、この発光素子駆動回路において、発光素子を発光させる前から微弱な電流を流しておくことにより、発光素子が発光する際の立ち上がり時間を短縮する技術が知られている。

しかしながら、上記の技術では、発光素子が発光していない状態であっても発光素子に電流が流されていることから、発光装置の消費電力が増大してしまうという問題があった。

そこで、上述の問題点を克服し、発光素子の立ち上がり時間の短縮と消費電力の低減とを両立させることができる技術の実現が期待されている。

［発光装置および発光素子駆動回路の構成］
最初に、発光装置１および発光素子駆動回路２の具体的な構成について、図１を参照しながら説明する。図１は、本開示の実施形態に係る発光装置１および発光素子駆動回路２の構成例を示す回路図である。

図１に示すように、発光装置１は、発光素子駆動回路２と、発光素子３とを備える。かかる発光装置１では、発光素子駆動回路２から発光素子３に駆動電流が供給されることにより、発光素子３が発光する。

発光素子３は、たとえば、レーザダイオードやＬＥＤなどである。発光素子３は、発光素子駆動回路２から駆動電流が供給されることで発光するダイオード４と、寄生インダクタ５とを有する。そして、発光素子３の内部では、ダイオード４と寄生インダクタ５とが直列に接続される。

発光素子駆動回路２は、定電流回路１０と、スイッチ２０と、昇圧回路３０と、インダクタ素子４０とを備える。定電流回路１０は、電源電圧Ｖｃｃから発光素子３に所定の定電流を供給する。なお、電源電圧Ｖｃｃは、発光素子３を発光可能な所定の電圧（たとえば、３．３（Ｖ）や５（Ｖ）など）である。

スイッチ２０は、外部信号に基づいて、発光素子３に流れる電流を断続（切断または接続）させる。昇圧回路３０は、発光素子３が点灯するタイミングと同期して、電源電圧Ｖｃｃと発光素子３との間を昇圧する。インダクタ素子４０は、電源電圧Ｖｃｃと発光素子３との間に設けられる。

つづいて、発光装置１における各部の具体的な回路構成について説明する。発光素子３におけるダイオード４のアノードは、直列に接続された寄生インダクタ５およびインダクタ素子４０を介して、電源電圧Ｖｃｃに接続される。

また、ダイオード４のカソードは、直列に接続されたＮ型トランジスタ１１およびスイッチ２０を介して接地される。なお、Ｎ型トランジスタ１１は定電流回路１０の一部であり、スイッチ２０はＮ型トランジスタで構成される。

定電流回路１０は、Ｎ型トランジスタ１１と、Ｎ型トランジスタ１２と、定電流源１３と、Ｎ型トランジスタ１４と、コンデンサ１５とを有する。Ｎ型トランジスタ１１およびＮ型トランジスタ１２は、略等しい素子特性を有する高耐圧トランジスタ（たとえば、ＬＤＭＯＳ）であり、カレントミラーを構成する。

すなわち、Ｎ型トランジスタ１１のゲートはＮ型トランジスタ１２のゲートに接続され、Ｎ型トランジスタ１２のゲートはＮ型トランジスタ１２のドレインに接続される。

また、Ｎ型トランジスタ１２のドレインは定電流源１３を介してロジック動作用の電圧Ｖ_Ｌに接続され、Ｎ型トランジスタ１２のソースはＮ型トランジスタ１４を介して接地される。なお、ロジック動作用の電圧Ｖ_Ｌは、たとえば、１．８（Ｖ）である。

さらに、Ｎ型トランジスタ１４のゲートにはロジック動作用の電圧Ｖ_Ｌが接続され、Ｎ型トランジスタ１１のゲートおよびＮ型トランジスタ１２のゲートはコンデンサ１５を介して接地される。

このような回路構成によって、定電流回路１０は、定電流源１３からＮ型トランジスタ１２に流される定電流に基づいて、Ｎ型トランジスタ１１に定電流を流すことができる。これにより、定電流回路１０は、Ｎ型トランジスタ１１と直列に接続される発光素子３に対して、定電流を供給することができる。

なお、実施形態に係る定電流回路１０では、Ｎ型トランジスタ１１とＮ型トランジスタ１２とが略等しい素子特性を有し、Ｎ型トランジスタ１４はスイッチ２０と略等しい素子特性を有するとよい。

これにより、実施形態に係る定電流回路１０は、カレントミラーのミラー比が素子サイズに近い安定した定電流を発光素子３に供給することができる。

Ｎ型トランジスタで構成されるスイッチ２０のドレインは、定電流回路１０のＮ型トランジスタ１１を介して発光素子３に接続され、スイッチ２０のソースは接地される。また、スイッチ２０のゲートには、図示しない制御部からの信号Ｓ１が入力される。かかる信号Ｓ１は、外部信号の一例である。

信号Ｓ１がハイレベルである場合、スイッチ２０は導通状態となることから、電源電圧Ｖｃｃから発光素子３に所定の定電流が供給され、発光素子３は点灯状態となる。一方で、信号Ｓ１がローレベルである場合、スイッチ２０は切断状態となることから、電源電圧Ｖｃｃから発光素子３には定電流が供給されず、発光素子３は消灯状態となる。

昇圧回路３０は、コンデンサ３１と、インバータ３２とを有する。また、インバータ３２は、Ｐ型トランジスタ３２ａとＮ型トランジスタ３２ｂとを有する。

Ｐ型トランジスタ３２ａのソースはロジック動作用の電圧Ｖ_Ｌに接続され、Ｐ型トランジスタ３２ａのドレインは、ノード３２ｃを介してＮ型トランジスタ３２ｂのドレインに接続される。かかるノード３２ｃは、インバータ３２の出力端子に対応する。また、Ｎ型トランジスタ３２ｂのソースは接地される。

そして、インバータ３２の入力端子であるＰ型トランジスタ３２ａのゲートおよびＮ型トランジスタ３２ｂのゲートには、別の外部信号である信号Ｓ２が入力される。かかる信号Ｓ２の詳細については後述する。

コンデンサ３１は、インバータ３２の出力端子であるノード３２ｃと、電源電圧Ｖｃｃおよび発光素子３の間（具体的には、インダクタ素子４０および発光素子３の間）に設けられるノード３３との間に設けられる。

［発光素子駆動回路の動作］
つづいて、実施形態に係る発光素子駆動回路２の動作について、図２〜図８を参照しながら説明する。なお、以降においては、理解を容易にするため、実施形態と参考例１および参考例２とを比較しながら説明する。

まず、本開示の参考例１について説明する。図２は、参考例１の発光装置１および発光素子駆動回路２の構成例を示す回路図である。図２に示すように、参考例１の発光装置１は、昇圧回路３０が設けられない以外は実施形態と同様の構成である。

次に、図２に加えて図３を参照しながら、参考例１の発光素子駆動回路２の動作について説明する。図３は、参考例１の発光素子駆動回路２の動作例を示すタイミングチャートであり、電圧Ｖ１と、信号Ｓ１と、電圧Ｖ２と、電流Ｉ１とを示している。

ここで、図２に示すように、電圧Ｖ１は、発光素子３の入力側（すなわち、ダイオード４のアノード側）の電圧であり、信号Ｓ１はスイッチ２０のゲートに入力される外部信号である。

また、電圧Ｖ２は、発光素子３の出力側（すなわち、ダイオード４のカソード側）の電圧であり、電流Ｉ１は、発光素子３の出力電流（すなわち、ダイオード４のカソードから出力される電流）である。

図３に示すように、初期状態において、信号Ｓ１はローレベルであることから、スイッチ２０（図２参照）は切断状態である。したがって、初期状態では、発光素子３の出力電流（電流Ｉ１）がゼロであり、発光素子３は消灯状態である。

また、初期状態では、電流Ｉ１がゼロであることから、発光素子３の入力側の電圧Ｖ１および出力側の電圧Ｖ２は、ともに電源電圧Ｖｃｃと略等しい値になる。

次に、時間Ｔ１において、信号Ｓ１がローレベルからハイレベルに切り替わると、スイッチ２０が導通状態となるため、発光素子３に電流が流れ始める。これにより、時間Ｔ１から徐々に電流Ｉ１の値が上昇する。

また、時間Ｔ１において発光素子３内に電流が流れ始めると、発光素子３の入力側と出力側との間で電位差が生じることから、出力側の電圧Ｖ２が低下する。さらに、発光素子３内には寄生インダクタ５があることから、かかる寄生インダクタ５に流れる電流値の変化に起因して、発光素子３内で大きな電圧降下が生じる。

これにより、時間Ｔ１の後に、発光素子３の出力側の電圧Ｖ２は、接地電圧（図３ではＧＮＤ）近傍の電圧Ｖａまで大きく低下する。

なお、この電圧Ｖ２は、カレントミラー回路である定電流回路１０の出力電圧とみなすことができるが、このようにカレントミラー回路の出力電圧（電圧Ｖ２）が大きく低下した場合、定電流回路１０のミラー比が維持できなくなる。

そして、定電流回路１０のミラー比が崩れてしまうと、定電流回路１０から発光素子３に必要な電流を流しにくくなることから、電流Ｉ１の上昇が抑制される。したがって、変形例１では、ようやく時間Ｔ２で電流Ｉ１は所定の定電流Ｉａに達する。

ここまで説明したように、変形例１では、発光素子３内の寄生インダクタ５に起因して発光素子３内で大きな電圧降下が生じることから、発光素子３の立ち上がり時間（図３ではＴ２−Ｔ１）を短縮することが困難である。

時間Ｔ２以降の流れについて説明する。時間Ｔ２において電流Ｉ１が所定の定電流Ｉａに達すると、寄生インダクタ５による電圧降下がなくなることから、発光素子３の出力側の電圧Ｖ２が上昇し、電圧Ｖｂで一定となる。そして、発光素子３は、点灯状態を維持する。

次に、時間Ｔ３において、信号Ｓ１がハイレベルからローレベルに切り替わると、スイッチ２０が切断状態となるため、発光素子３に流れる電流が低下し始める。これにより、時間Ｔ３から徐々に電流Ｉ１の値が減少する。

また、時間Ｔ３において発光素子３内の電流が減少し始めると、発光素子３の入力側と出力側との間の電位差が小さくなることから、出力側の電圧Ｖ２が上昇する。さらに、発光素子３内には寄生インダクタ５があることから、かかる寄生インダクタ５に流れる電流値の変化に起因して、発光素子３内で大きな電圧上昇が生じる。

これにより、時間Ｔ３の後に、発光素子３の出力側の電圧Ｖ２は、電源電圧Ｖｃｃを超えた電圧Ｖｄまで上昇する。

そして、時間Ｔ４で電流Ｉ１の値がゼロになると、発光素子３は消灯し、初期状態に戻る。また、時間Ｔ４において電流Ｉ１がゼロで一定になると、寄生インダクタ５による電圧上昇がなくなることから、発光素子３の出力側の電圧Ｖ２は電源電圧Ｖｃｃと略等しい値に戻る。

つづいて、本開示の参考例２について説明する。図４は、参考例２の発光装置１および発光素子駆動回路２の構成例を示す回路図である。図４に示すように、参考例２の発光装置１は、昇圧回路３０が設けられないことと、電源電圧がＶｃｃではなくＶｃｃ＋Ｖ_Ｌであること以外は実施形態と同様の構成である。

次に、図４に加えて図５を参照しながら、参考例２の発光素子駆動回路２の動作について説明する。図５は、参考例２の発光素子駆動回路２の動作例を示すタイミングチャートであり、参考例１と同様に電圧Ｖ１と、信号Ｓ１と、電圧Ｖ２と、電流Ｉ１とを示している。

また、図５では、理解を容易にするため、参考例１における電圧Ｖ２および電流Ｉ１の変化を一点鎖線で示している。

図５に示すように、初期状態において、信号Ｓ１はローレベルであることから、スイッチ２０（図４参照）は切断状態である。したがって、初期状態では、発光素子３の出力電流（電流Ｉ１）がゼロであり、発光素子３は消灯状態である。

また、初期状態では、電流Ｉ１がゼロであることから、発光素子３の入力側の電圧Ｖ１および出力側の電圧Ｖ２は、ともに電源電圧Ｖｃｃ＋Ｖ_Ｌと略等しい値となる。

また、時間Ｔ１において発光素子３内に電流が流れ始めると、発光素子３の入力側と出力側との間で電位差が生じることから、出力側の電圧Ｖ２が低下する。また、変形例１と同様に、発光素子３内の寄生インダクタ５に流れる電流値の変化に起因して、発光素子３内で大きな電圧降下が生じる。

これにより、時間Ｔ１の後に、発光素子３の出力側の電圧Ｖ２は、電圧Ｖａ１まで大きく低下する。一方で、変形例２では、電源電圧自体をＶｃｃ＋Ｖ_Ｌに昇圧していることから、電圧Ｖａ１の値は変形例１の電圧Ｖａよりも大きくなり、定電流回路１０のミラー比が維持可能な値に維持される。

したがって、変形例２では、定電流回路１０から発光素子３に必要な電流をより早く流すことができることから、電流Ｉ１の上昇が促進される。したがって、変形例２では、変形例１における時間Ｔ２よりも前の時間Ｔ２ａで、電流Ｉ１は所定の定電流Ｉａに達する。

ここまで説明したように、変形例２では、電源電圧自体を昇圧することにより、発光素子３の立ち上がりの際にも定電流回路１０のミラー比を維持できることから、発光素子３の立ち上がり時間（図５ではＴ２ａ−Ｔ１）を短縮することができる。

時間Ｔ２ａ以降の流れについて説明する。時間Ｔ２ａにおいて電流Ｉ１が所定の定電流Ｉａに達すると、寄生インダクタ５による電圧降下がなくなることから、発光素子３の出力側の電圧Ｖ２が上昇し、電圧Ｖｂ１で一定となる。そして、発光素子３は、点灯状態を維持する。

なお、かかる電圧Ｖｂ１は、電源電圧自体が昇圧されていることから、変形例１における電圧Ｖｂよりも大きい値となる。

これにより、時間Ｔ３の後に、発光素子３の出力側の電圧Ｖ２は、電源電圧Ｖｃｃ＋Ｖ_Ｌを超えた電圧Ｖｄ１まで上昇する。

そして、時間Ｔ４で電流Ｉ１の値がゼロになると、発光素子３は消灯し、初期状態に戻る。また、時間Ｔ４において電流Ｉ１がゼロで一定になると、寄生インダクタ５による電圧上昇がなくなることから、発光素子３の出力側の電圧Ｖ２は電源電圧Ｖｃｃ＋Ｖ_Ｌと略等しい値に戻る。

ここで、変形例２では、電流Ｉ１が所定の定電流Ｉａに達した時間Ｔ２ａから時間Ｔ３までの間、電圧Ｖ２の値が変形例１よりも大きい電圧Ｖｂ１となる。これにより、発光装置１内の損失が大きくなることから、発光装置１の消費電力が増大してしまう。

つづいて、図１および図６を参照しながら、実施形態に係る発光素子駆動回路２の動作について説明する。図６は、本開示の実施形態に係る発光素子駆動回路２の動作例を示すタイミングチャートであり、電圧Ｖ１、信号Ｓ１、電圧Ｖ２および電流Ｉ１に加えて、信号Ｓ２も示している。

ここで、図１に示すように、信号Ｓ２は、昇圧回路３０におけるインバータ３２の入力端子に入力される外部信号である。また、図６では、理解を容易にするため、参考例２における電圧Ｖ２の変化を二点鎖線で示している。

図６に示すように、初期状態において、信号Ｓ１はローレベルであることから、スイッチ２０（図１参照）は切断状態である。したがって、初期状態では、発光素子３の出力電流（電流Ｉ１）がゼロであり、発光素子３は消灯状態である。

また、初期状態では、電流Ｉ１がゼロであることから、発光素子３の入力側の電圧Ｖ１および出力側の電圧Ｖ２は、ともに電源電圧Ｖｃｃと略等しい値となる。

さらに、初期状態では、信号Ｓ２がハイレベルであることから、Ｐ型トランジスタ３２ａは切断状態となり、Ｎ型トランジスタ３２ｂは導通状態となる。これにより、コンデンサ３１の両方の端子にはそれぞれ電源電圧Ｖｃｃおよび接地電圧が印加され、両方の端子の電位差が電源電圧Ｖｃｃと略等しい値になるようにコンデンサ３１が充電される。

また、時間Ｔ１では、信号Ｓ１と同期して、信号Ｓ２がハイレベルからローレベルに切り替わる。これにより、Ｐ型トランジスタ３２ａは導通状態となり、Ｎ型トランジスタ３２ｂは切断状態となることから、インバータ３２の出力端子（ノード３２ｃ）の電圧がゼロから電圧Ｖ_Ｌに変化する。

これにより、インバータ３２の出力端子（ノード３２ｃ）の電圧Ｖ_Ｌがコンデンサ３１の両方の端子の電位差（電圧Ｖｃｃ）と足し合わされ、ノード３３の電圧（すなわち、発光素子３の入力側の電圧Ｖ１）がＶｃｃ＋Ｖ_Ｌに昇圧される。

すなわち、実施形態では、発光素子３が点灯するタイミング（時間Ｔ１）と同期して、ノード３３の電圧を昇圧回路３０で昇圧する。

そして、時間Ｔ１において発光素子３内に電流が流れ始めると、発光素子３の入力側と出力側との間で電位差が生じることから、出力側の電圧Ｖ２が低下する。また、変形例２と同様に、発光素子３内の寄生インダクタ５に流れる電流値の変化に起因して、発光素子３内で大きな電圧降下が生じる。

これにより、時間Ｔ１の後に、発光素子３の出力側の電圧Ｖ２は、電圧Ｖａ１まで大きく低下する。一方で、実施形態では、発光素子３の入力側の端子（電圧Ｖ１）を昇圧していることから、変形例２と同様に、電圧Ｖ２の値は、定電流回路１０のミラー比が維持可能な値（電圧Ｖａ１）に維持される。

したがって、実施形態では、定電流回路１０から発光素子３に必要な電流をより早く流すことができることから、電流Ｉ１の上昇が促進され、変形例２と同様の時間Ｔ２ａで、電流Ｉ１は所定の定電流Ｉａに達する。

ここまで説明したように、実施形態では、昇圧回路３０で発光素子３の入力側の端子を昇圧することで、発光素子３の立ち上がりの際にも定電流回路１０のより早くミラー比の電流を流すことができることから、発光素子３の立ち上がり時間（Ｔ２ａ−Ｔ１）を短縮することができる。

ここで、実施形態では、時間Ｔ２ａよりも後の時間Ｔ２ｂにおいて、信号Ｓ２がローレベルからハイレベルに切り替わる。これにより、インバータ３２の出力端子（ノード３２ｃ）の電圧が電圧Ｖ_Ｌからゼロに変化することから、ノード３３がコンデンサ３１によって昇圧されなくなる。

すなわち、実施形態では、時間Ｔ２ｂで発光素子３の入力側の電圧Ｖ１が電源電圧Ｖｃｃと略等しい値に戻る。これにより、発光素子３の出力側の電圧Ｖ２も、時間Ｔ２ｂで電圧Ｖｂ１から変形例１と同様の電圧Ｖｂに低下する。

次に、時間Ｔ３において、信号Ｓ１がハイレベルからローレベルに切り替わると、スイッチ２０が切断状態となるため、発光素子３に流れる電流が低下し始める。これにより、時間Ｔ３から徐々に電流Ｉ１の値が減少する。以降は上述の変形例１と同様であるため、説明を省略する。

ここで、実施形態では、時間Ｔ２ｂから時間Ｔ３までの間、電圧Ｖ２の値を変形例２よりも小さい電圧Ｖｂに低減することができる。これにより、発光装置１内の損失を小さくすることができることから、発光装置１の消費電力を低減することができる。

ここまで説明したように、実施形態では、発光素子３が点灯するタイミングと同期して、昇圧回路３０により発光素子３の入力側の端子を昇圧することにより、発光素子３の立ち上がり時間の短縮と消費電力の低減とを両立させることができる。

また、実施形態では、コンデンサ３１およびインバータ３２を用いて昇圧回路３０を構成することにより、発光素子３の入力側の端子を安定して昇圧することができる。

なお、実施形態において、昇圧回路３０は、必ずしもコンデンサ３１およびインバータ３２を用いて構成する必要はなく、その他の既知の昇圧回路を用いて発光素子３の入力側の端子を昇圧してもよい。

また、実施形態では、一対の高耐圧トランジスタ（Ｎ型トランジスタ１１およびＮ型トランジスタ１２）でカレントミラーを構成することにより、ロジック用の電圧Ｖ_Ｌよりも高電圧である電源電圧Ｖｃｃを発光素子３に接続することができる。

したがって、実施形態によれば、発光素子３の駆動電流を大きくすることができる。さらに、実施形態では、素子特性が略等しい一対の高耐圧トランジスタでカレントミラーを構成することから、カレントミラーのミラー比が素子サイズに近い安定した定電流を発光素子３に供給することができる。

また、実施形態では、昇圧回路３０が、少なくとも発光素子３を流れる電流Ｉ１が立ち上がってから一定になるまでの間（すなわち、少なくとも時間Ｔ１から時間Ｔ２ａまでの間）、ノード３３を昇圧するとよい。

もし仮に、電流Ｉ１が立ち上がっている最中に（すなわち、時間Ｔ２ａよりも前に）ノード３３の昇圧を停止すると、発光素子３の出力側の電圧Ｖ２が低下してしまうことから、定電流回路１０のミラー比が維持できなくなる恐れがある。

そしてこの場合、定電流回路１０から発光素子３に必要な電流を流しにくくなることから、電流Ｉ１の上昇が抑制され、電流Ｉ１が所定の定電流Ｉａに達するまでの時間が長くかかってしまう。

しかしながら、実施形態では、少なくとも時間Ｔ１から時間Ｔ２ａまでの間ノード３３を昇圧することから、電流Ｉ１が所定の定電流Ｉａに達するまでの時間が長くなることを抑制することができる。

また、実施形態では、昇圧回路３０が、発光素子３を流れる電流Ｉ１が立ち下がる前から立ち下がった後までの間（すなわち、少なくとも時間Ｔ３よりも前から時間Ｔ４の後までの間）、ノード３３の昇圧を停止するとよい。

もし仮に、電流Ｉ１が立ち下がり始めた後から（すなわち、時間Ｔ３よりも後から）ノード３３の昇圧を停止した場合、時間Ｔ２ａから時間Ｔ３までの間はノード３３が昇圧されていたことになる。

そしてこの場合、発光素子３に定電流Ｉａが流れ、発光素子３の消費電力が最も大きい時間Ｔ２ａから時間Ｔ３までの間は、電圧Ｖ２が電圧Ｖｂ１で維持されることから、発光装置１内の損失が大きくなり、発光装置１の消費電力が増大してしまう。

しかしながら、実施形態では、少なくとも時間Ｔ３よりも前にノード３３の昇圧を停止することから、発光装置１における消費電力の増大を抑制することができる。

なお、実施形態では、発光素子３が立ち上がった時間Ｔ２ａの後、速やかにノード３３の昇圧を停止するとよい。たとえば、発光素子３の立ち上がり時間をＴｒとした場合、信号Ｓ２の幅（すなわち、時間Ｔ１から時間Ｔ２ｂまでの時間）を１．１Ｔｒ〜１．５Ｔｒの範囲にするとよい。これにより、発光装置１における消費電力の増大を効果的に抑制することができる。

ここまで説明した昇圧回路３０による昇圧のタイミングは、信号Ｓ２により制御される。そこで、かかる信号Ｓ２の生成方法の一例について、図７および図８を参照しながら説明する。

図７は、本開示の実施形態に係る発光装置１および発光素子駆動回路２の構成例を示す回路図であり、信号Ｓ２の生成回路についての詳細を示した図である。なお、図７では、定電流回路１０を定電流源として１つの記号で記載している。

図７の例では、昇圧回路３０が、上述のコンデンサ３１とインバータ３２とに加えて、パルス生成回路３４と、インバータ３５とを有する。

パルス生成回路３４は、所定の幅を有するパルス信号を生成する。パルス生成回路３４は、たとえば、図示しないエッジ検出回路および遅延回路を内部に有し、入力信号の立ち上がりエッジと同期した立ち上がりのパルス信号を生成する。また、パルス生成回路３４は、内部の遅延回路において予め設定された遅延時間に基づいた幅のパルス信号を生成する。

図７に示すように、図示しない制御部から信号Ｓ１がスイッチ２０のゲートに入力され、かかるスイッチ２０の断続が制御される。また、かかる信号Ｓ１は、パルス生成回路３４にも入力される。

そして、パルス生成回路３４は、入力された信号Ｓ１に基づいて、信号Ｓ２ｘをインバータ３５に出力する。かかる信号Ｓ２ｘは、図８に示すように、信号Ｓ１と同じ立ち上がりタイミング（ここでは時間Ｔ１）であり、時間Ｔ１から時間Ｔ２ｂまでの幅を有するパルス信号である。図８は、本開示の実施形態に係る各信号の動作例を示すタイミングチャートである。

そして、図７に示すように、信号Ｓ２ｘが入力されたインバータ３５は、かかる信号Ｓ２ｘを反転させた信号Ｓ２（図８参照）をインバータ３２に出力する。

このように、信号Ｓ１に基づいて信号Ｓ２を生成することにより、発光素子３の立ち上がりと昇圧回路３０とを精度よく同期させることができる。なお、図７の例はあくまで一例であり、パルス生成回路３４およびインバータ３５以外の回路を用いて、信号Ｓ１から信号Ｓ２を生成してもよい。

また、上記の実施形態では、Ｐ型トランジスタ３２ａのソースをロジック用の電圧Ｖ_Ｌに接続することにより、かかる電圧Ｖ_Ｌだけ昇圧回路３０で昇圧する例について示したが、昇圧回路３０で昇圧可能な電圧はかかる電圧Ｖ_Ｌに限られない。

たとえば、Ｐ型トランジスタ３２ａのソースを電源電圧Ｖｃｃに接続してもよいし、その他の電圧源にＰ型トランジスタ３２ａのソースを接続してもよい。

［各種変形例］
つづいて、実施形態の各種変形例について、図９〜図１１を参照しながら説明する。図９は、本開示の実施形態の変形例１に係る発光装置１および発光素子駆動回路２の構成例を示す回路図であり、実施形態の図７に対応する図面である。

図９に示すように、変形例１の発光素子駆動回路２は、アシストスイッチ５０が設けられる点が実施形態と異なる。かかるアシストスイッチ５０は、発光素子３および定電流回路１０の間と、接地電位との間に接続される。すなわち、アシストスイッチ５０は、発光素子３の出力側の端子と接地電位との間に接続される。

また、アシストスイッチ５０は、パルス生成回路３４から出力される信号Ｓ２ｘに基づいて断続される。すなわち、アシストスイッチ５０は、昇圧回路３０の昇圧動作と同期して導通する。たとえば、アシストスイッチ５０はＮ型トランジスタであり、かかるＮ型トランジスタのゲートに信号Ｓ２ｘが入力される。

この変形例１では、昇圧回路３０の昇圧動作と同期してアシストスイッチ５０を導通させることで、発光素子３の出力側の電圧Ｖ２が低下して定電流回路１０の動作が弱った際に、アシストスイッチ５０のオン抵抗で定電流回路１０の動作を補助することができる。

したがって、変形例１によれば、電流Ｉ１の上昇がさらに促進されることから、発光素子３の立ち上がり時間をさらに短縮することができる。

図１０は、本開示の実施形態の変形例２に係る発光装置１および発光素子駆動回路２の構成例を示す回路図であり、実施形態の図７に対応する図面である。

図１０に示すように、変形例２の発光素子駆動回路２は、電源電圧Ｖｃｃから接地電位の間に並列に接続される複数の発光素子３Ａ、３Ｂに対して、１つの昇圧回路３０が共通に接続される。

この変形例２では、発光素子３Ａが外部からの信号Ｓ１ａにより断続され、発光素子３Ｂが外部からの信号Ｓ１ｂにより断続される。そして、変形例２のパルス生成回路３４には、これらの信号Ｓ１ａ、Ｓ１ｂがともに入力される。

これにより、変形例２の昇圧回路３０は、信号Ｓ１ａに応じた信号Ｓ２ａと、信号Ｓ１ｂに応じた信号Ｓ２ｂとを両方インバータ３２に入力することができる。

すなわち、変形例２の昇圧回路３０は、発光素子３Ａが発光するタイミングでノード３３を昇圧することができるとともに、発光素子３Ｂが発光するタイミングでノード３３を昇圧することができる。

したがって、変形例２によれば、１つの昇圧回路３０で複数の発光素子３Ａ、３Ｂの入力側の端子をともに昇圧することができる。

このように、変形例２の発光素子駆動回路２では、複数の発光素子３Ａ、３Ｂに対して１つの昇圧回路３０を共有することができることから、発光素子駆動回路２のチップ面積を低減することができる。

なお、図１０の例では、１つの昇圧回路３０を２つの発光素子３Ａ、３Ｂで共有した例について示したが、１つの昇圧回路３０を共有する発光素子３の数は２つに限られず、３つ以上の発光素子３で１つの昇圧回路３０を共有してもよい。

図１１は、本開示の実施形態の変形例３に係る発光装置１および発光素子駆動回路２の構成例を示す回路図であり、実施形態の図１に対応する図面である。図１１に示すように、変形例３の発光素子駆動回路２は、定電流回路１０の回路構成が実施形態と異なる。

図１１に示すように、定電流回路１０は、Ｎ型トランジスタ１１Ａと、Ｎ型トランジスタ１２Ａと、定電流源１３と、Ｎ型トランジスタ１４と、コンデンサ１５と、Ｎ型トランジスタ１６とを有する。

Ｎ型トランジスタ１１ＡおよびＮ型トランジスタ１２Ａは、実施形態のＮ型トランジスタ１１およびＮ型トランジスタ１２と入れ替わって設けられる。Ｎ型トランジスタ１１ＡおよびＮ型トランジスタ１２Ａは、略等しい素子特性を有する低耐圧トランジスタであり、カレントミラーを構成する。

また、実施形態から別途追加されるＮ型トランジスタ１６は、高耐圧トランジスタ（たとえば、ＬＤＭＯＳ）であり、Ｎ型トランジスタ１１Ａと発光素子３との間に接続される。

すなわち、Ｎ型トランジスタ１６のドレインは発光素子３の出力側の端子に接続され、Ｎ型トランジスタ１６のソースはＮ型トランジスタ１１Ａのドレインに接続される。また、Ｎ型トランジスタ１４のゲートにはロジック動作用の電圧Ｖ_Ｌが接続される。

このような回路構成によって、変形例３の定電流回路１０は、定電流源１３からＮ型トランジスタ１２に流される定電流に基づいて、Ｎ型トランジスタ１１Ａに定電流を流すことができる。これにより、変形例３の定電流回路１０は、Ｎ型トランジスタ１１Ａと直列に接続される発光素子３に対して、定電流を供給することができる。

また、変形例３の定電流回路１０は、発光素子３の出力側の端子に高耐圧トランジスタ（Ｎ型トランジスタ１６）が接続されることから、ロジック用の電圧Ｖ_Ｌよりも高電圧である電源電圧Ｖｃｃを発光素子３に接続することができる。したがって、変形例３によれば、発光素子３の駆動電流を大きくすることができる。

さらに、変形例３では、定電流回路１０において、低耐圧トランジスタに比べて大きな面積が必要となる高耐圧トランジスタの数を減らすことができる（実施形態：２個、変形例３：１個）。したがって、変形例３によれば、発光素子駆動回路２のチップ面積を低減することができる。

なお、変形例３の定電流回路１０において、Ｎ型トランジスタ１２Ａに接続される電圧は電源電圧Ｖｃｃではなくロジック用の電圧Ｖ_Ｌであることから、Ｎ型トランジスタ１２Ａに低耐圧トランジスタを用いたとしても特に支障は無い。

［効果］
実施形態に係る発光素子駆動回路２は、定電流回路１０と、スイッチ２０と、昇圧回路３０とを備える。定電流回路１０は、電源電圧Ｖｃｃから発光素子３に定電流Ｉａを供給する。スイッチ２０は、外部信号（信号Ｓ２）に基づいて発光素子３に流れる電流Ｉ１を断続させる。昇圧回路３０は、発光素子３が点灯するタイミングと同期して、電源電圧Ｖｃｃと発光素子３との間を昇圧する。

これにより、発光素子３の立ち上がり時間の短縮と消費電力の低減とを両立させることができる。

また、実施形態に係る発光素子駆動回路２において、昇圧回路３０は、発光素子３を流れる電流Ｉ１が立ち上がってから一定になるまでの間、電源電圧Ｖｃｃと発光素子３との間を昇圧する。

これにより、発光素子３を流れる電流Ｉ１が所定の定電流Ｉａに達するまでの時間が長くなることを抑制することができる。

また、実施形態に係る発光素子駆動回路２において、昇圧回路３０は、発光素子３を流れる電流Ｉ１が立ち下がる前から立ち下がった後までの間、電源電圧Ｖｃｃと発光素子３との間の昇圧を停止する。

これにより、発光装置１における消費電力の増大を抑制することができる。

また、実施形態に係る発光素子駆動回路２において、昇圧回路３０は、コンデンサ３１およびインバータ３２を有する。また、コンデンサ３１の一方の端子が電源電圧Ｖｃｃと発光素子３との間に接続され、コンデンサ３１の他方の端子がインバータ３２の出力端子（ノード３２ｃ）に接続される。

これにより、発光素子３の入力側の端子を安定して昇圧することができる。

また、実施形態に係る発光素子駆動回路２において、定電流回路１０は、カレントミラーを構成する一対の高耐圧トランジスタ（Ｎ型トランジスタ１１、１２）を有する。

これにより、発光素子３の駆動電流を大きくすることができるとともに、カレントミラーのミラー比が素子サイズに近い安定した定電流を発光素子３に供給することができる。

また、実施形態に係る発光素子駆動回路２において、定電流回路１０は、カレントミラーを構成する一対の低耐圧トランジスタ（Ｎ型トランジスタ１１Ａ、１２Ａ）を有する。また、定電流回路１０は、低耐圧トランジスタの一方と発光素子３との間に接続される高耐圧トランジスタ（Ｎ型トランジスタ１６）を有する。

これにより、発光素子駆動回路２のチップ面積を低減することができる。

また、実施形態に係る発光素子駆動回路２は、発光素子３および定電流回路１０の間と、接地電位との間に接続され、昇圧回路３０の昇圧動作と同期して導通するアシストスイッチ５０をさらに備える。

これにより、発光素子３の立ち上がり時間をさらに短縮することができる。

また、実施形態に係る発光素子駆動回路２は、発光素子３を複数備え、昇圧回路３０は、電源電圧Ｖｃｃに並列に接続される複数の発光素子３を共通に昇圧する。

以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。

また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成も取ることができる。
（１）
電源電圧から発光素子に定電流を供給する定電流回路と、
外部信号に基づいて前記発光素子を流れる電流を断続させるスイッチと、
前記発光素子が点灯するタイミングと同期して、前記電源電圧と前記発光素子との間を昇圧する昇圧回路と、
を備える発光素子駆動回路。
（２）
前記昇圧回路は、前記発光素子を流れる電流が立ち上がってから一定になるまでの間、前記電源電圧と前記発光素子との間を昇圧する
前記（１）に記載の発光素子駆動回路。
（３）
前記昇圧回路は、前記発光素子を流れる電流が立ち下がる前から立ち下がった後までの間、前記電源電圧と前記発光素子との間の昇圧を停止する
前記（１）または（２）に記載の発光素子駆動回路。
（４）
前記昇圧回路は、コンデンサおよびインバータを有し、
前記コンデンサの一方の端子が前記電源電圧と前記発光素子との間に接続され、前記コンデンサの他方の端子が前記インバータの出力端子に接続される
前記（１）〜（３）のいずれか一つに記載の発光素子駆動回路。
（５）
前記定電流回路は、カレントミラーを構成する一対の高耐圧トランジスタを有する
前記（１）〜（４）のいずれか一つに記載の発光素子駆動回路。
（６）
前記定電流回路は、カレントミラーを構成する一対の低耐圧トランジスタと、前記低耐圧トランジスタの一方と前記発光素子との間に接続される高耐圧トランジスタとを有する
前記（１）〜（４）のいずれか一つに記載の発光素子駆動回路。
（７）
前記発光素子および前記定電流回路の間と、接地電位との間に接続され、前記昇圧回路の昇圧動作と同期して導通するアシストスイッチをさらに備える
前記（１）〜（６）のいずれか一つに記載の発光素子駆動回路。
（８）
前記発光素子を複数備え、
前記昇圧回路は、前記電源電圧に並列に接続される複数の前記発光素子を共通に昇圧する
前記（１）〜（７）のいずれか一つに記載の発光素子駆動回路。
（９）
発光素子と、
電源電圧から前記発光素子に定電流を供給する定電流回路と、外部信号に基づいて前記発光素子に流れる電流を断続させるスイッチと、前記発光素子が点灯するタイミングと同期して、前記電源電圧と前記発光素子との間を昇圧する昇圧回路と、を有する発光素子駆動回路と、
を備える発光装置。
（１０）
前記昇圧回路は、前記発光素子を流れる電流が立ち上がってから一定になるまでの間、前記電源電圧と前記発光素子との間を昇圧する
前記（９）に記載の発光装置。
（１１）
前記昇圧回路は、前記発光素子を流れる電流が立ち下がる前から立ち下がった後までの間、前記電源電圧と前記発光素子との間の昇圧を停止する
前記（９）または（１０）に記載の発光装置。
（１２）
前記昇圧回路は、コンデンサおよびインバータを有し、
前記コンデンサの一方の端子が前記電源電圧と前記発光素子との間に接続され、前記コンデンサの他方の端子が前記インバータの出力端子に接続される
前記（９）〜（１１）のいずれか一つに記載の発光装置。
（１３）
前記定電流回路は、カレントミラーを構成する一対の高耐圧トランジスタを有する
前記（９）〜（１２）のいずれか一つに記載の発光装置。
（１４）
前記定電流回路は、カレントミラーを構成する一対の低耐圧トランジスタと、前記低耐圧トランジスタの一方と前記発光素子との間に接続される高耐圧トランジスタとを有する
前記（９）〜（１２）のいずれか一つに記載の発光装置。
（１５）
前記発光素子および前記定電流回路の間と、接地電位との間に接続され、前記昇圧回路の昇圧動作と同期して導通するアシストスイッチをさらに備える
前記（９）〜（１４）のいずれか一つに記載の発光装置。
（１６）
前記発光素子を複数備え、
前記昇圧回路は、前記電源電圧に並列に接続される複数の前記発光素子を共通に昇圧する
前記（９）〜（１５）のいずれか一つに記載の発光装置。

１発光装置
２発光素子駆動回路
３発光素子
４ダイオード
５寄生インダクタ
１０定電流回路
２０スイッチ
３０昇圧回路
３１コンデンサ
３２インバータ
４０インダクタ素子
５０アシストスイッチ
Ｉ１電流
Ｓ１信号（外部信号の一例）

Claims

電源電圧から発光素子に定電流を供給する定電流回路と、
外部信号に基づいて前記発光素子を流れる電流を断続させるスイッチと、
前記発光素子が点灯するタイミングと同期して、前記電源電圧と前記発光素子との間を昇圧する昇圧回路と、
を備える発光素子駆動回路。
前記昇圧回路は、前記発光素子を流れる電流が立ち上がってから一定になるまでの間、前記電源電圧と前記発光素子との間を昇圧する
請求項１に記載の発光素子駆動回路。
前記昇圧回路は、前記発光素子を流れる電流が立ち下がる前から立ち下がった後までの間、前記電源電圧と前記発光素子との間の昇圧を停止する
請求項１に記載の発光素子駆動回路。
前記昇圧回路は、コンデンサおよびインバータを有し、
前記コンデンサの一方の端子が前記電源電圧と前記発光素子との間に接続され、前記コンデンサの他方の端子が前記インバータの出力端子に接続される
請求項１に記載の発光素子駆動回路。
前記定電流回路は、カレントミラーを構成する一対の高耐圧トランジスタを有する
請求項１に記載の発光素子駆動回路。
前記定電流回路は、カレントミラーを構成する一対の低耐圧トランジスタと、前記低耐圧トランジスタの一方と前記発光素子との間に接続される高耐圧トランジスタとを有する
請求項１に記載の発光素子駆動回路。
前記発光素子および前記定電流回路の間と、接地電位との間に接続され、前記昇圧回路の昇圧動作と同期して導通するアシストスイッチをさらに備える
請求項１に記載の発光素子駆動回路。
前記発光素子を複数備え、
前記昇圧回路は、前記電源電圧に並列に接続される複数の前記発光素子を共通に昇圧する
請求項１に記載の発光素子駆動回路。
発光素子と、
電源電圧から前記発光素子に定電流を供給する定電流回路と、外部信号に基づいて前記発光素子に流れる電流を断続させるスイッチと、前記発光素子が点灯するタイミングと同期して、前記電源電圧と前記発光素子との間を昇圧する昇圧回路と、を有する発光素子駆動回路と、
を備える発光装置。