JP2021061267A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2021061267A
JP2021061267A JP2019182499A JP2019182499A JP2021061267A JP 2021061267 A JP2021061267 A JP 2021061267A JP 2019182499 A JP2019182499 A JP 2019182499A JP 2019182499 A JP2019182499 A JP 2019182499A JP 2021061267 A JP2021061267 A JP 2021061267A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
electrode
semiconductor module
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019182499A
Other languages
English (en)
Other versions
JP7156230B2 (ja
Inventor
修平 宮地
Shuhei Miyaji
修平 宮地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019182499A priority Critical patent/JP7156230B2/ja
Priority to PCT/JP2020/037025 priority patent/WO2021065958A1/ja
Priority to CN202080068721.XA priority patent/CN114514607A/zh
Publication of JP2021061267A publication Critical patent/JP2021061267A/ja
Priority to US17/657,287 priority patent/US20220223502A1/en
Application granted granted Critical
Publication of JP7156230B2 publication Critical patent/JP7156230B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】積載された２つの半導体素子を含む半導体モジュールにおいて、半導体素子の位置ずれを容易に検出可能とする技術を提供する。【解決手段】半導体モジュール１は、上面視した場合の形状が略四角形であり、少なくともその一部が重なるように上下方向に積載されている２つの半導体素子１０，２０と、前記２つの半導体素子の上面側または下面側に積載され、前記２つの半導体素子の少なくともいずれか一方と電気的に接続する導電部材１２１，１２３，１２５と、前記２つの半導体素子および前記導電部材を一体に封止する樹脂モールドと、を備え、前記２つの半導体素子のうちの下方に配置された下方半導体素子２０は、前記樹脂モールドが存在しない状態で前記半導体モジュール１を上面視した場合に、前記略四角形の略直交する少なくとも２辺の両端部の位置が観測できるように配置されている。【選択図】 図３

Description

本発明は、複数の半導体素子を含む半導体モジュールに関する。
特許文献１に、上面視した場合の形状が略長方形である２つの半導体素子が上下方向に積載されて、樹脂モールド内に一体に収容されている半導体モジュールが記載されている。２つの半導体素子は、略長方形の長辺が同じ向きであり、その長辺方向に沿って互いにずらした位置に配置されている。
特開２０１４−１３０８９４号公報
特許文献１では、上面視したときに、下方に配置された半導体素子の上面は、上方に配置された半導体素子によって、その半分以上が覆い隠されている。このため、２つの半導体素子を積載した後に、下方の半導体素子の位置を観測することが困難であり、その位置ずれを検出できない。
上記に鑑み、本発明は、積載された２つの半導体素子を含む半導体モジュールにおいて、半導体素子の位置ずれを容易に検出可能とする技術を提供することを目的とする。
本発明は、上面視した場合の形状が略四角形であり、少なくともその一部が重なるように上下方向に積載されている２つの半導体素子と、前記２つの半導体素子の上面側または下面側に積載され、半導体素子と電気的に接続する導電部材と、前記２つの半導体素子および前記導電部材を一体に封止する樹脂モールドと、を備えた半導体モジュールを提供する。この半導体モジュールでは、前記２つの半導体素子のうちの下方に配置された下方半導体素子は、前記樹脂モールドが存在しない状態で前記半導体モジュールを上面視した場合に、前記略四角形の略直交する少なくとも２辺の両端部の位置が観測できるように配置されている。
本発明によれば、上面視した場合の形状が略四角形である２つの半導体素子は、樹脂モールドが存在しない状態で半導体モジュールを上面視した場合に、下方に配置された下方半導体素子の略四角形の略直交する２辺の両端部の位置が観測できるように配置されて、積載されている。この両端部の位置を観測することで、下方半導体素子の位置を検出できるため、積載された２つの半導体素子の位置ずれを容易に検出することができる。
第１実施形態に係る半導体モジュールを示す平面図。 図１に示す半導体モジュールにおいて樹脂モールドを除去した状態を示す斜視図。 図１に示す半導体モジュールにおいて樹脂モールドを除去した状態を示す平面図。 図３のＩＶ−ＩＶ線断面図。 図１に示す半導体モジュールにおける半導体素子の素子構造を示す断面図。 第１実施形態に係る半導体モジュールを適用する電動パワーステアリングシステムの概略図。 図６に示す電動パワーステアリングシステムの駆動回路を示す図。 位置ずれ検出について説明する図。 位置ずれ検出について説明する図。 位置ずれ検出について説明する図。 第２実施形態に係る半導体モジュールを示す平面図。 図１１に示す半導体モジュールにおいて樹脂モールドを除去した状態を示す斜視図。 図１１に示す半導体モジュールにおいて樹脂モールドを除去した状態を示す平面図。 図１３のＸＩＶ−ＸＩＶ線断面図。 第４実施形態に係る半導体モジュールを示す平面図。
（第１実施形態）
図１〜４に示すように、第１実施形態に係る半導体モジュール１は、上方半導体素子１０および下方半導体素子２０と、上方半導体素子１０および下方半導体素子２０を一体に封止する樹脂モールド１３０と、外部端子１０１〜１０４，１１１〜１１４とを備えている。図１〜４に示すｘ軸方向およびｙ軸方向は、半導体モジュール１の側方であり、ｘｙ平面方向は、半導体モジュール１の平面方向である。ｚ軸方向は、平面方向に直交する上下方向である。
半導体モジュール１は、図１に示すように、上面視したときの形状が略長方形状の樹脂モールド１３０から、ｙ軸方向に８つの外部端子１０１〜１０４，１１１〜１１４が突出した外観を有している。外部端子１０１〜１０４は、樹脂モールド１３０の側方であるｙ軸の正方向（第１方向）において、ｘ軸の正方向から負方向に向かってこの順序に配置され、ｙ軸方向を長手方向として延在している。外部端子１１１〜１１４は、樹脂モールド１３０を挟んで第１方向と対向する第２方向となる、ｙ軸の負方向において、ｘ軸の正方向から負方向に向かってこの順序に配置され、ｙ軸方向を長手方向として延在している。
図２〜４に示すように、樹脂モールド１３０内には、上方半導体素子１０と、下方半導体素子２０とがｚ軸方向に積層された状態で一体に封止されている。上方半導体素子１０と、下方半導体素子２０とは、構造、形状、大きさ等が同じ半導体素子であり、上面視すると、略長方形状である。上方半導体素子１０と下方半導体素子２０とを同じ向きで互いに平面方向にずらすことなく上下に重ねると、角１１と角２１、角１２と角２２、角１３と角２３、角１４と角２４とは、平面方向に略同位置となる。
上方半導体素子１０および下方半導体素子２０は、図５に示すような素子構造を有する縦型の絶縁ゲート半導体素子である。より具体的には、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）である。
上方半導体素子１０および下方半導体素子２０は、半導体基板６０と、ソース電極７１と、ドレイン電極７２とを備えている。ソース電極７１は、半導体基板６０の上面６０ｕに接して形成されている。ドレイン電極７２は、半導体基板６０の下面６０ｂに接して形成されている。上面６０ｕは第１面に相当し、下面６０ｂは第２面に相当する。半導体基板６０には、下面６０ｂ側から順に、ｎ＋領域６１、ｎ−領域６２、ｐ＋領域６３が積層されている。ｐ＋領域６３の上面側の一部に、ｎ＋領域６４が形成されている。半導体基板６０の上面６０ｕから、ｎ＋領域６４およびｐ＋領域６３を貫通して、ｎ−領域６２の上面側まで到達するトレンチ７３が形成されている。トレンチ７３の内壁面にはゲート絶縁膜７４が形成されており、トレンチ７３内には、ゲート絶縁膜７４により半導体基板６０と絶縁された状態でゲート電極７５が充填されている。ゲート電極７５の上面は、絶縁膜７６により覆われており、絶縁膜７６によって、ゲート電極７５とソース電極７１とは絶縁されている。なお、半導体基板６０の材料としては、特に限定されないが、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）等を例示することができる。
上方半導体素子１０および下方半導体素子２０のゲート電極７５に正電圧を印加すると、ゲート絶縁膜７４に沿ってｐ＋領域６３にｎ型のチャネルが形成され、半導体基板６０において、ｎ型のキャリアがソース電極７１側からドレイン電極７２側が移動する。これによって、ドレイン電極７２側からソース電極７１側に電流が流れる。すなわち、上方半導体素子１０および下方半導体素子２０においては、ゲート電極７５に印加するゲート電圧を制御することにより、上方半導体素子１０および下方半導体素子２０に係るスイッチング素子のオンオフ制御を実行することができる。ソース電極７１は、第１電極に相当し、外部端子のうち、ソース電極７１に電気的に接続するソース端子は、第１端子に相当する。また、ドレイン電極７２は、第２電極に相当し、外部端子のうち、ドレイン電極７２に電気的に接続するドレイン端子は、第２端子に相当する。
上方半導体素子１０と、下方半導体素子２０とは、それぞれ、ソース電極７１を上方（ｚ軸の正方向）とし、ドレイン電極を下方（ｚ軸の負方向）とする向きで、上方半導体素子１０を上方とし、下方半導体素子２０を下方として積載されている。図２〜４に示すように、上方半導体素子１０は、上面視した場合の長手方向がｙ軸方向となるように配置され、下方半導体素子２０は、上面視した場合の長手方向がｘ軸方向となるように配置されている。すなわち、上面視した場合に、上方半導体素子１０は、下方半導体素子２０に対して、上下方向を軸として反時計回りに略９０°回転させた向きで配置されている。
図２〜４に示すように、半導体モジュール１は、上方からこの順序で積層された、第１導電部材１２１、第２導電部材１２３、上方半導体素子１０、第３導電部材１２４、第４導電部材１２５、下方半導体素子２０、電極パッド１２２を備えている。半導体モジュール１は、さらに、電極パッド１２２と上下方向において同じ位置に、導電性の接合板１０５，１０６，１１５，１１６を備えている。接合板１０５は、外部端子１０１と一体に形成されている。接合板１０６は、外部端子１０２〜１０４と一体に形成されている。接合板１１５は、外部端子１１１と一体に形成されている。接合板１１６は、外部端子１１２〜１１４と一体に形成されている。なお、外部端子１０１〜１０４、１１１〜１１４と、接合板１０５，１０６，１１５，１１６と、電極パッド１２２とは、リードフレームに作り込まれている。半導体モジュール１は、さらに、導電性のゲート接続部材１０７，１１７を備えている。
第２導電部材１２３は、上方半導体素子１０の上面側に形成されたソース電極に相当する。第２導電部材１２３は、上面視したときに、長方形の４角のうちの１つを切り欠いた形状を有し、この切り欠いた部分に、上方半導体素子１０のゲートパッドが設けられている。第２導電部材１２３の上面は、はんだを介して、第１導電部材１２１の下面に接合されている。上方半導体素子１０のゲートパッドと、下方半導体素子２０のゲートパッドとは、それぞれを個別に上面視したときに略同位置となるような位置に設けられている。より具体的には、上方半導体素子１０のゲートパッドは角１４の近傍に設けられており、下方半導体素子２０のゲートパッドは角２４の近傍に設けられている。
第１導電部材１２１は、上面視した形状が略Ｌ字状であり、ｙ軸の正方向において、接合板１０６の上方となる位置まで延在している。第１導電部材１２１は、接合板１０６の上方となる位置において、接合板１０６に達する位置まで下方に延びる接続部１２１ａを有している。接続部１２１ａの下面は、接合板１０６の上面にはんだを介して接合されている。これによって、上方半導体素子１０のソース電極は、外部端子１０２〜１０４に電気的に接続される。
上方半導体素子１０の下面側は、ドレイン電極側であり、はんだを介して、第３導電部材１２４の上面に接合されている。第４導電部材１２５は、下方半導体素子２０の上面側に形成されたソース電極に相当する。第４導電部材１２５は、はんだを介して第３導電部材１２４に接合されている。
第３導電部材１２４は、上面視した形状が略Ｌ字状であり、ｙ軸の負方向において、接合板１１６の上方となる位置まで延在している。第３導電部材１２４は、接合板１１６の上方となる位置において、接合板１１６に達する位置まで下方に延びる接続部１２４ａを有している。接続部１２４ａの下面は、接合板１１６の上面にはんだを介して接合されている。これによって、上方半導体素子１０のドレイン電極および下方半導体素子２０のソース電極は、外部端子１１２〜１１４に電気的に接続される。第１導電部材１２１および第３導電部材１２４は、いわゆるクリップであるが、クリップの他、ワイヤボンディングやワイヤリボン等を用いてもよい。
第２導電部材１２３と、第４導電部材１２５とは、それぞれ上方半導体素子１０，下方半導体素子２０のソース電極であり、形状および大きさが同一である。上方半導体素子１０と下方半導体素子２０との位置関係と同様に、第２導電部材１２３は、第４導電部材１２５に対して、上下方向を軸として反時計回りに略９０°回転させた向きで配置されている。このように配置することにより、上方半導体素子１０のゲートパッドの位置は、ｘ軸の正方向かつｙ軸の正方向の角となる位置であるのに対し、下方半導体素子２０のゲートパッドの位置は、ｘ軸の正方向かつｙ軸の負方向の角となる位置となる。
下方半導体素子２０の下面側は、ドレイン電極であり、はんだを介して電極パッド１２２に接合されている。図１（ｂ）に示すように、電極パッド１２２は、樹脂モールド１３０の下面に露出しており、下方半導体素子２０のドレイン電極と電気的に接続されている。下方半導体素子２０のドレイン電極は、外部端子１０１〜１０４、１１１〜１１４のいずれとも電気的に接続していない。
第１導電部材１２１、第２導電部材１２３、第３導電部材１２４、第４導電部材１２５は、電極パッド１２２よりも厚い。各導電部材が厚く、その分重みがあることにより、導電部材のいずれかと接して積載される上方半導体素子１０および下方半導体素子２０の位置ずれを抑制することができる。すなわち、各導電部材が電極パッド１２２より厚いことにより、半導体モジュール１の樹脂モールド１３０の内部の各構成の位置ずれを抑制することができる。
ゲート接続部材１０７は、接合板１０５の上面において上下方向に延びる柱状部と、柱状部からｘ軸およびｙ軸の負方向となる斜め方向に上方半導体素子１０の上面のゲートパッドまで延在する梁状部とを備える。柱状部の下面は、はんだを介して接合板１０５の上面に接合されている。梁状部は、上方半導体素子１０において、ゲートパッドを介してゲート電極に電気的に接続されている。これによって、上方半導体素子１０のゲート電極は、外部端子１０１に電気的に接続される。
ゲート接続部材１１７は、接合板１１５の上面において上下方向に延びる柱状部と、柱状部からｙ軸の正方向に下方半導体素子２０の上面のゲートパッドまで延在する梁状部とを備える。柱状部の下面は、はんだを介して接合板１１５の上面に接合されている。梁状部は、下方半導体素子２０において、ゲートパッドを介してゲート電極に電気的に接続されている。これによって、下方半導体素子２０のゲート電極は、外部端子１１１に電気的に接続される。ゲート接続部材１０７，１１７は、いわゆるゲートクリップであるが、クリップの他、ワイヤボンディングやワイヤリボン等を用いてもよい。
外部端子１０１は、上方半導体素子１０のゲート電極に電気的に接続する第１ゲート端子Ｇ１である。外部端子１１１は、下方半導体素子２０のゲート電極７５に電気的に接続する第２ゲート端子Ｇ２である。外部端子１０２〜１０４は、上方半導体素子１０のソース電極に電気的に接続する第１ソース端子Ｓ１である。外部端子１１２〜１１４は、下方半導体素子２０のソース電極に電気的に接続する第２ソース端子Ｓ２であるとともに、上方半導体素子１０のドレイン電極に電気的に接続する第１ドレイン端子Ｄ１である。
本実施形態に係る半導体モジュールは、図６に示すような、車両の電動パワーステアリングシステム（ＥＰＳ）８０の駆動回路に適用することができる。ＥＰＳ８０は、ハンドルを構成するステアリングホイール９０、ステアリングシャフト９１、ピニオンギア９２、ラック軸９３及びＥＰＳ装置８１を備えている。ステアリングホイール９０には、ステアリングシャフト９１が接続されている。ステアリングシャフト９１の先端には、ピニオンギア９２が設けられている。ピニオンギア９２は、ラック軸９３に噛み合っている。ラック軸９３の両端には、タイロッド等を介して車輪９５が回転可能に連結されている。ドライバによりステアリングホイール９０が回転操作されると、ステアリングシャフト９１が回転する。ステアリングシャフト９１の回転運動は、ピニオンギア９２によってラック軸９３の直線運動に変換され、ラック軸９３の変位量に応じた操舵角に車輪９５が操舵される。
ＥＰＳ装置８１は、トルクセンサ９４、減速機９６、回転電機８２及び通電回路部８３を備えている。トルクセンサ９４は、ステアリングシャフト９１に設けられており、ステアリングシャフト９１の出力トルクである操舵トルクＴｒｑを検出する。回転電機８２は、検出された操舵トルクＴｒｑ及びステアリングホイール９０の操舵方向に応じた補助トルクを発生する。通電回路部８３は、回転電機８２の駆動制御を行う。減速機９６は、回転電機８２のロータの回転軸の回転を減速しつつ、補助トルクをステアリングシャフト９１に伝達する。
図２に示すように、回転電機８２としては、永久磁石界磁型又は巻線界磁型のものを用いることができる。回転電機８２の固定子は、第１巻線群Ｍ１及び第２巻線群Ｍ２を備えている。第１巻線群Ｍ１は、星形結線された第１Ｕ相巻線Ｕ１、第１Ｖ相巻線Ｖ１及び第１Ｗ相巻線Ｗ１を備え、第２巻線群Ｍ２は、星形結線された第２Ｕ相巻線Ｕ２、第２Ｖ相巻線Ｖ２及び第２Ｗ相巻線Ｗ２を備えている。第１Ｕ，Ｖ，Ｗ相巻線Ｕ１，Ｖ１，Ｗ１それぞれの第１端は、中性点で接続されている。第１Ｕ，Ｖ，Ｗ相巻線Ｕ１，Ｖ１，Ｗ１は、電気角θｅで１２０°ずつずれている。第２Ｕ，Ｖ，Ｗ相巻線Ｕ２，Ｖ２，Ｗ２それぞれの第１端は、中性点で接続されている。第２Ｕ，Ｖ，Ｗ相巻線Ｕ２，Ｖ２，Ｗ２は、電気角θｅで１２０°ずつずれている。
通電回路部８３は、電力変換器としての第１インバータＩＮＶ１及び第２インバータＩＮＶ２と、電源リレーとしての第１リレーＲＬ１，第２リレーＲＬ２とを備えている。
第１インバータＩＮＶ１において、第１Ｕ相の上アームスイッチＳＵ１ｐと下アームスイッチＳＵ１ｎとの接続点には、第１Ｕ相巻線Ｕ１の第２端が接続されている。第１Ｖ相の上アームスイッチＳＶ１ｐと下アームスイッチＳＶ１ｎとの接続点には、第１Ｖ相巻線Ｖ１の第２端が接続されている。第１Ｗ相の上アームスイッチＳＷ１ｐと下アームスイッチＳＷ１ｎとの接続点には、第１Ｗ相巻線Ｗ１の第２端が接続されている。第２インバータＩＮＶ２において、第２Ｕ相の上アームスイッチＳＵ２ｐと下アームスイッチＳＵ２ｎとの接続点には、第２Ｕ相巻線Ｕ２の第２端が接続されている。第２Ｖ相の上アームスイッチＳＶ２ｐと下アームスイッチＳＶ２ｎとの接続点には、第２Ｖ相巻線Ｖ２の第２端が接続されている。第２Ｗ相の上アームスイッチＳＷ２ｐと下アームスイッチＳＷ２ｎとの接続点には、第２Ｗ相巻線Ｗ２の第２端が接続されている。
第１Ｕ，Ｖ，Ｗ相の上アームスイッチＳＵ１ｐ，ＳＶ１ｐ，ＳＷ１ｐの高電位側端子は、第１リレーＲＬ１を介して、直流電源であるバッテリ９７の正極端子に接続されている。第１Ｕ，Ｖ，Ｗ相の下アームスイッチＳＵ１ｎ，ＳＶ１ｎ，ＳＷ１ｎの低電位側端子は、抵抗ＲＵ１，ＲＶ１，ＲＷ１を介して、グランドに接続されている。第２Ｕ，Ｖ，Ｗ相の上アームスイッチＳＵ２ｐ，ＳＶ２ｐ，ＳＷ２ｐの高電位側端子は、第２リレーＲＬ２を介して、バッテリ９７の正極端子に接続されている。第２Ｕ，Ｖ，Ｗ相の下アームスイッチＳＵ２ｎ，ＳＶ２ｎ，ＳＷ２ｎの低電位側端子は、抵抗ＲＵ２，ＲＶ２，ＲＷ２を介して、グランドに接続されている。バッテリ９７の負極端子は、グランドに接続されている。
各スイッチＳＵ１ｐ〜ＳＷ２ｎとしては、上方半導体素子１０および下方半導体素子２０に例示するようなＭＯＳＦＥＴを用いることができる。各アームにおいて直列に接続された２つのスイッチＳＵ１ｐとＳＵ１ｎ、ＳＶ１ｐとＳＶ１ｎ、ＳＷ１ｐとＳＷ１ｎ、ＳＵ２ｐとＳＵ２ｎ、ＳＶ２ｐとＳＶ２ｎ、ＳＷ２ｐとＳＷ２ｎのそれぞれは、前者のＭＯＳＦＥＴのソース電極と後者のＭＯＳＦＥＴのドレイン電極とを接続して直列に接続されている。
各アームにおいて直列に接続された２つのスイッチＳＵ１ｐとＳＵ１ｎ、ＳＶ１ｐとＳＶ１ｎ、ＳＷ１ｐとＳＷ１ｎ、ＳＵ２ｐとＳＵ２ｎ、ＳＶ２ｐとＳＶ２ｎ、ＳＷ２ｐとＳＷ２ｎのそれぞれを一体化した半導体モジュールＳＵ１，ＳＶ１，ＳＷ１，ＳＵ２，ＳＶ２，ＳＷ２として、半導体モジュール１を用いることができる。
半導体モジュールＳＵ１〜ＳＷ２として半導体モジュール１を用いる場合には、上アームスイッチＳＵ１ｐ，ＳＶ１ｐ，ＳＷ１ｐ，ＳＵ２ｐ，ＳＶ２ｐ，ＳＷ２ｐは下方半導体素子２０に相当し、下アームスイッチＳＵ１ｎ，ＳＶ１ｎ，ＳＷ１ｎ，ＳＵ２ｎ，ＳＶ２ｎ，ＳＷ２ｎは、上方半導体素子１０に相当する。半導体モジュール１の電極パッド１２２を電源リレーＲＬ１、ＲＬ２側に接続し、外部端子１０２〜１０４を抵抗ＲＵ１〜ＲＷ２側に接続することで、第１インバータＩＮＶ１および第２インバータＩＮＶ２に半導体モジュール１を適用し、インバータ回路を構成することができる。
電源リレーＲＬ１を構成する各スイッチＳＰ１，ＳＣ１と、電源リレーＲＬ２を構成する各スイッチＳＰ２，ＳＣ２としては、上方半導体素子１０および下方半導体素子２０に例示するようなＭＯＳＦＥＴを用いることができる。スイッチＳＰ１、ＳＰ２は電源リレースイッチであり、スイッチＳＣ１，ＳＣ２は、逆接保護リレーである。各アームにおいて直列に接続された２つのスイッチＳＰ１とＳＣ１，ＳＰ２とＳＣ２とは、それぞれ、互いにＭＯＳＦＥＴのソース電極同士を接続して直列に接続されている。
なお、各スイッチＳＵ１ｐ〜ＳＷ２ｎ，ＳＰ１，ＳＣ１，ＳＰ２，ＳＣ２として、上方半導体素子１０および下方半導体素子２０のようなＭＯＳＦＥＴを用いる場合には、そのボディーダイオードを還流ダイオードとして利用することができる。このため、図７においては、各スイッチＳＵ１ｐ〜ＳＷ２ｎ，ＳＰ１，ＳＣ１，ＳＰ２，ＳＣ２に逆並列に接続する還流ダイオードを記載していないが、各スイッチＳＵ１ｐ〜ＳＷ２ｎ，ＳＰ１，ＳＣ１，ＳＰ２，ＳＣ２に還流ダイオードを接続してもよい。
通電回路部８３は、抵抗ＲＵ１，ＲＶ１，ＲＷ１に流れる電流を検出し、第１Ｕ，Ｖ，Ｗ相電流Ｉｕｒ１，Ｉｖｒ１，Ｉｗｒ１として出力する。また、ＲＵ２，ＲＶ２，ＲＷ２に流れる電流を検出し、第２Ｕ，Ｖ，Ｗ相電流Ｉｕｒ２，Ｉｖｒ２，Ｉｗｒ２として出力する。
通電回路部８３は、マイコンを主体として構成されたＥＣＵを備え、ＥＣＵによって、回転電機８２のトルクをトルク指令値Ｔｒ＊に制御すべく、第１インバータＩＮＶ１，第２インバータＩＮＶ２の各スイッチを操作する。トルク指令値Ｔｒ＊は、例えば、トルクセンサ９４により検出された操舵トルクＴｒｑに基づいて設定される。通電回路部８３は、ＥＣＵによって、角度センサの出力信号に基づいて、回転電機８２の電気角θｅを算出する。なお、角度センサとしては、例えば、回転電機８２の回転子側に設けられた磁気発生部である磁石と、磁石に近接して設けられた磁気検出素子とを備える角度センサを例示することができる。上記のＥＣＵが提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
上記のとおり、半導体モジュール１は、ＥＰＳ８０に適用することができ、直列に接続された２つのスイッチを含む半導体モジュールＳＵ１〜ＳＷ２として、ＥＰＳ８０の駆動回路に相当する通電回路部８３に適用することができる。
具体的には、半導体モジュール１は、第１インバータＩＮＶ１、第２インバータＩＮＶ２として示すインバータ回路にそれぞれ適用することができ、上方半導体素子１０および下方半導体素子２０は、直列に接続された各スイッチング素子としてインバータ回路に適用される。
なお、半導体モジュール１に対して、上方半導体素子１０の上下を反転させた半導体モジュールは、図７に示す電源リレーＲＬ１，ＲＬ２に適用することができる。この場合、例えば、第１導電部材１２１を接合板１０６に替えて接合板１１６側に延在させて接合板１０６に接合し、第３導電部材１２４を接合板１１６に替えて接合板１０６側に延在させて接合板１１６に接合する。このように代替することによって、外部端子１０２〜１０４は、第１ソース端子Ｓ１であるとともに第２ソース端子Ｓ２となる。また、外部端子１１２〜１１４は、第１ドレイン端子Ｄ１となる。
半導体モジュール１においては、下方半導体素子２０は、樹脂モールド１３０が存在しない状態で半導体モジュール１を上面視した場合に、その上面の略四角形の略直交する２辺の両端部の位置が観測できるように配置されている。
図３に示すように、半導体モジュール１の樹脂モールド１３０内に含まれる各構成は、上面視した場合に、下方半導体素子２０の略長方形状の上面の４つの角２１〜２４が観測できるように、配置されている。従って、例えば、角２１と角２３を両端とし、角２１と角２３とを結ぶ長辺と、角２１と角２２を両端とし、角２１と角２２とを結ぶ短辺とを、略四角形の略直交する２辺として選ぶことができる。また、例えば、角２２と角２４を両端とし、角２２と角２４とを結ぶ長辺と、角２３と角２４を両端とし、角２３と角２４とを結ぶ短辺とを、略四角形の略直交する２辺として選ぶことができる。略四角形の略直交する２辺としては、下方半導体素子２０の上面の形状である略長方形における長辺と短辺とを選定すればよい。
略四角形の略直交する２辺の両端部とは、略長方形の各辺上の角２１〜２４およびその近傍となる部分である。例えば、角２１と角２３を両端とし、角２１と角２３とを結ぶ長辺においては、角２１からｘ軸の正方向に所定の長さＬ１までの範囲と、角２３からｘ軸の負方向に所定の長さＬ２までの範囲を両端部とする。角２１と角２３とを結ぶ長辺の長さをＬ０とすると、所定の長さＬ１、Ｌ２は、Ｌ０／２未満であり、Ｌ０／３程度以下であることがより好ましく、Ｌ０／４程度以下であることがより好ましい。
その上面の略四角形の略直交する２辺の両端部の位置が観測できることにより、下方半導体素子２０の位置ずれを検出できる。半導体モジュール１の製造工程においては、図２〜４に示すような樹脂モールド１３０以外の構造まで製造した後に、樹脂モールド１３０を形成する。樹脂モールド１３０を形成する前の段階で、図３に示すように半導体モジュール１の各構成を上面視することにより、下方半導体素子２０等の位置ずれを検出できる。
下方半導体素子２０の位置ずれを検出する手法について、一例を挙げて、具体的に説明する。図８〜１０に示すように、ｘｙｚ座標系において、基準線Ｂ１，Ｂ２に対する下方半導体素子２０の両端部の位置を算出することにより、下方半導体素子２０の位置ずれを検出できる。基準線Ｂ１，Ｂ２は、それぞれ、位置ずれが無い場合の下方半導体素子２０の位置を示す基準位置Ｂの長辺と短辺とに平行な直線である。
まず、図８に示すように、下方半導体素子２０の平面方向の位置ずれ（図８に示すｘｙ平面における位置ずれ）は、基準線Ｂ１、Ｂ２に対する下方半導体素子２０の３つの両端部の位置を算出することにより、検出できる。
基準線Ｂ１、Ｂ２における各両端部の位置は、各両端部に含まれる基準線上の任意の点の座標を用いて表すことができる。図８では、座標（ｘ０，ｙ０，ｚ０）と、座標（ｘ１，ｙ１，ｚ１）とを基準線Ｂ１の両端部の位置としている。また、座標（ｘ２，ｙ２，ｚ２）と、座標（ｘ３，ｙ３，ｚ３）とを基準線Ｂ２の両端部の位置としている。座標（ｘ０，ｙ０，ｚ０）と座標（ｘ１，ｙ１，ｚ１）とは、基準線Ｂ１の両端の座標であり、座標（ｘ２，ｙ２，ｚ２）と座標（ｘ３，ｙ３，ｚ３）とは、基準線Ｂ２の座標である。
下方半導体素子２０の各辺の両端部の位置は、各両端部に含まれる長方形の辺上の任意の点の座標を用いて表すことができる。図８では、座標（ｘ５，ｙ５，ｚ５）と、座標（ｘ７，ｙ７，ｚ７）とを長辺２０Ｌの両端部の位置としている。座標（ｘ４，ｙ４，ｚ４）と座標（ｘ５，ｙ５，ｚ５）と、座標（ｘ１，ｙ１，ｚ１）とを短辺２０Ｓの両端部の位置としている。座標（ｘ４，ｙ４，ｚ４）、座標（ｘ５，ｙ５，ｚ５）、座標（ｘ７，ｙ７，ｚ７）は、長辺２０Ｌの両端または短辺２０Ｓの両端の座標であり、下方半導体素子２０の角２２，２１，２３の座標に相当する。
なお、光学的な位置検出装置を用いることにより、下方半導体素子２０の上面の位置を３次元的に検出することができる。光学的な位置検出センサとしては、限定されないが、例えば、非接触式レーザ変位センサである透過型レーザ変位センサを好適に用いることができる。透過型レーザセンサは、物体のエッジ位置により高精度に検出できるため、下方半導体素子２０の上面のエッジ部分となる長辺２０Ｌおよび短辺２０Ｓ上の位置座標を高精度に検出できる。
基準線Ｂ１に対する下方半導体素子２０のｘ方向の位置ずれｄｘ１は、下記式（１）に示すとおり、基準線Ｂ１の中点と短辺２０Ｓの中点とｘ座標の差によって表すことができる。基準線Ｂ２に対する下方半導体素子２０のｙ方向の位置ずれｄｙ１は、下記式（２）に示すとおり、基準線Ｂ２の中点と長辺２０Ｌの中点とのｙ座標の差によって表すことができる。
ｄｘ１＝（ｘ４＋ｘ５）／２−（ｘ１＋ｘ０）／２ … （１）
ｄｙ１＝（ｙ７＋ｙ５）／２−（ｙ３＋ｙ２）／２ … （２）
基準線Ｂ１，Ｂ２がそれぞれｙ軸、ｘ軸に平行であり、下方半導体素子２０の位置が基準位置Ｂに対して座標（ｘ５，ｙ５，ｚ５）を中心に半時計まわりにずれ角αだけずれている場合、ずれ角αは、下記式（３）によって示される。
α＝Ａｔａｎ｛（ｙ７−ｙ５）／（ｘ７−ｘ５）｝ … （３）
次に、図９に示すように、下方半導体素子２０の上下方向の位置ずれとして、ｙｚ平面における位置ずれを検出する。基準線Ｂ１に対する下方半導体素子２０のｙ方向の位置ずれｄｙ２は、下記式（４）に示すとおり、基準線Ｂ１の中点と短辺２０Ｓの中点とのｙ座標の差によって表すことができる。基準線Ｂ１に対する下方半導体素子２０のｚ方向の位置ずれｄｚ１は、下記式（５）に示すとおり、基準線Ｂ１の中点と短辺２０Ｓの中点とのｚ座標の差によって表すことができる。下方半導体素子２０の位置が基準位置Ｂに対して座標（ｘ４，ｙ４，ｚ４）を中心に半時計まわりにずれ角βだけずれている場合、ずれ角βは、下記式（６）によって示される。
ｄｙ２＝（ｙ５＋ｙ４）／２−（ｙ１＋ｙ０）／２ … （４）
ｄｚ１＝（ｚ５＋ｚ４）／２−（ｚ１＋ｚ０）／２ … （５）
β＝Ａｔａｎ｛（ｚ５−ｚ４）／（ｙ５−ｙ４）｝ … （６）
次に、図１０に示すように、下方半導体素子２０の上下方向の位置ずれとして、ｚｘ平面における位置ずれを検出する。基準線Ｂ２に対する下方半導体素子２０のｘ方向の位置ずれｄｘ２は、下記式（７）に示すとおり、基準線Ｂ２の中点と長辺２０Ｌの中点とのｘ座標の差によって表すことができる。基準線Ｂ２に対する下方半導体素子２０のｚ方向の位置ずれｄｚ２は、下記式（８）に示すとおり、基準線Ｂ２の中点と長辺２０Ｌの中点とのｚ座標の差によって表すことができる。下方半導体素子２０の位置が基準位置Ｂに対して座標（ｘ５，ｙ５，ｚ５）を中心に半時計まわりにずれ角γだけずれている場合、ずれ角γは、下記式（６）によって示される。
ｄｘ２＝（ｘ７＋ｘ５）／２−（ｘ３＋ｘ２）／２ … （７）
ｄｚ２＝（ｚ７＋ｚ５）／２−（ｚ３＋ｚ２）／２ … （８）
γ＝Ａｔａｎ｛（ｚ７−ｚ５）／（ｘ７−ｘ５）｝ … （９）
上記のとおり、半導体モジュール１では、樹脂モールド１３０が存在しない状態で半導体モジュール１を上面視した場合に、長辺２０Ｌの両端部の位置と、短辺２０Ｓの両端部との位置とを観測できるように、各構成が配置されている。このため、樹脂モールド１３０を形成する前工程で、光学的な手段等により、長辺２０Ｌの両端部の位置と、短辺２０Ｓの両端部との位置とを３次元的に検出することができる。そして、基準となる位置に対して、下方半導体素子２０が平面方向または上下方向にどの程度位置ずれているかを算出することにより、下方半導体素子２０の位置ずれを検出することができる。
さらに、半導体モジュール１においては、図３に示すように、上面視した場合に、上方半導体素子１０の略長方形状の上面の４つの角１１〜１４と、その角１１〜１４の近傍における略長方形の４つの辺とが観測できるように、半導体モジュール１の樹脂モールド１３０内に含まれる各構成が配置されている。すなわち、上方半導体素子１０は、樹脂モールド１３０が存在しない状態で半導体モジュール１を上面視した場合に、その上面の略四角形の略直交する２辺の両端部の位置が観測できるように配置されている。このため、下方半導体素子２０に加えて、上方半導体素子１０の位置ずれについても検出することができる。
（第２実施形態）
図１１〜１４に示すように、第２実施形態に係る半導体モジュール２では、半導体モジュール１と同様に、上面視した場合に、上方半導体素子１０は、下方半導体素子２０に対して、上下方向を軸として反時計回りに略９０°回転させた向きで配置されている。
半導体モジュール２は、上方からこの順序で積層された、第１導電部材２２１、第２導電部材２２３、上方半導体素子１０、第３導電部材２２４、第４導電部材２２５、下方半導体素子２０、電極パッド２２２を備えている。半導体モジュール２は、さらに、電極パッド２２２と上下方向において同じ位置に、外部端子２０１〜２０４，２１１〜２１４と、導電性の接合板２０５，２０６，２１５，２１６とを備えている。半導体モジュール２は、さらに、ゲート接続部材２０７，２１７を備えている。上方半導体素子１０のゲートパッドは角１３の近傍に設けられており、下方半導体素子２０のゲートパッドは角２４の近傍に設けられている。
半導体モジュール２においては、外部端子２０１〜２０４は、外部端子１０１〜１０４とは逆に、ｘ軸の負方向から正方向に向かってこの順序に配置されている。これに対応して、接合板２０５は、ｘ軸の負方向側に配置され、接合板２０６は、ｘ軸の正方向側に配置される。
接合板２０５の配置に対応して、第２導電部材２２３は、上面視したときに、長方形の４角のうち、接合板２０５に最も近い、ｘ軸の負方向かつｙ軸の正方向の角となる位置を切り欠いた形状を有している。この切り欠いた部分に、上方半導体素子１０のゲートパッドが設けられている。第４導電部材２２５は、上面視したときに、長方形の４角のうち、接合板２１５に最も近い、ｘ軸の正方向かつｙ軸の負方向の角となる位置を切り欠いた形状を有している。この切り欠いた部分に、下方半導体素子２０のゲートパッドが設けられている。すなわち、第２実施形態においては、上方半導体素子１０と、下方半導体素子２０とは、形状および大きさは同一であるが、ゲートパッドが設けられている位置が相違する点において、第１実施形態と相違している。
ゲート接続部材２０７は、ゲート接続部材１０７とは逆となるｘ軸の負方向側に配置される。ゲート接続部材２０７は、接合板２０５の上面において上下方向に延びる柱状部と、柱状部からｙ軸の負方向に、上方半導体素子１０の上面まで延在する梁状部とを備える。
外部端子２０１は、上方半導体素子１０のゲート電極に電気的に接続する第１ゲート端子Ｇ１である。外部端子２１１は、下方半導体素子２０のゲート電極に電気的に接続する第２ゲート端子Ｇ２である。外部端子２０２〜２０４は、上方半導体素子１０のソース電極に電気的に接続する第１ソース端子Ｓ１である。外部端子２１２〜２１４は、下方半導体素子２０のソース電極に電気的に接続する第２ソース端子Ｓ２であるとともに、上方半導体素子１０のドレイン電極に電気的に接続する第１ドレイン端子Ｄ１である。
図１３に示すように、半導体モジュール２においても、下方半導体素子２０は、樹脂モールド２３０が存在しない状態で半導体モジュール２を上面視した場合に、その上面の略四角形の略直交する２辺の両端部の位置が観測できるように配置されている。より具体的には、半導体モジュール２の樹脂モールド２３０内に含まれる各構成は、上面視した場合に、下方半導体素子２０の略長方形状の上面の３つの角２１，２３，２４が観測できるように、配置されている。従って、角２１と角２３を両端とし、角２１と角２３とを結ぶ長辺と、角２３と角２４を両端とし、角２３と角２４とを結ぶ短辺とを、略四角形の略直交する２辺として選ぶことができる。
また、半導体モジュール２においては、図１３に示すように、上面視した場合に、上方半導体素子１０の略長方形状の上面の４つの角１１〜１４と、その角１１〜１４の近傍における略長方形の４つの辺とが観測できるように、半導体モジュール２の樹脂モールド２３０内に含まれる各構成が配置されている。すなわち、上方半導体素子１０は、樹脂モールド２３０が存在しない状態で半導体モジュール１を上面視した場合に、その上面の略四角形の略直交する２辺の両端部の位置が観測できるように配置されている。このため、下方半導体素子２０に加えて、上方半導体素子１０の位置ずれについても検出することができる。半導体モジュール２のように、上方半導体素子１０のゲートパッドと、下方半導体素子２０のゲートパッドとについて、それぞれを個別に上面視したときに略同位置となるような位置に設けられていない場合であっても、下方半導体素子２０等の位置ずれを検出し易い配置を実現できる。
半導体モジュール２におけるその他の構成は、半導体モジュール１と同様であるため、説明を省略する。なお、半導体モジュール２は、ＥＰＳ８０に適用することができ、より具体的には、第１インバータＩＮＶ１、第２インバータＩＮＶ２として示すインバータ回路にそれぞれ適用することができる。
（第３実施形態）
図１５は、半導体モジュール３における樹脂モールドの内部の各構成を上面視した図である。図１５に示すように、第３実施形態に係る半導体モジュール３では、上方半導体素子１０および下方半導体素子２０に替えて、上方半導体素子３０および下方半導体素子４０を備えている点において、半導体モジュール１と相違している。上方半導体素子３０と、下方半導体素子４０とは、構造、形状、大きさ等が同じ半導体素子である。上方半導体素子３０および下方半導体素子４０は、上方半導体素子１０および下方半導体素子２０と比較すると、上面視した際の略長方形状における短辺方向（図１５におけるｘ軸方向）の長さが長く、正方形に近い形状を有している。
上方半導体素子３０は、上面視した場合の長手方向がｙ軸方向となるように配置され、下方半導体素子４０は、上面視した場合の長手方向がｘ軸方向となるように配置されている。すなわち、上面視した場合に、上方半導体素子３０は、下方半導体素子４０に対して、上下方向を軸として反時計回りに略９０°回転させた向きで配置されている。なお、上方半導体素子３０と下方半導体素子４０とを同じ向きで互いに平面方向にずらすことなく上下に重ねると、角３１と角４１、角３２と角４２、角３３と角４３、角３４と角４４４とは、平面方向に略同位置となる。
半導体モジュール３は、上方からこの順序で積層された、第１導電部材３２１、第２導電部材３２３、上方半導体素子３０、第３導電部材３２４、第４導電部材３２５、下方半導体素子４０、電極パッド３２２を備えている。半導体モジュール３は、さらに、電極パッド３２２と上下方向において同じ位置に、外部端子３０１〜３０４，３１１〜３１４と、導電性の接合板３０５，３０６，３１５，３１６とを備えている。半導体モジュール３は、さらに、ゲート接続部材３０７，３１７を備えている。
半導体モジュール３では、上方半導体素子３０および下方半導体素子４０の大きさに応じて、第１導電部材３２１、第３導電部材３２４、電極パッド３２２の大きさがｘ軸の正方向に拡大されている。例えば、第１導電部材３２１は、接合板３０６に接合する接続部３２１ａが外部端子３０２と同じ位置までｘ軸の正方向に延びている。ゲート接続部材３０７の梁状部は、柱状部からｙ軸の負方向に、上方半導体素子１０の上面まで延在している。上方半導体素子３０のゲートパッドと、下方半導体素子４０のゲートパッドとは、それぞれを個別に上面視したときに略同位置となるような位置に設けられている。より具体的には、上方半導体素子３０のゲートパッドは角３４の近傍に設けられており、下方半導体素子４０のゲートパッドは角４４の近傍に設けられている。
外部端子３０１は、上方半導体素子３０のゲート電極に電気的に接続する第１ゲート端子Ｇ１である。外部端子３１１は、下方半導体素子４０のゲート電極に電気的に接続する第２ゲート端子Ｇ２である。外部端子３０２〜３０４は、上方半導体素子３０のソース電極に電気的に接続する第１ソース端子Ｓ１である。外部端子３１２〜３１４は、下方半導体素子４０のソース電極に電気的に接続する第２ソース端子Ｓ２であるとともに、上方半導体素子１０のドレイン電極に電気的に接続する第１ドレイン端子Ｄ１である。
図１５に示すように、半導体モジュール３においても、下方半導体素子４０は、樹脂モールドが存在しない状態で半導体モジュール３を上面視した場合に、その上面の略四角形の略直交する２辺の両端部の位置が観測できるように配置されている。より具体的には、半導体モジュール３の樹脂モールド内に含まれる各構成は、上面視した場合に、下方半導体素子４０の略長方形状の上面の４つの角４１〜４４が観測できるように、配置されている。従って、例えば、角４１と角４３を両端とし、角４１と角４３とを結ぶ長辺と、角４１と角４２を両端とし、角４１と角４２とを結ぶ短辺とを、略四角形の略直交する２辺として選ぶことができる。
また、半導体モジュール３においては、図１５に示すように、上面視した場合に、上方半導体素子３０の略長方形状の上面の４つの角３１〜３４と、その角３１〜３４の近傍における略長方形の４つの辺とが観測できるように、半導体モジュール３の樹脂モールド内に含まれる各構成が配置されている。すなわち、上方半導体素子３０は、樹脂モールドが存在しない状態で半導体モジュール３を上面視した場合に、その上面の略四角形の略直交する２辺の両端部の位置が観測できるように配置されている。このため、下方半導体素子４０に加えて、上方半導体素子３０の位置ずれについても検出することができる。
半導体モジュール３におけるその他の構成は、半導体モジュール１と同様であるため、説明を省略する。なお、半導体モジュール３は、ＥＰＳ８０に適用することができ、より具体的には、第１インバータＩＮＶ１、第２インバータＩＮＶ２として示すインバータ回路にそれぞれ適用することができる。
上記のとおり、半導体モジュール３のように、比較的大きな上方半導体素子３０および下方半導体素子４０を備える場合にも、上方半導体素子３０および下方半導体素子４０について、その上面の略四角形の略直交する２辺の両端部の位置が観測できるように配置することができる。例えば、クリップである第１導電部材３２１、第３導電部材３２４、ゲート接続部材３０７，３１７や、電極パッド３２２の大きさや形状を調整することにより、このような配置を実現できる。すなわち、半導体モジュール１〜３において、上方半導体素子１０，３０および下方半導体素子２０、４０に対して形状や大きさを変更した場合でも、半導体モジュールの樹脂モールド内の各構成の大きさや形状を調整することにより、半導体モジュール１〜３と同様に、下方半導体素子の上面の略四角形の略直交する２辺の両端部の位置が観測できるような各構成の配置を実現することができる。
半導体モジュール１〜３では、上方半導体素子と下方半導体素子の大きさが同じである場合を例示して説明したが、大きさが相違する上方半導体素子と下方半導体素子とを用いてもよい。例えば、半導体モジュール１における第３導電部材１２４、第４導電部材１２５、下方半導体素子２０、電極パッド１２２を、半導体モジュール３における第３導電部材３２４、第４導電部材３２５、下方半導体素子４０、電極パッド３２２にそれぞれ置換えてもよい。積載する２つの半導体素子の大きさを相違させる場合には、下方半導体素子の上面の面積は、上方半導体素子の上面の面積よりも大きいことが好ましい。
下方半導体素子の上面の面積は、上方半導体素子の上面の面積よりも大きい場合には、下方半導体素子において、樹脂モールドが存在しない状態で半導体モジュールを上面視した場合に、その上面の略四角形の略直交する２辺の両端部の位置が観測できる状態を確保し易くなる。また、下方半導体素子の上面の略四角形の略直交する２辺の両端部の位置が観測できる状態を確保することと、上方半導体素子と下方半導体素子との重なり面積を確保することを両立できる。このため、下方半導体素子の位置ずれを容易に検出可能とすることと、半導体モジュールの樹脂モールド内の各構成の位置ずれを抑制することを両立できる。
上記の各実施形態によれば、下記の効果を得ることができる。
半導体モジュール１〜３は、上面視した場合の形状が略四角形であり、少なくともその一部が重なるように上下方向に積載されている２つの半導体素子１０，２０，３０，４０と、２つの半導体素子の上面側または下面側に積載され、２つの半導体素子の少なくともいずれか一方と電気的に接続する導電部材と、２つの半導体素子および導電部材を一体に封止する樹脂モールド１３０，２３０と、を備える。この両端部の位置を観測することで、下方半導体素子の位置を検出できるため、積載された２つの半導体素子の位置ずれを容易に検出することができる。
半導体素子１０，２０，３０，４０は、ゲート電極７５と、第１電極（例えばソース電極７１）と、第２電極（例えばドレイン電極７２）とを備える、縦型の絶縁ゲート型半導体素子である。半導体素子１０，２０，３０，４０においては、ゲート電極に電圧を印加することにより、半導体素子１０，２０，３０，４０の第１電極側から第２電極側に電流が流れる。この場合、ゲート電極７５と電気的に接続するゲートパッドは、２つの半導体素子のそれぞれを上面視したときに略同位置に設けられていてもよい。２つの半導体素子のどちらを上方に配置してもよく、設計の自由度が高い。
また、半導体モジュール１〜３では、下方半導体素子の第２電極（例えばドレイン電極７２）は、樹脂モールドの下面に露出する電極パッド（例えば電極パッド１２２）と電気的に接続されていることが好ましい。さらには、半導体モジュール１〜３に含まれる導電部材（例えば、第１導電部材１２１、第２導電部材１２３、第３導電部材１２４、第４導電部材１２５）は、電極パッドよりも厚いことがより好ましい。各導電部材が厚く、その分重みがあることにより、半導体モジュール１の樹脂モールド１３０の内部の各構成の位置ずれを抑制することができる。
２つの半導体素子は、いずれも大きさが同じ半導体素子であってもよい。または、複数の半導体素子は、大きさが相違する半導体素子を含んでいてもよく、下方半導体素子の上面の面積が、上方半導体素子の上面の面積よりも大きいことが、より好ましい。下方半導体素子において、樹脂モールドが存在しない状態で半導体モジュールを上面視した場合に、その上面の略四角形の略直交する２辺の両端部の位置が観測できる状態を確保し易くなる。
上方半導体素子１０，３０は、下方半導体素子２０に対して、上下方向を軸として略９０°回転させた向きで配置されていることが好ましい。このような位置関係で上方半導体素子１０と、下方半導体素子２０、４０とを配置すると、下方半導体素子の上面の略四角形の略直交する２辺の両端部の位置が観測できる状態を確保し易くなる。
なお、上記の各実施形態では、積載する２つの半導体素子の素子構造として、トレンチゲート型のＭＯＳＦＥＴを例示して説明したが、これに限定されず、半導体モジュール内に積載して用いられる２つの半導体素子であればよい。例えば、プレーナゲート型であってもよいし、図５におけるｐ型とｎ型とを置換えたｐチャネル型であってもよいし、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や、逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ）であってもよい。なお、半導体素子がＩＧＢＴである場合には、エミッタ電極が第１電極に相当し、コレクタ電極が第２電極に相当する。エミッタ電極に電気的に接続する外部端子が第１端子に相当し、コレクタ電極に電気的に接続する外部端子が第２端子に相当する。
また、図７において、各スイッチＳＵ１ｐ〜ＳＷ２ｎおよびＳＰ１，ＳＣ１，ＳＰ２，ＳＣ２は、上方半導体素子１０および下方半導体素子２０のようなＭＯＳＦＥＴに限定されず、ＩＧＢＴ等の電圧制御形の半導体スイッチング素子を用いてもよい。各スイッチＳＵ１ｐ〜ＳＷ２ｎとして、還流ダイオードを備えていないＩＧＢＴを用いる場合には、各スイッチＳＵ１ｐ〜ＳＷ２ｎに対してそれぞれ還流ダイオードを設置することが好ましい。具体的には、例えば、各スイッチＳＵ１ｐ〜ＳＷ２ｎに対して逆並列に還流ダイオードを接続してもよいし、各スイッチＳＵ１ｐ〜ＳＷ２ｎとして、ＩＧＢＴ等と同じ半導体基板に還流ダイオードを作り込んだ逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ）を用いてもよい。
半導体モジュール１〜３として、積載された２つの半導体素子を一体にモジュール化したものを例示して説明したが、これに限定されず、３以上の半導体素子を含む半導体モジュールであってもよい。例えば、図２〜４に示す樹脂モールド１３０内部の各構成をｘ軸方向に３つ並べて１つの樹脂モールド内に収容し、積載された２つの半導体素子を３組含む６つの半導体素子を一体にモジュール化したものであってもよい。このように６つの半導体素子を一体にモジュール化する場合、例えば、図７に示すＳＵ１，ＳＶ１，ＳＷ１が一体化された半導体モジュールとして構成することができる。また、半導体モジュール内に、積載された２つの半導体素子の他に、積載されていない半導体素子がさらに含まれていてもよい。
１〜３…半導体モジュール、１０，３０…上方半導体素子、２０，４０…下方半導体素子、１３０，２３０…樹脂モールド

Claims (6)

  1. 上面視した場合の形状が略四角形であり、少なくともその一部が重なるように上下方向に積載されている２つの半導体素子（１０，２０，３０，４０）と、前記２つの半導体素子の上面側または下面側に積載され、前記２つの半導体素子の少なくともいずれか一方と電気的に接続する導電部材（１２１，１２３〜１２５，２２１，２２３〜２２５，３２１，３２３，３２５）と、前記２つの半導体素子および前記導電部材を一体に封止する樹脂モールド（１３０，２３０）と、を備えた半導体モジュール（１〜３）であって、
    前記２つの半導体素子のうちの下方に配置された下方半導体素子は、前記樹脂モールドが存在しない状態で前記半導体モジュールを上面視した場合に、前記略四角形の略直交する少なくとも２辺の両端部（２１〜２４，４１〜４４）の位置が観測できるように配置されている半導体モジュール。
  2. 前記２つの半導体素子は、互いに上下方向を軸として略９０°回転させた向きとなるように積載されている請求項１に記載の半導体モジュール。
  3. 前記２つの半導体素子は、半導体基板の第１面側に形成されたゲート電極（７５）および第１電極（７１）と、前記半導体基板の前記第１面に対向する第２面側に形成された第２電極（７２）とを備え、前記ゲート電極に電圧を印加することにより形成されたチャネルによって、前記半導体素子の前記第１電極側から前記第２電極側にキャリアが移動する縦型の絶縁ゲート型半導体素子であり、前記ゲート電極と電気的に接続するゲートパッドは、前記２つの半導体素子のそれぞれを上面視したときに略同位置に設けられている請求項１または２に記載の半導体モジュール。
  4. 前記２つの半導体素子は、半導体基板の第１面側に形成されたゲート電極（７５）および第１電極（７１）と、前記半導体基板の前記第１面に対向する第２面側に形成された第２電極（７２）とを備え、前記ゲート電極に電圧を印加することにより形成されたチャネルによって、前記半導体素子の前記第１電極側から前記第２電極側にキャリアが移動する縦型の絶縁ゲート型半導体素子であり、
    前記下方半導体素子の前記第２電極は、前記樹脂モールドの下面に露出する電極パッド（１２２）と電気的に接続されており、
    前記導電部材は、前記電極パッドよりも厚い請求項１〜３のいずれかに記載の半導体モジュール。
  5. 前記２つの半導体素子は、いずれも大きさが同じ半導体素子である請求項１〜４のいずれかに記載の半導体モジュール。
  6. 前記下方半導体素子の上面の面積は、その上方に積載された上方半導体素子の上面の面積よりも大きい請求項１〜４のいずれかに記載の半導体モジュール。
JP2019182499A 2019-10-02 2019-10-02 半導体モジュール Active JP7156230B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019182499A JP7156230B2 (ja) 2019-10-02 2019-10-02 半導体モジュール
PCT/JP2020/037025 WO2021065958A1 (ja) 2019-10-02 2020-09-29 半導体モジュール
CN202080068721.XA CN114514607A (zh) 2019-10-02 2020-09-29 半导体模块
US17/657,287 US20220223502A1 (en) 2019-10-02 2022-03-30 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019182499A JP7156230B2 (ja) 2019-10-02 2019-10-02 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2021061267A true JP2021061267A (ja) 2021-04-15
JP7156230B2 JP7156230B2 (ja) 2022-10-19

Family

ID=75336998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019182499A Active JP7156230B2 (ja) 2019-10-02 2019-10-02 半導体モジュール

Country Status (4)

Country Link
US (1) US20220223502A1 (ja)
JP (1) JP7156230B2 (ja)
CN (1) CN114514607A (ja)
WO (1) WO2021065958A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022210989A1 (ja) 2021-03-31 2022-10-06 住友建機株式会社 ショベル

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277014A (ja) * 2004-03-24 2005-10-06 Sanken Electric Co Ltd 半導体装置
JP2005347327A (ja) * 2004-05-31 2005-12-15 Sanken Electric Co Ltd 半導体装置
JP2017037911A (ja) * 2015-08-07 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2017130420A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
JP2019145776A (ja) * 2018-02-16 2019-08-29 トヨタ自動車株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277014A (ja) * 2004-03-24 2005-10-06 Sanken Electric Co Ltd 半導体装置
JP2005347327A (ja) * 2004-05-31 2005-12-15 Sanken Electric Co Ltd 半導体装置
JP2017037911A (ja) * 2015-08-07 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2017130420A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
JP2019145776A (ja) * 2018-02-16 2019-08-29 トヨタ自動車株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022210989A1 (ja) 2021-03-31 2022-10-06 住友建機株式会社 ショベル

Also Published As

Publication number Publication date
JP7156230B2 (ja) 2022-10-19
CN114514607A (zh) 2022-05-17
US20220223502A1 (en) 2022-07-14
WO2021065958A1 (ja) 2021-04-08

Similar Documents

Publication Publication Date Title
JP6318064B2 (ja) 半導体装置およびその製造方法
JP5375874B2 (ja) モータ駆動装置
US8500491B2 (en) Electrical connection device
EP3261230B1 (en) Electromechanical motor unit
WO2016030955A1 (ja) 半導体装置および電子装置
WO2021065958A1 (ja) 半導体モジュール
US11437305B2 (en) Semiconductor module
US20220223501A1 (en) Semiconductor module
JP7133519B2 (ja) 電力変換装置
JP2020009908A (ja) スイッチング素子ユニット及びスイッチング素子モジュール
JP6313940B2 (ja) 電子制御装置
JP2021103905A (ja) 回路装置及び回路装置の製造方法
CN111630661B (zh) 连接端子单元
US20220247283A1 (en) Electronic device comprising semiconductor module
JP2005094887A (ja) 電力変換器
JP3922698B2 (ja) 半導体装置
US20240079383A1 (en) Semiconductor device
JP2018160961A (ja) 制御ユニット
JP2020161683A (ja) 半導体装置及び半導体装置の製造方法
JP2023183160A (ja) 半導体装置およびその製造方法
CN117941059A (zh) 半导体装置及其制造方法
JP2015119047A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R151 Written notification of patent or utility model registration

Ref document number: 7156230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151