JP2021060275A - 受光素子及び測距装置 - Google Patents

Abstract

【課題】対象物までの距離や対象物の反射率によらずに、ハイダイナミックレンジを実現することができる受光素子を提供する。【解決手段】第１画素及び第２画素を備え、第１画素及び第２画素のそれぞれは、光電変換部と、光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、光電変換部から第１及び第２電荷蓄積部に電荷をそれぞれ転送する第１及び第２転送トランジスタと、第１及び第２電荷蓄積部をリセットするリセットトランジスタとを備え、第１画素のリセットトランジスタのゲートに第１リセット制御配線が接続され、第２画素のリセットトランジスタのゲートに第２リセット制御配線が接続され、第１及び第２画素のそれぞれの電荷の蓄積時間を互いに異ならせる。【選択図】図７

Description

本開示に係る技術（本技術）は、受光素子、及びその受光素子を用いた測距装置に関する。

光飛行時間に基づいて距離を測定するTime of Flight（ＴｏＦ）方式として、パルス波を利用して直接的に計測される光飛行時間から距離を測定する直接ＴｏＦ方式と、変調光の位相を利用して間接的に算出される光飛行時間から距離を測定する間接ＴｏＦ方式が知られている。

このうち、間接ＴｏＦ方式では、光源から光を照射し、対象物で反射された光を光電変換部が光電変換する。光電変換部により生成された電荷は、複数の転送トランジスタにより複数の電荷蓄積部へ振り分けられる。そして、複数の電荷蓄積部に蓄積された電荷量に応じた位相信号に基づき、対象物までの距離が算出される（特許文献１参照）。

特開２００９−８５３７号公報

しかしながら、間接ＴｏＦ方式では、遠距離にある対象物や低反射率の対象物の測距情報を得るために、光電変換部から電荷蓄積部への電荷の振り分け時間（電荷蓄積部の電荷の蓄積時間）を長くすると、近距離にある対象物や高反射率の対象物で反射した光により電荷蓄積部が飽和する場合がある。

本技術は、対象物までの距離や対象物の反射率によらずに、ハイダイナミックレンジを実現することができる受光素子及び測距装置を提供することを目的とする。

本技術の一態様に係る受光素子は、第１画素及び第２画素を備え、第１画素及び第２画素のそれぞれは、光電変換部と、光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、光電変換部から第１及び第２電荷蓄積部に電荷をそれぞれ転送する第１及び第２転送トランジスタと、第１及び第２電荷蓄積部をリセットするリセットトランジスタとを備え、第１画素のリセットトランジスタのゲートに第１リセット制御配線が接続され、第２画素のリセットトランジスタのゲートに第２リセット制御配線が接続され、第１及び第２画素のそれぞれの電荷の蓄積時間を互いに異ならせることを要旨とする。

本技術の他の態様に係る受光素子は、第１画素及び第２画素を備え、第１画素及び第２画素のそれぞれは、光電変換部と、光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、光電変換部から第１及び第２電荷蓄積部に電荷をそれぞれ転送する第１及び第２転送トランジスタと、第１及び第２電荷蓄積部をリセットするリセットトランジスタと、光電変換部の電荷を排出する排出トランジスタとを備え、第１画素の排出トランジスタのゲートに第１排出制御配線が電気的に接続され、第２画素の排出トランジスタのゲートに第２排出制御配線が電気的に接続され、第１及び第２画素のそれぞれの電荷の蓄積時間中に、第１及び第２画素のそれぞれの排出トランジスタのゲートに印加する電位を互いに異ならせることを要旨とする。

本技術の他の態様に係る受光素子は、行列状に配置された複数の画素を備え、複数の画素のそれぞれは、光電変換部と、光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、光電変換部から第１及び第２電荷蓄積部に電荷をそれぞれ転送する第１及び第２転送トランジスタと、第１及び第２電荷蓄積部をリセットするリセットトランジスタとを備え、第１行目の画素のそれぞれのリセットトランジスタのゲートに第１リセット制御配線が接続され、第２行目の画素のそれぞれのリセットトランジスタのゲートに第２リセット制御配線が接続され、第１行目の画素のそれぞれの電荷の蓄積時間と、第２行目の画素のそれぞれの電荷の蓄積時間とを互いに異ならせることを要旨とする。

本技術の一態様に係る測距装置は、光を発する発光部と、光が対象物で反射した反射光を受光する複数の画素を有する受光部と、受光部からの検出信号に基づき、対象物までの距離を算出する算出部とを備え、複数の画素に含まれる第１画素及び第２画素のそれぞれは、光電変換部と、光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、光電変換部から第１及び第２電荷蓄積部に電荷をそれぞれ転送する第１及び第２転送トランジスタと、第１及び第２電荷蓄積部をリセットするリセットトランジスタとを備え、第１画素のリセットトランジスタのゲートに第１リセット制御配線が接続され、第２画素のリセットトランジスタのゲートに第２リセット制御配線が接続され、第１及び第２画素のそれぞれの電荷の蓄積時間を互いに異ならせることを要旨とする。

本技術の他の態様に係る測距装置は、光を発する発光部と、光が対象物で反射した反射光を受光する複数の画素を有する受光部と、受光部からの検出信号に基づき、対象物までの距離を算出する算出部とを備え、複数の画素に含まれる第１画素及び第２画素のそれぞれは、光電変換部と、光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、光電変換部から第１及び第２電荷蓄積部に電荷をそれぞれ転送する第１及び第２転送トランジスタと、第１及び第２電荷蓄積部をリセットするリセットトランジスタと、光電変換部の電荷を排出する排出トランジスタとを備え、第１画素の排出トランジスタのゲートに第１排出制御配線が電気的に接続され、第２画素の排出トランジスタのゲートに第２排出制御配線が電気的に接続され、第１及び第２画素のそれぞれの電荷の蓄積時間中に、第１及び第２画素のそれぞれの排出トランジスタのゲートに印加する電位を互いに異ならせることを要旨とする。

第１実施形態に係る測距装置の概略図である。 第１実施形態に係る受光部の概略図である。 第１実施形態に係る画素アレイ部の概略図である。 第１実施形態に係る画素の等価回路図である。 第１実施形態に係る行方向の画素の一部の等価回路図である。 第１実施形態に係る画素の平面図である。 第１実施形態に係る測距方法のタイミングチャートである。 第２実施形態に係る行方向の画素の一部の等価回路図である。 第２実施形態に係る測距方法のタイミングチャートである。 第３実施形態に係る画素の等価回路図である。 第３実施形態に係る測距方法のタイミングチャートである。 第３実施形態に係る測距方法の他のタイミングチャートである。 第４実施形態に係る画素アレイ部の概略図である。 第４実施形態に係る長畜画素の等価回路図である。 第４実施形態に係る短畜画素の等価回路図である。 第５実施形態に係る画素の平面図である。 第５実施形態に係る行方向の画素の一部の等価回路図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

以下において、図面を参照して本技術の第１〜第５実施形態を説明する。以下の説明で参照する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

なお、本明細書中に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

（第１実施形態）
＜測距装置の構成＞
本技術の第１実施形態に係る測距装置１０は、図１に示すように、レンズ１１、受光部（受光素子）１２、信号処理部１３、発光部１４及び発光制御部１５を備える。

発光部１４は、測距装置１０の筐体内に配置してもよく、測距装置１０の筐体外部に配置してもよい。発光部１４は、赤外光（ＩＲ）等の光を発光する。なお、レンズ１１と受光部１２の間にＩＲバンドフィルタを設け、ＩＲバンドパスフィルタの透過波長帯に対応する赤外光を発光部１４が発光する構成であってもよい。発光制御部１５は、信号処理部１３からの制御信号（オン／オフ信号）に応じて、発光部１４の発光を制御する。

受光部１２は、例えばComplementary Metal Oxide Semiconductor（ＣＭＯＳ）イメージセンサで構成されている。受光部１２は、発光部１４から光が対象物で反射した反射光をレンズ１１を介して受光する。受光部１２は、受光した光量に応じた画素信号（検出信号）を信号処理部１３へ出力する。

信号処理部１３は、パターン切替部２１及び距離画像生成部２２を備える。パターン切替部２１は、所定のタイミングで発光部１４の発光パターンを切り替えるための制御信号（オン／オフ信号）を発光制御部１５に出力する。例えば、パターン切替部２１は、他の測距装置の発光パターンと重ならないように、発光部１４の発光パターンを切り替えてもよい。なお、信号処理部１３は、パターン切替部２１を備えていなくてもよい。

距離画像生成部２２は、受光部１２からの検出信号に基づき、測距装置１０から対象物までの距離を算出する。更に、距離画像生成部２２は、算出された距離に基づき、距離画像を生成し、生成した距離画像を外部へ出力する。

＜受光部の構成＞
受光部１２は、図２に示すように、画素アレイ部３１、垂直駆動部３２、カラム処理部３３、水平駆動部３４及びシステム制御部３５を備える。画素アレイ部３１、垂直駆動部３２、カラム処理部３３、水平駆動部３４及びシステム制御部３５は、図示を省略した半導体基板（半導体チップ）上に設けられている。

画素アレイ部３１は、２次元の行列状に配置された複数の画素（単位画素）を備える。図２では、複数の画素の内の１つの画素４０ａを例示している。画素４０ａは、受光した光を光電変換し、光量に応じた電荷を生成する光電変換素子を有する。

画素アレイ部３１には、画素駆動線３６を介して垂直駆動部３２が接続されている。垂直駆動部３２は、シフトレジスタやアドレスデコーダ等で構成されている。垂直駆動部３２は、画素アレイ部３１の各画素を、全画素同時あるいは行単位等で駆動する。垂直駆動部３２によって選択走査された画素行の各画素から出力される画素信号は、垂直信号線３７の各々を通してカラム処理部３３に供給される。

カラム処理部３３は、画素アレイ部３１の画素列毎に、選択行の各単位画素から垂直信号線３７を通して出力される画素信号に対して所定の信号処理を行う。例えば、カラム処理部３３は、信号処理として相関二重サンプリング（ＣＤＳ）処理等のノイズ除去処理を行うことにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズを除去する。カラム処理部３３は、アナログ信号である画素信号をアナログ・デジタル（ＡＤ）変換してもよい。

水平駆動部３４は、シフトレジスタやアドレスデコーダ等で構成されている。水平駆動部３４は、カラム処理部３３の画素列に対応する単位回路を順番に選択する。水平駆動部３４による選択走査により、カラム処理部３３で信号処理された画素信号が順番に信号処理部１３に出力される。

システム制御部３５は、各種のタイミング信号を生成するタイミングジェネレータ等で構成されている。システム制御部３５は、タイミングジェネレータで生成された各種のタイミング信号に基づき、垂直駆動部３２、カラム処理部３３及び水平駆動部３４等の駆動制御を行う。

図３に示すように、画素アレイ部３１は、相対的に長時間に電荷を蓄積する画素（以下、「長蓄画素」という。）４０ａと、相対的に短時間に電荷を蓄積する画素（以下、「短蓄画素」という）４０ｂとを有する。長蓄画素４０ａ及び短畜画素４０ｂは、千鳥格子状に配置されている。図３では模式的に、長蓄画素４０ａに「長」の文字を付し、短畜画素４０ｂに「短」の文字を付している。

長蓄画素４０ａは、短畜画素４０ｂと比較して、遠距離にある対象物や低反射率の対象物の測距情報を得易い。一方、短畜画素４０ｂは、長蓄画素４０ａと比較して、近距離にある対象物や高反射率の対象物で反射した光により電荷蓄積部が飽和し難い。長蓄画素４０ａ及び短畜画素４０ｂからの画素信号を、信号処理部１３により合成することにより、ハイダイナミックレンジを実現することができる。

＜画素の等価回路＞
図４は、長蓄画素４０ａ及び短畜画素４０ｂの等価回路を示す。図４の左側の画素４０ａは、フォトダイオード５１ａ、排出トランジスタ６０ａ、転送トランジスタ６１ａ，６２ａ、変換効率調整トランジスタ６３ａ，６４ａ、選択トランジスタ６５ａ，６６ａ、増幅トランジスタ６７ａ，６８ａ及びリセットトランジスタ６９ａ，７０ａを含む。排出トランジスタ６０ａ、転送トランジスタ６１ａ，６２ａ、変換効率調整トランジスタ６３ａ，６４ａ、選択トランジスタ６５ａ，６６ａ、増幅トランジスタ６７ａ，６８ａ及びリセットトランジスタ６９ａ，７０ａは、例えばＭＯＳトランジスタで構成されている。

フォトダイオード５１ａは、入射光を光電変換する光電変換部を構成する。フォトダイオード５１ａのアノードは接地されている。フォトダイオード５１ａのカソードには、転送トランジスタ６１ａ，６２ａのソース及び排出トランジスタ６０ａのソースが接続されている。

排出トランジスタ６０ａのドレインには電源電位ＶＤＤが印加される。排出トランジスタ６０ａのゲートには、排出制御配線８４を介して排出信号ＯＦＧが印加される。排出トランジスタ６０ａは、排出信号ＯＦＧに基づき、フォトダイオード５１ａの電荷を排出する。なお、排出トランジスタ６０ａが無い構成であってもよい。

転送トランジスタ６１ａ，６２ａのドレインは、浮遊拡散領域（フローティング・ディフュージョン）で構成される電荷蓄積部５２ａ，５３ａにそれぞれ接続されている。転送トランジスタ６１ａ，６２ａのゲートには、転送信号ＴＧ０，ＴＧ１がそれぞれ印加される。転送トランジスタ６１ａ，６２ａは、転送信号ＴＧ０，ＴＧ１に基づき、フォトダイオード５１ａからの電荷を電荷蓄積部５２ａ，５３ａにそれぞれ転送する。

電荷蓄積部５２ａ，５３ａは、フォトダイオード５１ａから転送トランジスタ６１ａ，６２ａを介して転送された電荷を蓄積する。電荷蓄積部５２ａ，５３ａに蓄積された電荷量に応じて、電荷蓄積部５２ａ，５３ａの電位は変調される。

電荷蓄積部５２ａ，５３ａには、変換効率調整トランジスタ６３ａ，６４ａのソースがそれぞれ接続されている。変換効率調整トランジスタ６３ａ，６４ａのドレインは、リセットトランジスタ６９ａ，７０ａのソースにそれぞれ接続されている。変換効率調整トランジスタ６３ａ，６４ａのゲートには、変換効率調整配線８３を介して共通の変換効率調整信号ＦＤＧが印加される。変換効率調整トランジスタ６３ａ，６４ａは、変換効率調整信号ＦＤＧに応じて、電荷の変換効率を調整する。なお、変換効率調整トランジスタ６３ａ，６４ａが無い構成であってもよい。その場合、電荷蓄積部５２ａ，５３ａには、リセットトランジスタ６９ａ，７０ａのソースがそれぞれ接続される。

リセットトランジスタ６９ａ，７０ａのドレインには、電源電位ＶＤＤＨが印加される。リセットトランジスタ６９ａ，７０ａのゲートには、リセット制御配線８０ａが接続されている。リセットトランジスタ６９ａ，７０ａのゲートには、リセット制御配線８０ａを介してリセット信号ＲＳＴ０が印加される。リセットトランジスタ６９ａ，７０ａは、リセット信号ＲＳＴ０に基づき、電荷蓄積部５２ａ，５３ａに蓄積されていた電荷を初期化（リセット）する。なお、電荷蓄積部５２ａ，５３ａにそれぞれ個別に接続された２つのリセットトランジスタ６９ａ，７０ａを設ける代わりに、電荷蓄積部５２ａ，５３ａに共通に接続された１つのリセットトランジスタを設けてもよい。

電荷蓄積部５２ａ，５３ａには、増幅トランジスタ６７ａ，６８ａのゲートが接続されている。増幅トランジスタ６７ａ，６８ａのドレインには、選択トランジスタ６５ａ，６６ａのソースが接続されている。増幅トランジスタ６７ａ，６８ａは、電荷蓄積部５２ａ，５３ａの電位を増幅する。

選択トランジスタ６５ａ，６６ａのドレインは、垂直信号線３７にそれぞれ接続されている。選択トランジスタ６５ａ，６６ａのゲートには、画素駆動線（選択信号線）３６を介して選択信号ＳＥＬが印加される。選択トランジスタ６５ａ，６６ａは、選択信号ＳＥＬに基づき、長蓄画素４０ａを選択する。長蓄画素４０ａが選択された場合、増幅トランジスタ６７ａ，６８ａにより増幅された電位に応じた画素信号ＶＳＬ０，ＶＳＬ１が垂直信号線３７を介して出力される。

一方、図４の右側の短蓄画素４０ｂは、フォトダイオード５１ｂ、排出トランジスタ６０ｂ、転送トランジスタ６１ｂ，６２ｂ、変換効率調整トランジスタ６３ｂ，６４ｂ、選択トランジスタ６５ｂ，６６ｂ、増幅トランジスタ６７ｂ，６８ｂ及びリセットトランジスタ６９ｂ，７０ｂを含む。排出トランジスタ６０ｂ、転送トランジスタ６１ｂ，６２ｂ、変換効率調整トランジスタ６３ｂ，６４ｂ、選択トランジスタ６５ｂ，６６ｂ、増幅トランジスタ６７ｂ，６８ｂ及びリセットトランジスタ６９ｂ，７０ｂは、例えばＭＯＳトランジスタで構成されている。

フォトダイオード５１ｂは、入射光を光電変換する光電変換部を構成する。フォトダイオード５１ｂのアノードは接地されている。フォトダイオード５１ｂのカソードには、転送トランジスタ６１ｂ，６２ｂのソース及び排出トランジスタ６０ｂのソースが接続されている。

排出トランジスタ６０ｂのドレインには電源電位ＶＤＤが印加される。排出トランジスタ６０ｂのゲートには、長蓄画素４０ａ側の排出トランジスタ６０ａのゲートと共通の排出制御配線８４を介して排出信号ＯＦＧが印加される。排出トランジスタ６０ｂは、排出信号ＯＦＧに基づき、フォトダイオード５１ｂの電荷を排出する。なお、排出トランジスタ６０ｂが無い構成であってもよい。

転送トランジスタ６１ｂ，６２ｂのドレインは、浮遊拡散領域（フローティング・ディフュージョン）で構成される電荷蓄積部５２ｂ，５３ｂにそれぞれ接続されている。転送トランジスタ６１ｂ，６２ｂのゲートには、転送信号ＴＧ２，ＴＧ３がそれぞれ印加される。転送トランジスタ６１ｂ，６２ｂは、転送信号ＴＧ２，ＴＧ３に基づき、フォトダイオード５１ｂからの電荷を電荷蓄積部５２ｂ，５３ｂにそれぞれ転送する。

電荷蓄積部５２ｂ，５３ｂは、フォトダイオード５１ｂから転送トランジスタ６１ｂ，６２ｂを介して転送された電荷を蓄積する。電荷蓄積部５２ｂ，５３ｂに蓄積された電荷量に応じて、電荷蓄積部５２ｂ，５３ｂの電位は変調される。

電荷蓄積部５２ｂ，５３ｂには、変換効率調整トランジスタ６３ｂ，６４ｂのソースがそれぞれ接続されている。変換効率調整トランジスタ６３ｂ，６４ｂのドレインは、リセットトランジスタ６９ｂ，７０ｂのソースにそれぞれ接続されている。変換効率調整トランジスタ６３ｂ，６４ｂのゲートには、長蓄画素４０ａ側の変換効率調整トランジスタ６３ａ，６４ａのゲートと共通の変換効率調整配線８３を介して共通の変換効率調整信号ＦＤＧが印加される。変換効率調整トランジスタ６３ｂ，６４ｂは、変換効率調整信号ＦＤＧに応じて、電荷の変換効率を調整する。なお、変換効率調整トランジスタ６３ｂ，６４ｂが無い構成であってもよい。その場合、電荷蓄積部５２ｂ，５３ｂには、リセットトランジスタ６９ｂ，７０ｂのソースがそれぞれ接続される。

リセットトランジスタ６９ｂ，７０ｂのドレインには、電源電位ＶＤＤＨが印加される。リセットトランジスタ６９ｂ，７０ｂのゲートには、長蓄画素４０ａ側のリセットトランジスタ６９ａ，７０ａが接続されているリセット制御配線８０とは個別に、リセット制御配線８１が接続されている。リセットトランジスタ６９ｂ，７０ｂのゲートには、リセット制御配線８１を介してリセット信号ＲＳＴ１が印加される。リセットトランジスタ６９ｂ，７０ｂは、リセット信号ＲＳＴ１に基づき、電荷蓄積部５２ｂ，５３ｂに蓄積されていた電荷を初期化（リセット）する。なお、電荷蓄積部５２ｂ，５３ｂにそれぞれ個別に接続された２つのリセットトランジスタ６９ｂ，７０ｂを設ける代わりに、電荷蓄積部５２ｂ，５３ｂに共通に接続された１つのリセットトランジスタを設けてもよい。

電荷蓄積部５２ｂ，５３ｂには、増幅トランジスタ６７ｂ，６８ｂのゲートが接続されている。増幅トランジスタ６７ｂ，６８ｂのドレインには、選択トランジスタ６５ｂ，６６ｂのソースが接続されている。増幅トランジスタ６７ｂ，６８ｂは、電荷蓄積部５２ｂ，５３ｂの電位を増幅する。

選択トランジスタ６５ｂ，６６ｂのドレインは、垂直信号線３７にそれぞれ接続されている。選択トランジスタ６５ｂ，６６ｂのゲートには、画素駆動線（選択信号線）３６を介して選択信号ＳＥＬが印加される。選択トランジスタ６５ｂ，６６ｂは、選択信号ＳＥＬに基づき、短蓄画素４０ｂを選択する。短蓄画素４０ｂが選択された場合、増幅トランジスタ６７ｂ，６８ｂにより増幅された電位に応じた画素信号ＶＳＬ２，ＶＳＬ３が垂直信号線３７を介して出力される。

図５は、同一行に配置された長蓄画素４０ａ及び短蓄画素４０ｂの一部を示す。図５の上下方向を行方向とし、図５の左右方向を列方向としている。図５に示すように、行方向に１つおきに配置された長蓄画素４０ａの転送トランジスタ６１ａ，６２ａのそれぞれのゲートに、転送制御配線９０，９１がそれぞれ電気的に接続されている。一方、行方向に１つおきに配置された短蓄画素４０ｂの転送トランジスタ６１ｂ，６２ｂのそれぞれのゲートに、転送制御配線９２，９３がそれぞれ電気的に接続されている。

＜画素の構成＞
図６は、図４に示した長蓄画素４０ａ及び短蓄画素４０ｂの半導体基板５０上の平面レイアウトを示す。図６以降の平面レイアウトでは、理解を容易にするために、各部位に「ＰＤ」、「ＴＧ」、「ＦＤ」、「ＦＤＧ」、「ＲＳＴ」、「ＳＥＬ」、「ＡＭＰ」、「ＯＦＧ」等の表記を付している。

図６の左側の長蓄画素４０ａは、図６の左右方向（行方向）に線対称の平面レイアウトを有する。図６の上下方向（列方向）において、フォトダイオード５１ａの上側には、転送トランジスタ６１ａ，６２ａ、電荷蓄積部５２ａ，５３ａ及び変換効率調整トランジスタ６３ａ，６４ａが配置されている。変換効率調整トランジスタ６３ａ，６４ａの上側には、拡散層で構成される付加容量部５４ａ，５５ａが配置されている。

フォトダイオード５１ａの下側には、排出トランジスタ６０ａ及びリセットトランジスタ６９ａ，７０ａが配置されている。図６の左右方向（行方向）において、フォトダイオード５１ａを挟むように、選択トランジスタ６５ａ，６６ａ、ウェルコンタクト５６ａ，５７ａ及び増幅トランジスタ６７ａ，６８ａが配置されている。

図６の右側の短蓄画素４０ｂは、左側の長蓄画素４０ａと同様の構成を有する。短蓄画素４０ｂは、図６の左右方向（行方向）に線対称の平面レイアウトを有する。図６の上下方向（列方向）において、フォトダイオード５１ｂの上側には、転送トランジスタ６１ｂ，６２ｂ、電荷蓄積部５２ｂ，５３ｂ及び変換効率調整トランジスタ６３ｂ，６４ｂが配置されている。変換効率調整トランジスタ６３ｂ，６４ｂの上側には、拡散層で構成される付加容量部５４ｂ，５５ｂが配置されている。

フォトダイオード５１ｂの下側には、排出トランジスタ６０ｂ及びリセットトランジスタ６９ｂ，７０ｂが配置されている。図６の左右方向（行方向）において、フォトダイオード５１ｂを挟むように、選択トランジスタ６５ｂ，６６ｂ、ウェルコンタクト５６ｂ，５７ｂ及び増幅トランジスタ６７ｂ，６８ｂが配置されている。なお、図６に示した長蓄画素４０ａ及び短蓄画素４０ｂの平面レイアウトは一例であって、図６に示した長蓄画素４０ａ及び短蓄画素４０ｂの平面レイアウトに限定されない。

次に、図７のタイミングチャートを参照して、第１実施形態に係る測距方法を、長蓄画素４０ａ及び短蓄画素４０ｂに着目して説明する。

図７では発光パターンの図示を省略するが、発光部１４は、所定のタイミングで照射のオン／オフを繰り返すように変調された照射光を発光する。対象物までの距離に応じた遅延時間だけ遅れて、フォトダイオード５１ａ，５１ｂにおいて反射光が受光される。

先ず、長蓄画素４０ａ側の動作を説明する。時刻ｔ０〜ｔ１のリセット時間において、リセット信号ＲＳＴ０としてＨレベルをリセットトランジスタ６９ａ，７０ａのゲートに印加する。リセットトランジスタ６９ａ，７０ａは導通状態となり、電荷蓄積部５２ａ，５３ａをリセットする。この際、転送信号ＴＧ０，ＴＧ１としてＬレベルを転送トランジスタ６１ａ，６２ａのゲートに印加するため、転送トランジスタ６１ａ，６２ａは、非導通状態となる。

時刻ｔ１〜ｔ３の電荷の蓄積時間において、リセット信号ＲＳＴ０としてＬレベルをリセットトランジスタ６９ａ，７０ａのゲートに印加するため、リセットトランジスタ６９ａ，７０ａは非導通状態となる。また、転送信号ＴＧ０，ＴＧ１としてＨレベル及びＬレベルを逆位相で繰り返して、転送トランジスタ６１ａ，６２ａのゲートに印加する。転送信号ＴＧ０は、例えば発光部１４の発光パターンと同一位相とし、転送信号ＴＧ１は、発光部１４の発光パターンと逆位相とする。転送トランジスタ６１ａ，６２ａは、導通状態及び非導通状態を逆位相で繰り返すことにより、電荷蓄積部５２ａ，５３ａに電荷を振り分ける。

時刻ｔ３以降の読出し期間において、転送信号ＴＧ０，ＴＧ１としてＬレベルを転送トランジスタ６１ａ，６２ａのゲートに印加するため、転送トランジスタ６１ａ，６２ａは非導通状態となる。この際、図７では図示を省略するが、選択信号ＳＥＬとしてＨレベルを選択トランジスタ６５ａ，６６ａのゲートに印加する。選択トランジスタ６５ａ，６６ａは導通状態となり、電荷蓄積部５２ａ，５３ａの電荷量が読み出され、電荷量に応じた検出信号が、図１に示した信号処理部１３へ出力される。

次に、短蓄画素４０ｂ側の動作を説明する。長蓄画素４０ａのリセット時間よりも長い時刻ｔ０〜ｔ２のリセット時間において、リセット信号ＲＳＴ１としてＨレベルをリセットトランジスタ６９ｂ，７０ｂのゲートに印加する。リセットトランジスタ６９ｂ，７０ｂは導通状態となり、電荷蓄積部５２ｂ，５３ｂをリセットする。この際、転送信号ＴＧ２，ＴＧ３としてＬレベルを転送トランジスタ６１ｂ，６２ｂのゲートに印加するため、転送トランジスタ６１ｂ，６２ｂは、非導通状態となる。

長蓄画素４０ａの電荷の蓄積時間よりも短い時刻ｔ２〜ｔ３の電荷の蓄積時間において、リセット信号ＲＳＴ１としてＬレベルをリセットトランジスタ６９ｂ，７０ｂのゲートに印加するため、リセットトランジスタ６９ｂ，７０ｂは非導通状態となる。また、転送信号ＴＧ２，ＴＧ３としてＨレベル及びＬレベルを逆位相で繰り返して転送トランジスタ６１ｂ，６２ｂのゲートに印加する。転送トランジスタ６１ｂ，６２ｂは、導通状態及び非導通状態を逆位相で繰り返すことにより、電荷蓄積部５２ｂ，５３ｂに電荷を振り分ける。

長蓄画素４０ａの読出し期間と同時の、時刻ｔ３以降の読出し期間において、転送信号ＴＧ２，ＴＧ３としてＬレベルを転送トランジスタ６１ｂ，６２ｂのゲートに印加するため、転送トランジスタ６１ｂ，６２ｂは非導通状態となる。転送信号ＴＧ２，ＴＧ３は、転送信号ＴＧ０，ＴＧ１と同一のパルス幅であってよい。この際、選択信号ＳＥＬとしてＨレベルを選択トランジスタ６５ｂ，６６ｂに印加する。選択トランジスタ６５ｂ，６６ｂは導通状態となり、電荷蓄積部５２ａ，５３ａの電荷量が読み出され、電荷量に応じた検出信号が、図１に示した信号処理部１３へ出力される。

信号処理部１３は、長蓄画素４０ａ及び短蓄画素４０ｂからの検出信号に基づき、対象物までの距離を算出する。信号処理部１３は、長蓄画素４０ａ及び短蓄画素４０ｂのそれぞれの検出信号に基づき、長蓄画像及び短蓄画像をそれぞれ生成してもよい。或いは、信号処理部１３は、長蓄画像及び短蓄画像を合成した距離画像を生成してもよい。

なお、図７では２位相の転送期間を例示したが、特に限定されない。例えば、１フレーム内で変換効率調整トランジスタ６３ａ，６３ｂ，６４ａ，６４ｂのオン・オフを切り替えることにより、１フレーム内で４位相の転送期間とすることも可能である。また、１フレーム内を２つの期間に分割し、２つの期間で合計４位相の転送期間を設定してもよい。

以上説明したように、第１実施形態に係る測距装置及び測距方法によれば、長蓄画素４０ａの転送トランジスタ６１ａ，６２ａ及び短蓄画素４０ｂの転送トランジスタ６１ｂ，６２ｂが、長蓄画素４０ａ及び短蓄画素４０ｂの電荷の蓄積時間を異ならせる。これにより、対象物までの距離や対象物の反射率によらずに、ハイダイナミックレンジを実現することができる。

また、転送信号ＴＧ０，ＴＧ１，ＴＧ２，ＴＧ３のパルス幅を同一に設定してもよい。転送信号ＴＧ０，ＴＧ１，ＴＧ２，ＴＧ３のパルス幅を同一とすることにより、駆動周波数を高くし、測距精度を向上させ易い。

（第２実施形態）
第２実施形態に係る測距装置は、図８に示すように、同一行の長蓄画素４０ａの転送トランジスタ６１ａ及び短蓄画素４０ｂの転送トランジスタ６１ｂのそれぞれのゲートに共通の転送制御配線９０が接続され、長蓄画素４０ａの転送トランジスタ６２ａ及び短蓄画素４０ｂの転送トランジスタ６２ｂのそれぞれのゲートに共通の転送制御配線９１が接続されている点が、図５に示した第１実施形態に係る測距装置と異なる。

長蓄画素４０ａの転送トランジスタ６１ａ及び短蓄画素４０ｂの転送トランジスタ６１ｂのそれぞれのゲートには、転送制御配線９０を介して転送信号ＴＧ０が印加される。長蓄画素４０ａの転送トランジスタ６２ａ及び短蓄画素４０ｂの転送トランジスタ６２ｂのそれぞれのゲートには、転送制御配線９１を介して転送信号ＴＧ１が印加される。第２実施形態に係る測距装置の他の構成は、第１実施形態に係る測距装置と同様であるので、重複した説明を省略する。

次に、図９のタイミングチャートを参照して、第２実施形態に係る測距方法を説明する。長蓄画素４０ａの動作は、図７に示した第１実施形態に係る測距方法と同様であるので、重複した説明を省略する。

短蓄画素４０ｂでは、時刻ｔ０〜ｔ２のリセット時間において、リセット信号ＲＳＴ１としてＨレベルをリセットトランジスタ６９ｂ，７０ｂのゲートに印加する。リセットトランジスタ６９ｂ，７０ｂは導通状態となり、電荷蓄積部５２ｂ，５３ｂをリセットする。この際、転送信号ＴＧ０，ＴＧ１としてＨレベル及びＬレベルを交互に繰り返して転送トランジスタ６１ｂ，６２ｂのゲートに印加する。転送トランジスタ６１ｂ，６２ｂは、導通状態及び非導通状態を逆位相で交互に繰り返すことにより、電荷蓄積部５２ｂ，５３ｂに電荷を振り分けるが、電荷蓄積部５２ｂ，５３ｂの電荷はリセットトランジスタ６９ｂ，７０ｂによりリセットされるため、電荷蓄積部５２ｂ，５３ｂには電荷が蓄積されない。

時刻ｔ２〜ｔ３の電荷の蓄積時間において、転送信号ＴＧ０，ＴＧ１としてＨレベル及びＬレベルが引き続き、逆位相で繰り返して、転送トランジスタ６１ｂ，６２ｂのゲートに印加する。転送トランジスタ６１ｂ，６２ｂは、導通状態及び非導通状態を逆位相で交互に繰り返すことにより、電荷蓄積部５２ｂ，５３ｂに電荷を振り分ける。この際、リセット信号ＲＳＴ１がＨレベルからＬレベルとなり、リセットトランジスタ６９ｂ，７０ｂは非導通状態となるため、電荷蓄積部５２ｂ，５３ｂには電荷が蓄積されていく。

時刻ｔ３以降の読出し期間の動作は、図７に示した第１実施形態に係る測距方法と同様であるので、重複した説明を省略する。

第２実施形態によれば、長蓄画素４０ａのリセットトランジスタ６９ａ，７０ａのゲートと、短蓄画素４０ｂのリセットトランジスタ６９ｂ，７０ｂのゲートに、個別のリセット制御配線８０，８１が接続されている。そして、長蓄画素４０ａのリセットトランジスタ６９ａ，７０ａによるリセット時間と、短蓄画素４０ｂのリセットトランジスタ６９ｂ，７０ｂによるリセット時間とを異ならせることにより、長蓄画素４０ａ及び短蓄画素４０ｂの蓄積時間を異ならせる。これにより、対象物までの距離や対象物の反射率によらずに、ハイダイナミックレンジを実現することができる。

更に、同一行の長蓄画素４０ａの転送トランジスタ６１ａ及び短蓄画素４０ｂの転送トランジスタ６１ｂのそれぞれのゲートに共通の転送制御配線９０が接続され、長蓄画素４０ａの転送トランジスタ６２ａ及び短蓄画素４０ｂの転送トランジスタ６２ｂのそれぞれのゲートに共通の転送制御配線９１が接続されているので、第１実施形態に係る測距装置の個別の転送制御線９０〜９３を用いる場合と比較して、配線本数の増加を抑制することができ、微細化を図ることができる。

（第３実施形態）
第３実施形態に係る測距装置として、電荷の蓄積時間が異なる長畜画素４０ａ及び短蓄画素４０ｂの代わりに、相対的に感度が低い画素（以下、「低感度画素」という。）４０ａと、相対的に感度が高い画素（以下、「高感度画素」という。）４０ｂを有する場合を説明する。

第３実施形態に係る測距装置は、図１０に示すように、低感度画素４０ａのリセットトランジスタ６９ａ，７０ａ及び高感度画素４０ｂのリセットトランジスタ６９ｂ，７０ｂのそれぞれのゲートに共通のリセット制御配線８０が接続されている点が、図４に示した第１実施形態に係る測距装置と異なる。低感度画素４０ａのリセットトランジスタ６９ａ，７０ａ及び高感度画素４０ｂのリセットトランジスタ６９ｂ，７０ｂのそれぞれのゲートには、リセット制御配線８０を介してリセット信号ＲＳＴが印加される。

更に、第３実施形態に係る測距装置は、図１０に示すように、低感度画素４０ａの排出トランジスタ６０ａのゲートに排出制御配線８４が電気的に接続され、これとは個別に、高感度画素４０ｂの排出トランジスタ６０ｂのゲートに排出制御配線８５が電気的に接続されている点が、図４に示した第１実施形態に係る測距装置と異なる。低感度画素４０ａの排出トランジスタ６０ａのゲートには、排出制御配線８４を介して排出信号ＯＦＧ０が印加される。高感度画素４０ｂの排出トランジスタ６０ｂのゲートには、排出制御配線８５を介して排出信号ＯＦＧ１が印加される。

次に、図１１のタイミングチャートを参照して、第３実施形態に係る測距方法の一例を説明する。

時刻ｔ０〜ｔ１は、低感度画素４０ａ及び高感度画素４０ｂの共通のリセット時間となる。時刻ｔ０〜ｔ１において、リセット信号ＲＳＴとしてＨレベルが、低感度画素４０ａのリセットトランジスタ６９ａ，７０ａ及び高感度画素４０ｂのリセットトランジスタ６９ｂ，７０ｂのそれぞれのゲートに印加される。低感度画素４０ａのリセットトランジスタ６９ａ，７０ａがそれぞれ導通し、電荷蓄積部５２ａ，５３ａをリセットする。また、高感度画素４０ｂのリセットトランジスタ６９ｂ，７０ｂがそれぞれ導通し、電荷蓄積部５２ｂ，５３ｂをリセットする。

時刻ｔ１〜ｔ２は、低感度画素４０ａ及び高感度画素４０ｂの共通の電荷の蓄積時間となる。時刻ｔ１〜ｔ２において、低感度画素４０ａでは、転送信号ＴＧ０，ＴＧ１としてＨレベル及びＬレベルを交互に繰り返して転送トランジスタ６１ｂ，６２ｂのゲートに印加する。転送トランジスタ６１ｂ，６２ｂは、導通状態及び非導通状態を逆位相で交互に繰り返すことにより、電荷蓄積部５２ｂ，５３ｂに電荷を振り分ける。この際、排出信号ＯＦＧ０として、ＨレベルとＬレベルの中間の電位（中間電位）を排出トランジスタ６０ａのゲートに印加する。排出トランジスタ６０ａは、排出信号ＯＦＧ０がＨレベルの場合に排出する電荷量よりも少ない電荷量をフォトダイオード５１ａから排出させる。これにより、フォトダイオード５１ａから電荷蓄積部５２ａ，５３ａへ転送される電荷量が減少するため、低感度となる。

一方、高感度画素４０ｂでは、時刻ｔ１〜ｔ２において、転送信号ＴＧ０，ＴＧ１としてＨレベル及びＬレベルを交互に繰り返して転送トランジスタ６１ｂ，６２ｂのゲートに印加する。転送トランジスタ６１ｂ，６２ｂは、導通状態及び非導通状態を逆位相で交互に繰り返すことにより、電荷蓄積部５２ｂ，５３ｂに電荷を振り分ける。この際、排出信号ＯＦＧ１としてＬレベルを排出トランジスタ６０ｂのゲートに印加する。排出トランジスタ６０ｂは非導通となるため、フォトダイオード５１ａの電荷は排出されない。フォトダイオード５１ａから電荷蓄積部５２ａ，５３ａへ電荷が転送され、低感度画素４０ａに対して相対的に高感度となる。

時刻ｔ２以降の読出し期間の動作は、図７に示した第１実施形態に係る測距方法と同様であるので、重複した説明を省略する。

第３実施形態によれば、低感度画素４０ａ及び高感度画素４０ｂの電荷の蓄積時間において、低感度画素４０ａ及び高感度画素４０ｂの排出信号ＯＦＧ０，ＯＦＧ１の電位を互いに異ならせることにより、低感度画素４０ａ及び高感度画素４０ｂの感度を互いに異ならせる。これにより、対象物までの距離や対象物の反射率に依らずに、ハイダイナミックレンジを実現することができる。

更に、同一行の長蓄画素４０ａの転送トランジスタ６１ａ及び短蓄画素４０ｂの転送トランジスタ６１ｂのそれぞれのゲートに共通の転送制御配線９０が接続され、長蓄画素４０ａの転送トランジスタ６２ａ及び短蓄画素４０ｂの転送トランジスタ６２ｂのそれぞれのゲートに共通の転送制御配線９１が接続されているので、第１実施形態に係る測距装置の個別の転送制御線９０〜９３を用いる場合と比較して、配線本数の増加を抑制することができ、微細化を図ることができる。

＜変形例＞
第３実施形態の変形例に係る測距装置は、第３実施形態に係る測距装置の構成と同様であるが、低感度画素４０ａ及び高感度画素４０ｂの代わりに、長畜画素４０ａ及び短畜画素４０ｂとして用いる点が、第３実施形態に係る測距装置と異なる。

図１２のタイミングチャートを参照して、第３実施形態の変形例に係る測距方法を説明する。長畜画素４０ａでは、時刻ｔ０〜ｔ１において、排出信号ＯＦＧ０として、Ｈレベルを排出トランジスタ６０ａのゲートに印加する。排出トランジスタ６０ａが導通状態であり、フォトダイオード５１ａの電荷を排出するため、電荷蓄積部５２ａ，５３ａはリセット状態となる。即ち、排出信号ＯＦＧ０をリセット信号ＲＳＴの代わりに機能させている。

時刻ｔ１〜ｔ３において、排出信号ＯＦＧ０としてＬレベルを排出トランジスタ６０ａのゲートに印加する。排出トランジスタ６０ａは非導通状態となり、フォトダイオード５１ａの電荷の排出が停止される。この際、転送信号ＴＧ０，ＴＧ１としてＨレベル及びＬレベルを交互に繰り返して転送トランジスタ６１ｂ，６２ｂのゲートに印加する。転送トランジスタ６１ｂ，６２ｂは、導通状態及び非導通状態を逆位相で交互に繰り返すことにより、電荷蓄積部５２ｂ，５３ｂに電荷を振り分ける。

一方、短畜画素４０ｂでは、時刻ｔ０〜ｔ２において、排出信号ＯＦＧ０として、Ｈレベルを排出トランジスタ６０ｂのゲートに印加する。時刻ｔ１〜ｔ２において、転送信号ＴＧ０，ＴＧ１としてＨレベル及びＬレベルを交互に繰り返して転送トランジスタ６１ｂ，６２ｂのゲートに印加する。転送トランジスタ６１ｂ，６２ｂは、導通状態及び非導通状態を逆位相で交互に繰り返すことにより、電荷蓄積部５２ｂ，５３ｂに電荷を振り分ける。しかし、排出トランジスタ６０ｂが導通状態となり、フォトダイオード５１ｂの電荷を排出するため、フォトダイオード５１ａから電荷蓄積部５２ａ，５３ａには電荷は蓄積されず、電荷蓄積部５２ａ，５３ａはリセット状態となる。

時刻ｔ２〜ｔ３において、排出信号ＯＦＧ０として、Ｌレベルを排出トランジスタ６０ａのゲートに印加するので、排出トランジスタ６０ａは非導通状態となる。転送信号ＴＧ０，ＴＧ１としてＨレベル及びＬレベルを交互に繰り返して転送トランジスタ６１ｂ，６２ｂのゲートに印加する。転送トランジスタ６１ｂ，６２ｂは、導通状態及び非導通状態を逆位相で交互に繰り返すことにより、電荷蓄積部５２ｂ，５３ｂに電荷を振り分ける。フォトダイオード５１ａから電荷蓄積部５２ａ，５３ａに電荷が蓄積される。

時刻ｔ３以降の読出し期間の動作は、図７に示した第１実施形態に係る測距方法と同様であるので、重複した説明を省略する。

第３実施形態の変形例によれば、長畜画素４０ａ及び短畜画素４０ｂの排出信号ＯＦＧ０，ＯＦＧ１による排出動作のタイミングを互いに異ならせることにより、長畜画素４０ａ及び短畜画素４０ｂのリセット時間を互いに異ならせる。これにより、長畜画素４０ａ及び短畜画素４０ｂの電荷の蓄積時間を互いに異ならせることができる。したがって、対象物までの距離や対象物の反射率に依らずに、ハイダイナミックレンジを実現することができる。

（第４実施形態）
第４実施形態に係る測距装置は、図１３に示すように、同一行に長蓄画素４０ａが隣接して配置され、同一行に短蓄画素４０ｂが配置されている点が、図３に示した第１実施形態に係る測距装置と異なる。長蓄画素４０ａ及び短蓄画素４０ｂは、列方向において交互に配置されている。

図１４Ａに示すように、同一行の低感度画素４０ａのリセットトランジスタ６９ａ，７０ａのそれぞれのゲートに共通のリセット制御配線８０ａが接続されている。リセットトランジスタ６９ａ，７０ａのそれぞれのゲートには、リセット制御配線８０ａを介してリセット信号ＲＳＴ０が印加される。同一行の低感度画素４０ａの変換効率調整トランジスタ６２ａ，６３ａのそれぞれのゲートに共通の変換効率調整配線８３ａが接続されている。変換効率調整トランジスタ６２ａ，６３ａのそれぞれのゲートには、変換効率調整配線８３ａを介して変換効率調整信号ＦＤＧ０が印加される。同一行の低感度画素４０ａの排出トランジスタ６０ａのゲートに共通の排出制御配線８４ａが接続されている。排出トランジスタ６０ａのゲートには、排出制御配線８４ａを介して排出信号ＯＦＧ０が印加される。

図１４Ｂに示すように、同一行の高感度画素４０ｂのリセットトランジスタ６９ｂ，７０ｂのそれぞれのゲートに共通のリセット制御配線８０ｂが接続されている。リセットトランジスタ６９ｂ，７０ｂのそれぞれのゲートには、リセット制御配線８０ｂを介してリセット信号ＲＳＴ１が印加される。同一行の高感度画素４０ｂの変換効率調整トランジスタ６２ｂ，６ｂａのそれぞれのゲートに共通の変換効率調整配線８３ｂが接続されている。変換効率調整トランジスタ６２ｂ，６３ｂのそれぞれのゲートには、変換効率調整配線８３ｂを介して変換効率調整信号ＦＤＧ１が印加される。同一行の高感度画素４０ｂの排出トランジスタ６０ｂのゲートに共通の排出制御配線８４ｂが接続されている。排出トランジスタ６０ｂのゲートには、排出制御配線８４ｂを介して排出信号ＯＦＧ１が印加される。

第４実施形態に係る測距装置は、図９に示した第２実施形態に係る測距方法、図１２に示した第３実施形態の変形例に係る測距方法を実現可能である。また、長蓄画素４０ａを低感度画素４０ａとし、短蓄画素４０ｂを高感度画素４０ｂとして、図１１に示した第３実施形態に係る測距方法を実現可能である。

第４実施形態によれば、同一行に長蓄画素４０ａを隣接して配置し、同一行に短蓄画素４０ｂを隣接して配置して、列方向に長蓄画素４０ａ及び短蓄画素４０ｂを交互に配置することにより、第１〜第３実施形態と比較して、配線本数を増加させずに、ハイダイナミックレンジを実現することができる。

（第５実施形態）
第５実施形態に係る測距装置は、図１５に示すように、長畜画素４０ａが、３個の電荷蓄積部５２ａ，５３ａ，５８ａと、３個の電荷蓄積部５２ａ，５３ａ，５８ａに電荷を転送する３個の転送トランジスタ６１ａ，６２ａ，７１ａを有する点が、図６に示した第１実施形態に係る測距装置と異なる。

図１５では、フォトダイオード５１ａの上側に２個の転送トランジスタ６１ａ，６２ａ及び２個の電荷蓄積部５２ａ，５２ａが配置されている。また、フォトダイオード５１ａの下側に、１個の転送トランジスタ７１ａ及び１個の電荷蓄積部５８ａが配置されている。更に、長畜画素４０ａは、電荷蓄積部５８ａをリセットするリセットトランジスタ７２ａ、電荷蓄積部５８ａの電位を増幅する増幅トランジスタ７３ａ、増幅トランジスタ７３ａのソースに接続された選択トランジスタ７４ａを備える。なお、短蓄画素４０ｂも、長畜画素４０ａと同様に、３個以上の電荷蓄積部及び３個以上の転送トランジスタを備えていてもよい。

図１６に示すように、同一行の長蓄画素４０ａの転送トランジスタ６１ａ及び短蓄画素４０ｂの転送トランジスタ６１ｂのそれぞれのゲートには、共通の転送制御配線９０が接続されている。長蓄画素４０ａの転送トランジスタ６２ａ及び短蓄画素４０ｂの転送トランジスタ６２ｂのそれぞれのゲートには、共通の転送制御配線９１が接続されている。長蓄画素４０ａの転送トランジスタ７１ａ及び短蓄画素４０ｂの転送トランジスタ７１ｂのそれぞれのゲートには、共通の転送制御配線９２が接続されている。

例えば２個の電荷蓄積部５２ａ，５２ａを同様に機能させると共に、１個の電荷蓄積部５８ａを背景光除去用のノードとして使用することも可能である。また、３個の電荷蓄積部５２ａ，５３ａ，５８ａに電荷を振り分けることにより、１フレーム内に３位相の転送期間を設定してもよい。なお、長畜画素４０ａ及び短蓄画素４０ｂは、４個以上の電荷蓄積部及び４個以上の転送トランジスタを備えていてもよい。第５実施形態に係る測距装置の他の構成は、第１実施形態に係る測距装置と同様である。

第５実施形態によれば、長畜画素４０ａ及び短蓄画素４０ｂのそれぞれにおいて、電荷蓄積部の数は限定されず、３個以上の電荷蓄積部を有していてもよい。

（その他の実施形態）
上記のように、本技術は第１〜第５実施形態によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。上記の実施形態が開示する技術内容の趣旨を理解すれば、当業者には様々な代替実施形態、実施例及び運用技術が本技術に含まれ得ることが明らかとなろう。また、第１〜第５実施形態及びそれらの各変形例がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。例えば、複数の異なる実施形態がそれぞれ開示する構成を組み合わせてもよく、同一の実施形態の複数の異なる変形例がそれぞれ開示する構成を組み合わせてもよい。

＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図１８は、撮像部１２０３１の設置位置の例を示す図である。

図１８では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。

撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図１８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

なお、本技術は、以下のような構成を取ることができる。
（１）
第１画素及び第２画素を備え、
前記第１画素及び第２画素のそれぞれは、
光電変換部と、
前記光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、
前記光電変換部から前記第１及び第２電荷蓄積部に前記電荷をそれぞれ転送する第１及び第２転送トランジスタと、
前記第１及び第２電荷蓄積部をリセットするリセットトランジスタと、
を備え、
前記第１画素の前記リセットトランジスタのゲートに第１リセット制御配線が接続され、
前記第２画素の前記リセットトランジスタのゲートに第２リセット制御配線が接続され、
前記第１及び第２画素のそれぞれの前記電荷の蓄積時間を互いに異ならせる、
受光素子。
（２）
前記第１及び第２画素のそれぞれの前記リセットトランジスタが、リセット時間を互いに異ならせる、
前記（１）に記載の受光素子。
（３）
前記第１画素の前記第１及び第２転送トランジスタのそれぞれのゲートに第１及び第２転送制御配線がそれぞれ電気的に接続され、
前記第２画素の前記第１及び第２転送トランジスタのそれぞれのゲートに第３及び第４転送制御配線がそれぞれ電気的に接続されている、
前記（１）又は（２）に記載の受光素子。
（４）
前記第１及び第２画素のそれぞれの前記第１及び第２転送トランジスタが、
前記第１及び第２画素のそれぞれの前記電荷の蓄積時間を互いに異ならせる、
前記（３）に記載の受光素子。
（５）
前記第１及び第２画素のそれぞれの前記第１転送トランジスタのそれぞれのゲートに共通の第１転送制御配線が電気的に接続され、
前記第１及び第２画素のそれぞれの前記第２転送トランジスタのそれぞれのゲートに共通の第２転送制御配線が電気的に接続されている、
前記（１）又は（２）に記載の受光素子。
（６）
前記リセットトランジスタが、
前記第１電荷蓄積部をリセットする第１リセットトランジスタと、
前記第２電荷蓄積部をリセットする第２リセットトランジスタと、
を備える、
前記（１）〜（５）のいずれか１つに記載の受光素子。
（７）
第１画素及び第２画素を備え、
前記第１画素及び第２画素のそれぞれは、
光電変換部と、
前記光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、
前記光電変換部から前記第１及び第２電荷蓄積部に前記電荷をそれぞれ転送する第１及び第２転送トランジスタと、
前記第１及び第２電荷蓄積部をリセットするリセットトランジスタと、
前記光電変換部の前記電荷を排出する排出トランジスタと、
を備え、
前記第１画素の前記排出トランジスタのゲートに第１排出制御配線が電気的に接続され、
前記第２画素の前記排出トランジスタのゲートに第２排出制御配線が電気的に接続され、
前記第１及び第２画素のそれぞれの前記電荷の蓄積時間中に、前記第１及び第２画素のそれぞれの前記排出トランジスタのゲートに印加する電位を互いに異ならせる、
受光素子。
（８）
前記第１及び第２画素のそれぞれの前記リセットトランジスタのゲートに共通のリセット制御配線が接続されている、
前記（７）に記載の受光素子。
（９）
前記第１画素の前記第１転送トランジスタ及び前記第２画素の前記第１転送トランジスタのそれぞれのゲートに共通の第１転送制御配線が接続され、
前記第１画素の前記第２転送トランジスタ及び前記第２画素の前記第２転送トランジスタのそれぞれのゲートに共通の第２転送制御配線が接続されている、
前記（７）又は（８）に記載の受光素子。
（１０）
行列状に配置された複数の画素を備え、
前記複数の画素のそれぞれは、
光電変換部と、
前記光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、
前記光電変換部から前記第１及び第２電荷蓄積部に前記電荷をそれぞれ転送する第１及び第２転送トランジスタと、
前記第１及び第２電荷蓄積部をリセットするリセットトランジスタと、
を備え、
第１行目の前記画素のそれぞれの前記リセットトランジスタのゲートに第１リセット制御配線が接続され、
第２行目の前記画素のそれぞれの前記リセットトランジスタのゲートに第２リセット制御配線が接続され、
前記第１行目の前記画素のそれぞれの前記電荷の蓄積時間と、前記第２行目の前記画素のそれぞれの前記電荷の蓄積時間と、を互いに異ならせる、
受光素子。
（１１）
前記第１行目の前記画素のそれぞれの前記リセットトランジスタ及び前記第２行目の前記画素のそれぞれの前記リセットトランジスタが、リセット時間を互いに異ならせる、
前記（１０）に記載の受光素子。
（１２）
前記第１行目の前記画素のそれぞれの前記排出トランジスタのゲートに第１排出制御配線が電気的に接続され、
前記第２行目の前記画素のそれぞれの前記排出トランジスタのゲートに第２排出制御配線が電気的に接続され、
前記第１及び第２画素の電荷の蓄積時間において、前記第１及び第２排出制御配線に印加する電位を互いに異ならせる、
前記（１０）に記載の受光素子。
（１３）
前記第１画素の前記第１転送トランジスタ及び前記第２画素の前記第１転送トランジスタのそれぞれのゲートに共通の第１転送制御配線が接続され、
前記第１画素の前記第２転送トランジスタ及び前記第２画素の前記第２転送トランジスタのそれぞれのゲートに共通の第２転送制御配線が接続されている、
前記（１０）〜（１２）のいずれか１つに記載の受光素子。
（１４）
光を発する発光部と、
前記光が対象物で反射した反射光を受光する複数の画素を有する受光部と、
前記受光部からの検出信号に基づき、前記対象物までの距離を算出する算出部と、
を備え、
前記複数の画素に含まれる第１画素及び第２画素のそれぞれは、
光電変換部と、
前記光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、
前記光電変換部から前記第１及び第２電荷蓄積部に前記電荷をそれぞれ転送する第１及び第２転送トランジスタと、
前記第１及び第２電荷蓄積部をリセットするリセットトランジスタと、
を備え、
前記第１画素の前記リセットトランジスタのゲートに第１リセット制御配線が接続され、
前記第２画素の前記リセットトランジスタのゲートに第２リセット制御配線が接続され、
前記第１及び第２画素のそれぞれの前記電荷の蓄積時間を互いに異ならせる、
測距装置。
（１５）
光を発する発光部と、
前記光が対象物で反射した反射光を受光する複数の画素を有する受光部と、
前記受光部からの検出信号に基づき、前記対象物までの距離を算出する算出部と、
を備え、
前記複数の画素に含まれる第１画素及び第２画素のそれぞれは、
光電変換部と、
前記光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、
前記光電変換部から前記第１及び第２電荷蓄積部に前記電荷をそれぞれ転送する第１及び第２転送トランジスタと、
前記第１及び第２電荷蓄積部をリセットするリセットトランジスタと、
前記光電変換部の前記電荷を排出する排出トランジスタと、
を備え、
前記第１画素の前記排出トランジスタのゲートに第１排出制御配線が電気的に接続され、
前記第２画素の前記排出トランジスタのゲートに第２排出制御配線が電気的に接続され、
前記第１及び第２画素のそれぞれの前記電荷の蓄積時間中に、前記第１及び第２画素のそれぞれの前記排出トランジスタのゲートに印加する電位を互いに異ならせる、
測距装置。

１０…測距装置、１１…レンズ、１２…受光部（受光素子）、１３…信号処理部、１４…発光部、１５…発光制御部、２１…パターン切替部、２２…距離画像生成部、３１…画素アレイ部、３２…垂直駆動部、３３…カラム処理部、３４…水平駆動部、３５…システム制御部、３６…画素駆動線、３７…垂直信号線、５０…半導体基板、５１ａ，５１ｂ…フォトダイオード、５２ａ，５２ｂ，５３ａ，５３ｂ，５８ａ…電荷蓄積部、５４ａ，５４ｂ，５５ａ，５５ｂ…付加容量部、５６ａ，５６ｂ，５７ａ，５７ｂ…ウェルコンタクト
６０ａ，６０ｂ…排出トランジスタ、６１ａ，６１ｂ，６２ａ，６２ｂ，７１ａ，７１ｂ…転送トランジスタ、６３ａ，６３ｂ，６４ａ，６４ｂ…変換効率調整トランジスタ、６５ａ，６５ｂ，６６ａ，６６ｂ…選択トランジスタ、６７ａ，６７ｂ，６８ａ，６８ｂ…増幅トランジスタ、６９ａ，６９ｂ，７０ａ，７０ｂリセットトランジスタ、８０，８０ａ，８０ｂ，８１…リセット制御配線、８３…変換効率調整配線、８４，８５…排出制御配線、９０〜９３…転送制御線、１２０００…車両制御システム、１２００１…通信ネットワーク、１２０１０…駆動系制御ユニット、１２０２０…ボディ系制御ユニット、１２０３０…車外情報検出ユニット、１２０３０…ボディ系制御ユニット、１２０３１…撮像部、１２０４０…車内情報検出ユニット、１２０４１…運転者状態検出部、１２０５０…統合制御ユニット、１２０５１…マイクロコンピュータ、１２０５２…音声画像出力部、１２０６１…オーディオスピーカ、１２０６２…表示部、１２０６３…インストルメントパネル、１２１００…車両、１２１０１〜１２１０５…撮像部

Claims (15)

1. 第１画素及び第２画素を備え、
   前記第１画素及び第２画素のそれぞれは、
   光電変換部と、
   前記光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、
   前記光電変換部から前記第１及び第２電荷蓄積部に前記電荷をそれぞれ転送する第１及び第２転送トランジスタと、
   前記第１及び第２電荷蓄積部をリセットするリセットトランジスタと、
   を備え、
   前記第１画素の前記リセットトランジスタのゲートに第１リセット制御配線が接続され、
   前記第２画素の前記リセットトランジスタのゲートに第２リセット制御配線が接続され、
   前記第１及び第２画素のそれぞれの前記電荷の蓄積時間を互いに異ならせる、
   受光素子。
2. 前記第１及び第２画素のそれぞれの前記リセットトランジスタが、リセット時間を互いに異ならせる、
   請求項１に記載の受光素子。
3. 前記第１画素の前記第１及び第２転送トランジスタのそれぞれのゲートに第１及び第２転送制御配線がそれぞれ電気的に接続され、
   前記第２画素の前記第１及び第２転送トランジスタのそれぞれのゲートに第３及び第４転送制御配線がそれぞれ電気的に接続されている、
   請求項１に記載の受光素子。
4. 前記第１及び第２画素のそれぞれの前記第１及び第２転送トランジスタが、
   前記第１及び第２画素のそれぞれの前記電荷の蓄積時間を互いに異ならせる、
   請求項３に記載の受光素子。
5. 前記第１及び第２画素のそれぞれの前記第１転送トランジスタのそれぞれのゲートに共通の第１転送制御配線が電気的に接続され、
   前記第１及び第２画素のそれぞれの前記第２転送トランジスタのそれぞれのゲートに共通の第２転送制御配線が電気的に接続されている、
   請求項１に記載の受光素子。
6. 前記リセットトランジスタが、
   前記第１電荷蓄積部をリセットする第１リセットトランジスタと、
   前記第２電荷蓄積部をリセットする第２リセットトランジスタと、
   を備える、
   請求項１に記載の受光素子。
7. 第１画素及び第２画素を備え、
   前記第１画素及び第２画素のそれぞれは、
   光電変換部と、
   前記光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、
   前記光電変換部から前記第１及び第２電荷蓄積部に前記電荷をそれぞれ転送する第１及び第２転送トランジスタと、
   前記第１及び第２電荷蓄積部をリセットするリセットトランジスタと、
   前記光電変換部の前記電荷を排出する排出トランジスタと、
   を備え、
   前記第１画素の前記排出トランジスタのゲートに第１排出制御配線が電気的に接続され、
   前記第２画素の前記排出トランジスタのゲートに第２排出制御配線が電気的に接続され、
   前記第１及び第２画素のそれぞれの前記電荷の蓄積時間中に、前記第１及び第２画素のそれぞれの前記排出トランジスタのゲートに印加する電位を互いに異ならせる、
   受光素子。
8. 前記第１及び第２画素のそれぞれの前記リセットトランジスタのゲートに共通のリセット制御配線が接続されている、
   請求項７に記載の受光素子。
9. 前記第１画素の前記第１転送トランジスタ及び前記第２画素の前記第１転送トランジスタのそれぞれのゲートに共通の第１転送制御配線が接続され、
   前記第１画素の前記第２転送トランジスタ及び前記第２画素の前記第２転送トランジスタのそれぞれのゲートに共通の第２転送制御配線が接続されている、
   請求項７に記載の受光素子。
10. 行列状に配置された複数の画素を備え、
    前記複数の画素のそれぞれは、
    光電変換部と、
    前記光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、
    前記光電変換部から前記第１及び第２電荷蓄積部に前記電荷をそれぞれ転送する第１及び第２転送トランジスタと、
    前記第１及び第２電荷蓄積部をリセットするリセットトランジスタと、
    を備え、
    第１行目の前記画素のそれぞれの前記リセットトランジスタのゲートに第１リセット制御配線が接続され、
    第２行目の前記画素のそれぞれの前記リセットトランジスタのゲートに第２リセット制御配線が接続され、
    前記第１行目の前記画素のそれぞれの前記電荷の蓄積時間と、前記第２行目の前記画素のそれぞれの前記電荷の蓄積時間と、を互いに異ならせる、
    受光素子。
11. 前記第１行目の前記画素のそれぞれの前記リセットトランジスタ及び前記第２行目の前記画素のそれぞれの前記リセットトランジスタが、リセット時間を互いに異ならせる、
    請求項１０に記載の受光素子。
12. 前記第１行目の前記画素のそれぞれの前記排出トランジスタのゲートに第１排出制御配線が電気的に接続され、
    前記第２行目の前記画素のそれぞれの前記排出トランジスタのゲートに第２排出制御配線が電気的に接続され、
    前記第１及び第２画素の電荷の蓄積時間において、前記第１及び第２排出制御配線に印加する電位を互いに異ならせる、
    請求項１０に記載の受光素子。
13. 前記第１画素の前記第１転送トランジスタ及び前記第２画素の前記第１転送トランジスタのそれぞれのゲートに共通の第１転送制御配線が接続され、
    前記第１画素の前記第２転送トランジスタ及び前記第２画素の前記第２転送トランジスタのそれぞれのゲートに共通の第２転送制御配線が接続されている、
    請求項１０に記載の受光素子。
14. 光を発する発光部と、
    前記光が対象物で反射した反射光を受光する複数の画素を有する受光部と、
    前記受光部からの検出信号に基づき、前記対象物までの距離を算出する算出部と、
    を備え、
    前記複数の画素に含まれる第１画素及び第２画素のそれぞれは、
    光電変換部と、
    前記光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、
    前記光電変換部から前記第１及び第２電荷蓄積部に前記電荷をそれぞれ転送する第１及び第２転送トランジスタと、
    前記第１及び第２電荷蓄積部をリセットするリセットトランジスタと、
    を備え、
    前記第１画素の前記リセットトランジスタのゲートに第１リセット制御配線が接続され、
    前記第２画素の前記リセットトランジスタのゲートに第２リセット制御配線が接続され、
    前記第１及び第２画素のそれぞれの前記電荷の蓄積時間を互いに異ならせる、
    測距装置。
15. 光を発する発光部と、
    前記光が対象物で反射した反射光を受光する複数の画素を有する受光部と、
    前記受光部からの検出信号に基づき、前記対象物までの距離を算出する算出部と、
    を備え、
    前記複数の画素に含まれる第１画素及び第２画素のそれぞれは、
    光電変換部と、
    前記光電変換部により生成された電荷をそれぞれ蓄積する第１及び第２電荷蓄積部と、
    前記光電変換部から前記第１及び第２電荷蓄積部に前記電荷をそれぞれ転送する第１及び第２転送トランジスタと、
    前記第１及び第２電荷蓄積部をリセットするリセットトランジスタと、
    前記光電変換部の前記電荷を排出する排出トランジスタと、
    を備え、
    前記第１画素の前記排出トランジスタのゲートに第１排出制御配線が電気的に接続され、
    前記第２画素の前記排出トランジスタのゲートに第２排出制御配線が電気的に接続され、
    前記第１及び第２画素のそれぞれの前記電荷の蓄積時間中に、前記第１及び第２画素のそれぞれの前記排出トランジスタのゲートに印加する電位を互いに異ならせる、
    測距装置。

Images