JP2021052578A - 力率改善回路 - Google Patents

力率改善回路 Download PDF

Info

Publication number
JP2021052578A
JP2021052578A JP2020155693A JP2020155693A JP2021052578A JP 2021052578 A JP2021052578 A JP 2021052578A JP 2020155693 A JP2020155693 A JP 2020155693A JP 2020155693 A JP2020155693 A JP 2020155693A JP 2021052578 A JP2021052578 A JP 2021052578A
Authority
JP
Japan
Prior art keywords
switch
control switch
input voltage
polarity
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020155693A
Other languages
English (en)
Other versions
JP7501267B2 (ja
JP2021052578A5 (ja
Inventor
明輝 千葉
Akiteru Chiba
明輝 千葉
啓太 石倉
Keita Ishikura
啓太 石倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of JP2021052578A publication Critical patent/JP2021052578A/ja
Publication of JP2021052578A5 publication Critical patent/JP2021052578A5/ja
Priority to JP2024091406A priority Critical patent/JP2024103751A/ja
Application granted granted Critical
Publication of JP7501267B2 publication Critical patent/JP7501267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)

Abstract

【課題】入力電圧の瞬時値が出力電圧の値に関係なく、ゼロ電圧スイッチングができる力率改善回路。【解決手段】交流電源の入力電圧を整流する整流回路2と、整流回路の両端にリアクトルLと制御スイッチQ1とが直列に接続された直列回路と、制御スイッチの2つの主端子の両端に同期整流スイッチQ2と出力コンデンサC1とが直列に接続された直列回路と、出力コンデンサの出力電圧が所定値になるように制御スイッチと同期整流スイッチとを交互にオンオフさせ制御スイッチに流れる電流のピーク値が入力電圧に比例するように制御スイッチのオン期間を制御する制御回路10とを備え、制御回路は、入力電圧の瞬時値に応じてリアクトルに流れる電流を出力電圧側から入力電圧側に逆流させてリアクトルを逆励磁する逆励磁量を調整するように制御スイッチと同期整流スイッチとをオンオフさせる。【選択図】図1

Description

本発明は、力率改善回路に関する。
同期整流を行う従来の臨界型力率改善(PFC)回路では、入力電圧の瞬時値Vinと出力電圧Voとの比が所定値以上(2Vin≦Vo)でないと、ゼロ電圧スイッチング(ZVS)ができなかった。また、入力電圧に応じて周波数が変化するため、高い効率を得ることができなかった。
そこで、特許文献1は、同期整流の昇圧チョッパー回路に対して、出力電流が定格値以下ときにスイッチングの1周期内において、出力チョークコイルを流れるチョークコイル電流が正方向と負方向の双方に流れるような所定の値に設定されている。このため、出力チョークコイルの電流がマイナス方向を向いている状態で整流素子をオフさせることで主スイッチング素子の寄生容量を引く抜くことができる。
即ち、主スイッチング素子がオフの時、出力から整流素子を介して出力チョークコイルを逆励磁するので、主スイッチグ素子の電圧が低下し、ゼロ電圧スイッチングが可能となる。
特開2016−220342号公報
しかしながら、特許文献1は、交流を入力し力率を改善する力率改善動作については考慮されず、制御の際に逆励磁量は調整されていない。さらに従来技術では、入力電圧の瞬時値と出力電圧の関係が(2Vin≦Vo)を満足しないとゼロ電圧スイッチングができない。
本発明の課題は、入力電圧の瞬時値が出力電圧の値に関係なく、ゼロ電圧スイッチングができる力率改善回路を提供する。
上記課題を解決するために、本発明に係る力率改善回路は、交流電源の入力電圧を整流する整流回路と、前記整流回路の両端にリアクトルと制御スイッチとが直列に接続された第1直列回路と、前記制御スイッチの2つの主端子の両端に同期整流スイッチと出力コンデンサとが直列に接続された第2直列回路と、前記出力コンデンサの出力電圧が所定値になるように前記制御スイッチと前記同期整流スイッチとを交互にオンオフさせ前記制御スイッチに流れる電流のピーク値が前記入力電圧に比例するように前記制御スイッチのオン期間を制御する制御回路とを備え、前記制御回路は、前記入力電圧の瞬時値に応じて、前記リアクトルに流れる電流を出力電圧側から入力電圧側に逆流させて前記リアクトルを逆励磁する逆励磁量を調整するように前記制御スイッチと前記同期整流スイッチとをオンオフさせる。
本発明によれば、入力電圧の瞬時値に応じて、リアクトルに流れる電流を出力電圧側から入力電圧側に逆流させてリアクトルを逆励磁する逆励磁量を調整するように前記制御スイッチと前記同期整流スイッチとをオンオフさせるので、入力電圧の瞬時値が出力電圧の値に関係なく、制御スイッチのゼロ電圧スイッチングが行える。このため、周波数も下がるので、高効率が可能となる。
第1の実施形態に係る力率改善回路の回路構成図である。 図1に示す力率改善回路の制御スイッチ及び同期整流スイッチの寄生容量及び外付けコンデンサを図示した回路構成図である。 図1に示す力率改善回路の同期整流スイッチのターンオフ時の回路網を示す図である。 図1に示す力率改善回路の入力電圧に対する最低限の逆流電流を示す図である。 図1に示す力率改善回路の入力電圧が出力電圧と同じであるときの逆流電流の傾きを表す漸近線を示す図である。 図1に示す力率改善回路の交流入力電流とZVSが可能となる逆流電流ピーク値包絡線IRを示す図である。 図1に示す力率改善回路の制御スイッチオン時の電流と同期整流スイッチオン時の電流波形を示す図である。 従来のスイッチングピーク電流包絡線を点線で示し、逆流電流を流した時の本発明のスイッチングピーク電流包絡線を実線で示した図である。 第2の実施形態に係る力率改善回路の回路構成図である。 図9に示す力率改善回路の制御スイッチ、同期整流スイッチの寄生容量及び外付けコンデンサを図示した回路構成図である。 図9に示す力率改善回路において交流入力電圧が正電圧のときの制御スイッチ、同期整流スイッチ、極性切替スイッチを示す図である。 図9に示す力率改善回路において交流入力電圧が負電圧のときの制御スイッチ、同期整流スイッチ、極性切替スイッチを示す図である。 第3の実施形態に係る力率改善回路の回路構成図である。 第4の実施形態に係る力率改善回路の回路構成図である。
以下、本発明の実施の形態に係る力率改善回路について、図面を参照しながら詳細に説明する。
実施形態に係る力率改善回路は、交流入力電圧の瞬時値に応じて、リアクトルの逆励磁量を調整することで、交流電圧の全位相で制御スイッチがオフ時のゼロ電圧スイッチングを可能とし、歪みの少ない力率改善を可能にする。また、力率改善回路は、逆励磁量の調整によって負荷が変動しても制御スイッチのオン幅を一定にし、歪みの少ない力率改善を可能とする。
(ゼロ電圧スイッチングの解決方法)
まず、ゼロ電圧スイッチングを可能とする解決方法を説明する。図1において、どのような入力電圧でも、制御スイッチQ1のドレイン-ソース間Vdsがゼロになる条件を考える。即ち、リアクトルLが同期整流スイッチQ2を通してエネルギーを放出し終わった後も、制御スイッチQ1のドレイン-ソース間Vdsがゼロにならない場合は、同期整流スイッチQ2はオンを継続させて、出力電圧VoによってリアクトルLを逆励磁させる。
そして出力側から入力側に電流をある程度逆流させてから同期整流スイッチQ2をターンオフさせる。同期整流スイッチQ2のターンオフ直後からの挙動を解析することで必要な逆励磁量を得ることができる。
図3は同期整流スイッチQ2のターンオフ時の回路網である。スイッチQ1,Q2は、オフしているので、回路網には加えていない。図3中の矢印のように電流i(t)、コンデンサC の電圧v(t)を設定する。時間t=0 の時点では 逆励磁電流をIr とすると、
Figure 2021052578
回路網方程式は、
Figure 2021052578
式1、式2より以下の式3を得る。
Figure 2021052578

式3より、入力電圧Vinに対する逆励磁電流Irの条件を求める。少なくとも電圧v(t)はゼロV以下でなければならないから、
Figure 2021052578
ゆえに、
Figure 2021052578
を得る。式5の第一式が成立するための最低限の逆流電流Irを得るには、余弦関数が最小のとき、つまり−1のときに式5の第一式を満たせばよいから、式6を得る。
Figure 2021052578
逆流電流Irは、式7を満たせばよい。
Figure 2021052578
Figure 2021052578
ここで例えば、式8の条件の場合のようにしたときの入力電圧に対する最低限の逆流電流Irを式7を用いて描くと図4に示すようになる。Vo/2≧Vin=200Vでは逆流させる必要がないので、VinがゼロVから200Vまでは逆流電流Irはゼロである。
式(7)の複雑な計算を行って逆流電流Irを制御しても良いが、式9のように、逆流電流Irの0≦Vin≦Voにおける漸近線IRによって制御しても良い。この場合は制御がより簡単になる。
Figure 2021052578
図5に式9による漸近線IRと式7による逆流電流Irを示す。
Vinは、交流入力電圧の瞬時値であるから、式9の逆流電流Irを設けるということは、交流入力電圧瞬時値に対して、少なくとも常に式10で示す固定の数値以上逆流させれば、VinがVoよりも低いどんな電圧でもゼロ電圧スイッチングが可能となる。
Figure 2021052578
即ち、逆流電流Irが式10で示す固定の数値以上である場合に、ゼロ電圧スイッチングが可能となる。
図6に、このときの交流入力電流とZVSが可能となる逆流電流ピーク値包絡線IRを示す。図7に制御スイッチQ1オン時の電流と同期整流スイッチQ2オン時の電流波形を示す。
図8に式8の条件のときの従来のスイッチングピーク電流包絡線を点線で示し、式10に基づく逆流電流を流した時の本発明のスイッチングピーク電流包絡線を実線で示した。この場合、入力電圧は交流200Vである。
(第1の実施形態)
次に、ゼロ電圧スイッチングを可能とする第1の実施形態に係る力率改善回路を説明する。
図1は、第1の実施形態に係る力率改善回路の回路構成図である。図2は、図1に示す力率改善回路の制御スイッチ及び同期整流スイッチの寄生容量(点線で示すコンデンサ)及び外付けコンデンサを図示した回路構成図である。図2に示す力率改善回路は、交流電源1、交流電源1の入力電圧を全波整流する全波整流回路2と、全波整流回路2の両端間に接続された入力コンデンサC2とを備える。
図1では、図2に示す交流電源1、全波整流回路2、入力コンデンサC2を纏めて整流電圧からなる入力電圧Vinとしている。全波整流回路2の両端には、リアクトルLとMOSFETからなる制御スイッチQ1とが直列に接続されている。
制御スイッチQ1のドレイン端子とソース端子との両端には、同期整流スイッチQ2と出力コンデンサC1とが直列に接続されている。出力コンデンサC1の両端には抵抗R1と抵抗R2との直列回路が接続されている。出力コンデンサC1の両端からは、出力電圧Voが出力される。
制御回路10は、エラーアンプ11、コンパレータ12,17、RSフリップフロップ回路14,18、アンプ15を備える。エラーアンプ11は、抵抗R2からの出力電圧Voと基準電圧Vrefとの誤差電圧を増幅し、コンパレータ12の反転入力端子に出力する。電流センサ13は、制御スイッチQ1に流れるドレイン電流を検出する。
コンパレータ12は、エラーアンプ11からの誤差電圧が電流センサ13で検出した電流に基づく電圧以上であるときはローレベルをRSフリップフロップ回路14のリセット端子Rに出力する。このとき、RSフリップフロップ回路14の出力端子Qからハイレベルが出力されるので、制御スイッチQ1はオンする。RSフリップフロップ回路14の反転出力端子からローレベルがRSフリップフロップ回路18のセット端子Sに出力されるので、同期整流スイッチQ2はオフする。
コンパレータ12は、エラーアンプ11からの誤差電圧が電流センサ13で検出した電流に基づく電圧未満であるときはハイレベルをRSフリップフロップ回路14のリセット端子Rに出力する。このとき、RSフリップフロップ回路14の出力端子Qからローレベルが出力されるので、制御スイッチQ1はオフする。RSフリップフロップ回路14の反転出力端子からハイレベルがRSフリップフロップ回路18のセット端子Sに出力されるので、同期整流スイッチQ2はオンする。このため、制御スイッチQ1と同期整流スイッチQ2とを交互にオンオフさせることで出力コンデンサC1の出力電圧Voが所定値になるように制御することができる。
また、制御回路10は、制御スイッチQ1に流れる電流のピーク値が入力電圧Vinに比例するように制御スイッチQ1のオン期間を制御する。このため、アンプ15が入力電圧VinをA倍増幅し、増幅された入力電圧をコンパレータ17を介してRSフリップフロップ回路18の反転出力端子からRSフリップフロップ回路14のセット端子Sに出力し制御スイッチQ1をオンさせている。
また、制御回路10は、入力電圧Vinの瞬時値に応じて、リアクトルLに流れる電流を出力電圧Vo側から入力電圧Vin側に逆流させてリアクトルLを逆励磁する逆励磁量を調整するように制御スイッチQ1と同期整流スイッチQ2とをオンオフさせる。
即ち、同期整流スイッチQ2のターンオンによりリアクトルLの励磁エネルギーを放出した直後に、引き続き同期整流スイッチQ2のオンを継続して出力コンデンサC1から電流を入力電圧Vin側に逆流させる。
逆流させる電流量は少なくとも使用されるリアクトルLのインダクタンス値Lと昇圧用の制御スイッチQ1の寄生容量値Cによる係数と、交流入力電圧Vinの瞬時値によって決定される。
これによって、昇圧用の制御スイッチQ1の寄生容量Cに充電された電荷を吸収させるだけのエネルギーをリアクトルLに蓄える。制御スイッチQ1の寄生容量Cに蓄積される電荷は、入力電圧Vin及び寄生容量値に比例し、且つリアクトルLのインダクタンスが大きければ逆励磁量は少なくて良い。
逆励磁量を調整するために、図1に示す力率改善回路は、アンプ15と、電流センサ16と、コンパレータ17を備えている。アンプ15は、入力電圧VinをA倍だけ増幅し、増幅された入力電圧をコンパレータ17の反転入力端子に出力する。Aという固定の数値は、式10に示す数値である。アンプ15は、入力電圧VinをA倍することで、式9に示す漸近線IRを求めている。
電流センサ16は、本発明の逆励磁電流検出部に相当し、リアクトルLが逆励磁されたときに流れる逆励磁電流を検出する。コンパレータ17は、本発明のゼロ電圧スイッチング判定部に相当し、電流センサ16で検出された逆励磁電流の値が、アンプ15からの出力以上であるときに制御スイッチQ1のゼロ電圧スイッチングが可能であると判定し、RSフリップフロップ回路18のリセット端子Rにハイレベルを出力する。
このため、RSフリップフロップ回路18の出力端子Qからは同期整流スイッチQ2のローレベルが出力されて同期整流スイッチQ2はオフし、逆流電流が停止する。
即ち、入力電圧Vinの瞬時値に式10に示す固定の数値を乗算した値までリアクトルLの電流を逆流させる。このように制御スイッチQ1と同期整流スイッチQ2とのオンオフを制御することにより、回路を変更することなく、容易に正弦波で変化する入力電圧の全ての位相範囲において、完全に制御スイッチQ1のゼロ電圧スイッチングが可能となる。
なお、Q1,Q2はデッドタイムを設けて相補的にオン、オフするように制御する。
(第2の実施形態)
次に、ゼロ電圧スイッチングを可能とする第2の実施形態に係る力率改善回路を図9を参照しながら説明する。図9に示す力率改善回路は、トーテムポールブリッジレス力率改善回路であり、交流電源1、全波整流回路2、リアクトルL、電流センサ13a,16a、スイッチQ1−Q4、出力コンデンサCo、制御回路10aを備える。
電流センサ13aは、リアクトルLに直列に接続され、リアクトルLに流れる電流を検出する。
スイッチQ1とスイッチQ2とは直列に接続され、スイッチQ1とスイッチQ2との接続端にはリアクトルLの一端が接続される。スイッチQ1とスイッチQ2との直列回路の両端にはスイッチQ3とスイッチQ4との直列回路が接続されている。スイッチQ3とスイッチQ4との直列回路の両端には出力コンデンサCoの両端が接続され、出力コンデンサCoから出力電圧Voが得られる。
なお、スイッチQ1とスイッチQ2はデッドタイムを設けて相補的にオン、オフし、スイッチQ3とスイッチQ4はデッドタイムを設けて相補的に極性切替する。
制御回路10aは、全波整流回路2、エラーアンプ11、コンパレータ12,17、RSフリップフロップ回路14a,18a、アンプ15、極性判別部19、極性切替部20−22を備える。
図9に示す全波整流回路2、エラーアンプ11、コンパレータ12,17、アンプ15の機能は、図1に示すそれらと同一であるので、ここでは、それらの説明は省略する。
RSフリップフロップ回路14aの出力端子Qは、極性切替部21の一方の入力端子に接続され、RSフリップフロップ回路18aの出力端子Qは、極性切替部21の他方の入力端子に接続される。
極性判別部19は、入力電圧Vinの正又は負の極性を判定し、正又は負の極性を極性切替部20−22に出力する。極性切替部21は、極性判別部19で判定された極性が正である場合には、Q1を制御スイッチに切り替え、Q2を同期整流スイッチに切り替える。制御スイッチQ1は、RSフリップフロップ回路14aの出力端子Qからの出力によりオンオフする。同期整流スイッチQ2は、RSフリップフロップ回路18aの出力端子Qからの出力によりオンオフする。
極性切替部21は、極性判別部19で判定された極性が負である場合には、Q1を同期整流スイッチに切り替え、Q2を制御スイッチに切り替える。同期整流スイッチQ1は、RSフリップフロップ回路14aの出力端子Qからの出力によりオンオフする。制御スイッチQ2は、RSフリップフロップ回路18aの出力端子Qからの出力によりオンオフする。
極性切替部22は、極性判別部19で判定された極性が正である場合には、極性切替スイッチQ3をオンに切り替え、極性切替スイッチQ4をオフに切り替える。極性切替部22は、極性判別部19で判定された極性が負である場合には、極性切替スイッチQ3をオフに切り替え、極性切替スイッチQ4をオンに切り替える。
図10に、図9に示す力率改善回路のスイッチQ1−Q4の寄生容量(点線で示すコンデンサ)及び外付けコンデンサC1−C4を図示した。
次に、図9に示す力率改善回路において、交流入力電圧Vinが正電圧のときの動作を説明する。このときには、極性判別部19と極性切替部21の動作により、図11に示すように、Q1が制御スイッチ、Q2が同期整流スイッチとして動作し、極性切替スイッチQ3がオンし、極性切替スイッチQ4がオフする。
このときの閉回路を簡単にするために、図11では、制御スイッチQ1の容量C=C1+C2と、極性切替スイッチQ4の容量C4としている。極性切替スイッチQ3がオンし、CとC4とは並列に接続されているから逆流電流IRは、式(11)で表される。
Figure 2021052578
逆流時には、C4→Q2→L→Vin→C4の第1の経路でコンデンサC4の電荷を引き抜く。また、C→L→Vin→Q3→Cの第2の経路でコンデンサCの電荷を引き抜く。さらに、Co→Q2→L→Vin→Q3→Coの第3の経路でコンデンサC,C4による逆励磁では足りない分を逆励磁させる。
次に、交流入力電圧Vinが負電圧のときの動作を説明する。このときには、極性判別部19と極性切替部21の動作により、図12に示すように、Q1が同期整流スイッチ、Q2が制御スイッチとして動作し、極性切替スイッチQ3がオフし、極性切替スイッチQ4がオンする。
このときの閉回路を簡単にするために、図12では、制御スイッチQ2の容量C=C1+C2と、極性切替スイッチQ3の容量C3としている。極性切替スイッチQ4がオンし、CとC3とは並列に接続されているから逆流電流IRは、式(12)で表される。
Figure 2021052578
逆流時には、C3→vIN→L→Q1→C3の第1の経路でコンデンサC3の電荷を引き抜く。また、C→Q4→Vin→L→Cの第2の経路でコンデンサCの電荷を引き抜く。さらに、Co→Q4→Vin→L→Q1→Coの第3の経路でコンデンサC,C3による逆励磁では足りない分を逆励磁させる。
このように第2の実施形態に係る力率改善回路によれば、第1の実施形態に係る力率改善回路と同様な制御で、高力率でゼロ電圧スイッチングによる高効率を得ることができる。
(第3の実施形態)
次に、ゼロ電圧スイッチングを可能とする第3の実施形態に係る力率改善回路を図13を参照しながら説明する。第1の実施形態に係る力率改善回路および第2の実施形態に係る力率改善回路では、電流センサ16を設けて、リアクトルLが逆励磁されたときに流れる逆励磁電流を検出していた。
これに対して、図13に示す第3の実施形態に係る力率改善回路は、図1に示す電流センサ16を削除し、従来の臨界型のPFCのオン時間に、リアクトルLと制御スイッチQ1の寄生容量値Cとで決定される固定値をデジタル制御により加算することで制御スイッチQ1のオン時間を算出してオールレンジZVSを実現したことを特徴とする。
図13に示す力率改善回路は、入力電圧Vinの両端には、リアクトルLと電流センサ13aとMOSFETからなる制御スイッチQ1とが直列に接続されている。制御スイッチQ1のドレイン端子とソース端子との両端には、同期整流スイッチQ2と出力コンデンサC0とが直列に接続されている。出力コンデンサC0の両端には抵抗R1と抵抗R2との直列回路が接続されている。出力コンデンサC0の両端からは、出力電圧Voが出力される。
制御回路10bは、tonQ1計算器31、tonQ2計算器32、乗算器33、加算器34、のこぎり波生成回路35、コンパレータ36、インバータ37を備えている。
電流センサ13aは、リアクトルLに直列に接続され、リアクトルLに流れる入力電流Iinを検出する。
図7におけるスイッチング1周期の平均電流を入力電流Iinとすれば、制御スイッチQ1のオン時間tonQ1は、式(13)で表される。tonQ1計算器31は、式(13)により制御スイッチQ1のオン時間tonQ1を算出する。
Figure 2021052578
従来の臨界型PFCの制御スイッチQ1の第1オン時間は、式(13)の第1項に相当する。式(13)の第2項は、リアクトルLと制御スイッチQ1の寄生容量Cとで決定される固定値である第2オン時間であり、式(9)に示す逆励磁量を表す。
即ち、本願発明のスイッチQ1のオン時間tonQ1は、従来の臨界型PFCの制御スイッチQ1の第1オン時間に、リアクトルLのインダクタンス値と制御スイッチQ1の寄生容量値Cとで決定される固定値である第2オン時間を加算した時間である。
このため、tonQ1計算器31は、電流センサ13aで検出された入力電流Iinと入力電圧VinとリアクトルLのリアクタンス値とに基づき制御スイッチQ1の第1オン時間を算出し、第1オン時間にリアクトルLのインダクタンス値と制御スイッチQ1の寄生容量値Cとで決定される第2オン時間を加算して制御スイッチQ1のオン時間tonQ1を得る。
即ち、入力電流Iinと入力電圧VinとリアクトルLのリアクタンス値とに基づき算出される時間に、リアクトルLのリアクタンス値と制御スイッチQ1の寄生容量値Cとで決定される固定値を加算することで、逆励磁量を考慮した制御スイッチQ1のオン時間tonQ1を得ることができる。
従って、式(9)に示されるような逆流電流(逆励磁量)を電流センサ16で検出せずとも、逆励磁量を考慮した制御スイッチQ1のオン時間tonQ1を得ることで、制御スイッチQ1のZVSを実現できる。
tonQ2計算器32は、入力電圧Vin(Vp)と出力電圧Voとの差電圧(Vo−Vp)を算出し、入力電圧Vpを差電圧(Vo−Vp)で除算した除算値を求める。
また、スイッチQ2のオン時間tonQ2は、リアクトルLの電圧時間積の関係から、乗算器33は、制御スイッチQ1のオン時間tonQ1に、tonQ2計算器32で得られた除算値を乗算する。即ち、乗算器33は、式(14)により、スイッチQ2のオン時間tonQ2を算出する。
Figure 2021052578
加算器34は、制御スイッチQ1のオン時間tonQ1に、乗算器33からのスイッチQ2のオン時間tonQ2を加算して時間Tを得る。時間Tによって、スイッチング周期Tが決定される。
のこぎり波生成回路35は、加算器34からの時間Tに基づき、ピーク値がTである、のこぎり波信号を生成する。コンパレータ36は、反転入力端子に、のこぎり波生成回路35からのこぎり波信号を入力し、非反転入力端子に、tonQ1計算器31から制御スイッチQ1のオン時間tonQ1を入力する。
コンパレータ36は、tonQ1計算器31からの制御スイッチQ1のオン時間tonQ1が、のこぎり波生成回路35からの、のこぎり波信号の値以上の場合にハイレベルの信号を制御スイッチQ1のゲートに印加して制御スイッチQ1をオンさせる。
また、コンパレータ36は、tonQ1計算器31からの制御スイッチQ1のオン時間tonQ1が、のこぎり波生成回路35からの、のこぎり波信号の値以上の場合にハイレベルの信号をインバータ37で反転させてローレベルの信号を、スイッチQ2のゲートに印加してスイッチQ2をオフさせる。
コンパレータ36は、tonQ1計算器31からの制御スイッチQ1のオン時間tonQ1が、のこぎり波生成回路35からの、のこぎり波信号の値未満の場合にローレベルの信号を制御スイッチQ1のゲートに印加して制御スイッチQ1をオフさせる。
また、コンパレータ36は、tonQ1計算器31からの制御スイッチQ1のオン時間tonQ1が、のこぎり波生成回路35からの、のこぎり波信号の値未満の場合にローレベルの信号をインバータ37で反転させてハイレベルの信号を、スイッチQ2のゲートに印加してスイッチQ2をオンさせる。また、スイッチQ1,Q2はデッドタイムを設けて、のこぎり波生成回路35とコンパレータ36の動作によって相補的にオン、オフするように制御する。
これにより、図7に示す波形と同じスイッチング電流波形を得ることができる。
このように第3の実施形態に係る力率改善回路によれば、電流センサ16を削除し、従来の臨界型のPFCのオン時間に、リアクトルLと寄生容量値Cとで決定される固定値をデジタル制御により加算することでスイッチQ1のオン時間を算出してオールレンジZVSを実現することができる。
(第4の実施形態)
次に、ゼロ電圧スイッチングを可能とする第4の実施形態に係る力率改善回路を図14を参照しながら説明する。図14に示す第4の実施形態に係る力率改善回路は、図9に示す電流センサ16aを削除し、従来の臨界型のPFCのオン時間に、リアクトルLと制御スイッチQ1の寄生容量値Cとで決定される固定値をデジタル制御により加算することで制御スイッチQ1のオン時間を算出してオールレンジZVSを実現したことを特徴とする。
制御回路10cは、全波整流回路2、極性判別部19、極性切替部20−22、tonQ1計算器31a、tonQ2計算器32、乗算器33、加算器34、のこぎり波生成回路35、コンパレータ36a、インバータ37aを備えている。全波整流回路2、極性判別部19、極性切替部20−22は、図9で説明したので、ここではその説明は省略する。
tonQ1計算器31aは、電流センサ13aで検出された入力電流Iinと全波整流回路2からの入力電圧VinとリアクトルLのリアクタンス値とに基づき制御スイッチQ1の第1オン時間を算出し、第1オン時間にリアクトルLのインダクタンス値と制御スイッチQ1の寄生容量値Cとで決定される第2オン時間を加算して制御スイッチQ1のオン時間tonQ1を得る。コンパレータ36aは、コンパレータ出力を極性切替部21に出力する。インバータ37aは、インバータ出力を極性切替部21に出力する。
このように構成された第4の実施形態に係る力率改善回路によれば、tonQ1計算器31a、tonQ2計算器32、乗算器33、加算器34、のこぎり波生成回路35、コンパレータ36a、インバータ37aを備えているので、第3の実施形態に係る力率改善回路の効果と同様な効果が得られる。
1 交流電源
2 全波整流回路
10,10a,10b,10c 制御回路
11 エラーアンプ
12,17 コンパレータ
13,13a,16,30 電流センサ
14,14a,18,18a RSフリップフロップ回路
15 アンプ
19 極性判別部
20,21,22 極性切替部
31,31a tonQ1計算器
32 tonQ2計算器
33 乗算器
34 加算器
35 のこぎり波生成回路
36,36a コンパレータ
37,37a インバータ
Vin 入力電圧
C1 出力コンデンサ
C2 入力コンデンサ
L リアクトル
Q1 制御スイッチ
Q2 同期整流スイッチ
D1,D2 内部ダイオード
C10,C11 外付けコンデンサ
R1,R2 抵抗


Claims (7)

  1. 交流電源の入力電圧を整流する整流回路と、
    前記整流回路の両端にリアクトルと制御スイッチとが直列に接続された第1直列回路と、
    前記制御スイッチの2つの主端子の両端に同期整流スイッチと出力コンデンサとが直列に接続された第2直列回路と、
    前記出力コンデンサの出力電圧が所定値になるように前記制御スイッチと前記同期整流スイッチとを交互にオンオフさせ前記制御スイッチに流れる電流のピーク値が前記入力電圧に比例するように前記制御スイッチのオン期間を制御する制御回路とを備え、
    前記制御回路は、前記入力電圧の瞬時値に応じて、前記リアクトルに流れる電流を出力電圧側から入力電圧側に逆流させて前記リアクトルを逆励磁する逆励磁量を調整するように前記制御スイッチと前記同期整流スイッチとをオンオフさせる力率改善回路。
  2. 前記逆励磁量は、前記リアクトルのインダクタンス値Lと前記制御スイッチの寄生容量Cとによる係数と、前記入力電圧の瞬時値とにより決定される請求項1に記載の力率改善回路。
  3. 前記リアクトルが逆励磁されたときに流れる逆励磁電流を検出する逆励磁電流検出部と、
    前記逆励磁電流検出部で検出された逆励磁電流の値が、前記入力電圧の瞬時値に前記係数を乗算した値以上であるときに前記制御スイッチのゼロ電圧スイッチングが可能であると判定するゼロ電圧スイッチング判定部と、
    を備える請求項2に記載の力率改善回路。
  4. 前記リアクトルに流れる入力電流と前記入力電圧と前記リアクトルのリアクタンス値とに基づき前記制御スイッチの第1オン時間を算出し、前記第1オン時間に前記リアクトルのリアクタンス値と前記制御スイッチの寄生容量値とで決定される固定値である第2オン時間を加算して前記制御スイッチのオン時間を得る第1計算器を備える請求項1に記載の力率改善回路。
  5. 前記入力電圧と出力電圧と前記第1計算器で算出された前記制御スイッチのオン時間とに基づき前記同期整流スイッチのオン時間を算出する第2計算器と、
    前記第1計算器で算出された前記制御スイッチのオン時間と前記第2計算器で算出された前記同期整流スイッチのオン時間とを加算して得られた時間を周期とし前記制御スイッチと前記同期整流スイッチとを交互にオンオフさせる機能、
    を備える請求項4に記載の力率改善回路。
  6. 前記制御スイッチと前記同期整流スイッチとの直列回路の両端に第1極性切替スイッチと第2極性切替スイッチとが直列に接続された第3直列回路と、
    前記入力電圧の正又は負の極性を判別する極性判別部と、
    前記入力電圧の極性に応じて前記制御スイッチと前記同期整流スイッチとを切り替える第1極性切替部と、
    前記入力電圧の極性に応じて前記第1極性切替スイッチと前記第2極性切替スイッチとの一方をオンし他方をオフする処理を切り替える第2極性切替部と、
    を備える請求項1乃至請求項5のいずれか1項に記載の力率改善回路。
  7. 前記第1極性切替部は、前記入力電圧の極性が正である場合に前記制御スイッチをスイッチ素子として動作させ前記同期整流スイッチを整流素子として動作させ、前記入力電圧の極性が負である場合に前記制御スイッチを整流素子に切り替え前記同期整流スイッチをスイッチ素子に切り替え、
    前記第2極性切替部は、前記入力電圧の極性が正の場合に前記第1極性切替スイッチをオンさせ前記第2極性切替スイッチをオフさせ、前記入力電圧の極性が負の場合に前記第1極性切替スイッチをオフに切り替え前記第2極性切替スイッチをオンに切り替える請求項6に記載の力率改善回路。
JP2020155693A 2019-09-20 2020-09-16 力率改善回路 Active JP7501267B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024091406A JP2024103751A (ja) 2019-09-20 2024-06-05 力率改善回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019171386 2019-09-20
JP2019171386 2019-09-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024091406A Division JP2024103751A (ja) 2019-09-20 2024-06-05 力率改善回路

Publications (3)

Publication Number Publication Date
JP2021052578A true JP2021052578A (ja) 2021-04-01
JP2021052578A5 JP2021052578A5 (ja) 2021-11-18
JP7501267B2 JP7501267B2 (ja) 2024-06-18

Family

ID=75158207

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020155693A Active JP7501267B2 (ja) 2019-09-20 2020-09-16 力率改善回路
JP2024091406A Pending JP2024103751A (ja) 2019-09-20 2024-06-05 力率改善回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024091406A Pending JP2024103751A (ja) 2019-09-20 2024-06-05 力率改善回路

Country Status (1)

Country Link
JP (2) JP7501267B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023048074A1 (ja) * 2021-09-22 2023-03-30 株式会社Gsユアサ 力率改善回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012005249A (ja) 2010-06-17 2012-01-05 Sanken Electric Co Ltd スイッチング電源回路
US9431896B2 (en) 2013-12-19 2016-08-30 Texas Instruments Incorporated Apparatus and method for zero voltage switching in bridgeless totem pole power factor correction converter
JP6260295B2 (ja) 2014-01-23 2018-01-17 サンケン電気株式会社 力率改善回路
JP6395316B2 (ja) 2015-05-18 2018-09-26 コーセル株式会社 スイッチング電源装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023048074A1 (ja) * 2021-09-22 2023-03-30 株式会社Gsユアサ 力率改善回路
DE112022004498T5 (de) 2021-09-22 2024-08-01 Gs Yuasa International Ltd. Leistungsfaktorkorrekturschaltung

Also Published As

Publication number Publication date
JP2024103751A (ja) 2024-08-01
JP7501267B2 (ja) 2024-06-18

Similar Documents

Publication Publication Date Title
JP5182375B2 (ja) Pfcコンバータ
de Souza et al. High power factor rectifier with reduced conduction and commutation losses
JP5170096B2 (ja) Pfcコンバータ
JP5316976B2 (ja) 電流推定回路
US8817494B2 (en) PFC AC/DC converter reducing harmonics, switching loss, and switching noise
EP3054575A1 (en) Power factor improvement circuit
CN102356537A (zh) Pfc变换器
JPWO2010061652A1 (ja) Pfcコンバータ
JP2024103751A (ja) 力率改善回路
US20210091678A1 (en) Control method and control circuit
Xu et al. A novel closed loop interleaving strategy of multiphase critical mode boost PFC converters
CN111371327B (zh) 谐振变换器及其控制方法
CN114448263B (zh) 基于不对称半桥反激电路的变换器及其控制方法
JP2016178800A (ja) スイッチング電源装置
JP2005287249A (ja) スイッチング電源装置
CN117134586B (zh) 一种多模式工作的功率因数校正控制系统
JP2015050890A (ja) スイッチング電源装置
CN114123758B (zh) Ac-dc变换器及ac-dc变换器的控制方法
JP2021052578A5 (ja)
JP5577933B2 (ja) コンバータ
WO2023048074A1 (ja) 力率改善回路
CN118399714B (zh) 一种超宽输入电压范围下平衡开关管损耗的装置及方法
KR101905345B1 (ko) 전력 변환 장치
JP2009044944A (ja) スイッチング電源装置
JP5569242B2 (ja) コンバータ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20210326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211001

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20230809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240520

R150 Certificate of patent or registration of utility model

Ref document number: 7501267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150