JP2021048349A - 半導体装置および駆動システム - Google Patents

Abstract

【課題】出力回路と制御回路が混載されたワンチップインバータＩＣを搭載する半導体装置において、出力回路から制御回路への熱の回り込みを抑制可能で、高信頼化、小型化、高放熱化、低コスト化を同時に実現可能な半導体装置を提供する。【解決手段】半導体装置１００において、同一の半導体基板の表面に出力回路および制御回路が形成されたインバータＩＣチップ１と、半導体基板の裏面に接続されたダイパッドと、を備える。ダイパッドは、出力回路１ａが形成された領域の半導体基板の裏面側に接続された第１のダイパッド２ａと、制御回路１ｂが形成された領域の半導体基板の裏面側に接続された第２のダイパッド２ｂに分離されている。【選択図】図１

Description

本発明は、半導体装置の実装技術に係り、特に、出力回路と制御回路が混載されたワンチップインバータＩＣの実装構造に適用して有効な技術に関する。

世界的な省エネ規制を受けて、エアコンや空気洗浄機、給湯器などの家電製品へのインバータＩＣの採用が急速に拡大しており、インバータＩＣの高信頼化（誤動作防止）、小型化、高放熱化（低熱抵抗化）、低コスト化といった多様な要求に対するインバータＩＣの実装技術（パッケージ技術）の開発が進められている。

インバータＩＣを小型化する技術として、インバータ制御に必要な様々な構成素子及び回路を１つの半導体チップ（ワンチップ）に集積したワンチップインバータＩＣが知られている。

本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には「ダイオードチップと、前記ダイオードチップのＰ極またはＮ極のうちの一方である第１の極と電気的に接続され、かつ出力回路部分および制御回路部分を備えたインバータＩＣチップと、前記ダイオードチップのＰ極またはＮ極のうちの他方である第２の極と直接またはバンプを介して電気的に接続され、かつ前記インバータＩＣチップとバンプを介して電気的に接続される基板と、を備え、前記ダイオードチップと前記インバータＩＣチップと前記基板とが積層されてなる積層体を封止して一体化し、前記インバータＩＣチップの一方の面の前記制御回路部分に前記ダイオードチップを積層し、前記インバータＩＣチップの他方の面が外部側に位置する半導体装置」が開示されている。（特許文献１の段落［０００９］）
また、特許文献２には「導電性を有するチップ搭載部上に導電性の接合材を介して半導体チップが接合され、樹脂封止された半導体装置である。半導体チップには、メインＭＯＳＦＥＴと、メインＭＯＳＦＥＴよりも小面積でかつメインＭＯＳＦＥＴに流れる電流を検知するためのセンスＭＯＳＦＥＴとが形成されている。そして、前記半導体チップの主面において、前記センスＭＯＳＦＥＴが形成された領域は、前記センスＭＯＳのソース用パッドよりも内側にある半導体装置」が開示されている。（特許文献２の段落［００１８］）
また、特許文献３には「リードフレームに形成された第１ダイパッド及び第２ダイパッド上にそれぞれ半導体パワー素子及び制御ＩＣをマウントすると共に、それら半導体パワー素子及び制御ＩＣを、当該半導体パワー素子用の前記第１ダイパッド裏面を露出させた状態で樹脂モールドして形成される半導体装置において、前記リードフレームを、所定の間隔を存して対向する一対の枠部の一方に対して前記第１ダイパッドをタイバーにより連結した形態に構成すると共に、前記タイバーに連結された前記枠部を、前記樹脂モールドから露出させると共に、前記第１ダイパッド裏面の露出面に伝熱的に取り付けられたヒートシンクに対して伝熱的に接触させる構造とした半導体装置」が開示されている。（特許文献３の請求項１）

特開２０１６−１００５０２号公報 特開２０１３−０１２６６９号公報 特開２００７−３１７７８１号公報

ところで、半導体パッケージの小型化、高放熱化、低コスト化には、例えばＱＦＮ（Quad Flat Non-lead）等のダイパッド露出タイプのパッケージ構造が有効であるが、出力回路と制御回路が混載されたワンチップインバータＩＣに適用した場合、出力回路から発生した熱が制御回路に伝わり、制御回路の温度が上昇して誤動作を引き起こす等の信頼性低下に繋がる可能性がある。

また、小型化することで発熱密度が増加し、熱抵抗が増大してインバータＩＣチップのジャンクション温度が上昇することも課題である。

上記特許文献１では、インバータＩＣチップにダイオードが積層されているため、インバータＩＣチップから熱を放出する際には、ダイオードを介して実装基板に伝わることから熱抵抗が大きくなる。そのため、インバータＩＣチップ内の出力回路から発生した熱が制御回路に伝わりやすく、制御回路の温度が上昇して誤動作を引き起こす可能性が高まることが懸念される。

また、半導体装置の低熱抵抗化には、インバータＩＣチップ上に放熱フィンを有する放熱部材が必要であり、部材コストが上昇する上に、特に、半導体装置を小型のモータ内に実装するために重要な装置の小型化を阻害する大きな要因となる。

上記特許文献２では、２つの出力回路（ＭＯＳＦＥＴ）が形成された半導体チップと出力回路を制御する制御回路が形成された１つの半導体チップとが独立した別体構造であり、かつ、それぞれの半導体チップが独立したダイパッドに接続されており、ダイパッドの裏面が放熱性を確保するために露出されているが、例えば出力回路と制御回路が一体的に形成されるワンチップインバータＩＣ等の半導体装置の構造として適切な構造とは言えない。

上記特許文献３では、１つの出力回路であるパワーＭＯＳＦＥＴチップと１つの制御ＩＣチップが独立した別体構造で、かつ、それぞれのチップが独立したダイパッドに接続されており、例えば出力回路と制御回路が一体的に形成されるワンチップインバータＩＣ等の半導体装置の構造として適切な構造とは言えない。

また、半導体装置の裏面には放熱性を確保するためヒートシンクが設けられており、部材コストの面や小型化の面で不利である。さらには、リードフレームの枠部が半導体装置側面から突き出すように備えられており、装置外形を小さくするには限界がある。

そこで、本発明の目的は、出力回路と制御回路が混載されたワンチップインバータＩＣを搭載する半導体装置において、出力回路から制御回路への熱の回り込みを抑制可能で、高信頼化、小型化、高放熱化、低コスト化を同時に実現可能な半導体装置とそれを用いた駆動システムを提供することにある。

上記課題を解決するために、本発明は、同一の半導体基板の表面に出力回路および制御回路が形成されたインバータＩＣチップと、前記半導体基板の裏面に接続されたダイパッドと、を備え、前記ダイパッドは、前記出力回路が形成された領域の前記半導体基板の裏面側に接続された第１のダイパッドと、前記制御回路が形成された領域の前記半導体基板の裏面側に接続された第２のダイパッドに分離されていることを特徴とする。

また、本発明は、同一の半導体基板の表面に出力回路および制御回路が形成されたインバータＩＣチップと、前記半導体基板の裏面に接続されたダイパッドと、を備え、前記ダイパッドは、前記出力回路が形成された領域の前記半導体基板の裏面側にのみ接続されていることを特徴とする。

また、本発明は、ＧＮＤ配線を含む複数の配線が形成された実装基板上に、上記のいずれかに記載の特徴を有する半導体装置が搭載された駆動システムにおいて、前記ダイパッドは、接合材を介して前記ＧＮＤ配線に接合されていることを特徴とする。

本発明によれば、出力回路と制御回路が混載されたワンチップインバータＩＣを搭載する半導体装置において、出力回路から制御回路への熱の回り込みを抑制可能で、高信頼化、小型化、高放熱化、低コスト化を同時に実現可能な半導体装置とそれを用いた駆動システムを実現することができる。

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

本発明の実施例１に係る半導体装置の概略構成を示す平面図である。 図１のＡ−Ａ’部断面図である。 図１の半導体装置の外観図（底面図）である。 本発明の実施例２に係る半導体装置の断面図である。 図４の半導体装置の外観図（底面図）である。 本発明の実施例３に係る半導体装置の概略構成を示す平面図である。 図６のＡ−Ａ’部断面図である。 実施例１（図２）の半導体装置を用いた駆動システムの一部を示す図である。

以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。

図１から図３および図８を参照して、本発明の実施例１に係る半導体装置とそれを用いた駆動システムについて説明する。図１は本実施例の半導体装置１００の平面構造を模式的に示した概略平面図である。図２は図１におけるＡ−Ａ’部断面図である。図３は図１に示す半導体装置１００を裏面側（底面側）から見た平面外観を模式的に示した概略平面外観図（底面図）である。また、図８は本実施例（図２）の半導体装置を用いた駆動システムの一部を示す図である。

本実施例の半導体装置１００は、例えば家庭用エアコンの室内外機に搭載される小型ファンモータ（三相直流モータ）を駆動する駆動システム２００の半導体装置として用いられる。

本実施例の半導体装置１００は、図１から図３に示すように、高電圧の出力回路１ａと低電圧の制御回路１ｂが共通の半導体基板の表面側に一体的に集積形成されたインバータＩＣチップ１の一方の面（下面）に、接合材７を介して、出力回路１ａ側には第１のダイパッド２ａ、制御回路１ｂ側には第２のダイパッド２ｂが接続され、第１のダイパッド２ａおよび第２のダイパッド２ｂの周辺の少なくとも１部に配列され、制御回路１ｂとボンディングワイヤ５で電気的かつ機械的に接続される複数の第２のリード３ｂと、出力回路１ａとボンディングワイヤ５で電気的かつ機械的に接続される複数の第１のリード３aを備えている。

また、図３に示すように、第１のダイパッド２ａと第１のリード３ａおよび第２のリード３ｂの裏面側は半導体装置１００の外部に露出しており、なおかつ、図２に示すように、インバータＩＣチップ１と第１のダイパッド２ａ、第２のダイパッド２ｂ、第１のリード３ａおよび第２のリード３ｂの表面側は封止樹脂４で少なくとも一部が被覆されている。

ここで、本実施例の半導体装置１００は、図２に示すように、第１のダイパッド２ａと第２のダイパッド２ｂは、封止樹脂４によって分離されて配置されている。また、第１のダイパッド２ａと第２のダイパッド２ｂのうち、第１のダイパッド２ａのみが、外部に露出している。

つまり、本実施例の半導体装置１００は、半導体基板の表面に出力回路１ａおよび制御回路１ｂが形成されたインバータＩＣチップ１と、半導体基板の裏面に接合材７を介して接続された第１のダイパッド２ａと第２のダイパッド２ｂと、第１のダイパッド２ａと第２のダイパッド２ｂの周辺の少なくとも一辺に沿って配置され、ボンディングワイヤ５により出力回路１ａと電気的に接続された第１のリード３ａと、ボンディングワイヤ５により制御回路１ｂと電気的に接続された第２のリード３ｂと、インバータＩＣチップ１、第１のダイパッド２ａ、第２のダイパッド２ｂ、第１のリード３ａおよび第２のリード３ｂの少なくとも一部を被覆する封止樹脂４を備えている。そして、第１のダイパッド２ａと第２のダイパッド２ｂは分離されて配置されている。また、第１のダイパッド２ａと第２のダイパッド２ｂのうち、第１のダイパッド２ａのみが、半導体装置１００の外部に露出している。

これにより、インバータＩＣチップ１に形成されている出力回路１ａからの熱は、主に第１のダイパッド２ａに伝わり、半導体装置１００の外に放出される。従って、インバータＩＣチップ１に形成されている制御回路１ｂに熱が伝わり難くなり、制御回路１ｂの温度上昇を抑えて誤動作を防止し、高信頼化を実現することができる。

また、図２に示すように、第１のダイパッド２ａは第２のダイパッド２ｂよりも面積や体積が大きくなっている。

これにより、インバータＩＣチップ１に形成されている出力回路１ａからの熱は、主に第１のダイパッド２ａに伝わって半導体装置１００の外に放出されることから、半導体装置１００の熱抵抗を小さくすることが可能である。

インバータＩＣチップ１に備えられた出力回路１ａは、例えばシリコン（Ｓｉ）やシリコンカーバイド（ＳｉＣ）、窒化シリコン（ＳｉＮ）、窒化ガリウム（ＧａＮ）、ガリウムヒ素（ＧａＡｓ）等からなる半導体基板上に形成された、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）、サイリスタ等の大電流をオン・オフ制御する半導体素子である。

また、制御回路１ｂは、大電流をオン・オフ制御する半導体素子を含まない半導体素子である。すなわち、制御回路１ｂは、例えば通常の論理回路、ドライバ回路およびアナログ回路等が多数形成され、必要に応じてマイクロプロセッサ等が形成された半導体素子であり、出力回路１ａに流れる大電流を制御する機能を併せ持つことができる。つまり、例えば出力回路１ａがパワーＭＯＳＦＥＴであれば、制御回路１ｂはそのゲート電圧を制御する半導体素子である。従って、インバータＩＣチップ１には、出力回路１ａ部分と制御回路１ｂ部分の両方が備わって構成される。

但し、本実施例では、出力回路１ａ部分と制御回路１ｂ部分が一体となったインバータＩＣチップ１のみを搭載する半導体装置１００を例に示しているが、本発明は必ずしもこれに限定されるものではなく、例えばマイクロプロセッサやダイオード、コンデンサ、抵抗等の受動部品が形成された他のチップが共に搭載されたマルチチップパッケージ構造やモジュール構造の半導体装置にも有効である。

また、出力回路１ａの安定的な電力出力や、制御回路１ｂの安定的な動作のためには、インバータＩＣチップ１の出力回路１ａと制御回路１ｂが形成された他方の面はＧＮＤ（接地）電位とすることが望ましい。

上述したように、インバータＩＣチップ１は、出力回路１ａと制御回路１ｂが形成された面とは別の（反対側の）面が第１のダイパッド２ａおよび第２のダイパッド２ｂに接合材７で接続される。この接合材７は、例えば半田（はんだ）や銀（Ａｇ）もしくは銅（Ｃｕ）を含む金属または導電性接着材等により構成され、電気的にかつ機械的に接続される。

なお、接合材７を構成する半田（はんだ）としては、一般的な共晶半田（はんだ）や鉛フリー半田（はんだ）等が用いられる。また、導電性接着材としては、銀（Ａｇ）、銅（Ｃｕ）およびニッケル（Ｎｉ）等の金属フィラーが樹脂に含有もしくは金属のみで構成されたものが用いられる。さらには、超音波接合や固相拡散接合等の接続方法も有効である。

また、第１のダイパッド２ａと第２のダイパッド２ｂ（特に第１のダイパッド２ａ）には、インバータＩＣチップ１の出力回路１からの熱を効率よく半導体装置１００から外部に放出するために、熱伝導性の良い材料、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）、４２Ａｌｌｏｙ（鉄−ニッケル）合金等で構成される。

インバータＩＣチップ１の出力回路１ａは、半導体装置１００の外部端子となる複数の第１のリード３ａとボンディングワイヤ５で電気的に接続される。一方、制御回路１ｂも同様に、複数の第２のリード３ｂとボンディングワイヤ５で電気的に接続される。このボンディングワイヤ５は、例えば電気抵抗の小さい金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）およびアルミニウム（Ａｌ）等で構成される。

インバータＩＣチップ１、第１のダイパッド２ａ、第２のダイパッド２ｂ、第１のリード３ａおよび第２のリード３ｂの少なくとも一部を被覆する封止樹脂４としては、例えばエポキシ樹脂やビフェニール樹脂、不飽和ポリエステル等の一般的なモールド材からなり、例えば金型を用いたトランスファーモールド工法等によって形成される。このトランスファーモールド工法を用いた場合、大量生産が可能なため、大幅なコスト低減が可能となる。

また、例えば１つの金型キャビティ内で複数の半導体装置１００をモールドした後、切断成型して個片化するＭＡＰ（Molded Array Process）方式を採用することで、さらに大量生産やコストの面で有利となる。特に、例えばＱＦＮパッケージのようなノンリード構造を採用することで、小型モータ内に実装するために必要な半導体装置１００の外形をできるだけ小型化することが可能となる。

もちろん、一般的なパッケージ構造である、ＱＦＰ（Quad Flat Package）、ＳＯＰ（Small Outline Package）、ＤＩＰ（Dual Inline Package）およびＳＩＰ（Single Inline Package）等の他のパッケージ構造でも良い。

また、インバータＩＣチップ１に形成された出力回路１ａの熱を半導体装置１００から外部に放出するためには、出力回路１ａ部分の第１のダイパッド２ａの一部を装置の外表面に露出させることで効率よく放熱が可能である。

なお、トランスファーモールド工法を用いて生産するためには、図１に示すように、第１のダイパッド２ａと第２のダイパッド２ｂに吊リード６を設け、生産性を向上させることが可能である。

以上で説明した本実施例の半導体装置１００は、言い換えると、同一の半導体基板（ワンチップ）の表面に出力回路１ａおよび制御回路１ｂが形成されたインバータＩＣチップ１と、半導体基板の裏面に接続されたダイパッドと、を備えており、ダイパッドは、出力回路１ａが形成された領域の半導体基板の裏面側に接続された第１のダイパッド２ａと、制御回路１ｂが形成された領域の半導体基板の裏面側に接続された第２のダイパッド２ｂに分離されている。

インバータＩＣチップ１に形成されている出力回路１ａ側に接続されている第１のダイパッド２ａと、同じくインバータＩＣチップ１に形成されている制御回路１ｂ側に接続されている第２のダイパッド２ｂを分離して配置することで、出力回路１ａからの熱が制御回路１ｂに伝わり難くなり、制御回路１ｂの温度上昇を抑えて誤動作を防止し、高信頼化を実現することができる。

また、第１のダイパッド２ａの半導体基板に接続された面と反対側の面は、半導体装置１００の外部に露出している。

第１のダイパッド２ａの出力回路１ａ側に接続される面とは反対側の面が半導体装置１００の外部に露出されることで、出力回路１ａからの熱を半導体装置１００の外部へ効果的に放熱することができる。

一方、第２のダイパッド２ｂの半導体基板に接続された面と反対側の面は、封止樹脂４により被覆されており、半導体装置１００の外部に露出していない。このため、第１のダイパッド２ａから第２のダイパッド２ｂへの熱の回り込みを抑制することができる。

また、第１のダイパッド２ａは、その面積および体積の少なくともいずれか一方が、第２のダイパッド２ｂよりも大きくなるように形成されている。

第１のダイパッド２ａは第２のダイパッド２ｂよりも面積や体積を大きくすることで、インバータＩＣチップ１に形成されている出力回路１ａからの熱は、主に第１のダイパッド２ａに伝わって半導体装置１００の外部に放熱されるため、半導体装置１００の熱抵抗を小さくすることが可能である。

図８は上述した本実施例（図２）の半導体装置１００を用いた駆動システム２００の一部を示している。本実施例の半導体装置１００を、例えば、家電用や自動車用、産業用のモータドライブ（駆動システム）に搭載する場合、図８に示すように、実装基板１０上に形成された各配線１１ａ，１１ｂ，１２に対し、半導体装置１００の第１のリード３ａ，第２のリード３ｂ，第１のダイパッド２ａをそれぞれ半田（はんだ）等の接合材１３により接合することで駆動システム２００を構成する。

図８の例では、第１のリード３ａは、接合材１３を介して出力回路１ａから出力される比較的大きな電流（大電流）を流す配線１１ａに接続されている。また、出力回路１ａ側に接続されている第１のダイパッド２ａは、接合材１３を介してＧＮＤ（接地）配線である配線１２に接続されている。また、第２のリード３ｂは、接合材１３を介して信号等の比較的小さな電流（小電流）を流す配線１１ｂに接続されている。

一方、第２のダイパッド２ｂは、制御回路１ｂ側に接続される面とは反対側の面が封止樹脂４により被覆されており、半導体装置１００の外部に露出していない。従って、実装基板１０上のいずれの配線とも接続されていない。

このように、第１のダイパッド２ａを、実装基板１０上の配線１２に半田（はんだ）等の接合材１３で接続することによりさらに放熱性が向上し、かつ強固に固定されることで熱疲労からの早期断線を防止することができる。

また、第２のダイパッド２ｂが実装基板１０上のいずれの配線にも接続されていないことで、出力回路１ａから第１のダイパッド２ａを介して配線１２へ伝わった熱を第２のダイパッド２ｂへ伝わり難くすることができる。

なお、上述した第２のダイパッド２ｂの吊リード６の先端を第２のリード３ｂと同じように半導体装置１００の外表面に露出させ、例えば実装基板１０上の配線に半田（はんだ）等で接続することで、制御回路１ｂに熱が溜まるのを防ぐことも可能である。

図４および図５を参照して、本発明の実施例２に係る半導体装置について説明する。図４は本実施例の半導体装置１００の断面構造を模式的に示した概略断面図であり、実施例１（図２）の変形例に相当する。図５は図４に示す半導体装置１００を裏面側（底面側）から見た平面外観を模式的に示した概略平面外観図（底面図）であり、実施例１の図３に対応する。以下、実施例１と相違する事項を中心に説明する。

本実施例の半導体装置１００は、図４および図５に示すように、第１のダイパッド２ａと第２のダイパッド２ｂの間の封止樹脂４にスリット（溝）８が設けられている点において、実施例１の半導体装置１００と異なっている。その他の構成は、実施例１と同様である。

つまり、本実施例の半導体装置１００は、インバータＩＣチップ１に形成されている出力回路１ａ側に接続されている第１のダイパッド２ａと、インバータＩＣチップ１に形成されている制御回路１ｂ側に接続されている第２のダイパッド２ｂとの間の封止樹脂４にスリット（溝）８を備えている。

これにより、第１のダイパッド２ａと第２のダイパッド２ｂとの間は断熱され、インバータＩＣチップ１に形成されている出力回路１ａからの熱は、主に第１のダイパッド２ａに伝わり、半導体装置１００の外に放熱される。従って、第１のダイパッド２ａに伝わった熱が封止樹脂４を経由して第２のダイパッド２ｂに伝わり、制御回路１ｂへの熱伝導を防止することが可能となり、制御回路１ｂの温度上昇を抑えて誤動作を防止し、高信頼化を実現することができる。

なお、スリット（溝）８の大きさは任意であり、第１のダイパッド２ａと第２のダイパッド２ｂの間に備わっていればよく、スリット（溝）８の長さや深さは、例えば電気的に絶縁が確保できるような沿面距離を基に設ければ良い。

以上で説明した本実施例の半導体装置１００は、言い換えると、インバータＩＣチップ１およびダイパッド（第１のダイパッド２ａと第２のダイパッド２ｂ）は封止樹脂４により被覆されており、第１のダイパッド２ａと第２のダイパッド２ｂ間の封止樹脂４の一部に切欠（スリット８）が形成されている。

実施例１の構成に加えて、さらに第１のダイパッド２ａと第２のダイパッド２ｂの間の封止樹脂４にスリット（溝）８が設けられることで、出力回路１ａからの熱が封止樹脂４を経由して制御回路１ｂに伝わり難くなり、実施例１の効果に加えて、より効果的に制御回路１ｂの温度上昇を抑えて誤動作を防止し、高信頼化を実現することができる。

図６および図７を参照して、本発明の実施例３に係る半導体装置について説明する。図６は本実施例の半導体装置１００の平面構造を模式的に示した概略平面図であり、実施例１（図１）の変形例に相当する。図７は図６におけるＡ−Ａ’部断面図であり、実施例１の図２に対応する。以下、実施例１および実施例２と相違する事項を中心に説明する。

本実施例の半導体装置１００は、図６および図７に示すように、インバータＩＣチップ１の出力回路１ａ側にのみ第１のダイパッド２ａが接続されており、実施例１や実施例２で制御回路１ｂ側に接続されている第２のダイパッド２ｂが設けられていない点において、実施例１および実施例２の半導体装置１００と異なっている。その他の構成は、実施例１と同様である。

本実施例の半導体装置１００は、言い換えると、同一の半導体基板（ワンチップ）の表面に出力回路１ａおよび制御回路１ｂが形成されたインバータＩＣチップ１と、半導体基板の裏面に接続されたダイパッドと、を備えており、ダイパッドは、出力回路１ａが形成された領域の半導体基板の裏面側にのみ接続されている。

また、実施例１および実施例２と同様に、ダイパッドの半導体基板に接続された面と反対側の面は、半導体装置１００の外部に露出している。

本実施例のように、インバータＩＣチップ１の出力回路１ａ側にのみ第１のダイパッド２ａを設け、制御回路１ｂ側には第２のダイパッド２ｂを設けないことで、第１のダイパッド２ａから封止樹脂４および第２のダイパッド２ｂを介して制御回路１ｂへ熱が伝わるのを防止することができる。

これにより、実施例１の効果に加えて、より確実に制御回路１ｂの温度上昇を抑えて誤動作を防止し、高信頼化を実現することができる。

なお、制御回路１ｂ側に接続される第２のダイパッド２ｂを設けないことで、制御回路１ｂ側のインバータＩＣチップ１の支持部が無くなるため、インバータＩＣチップ１に対する制御回路１ｂ部の占める面積の割合が小さい場合や、半導体装置１００の使用状況下で半導体装置１００に加わる応力がほぼ無いか極めて低い場合に、本実施例の構成を採用するのが望ましい。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１…インバータＩＣチップ
１ａ…出力回路
１ｂ…制御回路
２ａ…第１のダイパッド
２ｂ…第２のダイパッド
３ａ…第１のリード
３ｂ…第２のリード
４…封止樹脂
５…ボンディングワイヤ
６…吊りリード
７…接合材
８…スリット（溝）
１０…実装基板
１１ａ…配線（大電流）
１１ｂ…配線（小電流）
１２…配線（ＧＮＤ）
１３…接合材
１００…半導体装置
２００…駆動システム

Claims (8)

1. 同一の半導体基板の表面に出力回路および制御回路が形成されたインバータＩＣチップと、
   前記半導体基板の裏面に接続されたダイパッドと、を備え、
   前記ダイパッドは、前記出力回路が形成された領域の前記半導体基板の裏面側に接続された第１のダイパッドと、前記制御回路が形成された領域の前記半導体基板の裏面側に接続された第２のダイパッドに分離されていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１のダイパッドの前記半導体基板に接続された面と反対側の面は、前記半導体装置の外部に露出していることを特徴とする半導体装置。
3. 請求項２に記載の半導体装置において、
   前記第２のダイパッドの前記半導体基板に接続された面と反対側の面は、封止樹脂により被覆されており、前記半導体装置の外部に露出していないことを特徴とする半導体装置。
4. 請求項１に記載の半導体装置において、
   前記第１のダイパッドの面積および体積の少なくともいずれか一方が、前記第２のダイパッドよりも大きいことを特徴とする半導体装置。
5. 請求項３に記載の半導体装置において、
   前記インバータＩＣチップおよび前記ダイパッドは封止樹脂により被覆されており、
   前記第１のダイパッドと前記第２のダイパッド間の封止樹脂の一部に切欠が形成されていることを特徴とする半導体装置。
6. 同一の半導体基板の表面に出力回路および制御回路が形成されたインバータＩＣチップと、
   前記半導体基板の裏面に接続されたダイパッドと、を備え、
   前記ダイパッドは、前記出力回路が形成された領域の前記半導体基板の裏面側にのみ接続されていることを特徴とする半導体装置。
7. 請求項６に記載の半導体装置において、
   前記ダイパッドの前記半導体基板に接続された面と反対側の面は、前記半導体装置の外部に露出していることを特徴とする半導体装置。
8. ＧＮＤ配線を含む複数の配線が形成された実装基板上に、請求項１から７のいずれか１項に記載の半導体装置が搭載された駆動システムにおいて、
   前記ダイパッドは、接合材を介して前記ＧＮＤ配線に接合されていることを特徴とする駆動システム。

Images