JP2021047829A - メモリ制御装置およびその制御方法 - Google Patents

メモリ制御装置およびその制御方法 Download PDF

Info

Publication number
JP2021047829A
JP2021047829A JP2019171855A JP2019171855A JP2021047829A JP 2021047829 A JP2021047829 A JP 2021047829A JP 2019171855 A JP2019171855 A JP 2019171855A JP 2019171855 A JP2019171855 A JP 2019171855A JP 2021047829 A JP2021047829 A JP 2021047829A
Authority
JP
Japan
Prior art keywords
refresh
access
bank
dram
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019171855A
Other languages
English (en)
Other versions
JP7536431B2 (ja
Inventor
藤原　誠
Makoto Fujiwara
誠 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019171855A priority Critical patent/JP7536431B2/ja
Priority to US17/022,166 priority patent/US11289148B2/en
Publication of JP2021047829A publication Critical patent/JP2021047829A/ja
Priority to US17/683,720 priority patent/US11837271B2/en
Application granted granted Critical
Publication of JP7536431B2 publication Critical patent/JP7536431B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

【課題】より効率的なメモリアクセスを可能とする。【解決手段】複数のバンクで構成されるＤＲＡＭへのアクセスを制御するメモリ制御装置は、ＤＲＡＭに対するアクセス要求に応じてアクセスコマンドを生成しバッファに格納する第１の生成手段と、ＤＲＡＭに対するバンク指定のリフレッシュ要求を生成する第２の生成手段と、バッファに格納されたアクセスコマンドと第２の生成手段により生成されたリフレッシュ要求とに基づいてＤＲＡＭコマンドをＤＲＡＭに発行する発行手段と、を有する。第２の生成手段は、バッファに格納された１以上のアクセスコマンドによるＤＲＡＭの各バンクへのアクセス時間に基づいて、リフレッシュ要求を行うバンクを決定する。【選択図】図３

Description

本発明は、メモリに対するアクセス制御に関し、特にＤＲＡＭのリフレッシュに係る制御に関するものである。
コンピュータシステムの主記憶装置として広くＤＲＡＭ（Dynamic Random Access Memory）が採用されている。コンピュータシステムの高速化、高機能化により、ＤＲＡＭアクセス性能要求は高まり続けており、より高速で動作するＤＲＡＭが開発されている。ところで、ＤＲＡＭは、データを保持し続けるためにリフレッシュ（記憶保持動作）が必要なメモリデバイスである。ＤＤＲ２規格までのＤＲＡＭでは、定期的に全バンク同時にリフレッシュを行っており、リフレッシュ中のメモリアクセスは禁止されていたため、メモリアクセス性能低下の一因となっていた。
リフレッシュによるメモリアクセス性能低下を抑制すべく、ＬＰＤＤＲ２規格では、ＤＲＡＭのバンク単位でリフレッシュする機能が追加された。また、ＬＰＤＤＲ４規格では、バンク単位のリフレッシュにおいて、リフレッシュバンクを指定する機能が追加された。特許文献１では、複数のメモリ領域から成るメモリを制御するメモリコントローラにおいて、メモリアクセスを行いながらメモリアクセスを行わないバンクをリフレッシュする手法が開示されている。
特開２００２−５０１７６号公報
しかしながら、ＤＲＡＭでは、リフレッシュ実行時間はメモリアクセスに要する最短時間よりも長い。そのため、特許文献１の手法のように、メモリアクセスの開始タイミングとリフレッシュの開始タイミングとを同期させたとしても、メモリアクセスが終わったタイミングでリフレッシュが終わらない可能性がある。その結果、リフレッシュが終わっていないバンクと次のメモリアクセスのバンクとが同じ場合にはメモリアクセスが待たされることとなり、メモリアクセス性能が低下することになる。
本発明は、このような問題に鑑みてなされたものであり、より効率的なメモリアクセスを可能とする技術を提供することを目的としている。
上述の問題点を解決するため、本発明に係るメモリ制御装置は以下の構成を備える。すなわち、複数のバンクで構成されるＤＲＡＭへのアクセスを制御するメモリ制御装置は、
前記ＤＲＡＭに対するアクセス要求に応じてアクセスコマンドを生成しバッファに格納する第１の生成手段と、
前記ＤＲＡＭに対するバンク指定のリフレッシュ要求を生成する第２の生成手段と、
前記バッファに格納されたアクセスコマンドと、前記第２の生成手段により生成されたリフレッシュ要求と、に基づいて、ＤＲＡＭコマンドを前記ＤＲＡＭに発行する発行手段と、
を有し、
前記第２の生成手段は、前記バッファに格納された１以上のアクセスコマンドによる前記ＤＲＡＭの各バンクへのアクセス時間に基づいて、前記リフレッシュ要求を行うバンクを決定する。
本発明によれば、より効率的なメモリアクセスを可能とする技術を提供することができる。
ＤＲＡＭのリフレッシュ発行を説明する図である。 バンク指定のリフレッシュを説明する図である。 第１実施形態に係るＤＲＡＭ制御装置の構成を示す図である。 ローアドレス単位のアクセスコマンドの例を示す図である。 アクセスパタンの例を示す図である。 第１実施形態におけるリフレッシュ候補の抽出方法を説明する図である。 バンク指定のリフレッシュの制約を説明する図である。 リフレッシュ管理テーブルの例を示す図である。 リフレッシュ状態カウンタを説明する図である。 リフレッシュ要求生成のフローチャートである。 第２実施形態に係るＤＲＡＭ制御装置の構成を示す図である。 アクセスパタン格納部の構成を説明する図である。 アクセスパタン候補生成部が実行する処理のフローチャートである。 アクセスコマンドとアクセスパタン候補の関係を説明する図である。 記録制御部が実行する処理のフローチャートである。 アクセスパタンバッファに記録される情報を説明する図である。 第２実施形態におけるリフレッシュ候補の抽出方法を説明する図である。 第２実施形態におけるリフレッシュ抽出のフローチャートである。 第３実施形態に係るＤＲＡＭ制御装置の構成を示す図である。 第３実施形態におけるリフレッシュ要求生成のフローチャートである。 第３実施形態におけるリフレッシュ候補の決定方法を説明する図である。 第３実施形態におけるアクセスコマンドの発行順制御のフローチャートである。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものでするものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
（第１実施形態）
本発明に係るメモリ制御装置の第１実施形態として、ＬＰＤＤＲ４規格のＤＲＡＭアクセスを制御するＤＲＡＭ制御装置を例に挙げて以下に説明する。
＜ＤＲＡＭのリフレッシュ＞
まず、ＤＲＡＭがデータを保持し続けるために必要となるリフレッシュの動作について説明する。図１は、ＤＲＡＭのリフレッシュ発行を説明する図である。
ＤＲＡＭは、リフレッシュ平均発行１００のように、仕様で定められた平均リフレッシュ間隔に１回、リフレッシュを行うことで、データを保持することが可能である。ＤＲＡＭのリフレッシュとメモリアクセスは、共通のコマンド信号を使用する。また、リフレッシュ以外のコマンド発行にも多くのタイミング制約があるため、常に平均リフレッシュ間隔でリフレッシュを行うことは困難である。
また、ＤＲＡＭは、リフレッシュ先行発行１０１のように、リフレッシュ平均発行のタイミングに対して、リフレッシュを先に発行することを許容している。また、リフレッシュ遅延発行１０２のように、リフレッシュ平均発行のタイミングに対して、リフレッシュを遅らせて発行することも許容している。先行発行してよいリフレッシュ回数と、遅延発行してよいリフレッシュ回数は仕様で定められており、ＤＲＡＭ制御装置はこの許容範囲内でリフレッシュ発行タイミングを変更することができる。
図２は、バンク指定のリフレッシュを説明する図である。図２（Ａ）はバンク０を指定したリフレッシュを示している。バンク指定のリフレッシュでは、指定したバンクのリフレッシュの実行中に他のバンクは、リード動作、ライト動作のメモリアクセスを行うことが可能である。一方、図２（Ｂ）に示すように、リフレッシュを実行中のバンクのメモリアクセスは出来ない。そのため、リフレッシュバンクに対するメモリアクセス要求が発生すると、リフレッシュの完了を待って、メモリアクセスを行うことになる（矢印２００）。このように、バンク指定のリフレッシュは、あるバンクのリフレッシュ中に他のバンクのメモリアクセスが可能である。ただし、より効率的にメモリ帯域を利用するためには、リフレッシュとメモリアクセスのバンクが重ならないように制御する必要がある。
＜装置構成＞
図３は、第１実施形態に係るＤＲＡＭ制御装置の構成を示す図である。ＤＲＡＭ制御装置３００は、イニシエータ（不図示）が発行するメモリアクセス要求に応じて、ＤＲＡＭ３０１に対してＤＲＡＭコマンドを発行する。
バスインターフェース（Ｉ／Ｆ）３０２は、イニシエータが発行するメモリアクセス要求を受信し、ＤＲＡＭ３０１のページと呼ばれる領域を指定するローアドレス単位のアクセスコマンドに変換し、コマンド格納部３０３に送信する。
コマンド格納部３０３は、バスＩ／Ｆ３０２が生成するアクセスコマンドを複数個保持するバッファを有する。バッファにアクセスコマンドが格納されると、コマンド発行部３０４に対してコマンド送信が準備できたことを通知し、コマンド発行部３０４からの応答に応じて、アクセスコマンドをコマンド発行部３０４に送信する。なお、ＤＲＡＭアクセスの効率向上や、緊急度に応じたメモリアクセス要求の実現を目的として、受信したメモリアクセス要求の順番を入れ替えるよう構成してもよい。また、バッファのアクセスコマンドの格納順を変更することで入れ替えを実現してもよい。
アクセスパタン生成部３０５は、コマンド格納部３０３に格納されたアクセスコマンドを監視して、ＤＲＡＭ制御装置３００がＤＲＡＭ３０１に行うメモリアクセスを予測して、アクセスパタンを生成する。アクセスパタンについては図５を参照して後述する。
リフレッシュタイマ３０６は、平均リフレッシュ期間の経過をカウントするタイマであり、リフレッシュ生成部３０７に平均リフレッシュ期間の経過を通知する。
リフレッシュ生成部３０７は、リフレッシュタイマ３０６が通知する平均リフレッシュ期間情報及びアクセスパタン生成部３０５が生成するアクセスパタンに応じて、バンク指定のリフレッシュ要求を生成し、コマンド発行部３０４に通知する。
コマンド発行部３０４は、コマンド格納部３０３から受信したローアドレス単位のアクセスコマンドから、ＤＲＡＭ３０１をアクセスするための、ＤＲＡＭアクセスコマンドを生成する。また、リフレッシュ生成部３０７が生成したバンク単位のリフレッシュ要求に応じて、ＤＲＡＭ３０１をリフレッシュするためのリフレッシュコマンドを生成する。また、コマンド発行部３０４は、ＤＲＡＭアクセスコマンド及びリフレッシュコマンドの発行タイミングを調整して、ＤＲＡＭ３０１にＤＲＡＭコマンドを発行する。
図４は、コマンド格納部に格納される、ローアドレス単位のアクセスコマンドの例を示す図である。アクセスコマンドは、コマンド４０１、バンク４０２、ローアドレス４０３、カラムアドレス４０４、転送長４０５、転送ＩＤ４０６を含む。コマンド４０１は、アクセスコマンドがリードとライトのどちらであるかを示す。転送ＩＤ４０６は、イニシエータがメモリアクセス要求を発行する際に付加する情報である。また、以下では、ローアドレス４０３及びカラムアドレス４０４をまとめてアドレス情報と呼ぶ。コマンド格納部は、複数のローアドレス単位のアクセスコマンドが格納されている。そのため、コマンド格納部に格納された情報を解析することで、メモリアクセスの予測が可能となる。
図５は、アクセスパタン生成部が生成した、アクセスパタンの例を示す図である。アクセスパタン生成部は、コマンド格納部に格納されたアクセスコマンドの、コマンド、アドレス情報、転送長、から各バンクのアクセス時間を予測する。アクセスパタンは、アクセスされるバンクのアクセス順序と、それぞれのバンクがアクセスされるアクセス時間を示したものである。図５に示すアクセスパタンは、バンク０に時間Ｔ０、バンク３に時間Ｔ１、バンク２に時間Ｔ２、バンク１に時間Ｔ３、の順序でアクセスすることを示している。アクセス時間は現在のＤＲＡＭの状態で変動するものであり、ＤＲＡＭの各バンクの状態を加味することで、より精度の高いアクセス時間を予測することが可能である。
＜装置の動作＞
図６は、第１実施形態におけるリフレッシュ候補の抽出方法を説明する図である。ここでは、８バンク構成（バンク０〜バンク７）のＤＲＡＭにおいて、生成したアクセスパタンから、リフレッシュ候補を抽出する方法を示している。図６において、アクセスパタン内で示す数字は、アクセスするバンクを示している。また、アクセスパタンで示される幅は、アクセスする時間期間を示している。例えば、図６（Ａ）のアクセスパタンは、バンク０、バンク２、バンク１．．．バンク７の順で同じアクセス時間期間でアクセスした後、バンク０に対して長い時間期間アクセスすることを示している。
図６（Ａ）で示すアクセスパタンにおいて、斜線で示すタイミングでリフレッシュを発行すると、バンク０からバンク７の全てのバンクでメモリアクセスとリフレッシュの時間が重なる。従って、このタイミングでリフレッシュを発行したバンクの転送の開始タイミングは、リフレッシュが完了する時刻６００まで遅延させる必要があり、メモリアクセス性能が低下する。従って、図６（Ａ）の状態でのリフレッシュ候補は「なし」とする。
図６（Ｂ）は、図６（Ａ）の時刻から、先頭のバンク０の転送が終わるまで時間経過した後の状態を示している。図６（Ａ）と同様に、リフレッシュ時間に全てのバンクのメモリアクセスが重なるため、図６（Ｂ）の状態でのリフレッシュ候補も「なし」である。
図６（Ｃ）は、図６（Ｂ）の時刻から、先頭のバンク２の転送が終わるまで時間経過した後の状態を示している。図６（Ｃ）の斜線で示すタイミングではバンク２の転送は発生しないため、当該リフレッシュ時間内にバンク２のリフレッシュを発行したとしてもメモリアクセス性能に影響がない。従って、図６（Ｃ）の状態でのリフレッシュ候補は「バンク２」である。
図６（Ｄ）は、リフレッシュ候補が複数存在する場合の状態を示している。図６（Ｄ）では、リフレッシュ時間内に発生するメモリアクセスは、バンク７、バンク０の２つだけであり、「バンク１」〜「バンク６」の６つのバンクがすべてリフレッシュ候補となる。
図６（Ｅ）は、リフレッシュ時間内のアクセスパタンが決定していない状態を示している。図６（Ｅ）では、リフレッシュ期間の前半では、バンク７、バンク６、バンク５のアクセスが発生することがわかる。一方で、バンク５の転送が終わった後のメモリアクセスが決まっていない。バンク５の転送が終わったあと、リフレッシュが終了するまでの期間に、メモリアクセスが発生しない場合、バンク５，６，７以外のバンクにリフレッシュを発行しても転送性能に影響は無い。しかし、リフレッシュが終了する時刻６０１の前にリフレッシュを発行したバンクと同じバンクのメモリアクセス要求を受信した場合、リフレッシュが終了する時刻６０１まで、ＤＲＡＭアクセスが待たされることになる。そのため、図６（Ｅ）におけるリフレッシュ候補は、リフレッシュ時間内のアクセスが発生しない「バンク０」〜「バンク４」の５つのバンクである。ただし、リフレッシュ時間内のメモリアクセスが確定していないので、リフレッシュを発行した後で、バンク０からバンク４のメモリアクセス要求を受信してアクセスパタンが更新される可能性がある。従って、このような場合は、リフレッシュの発行状況が先行リフレッシュ状態であるか遅延リフレッシュ状態であるかに応じて、リフレッシュを発行するか否かを切り替える。
図７は、ＬＰＤＤＲ４における、バンク指定のリフレッシュの制約を説明する図である。ＬＰＤＤＲ４でバンク指定のリフレッシュが可能になったが、指定するバンクの順番に制約が存在する。ＬＰＤＤＲ４では、リフレッシュのバンクは指定できるが、各バンクを均等にリフレッシュする必要がある。そのため、全バンクを１回リフレッシュしないと、各バンクは２回目のリフレッシュを発行できないという制約が有る。８バンク構成のＤＲＡＭにおいては、あるバンクに着目すると、最短で、２回連続で同じバンクをリフレッシュできる（タイミング７００）。ただし、このように２回連続で同じバンクをリフレッシュした場合は、その次のリフレッシュは最短で８回後（タイミング７０１）になる。
図８は、リフレッシュ管理テーブルの例を示す図である。リフレッシュ管理テーブルは、上述のＬＰＤＤＲ４のバンク指定のリフレッシュの制約を満たすために利用される。図８に示されるように、あるバンクのリフレッシュを発行すると、当該バンクのフラグをセット（フラグ＝１）するように構成され、フラグがセットされていない（フラグ＝０である）バンクから、次のリフレッシュバンクを選択する。なお、全バンクにリフレッシュを発行し、全バンクのフラグがセット（フラグ＝１）された場合は、全バンクのフラグはリセットされ、全バンクに対してリフレッシュを発行できる状態になる。
図９は、リフレッシュ生成部が有するリフレッシュ状態カウンタを説明する図である。リフレッシュ状態カウンタは、ＤＲＡＭに対するリフレッシュ発行状況が、先行リフレッシュ状態であるか、遅延リフレッシュ状態であるかを検知するためのカウンタである。図９に示すように、リフレッシュ状態カウンタは、リフレッシュコマンドをＤＲＡＭに発行するとカウントアップし、リフレッシュ期間が経過するとカウントダウンするよう構成されている。すなわち、カウンタ値がプラス値を示す場合は、先行リフレッシュ状態であり、カウンタ値がマイナス値を示す場合は、遅延リフレッシュ状態である。
図１０は、リフレッシュ生成部が実行するリフレッシュ要求生成のフローチャートである。当該フローは、現在リフレッシュ実行中ではない場合に開始される。
Ｓ１０００では、リフレッシュ生成部は、先行リフレッシュ回数が所定回数以上であるか否かを判定し、所定回数以上である場合は判定を繰り返す。先行リフレッシュ回数が所定回数未満になるとＳ１００１に進む。これは、ＤＲＡＭ仕様により、先行リフレッシュ回数は定められており、先行リフレッシュ回数が所定回数以上であれば、リフレッシュを停止する必要があるためである。なお、上述のように、リフレッシュ生成部は、リフレッシュ状態カウンタにより、現在のリフレッシュ発行状況が、先行リフレッシュ状態か、遅延リフレッシュ状態かを認識している。
Ｓ１００１では、リフレッシュ生成部は、遅延リフレッシュ回数が所定回数以上であるか否かを判定し、所定回数以上である場合はＳ１００２に進み、所定回数未満である場合はＳ１００４に進む。これは、ＤＲＡＭ仕様により、遅延リフレッシュ回数も定められているためである。
Ｓ１００２では、リフレッシュ生成部は、リフレッシュバンクを決定して、決定したバンクを強制リフレッシュ実施バンクとして記憶する。リフレッシュバンクを決定する際には、図８で説明したリフレッシュ管理テーブルを確認し、フラグがセットされていない（フラグ＝０である）バンクの中から１つのバンクを選択する。そして、Ｓ１００３では、決定したバンクに対するリフレッシュ要求を生成する。
遅延リフレッシュ回数が、所定回数未満の場合（Ｓ１００１でＮｏ）は、リフレッシュコマンド発行を急ぐ必要はなく、メモリアクセスに影響のない範囲でリフレッシュを発行すればよい。
Ｓ１００４では、リフレッシュ生成部は、図６を用いて説明したアクセスパタンを確認し、リフレッシュ期間内のアクセスパタンがわかっているか否かを判定する。リフレッシュ期間内のアクセスパタンがわからない場合はＳ１００５に進み、わかっている場合はＳ１００９に進む。
Ｓ１００５では、リフレッシュ生成部は、先行リフレッシュ状態であるか否か確認する。これは、リフレシュを発行した後で、リフレッシュを実行中のバンクへのメモリアクセス要求を受信する場合を考慮する必要があるからである。先行リフレッシュ状態である場合は、リフレッシュ要求を生成しない。一方で、遅延リフレッシュ状態の場合はＳ１００６に進む。
Ｓ１００６では、リフレッシュ生成部は、図６で説明したリフレッシュ候補があるか否かを確認する。リフレッシュ候補がある場合はＳ１００７に進み、リフレッシュ候補がない（フラグ＝０のバンクが無い）場合はリフレッシュ要求を生成しない。
Ｓ１００７では、リフレッシュ生成部はリフレッシュバンクを決定し、Ｓ１００８では、リフレッシュ生成部は決定したバンクに対するリフレッシュ要求を生成する。この場合のリフレッシュ候補は、図８で説明したリフレッシュ管理テーブルを確認し、フラグがセットされていない（フラグ＝０である）バンクである必要がある。ここで、複数のリフレッシュ候補から、リフレッシュバンクを決定するときに、遅延リフレッシュ状態で強制リフレッシュを発行したバンクを優先してもよい。これは、過去に強制リフレッシュを発行したバンクを優先してリフレッシュすることで、再び同じバンクに強制リフレッシュを発行することを避け、特定のバンクのメモリアクセスがリフレッシュの影響をうけることを抑制するためである。
リフレッシュ期間内のアクセスパタンがわかっている場合（Ｓ１００４でＹｅｓ）は、先行リフレッシュか、遅延リフレッシュかによって処理を変える必要はない。
Ｓ１００９では、リフレッシュ生成部は、リフレッシュ候補があるか否かを確認する。リフレッシュ候補がある場合はＳ１０１０に進み、リフレッシュ候補がない（フラグ＝０のバンクが無い）場合はリフレッシュ要求を生成しない。
Ｓ１０１０では、リフレッシュ生成部はリフレッシュバンクを決定し、Ｓ１０１１では、リフレッシュ生成部は決定したバンクに対するリフレッシュ要求を生成する。この場合のリフレッシュ候補も、図８で説明したリフレッシュ管理テーブルを確認し、フラグがセットされていない（フラグ＝０である）バンクである必要がある。また、ここでも、複数のリフレッシュ候補から、リフレッシュバンクを決定するときに、遅延リフレッシュ状態で強制リフレッシュを発行したバンクを優先してもよい。
以上説明したとおり第１実施形態によれば、メモリアクセスするバンクとリフレッシュバンクが重ならないようにリフレッシュ候補のバンクを決定し、バンク指定のリフレッシュを行う。この構成により、より効率的なメモリアクセスが可能となり、リフレッシュに起因するメモリアクセス性能の低下を抑制することが可能となる。
（第２実施形態）
第２実施形態では、リフレッシュ候補の他の決定手法について説明する。具体的には、アクセスパタンに基づいて各時間期間のリフレッシュ候補を決定し、リフレッシュを優先するバンクを決定する形態について説明する。
＜装置構成＞
図１１は、第２実施形態に係るＤＲＡＭ制御装置１１００の構成を示す図である。ＤＲＡＭ制御装置１１００は第１実施形態（図３）と類似しているが、アクセスパタン生成部３０５の替わりにアクセスパタン格納部１１０６を含む点、リフレッシュ生成部１１０７がコマンド格納部１１０３の情報を取得する点、が主に異なる。
アクセスパタン格納部１１０６は、コマンド格納部１１０３に格納されたアクセスコマンドを監視して、繰り返し発生するアクセスパタンを抽出して記憶する。
リフレッシュ生成部１１０７は、リフレッシュ要求を生成する。具体的には、リフレッシュタイマ１１０５が通知する平均リフレッシュ期間、アクセスパタン格納部１１０６に記憶されたアクセスパタン、コマンド格納部１１０３に記憶されたアクセスコマンド、を比較して、リフレッシュ要求を生成する。
すなわち、第２実施形態では、リフレッシュ生成部１１０７は、アクセスパタン格納部１１０６に格納されたアクセスパタンを更に使用してリフレッシュ候補を決定する。
図１２は、アクセスパタン格納部１１０６の構成を説明する図である。アクセスパタン格納部１１０６は、アクセスパタン候補生成部１２００及びアクセスパタン記録部１２０６を有する。アクセスパタン候補生成部１２００は、コマンド格納部を監視してアクセスパタンの候補を生成する。また、アクセスパタン記録部１２０６は、アクセスパタン候補生成部１２００が生成したアクセスパタン候補を受信して、アクセスパタンを記録する。
アクセスパタン候補生成部１２００は、アクセスパタン候補制御部１２０１と、アクセスパタン候補バッファ１２０２で構成されている。アクセスパタン候補バッファ１２０２は、Ｎ個の記録領域を有する。各記録領域は、転送ＩＤ１２０３、アクセスコマンド１２０４と、カウンタ１２０５を記憶する。カウンタ１２０５は、記録した転送ＩＤの転送が途切れてからの時間を計測するダウンカウンタである。
アクセスパタン記録部１２０６は、記録制御部１２０７と、アクセスパタンバッファ１２０８で構成されている。アクセスパタンバッファ１２０８は、Ｍ個の記録領域を有する。各記録領域は、転送ＩＤ１２０９、アクセスパタン一致フラグ１２１０、アクセスパタン１２１１を記憶する。
＜装置の動作＞
図１３は、アクセスパタン候補生成部１２００が実行する処理のフローチャートである。図１３（Ａ）は、アクセスパタン候補を格納する、アクセスパタン候補バッファを決定するフローを示す。また、図１３（Ｂ）は、記録開始を指示された、アクセスパタン候補バッファ１２０２の記録領域への記録動作を説明する図である。
Ｓ１３００では、アクセスパタン候補制御部１２０１は、最初にバッファの空きがあるかを確認する。バッファの空きがなければ、繰り返し確認を実行し空くまで待機する。バッファの空きが出来たら、Ｓ１３０１に進む。Ｓ１３０１では、アクセスパタン候補制御部１２０１は、転送ＩＤが変化したか否かを判定する。転送ＩＤが変化していなければ、繰り返し判定を実行し変化するまで待機する。転送ＩＤが変化したら、Ｓ１３０２に進む。Ｓ１３０２では、アクセスパタン候補制御部１２０１は、アクセスコマンドを記録するバッファを選択する。Ｓ１３０３では、アクセスパタン候補制御部１２０１は、選択した記録領域に対して、記録開始を指示する。
Ｓ１３５０では、アクセスパタン候補バッファ１２０２は、アクセスコマンド記録開始の指示を受けると、最初に発生しているアクセスの転送ＩＤを記録する。Ｓ１３５１では、アクセスパタン候補バッファ１２０２は、発生しているアクセスコマンドを順次記録してゆく。アクセスコマンドの記録は、記録した転送ＩＤのアクセスが途切れない限り継続する。ここでは、アクセスされるバンク、リードとライトのどちらか、発生する転送の転送長を記録する。Ｓ１３５２では、アクセスパタン候補バッファ１２０２は、記録した転送ＩＤのアクセスが途切れたか否かを判定する。途切れた場合はＳ１３５３に進み、途切れていない場合はＳ１３５１に戻り記録を続ける。ここで、「記録した転送ＩＤのアクセスが途切れる」状態とは、「異なる転送ＩＤのアクセスに切り替わった場合」と、「アクセスがなくなる場合」、の２通りを含む。
Ｓ１３５３では、アクセスパタン候補バッファ１２０２は、記録した転送ＩＤのアクセスが途切れたことを記録する。Ｓ１３５４では、アクセスパタン候補バッファ１２０２は、ダウンカウンタをリセットし、ダウンカウントを開始する。
Ｓ１３５５では、アクセスパタン候補バッファ１２０２は、ダウンカウンタのカウント値が０になるとアクセスコマンドの記録を終了しＳ１３５７に進む。ダウンカウンタのカウント値が０になる前に、記録した転送ＩＤの転送が再開した場合（Ｓ１３５６でＹｅｓ）と、アクセスの記録（Ｓ１３５１）に戻る。
Ｓ１３５７では、アクセスパタン候補バッファ１２０２は、アクセスコマンドの記録を停止して、アクセスパタン候補の生成を開始する。まず、記録したアクセスコマンドに、同じアクセスコマンドの繰り返しがあるかを判定する。同じアクセスコマンドの繰り返しがある場合はＳ１３５８に進み、繰り返しが無い場合はＳ１３５９に進む。Ｓ１３５８では、アクセスパタン候補バッファ１２０２は、繰り返し発生しているアクセスコマンドを抽出する。Ｓ１３５９では、アクセスパタン候補バッファ１２０２は、記録した転送ＩＤの最後に発生したアクセスコマンドまでを抽出する。
Ｓ１３６０では、アクセスパタン候補バッファ１２０２は、抽出された１以上のアクセスコマンドからなるシーケンスがアクセスパタン候補になるか否かを判定する。抽出されたシーケンスに対応するアクセス時間が短い場合など、アクセスと同時に実行するリフレッシュを判定できないと判断した場合は、アクセスパタン候補にならないと判断する。アクセスパタン候補になると判定した場合はＳ１３６２に進み、アクセスパタン候補にならないと判定した場合はＳ１３６１に進む。Ｓ１３６１では、アクセスパタン候補バッファ１２０２は、アクセスパタン候補なしとして、記録した情報をクリアして終了する。Ｓ１３６２では、アクセスパタン候補バッファ１２０２は、抽出されたシーケンスをアクセスパタン候補として決定し、記録した情報をクリアして終了する。
図１４は、記録されたアクセスコマンドとアクセスパタン候補の関係を説明する図である。図１４（Ａ）で示すアクセスコマンドのシーケンスが記録された場合、アクセスコマンドの繰り返しは発生していないので、最後に記録された「アクセスが途切れる」部分を削除したシーケンス部分を、アクセスパタン候補とする。図１４（Ｂ）で示すアクセスコマンドのシーケンスが記録された場合、アクセスコマンドの繰り返しが発生しているので、この繰り返し発生するシーケンス部分をアクセスパタン候補とする。
図１５は、記録制御部１２０７が実行する処理のフローチャートである。
Ｓ１５００では、記録制御部１２０７は、決定されたアクセスパタン候補をアクセスパタンバッファ１２０８に格納する前に、アクセスパタン候補に含まれるアクセスコマンドのシーケンスをアクセスパタンの形式に変換する。シーケンスに含まれる各アクセスコマンドは、図４を参照して説明したアクセスコマンドの形式で記録されている。すなわち、アクセスコマンドは、コマンド（リードとライトのどちらであるかを示す情報）、バンク、転送長、転送ＩＤを含んでいる。また、「記録した転送ＩＤのアクセスが途切れる」ことが合わせて記録されている。そこで、これら情報を使用して、アクセスパタン候補に含まれるアクセスコマンドのシーケンスをアクセスパタンの形式に変換する。図１６を参照して後述するが、アクセスパタンは、アクセスされるバンクとアクセス時間、「アクセスが途切れる」タイミングの情報、を含む。ここで示したアクセスパタンの形式は一例であり、他の形式を用いてもよい。例えば、更にアドレス情報を考慮することで、アクセスパタンの精度を上げることも可能である。
Ｓ１５０１では、記録制御部１２０７は、新規に生成されたアクセスパタン候補の転送ＩＤのアクセスパタンがアクセスパタンバッファ１２０８に記録済みかどうか確認する。記録済み（一致する転送ＩＤが既に記録されている）の場合はＳ１５０２に進み、記録されていない場合はＳ１５０６に進む。
Ｓ１５０２では、記録制御部１２０７は、記録されているアクセスパタンと、Ｓ１５００での変換で得られたアクセスパタンを比較する。Ｓ１５０３では、記録制御部１２０７は、２つのアクセスパタンが一致するか否かを判定する。一致する場合はＳ１５０４に進み、一致しない場合はＳ１５０５に進む。Ｓ１５０４では、記録制御部１２０７は、アクセスパタン一致フラグをセット（フラグ＝１）して終了する。このように、アクセスパタン一致フラグは、記録したアクセスパタンが複数回発生したことを示す。一方、Ｓ１５０５では、記録制御部１２０７は、該当の転送ＩＤのアクセスパタンを消去して、Ｓ１５００での変換で得られたアクセスパタンを記録せずに終了する。
Ｓ１５０６では、記録制御部１２０７は、アクセスパタンバッファに空きがあるか否かを確認する。空きがあればＳ１５０８に進み、空きが無ければＳ１５０７に進む。Ｓ１５０７では、記録制御部１２０７は、消去する記録領域を決定し記録領域のデータを消去する。例えば、記録されているアクセスパタンの中で、途切れずに記録されたアクセスが相対的に短いアクセスパタンを消去する。Ｓ１５０８では、記録制御部１２０７は、アクセスパタンを記録領域に記録して終了する。アクセスパタンを記録するときには、アクセスパタン一致フラグをセットしない（フラグ＝０）。
図１６は、アクセスパタンバッファ１２０８に記録される情報を説明する図である。図示されるように、格納される情報は、転送ＩＤ１６００、アクセスパタン一致フラグ１６０２、アクセスパタン１６０１を含む。上述したように、アクセスパタン１６０１は、アクセスされるバンクとアクセス時間、「（該当する転送ＩＤの）アクセスが途切れる」タイミングの情報、を含む。リフレッシュ候補を抽出する際には、アクセスパタン一致フラグがセットされた（フラグ＝１の）転送ＩＤのアクセスパタンだけを使用する。
なお、図１６は一例であり、アクセスパタン一致フラグの代わりにパタン一致回数カウンタを使用してもよい。例えば、パタン一致回数カウンタは、アクセスパタン記録時にクリアされ、変換により得られたアクセスパタンと記録済みのアクセスパタンとが一致する場合にカウントアップする。この場合、所定の回数発生したアクセスパタンをリフレッシュ候補の抽出に使用する制御が可能になる。また、アクセスパタンバッファの記録領域に空きが無い場合に、記録済みの記録領域を選択してデータを消去する必要があるが、パタン一致カウンタのカウント値が小さいアクセスパタンを選択する制御も可能になる。
図１７は、第２実施形態におけるリフレッシュ候補の抽出方法を説明する図である。記録されたアクセスパタンには、該当する転送ＩＤの転送が始まってから終わるまでの全期間のアクセスのパタンが記録されている。リフレッシュ生成部１１０７は、記録されたアクセスパタンが、現在どこまで進んでいるのかを、コマンド格納部１１０３を監視することで認識する。第２実施形態では、第１実施形態と比較して、より長い時間のアクセスパタンが生成できるため、これから発行する複数のリフレッシュに対するリフレッシュ候補から、リフレッシュを優先するバンク（以下、リフレッシュ優先）を決定する。
図１７に示すアクセスパタンは、アクセスパタンの記録領域に記録されたアクセスパタンから、すでに実行したアクセス分を削除することにより生成される「今後発生するアクセスパタン」を示したものである。
まず、メモリアクセスと重ならないリフレッシュ候補を決定する。ここでは、アクセスパタンを、リフレッシュ時間で分割して、各時間期間におけるリフレッシュ候補を生成する。なお、記録した転送ＩＤのアクセスが途切れる場合、それ以降の、リフレッシュ候補は生成しない。記録した転送ＩＤのアクセスが途切れない限り、次のリフレッシュ時間に発生するアクセスを確認して、リフレッシュ候補を生成し続ける。そのため、図１７では、リフレッシュ候補１７００〜１７０２が生成される（リフレッシュ候補１７０４は「なし」）。
次に、リフレッシュ候補１７００の中から、リフレッシュ優先のバンク１７０３を決定する。これは、リフレッシュを後回しにしても、後のタイミングでリフレッシュできる可能性のあるバンクを除外することにより生成する。リフレッシュ候補１７００に含まれるバンクのうち、バンク４、５、６は、次のタイミングでリフレッシュできる可能性があり、バンク０、１、２は、更にその次のタイミングでリフレッシュできる可能性がある。よって、最初のリフレッシュタイミングでのみリフレッシュ候補になる、バンク３、７をリフレッシュ優先のバンクとする。
図１８は、第２実施形態におけるリフレッシュ抽出のフローチャートである。
Ｓ１８００では、リフレッシュ生成部１１０７は、パラメータＮを初期化する（Ｎ＝０）。パラメータＮは、図１７に示すような各時間期間を示すためのパラメータである。各時間期間の幅はリフレッシュ時間に相当する。Ｓ１８０１では、リフレッシュ生成部１１０７は、リフレッシュ時間までのアクセス情報があるか確認する。リフレッシュ時間までのアクセス情報が記録されていない場合や、リフレッシュ時間までに、記録した転送ＩＤのアクセスが途切れる場合（Ｓ１８０１でＮｏ）はＳ１８０２に進む。リフレッシュ時間までのアクセス情報がある場合は、Ｓ１８０３に進む。Ｓ１８０２では、リフレッシュ生成部１１０７は、リフレッシュ候補、リフレッシュ優先なしと判定し、処理を終了する。
Ｓ１８０３では、リフレッシュ生成部１１０７は、（Ｎ＋１）個目の時間期間（Ｎ×リフレッシュ時間〜（Ｎ＋１）×リフレッシュ時間）でアクセスされるバンクを調査する。たとえば、図１７の例では、１回目のループ（Ｓ１８０３〜Ｓ１８０６）では、１個目の時間期間（時刻０から１リフレッシュ時間経過後の時刻）においてバンク０へのアクセスがあると判定される。
Ｓ１８０４では、リフレッシュ生成部１１０７は、アクセスされないバンクを、（Ｎ＋１）個目の時間期間でのリフレッシュ候補として決定する。たとえば、図１７の例では、１回目のループでは、１個目の時間期間においてバンク１〜７の７個がリフレッシュ候補として決定される。
Ｓ１８０５では、リフレッシュ生成部１１０７は、パラメータＮをインクリメント（１加算）する。Ｓ１８０６では、リフレッシュ生成部１１０７は、次の時間期間においてアクセス情報があるか否かを確認する。すなわち、アクセスが途切れているか否かを確認する。次の時間期間においてアクセス情報がある場合はＳ１８０３に戻り、次の時間期間でのリフレッシュ候補を決定する。このように、パラメータＮを加算しながら、他ＩＤの転送の割り込みも無く、記録した転送ＩＤのアクセスがある限り、リフレッシュ候補の決定を繰り返す。たとえば、図１７の例では、１回目及び２回目のループにおいては後続の時間期間においてアクセス情報があるため次のループに進むが、３回目のループにおいては後続の時間期間においてアクセス情報がないためＳ１８０７に進む。
Ｓ１８０７では、リフレッシュ生成部１１０７は、各時間期間に対して決定されたリフレッシュ候補に基づいて、リフレッシュ優先のバンクを決定し、処理を終了する。たとえば、図１７の例では、３つの時間期間におけるリフレッシュ候補に基づいて、リフレッシュ優先のバンクとしてバンク３，７を決定する。なお、１つのリフレッシュ候補だけからリフレッシュ優先バンクを決定する場合は、リフレッシュ候補とリフレッシュ優先とを同じにしてもよい。
以上説明したとおり第２実施形態によれば、第１実施形態と同様にリフレッシュ候補の中からリフレッシュバンクを決定する。特に、第２実施形態では、各時間期間のリフレッシュ候補に基づいてリフレッシュ優先のバンクを決定し、リフレッシュ優先のバンクからリフレッシュバンクを決定する。この構成により、より効率的なメモリアクセスが可能となり、リフレッシュに起因するメモリアクセス性能の低下を抑制することが可能となる。
なお、上述の説明では、アクセスパタンバッファに設定するアクセスパタンを、アクセスパタン候補生成部１２００が生成するアクセスパタン候補から生成すると説明した。しかし、他の手法、例えば、レジスタアクセス等の方法でユーザがアクセスパタンバッファを直接設定してもよい。
また、上述の説明では、転送ＩＤに関連付けて繰り返し発生するアクセスパタンを記録し、メモリアクセスするバンクとリフレッシュバンクが重ならないリフレッシュ候補のバンクを決定した。ただし、転送ＩＤごとに常に同じアクセス要求が行われる場合は、アクセスパタンが生成されるが、転送ＩＤに対して、異なるアクセス要求が発生する場合も考えられる。その場合は、アクセス要求ごとに異なる転送ＩＤが生成されるように転送ＩＤを変換する外部ロジックをイニシエータとＤＲＡＭ制御装置の間に配置することで対応可能である。
また、転送ＩＤに関連させて記憶するアクセスパタンの情報を追加することで、同一の転送ＩＤに対して２種類のアクセスパタンを記録するようにしてもよい。例えば、同じ転送ＩＤで２種類のアクセス要求が発行される場合に、最初にアクセスされるアドレスが異なる場合は、最初のアクセス要求のアドレスを記録する。これにより、同一転送ＩＤの２種類のアクセスパタンを区別して管理することが可能となる。
また、記録した転送ＩＤの転送が開始されると、すぐにリフレッシュ候補を決定せずに、記録したアクセスパタン通りの転送が発生しているかを一定の期間確認した後に、リフレッシュ候補を決定するフローにしてもよい。これにより、記録したアクセスパタン以外のアクセスが発生した場合に、メモリアクセスするバンクとリフレッシュバンクが重なることを防止できる。
（第３実施形態）
第３実施形態では、リフレッシュ候補の更に他の決定手法について説明する。具体的には、バンクごとのリードコマンドとライトコマンドの合計数に基づいてリフレッシュを優先するバンクを決定する形態について説明する。また、バンク指定のリフレッシュを実行中か否かで、メモリアクセス要求の発行順の制御方法を切り替える形態について説明する。
＜装置構成＞
図１９は、第３実施形態に係るＤＲＡＭ制御装置１９００の構成を示す図である。ＤＲＡＭ制御装置１１００は第１実施形態（図３）と類似しているが、アクセスパタン生成部３０５が存在しない点、リフレッシュ生成部１９０６がコマンド格納部１９０３の情報を取得する点、が主に異なる。また、コマンド格納部１９０３は、リフレッシュ生成部１９０６とコマンド発行部１９０４との間の通信を確認可能に構成される。
コマンド格納部１９０３は、リフレッシュ生成部１９０６が生成したリフレッシュ要求と、コマンド発行部１９０４が通知するリフレッシュ応答を監視して、リフレッシュ実行中のバンクを認識するよう構成されている。コマンド格納部１９０３は、バスＩ／Ｆ１９０２が生成するアクセスコマンドを複数個保持するバッファを有する。コマンド格納部１９０３は、リフレッシュの実行状況を含むＤＲＡＭ１９０１の状態やメモリアクセス要求の緊急度に応じて、コマンドの発行順を制御する。コマンド格納部１９０３は、バッファにアクセスコマンドが格納されると、コマンド発行部１９０４に対してアクセスコマンドが準備できたことを通知し、コマンド発行部１９０４の応答に応じて、アクセスコマンドをコマンド発行部１９０４に送信する。
リフレッシュ生成部１９０６は、リフレッシュ要求を生成する。具体的には、リフレッシュタイマ１９０５が通知する平均リフレッシュ期間、及びコマンド格納部１９０３に記憶されたアクセスコマンドに応じて、バンク指定のリフレッシュ要求を生成する。
コマンド発行部１９０４は、コマンド格納部１９０３からローアドレス単位のアクセスコマンドを受信して、応答を送信する。受信したローアドレス単位のアクセスコマンドから、ＤＲＡＭ１９０１をアクセスするための、ＤＲＡＭアクセスコマンドを生成する。また、リフレッシュ生成部１９０６が生成したバンク単位のリフレッシュ要求に応じて、ＤＲＡＭ１９０１をリフレッシュするためのリフレッシュコマンドを生成する。また、コマンド発行部１９０４は、ＤＲＡＭアクセスコマンド及びリフレッシュコマンドの発行タイミングを調整して、ＤＲＡＭ３０１にＤＲＡＭコマンドを発行する。リフレッシュコマンドを発行した際は、リフレッシュ生成部１９０６に対してリフレッシュ応答を送信する。
＜装置の動作＞
図２０は、第３実施形態におけるリフレッシュ要求生成のフローチャートである。当該フローは、現在リフレッシュ実行中ではない場合に開始される。リフレッシュ生成部１９０６は、図９で説明したリフレッシュ状態カウンタにより、現在のリフレッシュ発行状況が、先行リフレッシュ状態か、遅延リフレッシュ状態かを認識している。
Ｓ２０００では、リフレッシュ生成部は、先行リフレッシュ回数が所定回数以上であるか否かを判定し、所定回数以上である場合は判定を繰り返す。先行リフレッシュ回数が所定回数未満になるとＳ２００１に進む。
Ｓ２００１では、リフレッシュ生成部は、コマンド格納部に格納されているアクセスコマンドの、アドレス情報及びバースト長の情報から、バンクごとに、発行するリードコマンドとライトコマンドの合計数を計算する。すなわち、アクセスコマンド（リードコマンドとライトコマンド）による各バンクへのアクセス回数を計算する。
Ｓ２００２では、リフレッシュ生成部は、リフレッシュ候補を決定する。より具体的には、リフレッシュ候補を、バンクごとに計算した、注目バンク以外のバンクに対するリードコマンドとライトコマンドの合計数によって決定する。
Ｓ２００３では、リフレッシュ生成部は、リフレッシュ候補があるか否かを判定する。リフレッシュ候補がある場合はＳ２００７に進み、無い場合は、リフレッシュの発行を待つか、リフレッシュを発行するかを判断する必要があるためＳ２００４に進む。
Ｓ２００４では、リフレッシュ生成部は、遅延リフレッシュ回数が所定回数以上かどうかを判定する。これは、ＤＲＡＭ仕様により、遅延リフレッシュ回数が定められているためである。遅延リフレッシュ回数が所定回数以上であればＳ２００５に進み、所定回数未満であればリフレッシュコマンド発行を急ぐ必要はなく、リフレッシュ要求を生成せずに処理を終了する。
Ｓ２００５では、リフレッシュ生成部は、リフレッシュバンクを決定して、決定したバンクを強制リフレッシュ実施バンクとして記憶する。ここで、リフレッシュバンクを決定する際には、図８で説明したリフレッシュ管理テーブルを確認し、フラグがセットされていない（フラグ＝０である）バンクの中から、１つのバンクを選択する。
Ｓ２００６では、リフレッシュ生成部は、リフレッシュバンクに対して、リフレッシュ要求を生成し、コマンド発行部に通知する。そして、応答を待ち、処理を終了する。
Ｓ２００７では、リフレッシュ生成部は、リフレッシュ候補がリフレッシュ可能か否かを判定する。当該判定は、図８で説明したリフレッシュ管理テーブルを確認し、フラグがセットされていない（フラグ＝０である）バンクか否かに基づいて行う。リフレッシュ可能である場合はＳ２００８に進み、リフレッシュが不可能である場合は遅延リフレッシュを発行する必要があるかを判定するためにＳ２００４に進む。
Ｓ２００８では、リフレッシュ生成部は、リフレッシュバンクを決定する。なお、遅延リフレッシュ状態で強制リフレッシュを発行したバンクを優先してもよい。これは、過去に強制リフレッシュを発行したバンクを優先してリフレッシュすることで、再び同じバンクに強制リフレッシュを発行することを避け、特定のバンクのメモリアクセスがリフレッシュの影響をうけることを抑制するためである。
Ｓ２００９では、リフレッシュ生成部は、リフレッシュバンクに対して、リフレッシュ要求を生成し、コマンド発行部に通知する。そして、応答を待ち、処理を終了する。
図２１は、第３実施形態におけるリフレッシュ候補の決定方法を説明する図である。
リフレッシュ生成部は、コマンド格納部に格納されているアクセスコマンドのアドレス情報及びバースト長の情報から、バンクごとに、リードコマンドとライトコマンドの合計数２１０１を計算する。同様に、バンクごとに、他のバンクのリードコマンドとライトコマンドの合計数２１０２を計算する。図２１の例では、バンク０以外（すなわちバンク１〜バンク７）にアクセスするリードコマンドとライトコマンドの合計数は「５４」である。最後に、リフレッシュ生成部は、リフレッシュの優先度２１０３を決定する。
例えば、あるバンクのリフレッシュ実行中に、並行して他のバンクへ発行可能なリードコマンドとライトコマンドの数が「５０」であるとする。その場合、他のバンクへのリードコマンドとライトコマンドの合計数が５０を超えるバンクをリフレッシュバンクにすると、リフレッシュと並行して当該他のバンクのリードコマンドとライトコマンドを絶え間なく発行することが可能となる。つまり、リフレッシュのメモリアクセス性能の低下を抑制することができる。よって、他バンクのリードコマンドとライトコマンドの数が５０より多いバンクがリフレッシュ候補となる。
また、リフレッシュ候補（コマンドの合計数が５０を超えるバンク）が複数存在する場合、他バンクへのリードコマンドとライトコマンドの数がより多いバンクの優先度が高くなる。図２１の例では、リフレッシュ候補のうち、他バンクへのリードコマンドとライトコマンドの合計数が最大である「バンク２」の優先度が最も高い。また、リフレッシュ候補の中で合計数が最小である「バンク３」の優先度が低くなる。バンク１、４、７は、リフレッシュの途中で発行可能なリードコマンドとライトコマンドを全て発行してしまい、リフレッシュが終わるまで、リードコマンドとライトコマンドが発行できなくなる可能性があるため、リフレッシュ候補にはならない。
なお、コマンド格納部のバッファが空になった場合は、メモリアクセスがない状態となるため、リフレッシュによるメモリアクセス性能の低下を考慮する必要がないので、全バンクをリフレッシュ候補とする。
図２２は、第３実施形態におけるアクセスコマンドの発行順制御のフローチャートである。ＤＲＡＭ制御装置では、受信したメモリアクセス要求の順番を入れ替える機能を備えるものがある。これは、ＤＲＡＭアクセスの効率を向上する目的や、緊急度に応じたメモリアクセス要求を実現する目的で利用される。そこで、第３実施形態では、バンク指定のリフレッシュを実行中か否かで、メモリアクセス要求の発行順の制御方法を切り替える。本フローは、コマンド発行部に対してアクセスコマンドが格納されたことを通知する際と、ＤＲＡＭコマンドの発行によりＤＲＡＭの状態が変わった場合に開始される。
Ｓ２２００では、コマンド格納部は、リフレッシュ生成部とコマンド発行部のリフレッシュ要求、応答を監視してバンク指定のリフレッシュを実行中かどうか認識する。バンク指定のリフレッシュを実行中の場合はＳ２２０１に進み、バンク指定のリフレッシュを実行中でない場合はＳ２２０２に進む。
Ｓ２２０１では、コマンド格納部は、コマンド発行部に対して、アクセスコマンドの発行順制御を、リフレッシュバンク以外のバンクに対するメモリアクセス要求を優先するように制御する。すなわち、リフレッシュバンクに対するメモリアクセス要求を出力しないようにする。Ｓ２２０２では、コマンド格納部は、コマンド発行部に対して、アクセスコマンドの発行順制御を、全てのメモリアクセス要求を対象とするように制御する。
アクセスコマンドの発行順制御においては、メモリアクセス性能が低下しないメモリアクセス要求を優先するが、緊急度の高いメモリアクセス要求を優先してもよい。
以上説明したとおり第３実施形態によれば、メモリアクセスに影響がないバンクを選択してバンク指定のリフレッシュを行う。また、リフレッシュ実行状況に応じて、メモリアクセス要求の順番を入れ替える。この構成により、より効率的なメモリアクセスが可能となり、リフレッシュに起因するメモリアクセス性能の低下を抑制することが可能となる。
（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
３００ ＤＲＡＭ制御装置； ３０１ ＤＲＡＭ； ３０２ バスインターフェース； ３０３ コマンド格納部； ３０４ コマンド発行部； ３０５ アクセスパタン生成部； ３０６ リフレッシュタイマ； ３０７ リフレッシュ生成部

Claims (11)

  1. 複数のバンクで構成されるＤＲＡＭへのアクセスを制御するメモリ制御装置であって、
    前記ＤＲＡＭに対するアクセス要求に応じてアクセスコマンドを生成しバッファに格納する第１の生成手段と、
    前記ＤＲＡＭに対するバンク指定のリフレッシュ要求を生成する第２の生成手段と、
    前記バッファに格納されたアクセスコマンドと、前記第２の生成手段により生成されたリフレッシュ要求と、に基づいて、ＤＲＡＭコマンドを前記ＤＲＡＭに発行する発行手段と、
    を有し、
    前記第２の生成手段は、前記バッファに格納された１以上のアクセスコマンドによる前記ＤＲＡＭの各バンクへのアクセス時間に基づいて、前記リフレッシュ要求を行うバンクを決定する
    ことを特徴とするメモリ制御装置。
  2. 前記バッファに格納された１以上のアクセスコマンドによる前記ＤＲＡＭの各バンクへのアクセス順序及びアクセス時間を示すアクセスパタンを生成する第３の生成手段を更に有し、
    前記第２の生成手段は、前記アクセスパタンとリフレッシュに要するリフレッシュ時間とに基づいて前記リフレッシュ要求を行うバンクの候補を決定する
    ことを特徴とする請求項１に記載のメモリ制御装置。
  3. 前記第２の生成手段は、前記アクセスパタンにおける前記リフレッシュ時間に相当する時間期間においてアクセスが発生しないバンクを、該時間期間における前記候補として決定する
    ことを特徴とする請求項２に記載のメモリ制御装置。
  4. 前記第３の生成手段により生成された１以上のアクセスパタンを格納する格納手段を更に有し、
    前記第２の生成手段は、前記第３の生成手段により新規に生成されたアクセスパタンが先行して前記格納手段に格納された何れかのアクセスパタンと一致する場合、該一致するアクセスパタンにおいて、それぞれが前記リフレッシュ時間に相当する複数の時間期間において前記候補を決定し、前記複数の時間期間それぞれにおいて決定した前記候補に基づいて、前記複数の時間期間のうち最初の時間期間において優先して前記リフレッシュ要求を行うバンクを決定する
    ことを特徴とする請求項２に記載のメモリ制御装置。
  5. 前記第２の生成手段は、前記バッファに格納された１以上のアクセスコマンドによる前記ＤＲＡＭの各バンクへのアクセス回数を計算し、各バンクについて注目バンク以外のバンクに対するアクセス回数の合計数を計算し、該合計数が所定回数を超えるバンクを前記リフレッシュ要求を行うバンクの候補として決定する
    ことを特徴とする請求項１に記載のメモリ制御装置。
  6. 前記第２の生成手段は、前記候補となるバンクが複数ある場合、前記合計数が大きいバンクに対してリフレッシュ要求を行う優先度を高く設定する
    ことを特徴とする請求項５に記載のメモリ制御装置。
  7. 前記所定回数は、リフレッシュを実行した際に並行して他のバンクに対して発行可能なコマンドの数である
    ことを特徴とする請求項５又は６に記載のメモリ制御装置。
  8. 前記バッファは、前記ＤＲＡＭにおいて現在リフレッシュを実行しているバンクを確認可能に構成されており、
    前記バッファは、該バッファに格納されたアクセスコマンドのうち、現在リフレッシュを実行しているバンクに対するアクセスコマンドを出力しないように構成される
    ことを特徴とする請求項５乃至７の何れか１項に記載のメモリ制御装置。
  9. 前記バッファは、前記第２の生成手段と前記発行手段との間の通信を確認することにより、前記ＤＲＡＭにおいて現在リフレッシュを実行しているバンクを確認する
    ことを特徴とする請求項８に記載のメモリ制御装置。
  10. 前記第２の生成手段は、前記バッファにアクセスコマンドが格納されていない場合、全てのバンクを前記候補とする
    ことを特徴とする請求項５乃至９の何れか１項に記載のメモリ制御装置。
  11. 複数のバンクで構成されるＤＲＡＭへのアクセスを制御するメモリ制御装置の制御方法であって、
    前記ＤＲＡＭに対するアクセス要求に応じてアクセスコマンドを生成しバッファに格納する第１の生成工程と、
    前記ＤＲＡＭに対するバンク指定のリフレッシュ要求を生成する第２の生成工程と、
    前記バッファに格納されたアクセスコマンドと、前記第２の生成工程により生成されたリフレッシュ要求と、に基づいて、ＤＲＡＭコマンドを前記ＤＲＡＭに発行する発行工程と、
    を含み、
    前記第２の生成工程では、前記バッファに格納された１以上のアクセスコマンドによる前記ＤＲＡＭの各バンクへのアクセス時間に基づいて、前記リフレッシュ要求を行うバンクを決定する
    ことを特徴とする制御方法。
JP2019171855A 2019-09-20 2019-09-20 メモリ制御装置およびその制御方法 Active JP7536431B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019171855A JP7536431B2 (ja) 2019-09-20 2019-09-20 メモリ制御装置およびその制御方法
US17/022,166 US11289148B2 (en) 2019-09-20 2020-09-16 Memory control apparatus and control method therefor
US17/683,720 US11837271B2 (en) 2019-09-20 2022-03-01 Memory control apparatus and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019171855A JP7536431B2 (ja) 2019-09-20 2019-09-20 メモリ制御装置およびその制御方法

Publications (2)

Publication Number Publication Date
JP2021047829A true JP2021047829A (ja) 2021-03-25
JP7536431B2 JP7536431B2 (ja) 2024-08-20

Family

ID=74878558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019171855A Active JP7536431B2 (ja) 2019-09-20 2019-09-20 メモリ制御装置およびその制御方法

Country Status (2)

Country Link
US (2) US11289148B2 (ja)
JP (1) JP7536431B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103785A (ja) * 1996-06-14 1998-01-06 Fujitsu Ltd メモリのリフレッシュ方法及びそのためのメモリ制御装置
JPH1011964A (ja) * 1996-06-28 1998-01-16 Toshiba Corp メモリ制御装置およびメモリ制御方法
US20160307619A1 (en) * 2015-04-17 2016-10-20 Samsung Electronics Co., Ltd. Smart in-module refresh for dram
US20170228175A1 (en) * 2016-02-08 2017-08-10 Samsung Electronics Co., Ltd. Memory controller, memory system managing refresh operation and operating method of the memory controller

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838955A (en) * 1995-05-03 1998-11-17 Apple Computer, Inc. Controller for providing access to a video frame buffer in split-bus transaction environment
JP2002050176A (ja) 2000-08-02 2002-02-15 Seiko Epson Corp 半導体装置、そのリフレッシュ方法、メモリシステムおよび電子機器
US6771553B2 (en) * 2001-10-18 2004-08-03 Micron Technology, Inc. Low power auto-refresh circuit and method for dynamic random access memories
US9355689B2 (en) * 2013-08-20 2016-05-31 Oracle International Corporation Detection of multiple accesses to a row address of a dynamic memory within a refresh period

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103785A (ja) * 1996-06-14 1998-01-06 Fujitsu Ltd メモリのリフレッシュ方法及びそのためのメモリ制御装置
JPH1011964A (ja) * 1996-06-28 1998-01-16 Toshiba Corp メモリ制御装置およびメモリ制御方法
US20160307619A1 (en) * 2015-04-17 2016-10-20 Samsung Electronics Co., Ltd. Smart in-module refresh for dram
US20170228175A1 (en) * 2016-02-08 2017-08-10 Samsung Electronics Co., Ltd. Memory controller, memory system managing refresh operation and operating method of the memory controller

Also Published As

Publication number Publication date
US20220270663A1 (en) 2022-08-25
US20210090632A1 (en) 2021-03-25
JP7536431B2 (ja) 2024-08-20
US11289148B2 (en) 2022-03-29
US11837271B2 (en) 2023-12-05

Similar Documents

Publication Publication Date Title
JP6713906B2 (ja) ソリッドステートドライブ及びその動作方法
JP5621909B2 (ja) 情報処理装置、ストレージシステムおよび書き込み制御方法
JP6024296B2 (ja) 情報処理装置、コピー制御プログラム、およびコピー制御方法
JP4935331B2 (ja) ストレージシステムと記憶領域の選択方法並びにプログラム
US20150046642A1 (en) Memory command scheduler and memory command scheduling method
JP2007108981A (ja) ストレージ装置及びボリューム間のデータ交換方法
JP4459495B2 (ja) 半導体記憶装置のリフレッシュ制御方法、及び該制御方法を有する半導体記憶装置
RU2475818C2 (ru) Способы и системы обмена данными
JP2011164750A (ja) ストレージ装置、ストレージ装置制御プログラムおよびストレージ装置制御方法
JP6069962B2 (ja) 情報処理装置、領域解放制御プログラム、および領域解放制御方法
WO2010012196A1 (zh) 一种数据读写的方法和装置
JP7536431B2 (ja) メモリ制御装置およびその制御方法
JP6171478B2 (ja) ストレージシステム、情報処理装置、情報処理装置の制御プログラム、および情報処理装置の制御方法
JP6225731B2 (ja) ストレージ制御装置、ストレージシステムおよびストレージ制御方法
JP6019940B2 (ja) 情報処理装置、コピー制御プログラム、およびコピー制御方法
JP6721821B2 (ja) ストレージ制御装置、ストレージ制御方法およびストレージ制御プログラム
JP2007272721A (ja) ストレージ装置及びその制御方法
JP2014021952A (ja) メモリアクセス装置
JP2021189884A (ja) ストレージ制御装置およびプログラム
JP3998686B2 (ja) Ｃｐｕ使用時間カウント方法及びこのｃｐｕ使用時間を用いるジョブ制御装置
TWI817747B (zh) 記憶體裝置及其管理方法
JP2006331008A (ja) メモリインタフェース
US20240347095A1 (en) Memory control apparatus and memory control method
JP5213488B2 (ja) バックアップシステム及び世代データ管理方法
JP4804803B2 (ja) メモリアクセス制御装置及びコンピュータプログラム

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240807

R150 Certificate of patent or registration of utility model

Ref document number: 7536431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150