JP2021045021A - スイッチング電源回路 - Google Patents

スイッチング電源回路 Download PDF

Info

Publication number
JP2021045021A
JP2021045021A JP2019167361A JP2019167361A JP2021045021A JP 2021045021 A JP2021045021 A JP 2021045021A JP 2019167361 A JP2019167361 A JP 2019167361A JP 2019167361 A JP2019167361 A JP 2019167361A JP 2021045021 A JP2021045021 A JP 2021045021A
Authority
JP
Japan
Prior art keywords
voltage
circuit
node
phase compensation
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019167361A
Other languages
English (en)
Other versions
JP7118937B2 (ja
Inventor
敏正 行川
Toshimasa Namegawa
敏正 行川
松尾　竜馬
Tatsuma Matsuo
竜馬 松尾
克征 田中
Katsuyuki Tanaka
克征 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019167361A priority Critical patent/JP7118937B2/ja
Priority to CN202010082334.3A priority patent/CN112511001B/zh
Priority to US16/800,168 priority patent/US11290010B2/en
Publication of JP2021045021A publication Critical patent/JP2021045021A/ja
Application granted granted Critical
Publication of JP7118937B2 publication Critical patent/JP7118937B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】負荷状態を正確に判定し、位相補償回路の特性切換を円滑に行うことができるスイッチング電源回路を提供すること。【解決手段】スイッチング電源回路は、入力電圧が印加される入力端子とノード間に主電流路が接続されるスイッチングトランジスタと、出力電圧を出力する出力端子と前記ノード間に接続されるインダクタと、前記出力電圧の帰還電圧と所定の参照電圧を比較して、その差分に応じた指示信号を出力するエラーアンプと、前記エラーアンプの指示信号に応じてデューティ比が制御される駆動信号を生成して、前記スイッチングトランジスタに供給する駆動回路と、前記帰還電圧を前記エラーアンプに供給する位相補償回路と、前記ノードの電圧を検知する検知回路とを備え、前記検知回路が検知した前記スイッチングトランジスタがオンする直前の前記ノードの電圧に応じて、前記位相補償回路の特性を切換える。【選択図】図１

Description

本実施形態は、スイッチング電源回路に関する。
従来、負荷状態に応じて出力電圧の帰還電圧をエラーアンプに供給する位相補償回路の特性を切換え、負荷応答特性の改善を図るスイッチング電源回路の技術が開示されている。重負荷であるか軽負荷であるかに応じて位相補償回路の特性を切換える為、負荷状態を正確に判定できる構成であることが望まれる。また、位相補償回路の特性を切換えた際のエラーアンプへの入力変動を抑制し、負荷状態の判定結果に基づく位相補償回路の特性切換を円滑に行うことができるスイッチング電源回路が望まれる。
特許第５１８７７５３号公報
一つの実施形態は、負荷状態を正確に判定し、位相補償回路の特性切換を円滑に行うことができるスイッチング電源回路を提供することを目的とする。
一つの実施形態によれば、スイッチング電源回路は、入力電圧が印加される入力端子とノード間に主電流路が接続されるスイッチングトランジスタと、出力電圧を出力する出力端子と前記ノード間に接続されるインダクタと、前記出力電圧の帰還電圧と所定の参照電圧を比較して、その差分に応じた指示信号を出力するエラーアンプと、前記エラーアンプの指示信号に応じてデューティ比が制御される駆動信号を生成して、前記スイッチングトランジスタに供給する駆動回路と、前記帰還電圧を前記エラーアンプに供給する位相補償回路と、前記ノードの電圧を検知する検知回路とを備え、前記検知回路が検知した前記スイッチングトランジスタがオンする直前の前記ノードの電圧に応じて、前記位相補償回路の特性を切換える。
第１の実施形態のスイッチング電源回路の構成図。 ドライバ回路の一つの例を示す図。 第１の実施形態のスイッチング電源回路の動作波形を概略的に示す図。 負荷量判定回路の一つの例を示す図。 第２の実施形態のスイッチング電源回路の構成図。 第３の実施形態のスイッチング電源回路の構成図。 第４の実施形態のスイッチング電源回路の構成図。 第５の実施形態のスイッチング電源回路の構成図。 第５の実施形態の動作波形を概略的に示す図。 第６の実施形態のスイッチング電源回路の構成図。 第６の実施形態のスイッチング電源回路の動作波形を概略的に示す図。
以下に添付図面を参照して、実施形態にかかるスイッチング電源回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１の実施形態）
図１は、第１の実施形態のスイッチング電源回路の構成図である。本実施形態のスイッチング電源回路は、出力電圧に応じて、帰還電圧が供給される位相補償回路を切換えて電圧フィードバック制御を行う。スイッチング電源回路は、直流の入力電圧ＶＩＮが印加される入力端子２０と、負荷電流Ｉｌｏａｄを出力する出力端子２１を有し、負荷電流Ｉｌｏａｄを負荷１０に供給する。入力端子２０と接地ＧＮＤ間にはドライバ回路７が接続される。ドライバ回路７は、駆動信号ＤＲＶｐに応答する。ドライバ回路７の出力端子は、ノードＳＷに接続される。
ノードＳＷと出力端子２１との間には、インダクタＬｏとキャパシタＣｏで構成されるローパスフィルタ８が接続される。インダクタＬｏは、一端にノードＳＷが接続され、他端に出力端子２１が接続される。キャパシタＣｏは、一端に出力端子２１が接続され、他端に接地ＧＮＤが接続される。出力端子２１は、負荷１０の一端に接続される。負荷１０の他端は接地ＧＮＤされる。
出力端子２１と接地ＧＮＤ間には抵抗分圧器１が接続される。抵抗分圧器１は、抵抗Ｒｆｂ１と抵抗Ｒｆｂ２の直列回路を有する。抵抗分圧器１は、抵抗Ｒｆｂ１と抵抗Ｒｆｂ２との接続点から帰還電圧ＶＦＢを出力する。帰還電圧ＶＦＢは、抵抗Ｒｆｂ１と抵抗Ｒｆｂ２の比で分圧された出力電圧Ｖｏｕｔである。
帰還電圧ＶＦＢは、位相余裕を確保する為の軽負荷用位相補償回路３、重負荷用位相補償回路４を介して切換器５に供給される。切換器５は、モード検知信号ＤＣＭｐに応答して軽負荷用位相補償回路３と重負荷用位相補償回路４の一方の出力を選択してエラーアンプ２の反転入力端（−）に供給する。エラーアンプ２は、帰還電圧ＶＦＢと参照電圧ＶＲＥＦを比較してその電圧差に応じた指示信号ＶＤを生成して、パルス幅変調器６に出力する。
パルス幅変調器６は、クロック信号ＣＫに応答して生成される鋸波（図示せず）と指示信号ＶＤに従ってデューティが変化するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変調の駆動信号ＤＲＶｐを出力する。
負荷量判定器９は、クロック信号ＣＫに応答して、負荷１０が軽負荷であるか重負荷であるかを判定する。負荷量判定器９は、判定結果に応じて切換器５を制御するモード検知信号ＤＣＭｐを出力する。軽負荷と判定された場合には軽負荷用位相補償回路３が選択され、重負荷と判定された場合には重負荷用位相補償回路４が選択される。すなわち、モード検知信号ＤＣＭｐにより帰還電圧ＶＦＢをエラーアンプ２に供給する経路が切換えられる。エラーアンプ２に接続される位相補償回路の特性を負荷状態に応じて切換えることにより、負荷応答特性を改善することができる。
図２は、ドライバ回路７の構成例を示す図である。本構成は、非同期制御型スイッチングドライバ回路の一例である。ドライバ回路７は、入力電圧ＶＩＮから高電圧の電圧ＶＰＰを生成する昇圧チャージポンプ７−１、プレドライバ７−２、スイッチングトランジスタ７−３とダイオード７−４を有する。
プレドライバ７−２は、電圧ＶＰＰとノードＳＷの電圧によってバイアスされる。プレドライバ７−２は、駆動信号ＤＲＶｐの電圧をシフトさせた駆動信号Ｇｐを生成してスイッチングトランジスタ７−３のゲートに供給する。スイッチングトランジスタ７−３は、ＮＭＯＳ型であり、ドレインに入力端子２０が接続され、ソースにノードＳＷが接続される。すなわち、スイッチングトランジスタ７−３の主電流路であるソース・ドレイン路は、入力端子２０とノードＳＷとの間に直列に接続される。負荷量判定器９は、スイッチングトランジスタ７−３がオンする直前のノードＳＷの電圧を所定の閾値と比較して、負荷１０の状態を判定する。ダイオード７−４は、カソードにノードＳＷが接続され、アノードに接地ＧＮＤが接続される。スイッチングトランジスタ７−３が駆動信号Ｇｐに応答してオンした時に、入力電圧ＶＩＮがノードＳＷに供給される。
図３は、本実施例の動作波形を概略的に示す図である。図３を用いて、本実施例のスイッチング電源回路の動作について説明する。最上段に負荷電流Ｉｌｏａｄを示す。負荷１０が重負荷から軽負荷になり、再び重負荷に戻る場合を概略的に表す。
次段は、出力電圧ＶＯＵＴを示す。負荷が急激に軽くなった時点で、出力電圧ＶＯＵＴは上昇する。その後、電圧フィードバック制御により、出力電圧ＶＯＵＴは徐々に低下し、破線で示される設定電圧に戻される。次に、負荷が急激に重くなった時点で、出力電圧ＶＯＵＴは降下する。その後、電圧フィードバック制御により、出力電圧ＶＯＵＴは徐々に上昇して、設定電圧に戻される。
次段に、指示信号ＶＤを実線で示し、鋸波を破線で示す。鋸波は、クロック信号ＣＫに応答してパルス幅変調器６が備える鋸波生成回路（図示せず）によって生成される。出力電圧ＶＯＵＴが設定電圧より高くなると、エラーアンプ２は指示信号ＶＤの電圧を下げる。逆に、出力電圧ＶＯＵＴが設定電圧より低くなると、エラーアンプ２は指示信号ＶＤの電圧を上げる。次段に駆動信号ＤＲＶｐを示す。パルス幅変調器６は指示信号ＶＤと鋸波の電圧関係を比較する。エラーアンプ２は、鋸波が指示信号ＶＤより低電位のとき、駆動信号ＤＲＶｐをＨレベルにし、鋸波が指示信号ＶＤより高電位のとき、駆動信号ＤＲＶｐをＬレベルにする。駆動信号ＤＲＶｐのデューティ比は、指示信号ＶＤにしたがって変化する。
さらに次段に、ノードＳＷの電圧波形を示す。ドライバ回路７は、駆動信号ＤＲＶｐがＨレベルのとき、ノードＳＷを入力端子２０に接続する。このとき、ノードＳＷの電圧は入力電圧ＶＩＮとほぼ同じになる。一方、ドライバ回路７は、駆動信号ＤＲＶｐがＬレベルのとき、ノードＳＷと入力端子２０の接続を開放する。すると、インダクタＬｏに流れるインダクタ電流ＩＬにより、ノードＳＷの電荷が放電され、その電圧が降下する。ノードＳＷの電圧が接地ＧＮＤの電圧より低くなると、ダイオード７−４が導通状態となる。これにより、ノードＳＷが接地され、接地ＧＮＤ側からノードＳＷへ向けて電流が供給されるようになる。
次段に、モード検知信号ＤＣＭｐを示す。負荷量判定器９は、例えば、クロック信号ＣＫに応答してスイッチングトランジスタ７−３がオンする直前のノードＳＷの電圧を検知して負荷状態を判定する。例えば、タイミングｔ１で示す様に、ノードＳＷにおける電圧上昇が検知された場合には、インダクタ電流ＩＬが断続的になったと判定して、モード検知信号ＤＣＭｐをＨレベルにする。逆に、負荷電流Ｉｌｏａｄが大きいとき、インダクタ電流ＩＬは連続して流れ続けるため、ノードＳＷの電圧上昇は発生しない。例えば、タイミングｔ２で示す様に、ノードＳＷにおける電圧上昇が検知されない場合には、負荷量判定器９はモード検知信号ＤＣＭｐをＬレベルにする。
次段に、インダクタ電流ＩＬを実線で示す。ノードＳＷと入力端子２０が接続されると、インダクタＬｏの両端に電圧差ＶＯＵＴ−ＶＩＮが生じ、インダクタ電流ＩＬは充電され増加する。後に、ノードＳＷと入力端子２０の接続が開放されると、ノードＳＷの電圧は接地され０Ｖとなるため、インダクタＬｏの両端に電圧差−ＶＩＮが生じ、インダクタ電流ＩＬは放電され減少する。
インダクタ電流ＩＬの平均値｜ＩＬ｜は、破線Ｌ１で示される負荷電流Ｉｌｏａｄが一定のとき、その電流量に一致する。負荷電流Ｉｌｏａｄが減少すると、ノードＳＷと入力端子２０が接続される時間が短くなり、インダクタ電流ＩＬは減少する。逆に、負荷電流Ｉｌｏａｄが増加すると、ノードＳＷと入力端子２０が接続される時間が長くなり、インダクタ電流ＩＬは増加する。
しかし、負荷電流Ｉｌｏａｄが急激に減少すると、その減少速度にインダクタ電流ＩＬの減少速度が追い付けない。そのため、電流が過剰供給状態となり、出力電圧ＶＯＵＴが設定値に対して上昇する。その上昇量が大きい場合、指示信号ＶＤが極端に低下して、ノードＳＷと入力端子２０が接続されない期間が継続する。
やがて、インダクタ電流ＩＬは完全に放電され、さらに、出力端子２１からノードＳＷへ電流が逆流して、ノードＳＷの電圧が出力電圧ＶＯＵＴまで上昇する。この出力ノードＳＷの電圧上昇は、インダクタ電流ＩＬの平均値｜ＩＬ｜が負荷電流Ｉｌｏａｄと等しくなった後にも、各スイッチング動作の度に、スイッチングトランジスタがオフした後に発生する。従って、スイッチングトランジスタ７−３をオンにする直前のノードＳＷの電圧上昇を負荷量判定器９で検知することにより、軽負荷であると判定することができる。
この様にして、スイッチングトランジスタ７−３をオンにする直前のノードＳＷの電圧を検知することにより、重負荷であるか軽負荷であるかを正確に判定することができる。切換器５は、判定結果に応じて、帰還電圧ＶＦＢをエラーアンプ２に供給する位相補償回路を切換える、すなわち、軽負荷時には軽負荷用位相補償回路３を、重負荷時には重負荷用位相補償回路４を選択する様に、モード検知信号ＤＣＭｐによって切換える制御を行う。負荷状態に応じてエラーアンプ２に接続される位相補償回路の特性を切換えることにより、負荷応答特性を改善することができる。
図４は、負荷量判定器９の一つの構成例を示す図である。負荷量判定器９は、非同期に動作するコンパレータ９−１とＤ型フリップフロップ９−２により構成される。コンパレータ９−１は、非反転入力端子（＋）にノードＳＷが接続され、反転入力端（−）に負荷判定参照電圧ＶＤＣＭが供給される。負荷判定参照電圧ＶＤＣＭは、例えば、外部から設定電圧として供給される。コンパレータ９−１は、ノードＳＷの電圧が負荷判定参照電圧ＶＤＣＭより高いときにＨレベルを出力し、低いときにＬレベルを出力する。Ｄ型フリップフロップ９−２は、クロック信号ＣＫがＨレベルに遷移する瞬間にコンパレータ９−１の出力を取り込み、その状態を保持する。また、Ｄ型フリップフロップ９−２は、スイッチングトランジスタ７−３が駆動信号ＤＲＶｐに応答してオンする直前のノードＳＷの電圧に応じた判定結果を保持し、その判定結果をモード検知信号ＤＣＭｐとして出力する。
なお、インダクタ電流ＩＬが連続して流れる連続インダクタ電流モード（以下、ＣＣＭ（Ｃｏｎｔｉｎｕｏｕｓ Ｃｏｎｄｕｃｔｉｏｎ Ｍｏｄｅ）という）時のノードＳＷの電圧はダイオード７−４の閾値電圧に等しい負電圧となる。インダクタ電流ＩＬが不連続となる非連続インダクタ電流モード（以下、ＤＣＭ（Ｄｉｓｃｏｎｔｉｎｕｏｕｓ Ｃｏｎｄｕｃｔｉｏｎ Ｍｏｄｅ）という）時のノードＳＷの電圧は、ほぼ出力電圧ＶＯＵＴに等しい正電圧となる。したがって、負荷判定参照電圧ＶＤＣＭは０Ｖから１Ｖ程度の比較的低い電圧に設定するのが好ましい。
インダクタ電流ＩＬが非連続になる最大のピーク電流ＩＬｐｋＤＣＭｍａｘは、式（１）に示すように、入力電圧ＶＩＮ、出力電圧ＶＯＵＴ、スイッチング周波数ｆＳＷ、キャパシタＣｏの容量値およびインダクタＬｏのインダクタンスの値により定められる。なお、スイッチング周波数ｆＳＷは、スイッチングトランジスタ７−３がオン／オフする周波数である。
Figure 2021045021
平均負荷電流｜Ｉｌｏａｄ｜はピーク電流ＩＬｐｋＤＣＭｍａｘの半分である。つまり、平均負荷電流｜Ｉｌｏａｄ｜がピーク電流ＩＬｐｋＤＣＭｍａｘの半分より低いとき、スイッチング電源回路はＤＣＭで動作することになる。このインダクタ電流ＩＬがＣＣＭとＤＣＭの境界となる臨界負荷抵抗ＲｌｏａｄＣｒｉｔは、式（２）のように表すことができる。
Figure 2021045021
負荷抵抗Ｒｌｏａｄが臨界負荷抵抗ＲｌｏａｄＣｒｉｔより小さいとき、インダクタ電流ＩＬはＣＣＭとなるため、この状態を重負荷と判定する。逆に、負荷抵抗Ｒｌｏａｄが臨界負荷抵抗ＲｌｏａｄＣｒｉｔより大きいとき、インダクタ電流ＩＬはＤＣＭとなるため、この状態を軽負荷と判定する。
例えば、スイッチング周波数ｆＳＷが５００ｋＨＺで動作し、インダクタＬｏのインダクタンスが３３μＨであり、３０Ｖの入力電圧ＶＩＮから１５Ｖの出力電圧ＶＯＵＴを得るとき、臨界負荷抵抗ＲｌｏａｄＣｒｉｔは６６Ωとなる。この場合には、負荷抵抗Ｒｌｏａｄが６６Ωより小さいときに重負荷となり、６６Ωより大きいときに軽負荷となる。
電圧フィードバック制御では、ローパスフィルタ８のカットオフ周波数付近で生じる１８０°の位相回転を補償する必要がある。電圧フィードバック制御では、ＣＣＭのときとＤＣＭのときのオープンループ伝達特性が全く異なる為、負荷状態に応じて位相補償回路の特性を切換えることによりスイッチング電源回路の負荷応答特性を改善することができる。
（第２の実施形態）
図５は、第２の実施形態のスイッチング電源回路の構成図である。既述した実施形態に対応する構成には、同一符号を付し、重複した記載は必要な場合にのみ行う。以降、同様である。
本実施形態のスイッチング電源回路は、軽負荷用位相補償回路３と重負荷用位相補償回路４を構成する素子の一部を共用する。切換器５は、モード検知信号ＤＣＭｐに応答して、軽負荷用位相補償回路３と重負荷用位相補償回路４を構成する素子を接続または切離すＮＭＯＳトランジスタ５−１〜５−３、及びインバータ５−４により構成される。
本実施形態の軽負荷用位相補償回路３は、４つの抵抗４２、４３、５０、５１および容量５２によって構成される。例えば、軽負荷用位相補償回路３の重要なパラメータであるゼロ周波数時のゲインＧｚはＲｄ１／Ｒｄ２、ゼロ周波数ｆｚは１／２π・Ｒｄ１・Ｃｄ１で求めることができる。ここで、Ｒｄ１は抵抗５１と抵抗４３の合計値、抵抗Ｒｄ２は抵抗４２と抵抗５０の合計値、Ｃｄ１は容量５２の容量値である。軽負荷における所望の伝達特性に応じて抵抗値、容量値を設定する。
重負荷用位相補償回路４は、３つの抵抗４０、４２、４３と２つの容量４１、５２によって構成される。例えば、重負荷用位相補償回路４の重要なパラメータである第１ゼロ周波数におけるゲインＧｚ１はＲｃ３／Ｒｃ１、第１ゼロ周波数ｆｚ１は、１／２π・Ｒｃ１・Ｃｃ１、第２ゼロ周波数ｆｚ２は１／２π・Ｒｃ２・Ｃｃ２、第２ポール周波数と第２ゼロ周波数の比ｆｐ２／ｆｚ２は（Ｒｃ３＋Ｒｃ２）／Ｒｃ３で求めることができる。ここで、Ｒｃ１は抵抗４３の抵抗値、Ｒｃ２は抵抗４０の抵抗値、Ｒｃ３は抵抗４２の抵抗値、Ｃｃ１は軽負荷用位相補償回路３と共用される容量５２の容量値（＝Ｃｄ１）、Ｃｃ２は容量４１の容量値である。重負荷における所望の伝達特性に応じて抵抗値、容量値を設定する。
抵抗４２、４３、および容量５２は、軽負荷用位相補償回路３と重負荷用位相補償回路４において共用される。トランジスタ５−１〜５−３のオン／オフをモード検知信号ＤＣＭｐによって制御し、各抵抗と容量の接続関係を切換えることにより、軽負荷用位相補償回路３と重負荷用位相補償回路４を構成することができる。位相補償回路を構成する素子の一部を共用することが可能となる為、素子数を軽減してコストの抑制を図ることができる。
（第３の実施形態）
図６は、第３の実施形態のスイッチング電源回路の構成図である。本実施形態のスイッチング電源回路は、電圧フォロワ回路１１とターミネーション切換器１２を具備する。電圧フォロワ回路１１は、参照電圧ＶＲＥＦが非反転入力端（＋）に供給され、その出力が反転入力端（−）に供給される演算増幅器１１−１を有する。
電圧フォロワ回路１１は、参照電圧ＶＲＥＦにほぼ等しいターミネーション電圧ＶＴＭを生成する。ターミネーション切換器１２は、モード検知信号ＤＣＭｐがＨレベルのとき、重負荷用位相補償回路４を選択し、モード検知信号ＤＣＭｐがＬレベルのとき、軽負荷用位相補償回路３を選択し、電圧フォロワ回路１１に接続する。
切換器５は、モード検知信号ＤＣＭｐがＨレベルの時に軽負荷用位相補償回路３を選択し、モード検知信号ＤＣＭｐがＬレベルの時に重負荷用位相補償回路４を選択する。すなわち、ターミネーション切換器１２は、切換器５に選択されない位相補償回路を電圧フォロワ回路１１に接続して、その出力をターミネーション電圧ＶＴＭに保持する。
軽負荷用位相補償回路３または重負荷用位相補償回路４が切換器５によって選択され、使用される状態になった時に、ターミネーション電圧ＶＴＭがエラーアンプ２の反転入力端子（−）に供給される構成とすることで、位相補償回路の切換えを行った際にエラーアンプ２の反転入力端子（−）に供給される電圧が不連続になることを防止することができる。これにより、位相補償回路の切換えに伴う出力電圧ＶＯＵＴの変動が抑制され、円滑な切換を行うことができる。
（第４の実施形態）
図７は、第４の実施形態のスイッチング電源回路の構成図である。本実施形態の軽負荷用位相補償回路３は、２つの抵抗３０、３１と容量３２によって構成される。重負荷用位相補償回路４は、３つの抵抗４０、４２、４３と２つの容量４１、４４によって構成される。
切換器５とターミネーション切換器１２の動作は、第３の実施形態と同様である。ターミネーション切換器１２の切換えに応じて、容量３２、または、容量４４は電圧フォロワ回路１１に接続され、ターミネーション電圧ＶＴＭが供給される。すなわち、ターミネーション切換器１２の切換えにより、容量３２、または４４の一端の電圧はターミネーション電圧ＶＴＭに維持される。なお、エラーアンプ２の指示信号ＶＤに影響を与えないように、電圧フォロワ回路１１の駆動力を低く抑えることが好ましい。
切換器５は、モード検知信号ＤＣＭｐに応じて軽負荷用位相補償回路３、または重負荷用位相補償回路４のいずれかを選択し、エラーアンプ２の反転入力端（−）に接続する。ここで、モード検知信号ＤＣＭｐが変化すると、エラーアンプ２の反転入力端子（−）に接続される位相補償回路が瞬時に切り替わる。その際、それまで選択されていなかった位相補償回路を構成する容量３２または４４の一端の電圧はターミネーション電圧ＶＴＭに維持されている。そのため、切換動作によりエラーアンプ２の反転入力端子（−）に供給される電圧が不連続になることが防止される。
以上説明したように、本実施形態のスイッチング電源回路によれば、軽負荷用位相補償回路３と重負荷用位相補償回路４との間で切換器５により選択の切換えが行われた際、選択されない状態の時に参照電圧ＶＲＥＦに等しいターミネーション電圧ＶＴＭが印加されていた容量３２または容量４４の一端側の電圧がエラーアンプ２の反転入力端子（−）に供給される。この為、位相補償回路の切換によりエラーアンプ２の反転入力端子（−）に供給される電圧が不連続となることが回避され変動が抑制される為、安定した出力電圧ＶＯＵＴを負荷１０に供給することができる。
（第５の実施形態）
図８は、第５の実施形態のスイッチング電源回路の構成図である。本実施形態のスイッチング電源回路は、ドライバ回路７が、ハイサイドとローサイドにそれぞれＮＭＯＳスイッチングトランジシタ（図示せず）を具備する。尚、ここで言うハイサイドとは、ノードＳＷに対して入力端子２０側を示し、ローサイドとはノードＳＷに対して接地ＧＮＤ側を示す。それぞれのスイッチングトランジスタは、駆動信号ＨＤＲＶｐと駆動信号ＬＤＲＶｐによりオン／オフが制御される。
ノードＳＷの電圧を検知して負荷状態を検知する負荷量判定器９を有する。負荷量判定器９にはクロック信号ＣＫがトリガ信号として供給される。負荷量判定器９は、ハイサイドのＮＭＯＳスイッチングトランジスタがオンする直前のノードＳＷの電圧を検知し、その検知結果に応じてモード検知信号ＤＣＭｐを生成して出力する。
負荷量判定器９は、ハイサイドのスイッチングトランジスタがオンする直前のノードＳＷの電圧が所定の電位よりも高いとき、軽負荷を示すＨレベルのモード検知信号ＤＣＭｐを出力する。切換器５は、軽負荷用位相補償回路３を選択して、エラーアンプ２の反転入力端（−）に接続する。
本実施形態のスイッチング電源回路は、ゼロクロス検知器１３と、デッドタイム制御器１４を具備する。ゼロクロス検知器１３は、インダクタ電流ＩＬが逆流していることを検知し、ゼロクロス検知信号ＺＣＤｐを生成し出力する。デッドタイム制御器１４は、ゼロクロス検知信号ＺＣＤｐを受けてハイサイドとローサイドのスイッチングトランジスタが共にオフとなる時間（デッドタイム）を調整する。
第５の実施形態は、ローサイドのスイッチングトランジスタを有する同期型のドライバ回路７を備える同期型スイッチング電源回路である。スイッチングトランジスタのオン抵抗は非常に小さい為、ローサイドのスイッチングトランジスタがオンした時にノードＳＷと接地ＧＮＤ間の電圧差がほとんど生じない。したがって、同期型スイッチング電源回路は、重負荷時の効率は非同期型に比べて電力変換効率が良いという利点を有する。
同期型スイッチング電源回路では、ハイサイドおよびローサイドのスイッチングトランジスタを同時に遮断する期間、すなわち、デッドタイムを設けて、インダクタ電流ＩＬの逆流を防止する。この為、駆動信号ＨＤＲＶｐと駆動信号ＬＤＲＶｐの遷移タイミングには短期間の余裕が設けられる。駆動信号ＨＤＲＶｐと駆動信号ＬＤＲＶｐがともにＬレベルとなる期間（デッドタイム）を設けることにより、ハイサイドおよびローサイドのスイッチングトランジスタが同時にオンとなることを防止し、貫通電流を防止している。
同期型スイッチング電源回路における重負荷時のスイッチング動作では、ノードＳＷの電圧は、ローサイドのスイッチングトランジスタがオフした直後のタイミングで０Ｖより低くなり、ハイサイドのスイッチングトランジスタがオンすると上昇する。一方、軽負荷時のスイッチング動作では、ノードＳＷの電圧は、ハイサイドのスイッチングトランジスタがオンする前に、ローサイドのスイッチングトランジスタがオフすると同時に上昇を開始する。これはインダクタ電流ＩＬにより生じる現象である。駆動信号ＬＤＲＶｐがＬレベルになり、ローサイドのスイッチングトランジスタがオフした直後のノードＳＷの電圧を検知することにより、インダクタ電流ＩＬが順方向に流れているか、逆方向に流れているかを正確に判定することができる。
図９は、第５の実施形態のスイッチング電源回路の動作波形を概略的に示す図である。最上段は、軽負荷時における駆動信号ＨＤＲＶｐとＬＤＲＶｐの電圧波形を示す。次段にノードＳＷの電圧波形を示し、最下段にインダクタ電流ＩＬの波形を示す。
本実施形態におけるインダクタ電流ＩＬの逆流防止動作を説明する。図９の左側にＣＣＭの範囲で示す二回のスイッチング動作では、駆動信号ＨＤＲＶｐとＬＤＲＶｐが共にＬレベルとなる時間が短時間である為、スイッチング動作の後半ではインダクタ電流ＩＬが逆流し、インダクタ電流ＩＬが連続して流れるＣＣＭとなる。
本実施形態では、ゼロクロス検知器１３により、タイミングｔ１０〜ｔ１７で駆動信号ＬＤＲＶｐがＬレベルに遷移した直後のノードＳＷの電圧を検知する。その瞬間のノードＳＷの電圧が正である場合、インダクタ電流ＩＬは負であると判定し、ゼロクロス検知信号ＺＣＤｐをＨレベルにする。逆に、ノードＳＷの電圧が負である場合、インダクタ電流ＩＬは正であると判定し、ゼロクロス検知信号ＺＣＤｐをＬレベルに保持する。
タイミングｔ１０〜ｔ１３、及びｔ１５〜ｔ１６において、ノードＳＷの電圧は正であり、ゼロクロス検知信号ＺＣＤｐはＨレベルとなる。デッドタイム制御器１４は、駆動信号ＬＤＲＶｐがＨレベルからＬレベルに遷移するタイミングを早める制御を行う。すなわち、ローサイドのスイッチングトランジスタのオン時間を短くする制御を行う。一方、タイミングｔ１４、及びｔ１７において、ノードＳＷの電圧は負であり、ゼロクロス検知信号ＺＣＤｐはＬレベルとなる。デッドタイム制御器１４は、駆動信号ＬＤＲＶｐがＨレベルからＬレベルに遷移するタイミングを遅らせ、ローサイドのスイッチングトランジスタのオン時間を延ばす制御を行う。
デッドタイム制御器１４は、ゼロクロス検知信号ＺＣＤｐにしたがって、駆動信号ＨＤＲＶｐ、ＬＤＲＶｐが共にＬレベルとなるノードＳＷの開放期間を調整する。駆動信号ＬＤＲＶｐがＬレベルに遷移した直後のノードＳＷの電圧が正でゼロクロス検知信号ＺＣＤｐがＨレベルのとき、駆動信号ＬＤＲＶｐをＬレベルにしてから駆動信号ＨＤＲＶｐをＨレベルにするまでの遅延時間を僅かに長くする。逆に、駆動信号ＬＤＲＶｐがＬレベルに遷移した直後のノードＳＷの電圧が負でゼロクロス検知信号ＺＣＤｐがＬレベルのとき、駆動信号ＬＤＲＶｐをＬレベルにしてから駆動信号ＨＤＲＶｐをＨレベルにするまでの遅延時間を僅かに短くする。この操作を繰り返すことにより、デッドタイムを適切に調整して、インダクタ電流ＩＬが逆流することを防止する。
本実施形態の同期型スイッチング電源回路では、デッドタイムの調整によりインダクタ電流ＩＬの逆流が防止されるため、軽負荷でＣＣＭとＤＣＭになる。負荷量判定器９は、ハイサイドのスイッチングトランジスタがオンする直前のノードＳＷの電圧が０Ｖより上昇している場合、軽負荷と判定して、モード検知信号ＤＣＭｐをＨレベルとし、その状態を保持する。切換器５は、モード検知信号ＤＣＭｐを受け、重負荷用位相補償回路４を軽負荷用位相補償回路３に切換える。同時に、モード検知信号ＤＣＭｐがＨレベルの期間、デッドタイム制御器１４によるノードＳＷの開放期間の調整機能が有効となる。逆に、駆動信号ＨＤＲＶｐがＨレベルになった瞬間にノードＳＷの電圧が０Ｖより低い場合、負荷量判定器９は重負荷と判定して、モード検知信号ＤＣＭｐをＬレベルとし、その状態を保持する。切換器５は、軽負荷用位相補償回路３を重負荷用位相補償回路４に切換える。
モード検知信号ＤＣＭｐがＬレベルの期間、デッドタイム制御器１４によるノードＳＷの開放期間の調整機能が無効となり、ノードＳＷの開放期間を貫通電流防止に必要な最低限の時間に瞬時にリセットする。
本実施形態によれば、負荷に応じてインダクタ電流ＩＬを適切に制御して軽負荷時の電力効率を向上させる。同時に、負荷が軽負荷か重負荷かに応じて位相補償回路を切換えることにより、電圧フィードバック制御の安定性の確保と負荷応答特性の改善が図られる。
（第６の実施形態）
図１０は、第６の実施形態のスイッチング電源回路の構成図である。本実施形態のドライバ回路７は、昇圧チャージポンプ７−１とプレドライバ７−２とハイサイドのスイッチングトランジスタ７−３と貫通防止制御器７−５とプレドライバ７−６とローサイドのスイッチングトランジスタ７−７により構成される。
昇圧チャージポンプ７−１は、入力電圧ＶＩＮを受け、高電圧の電圧ＶＰＰを生成する。プレドライバ７−２は、電圧ＶＰＰを高電位の電圧とし、ノードＳＷの電圧を低電位の電圧として動作するバッファであり、駆動信号ＨＤＲＶｐの電圧をシフトしてゲート駆動信号ＧＨｐを生成する。
スイッチングトランジスタ７−３は、ＮＭＯＳ型であり、ゲートにゲート駆動信号ＧＨｐが供給される。スイッチングトランジスタ７−３は、ゲート駆動信号ＧＨｐがＨレベルのときにオンとなり、ソースに接続されるノードＳＷとドレインに接続される入力端子２０を電気的に低抵抗で接続し、ゲート駆動信号ＧＨｐがＬレベルのときに、ノードＳＷと入力端子２０間を高抵抗とする。
貫通防止制御器７−５は、駆動信号ＨＤＲＶｐがＬレベルのとき、駆動信号ＬＤＲＶｐの状態を次段のプレドライバ７−６へ伝達する。一方、貫通防止制御器７−５は、駆動信号ＨＤＲＶｐがＨレベルのとき、駆動信号ＬＤＲＶｐをＬレベルに保持してスイッチングトランジスタ７−３からスイッチングトランジスタ７−７へ貫通電流が流れることを防止する。
プレドライバ７−６は、貫通防止制御器７−５の出力信号を受け、ゲート駆動信号ＧＬｐを生成する。スイッチングトランジスタ７−７は、ＮＭＯＳ型であり、ゲートにゲート駆動信号ＧＬｐが供給される。スイッチングトランジスタ７−７は、ゲート駆動信号ＧＬｐがＨレベルの時にオンとなり、ドレインに接続されるノードＳＷとソースに接続される接地ＧＮＤを電気的に低抵抗で接続し、ゲート駆動信号ＧＬｐがＬレベルのとき、ノードＳＷと接地ＧＮＤ間を高抵抗とする。
負荷量判定器９は、コンパレータ９−１とＤ型フリップフロップ９−２により構成される。負荷量判定器９は、スイッチングトランジスタ７−３がオンする直前のノードＳＷの電圧に応じて、モード検知信号ＤＣＭｐを生成する。コンパレータ９−１は、ノードＳＷの電圧が負荷判定参照電圧ＶＤＣＭより高いときにＨレベルを出力し、それ以外のときはＬレベルを出力する。
ゼロクロス検知器１３は遅延タイマ１３−１とラッチ１３−２とパルス幅タイマ１３−３により構成される。ゲート駆動信号ＧＬＰが、インバータ１５を介して遅延タイマ１３−１に供給される。遅延タイマ１３−１は、ゲート駆動信号ＧＬｐがＬレベルになりノードＳＷの電圧が変化してインダクタ電流ＩＬが正か負か判定するのに必要な時間だけインバータ１５の出力信号を遅延させてタイミング信号を生成する。ラッチ１３−２は、ゲート駆動信号ＧＬｐがＬレベルに遷移するタイミングで、コンパレータ９−１の出力信号の状態を取り込み、内部に保持し、その状態をゼロクロス検知信号ＺＣＤｐとして出力する。パルス幅タイマ１３−３は、ラッチ１３−２の出力であるゼロクロス検知信号ＺＣＤｐを受け、一定時間遅延して、ラッチ１３−２のリセット端子へ供給する。
この構成により、ゼロクロス検知器１３はノードＳＷの電圧を検知し、インダクタ電流ＩＬが負になったことを検知すると、クロック信号ＣＫがＨレベルに遷移してから若干遅れてＨレベルとなり、一定時間後にＬレベルに戻るゼロクロス検知信号ＺＣＤｐを出力する。本実施形態は、負荷量判定器９のコンパレータ９−１をゼロクロス検知器１３と共有する構成であるが、ノードＳＷの電圧と所定の参照電圧を比較する個別のコンパレータ（図示せず）をゼロクロス検知器１３に設ける構成としても良い。
デッドタイム制御器１４は、可変タイマ１４−１とラッチ回路１４−２と遅延回路１４−３とラッチ回路１４−４から構成される。可変タイマ１４−１は、クロック信号ＣＫを遅延した遅延クロック信号ＣＫｘを生成する。その遅延時間は可変である。遅延時間は、モード検知信号ＤＣＭｐがＬレベルのとき、スイッチングトランジスタ７−３からスイッチングトランジスタ７−７へ貫通電流が流れることがない最短時間に瞬時にリセットされ、モード検知信号ＤＣＭｐがＨレベルのとき、その遅延時間の可変機能が有効となる。
遅延時間の可変機能が有効となる期間にＨレベルのゼロクロス検知信号ＺＣＤｐを受けると、その遅延時間は若干長くなり、逆に、Ｌレベルのゼロクロス検知信号ＺＣＤｐのとき、その遅延時間は若干短くなる。遅延クロック信号ＣＫｘは、パルス幅変調器６と負荷量判定器９へ供給される。ラッチ回路１４−２は、駆動信号ＬＤＲＶｐの状態をクロック信号ＣＫがＨレベルに遷移するタイミングで取り込み、ローサイドリセット信号を生成する。遅延回路１４−３は、ローサイドリセット信号から一定時間遅延したリセット信号を生成し、ラッチ回路１４−２のリセット端子に供給する。ローサイドリセット信号は、駆動信号ＬＤＲＶｐがＨレベルのときにのみ生成される一定幅のパルス信号である。
ラッチ回路１４−４は、駆動信号ＨＤＲＶｐがＬレベルに遷移するタイミングで駆動信号ＬＤＲＶｐをＨレベルにセットし、ローサイドリセット信号のＨレベルのパルスを受けてＬレベルにリセットする。
図１１は、第６の実施形態のスイッチング電源回路の動作波形を概略的に示す図である。図１１を用いて、本実施形態のスイッチング電源回路の動作について説明する。最上段に負荷電流Ｉｌｏａｄを示す。負荷１０が重負荷から軽負荷になり、再び重負荷に戻る場合を概略的に表す。
次段に出力電圧ＶＯＵＴを示す。負荷が急激に軽くなった時点で、出力電圧ＶＯＵＴは上昇する。軽負荷用位相補償回路３が選択され、電圧フィードバック制御により、出力電圧ＶＯＵＴは徐々に低下し、破線で示される設定電圧に戻される。次に、負荷が急激に重くなった時点で、出力電圧ＶＯＵＴは降下する。重負荷用位相補償回路４が選択され、電圧フィードバック制御により、出力電圧ＶＯＵＴは徐々に上昇し、設定電圧に戻る。
次段にクロック信号ＣＫ、遅延クロック信号ＣＫｘの波形を示す。クロック信号ＣＫは等間隔にＨレベルとＬレベルを繰り返すタイミング信号である。一方、遅延クロック信号ＣＫｘはデッドタイム制御器１４により遅延したタイミング信号である。その遅延時間は最下段に示されるゼロクロス検知信号ＺＣＤｐにより調整される。
次段に、指示信号ＶＤを実線で示し、鋸波を破線で示す。鋸波は、遅延クロック信号ＣＫｘに応答してパルス幅変調器６が備える鋸波生成回路（図示せず）によって生成される。出力電圧ＶＯＵＴが設定電圧より高くなると、エラーアンプ２は指示信号ＶＤの電圧を下げる。逆に、出力電圧ＶＯＵＴが設定電圧より低くなると、エラーアンプ２は指示信号ＶＤの電圧を上げる。パルス幅変調器６は指示信号ＶＤと鋸波の電位関係を比較して、指示信号ＶＤによってデューティ比が制御される駆動信号ＨＤＲＶｐを生成する。
次段に駆動信号ＨＤＲＶｐを示す。駆動信号ＨＤＲＶｐは、鋸波が指示信号ＶＤより低電位のときＨレベルとなり、高電位のときＬレベルとなる。駆動信号ＨＤＲＶｐは、指示信号ＶＤにしたがって、デューティ比が変化するＰＷＭ信号となる。
次段に、駆動信号ＬＤＲＶｐを示す。駆動信号ＬＤＲＶｐは、基本的に駆動信号ＨＤＲＶｐの反転信号となる。しかし、軽負荷でモード検知信号ＤＣＭｐがＨレベルのとき、クロック信号ＣＫと遅延クロック信号ＣＫｘとのＨレベルへの遷移タイミングに遅延が生じる。駆動信号ＬＤＲＶｐはクロック信号ＣＫがＨレベルに遷移するタイミングでＬレベルにリセットされ、駆動信号ＨＤＲＶｐは遅延クロック信号ＣＫｘがＨレベルに遷移するタイミングでＨレベルにセットされる。したがって、駆動信号ＬＤＲＶｐと駆動信号ＨＤＲＶｐが共にＬレベルになる期間が生じる。
次段に、ノードＳＷの電圧波形を示す。駆動信号ＨＤＲＶｐがＨレベルのとき、ノードＳＷは入力端子２０に接続される。このとき、ノードＳＷの電圧は入力電圧ＶＩＮとほぼ同じ電圧となる。駆動信号ＬＤＲＶｐがＨレベルのとき、ノードＳＷは接地ＧＮＤと接続され、その電圧はほぼ０Ｖとなる。また、駆動信号ＨＤＲＶｐと駆動信号ＬＤＲＶｐが共にＬレベルのとき、ノードＳＷは開放され、その電圧はインダクタ電流ＩＬにより変動する。インダクタ電流ＩＬがゼロになると、ノードＳＷの電圧は出力電圧ＶＯＵＴと等しくなる。
次段に、インダクタ電流ＩＬを実線で示す。ノードＳＷと入力端子２０が接続されると、インダクタＬｏの両端に電圧差ＶＯＵＴ−ＶＩＮが生じ、インダクタ電流ＩＬは充電され増加する。後に、ノードＳＷと入力端子２０の接続が開放されると、ノードＳＷの電圧は接地され０Ｖとなるため、インダクタＬｏの両端に電圧差−ＶＩＮが生じ、インダクタ電流ＩＬは放電され減少する。
インダクタ電流ＩＬの平均値｜ＩＬ｜は、破線で示される負荷電流Ｉｌｏａｄが一定のとき、その電流量に一致する。負荷電流Ｉｌｏａｄが減少すると、電圧フィードバック制御により、ノードＳＷと入力端子２０が接続される時間が短くなり、インダクタ電流ＩＬが減少する。逆に、負荷電流Ｉｌｏａｄが増加すると、電圧フィードバック制御により、ノードＳＷと入力端子２０が接続される時間が長くなり、インダクタ電流ＩＬが増加する。
しかし、負荷電流Ｉｌｏａｄが急激に減少すると、その減少速度にインダクタ電流ＩＬの減少速度が追い付けないため、電流が過剰供給となり、出力電圧ＶＯＵＴの電圧が設定値に対して上昇する。その上昇量が大きい場合、指示信号ＶＤの電圧が極端に低下して、ノードＳＷと入力端子２０が接続されない期間が継続する。
やがて、インダクタ電流ＩＬは完全に放電され、さらに、出力端子２１からノードＳＷへ電流が逆流して、ノードＳＷの電圧が出力電圧ＶＯＵＴまで上昇する。このノードＳＷの電圧上昇は、インダクタ電流ＩＬの平均値｜ＩＬ｜が負荷電流Ｉｌｏａｄと等しくなった後にも、駆動信号ＬＤＲＶｐがＬレベルになってから、駆動信号ＨＤＲＶｐがＨレベルになるまでに発生する。
負荷量判定器９は、遅延クロック信号ＣＫｘがＨレベルに遷移する瞬間に動作し、スイッチングトランジスタ７−３がオンする直前のノードＳＷの電圧を検知し、その結果に応じてモード検知信号ＤＣＭｐを出力する。
本実施例の同期型スイッチング電源回路のゼロクロス検知器１３は、駆動信号ＬＤＲＶｐがＬレベルになってからある一定時間経過した後のノードＳＷの電圧を検知する。検知した電圧が０Ｖより高く、インダクタ電流ＩＬが逆流していることを検知した場合にはＨレベルのゼロクロス検知信号ＺＣＤｐを生成する。デッドタイム制御器１４はゼロクロス検知信号ＺＣＤｐに応答して内部の遅延時間を延長することにより、駆動信号ＬＤＲＶｐと駆動信号ＨＤＲＶｐが共にＬレベルになる期間を調整する。
以上説明したように、本実施形態のスイッチング電源回路では、軽負荷のときインダクタ電流ＩＬの逆流量を抑えることにより、電力変換効率を向上させることができる。また、負荷状態に応じて位相補償回路の特性を切換えることにより負荷状態に応じて負荷応答特性を改善することができる。これにより、負荷変動に素早く反応して出力電圧ＶＯＵＴの変動を抑えることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 抵抗分圧器、２ エラーアンプ、３ 軽負荷用位相補償回路、４ 重負荷用位相補償回路、５ 切換器、６ パルス幅変調器、７ ドライバ回路、８ ローパスフィルタ、９ 負荷量判定器、１０ 負荷、１１ 電圧フォロワ回路、１２ ターミネーション切換器、１３ ゼロクロス検知器、１４ デッドタイム制御器。

Claims (5)

  1. 入力電圧が印加される入力端子とノード間に主電流路が接続されるスイッチングトランジスタと、
    出力電圧を出力する出力端子と前記ノード間に接続されるインダクタと、
    前記出力電圧の帰還電圧と所定の参照電圧を比較して、その差分に応じた指示信号を出力するエラーアンプと、
    前記エラーアンプの指示信号に応じてデューティ比が制御される駆動信号を生成して、前記スイッチングトランジスタに供給する駆動回路と、
    前記帰還電圧を前記エラーアンプに供給する位相補償回路と、
    前記ノードの電圧を検知する検知回路と
    を備え、
    前記検知回路が検知した前記スイッチングトランジスタがオンする直前の前記ノードの電圧に応じて、前記位相補償回路の特性を切換えることを特徴とするスイッチング電源回路。
  2. 前記位相補償回路は、第１の特性を有する第１の位相補償回路と第２の特性を有する第２の位相補償回路を備え、
    前記検知回路の出力に応じて前記第１の位相補償回路と前記第２の位相補償回路の一方を選択することにより前記位相補償回路の特性を切換えることを特徴とする請求項１に記載のスイッチング電源回路。
  3. 前記所定の参照電圧が非反転側の入力端子に供給される電圧フォロワ―回路と、
    前記第１と第２の位相補償回路が切換えられた場合に、切換によって前記エラーアンプに接続されない前記第１と第２の位相補償回路を前記電圧フォロワ―回路の出力端に接続する切換器と
    を備えることを特徴とする請求項２に記載のスイッチング電源回路。
  4. 入力電圧が印加される入力端子と、
    前記入力端子とノード間に主電流路が接続される第１のスイッチングトランジスタと、
    前記ノードと接地間に主電流路が接続される第２のスイッチングトランジスタと、
    出力電圧を出力する出力端子と、
    前記出力端子と前記ノード間に接続されるインダクタと、
    前記出力電圧の帰還電圧と所定の参照電圧を比較して、その差分に応じた信号を出力するエラーアンプと、
    前記エラーアンプの出力信号に応じてデューティ比が制御されるＰＷＭ信号を生成するＰＷＭ信号生成回路と、
    前記ＰＷＭ信号生成回路の出力に応答して、前記第１のスイッチングトランジスタのオン／オフを制御する第１の駆動信号を生成する第１の駆動信号生成回路と、
    前記ＰＷＭ信号生成回路の出力に応答して、前記第２のスイッチングトランジスタのオン／オフを制御する第２の駆動信号を生成する第２の駆動信号生成回路と、
    前記帰還電圧を前記エラーアンプに供給する位相補償回路と、
    前記ノードの電圧を検知する検知回路と、
    前記検知回路が検知した前記第１のスイッチングトランジスタがオンする直前の前記ノードの電圧に応じて、前記位相補償回路の特性を切換える切換回路と、
    前記検知回路が検知した前記第２のスイッチングトランジスタがオフした直後の前記ノードの電圧に応じて、前記第２の駆動信号生成回路が生成する前記第２の駆動信号のデューティ比を調整する調整回路と
    を具備することを特徴とするスイッチング電源回路。
  5. 前記調整回路は、
    前記検知回路が検知した前記第２のスイッチングトランジスタがオフした直後の前記ノードの電圧が正の場合には前記第２のスイッチングトランジスタのオン時間を短くし、
    前記検知回路が検知した前記第２のスイッチングトランジスタがオフした直後の前記ノードの電圧が負の場合には、前記第２のスイッチングトランジスタのオン時間を長くする ことを特徴とする請求項４に記載のスイッチング電源回路。
JP2019167361A 2019-09-13 2019-09-13 スイッチング電源回路 Active JP7118937B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019167361A JP7118937B2 (ja) 2019-09-13 2019-09-13 スイッチング電源回路
CN202010082334.3A CN112511001B (zh) 2019-09-13 2020-02-07 开关电源电路
US16/800,168 US11290010B2 (en) 2019-09-13 2020-02-25 Switching power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019167361A JP7118937B2 (ja) 2019-09-13 2019-09-13 スイッチング電源回路

Publications (2)

Publication Number Publication Date
JP2021045021A true JP2021045021A (ja) 2021-03-18
JP7118937B2 JP7118937B2 (ja) 2022-08-16

Family

ID=74864463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019167361A Active JP7118937B2 (ja) 2019-09-13 2019-09-13 スイッチング電源回路

Country Status (3)

Country Link
US (1) US11290010B2 (ja)
JP (1) JP7118937B2 (ja)
CN (1) CN112511001B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114726190A (zh) * 2022-05-19 2022-07-08 无锡市晶源微电子有限公司 Psr控制电路及反激式开关电源
US11594963B2 (en) 2019-09-04 2023-02-28 Kabushiki Kaisha Toshiba Switching power circuit
TWI812472B (zh) * 2022-09-19 2023-08-11 茂達電子股份有限公司 採用閉迴路的電感電流仿真電路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3886311B1 (en) * 2018-12-27 2024-05-08 Guangdong Midea White Home Appliance Technology Innovation Center Co., Ltd. Determination method and apparatus for bldc counter-electromotive force zero crossing point threshold, and storage medium

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005110468A (ja) * 2003-10-02 2005-04-21 Seiko Instruments Inc 昇降圧スイッチングレギュレータ制御回路及び昇降圧スイッチングレギュレータ
JP2009100552A (ja) * 2007-10-17 2009-05-07 Fuji Electric Device Technology Co Ltd Ｄｃ−ｄｃコンバータ
JP2010051127A (ja) * 2008-08-22 2010-03-04 Torex Semiconductor Ltd スイッチング電源回路の制御回路
JP2010130856A (ja) * 2008-11-28 2010-06-10 Fujitsu Microelectronics Ltd Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
JP2013102647A (ja) * 2011-11-09 2013-05-23 Ricoh Co Ltd Ｄｃ−ｄｃコンバータ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304771A (ja) 1992-04-24 1993-11-16 Nemitsuku Ramuda Kk スイッチング電源装置
US7298124B2 (en) * 2004-12-01 2007-11-20 Semiconductor Components Industries, L.L.C. PWM regulator with discontinuous mode and method therefor
US6975099B2 (en) * 2004-02-27 2005-12-13 Texas Instruments Incorporated Efficient frequency compensation for linear voltage regulators
US8446136B2 (en) * 2007-04-13 2013-05-21 Advanced Analogic Technologies, Inc. Pseudo fixed frequency switch-mode DC/DC voltage regulator control method
JP2010226916A (ja) * 2009-03-25 2010-10-07 Sanken Electric Co Ltd スイッチング電源装置、及びその制御回路
US8339116B2 (en) * 2010-03-22 2012-12-25 Intersil Americas Inc. DC/DC converter including ultrasonic feature for use with low quiescent currents
KR20120124528A (ko) * 2011-05-04 2012-11-14 삼성전자주식회사 전압 컨버터 및 이를 포함하는 전력 관리 장치
US9548651B2 (en) * 2013-02-22 2017-01-17 Texas Instruments Incorporated Advanced control circuit for switched-mode DC-DC converter
US9240720B2 (en) * 2013-06-06 2016-01-19 Texas Instruments Incorporated Emulation based ripple cancellation for a DC-DC converter
JP2017055627A (ja) 2015-09-11 2017-03-16 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
CN205176716U (zh) * 2015-11-30 2016-04-20 龙芯中科技术有限公司 电压调整电路、设备和系统
KR102412717B1 (ko) * 2017-07-18 2022-06-24 한국전자통신연구원 재구성 델타 시그마 모듈레이터를 이용한 스위치 모드 파워 서플라이 및 이의 구동 방법
US10014778B1 (en) * 2018-01-12 2018-07-03 BravoTek Electronics Co., Ltd. SIBO buck-boost converter and control method thereof
JP2020156215A (ja) 2019-03-20 2020-09-24 株式会社東芝 スイッチング電源
JP7185609B2 (ja) 2019-09-19 2022-12-07 株式会社東芝 矩形波信号生成回路、及びスイッチング電源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005110468A (ja) * 2003-10-02 2005-04-21 Seiko Instruments Inc 昇降圧スイッチングレギュレータ制御回路及び昇降圧スイッチングレギュレータ
JP2009100552A (ja) * 2007-10-17 2009-05-07 Fuji Electric Device Technology Co Ltd Ｄｃ−ｄｃコンバータ
JP2010051127A (ja) * 2008-08-22 2010-03-04 Torex Semiconductor Ltd スイッチング電源回路の制御回路
JP2010130856A (ja) * 2008-11-28 2010-06-10 Fujitsu Microelectronics Ltd Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
JP2013102647A (ja) * 2011-11-09 2013-05-23 Ricoh Co Ltd Ｄｃ−ｄｃコンバータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594963B2 (en) 2019-09-04 2023-02-28 Kabushiki Kaisha Toshiba Switching power circuit
CN114726190A (zh) * 2022-05-19 2022-07-08 无锡市晶源微电子有限公司 Psr控制电路及反激式开关电源
TWI812472B (zh) * 2022-09-19 2023-08-11 茂達電子股份有限公司 採用閉迴路的電感電流仿真電路

Also Published As

Publication number Publication date
CN112511001A (zh) 2021-03-16
JP7118937B2 (ja) 2022-08-16
CN112511001B (zh) 2024-04-26
US20210083574A1 (en) 2021-03-18
US11290010B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
CN110892629B (zh) 开关变换器及其控制方法和控制电路
US11303212B2 (en) Peak-buck peak-boost current-mode control for switched step-up step-down regulators
EP2994986B1 (en) Buck-boost switching converter with buck-boost transition switching control and corresponding method
JP7118937B2 (ja) スイッチング電源回路
US9716435B2 (en) Minimum on-time control for low load DC/DC converter
US7109692B1 (en) High-speed PWM control apparatus for power converters with adaptive voltage position and its driving signal generating method
US9407144B2 (en) Method for a current mode buck-boost converter
US8587265B2 (en) Control circuit for DC-DC converter, DC-DC converter, and method for controlling DC-DC converter
JP4829287B2 (ja) 出力電圧精度を高めた内部リプル発生型の固定オン時間利用電圧調整器
US20100141222A1 (en) Load transient sensing circuit for a power converter
US9287779B2 (en) Systems and methods for 100 percent duty cycle in switching regulators
US10826380B2 (en) Switching converter, circuit and method for controlling the same
TWI431906B (zh) 直流／直流轉換器及其控制器及電流控制方法
TWI613883B (zh) 具快速暫態響應的固定導通時間轉換器
US8344711B2 (en) Power supply device, control circuit and method for controlling power supply device
US10122278B1 (en) Control circuit operating in pulse skip mode and voltage converter having the same
JP2009148157A (ja) 最大デューティサイクルを高めた一定オン時間利用電圧調整器
TWI617123B (zh) 具快速暫態響應的電流式電壓轉換器
US20110175588A1 (en) Control circuit and method for switching supply
US20140176091A1 (en) Dc-dc controller and control method thereof
CN114793061A (zh) Dc/dc转换器的控制电路及控制方法、电源管理电路
US20200021191A1 (en) Switching converter, switching time generation circuit and switching time control method thereof
CN114944756A (zh) 控制电路、对应的电子转换器设备和方法
US12218592B2 (en) Control circuit for DC/DC converter
CN109217668B (zh) 可调整电感电流阈值的切换式电源供应器及控制方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220803

R150 Certificate of patent or registration of utility model

Ref document number: 7118937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150