JP2021044704A - モータドライバ回路およびハードディスク装置 - Google Patents
モータドライバ回路およびハードディスク装置 Download PDFInfo
- Publication number
- JP2021044704A JP2021044704A JP2019165518A JP2019165518A JP2021044704A JP 2021044704 A JP2021044704 A JP 2021044704A JP 2019165518 A JP2019165518 A JP 2019165518A JP 2019165518 A JP2019165518 A JP 2019165518A JP 2021044704 A JP2021044704 A JP 2021044704A
- Authority
- JP
- Japan
- Prior art keywords
- drive unit
- output stage
- voltage
- driver circuit
- motor driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000007704 transition Effects 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 101100102849 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VTH1 gene Proteins 0.000 abstract 1
- 239000000284 extract Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 238000009499 grossing Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000001172 regenerating effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
- Control Of Electric Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
本明細書に開示される一実施の形態は、モータドライバ回路に関する。このモータドライバ回路は、駆動対象のモータのコイルの一端および電源端子と接続されるプッシュプル形式の第1出力段と、コイルの他端および電源端子と接続されるプッシュプル形式の第2出力段と、第1出力段および第2出力段を制御する駆動部と、を備える。駆動部は、電源端子の電源電圧が第1しきい値を超えるとクランプ状態に遷移し、クランプ状態において、第1出力段と第2出力段を構成するトランジスタを利用して、電源端子から電流を引き抜く。
駆動部は、第1モードのクランプ状態において、第1駆動部と第2駆動部のソース側の一方のバイアス電圧を基準電圧にセットし、第1駆動部と第2駆動部のシンク側の他方のバイアス電圧を、ソース側の出力段の出力電圧にセットしてもよい。クランプ状態において一方のハイサイドトランジスタを定電流動作させると、正常状態と比べて回路の動作点(すなわち出力電圧)がシフトする。そこで、定電流源となるソース側を基準として、シンク側の駆動部を動作させることにより、モータのコイルの両端間に、指令値に応じた駆動電圧を印加し続けることができる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
駆動部110は、第1出力段102Aおよび第2出力段102Bを差動動作させて、シークモータ912の両端間に指令値に応じた駆動電圧VDRVを印加する第1モード(リニア電圧駆動モード)で動作可能である。駆動部110は、第1モードにおけるクランプ状態において、シークモータ912の両端間に指令値に応じた駆動電圧VDRVを印加し続ける。
第1モードの正常状態では、スイッチSW21,SW23がオンとなり、第1アンプ114Aの第1バイアス電圧VBAは、基準電圧Vxに固定され、第2アンプ114Bの第2バイアス電圧VBBは、第1出力電圧VOUTAに固定されている。
第1モードのクランプ状態では、第1アンプ114Aと第2アンプ114Bのバイアス電圧VBA,VBBが、コイル電流IVCMの極性に応じて制御される。具体的には、第1出力段102Aがソース側である場合、SW21,SW23がオンとなり、第1バイアス電圧VBAが基準電圧Vxとなり、第2バイアス電圧VBBが第1出力電圧VOUTAとなる。第2出力段102Bがソース側である場合、SW22,SW24がオンとなり、第1バイアス電圧VBAが第2出力電圧VOUTBとなり、第2バイアス電圧VBBが基準電圧Vxとなる。
図2に戻る。正常状態からクランプ状態に円滑に遷移させるために、クランプレディ状態を設けるとよい。
(第2モードの正常状態)
駆動部110は、第1モード(リニア電圧駆動モード)に加えて、第2モード(ハイインピーダンスモードという)で動作可能である。駆動部110は、第2モードにおいて、第1出力段102Aの出力と第2出力段102Bの出力をハイインピーダンス状態とする。
駆動部110は、第2モードにおけるクランプ状態において、第1出力段102Aと第2出力段102Bのうちシンク側の出力段のハイインピーダンス状態を維持する。また駆動部110は第2モードのクランプ状態において、ソース側の出力段の出力電圧を所定の電圧VMに固定する。たとえば電圧VMは、電源電圧VPWRの1/2である。
駆動部110は、第2モードのクランプレディ状態において、ソース側の出力段102#のハイサイドトランジスタを定電流源として動作させず、電流IVCMの極性に応じて、アンプ114A,114Bのバイアス電圧VBA,VBBを設定し、その状態で待機する。
駆動部110は、第1出力段102Aの出力と第2出力段102Bの出力をローに固定する第3モード(ブレーキモードという)で動作可能である。駆動部110は、第3モードにおいて電源電圧VPWRが第2しきい値VTH2を超えると、第1モードのクランプレディ状態に遷移し、さらに電源電圧VPWRが第1しきい値VTH1を超えると、第1モードのクランプ状態に遷移する。この際、制御電圧VCNTは、VOUTA=VOUTB、すなわち駆動電圧VDRVがゼロとなる値に設定される。
駆動部110は、第1出力段102Aの出力と第2出力段102Bの出力をPWM制御する第4モード(PWMモード)で動作可能である。駆動部110は、第4モードにおいて電源電圧VPWRが第2しきい値VTH2を超えると、第1モードのクランプレディ状態に遷移し、さらに電源電圧VPWRが第1しきい値VTH1を超えると、第1モードのクランプ状態に遷移する。この際、制御電圧VCNTは、PWM駆動のデューティ指令値に応じた電圧レベルに設定される。
図9は、正常状態、クランプレディ状態、クランプ状態を遷移するときの電流制御を説明する図である。
図10は、モータドライバ回路100を備えるハードディスク装置900を示す図である。ハードディスク装置900は、プラッタ902、スイングアーム904、ヘッド906、スピンドルモータ910、シークモータ912、モータドライバ回路920を備える。モータドライバ920は、スピンドルモータ910やシークモータ912を駆動する。
実施の形態では、モータドライバ回路100を、ハードディスク用のシークモータ駆動部924に適用する場合を説明したが、モータドライバ回路100の適用はそれに限定されず、モータドライバ回路100とは別の要因によって電源端子が上昇し、かつその上昇を抑制すべき回路に適用できる。
実施の形態では、クランプ状態となる前に、クランプレディ状態を挿入したが、クランプレディ状態を省略してもよい。
102A 第1出力段
102B 第2出力段
110 駆動部
112A 第1駆動部
112B 第2駆動部
114A 第1アンプ
114B 第2アンプ
116 メインコントローラ
118 クランプコントローラ
120 電圧判定部
122 第1コンパレータ
124 第2コンパレータ
130 電流極性判定部
900 ハードディスク装置
910 スピンドルモータ
912 シークモータ
914 電源回路
920 モータドライバ回路
922 スピンドルモータ駆動部
924 シークモータ駆動部
930 平滑キャパシタ
Claims (19)
- モータドライバ回路であって、
駆動対象のモータのコイルの一端および電源端子と接続されるプッシュプル形式の第1出力段と、
前記コイルの他端と前記電源端子と接続されるプッシュプル形式の第2出力段と、
第1出力段および前記第2出力段を制御する駆動部と、
を備え、
前記駆動部は、前記電源端子の電源電圧が第1しきい値を超えるとクランプ状態に遷移し、前記クランプ状態において、前記第1出力段と前記第2出力段を構成するトランジスタを利用して前記電源端子から電流を引き抜くことを特徴とするモータドライバ回路。 - 前記駆動部は、前記クランプ状態において、前記第1出力段と前記第2出力段のうちソース側の出力段のハイサイドトランジスタを定電流源として動作させることを特徴とする請求項1に記載のモータドライバ回路。
- 前記駆動部は、前記クランプ状態において、前記ソース側の出力段のハイサイドトランジスタに、前記ハイサイドトランジスタとともにカレントミラー回路を構成するレプリカトランジスタを接続し、当該レプリカトランジスタに定電流を供給するように構成されることを特徴とする請求項2に記載のモータドライバ回路。
- 前記駆動部は、前記第1出力段および前記第2出力段を差動動作させて、前記モータの両端間に指令値に応じた駆動電圧を印加する第1モードで動作可能であり、前記第1モードにおける前記クランプ状態において、前記モータの両端間に前記指令値に応じた前記駆動電圧を印加し続けることを特徴とする請求項2または3に記載のモータドライバ回路。
- 前記駆動部は、
前記指令値である制御電圧と、第1バイアス電圧にもとづいて前記第1出力段を制御する第1駆動部と、
前記制御電圧と、第2バイアス電圧にもとづいて前記第2出力段を制御する第2駆動部と、
を含み、
前記第1モードの正常状態において、前記モータの電流の極性にかかわらず、前記第1バイアス電圧を、所定の基準電圧にセットし、前記第2バイアス電圧を、前記第1出力段の出力電圧にセットし、
前記第1モードの前記クランプ状態において、前記第1駆動部と前記第2駆動部のソース側の一方のバイアス電圧を前記基準電圧にセットし、前記第1駆動部と前記第2駆動部のシンク側の他方のバイアス電圧を、ソース側の出力段の出力電圧にセットすることを特徴とする請求項4に記載のモータドライバ回路。 - 前記基準電圧は前記電源電圧の1/2であることを特徴とする請求項5に記載のモータドライバ回路。
- 前記駆動部は、
前記第1モードにおいて、前記電源電圧が前記第1しきい値より低い第2しきい値を超えると、前記クランプ状態に遷移するのに先立ってクランプレディ状態に遷移し、
前記第1モードの前記クランプレディ状態において、前記ソース側の出力段のハイサイドトランジスタを定電流源として動作させずに、前記第1駆動部と前記第2駆動部のバイアス電圧を、前記クランプ状態と同じ状態にセットして待機することを特徴とする請求項5または6に記載のモータドライバ回路。 - 前記駆動部は、前記第1出力段の出力と前記第2出力段の出力をハイインピーダンス状態とする第2モードで動作可能であり、前記第2モードにおける前記クランプ状態において、前記第1出力段と前記第2出力段のうちシンク側の出力段のハイインピーダンス状態を維持することを特徴とする請求項2から4のいずれかに記載のモータドライバ回路。
- 前記駆動部は前記第2モードの前記クランプ状態において、前記ソース側の出力段の出力電圧を所定の電圧に固定することを特徴とする請求項8に記載のモータドライバ回路。
- 前記所定の電圧は、前記電源電圧の1/2であることを特徴とする請求項9に記載のモータドライバ回路。
- 前記駆動部は、前記第1出力段および前記第2出力段を差動動作させて、前記モータの両端間に指令値に応じた駆動電圧を印加する第1モードで動作可能であり、
前記駆動部は、
前記指令値である制御電圧と第1バイアス電圧にもとづいて前記第1出力段を制御する第1駆動部と、
前記制御電圧と第2バイアス電圧にもとづいて前記第2出力段を制御する第2駆動部と、
を含み、
前記第1モードの正常状態において、前記モータの電流の極性にかかわらず、前記第1バイアス電圧を所定の基準電圧にセットし、前記第2バイアス電圧を前記第1出力段の出力電圧にセットし、
前記第2モードの前記クランプ状態において、前記第1駆動部と前記第2駆動部のソース側の一方のバイアス電圧を前記基準電圧にセットすることを特徴とする請求項8から10のいずれかに記載のモータドライバ回路。 - 前記駆動部は、
前記第2モードにおいて、前記電源電圧が前記第1しきい値より低い第2しきい値を超えると、前記クランプ状態に遷移するのに先立ってクランプレディ状態に遷移し、
前記第2モードの前記クランプレディ状態において、前記ソース側の出力段のハイサイドトランジスタを定電流源として動作させずに、ソース側の駆動部のバイアス電圧を、前記クランプ状態と同じ状態にセットして待機することを特徴とする請求項11に記載のモータドライバ回路。 - 前記駆動部は、前記第1出力段の出力と前記第2出力段の出力をローに固定する第3モードで動作可能であり、前記第3モードにおいて前記電源電圧が前記第2しきい値を超えると、前記第1モードの前記クランプレディ状態に遷移することを特徴とする請求項7に記載のモータドライバ回路。
- 前記駆動部は、前記第1出力段の出力と前記第2出力段の出力をPWM制御する第4モードで動作可能であり、前記第4モードにおいて前記電源電圧が前記第2しきい値を超えると、前記第1モードの前記クランプレディ状態に遷移することを特徴とする請求項7に記載のモータドライバ回路。
- 前記駆動部は、前記電源電圧が前記第1しきい値を超えると、前記定電流源となる前記ハイサイドトランジスタに流れる電流を緩やかに増大させることを特徴とする請求項2から14のいずれかに記載のモータドライバ回路。
- 前記駆動部は、前記電源電圧が前記第1しきい値を下回ると、前記定電流源となる前記ハイサイドトランジスタに流れる電流を緩やかに減少させることを特徴とする請求項2から15のいずれかに記載のモータドライバ回路。
- 前記駆動部は、前記電源電圧が前記第1しきい値を下回ると、前記定電流源となる前記ハイサイドトランジスタに流れる電流を非ゼロの電流量まで低下させて固定し、所定時間経過後に固定を解除することを特徴とする請求項2から16のいずれかに記載のモータドライバ回路。
- ひとつの半導体基板に一体集積化されることを特徴とする請求項1から17のいずれかに記載のモータドライバ回路。
- ボイスコイルモータと、
スピンドルモータと、
前記ボイスコイルモータを駆動するボイスコイルモータ駆動部と、
前記スピンドルモータを駆動し、電源端子が前記ボイスコイルモータ駆動部と共通に接続されるスピンドルモータ駆動部と、
を備え、前記ボイスコイルモータ駆動部は、請求項1から18のいずれかに記載のモータドライバ回路を含むことを特徴とするハードディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019165518A JP2021044704A (ja) | 2019-09-11 | 2019-09-11 | モータドライバ回路およびハードディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019165518A JP2021044704A (ja) | 2019-09-11 | 2019-09-11 | モータドライバ回路およびハードディスク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021044704A true JP2021044704A (ja) | 2021-03-18 |
Family
ID=74862608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019165518A Ceased JP2021044704A (ja) | 2019-09-11 | 2019-09-11 | モータドライバ回路およびハードディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021044704A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003187402A (ja) * | 2001-11-09 | 2003-07-04 | Stmicroelectronics Inc | 書込ヘッドドライバ回路及びメモリディスクへの書込方法 |
JP2010277667A (ja) * | 2009-05-31 | 2010-12-09 | Texas Instr Japan Ltd | ディスク駆動装置 |
JP2012253837A (ja) * | 2011-05-31 | 2012-12-20 | Toyota Motor Corp | 車両および車両の制御方法 |
-
2019
- 2019-09-11 JP JP2019165518A patent/JP2021044704A/ja not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003187402A (ja) * | 2001-11-09 | 2003-07-04 | Stmicroelectronics Inc | 書込ヘッドドライバ回路及びメモリディスクへの書込方法 |
JP2010277667A (ja) * | 2009-05-31 | 2010-12-09 | Texas Instr Japan Ltd | ディスク駆動装置 |
JP2012253837A (ja) * | 2011-05-31 | 2012-12-20 | Toyota Motor Corp | 車両および車両の制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5961042B2 (ja) | ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器 | |
US7609015B2 (en) | Load driving device and electrical apparatus using the same | |
EP0814473B1 (en) | Harddisk spindle motor controller with either PWM or linear current control output | |
JP2007306710A (ja) | 電動パワーステアリング装置 | |
JP4509092B2 (ja) | 電子機器及び電源回路 | |
US8502602B2 (en) | Class-D amplifier circuit | |
JP3351580B2 (ja) | 誘導性負荷の電流制御回路 | |
JP6892357B2 (ja) | スイッチングレギュレータ | |
US7542262B2 (en) | Apparatus for driving an electromagnetic load | |
JP2008522544A (ja) | 電力乗算器装置及び方法 | |
JP2021044704A (ja) | モータドライバ回路およびハードディスク装置 | |
JP2008193866A (ja) | 昇圧型スイッチングレギュレータ | |
US5010282A (en) | Method and apparatus for driving a DC motor | |
US6373298B1 (en) | Enhanced voltage drive circuit for HDD write driver | |
US11949321B2 (en) | Pre-biased mode switching in system having selectable pulse-width modulated (PWM) and linear operation | |
US5825145A (en) | Quiet commutation circuit for an electric motor | |
JP2002330064A (ja) | ブートストラップ回路 | |
JP4049332B1 (ja) | 充電制御装置 | |
US8207695B2 (en) | Control circuit of a full-bridge stage | |
WO2008109328A1 (en) | Brushed motor control with voltage boost for reverse and braking | |
JPH07326513A (ja) | 電磁石駆動装置 | |
JP2008067531A (ja) | スイッチング制御回路 | |
JP5811222B2 (ja) | ハードディスクドライブ | |
US20020101267A1 (en) | Ultra-fast voltage drive | |
US9722527B2 (en) | Power supply of an electric motor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240305 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20240730 |