JP2021040288A - マスタ装置、演算処理装置、プログラマブルロジックコントローラ、ネットワーク、および方法 - Google Patents
マスタ装置、演算処理装置、プログラマブルロジックコントローラ、ネットワーク、および方法 Download PDFInfo
- Publication number
- JP2021040288A JP2021040288A JP2019162181A JP2019162181A JP2021040288A JP 2021040288 A JP2021040288 A JP 2021040288A JP 2019162181 A JP2019162181 A JP 2019162181A JP 2019162181 A JP2019162181 A JP 2019162181A JP 2021040288 A JP2021040288 A JP 2021040288A
- Authority
- JP
- Japan
- Prior art keywords
- slave
- frame
- command
- data
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims description 77
- 238000000034 method Methods 0.000 title claims description 40
- 230000005540 biological transmission Effects 0.000 claims abstract description 45
- 238000012546 transfer Methods 0.000 claims abstract description 37
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 16
- 238000004891 communication Methods 0.000 claims description 41
- 230000008859 change Effects 0.000 claims description 13
- 238000001514 detection method Methods 0.000 description 42
- 238000010586 diagram Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 22
- 238000011084 recovery Methods 0.000 description 7
- 230000001629 suppression Effects 0.000 description 5
- 239000000284 extract Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 101100298222 Caenorhabditis elegans pot-1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/437—Ring fault isolation or reconfiguration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/423—Loop networks with centralised control, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/422—Synchronisation for ring networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Programmable Controllers (AREA)
Abstract
Description
上述の開示によれば、EtherCATネットワークにおいて上記のマスタ装置の構成を適用することができる。
上述の開示に係る演算処理装置を備えた、プログラマブルロジックコントローラが提供される。
本発明が適用される場面の一例について説明する。図5を参照して、上記の制御システムは、例えばフィールドネットワークを構成するリング配線に接続される複数のスレーブを管理するマスタ10を備える。リング配線には、例えばEtherCATを適用することができる。
<B.PLCシステムの全体構成>
まず、制御システムの一形態である、本実施の形態に係るPLCシステム1の全体構成について説明する。図1は、本実施の形態に係るPLCシステム1の全体構成を示す模式図である。
図2は、本実施の形態に係るPLCシステム1に含まれるプロセッサユニット10のハードウェア構成を示す模式図である。図2を参照して、本実施の形態に係るマスタ10(すなわち、プロセッサユニット10)の装置構成について説明する。
図3は、本実施の形態に係るスレーブ40のハードウェア構成を示す模式図である。図3を参照して、本実施の形態に係るスレーブ40の装置構成について説明する。
図4は、本実施の形態に係る2つのスレーブ間のフレームの流れの一例を模式的に説明するための図である。図4は、図1のリングトポロジにおいて隣接する任意の2つのスレーブ40の間のフレーム50の流れを示す、例えばスレーブ「C」とスレーブ「D」間のフレーム50の流れを示す。図5は、本実施の形態に係るリングトポロジにおけるフレーム50の経路の変化の一例を模式的に説明するための図である。
本実施の形態では、通常時のフレーム50および逆巡回フレーム50は、それぞれ、当該フレームを識別するインデックス53と転送するべきデータ本体であるデータグラム52を含む。マスタ10は、制御周期に基づく所定周期毎に所定範囲のインデックス53を付加してフレーム50を生成し転送する(図5のStep3.1)。逆巡回フレーム50は現在周期ではない過去の周期のフレーム50である可能性が高いが、マスタ10に到達した逆巡回フレーム50と現在の通常時のフレーム50との両者が一致しているインデックス53を有する場合は、マスタ10は、両フレームのうちどちらが正しいかを判別できなくなり、誤動作に繋がる。
本実施の形態に係るフレームの構成例を説明する。図6は、本実施の形態に係るフレームの構成の一例を模式的に示す図である。本実施の形態に係るフレーム50は、基本的に、コントロール情報を格納するためのヘッダ51とデータグラム52を含む(図6(A))。フレームの種類に応じて、ヘッダ51またはデータグラム52に格納される情報は異なる。
本実施の形態では、リングトポロジにおけるスレーブ40間の切断箇所が接続し直されて復旧した場合に、マスタ10は、復旧した箇所に接続されているスレーブ40の入出力ポートをオープンするためのコマンドフレーム56を送信し、その直後ではなく所定時間が経過したときに、リングトポロジへの通常時の巡回フレーム55の送出(転送)を開始する。
図7は、本実施の形態に係るマスタ10の機能構成の一例を模式的に示す図である。図7を参照して、マスタ10は、逆巡回フレームの発生を抑制するために巡回抑制部180と、不揮発性メモリ104に対応する記憶部185と、通信処理部186および187と、フレーム処理部188を含む。通信処理部187は、逆巡回フレーム発生の可能性示す通知を出力する通知部1871を有する。
接続状態検出部1822は、予め定められた検出用データを用いて、リングトポロジのネットワーク4の構成を検出する。
図8は、本実施の形態に係るスレーブ40の機能構成の一例を模式的に示す図である。図8を参照して、プロセッサ400は、ループバック部470、フレーム判別部430、フレーム処理部440、およびオープンコマンド54を実行するコマンド実行部450を備える。
本実施の形態では、切断された経路を接続するときは、マスタ10は、当該経路を接続しているスレーブ40の入力ポート410および出力ポート420のオープン順序を、リングトポロジ内の当該経路の位置に応じて適正化する。具体的には、マスタ10は、当該オープン順序を、逆巡回フレーム55(図5のStep2)が発生を抑制するような順序に決定する。本実施の形態に係る切断/接続の経路の位置は、(ケース1)と(ケース2)の位置を含む。図9は、本実施の形態に係る切断/接続の経路の(ケース1)と(ケース2)の位置を模式的に示す図である。図10は、本実施の形態に係る処理のフローチャートである。
図11〜図14は、本実施の形態に係る“第1モード”のフレームの流れを模式的に示す図である。図11〜図14の太線矢印は、フレーム50の流れる方向を示している。図11〜図14を参照して、ステップS4(図10)の処理を説明する。図11〜図14では、分岐用スレーブ40−0とスレーブ「A」との間の経路が切断されている。したがって、接続状態検出部1822は、分岐用スレーブ40−0の出力ポート420の識別子portY(図11)とスレーブ「A」の入力ポート410の識別子portX(図11)を出力する。
図15〜図20は、本実施の形態に係る“第2モード”のフレームの流れを模式的に示す図である。図15〜図20の太い矢印は、フレーム50の流れる方向を示している。図15〜図20を参照して、ステップS5(図10)の処理を説明する。図15〜図20は、分岐用スレーブ40−0の終点のportZとスレーブ「D」の出力ポート420であるportYとの間の経路が切断されている。したがって、接続状態検出部1822は分岐用スレーブ40−0のポートの識別子portZ(図15)とスレーブ「D」の出力ポート420の識別子portY(図15)を出力する。
本実施の形態では、マスタ10は、逆巡回フレームが到達したことを検出すると、到達した逆巡回フレームを破棄する方法を説明する。この方法は、(ケース1)に適用することができる。
図26を参照して、マスタ10のフレーム破棄部189の処理を説明する。なお、図26以降の図では、インデックスを“Index”とも表記する。まず、フレーム破棄部189は、マスタ10が受付けた巡回フレーム55のインデックス53の値を、現在周期のインデックス値の範囲と比較し、比較の結果に基づき、インデックス53が当該範囲内の値に該当するか否かを判断する(ステップS51)。ここでは、インデックス53の値は、所定周期毎に異なる所定範囲内の値を示す。したがって、インデックス53の値が現在の所定周期の範囲内に該当しないと判定される場合(ステップS51でNO)、フレーム破棄部189は受付けた巡回フレーム55を破棄する(ステップS59)。
マスタ10が、到達する逆巡回フレームを検出するためのインデックス53の値(番号)の採番方法を説明する。この方法は、(ケース1)と(ケース2)の両方に適用することができる。図27は、本実施の形態に係るマスタ10の機能構成の他の例を模式的に示す図である。図27を参照して、マスタ10は、図7の構成に追加して、世代設定部190およびフレーム破棄部191を備える。図28は、本実施の形態に係る世代設定部190の処理を説明するための図である。図29〜図31は、本実施の形態に係るフレームの他の流れを模式的に示す図である。図32は、フレーム破棄部191の処理のフローチャートの一例を示す図である。
本実施の形態では、通知部1871は、ループバック転送から巡回転送への変化により逆巡回フレームが発生した可能性がある旨の通知を出力する。例えば、マスタ10が、リングトポロジにおけるフレームロストを検出したとき、通知部1871は、上記の通知を出力する。
上述したような本実施の形態は、以下のような技術思想を含む。
[構成1]
リング配線(4)に接続される複数のスレーブ装置(40)を管理するマスタ装置(10)であって、
前記複数のスレーブ装置は、前記リング配線の起点および終点となる第1スレーブ装置(40−0)と、前記第1スレーブ装置の起点と終点との間に接続される複数の第2スレーブ装置(40−1、40−2、40−3、40−4)とを含み、
前記リング配線は、
各前記第2スレーブ装置が、起点側から入来するデータ(50)を受付け、受付けたデータを終点側へ巡回転送させるための第1経路(15)と、
各前記複数のスレーブ装置が、隣接するスレーブ装置との間の経路が切断される場合に、自装置から前記データをループバックするための第2経路(16)とを構成可能であり、
前記マスタ装置は、
前記切断から復旧する場合に、前記第2経路を前記第1経路に切替えるための指令(56)を前記ループバックを実施するスレーブ装置に送信する指令手段(1810)を備え、
前記指令の送信から前記リング配線の伝搬遅延時間に基づく時間が経過後に、前記リング配線にデータを送出する(1824)、マスタ装置。
[構成2]
前記各スレーブ装置は、隣接するスレーブ装置に繋がる経路が接続される第1ポート(410)および第2ポート(420)を有し、
各第2スレーブ装置は、前記第1経路が構成される場合、起点側から入来するデータを前記第1ポートで受付け、受付けたデータを前記第2ポートから終点側へ転送し、
前記指令は、検出された前記第1ポートからのデータ受付を可能にするオープン指令(54、59)および前記第2ポートからのデータ受付を可能にするオープン指令(54,59)を含み、
前記指令手段は、
切断経路のリング配線上の位置に応じて、前記第1ポートのオープン指令および前記第2ポートのオープン指令の送信順序を異ならせる、構成1に記載のマスタ装置。
[構成3]
前記マスタ装置は、さらに、
前記複数のスレーブ装置との通信に基づき、切断経路が接続されるスレーブ装置の第1ポートおよび第2ポートを検出する手段(1822)を備える、構成2に記載にマスタ装置。
[構成4]
前記データは、前記ループバックから前記巡回転送に変化したか否かを示す符号(57)を含み、
前記マスタ装置は、前記リング配線からの入来データのうち、前記符号が前記変化を示すデータを検出し破棄する(189)、構成2または3に記載のマスタ装置。
[構成5]
前記マスタ装置は、世代(293)を割当てながらデータをリング配線に送出し、
前記マスタ装置は、前記指令を送信したとき、その後にデータに割当てる世代を、当該指令送信前に割当られていた世代から変更し、
前記マスタ装置は、前記リング配線から入来するデータのうち、現在、データに割当られる世代とは異なる世代が割当てられたデータを検出し破棄する(191)、構成2から4のいずれか1に記載のマスタ装置。
[構成6]
前記マスタ装置は、ループバック転送から巡回転送への変化が発生した旨の通知を出力する(1871)、構成2から5のいずれか1に記載のマスタ装置。
[構成7]
前記リング配線は、EtherCATネットワークを含む、構成1から6のいずれか1に記載のマスタ装置。
[構成8]
構成1から7のいずれか1に記載にマスタ装置を備える演算処理装置。
[構成9]
構成8に記載に演算処理装置を備えた、プログラマブルロジックコントローラ。
[構成10]
リング配線(4)を含むネットワークであって、
前記リング配線に接続される複数のスレーブ装置(40)と、
前記複数のスレーブ装置を管理するマスタ装置(10)と、を備え、
前記複数のスレーブ装置は、前記リング配線の起点および終点となる第1スレーブ装置(40−0)と、前記第1スレーブ装置の起点と終点との間に接続される複数の第2スレーブ装置(40−1,40−2、40−3、40−4)とを含み、
前記リング配線は、
各前記第2スレーブ装置が、起点側から入来するデータを受付け、受付けたデータを終点側へ巡回転送させるための第1経路(15)と、
各前記複数のスレーブ装置が、隣接するスレーブ装置との間の経路が切断される場合に、自装置から前記データをループバックするための第2経路(16)とを構成可能であり、
前記マスタ装置は、
前記切断から復旧する場合に、前記第2経路を前記第1経路に切替えるための指令(56)を前記ループバックを実施するスレーブ装置に送信する指令手段(1810)を備え、
前記指令の送信から前記リング配線の伝搬遅延時間に基づく時間が経過後に、前記リング配線にデータを送出する(1824)、ネットワーク。
[構成11]
リング配線(4)に接続される複数のスレーブ装置(40)を管理するマスタ装置(10)が実施する方法であって、
前記複数のスレーブ装置は、前記リング配線の起点および終点となる第1スレーブ装置(40−0)と、前記第1スレーブ装置の起点と終点との間に接続される複数の第2スレーブ装置(40−1,40−2、40−3、40−4)とを含み、
前記リング配線は、
各前記第2スレーブ装置が、起点側から入来するデータを受付け、受付けたデータを前記終点側へ巡回転送させるための第1経路(15)と、
各前記複数のスレーブ装置が、隣接するスレーブ装置との間の経路が切断される場合に、自装置から前記データをループバックするための第2経路(16)とを構成可能であり、
前記方法は、
前記切断から復旧する場合に、前記第2経路を前記第1経路に切替えるための指令(56)を前記ループバックを実施するスレーブ装置に送信するステップ(S5、S4)と、
前記指令の送信から前記リング配線の伝搬遅延時間に基づく時間が経過後に、前記リング配線にデータを送出するステップ(S6、S7)とを備える、方法。
Claims (11)
- リング配線に接続される複数のスレーブ装置を管理するマスタ装置であって、
前記複数のスレーブ装置は、前記リング配線の起点および終点となる第1スレーブ装置と、前記第1スレーブ装置の起点と終点との間に接続される複数の第2スレーブ装置とを含み、
前記リング配線は、
各前記第2スレーブ装置が、起点側から入来するデータを受付け、受付けたデータを終点側へ巡回転送させるための第1経路と、
各前記複数のスレーブ装置が、隣接するスレーブ装置との間の経路が切断される場合に、自装置から前記データをループバックするための第2経路とを構成可能であり、
前記マスタ装置は、
前記切断から復旧する場合に、前記第2経路を前記第1経路に切替えるための指令を前記ループバックを実施するスレーブ装置に送信する指令手段を備え、
前記指令の送信から前記リング配線の伝搬遅延時間に基づく時間が経過後に、前記リング配線にデータを送出する、マスタ装置。 - 前記各スレーブ装置は、隣接するスレーブ装置に繋がる経路が接続される第1ポートおよび第2ポートを有し、
各第2スレーブ装置は、前記第1経路が構成される場合、起点側から入来するデータを前記第1ポートで受付け、受付けたデータを前記第2ポートから終点側へ転送し、
前記指令は、検出された前記第1ポートからのデータ受付を可能にするオープン指令および前記第2ポートからのデータ受付を可能にするオープン指令を含み、
前記指令手段は、
切断経路のリング配線上の位置に応じて、前記第1ポートのオープン指令および前記第2ポートのオープン指令の送信順序を異ならせる、請求項1に記載のマスタ装置。 - 前記マスタ装置は、さらに、
前記複数のスレーブ装置との通信に基づき、切断経路が接続されるスレーブ装置の第1ポートおよび第2ポートを検出する手段を備える、請求項2に記載にマスタ装置。 - 前記データは、前記ループバックから前記巡回転送に変化したか否かを示す符号を含み、
前記マスタ装置は、前記リング配線からの入来データのうち、前記符号が前記変化を示すデータを検出し破棄する、請求項2または3に記載のマスタ装置。 - 前記マスタ装置は、世代を割当てながらデータをリング配線に送出し、
前記マスタ装置は、前記指令を送信したとき、その後にデータに割当てる世代を、当該指令送信前に割当られていた世代から変更し、
前記マスタ装置は、前記リング配線から入来するデータのうち、現在、データに割当られる世代とは異なる世代が割当てられたデータを検出し破棄する、請求項2から4のいずれか1項に記載のマスタ装置。 - 前記マスタ装置は、ループバック転送から巡回転送への変化が発生した旨の通知を出力する、請求項2から5のいずれか1項に記載のマスタ装置。
- 前記リング配線は、EtherCATネットワークを含む、請求項1から6のいずれか1項に記載のマスタ装置。
- 請求項1から7のいずれか1項に記載にマスタ装置を備える演算処理装置。
- 請求項8に記載に演算処理装置を備えた、プログラマブルロジックコントローラ。
- リング配線を含むネットワークであって、
前記リング配線に接続される複数のスレーブ装置と、
前記複数のスレーブ装置を管理するマスタ装置と、を備え、
前記複数のスレーブ装置は、前記リング配線の起点および終点となる第1スレーブ装置と、前記第1スレーブ装置の起点と終点との間に接続される複数の第2スレーブ装置とを含み、
前記リング配線は、
各前記第2スレーブ装置が、起点側から入来するデータを受付け、受付けたデータを終点側へ巡回転送させるための第1経路と、
各前記複数のスレーブ装置が、隣接するスレーブ装置との間の経路が切断される場合に、自装置から前記データをループバックするための第2経路とを構成可能であり、
前記マスタ装置は、
前記切断から復旧する場合に、前記第2経路を前記第1経路に切替えるための指令を前記ループバックを実施するスレーブ装置に送信する指令手段を備え、
前記指令の送信から前記リング配線の伝搬遅延時間に基づく時間が経過後に、前記リング配線にデータを送出する、ネットワーク。 - リング配線に接続される複数のスレーブ装置を管理するマスタ装置が実施する方法であって、
前記複数のスレーブ装置は、前記リング配線の起点および終点となる第1スレーブ装置と、前記第1スレーブ装置の起点と終点との間に接続される複数の第2スレーブ装置とを含み、
前記リング配線は、
各前記第2スレーブ装置が、起点側から入来するデータを受付け、受付けたデータを前記終点側へ巡回転送させるための第1経路と、
各前記複数のスレーブ装置が、隣接するスレーブ装置との間の経路が切断される場合に、自装置から前記データをループバックするための第2経路とを構成可能であり、
前記方法は、
前記切断から復旧する場合に、前記第2経路を前記第1経路に切替えるための指令を前記ループバックを実施するスレーブ装置に送信するステップと、
前記指令の送信から前記リング配線の伝搬遅延時間に基づく時間が経過後に、前記リング配線にデータを送出するステップとを備える、方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019162181A JP7327017B2 (ja) | 2019-09-05 | 2019-09-05 | マスタ装置、演算処理装置、プログラマブルロジックコントローラ、ネットワーク、および方法 |
CN202080056369.8A CN114245978B (zh) | 2019-09-05 | 2020-03-04 | 主机装置、运算处理装置、控制器、网络系统以及方法 |
PCT/JP2020/009127 WO2021044652A1 (ja) | 2019-09-05 | 2020-03-04 | マスタ装置、演算処理装置、プログラマブルロジックコントローラ、ネットワーク、および方法 |
EP20861702.7A EP4027591A4 (en) | 2019-09-05 | 2020-03-04 | MASTER DEVICE, ARITHMETIC PROCESSING DEVICE, PROGRAMMABLE LOGIC CONTROLLER, NETWORK, AND METHOD |
US17/635,381 US20220400031A1 (en) | 2019-09-05 | 2020-03-04 | Master device, arithmetic processing device, programmable logic controller, network, and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019162181A JP7327017B2 (ja) | 2019-09-05 | 2019-09-05 | マスタ装置、演算処理装置、プログラマブルロジックコントローラ、ネットワーク、および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021040288A true JP2021040288A (ja) | 2021-03-11 |
JP7327017B2 JP7327017B2 (ja) | 2023-08-16 |
Family
ID=74847456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019162181A Active JP7327017B2 (ja) | 2019-09-05 | 2019-09-05 | マスタ装置、演算処理装置、プログラマブルロジックコントローラ、ネットワーク、および方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220400031A1 (ja) |
EP (1) | EP4027591A4 (ja) |
JP (1) | JP7327017B2 (ja) |
CN (1) | CN114245978B (ja) |
WO (1) | WO2021044652A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023006295A (ja) * | 2021-06-30 | 2023-01-18 | オムロン株式会社 | 通信装置、通信制御方法、および通信制御プログラム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062861A (ja) * | 2008-09-03 | 2010-03-18 | Fuji Electric Systems Co Ltd | リング型ネットワークシステム及びリング型ネットワークシステムの復旧方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000196640A (ja) * | 1998-12-25 | 2000-07-14 | Toshiba Corp | ル―プ型デ―タ伝送システム |
US8072999B1 (en) * | 2007-05-08 | 2011-12-06 | Motion Engineering Inc. | Method and system for removing and returning nodes in a synchronous network |
JP5527086B2 (ja) * | 2010-07-29 | 2014-06-18 | 富士電機株式会社 | ネットワークシステム |
CN102594582B (zh) * | 2011-01-14 | 2017-12-15 | 中兴通讯股份有限公司 | 一种报文环回方法及系统 |
EP2774336B1 (en) * | 2011-11-04 | 2020-01-08 | NXP USA, Inc. | Real-time distributed network module, real-time distributed network and method therefor |
US9621483B2 (en) * | 2012-07-02 | 2017-04-11 | Nxp Usa, Inc. | Ethercat packet forwarding with distributed clocking |
US9952995B2 (en) * | 2012-11-27 | 2018-04-24 | Nxp Usa, Inc. | Redundant packet forwarding system |
JP2016119616A (ja) | 2014-12-22 | 2016-06-30 | 富士電機株式会社 | リング型ネットワークシステム、そのマスタノード |
-
2019
- 2019-09-05 JP JP2019162181A patent/JP7327017B2/ja active Active
-
2020
- 2020-03-04 WO PCT/JP2020/009127 patent/WO2021044652A1/ja unknown
- 2020-03-04 US US17/635,381 patent/US20220400031A1/en active Pending
- 2020-03-04 EP EP20861702.7A patent/EP4027591A4/en active Pending
- 2020-03-04 CN CN202080056369.8A patent/CN114245978B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062861A (ja) * | 2008-09-03 | 2010-03-18 | Fuji Electric Systems Co Ltd | リング型ネットワークシステム及びリング型ネットワークシステムの復旧方法 |
Also Published As
Publication number | Publication date |
---|---|
EP4027591A1 (en) | 2022-07-13 |
CN114245978B (zh) | 2023-08-01 |
JP7327017B2 (ja) | 2023-08-16 |
US20220400031A1 (en) | 2022-12-15 |
CN114245978A (zh) | 2022-03-25 |
WO2021044652A1 (ja) | 2021-03-11 |
EP4027591A4 (en) | 2023-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4074631B2 (ja) | 伝送路システム、および同システムにおけるフレーム伝送装置、ならびに伝送路切り替え方法 | |
JP4437984B2 (ja) | ネットワーク中継装置及びその制御方法 | |
US9106523B2 (en) | Communication device and method of controlling the same | |
JP5814474B2 (ja) | 通信システムを駆動する方法 | |
JP2009512260A (ja) | 加入者装置、通信システムの通信コントローラ、および通信システムの加入者装置内でゲートウェイ機能を実現する方法 | |
JP5930355B1 (ja) | 特定パケット中継機能付きデータダイオード装置及びその設定方法 | |
JP6933183B2 (ja) | セーフティ制御システムおよびセーフティ制御ユニット | |
WO2017119418A1 (ja) | 特定パケット中継機能付きデータダイオード装置及びその設定方法 | |
CN111989899B (zh) | 监视装置、网络系统、拓扑管理方法以及计算机可读取记录介质 | |
US9294342B2 (en) | Network node apparatus system, apparatus, and method | |
WO2021044652A1 (ja) | マスタ装置、演算処理装置、プログラマブルロジックコントローラ、ネットワーク、および方法 | |
JP6273841B2 (ja) | 通信システム及び通信制御方法 | |
JP6554405B2 (ja) | リングネットワークシステム、及び、ネットワークノード | |
US8824333B2 (en) | Method and apparatus for full duplex serial shifting mode and switch mode data transmission | |
JP2011223172A (ja) | リング型ネットワークシステム、通信装置および障害検出方法 | |
JP2011023983A (ja) | ネットワークノード | |
JP2010050903A (ja) | 伝送装置 | |
JP4944986B2 (ja) | 伝送路システムおよび伝送路構築方法 | |
JP6675992B2 (ja) | 通信装置、通信システム及び通信制御方法 | |
JP4653800B2 (ja) | 伝送路システム、フレーム伝送装置、伝送路システムにおける伝送路切り替え方法およびプログラム | |
US20230152783A1 (en) | Control system, industrial device, control method, and program | |
JP2011101113A (ja) | Mac回路 | |
KR20230084123A (ko) | 원자력 발전소 및 기타 산업 시설의 자동 모니터링 및 제어 시스템을 위한 이중 버스 | |
US20210281527A1 (en) | Line monitor device and network switch | |
JP4585544B2 (ja) | 伝送路システム、リングマップ生成方法およびノード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7327017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |