JP2021022917A - 半導体装置 - Google Patents

Abstract

【課題】回路規模を増加させることなく、安価で検出精度が高いショート検出回路を備えた半導体装置を提供する。【解決手段】所定の信号が入力され第１の出力信号を出力する第１のバッファと、前記所定の信号の反転信号が入力され第２の出力信号を出力する第２のバッファと、前記第１の出力信号と前記第２の出力信号との電位差に応じて、前記第１のバッファの出力側の第１端子又は前記第２のバッファの出力側の第２端子の地絡の有無、又は前記第１端子と前記第２端子との短絡の有無を判定する短絡判定信号を出力するショート検出回路と、を有することを特徴とする半導体装置１００が提供される。【選択図】図１

Description

本発明は、音声信号を出力する機能を備えた半導体装置について、特に音声出力端子のショート時に半導体装置を保護する保護回路に関する。

一般的に、半導体装置の中でもスピーカに接続され、音声信号を出力する半導体装置が知られている。このような半導体装置では、ＡＢ級アンプなどに比べ効率が良く発熱も少ないＤ級アンプを用いたものが、民生品又は車載品などの分野において幅広く利用されている。

このような音声信号を出力する半導体装置に用いられる低インピーダンスのスピーカを駆動するためのバッファは、マイコンなどにおいて用いられる汎用のＩ／Ｏバッファなどと比較すると数倍〜数十倍の電流駆動能力を持つため、地絡又は端子間ショートが起きると大電流が発生し、半導体装置の故障を発生させてしまう。そのため、地絡又は端子間ショートが発生した場合に、半導体装置を保護する保護回路が用いられる。例えば特許文献１の図５においては、二つの出力端子からの出力信号を比較して同位相で動作する状態が所定時間以上続くことで端子間に短絡が生じたと判定し、出力回路をオフすることでスピーカ等の負荷又はアンプの破壊を防止する保護回路が提案されている。

特開２００７−２３５５２６号公報

図７には、比較例としての半導体装置３００の構成が開示されている。半導体装置３００は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変調回路３１０と、第１のスピーカバッファ３２０−１と、第２のスピーカバッファ３２０−２と、判定回路３３０と、検知電流発生器３４０とにより構成されている。過電流による電圧降下を検知する半導体装置３００は、例えば、端子Ｔ１及び端子Ｔ２の電圧レベルより電圧が降下した場合にＮＯＲ回路により構成された判定回路３３０が異常を検出する構成となっている。端子Ｔ１の電圧レベルは、図８に示すようなＤ級アンプの構成を備えた第１のスピーカバッファ３２０−１の第１の出力トランジスタであるＰＭＯＳトランジスタＰＴｒ１及び第２の出力トランジスタであるＮＭＯＳトランジスタＮＴｒ１のオン抵抗と、内部の電源配線抵抗であるＲ２及びＲ３と、外付けスピーカの負荷抵抗Ｒ１とで決まる。端子Ｔ２の電圧レベルについても同様である。

検知電流発生器３４０から出力される検知電流は、スピーカ出力電力の仕様によって設定値が決まる。一般的なスピーカ出力電力の仕様は、電源電圧５Ｖ、１Ｗ出力、負荷抵抗ＲＬ＝８Ω程度であるが、この場合、スピーカ又は電源のバラツキ、トランジスタのＶｔスキュー（閾値電圧のバラツキ）等を考慮すると最大出力電流は８００ｍＡ（５．６Ｖ、ＲＬ＝６Ω）程度になる。これ以上の電流値が端子間ショート、又は地絡により発生するため、最大出力電流に基づいて、端子Ｔ１及び端子Ｔ２の電圧レベルが降下した場合を判定する閾値を定めて設計している。

しかしながら、端子Ｔ１、Ｔ２間のショート及び地絡発生時の端子Ｔ１及び端子Ｔ２の電圧レベルは、スピーカの配線抵抗Ｒ２及びＲ３、並びにスピーカの負荷抵抗Ｒ１により大きく変動するが、判定回路３３０の閾値の調整が困難であることから、端子間ショート、又は地絡の誤検出が生じる場合があった。

例えば、電源電圧５Ｖ、１Ｗでの音声出力時の動作として、端子Ｔ１が“Ｈ”を出力する場合、その出力電圧は４Ｖ程度であるが、これは正常動作であることから判定回路３３０は異常を検出することなく動作を続けなければならない。なお、端子Ｔ１及び端子Ｔ２は“Ｈ”及び“Ｌ”を常時出力するため、判定回路３３０は通常動作中もＥＲＲを判定するのであるが、サンプリングすることにより、一定期間ＥＲＲが“Ｈ”の時を検出している。

このような状況では、顧客の使用環境の中でスピーカの負荷抵抗Ｒ１が大きい場合、又は負荷抵抗ＲＬが小さい場合は、端子Ｔ１に与えられる電圧は４Ｖを常時下回るため、判定回路３３０が誤検出する可能性があった。また、ＧＮＤ側の配線抵抗が極端に大きくなった場合は、常時検出回路の閾値以上の電圧値となり、端子間ショート、又は地絡を検出できない可能性もある。そのため、出力抵抗ＲＯＵＴ又は負荷抵抗ＲＬの仕様制限をした上でなければ使用できない限定的な回路となっていた。

このような問題を解決するには、ＮＯＲ回路による判定ではなく、閾値電圧と端子Ｔ１の電圧とをコンパレータで比較することが考えられる。しかし、コンパレータを備えることで回路規模が大きくなり、ひいてはコスト増となるデメリットが生じる。また、特許文献１で提案されていた技術では、２つの出力端子からの出力をＮＯＲ回路にて比較し出力端子間のショートのみを判定するものであるから、判定できる故障原因が限定的であり、なおかつ上述と同様に回路規模が大きくなる。

本発明は、上記の点に鑑みてなされたものであり、回路規模を増加させることなく、安価で検出精度が高いショート検出回路を備えた半導体装置を提供することを目的とする。

本発明の第１態様に係る半導体装置は、所定の信号が入力され第１の出力信号を出力する第１のバッファと、前記所定の信号の反転信号が入力され第２の出力信号を出力する第２のバッファと、前記第１の出力信号と前記第２の出力信号との電位差に応じて、前記第１のバッファの出力側の第１端子又は前記第２のバッファの出力側の第２端子の地絡の有無、又は前記第１端子と前記第２端子との短絡の有無を判定する短絡判定信号を出力するショート検出回路と、を有する。

本発明の第２態様に係る半導体装置は、第１態様に係る半導体装置であって、前記ショート検出回路は、前記第１の出力信号と前記第２の出力信号との電位差を検出する電位差検出部と、前記電位差検出部による検出に応じて前記短絡判定信号を出力する信号出力部と、を備える。

本発明の第３態様に係る半導体装置は、第２態様に係る半導体装置であって、前記電位差検出部は、前記第１の出力信号と前記第２の出力信号との電位差に応じてオンとオフとが切り替わる前記第１トランジスタを備える。

本発明の第４態様に係る半導体装置は、第３態様に係る半導体装置であって、前記電位差検出部は、前記第１トランジスタと直列に接続されて、前記第１の出力信号と前記第２の出力信号との電位差に応じてオンとオフとが切り替わる第２トランジスタをさらに備える。

本発明の第５態様に係る半導体装置は、第１態様〜第４態様のいずれかの半導体装置であって、前記所定の信号は、音声信号である。

本発明によれば、回路規模を増加させることなく、安価で検出精度が高いショート検出回路を備えた半導体装置を提供することできる。

本発明の第１実施の形態に係る半導体装置の構成を示すブロック図である。 スピーカバッファの回路図である。 第１実施の形態に係る判定回路と定電流回路との回路図である。 第１実施の形態に係る半導体装置の動作を示すタイミングチャートである。 本発明の第２実施の形態に係る半導体装置の構成を示すブロック図である。 第２実施の形態に係る判定回路と定電流回路との回路図である。 比較例に係る半導体装置の構成を示すブロック図である。 スピーカバッファの回路図である。

以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。

［第１実施の形態］
以下、図１乃至図４を用いて、本発明の第１実施の形態に係る半導体装置について説明
する。

図１に示されるように、本実施の形態に係る半導体装置１００は、ＰＷＭ変調回路１１０と、ＰＷＭ変調回路１１０からの出力信号ＳＰが入力される第１のスピーカバッファ１２０−１と、出力信号ＳＰの反転信号ＳＮがＰＷＭ変調回路１１０から入力される第２のスピーカバッファ１２０−２と、第１のスピーカバッファ１２０−１の出力側の端子Ｔ１と、第２のスピーカバッファ１２０−２の出力側の端子Ｔ２との間のショート、又は端子Ｔ１、Ｔ２の地絡を判定し、端子Ｔ３から短絡判定信号を出力する判定回路１３０と、判定回路１３０に電流を供給する定電流回路１４０と、を含んで構成される。ＰＷＭ変調回路１１０からの出力信号ＳＰと、出力信号ＳＰの反転信号ＳＮとは、例えば音声信号である。

図２にはスピーカバッファ１２０の回路図が記載されている。スピーカバッファ１２０は、ＰＷＭ変調回路１１０からの信号を受け、出力トランジスタであるＰＴｒ１及びＮＴｒ１が論理回路の組み合わせによって相補的に動作することでバッファ出力信号を出力している。また、抵抗Ｒ２及び抵抗Ｒ３はＶＤＤ−ＧＮＤ間の電源配線抵抗をそれぞれ示している。また、図１における第１のスピーカバッファ１２０−１及び第２のスピーカバッファ１２０−２はそれぞれ図２のスピーカバッファ１２０と同様の回路構成を有している。

図３には、判定回路１３０と定電流回路１４０との回路図が開示されている。判定回路１３０は、ショート検出回路としてのＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ２と、レベルシフタとしてのＰＭＯＳトランジスタＰ２、Ｐ３、及びＮＭＯＳトランジスタＮ３、Ｎ４により構成されている。ＰＭＯＳトランジスタＰ１は、電位差検出部の一例である。また、定電流回路１４０は、定電流源Ｃ１と、ＮＭＯＳトランジスタＮ１とにより構成されている。判定回路１３０のショート検出回路は、ソースを端子Ｔ１に、ゲートを端子Ｔ２にそれぞれ接続したＰＭＯＳトランジスタＰ１と、そのＰＭＯＳトランジスタＰ１に一定電流を供給するＮＭＯＳトランジスタＮ２によって構成されている。ショート検出回路の出力ｎｏｄｅ１は、レベルシフタのＮＭＯＳトランジスタＮ４のゲートに接続されていて、ＮＭＯＳトランジスタＮ４のドレインは定電流回路１４０からカレントミラー回路を構成して接続されたＰＭＯＳトランジスタＰ３のドレインと接続されている。判定回路１３０の端子ＯＵＴからは、短絡判定信号を出力する。短絡判定信号は、端子Ｔ１又は端子Ｔ１の地絡の有無、又は端子Ｔ１と端子Ｔ２との短絡の有無を判定する信号である。

なお、定電流回路１４０は必ずしもショート検出回路のために用意し調整された回路である必要はなく、半導体装置内の他の回路、例えば定電圧レギュレータ（ＬＤＯ）等で発生させた電流をショート検出回路及びレベルシフタのそれぞれにカレントミラー回路を構成して接続することも可能である。他の定電流源として使用されているものを兼用することで回路規模の増大を抑えることが可能となる。

図４は、第１実施の形態における半導体装置１００の動作を説明するタイムチャートである。（ｉ）通常時では、図３に示した回路の通常動作時として、端子Ｔ１と端子Ｔ２とが８Ωスピーカで接続されている場合を考える。スピーカの配線抵抗を０．１Ω、バッファのＯＮ抵抗を０．５Ωと仮定すると、ＶＤＤ＝５Ｖの時には端子Ｔ１の電圧はおよそ４．６７Ｖ、端子Ｔ２の電圧はおよそ０．３３Ｖとなり、ＰＭＯＳトランジスタＰ１はＯＮ状態となる。次段のＮＭＯＳトランジスタＮ４のゲート電位は、ＰＭＯＳトランジスタＰ１がＯＮ状態なので、端子Ｔ１の電位と同電位となる。従って、通常時には端子ＯＵＴは短絡判定信号として“Ｌ”を出力する。

また、（ｉｉ）端子間ショート時では、端子Ｔ１と端子Ｔ２とが短絡している場合を考える。端子Ｔ１と端子Ｔ２とが短絡している場合は、端子Ｔ１と端子Ｔ２とが０Ωで接続されていると考えればよいので、ＰＭＯＳトランジスタＰ１のゲート−ソース間の電位差は０Ｖである。従って、端子間ショート時では、ＰＭＯＳトランジスタＰ１はＯＦＦ状態となり、次段のＮＭＯＳトランジスタＮ４のゲートには０Ｖが印加される。従って、端子ＯＵＴは短絡判定信号として“Ｈ”を出力する。端子ＯＵＴが短絡判定信号として“Ｈ”を出力することで、スピーカショート状態であることが検出される。

また、（ｉｉｉ）Ｔ１地絡時では、端子Ｔ１がＧＮＤと短絡した場合を考える。端子Ｔ１がＧＮＤ端子と短絡した場合は、ＰＭＯＳトランジスタＰ１のソース端子が常に０Ｖとなるので、端子Ｔ２の電圧に拘らず、常にＮＭＯＳトランジスタＮ４のゲートには０Ｖが印加さる。従って、端子ＯＵＴは短絡判定信号として“Ｈ”を出力する。端子ＯＵＴが短絡判定信号として“Ｈ”を出力することで、スピーカショート状態であることが検出される。

しかしながら、（ｉｖ）Ｔ２地絡時では、端子Ｔ２がＧＮＤと短絡した場合を検出できない。その理由は、判定回路１３０は、ＰＭＯＳトランジスタＰ１のゲート−ソース間の電位差によるＯＮ／ＯＦＦによって端子Ｔ１、Ｔ２の短絡を検出しているため、端子Ｔ２の地絡時には端子Ｔ１−端子Ｔ２間に電位差が生じてしまい、端子ＯＵＴが短絡判定信号として“Ｌ”を出力してしまうためである。端子Ｔ２がＧＮＤと短絡した場合を検出できない事態を回避するには、判定回路１３０にもう一つショート検出回路を用意し、ＰＭＯＳトランジスタＰ１のゲート、ソースに繋がる端子Ｔ１と端子Ｔ２とを入れ替えたものを設ければよい。ショート検出回路を別途設けることにより、端子Ｔ２の地絡を検出することができる。すなわち、判定回路１３０にショート検出回路を２つ用意し、双方のショート検出回路からの出力を確認することで、端子Ｔ１と端子Ｔ２との間の短絡と、それぞれの地絡とを防ぐことができる。

以上説明したように第１実施の形態によれば、判定回路１３０に設けたＰＭＯＳトランジスタＰ１によって、端子Ｔ１及び端子Ｔ２の端子間ショート、並びに端子Ｔ１の地絡を検出することができる。比較例などで説明した検出方法では、スピーカの配線抵抗又はスピーカバッファのＯＮ抵抗によってはショート時のスピーカの出力電圧がＮＯＲ回路の閾値電圧を超えて変動することができず検出できない虞があった。これに対し、本発明の第１実施の形態であれば、端子Ｔ１と端子Ｔ２との電圧差をＰＭＯＳトランジスタＰ１によって直接検出するため、短絡状態を必ず検出することが可能となる。なお、ＰＭＯＳトランジスタＰ１は端子Ｔ１及び端子Ｔ２と接続することから、他のトランジスタと異なる大きさによって形成されても良い。耐圧を上げるために、ＰＭＯＳトランジスタＰ１を他のトランジスタより大きくすることができる。また、省電力スピーカなどでは、検出する信号が小さいことから、ＰＭＯＳトランジスタＰ１を他のトランジスタより小さい構造によって形成することも可能である。また、第１実施の形態に係る判定回路１３０は、コンパレータ又は基準電圧を用いない、簡易な回路構成によって端子Ｔ１及び端子Ｔ２の端子間ショート、並びに端子Ｔ１の地絡を検出することを達成することから、チップサイズに与える影響も小さくすることができ、ひいては安価な半導体装置を提供することができる。

［第２実施の形態］
以下、図５及び図６を用いて、本発明の第２実施の形態に係る半導体装置について説明する。

図５に示されるように、本発明の第２実施の形態に係る半導体装置２００は、ＰＷＭ変調回路１１０と、ＰＷＭ変調回路１１０からの出力信号ＳＰが入力される第１のスピーカバッファ１２０−１と、出力信号ＳＰの反転信号ＳＮがＰＷＭ変調回路１１０から入力される第２のスピーカバッファ１２０−２と、端子Ｔ１、Ｔ２間のショート、又は端子Ｔ１、Ｔ２の地絡を判定する判定回路２３０と、判定回路２３０に電流を供給する定電流回路１４０とを含んで構成される。なお、第１実施の形態と同様の番号が付された構成は第１実施の形態と同様であるため、その詳細な説明を割愛する。

図６には、判定回路２３０と定電流回路１４０とが開示されている。判定回路２３０は、第１実施の形態における判定回路１３０とは、ショート検出回路に用いられるＰＭＯＳトランジスタが２段構成となっている点において異なる。

第２実施の形態における判定回路２３０は、ショート検出回路としてのＰＭＯＳトランジスタＰ１、Ｐ４及びＮＭＯＳトランジスタＮ２と、レベルシフタとしてのＰＭＯＳトランジスタＰ２、Ｐ３、及びＮＭＯＳトランジスタＮ３、Ｎ４により構成されている。基本的な動作は第１実施の形態と同様であるが、端子間ショートを検出する抵抗値が異なる。第１実施の形態と同様にスピーカの配線抵抗を０．１Ω、スピーカバッファのＯＮ抵抗を０．５Ωとする。また、ＰＭＯＳトランジスタＰ１の閾電圧Ｖｔｐを１Ｖとする。第１実施の形態でＰＭＯＳトランジスタＰ１がＯＮする抵抗値、すなわち端子間ショートと判定する抵抗値Ｒ１を算出する。
端子Ｔ１［Ｖ］−端子Ｔ２［Ｖ］＝Ｖｔｐ［Ｖ］ ・・・（１）

スピーカバッファのＰＭＯＳトランジスタＰＴｒ１の抵抗値をＲＰＴｒ１、ＮＭＯＳトランジスタＮＴｒ１の抵抗値をＲＮＴｒ１とすると、電源電圧が５Ｖの場合に以下の数式（２）の関係が成り立つ。
（Ｒ１＋ＲＮＴｒ１＋Ｒ３）／（Ｒ２＋ＲＰＴｒ１＋ＲＮＴｒ１＋Ｒ３）×５−（ＲＮＴｒ１＋Ｒ３）／（Ｒ２＋ＲＰＴｒ１＋ＲＮＴｒ１＋Ｒ３）×５＝Ｖｔｐ＝１
・・・（２）

従って、数式（２）を解くとショートと判定する抵抗値Ｒ１は０．３Ωとなる。

端子間ショートと判定する抵抗値Ｒ１が０．３Ωとなれば、スピーカインピーダンスの８Ωに対して大きなマージンを確保できるため、誤検出の虞が無くなる。一方、電源電圧が５Ｖで上記例の抵抗値でショートした場合に半導体装置に流れる電流は約３．３Ａとなる。半導体装置の故障を防ぐためにショートの感度を上げる、つまり検出抵抗値を上げるためには、第２実施の形態にて示した通り、ＰＭＯＳトランジスタＰ４を追加すればよい。ＰＭＯＳトランジスタＰ４の閾電圧Ｖｔｐを、ＰＭＯＳトランジスタＰ１と同じく１Ｖとすると、電源電圧が５Ｖの場合に以下の数式（３）の関係が成り立つ。
（Ｒ１＋ＲＮＴｒ１＋Ｒ３）／（Ｒ２＋ＲＰＴｒ１＋ＲＮＴｒ１＋Ｒ３）×５−（ＲＮＴｒ１＋Ｒ３）／（Ｒ２＋ＲＰＴｒ１＋ＲＮＴｒ１＋Ｒ３）×５＝Ｖｔｐ×２＝２
・・・（３）

従って、数式（３）を解くと、ショートと判定される抵抗値Ｒ１は０．８Ωとなる。電源電圧が５Ｖで、上記例の抵抗値でショートした場合に、半導体装置２００に流れる電流は２．５Ａとなる。このように、ＰＭＯＳトランジスタＰ４を判定回路２３０に追加することによって、半導体装置２００はショート検出する電流値を下げ、ショート検出の感度を上げることができる。ただし、縦積みできるＰＭＯＳトランジスタの段数、すなわち、端子Ｔ１と端子Ｔ２との間に直列に繋ぐことができるＰＭＯＳトランジスタの数には限りがある。縦積みするＰＭＯＳトランジスタの和をｎとすると、次段のＮＭＯＳトランジスタＮ４のゲートに入力される電圧は、ＰＭＯＳトランジスタＰ１がＯＮ状態になっても、（Ｔ１−ｎ×Ｖｔｐ）［Ｖ］となり、ＮＭＯＳトランジスタＮ４がＯＮ状態にならないためである。

以上説明したように第２実施の形態によれば、判定回路２３０におけるショート検出回路のＰＭＯＳトランジスタの段数を増やすことでショートを検出する抵抗値を上げることができる。第２実施の形態によれば、ショートを検出する抵抗値を上げることで、ショート検出の感度を調整することができる。

１００、２００ 半導体装置
１１０ ＰＷＭ変調回路
１２０−１ 第１のスピーカバッファ
１２０−２ 第２のスピーカバッファ
１３０、２３０ 判定回路
１４０ 定電流回路

Claims (5)

1. 所定の信号が入力され第１の出力信号を出力する第１のバッファと、
   前記所定の信号の反転信号が入力され第２の出力信号を出力する第２のバッファと、
   前記第１の出力信号と前記第２の出力信号との電位差に応じて、前記第１のバッファの出力側の第１端子又は前記第２のバッファの出力側の第２端子の地絡の有無、又は前記第１端子と前記第２端子との短絡の有無を判定する短絡判定信号を出力するショート検出回路と、
   を有することを特徴とする半導体装置。
2. 前記ショート検出回路は、
   前記第１の出力信号と前記第２の出力信号との電位差を検出する電位差検出部と、
   前記電位差検出部による検出に応じて前記短絡判定信号を出力する信号出力部と、
   を備える、請求項１に記載の半導体装置。
3. 前記電位差検出部は、前記第１の出力信号と前記第２の出力信号との電位差に応じてオンとオフとが切り替わる第１トランジスタを備える、請求項２に記載の半導体装置。
4. 前記電位差検出部は、前記第１トランジスタと直列に接続されて、前記第１の出力信号と前記第２の出力信号との電位差に応じてオンとオフとが切り替わる第２トランジスタをさらに備える、請求項３に記載の半導体装置。
5. 前記所定の信号は、音声信号である、請求項１〜４のいずれか１項に記載の半導体装置。