JP2021009555A - 三角関数演算装置 - Google Patents
三角関数演算装置 Download PDFInfo
- Publication number
- JP2021009555A JP2021009555A JP2019123014A JP2019123014A JP2021009555A JP 2021009555 A JP2021009555 A JP 2021009555A JP 2019123014 A JP2019123014 A JP 2019123014A JP 2019123014 A JP2019123014 A JP 2019123014A JP 2021009555 A JP2021009555 A JP 2021009555A
- Authority
- JP
- Japan
- Prior art keywords
- sine
- trigonometric function
- cosine
- address signal
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 description 94
- 230000000052 comparative effect Effects 0.000 description 8
- 239000000284 extract Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/548—Trigonometric functions; Co-ordinate transformations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/04—Trigonometric functions
Abstract
Description
以下、図面及び表を参照して、比較例に係る三角関数演算装置50について説明し、本実施形態に係る三角関数演算装置10との比較について説明する。図6に、比較例に係る三角関数演算装置50を示す。比較例に係る三角関数演算装置50は、本実施形態に係る三角関数演算装置10における補正部40を有さない点で異なり、演算回路30による演算値をアドレス信号に対応する正弦sin(α+β)に相当する値とする。なお、比較例に係る三角関数演算装置50におけるアドレス発生器11、三角関数テーブル20及び演算回路30は、本実施形態に係る三角関数演算装置10と同様の機能であるため、説明を省略し、それぞれ同一の構成要素について同一の参照符号を付与している。
11 アドレス発生器
12 記憶部
20 三角関数テーブル
21 第1の三角関数テーブル
22 第2の三角関数テーブル
30 演算回路
31 第1の乗算回路
32 第2の乗算回路
33、42 加算回路
40 補正部
41 補正値テーブル
Claims (5)
- 位相に対応した複数のビット列からなるアドレス信号を発生するアドレス発生器と、
前記アドレス信号の上位ビットによって示される位相の各々に対応する第1の正弦及び第1の余弦、前記アドレス信号の下位ビットによって示される位相の各々に対応する第2の正弦及び第2の余弦を記憶した三角関数テーブルと、
前記三角関数テーブルを参照することにより抽出された、前記アドレス信号に対応した前記第1の正弦、前記第1の余弦、前記第2の正弦及び前記第2の余弦を用いた演算処理により前記アドレス信号に対応した正弦を演算値として出力する演算回路と、
前記アドレス信号に応じた補正値に基づいて、前記演算値を補正する補正部と、
を備える三角関数演算装置。 - 前記補正部は、前記アドレス信号によって示される位相の各々に対応する補正値を記憶した補正値テーブルを含み、前記補正値テーブルを参照することによって抽出された、前記アドレス信号に対応した補正値に基づいて、前記演算値を補正する
請求項1に記載の三角関数演算装置。 - 前記三角関数テーブルは、
前記アドレス信号の上位ビットによって示される位相の各々に対応する前記第1の正弦及び前記第1の余弦を記憶した第1の三角関数テーブルと、
前記アドレス信号の下位ビットによって示される位相の各々に対応する前記第2の正弦及び前記第2の余弦を記憶した第2の三角関数テーブルと、
を含む請求項1または請求項2に記載の三角関数演算装置。 - 前記演算回路は、
前記第1の正弦と前記第2の余弦との積を出力する第1の乗算回路と、
前記第2の正弦と前記第1の余弦との積を出力する第2の乗算回路と、
前記第1の乗算回路の出力値と前記第2の乗算回路の出力値とを加算する加算回路と、
を含む請求項1から請求項3のいずれか1項に記載の三角関数演算装置。 - 位相に対応した複数のビット列からなるアドレス信号を発生するアドレス発生器と、
前記アドレス信号の上位ビットによって示される位相の各々に対応する第1の正弦及び第1の余弦、前記アドレス信号の下位ビットによって示される位相の各々に対応する第2の正弦及び第2の余弦を記憶した三角関数テーブルと、
前記三角関数テーブルを参照することにより抽出された、前記アドレス信号に対応した前記第1の正弦、前記第1の余弦、前記第2の正弦及び前記第2の余弦を用いた演算処理により前記アドレス信号に対応した余弦を演算値として出力する演算回路と、
前記アドレス信号に応じた補正値に基づいて、前記演算値を補正する補正部と、
を備える三角関数演算装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019123014A JP7262028B2 (ja) | 2019-07-01 | 2019-07-01 | 三角関数演算装置 |
US16/915,994 US11226792B2 (en) | 2019-07-01 | 2020-06-29 | Trigonometric function calculating device |
CN202010609183.2A CN112181359A (zh) | 2019-07-01 | 2020-06-29 | 三角函数运算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019123014A JP7262028B2 (ja) | 2019-07-01 | 2019-07-01 | 三角関数演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021009555A true JP2021009555A (ja) | 2021-01-28 |
JP7262028B2 JP7262028B2 (ja) | 2023-04-21 |
Family
ID=73919552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019123014A Active JP7262028B2 (ja) | 2019-07-01 | 2019-07-01 | 三角関数演算装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11226792B2 (ja) |
JP (1) | JP7262028B2 (ja) |
CN (1) | CN112181359A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62140168A (ja) * | 1985-12-16 | 1987-06-23 | Fujitsu Ltd | 三角関数演算装置 |
JPH01241673A (ja) * | 1988-03-23 | 1989-09-26 | Daikin Ind Ltd | 三角関数値算出装置およびその方法 |
JPH0561641A (ja) * | 1991-09-03 | 1993-03-12 | Fujitsu Ltd | 数値計算処理装置 |
JP2001209525A (ja) * | 2000-01-28 | 2001-08-03 | Matsushita Electric Ind Co Ltd | 三角関数生成装置 |
US6640237B1 (en) * | 1999-07-27 | 2003-10-28 | Raytheon Company | Method and system for generating a trigonometric function |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4486846A (en) * | 1982-06-28 | 1984-12-04 | Motorola Inc. | Numerically controlled oscillator using quadrant replication and function decomposition |
US4809205A (en) * | 1986-11-19 | 1989-02-28 | Rockwell International Corporation | Digital sine conversion circuit for use in direct digital synthesizers |
US5276633A (en) * | 1992-08-14 | 1994-01-04 | Harris Corporation | Sine/cosine generator and method |
US20030229658A1 (en) * | 2002-06-06 | 2003-12-11 | Guidry David W. | Method of pattern lossless compression |
US8200728B2 (en) * | 2008-05-29 | 2012-06-12 | Harris Corporation | Sine/cosine generator |
US8659331B2 (en) * | 2012-01-18 | 2014-02-25 | Qualcomm Incorporated | High accuracy sin-cos wave and frequency generators, and related systems and methods |
-
2019
- 2019-07-01 JP JP2019123014A patent/JP7262028B2/ja active Active
-
2020
- 2020-06-29 US US16/915,994 patent/US11226792B2/en active Active
- 2020-06-29 CN CN202010609183.2A patent/CN112181359A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62140168A (ja) * | 1985-12-16 | 1987-06-23 | Fujitsu Ltd | 三角関数演算装置 |
JPH01241673A (ja) * | 1988-03-23 | 1989-09-26 | Daikin Ind Ltd | 三角関数値算出装置およびその方法 |
JPH0561641A (ja) * | 1991-09-03 | 1993-03-12 | Fujitsu Ltd | 数値計算処理装置 |
US6640237B1 (en) * | 1999-07-27 | 2003-10-28 | Raytheon Company | Method and system for generating a trigonometric function |
JP2001209525A (ja) * | 2000-01-28 | 2001-08-03 | Matsushita Electric Ind Co Ltd | 三角関数生成装置 |
Also Published As
Publication number | Publication date |
---|---|
US11226792B2 (en) | 2022-01-18 |
JP7262028B2 (ja) | 2023-04-21 |
CN112181359A (zh) | 2021-01-05 |
US20210004207A1 (en) | 2021-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Piñeiro et al. | Faithful powering computation using table look-up and a fused accumulation tree | |
US9753695B2 (en) | Datapath circuit for digital signal processors | |
De Dinechin et al. | Hardware implementations of fixed-point Atan2 | |
Muscedere et al. | Efficient techniques for binary-to-multidigit multidimensional logarithmic number system conversion using range-addressable look-up tables | |
US20120121165A1 (en) | Method and apparatus for time of flight sensor 2-dimensional and 3-dimensional map generation | |
JPH0522271B2 (ja) | ||
de Lassus Saint-Geniès et al. | Exact lookup tables for the evaluation of trigonometric and hyperbolic functions | |
TWI291129B (en) | Methods and apparatus for performing mathematical operations using scaled integers and machine accessible medium recorded with related instructions | |
US8868633B2 (en) | Method and circuitry for square root determination | |
CN107102841A (zh) | 一种坐标变换并行计算方法和装置 | |
JP7262028B2 (ja) | 三角関数演算装置 | |
TW201818266A (zh) | 用查找表執行遞歸運算的方法、設備及其測試方法 | |
Nersessian et al. | On a rational linear approximation of Fourier series for smooth functions | |
CN110633447B (zh) | 基于fpga的球面距离定点计算方法及其计算装置 | |
Hsiao et al. | Two-level hardware function evaluation based on correction of normalized piecewise difference functions | |
Arnold et al. | Towards a quaternion complex logarithmic number system | |
JP4696920B2 (ja) | Dds信号発生装置 | |
JP2019101896A (ja) | 演算処理装置および演算処理装置の制御方法 | |
Zanoni | Toom-Cook 8-way for long integers multiplication | |
JPH08504046A (ja) | 浮動小数点2進数を2進形式における対数に変換しまたはその逆変換をするための装置 | |
Boggiano et al. | FPGA implementation of a new scheme for the circuit realization of PWL functions | |
Chaudhary | Implementation and applications of logarithmic signal processing on an FPGA | |
Sanchez et al. | Architecture implementation of an improved decimal CORDIC method | |
Gener et al. | Semi-and fully-random access LUTs for smooth functions | |
Lakshmi et al. | FPGA implementation of a high speed VLSI architecture for CORDIC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230330 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7262028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |