JP2021005665A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2021005665A
JP2021005665A JP2019119470A JP2019119470A JP2021005665A JP 2021005665 A JP2021005665 A JP 2021005665A JP 2019119470 A JP2019119470 A JP 2019119470A JP 2019119470 A JP2019119470 A JP 2019119470A JP 2021005665 A JP2021005665 A JP 2021005665A
Authority
JP
Japan
Prior art keywords
layer
ceramic capacitor
grain boundary
multilayer ceramic
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019119470A
Other languages
English (en)
Inventor
裕一郎 矢尾
Yuichiro Yao
裕一郎 矢尾
啓介 福村
Keisuke Fukumura
啓介 福村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019119470A priority Critical patent/JP2021005665A/ja
Priority to US16/899,628 priority patent/US11315736B2/en
Publication of JP2021005665A publication Critical patent/JP2021005665A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Abstract

【課題】誘電体層を構成する誘電体粒子の異常な粒成長を抑制することにより、積層セラミックコンデンサの耐湿性および耐熱性の低下を抑制する。【解決手段】積層セラミックコンデンサ100であって、複数の内部電極層の各々はNiを含有しており、第1,2サイドマージン部S1、2の各々におけるNiの平均粒界偏析量は、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より多い。【選択図】図3

Description

本発明は、積層セラミックコンデンサに関する。
積層セラミックコンデンサの構成を開示した先行文献として、特開平11−317322号公報(特許文献1)がある。特許文献1に記載された積層セラミックコンデンサにおいては、誘電体層は、BaTiO系のセラミック粒子からなり、内部電極は、Ni粉末を主成分とする導電ペーストを焼成したものからなる。
特開平11−317322号公報
誘電体層を構成する誘電体粒子が異常な粒成長した場合、積層セラミックコンデンサの耐湿性および耐熱性が低下することがある。
本発明は上記の問題点に鑑みてなされたものであって、誘電体層を構成する誘電体粒子の異常な粒成長が抑制されることにより、耐湿性および耐熱性の低下が抑制された積層セラミックコンデンサを提供することを目的とする。
本発明に基づく積層セラミックコンデンサは、積層体と、第1外部電極と、第2外部電極とを備える。積層体は、積層方向に沿って交互に積層された複数の誘電体層および複数の内部電極層を含む。積層体は、上記積層方向において相対する第1主面および第2主面と、上記積層方向に直交する幅方向において相対する第1側面および第2側面と、上記積層方向および上記幅方向の両方に直交する長さ方向において相対する第1端面および第2端面とを含む。第1外部電極は、第1端面に設けられている。第2外部電極は、第2端面に設けられている。複数の内部電極層は、第1外部電極と接続された第1内部電極層、および、第2外部電極と接続された第2内部電極層を含む。積層体は、内層部と、第1外層部と、第2外層部と、第1サイドマージン部と、第2サイドマージン部とを含む。内層部においては、第1内部電極層および第2内部電極層の互いに対向している対向部が上記積層方向に積層されて静電容量を有している。第1外層部は、上記積層方向において内層部の第1主面側に位置する。第2外層部は、上記積層方向において内層部の第2主面側に位置する。第1サイドマージン部は、上記幅方向において内層部の第1側面側に位置する。第2サイドマージン部は、上記幅方向において内層部の第2側面側に位置する。複数の内部電極層の各々は、Niを含有している。複数の誘電体層の各々は、Niを含有している。第1サイドマージン部および第2サイドマージン部の各々におけるNiの平均粒界偏析量は、複数の誘電体層のうち内層部に位置する部分におけるNiの平均粒界偏析量より多い。
本発明によれば、誘電体層を構成する誘電体粒子の異常な粒成長を抑制して、積層セラミックコンデンサの耐湿性および耐熱性の低下を抑制することができる。
本発明の一実施形態に係る積層セラミックコンデンサの外観を示す斜視図である。 図1の積層セラミックコンデンサをII−II線矢印方向から見た断面図である。 図1の積層セラミックコンデンサをIII−III線矢印方向から見た断面図である。 図2の積層セラミックコンデンサをIV−IV線矢印方向から見た断面図である。 図2の積層セラミックコンデンサをV−V線矢印方向から見た断面図である。 図3の積層セラミックコンデンサのVI部を拡大して示す断面図である。 図3の積層セラミックコンデンサのVII部を拡大して示す断面図である。 本発明の一実施形態に係る積層セラミックコンデンサの誘電体層におけるNiの粒界偏析部が位置する部分を拡大して示す図である。 本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、内層用セラミックグリーンシートに導電パターンが形成された素材シートの外観を示す平面図である。 本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、外層用セラミックグリーンシートおよび素材シートを積層している状態を示す図である。 本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、積層された外層用セラミックグリーンシートおよび素材シートを熱圧着して構造体を形成した状態を示す図である。 本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、マザーブロックを第1分断面に沿って切断している状態を示す斜視図である。 本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、複数の積層体ブロックを第2分断面に沿って切断している状態を示す斜視図である。 本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、積層体チップにサイド用セラミックグリーンシートを貼り付ける状態を示す斜視図である。 本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において形成された積層体の外観を示す斜視図である。 本発明の一実施形態に係る積層セラミックコンデンサの第2製造方法において、内層用セラミックグリーンシートに導電パターンが形成された素材シートの外観を示す平面図である。 本発明の一実施形態に係る積層セラミックコンデンサの第2製造方法において、内層用セラミックグリーンシート上に誘電体パターンが形成された素材シートの外観を示す平面図である。 本発明の一実施形態に係る積層セラミックコンデンサの第2製造方法において、外層用セラミックグリーンシートおよび素材シートを積層している状態を示す図である。 本発明の一実施形態に係る積層セラミックコンデンサの第2製造方法において、積層された外層用セラミックグリーンシートおよび素材シートを熱圧着して構造体を形成した状態を示す図である。 本発明の一実施形態に係る積層セラミックコンデンサの第2製造方法において、マザーブロックをカットラインに沿って切断している状態を示す斜視図である。
以下、本発明の一実施形態に係る積層セラミックコンデンサについて図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
図1は、本発明の一実施形態に係る積層セラミックコンデンサの外観を示す斜視図である。図2は、図1の積層セラミックコンデンサをII−II線矢印方向から見た断面図である。図3は、図1の積層セラミックコンデンサをIII−III線矢印方向から見た断面図である。図4は、図2の積層セラミックコンデンサをIV−IV線矢印方向から見た断面図である。図5は、図2の積層セラミックコンデンサをV−V線矢印方向から見た断面図である。図1〜図5においては、後述する積層体の長さ方向をL、積層体の幅方向をW、積層体の積層方向をTで示している。
図1〜図5に示すように、本発明の一実施形態に係る積層セラミックコンデンサ100は、積層体110と第1外部電極120と第2外部電極130とを備える。積層体110は、積層方向Tに沿って交互に積層された複数の誘電体層140および複数の内部電極層150を含む。
積層体110は、積層方向Tにおいて相対する第1主面111および第2主面112と、積層方向Tに直交する幅方向Wにおいて相対する第1側面113および第2側面114と、積層方向Tおよび幅方向Wの両方に直交する長さ方向Lにおいて相対する第1端面115および第2端面116とを含む。第1外部電極120は、第1端面115に設けられている。第2外部電極130は、第2端面116に設けられている。
複数の内部電極層150は、第1外部電極120に接続された複数の第1内部電極層151、および、第2外部電極130に接続された複数の第2内部電極層152を含む。なお、図2および図3においては、第1内部電極層151および第2内部電極層152の各々が5枚ずつ設けられている例を示しているが、第1内部電極層151および第2内部電極層152の各々の枚数は5枚に限定されない。
図4に示すように、第1内部電極層151は、第2内部電極層152と対向している対向部151C、および、第1端面115に引き出されている引出部151Xを含む。図5に示すように、第2内部電極層152は、第1内部電極層151と対向している対向部152C、および、第2端面116に引き出されている引出部152Xを含む。
図2〜図5に示すように、積層体110は、内層部Cと第1外層部X1と第2外層部X2と第1サイドマージン部S1と第2サイドマージン部S2と第1エンドマージン部E1と第2エンドマージン部E2とに区画される。
内層部Cは、第1内部電極層151の対向部151Cおよび第2内部電極層152の対向部152Cが積層方向Tに積層されていることにより静電容量を有している。第1外層部X1は、積層方向Tにおいて内層部Cの第1主面111側に位置する。第2外層部X2は、積層方向Tにおいて内層部Cの第2主面112側に位置する。
第1サイドマージン部S1は、幅方向Wにおいて内層部Cの第1側面113側に位置する。第2サイドマージン部S2は、幅方向Wにおいて内層部Cの第2側面114側に位置する。第1エンドマージン部E1は、長さ方向Lにおいて内層部Cの第1端面115側に位置する。第2エンドマージン部E2は、長さ方向Lにおいて内層部Cの第2端面116側に位置する。
積層体110の長さ方向Lの寸法をL0、積層体110の幅方向Wの寸法をW0、積層体110の積層方向Tの寸法をT0、第1外層部X1の積層方向Tの寸法をT1、第2外層部X2の積層方向Tの寸法をT2、第1サイドマージン部S1の幅方向Wの寸法をW1、第2サイドマージン部S2の幅方向Wの寸法をW2、第1エンドマージン部E1の長さ方向Lの寸法をL1、および、第2エンドマージン部E2の長さ方向Lの寸法をL2、内層部Cの長さ方向Lの寸法をLC、内層部Cの幅方向Wの寸法をWC、内層部Cの積層方向Tの寸法をTCと規定する。
本実施形態においては、積層体110の長さ方向Lの寸法L0は1.2mm以上、幅方向Wの寸法W0は0.6mm以上、積層方向Tの寸法T0は0.6mm以上である。積層体110の長さ方向Lの寸法L0および幅方向Wの寸法W0は、積層体110の積層方向Tの中央部における寸法であり、積層方向Tの寸法T0は、積層体110の長さ方向Lの中央部における寸法である。積層体110の寸法は、マイクロメータまたは光学顕微鏡で測定することができる。
積層体110は、角部および稜線部に丸みを帯びていることが好ましい。ここで、角部は、積層体110の3面が交わる部分であり、稜線部は、積層体110の2面が交わる部分である。
内層部Cに位置する誘電体層140の厚みは3μm以上である。また、第1外層部X1の寸法T1および第2外層部X2の寸法T2の各々は、100μm以上200μm以下である。内層部Cに位置する誘電体層140の厚み、第1外層部X1の寸法T1および第2外層部X2の寸法T2の各々は、積層体110の幅方向Wの中央部の位置における寸法である。
複数の誘電体層140の各々は、たとえば、BaTiO、CaTiOまたはSrTiOなど、少なくともTiを含有するペロブスカイト構造の誘電体粒子を主成分として含む。複数の誘電体層140の各々は、Niを含有している。Niは、単体、および、NiOなどの化合物の少なくともいずれかの状態で誘電体層140に含有されている。さらに、上述した主成分に、Mg化合物、Mn化合物、Fe化合物、Ce化合物およびCo化合物の少なくともいずれかの、主成分よりも含有量の少ない副成分が含まれていてもよい。なお、Mg化合物の含有量は、0.25%mol以下である。Mg化合物の含有量を0.25%mol以下にすることにより、誘電体層140の誘電率が低下することを抑制することができる。
第1内部電極層151および第2内部電極層152の各々は、Niを含有している。第1内部電極層151および第2内部電極層152の各々は、誘電体層140に含まれるセラミックと同一組成系の誘電体粒子をさらに含んでいてもよい。
第1内部電極層151および第2内部電極層152の各々の厚みは、1μm以上である。また、第1内部電極層151および第2内部電極層152を含む内部電極層150の枚数は、たとえば350枚である。
ここで、誘電体層140、第1内部電極層151および第2内部電極層152の各々の厚みは、以下の方法により測定することができる。
まず、積層体110の積層方向Tおよび幅方向Wにより規定される面、すなわち積層体110の長さ方向Lと直交する面を、研削によって露出させ、露出させた断面を走査型電子顕微鏡にて観察する。次に、露出させた断面の中心を通る積層方向Tに沿った中心線、および、この中心線から両側に等間隔に2本ずつ引いた線の合計5本の線上において、誘電体層140の厚みを測定する。この5つの測定値の平均値を、誘電体層140の厚みとする。
第1内部電極層151および第2内部電極層152の各々の厚みについても、誘電体層140の厚みを測定する方法に準じる方法で、誘電体層140の厚みを測定した断面と同じ断面について、走査型電子顕微鏡を用いて測定することができる。
第1外部電極120は、積層体110の第1端面115の全体に形成されているとともに、第1端面115から、第1主面111、第2主面112、第1側面113および第2側面114に回り込むように形成されている。第1外部電極120は、第1内部電極層151と電気的に接続されている。
第2外部電極130は、積層体110の第2端面116の全体に形成されているとともに、第2端面116から、第1主面111、第2主面112、第1側面113および第2側面114に回り込むように形成されている。第2外部電極130は、第2内部電極層152と電気的に接続されている。
第1外部電極120および第2外部電極130は、たとえば、下地電極層と、下地電極層上に配置されためっき層とを備える。下地電極層は、焼付け電極層、樹脂電極層および薄膜電極層などの層のうち、少なくとも1つの層を含む。
焼付け電極層は、ガラスと金属とを含む層であり、1層であってもよいし、複数層であってもよい。焼付け電極層は、たとえば、Ni、Cu、Ag、PdおよびAuからなる群より選ばれる1種の金属、または、この金属を含む合金で構成されており、たとえばAgとPdとの合金などを含む。
焼付け電極層は、ガラスおよび金属を含む導電ペーストを積層体110に塗布して焼き付けることによって形成される。焼き付けは、積層体110の焼成と同時に行なわれてもよいし、積層体110の焼成後に行なわれてもよい。
樹脂電極層は、たとえば、導電性粒子と熱硬化性樹脂とを含む層として形成することができる。樹脂電極層を形成する場合には、焼付け電極層を形成せずに、積層体上に樹脂電極層を直接形成するようにしてもよい。樹脂電極層は、1層であってもよいし、複数層であってもよい。
薄膜電極層は、たとえば、金属粒子が堆積した1μm以下の層であり、スパッタ法または蒸着法などの既知の薄膜形成法により形成することができる。
下地電極層上に配置されるめっき層は、たとえば、Ni、Cu、Ag、PdおよびAuからなる群より選ばれる1種の金属、または、この金属を含む合金で構成されており、たとえばAgとPdとの合金などを含む。めっき層は、1層であってもよいし、複数層であってもよい。ただし、めっき層は、Niめっき層の上にSnめっき層が形成された2層構造であることが好ましい。Niめっき層は、下地電極層が積層セラミックコンデンサ100を実装する際のはんだによって侵食されるのを防止する機能を有する。Snめっき層は、積層セラミックコンデンサ100を実装する際のはんだの濡れ性を向上させる機能を有する。
なお、第1外部電極120および第2外部電極130の各々は、下地電極層を備えず、積層体110上に直接配置されるめっき層により構成されていてもよい。この場合、めっき層が直接、第1内部電極層151または第2内部電極層152と接続される。以下では、第1外部電極120および第2外部電極130の各々が下地電極層を備えず、積層体110上に直接形成されるめっき層を備える構成である場合のめっき層の詳細について説明する。
めっき層は、積層体110上に形成された第1めっき層と、第1めっき層上に形成された第2めっき層とを含むことが好ましい。ただし、無電解めっき法によりめっき層を形成する場合には、積層体110上に触媒を設けるようにしてもよい。
第1めっき層および第2めっき層の各々は、たとえば、Cu、Ni、Sn、Pb、Au、Ag、Pd、Bi、および、Znからなる群より選ばれる1種の金属、または当該金属を含む合金を含むことが好ましい。
本実施形態のように、内部電極層としてNiを用いた場合、第1めっき層としては、Niと接合性のよいCuを用いることが好ましい。また、第2めっき層としては、はんだ濡れ性のよいSnまたはAuを用いることが好ましい。また、第1めっき層として、はんだバリア性能を有するNiを用いるようにしてもよい。
第2めっき層は必要に応じて形成すればよい。したがって、第1外部電極120および第2外部電極130の各々は、第1めっき層だけを備える構成であってもよい。また、第1外部電極120および第2外部電極130の各々は、第1めっき層および第2めっき層に加えて、第2めっき層上に形成される別のめっき層をさらに備える構成であってもよい。
めっき層の単位体積あたりの金属の割合は、99体積%以上であることが好ましい。また、めっき層は、ガラスを含まないことが好ましい。
以下、本実施形態に係る積層セラミックコンデンサ100の複数の誘電体層140におけるNiの粒界偏析の分布について説明する。
図6は、図3の積層セラミックコンデンサのVI部を拡大して示す断面図である。図7は、図3の積層セラミックコンデンサのVII部を拡大して示す断面図である。図8は、本発明の一実施形態に係る積層セラミックコンデンサの誘電体層におけるNiの粒界偏析部が位置する部分を拡大して示す図である。
図6〜図8に示すように、複数の誘電体層140の各々は、誘電体粒子141とNiの粒界偏析部142とを含む。図8に示すように、Niの粒界偏析部142は、主に、多結晶構造における結晶粒界の三重点に位置している。
図6に示すように、第2サイドマージン部S2におけるNiの平均粒界偏析量は、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より多い。第1サイドマージン部S1においても同様に、第1サイドマージン部S1におけるNiの平均粒界偏析量は、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より多い。
好ましくは、第1サイドマージン部S1および第2サイドマージン部S2の各々におけるNiの平均粒界偏析量は、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より3倍以上多い。
図7に示すように、第1外層部X1におけるNiの平均粒界偏析量は、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より多い。第2外層部X2においても同様に、第2外層部X2におけるNiの平均粒界偏析量は、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より多い。
好ましくは、第1外層部X1および第2外層部X2の各々におけるNiの平均粒界偏析量は、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より3倍以上多い。
ここで、Niの平均粒界偏析量の測定方法について説明する。
まず、積層体110の積層方向Tおよび幅方向Wにより規定される面、すなわち積層体110の長さ方向Lと直交する面を、研削によって露出させ、露出させた断面を波長分散型X線分析装置(WDX)にてマッピングして、誘電体粒子141とNiの粒界偏析部142との面積比を測定する。1回の測定範囲は、1辺の長さが30μm以上50μm以下である正方形内の範囲である。測定範囲内に位置する誘電体層140におけるNiの粒界偏析部142の面積占有率(%)を、Niの平均粒界偏析量とする。
以下、本実施形態に係る積層セラミックコンデンサ100を製造するための、第1製造方法および第2製造方法について説明する。
まず、本実施形態に係る積層セラミックコンデンサ100を製造するための第1製造方法について説明する。
積層セラミックコンデンサ100の第1製造方法においては、まず、セラミックス粉末、バインダおよび溶剤を含むセラミックスラリーが準備される。このセラミックスラリーがキャリアフィルム上において、ダイコータ、グラビアコータまたはマイクログラビアコータなどを用いてシート状に成形されることで、後述する、内層用セラミックグリーンシート23、外層用セラミックグリーンシート26およびサイド用セラミックグリーンシート25が製作される。
外層用セラミックグリーンシート26およびサイド用セラミックグリーンシート25の各々は、Ni単体またはNiOなどのNi化合物を含有する点のみ、内層用セラミックグリーンシート23とは異なる。具体的には、外層用セラミックグリーンシート26およびサイド用セラミックグリーンシート25の各々を作製する際には、セラミックス粉末、NiO粉末、バインダおよび溶剤を含むセラミックスラリーを用いる。
次に、内層用セラミックグリーンシート23に導電ペーストが帯状のパターンを有するようにスクリーン印刷、インクジェット印刷またはグラビア印刷などによって印刷されることにより、導電パターンが形成される。導電ペーストは、Ni粉、有機溶剤およびバインダなどを含む。
図9は、本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、内層用セラミックグリーンシートに導電パターンが形成された素材シートの外観を示す平面図である。
図9に示すように、内層部Cに位置する誘電体層140となる内層用セラミックグリーンシート23の表面に内部電極層150となる導電パターン24が印刷された素材シートが準備される。
図10は、本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、外層用セラミックグリーンシートおよび素材シートを積層している状態を示す図である。
図10に示すように、複数の素材シートおよび外層用セラミックグリーンシート26が積層される。具体的には、内層用セラミックグリーンシート23上に形成された帯状の導電パターン24が同一の方向を向いた状態となるとともに、その帯状の導電パターン24が隣り合う素材シート間において幅方向において半ピッチずつずれた状態となるように、複数の素材シートが積み重ねられる。積み重ねられた複数の素材シートの積層方向の両側に、複数の外層用セラミックグリーンシート26が積層される。
図11は、本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、積層された外層用セラミックグリーンシートおよび素材シートを熱圧着して構造体を形成した状態を示す図である。
図11に示すように、積層された外層用セラミックグリーンシート26および素材シートが熱圧着されることにより、構造体が形成され、形成された構造体の外周部が図中に示す切断線Aに沿って切断されて除去されることにより、マザーブロック20が製作される。
これにより、マザーブロック20は、扁平な略直方体形状の外形を成すことになり、誘電体層140となる複数の内層用セラミックグリーンシート23および複数の外層用セラミックグリーンシート26、並びに、内部電極層150となる複数の導電パターン24が積層された構造を有することになる。マザーブロック20の4つの周端面の各々において、導電パターン24の一部が露出している。
図12は、本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、マザーブロックを第1分断面に沿って切断している状態を示す斜視図である。
図12に示すように、第1分断工程として、マザーブロック20が、帯状の複数の導電パターン24が並ぶ方向(図中に示すY軸方向)と平行で、かつ、複数の導電パターン24の積層方向(図中に示すZ軸方向)と平行な、第1分断面P1(YZ平面)に沿って行状に分断される。当該分断には、押切刃を用いた押し切り若しくは切削刃を用いたダイシング、または、レーザーカットなどが利用できるが、図12には押切刃32を用いた押し切りを行なう場合を例示している。
より詳細には、上記分断に際しては、帯状の複数の導電パターン24が並ぶ方向(図中に示すY軸方向)に沿って押切刃32が配置され、第1分断面P1(YZ平面)に沿って複数の導電パターン24の積層方向(図中に示すZ軸方向)と平行な方向(図中に示す矢印B方向)に向けて押切刃32がマザーブロック20に進入させられることにより、マザーブロック20から1つの積層体ブロック21が切り出される。
上記分断に際しては、押切刃32が一定のピッチで帯状の導電パターン24の延在方向(図中に示すX軸方向)に沿って相対的に移動され、その度毎に押し切りが行なわれることにより、マザーブロック20が複数の積層体ブロック21に個片化される。
これにより、複数の積層体ブロック21の各々は、略直方体形状の外形を成すことになり、帯状の複数の導電パターン24が並ぶ方向(図中に示すY軸方向)と平行でかつ複数の導電パターン24の積層方向(図中に示すZ軸方向)と平行な一対の第1切断面をその外表面の一部として含むことになる。
図13は、本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、複数の積層体ブロックを第2分断面に沿って切断している状態を示す斜視図である。
図13に示すように、第2分断工程として、複数の積層体ブロック21の各々が、複数の導電パターン24の延在方向(図中に示すX軸方向)と平行で、かつ、上記一対の第1切断面と直交する方向(図中に示すZ軸方向)と平行な、第2分断面P2(YZ平面)に沿って列状に一括して分断される。当該分断には、押切刃32を用いた押し切りが用いられる。
より詳細には、上記分断に際しては、複数の積層体ブロック21における複数の導電パターン24の延在方向(図中に示すX軸方向)に沿って押切刃32が配置され、第2分断面P2(XZ平面)に沿って上記一対の第1切断面と直交する方向(図中に示すZ軸方向)と平行な方向(図中に示す矢印C方向)に向けて押切刃32がマザーブロック20に進入させられることにより、複数の積層体ブロック21の各々から1つの積層体チップ22が切り出される。
上記分断に際しては、押切刃32が一定のピッチで帯状の導電パターン24が並ぶ方向と平行な方向(図中に示すY軸方向)に沿って相対的に移動され、その度毎に押し切りが行なわれることにより、複数の積層体ブロック21の各々が複数の積層体チップ22に個片化される。
図14は、本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において、積層体チップにサイド用セラミックグリーンシートを貼り付ける状態を示す斜視図である。
図14に示すように、積層体チップ22は、積層方向Tにおいて相対する第1主面22aおよび第2主面22bと、積層方向Tに直交する幅方向Wにおいて相対する第1側面22cおよび第2側面22dと、長さ方向Lにおいて相対する第1端面22eおよび第2端面22fとを含む。
積層体チップ22の一方の第1側面22cおよび第2側面22dの各々に、接着剤によってサイド用セラミックグリーンシート25を貼り付ける。
図15は、本発明の一実施形態に係る積層セラミックコンデンサの第1製造方法において形成された積層体の外観を示す斜視図である。サイド用セラミックグリーンシート25を貼り付けられた積層体チップ22が、加熱されてセラミックス材料の焼結処理を施された後、バレル研磨されることにより、図15に示すように積層体110が形成される。
積層体110の第1端面115および第2端面116の各々に導電性ペーストが塗布されることで金属層が形成され、形成された金属層に焼き付け処理が施され、さらにその後に、焼き付けられた金属層上にNiめっき、Snめっきを順に施すことで、第1外部電極120および第2外部電極130が形成される。
以上において説明した第1製造方法の一連の工程を経ることにより、本実施形態に係る積層セラミックコンデンサ100を製造することができる。
次に、本実施形態に係る積層セラミックコンデンサ100を製造するための第2製造方法について説明する。
まず、誘電体セラミックを主たる成分とする、内層用セラミックグリーンシート23および外層用セラミックグリーンシート26、Ni粉末を導電材料として含有する内部電極用導電性ペースト、並びに、外部電極用導電性ペーストを準備する。
図16は、本発明の一実施形態に係る積層セラミックコンデンサの第2製造方法において、内層用セラミックグリーンシートに導電パターンが形成された素材シートの外観を示す平面図である。
図16に示すように、内層部Cに位置する誘電体層140となる内層用セラミックグリーンシート23の表面に内部電極層150となる導電パターン24が印刷された素材シートが準備される。
図17は、本発明の一実施形態に係る積層セラミックコンデンサの第2製造方法において、内層用セラミックグリーンシート上に誘電体パターンが形成された素材シートの外観を示す平面図である。
図17に示すように、内層用セラミックグリーンシート23上の導電パターン24が形成されていない部分に、セラミックペーストが印刷されて誘電体パターン27が形成される。このセラミックペーストを構成するセラミック材料は、内層用セラミックグリーンシート23を構成するセラミック材料とは、Ni単体またはNiOなどのNi化合物を含有する点のみ異なる。具体的には、上記セラミックペーストは、NiO粉末を含む。
なお、サイドギャップ部においてNiを偏って分布させる場合には、たとえば、Niの含有率の異なる複数種類のセラミックペーストを準備し、隣接して順に印刷する方法などを用いることが可能である。
図18は、本発明の一実施形態に係る積層セラミックコンデンサの第2製造方法において、外層用セラミックグリーンシートおよび素材シートを積層している状態を示す図である。
図18に示すように、複数の素材シートおよび外層用セラミックグリーンシート26が積層される。具体的には、図17に示す素体シートを長さ方向に交互に所定の距離だけずらしながら積層する。積み重ねられた複数の素材シートの積層方向の両側に、複数の外層用セラミックグリーンシート26が積層される。
図19は、本発明の一実施形態に係る積層セラミックコンデンサの第2製造方法において、積層された外層用セラミックグリーンシートおよび素材シートを熱圧着して構造体を形成した状態を示す図である。
図19に示すように、積層された外層用セラミックグリーンシート26および素材シートが熱圧着されることによりマザーブロックが製作される。
図20は、本発明の一実施形態に係る積層セラミックコンデンサの第2製造方法において、マザーブロックをカットラインに沿って切断している状態を示す斜視図である。
図20に示すように、マザーブロックをカットラインCLに沿ってカットすることにより、積層体チップが切り出される。図20においては、便宜上、1枚の素体シートにカットラインCLを示している。なお、必要に応じて、積層体チップをバレル研磨などの方法で研磨して、積層体チップの稜線部および角部に丸みをつけてもよい。
次に、積層体チップを焼成して積層体110を形成する。焼成温度は、たとえば、900℃以上1300℃以下である。
次に、積層体110の第1端面115および第2端面116の各々に導電性ペーストが塗布されることで金属層が形成され、形成された金属層に焼き付け処理が施され、さらにその後に、焼き付けられた金属層上にNiめっき、Snめっきを順に施すことで、第1外部電極120および第2外部電極130が形成される。
以上において説明した第2製造方法の一連の工程を経ることにより、本実施形態に係る積層セラミックコンデンサ100を製造することができる。
本実施形態においては、誘電体層140に含まれる誘電体粒子の平均粒径は、180nm以上220nm以下であり、内層部Cに位置する誘電体層140に含まれる誘電体粒子の平均粒径と、第1サイドマージン部S1および第2サイドマージン部S2の各々に含まれる誘電体粒子の平均粒径との差は±10%以下である。また、内層部Cに位置する誘電体層140に含まれる誘電体粒子の平均粒径と、第1外層部X1および第2外層部X2の各々に含まれる誘電体粒子の平均粒径との差は±10%以下である。
なお、誘電体粒子の平均粒径は、以下の方法により測定することができる。
まず、積層体110の長さ方向Lの中央部において、幅方向Wおよび積層方向Tを含む面が露出するまで研磨して断面を露出させる。
第1サイドマージン部S1および第2サイドマージン部S2の各々の誘電体粒子の平均粒径を測定する際には、積層体110の積層方向Tの中央部において、第1側面113または第2側面114より20μm内側の部位を電子顕微鏡を使い、倍率20000倍で撮像する。
第1外層部X1および第2外層部X2の各々の誘電体粒子の平均粒径を測定する際には、積層体110の幅方向Wの中央部において、第1主面111または第2主面112より20μm内側の部位を電子顕微鏡を使い、倍率20000倍で撮像する。
撮像した画像内で誘電体粒子を200個ランダムに選択し、画像処理にて誘電体粒子の断面積を測定する。この断面積から直径を算出し、200個の平均をとることで平均粒径とする。
本実施形態に係る積層セラミックコンデンサ100においては、第1サイドマージン部S1および第2サイドマージン部S2の各々におけるNiの平均粒界偏析量は、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より多い。
これにより、積層セラミックコンデンサ100の製造の際の焼成工程において、特定領域における誘電体粒子の粒成長、すなわち、第1サイドマージン部S1および第2サイドマージン部S2の各々の誘電体粒子の粒成長が抑制される。
仮に、第1サイドマージン部S1および第2サイドマージン部S2の各々における誘電体粒子が異常な粒成長をした場合、積層体110内に応力が溜まり、外部から衝撃を受けた際に生じた欠損部を起点にして、内部電極層150までクラックが進展することがある。この場合、積層セラミックコンデンサ100の耐湿性が低下して、積層セラミックコンデンサ100の絶縁抵抗が低下する。また、異常粒成長部から排出されたSiが積層体150内を移動する際に内部電極層150を切断し、その切断箇所を起点として内部電極層150と誘電体層140との剥離が生じることにより、積層セラミックコンデンサ100の耐熱性が低下する。
本実施形態に係る積層セラミックコンデンサ100においては、誘電体粒子の異常な粒成長が抑制されているため、第1サイドマージン部S1および第2サイドマージン部S2の各々において欠損部が生じた場合においても、内部電極層150までクラックが進展しないようにすることができ、ひいては、積層セラミックコンデンサ100の耐湿性の低下を抑制することができる。
また、本実施形態に係る積層セラミックコンデンサ100においては、誘電体粒子の異常な粒成長が抑制されているため、異常粒成長部からのSiの排出が抑制され、積層セラミックコンデンサ100の耐熱性の低下を抑制することができる。
なお、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量が、第1サイドマージン部S1および第2サイドマージン部S2の各々におけるNiの平均粒界偏析量と同じかそれよりも多い場合、結晶粒界に偏析したNiが絶縁信頼性および誘電特性などの積層セラミックコンデンサそのものの特性に影響を及ぼす。ゆえに、第1サイドマージン部S1および第2サイドマージン部S2の各々におけるNiの平均粒界偏析量を、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量よりも多くすることで、各種電気特性を保持しつつ、耐湿性および耐熱性の低下を抑制して信頼性の高い積層セラミックコンデンサを得ることができる。
好ましくは、第1サイドマージン部S1および第2サイドマージン部S2の各々におけるNiの平均粒界偏析量は、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より3倍以上多い。
複数の誘電体層140のうち内層部Cに位置する部分には、内部電極層150からNiが拡散しているため、内部電極層150から離れた位置にある、第1サイドマージン部S1および第2サイドマージン部S2の各々におけるNiの平均粒界偏析量が、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より3倍以上多いことにより、効果的に誘電体層140を構成する誘電体粒子の異常な粒成長を抑制して、積層セラミックコンデンサ100の耐湿性および耐熱性の低下を抑制することができる。
好ましくは、第1外層部X1および第2外層部X2の各々におけるNiの平均粒界偏析量は、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より多い。これにより、積層セラミックコンデンサ100の製造の際の焼成工程において、第1外層部X1および第2外層部X2の各々の誘電体粒子の粒成長が抑制される。その結果、誘電体層140を構成する誘電体粒子の異常な粒成長を抑制することができる。
なお、必ずしも、第1外層部X1および第2外層部X2の各々におけるNiの平均粒界偏析量が、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より多くなくてもよい。
好ましくは、第1外層部X1および第2外層部X2の各々におけるNiの平均粒界偏析量は、複数の誘電体層140のうち内層部Cに位置する部分におけるNiの平均粒界偏析量より3倍以上多い。
これにより、効果的に誘電体層140を構成する誘電体粒子の異常な粒成長を抑制して、積層セラミックコンデンサ100の耐湿性および耐熱性の低下を抑制することができる。
上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
20 マザーブロック、21 積層体ブロック、22 積層体チップ、22a,111 第1主面、22b,112 第2主面、22c,113 第1側面、22d,114 第2側面、22e,115 第1端面、22f,116 第2端面、23 内層用セラミックグリーンシート、24 導電パターン、25 サイド用セラミックグリーンシート、26 外層用セラミックグリーンシート、27 誘電体パターン、32 押切刃、100 積層セラミックコンデンサ、110 積層体、120 第1外部電極、130 第2外部電極、140 誘電体層、141 誘電体粒子、142 粒界偏析部、150 内部電極層、151 第1内部電極層、151C,152C 対向部、151X,152X 引出部、152 第2内部電極層、A 切断線、C 内層部、CL カットライン、E1 第1エンドマージン部、E2 第2エンドマージン部、L 長さ方向、P1 第1分断面、P2 第2分断面、S1 第1サイドマージン部、S2 第2サイドマージン部、T 積層方向、W 幅方向、X1 第1外層部、X2 第2外層部。

Claims (4)

  1. 積層方向に沿って交互に積層された複数の誘電体層および複数の内部電極層を含み、前記積層方向において相対する第1主面および第2主面と、前記積層方向に直交する幅方向において相対する第1側面および第2側面と、前記積層方向および前記幅方向の両方に直交する長さ方向において相対する第1端面および第2端面とを含む積層体と、
    前記第1端面に設けられた第1外部電極と、
    前記第2端面に設けられた第2外部電極と、
    を備え、
    前記複数の内部電極層は、前記第1外部電極と接続された第1内部電極層、および、前記第2外部電極と接続された第2内部電極層を含み、
    前記積層体は、前記第1内部電極層および前記第2内部電極層の互いに対向している対向部が前記積層方向に積層されて静電容量を有している内層部と、前記積層方向において前記内層部の第1主面側に位置する第1外層部と、前記積層方向において前記内層部の第2主面側に位置する第2外層部と、前記幅方向において前記内層部の第1側面側に位置する第1サイドマージン部と、前記幅方向において前記内層部の第2側面側に位置する第2サイドマージン部とを含み、
    前記複数の内部電極層の各々は、Niを含有しており、
    前記複数の誘電体層の各々は、Niを含有しており、
    前記第1サイドマージン部および前記第2サイドマージン部の各々におけるNiの平均粒界偏析量は、前記複数の誘電体層のうち前記内層部に位置する部分におけるNiの平均粒界偏析量より多い、積層セラミックコンデンサ。
  2. 前記第1サイドマージン部および前記第2サイドマージン部の各々におけるNiの平均粒界偏析量は、前記複数の誘電体層のうち前記内層部に位置する部分におけるNiの平均粒界偏析量より3倍以上多い、請求項1に記載の積層セラミックコンデンサ。
  3. 前記第1外層部および前記第2外層部の各々におけるNiの平均粒界偏析量は、前記複数の誘電体層のうち前記内層部に位置する部分におけるNiの平均粒界偏析量より多い、請求項1または請求項2に記載の積層セラミックコンデンサ。
  4. 前記第1外層部および前記第2外層部の各々におけるNiの平均粒界偏析量は、前記複数の誘電体層のうち前記内層部に位置する部分におけるNiの平均粒界偏析量より3倍以上多い、請求項3に記載の積層セラミックコンデンサ。
JP2019119470A 2019-06-27 2019-06-27 積層セラミックコンデンサ Pending JP2021005665A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019119470A JP2021005665A (ja) 2019-06-27 2019-06-27 積層セラミックコンデンサ
US16/899,628 US11315736B2 (en) 2019-06-27 2020-06-12 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019119470A JP2021005665A (ja) 2019-06-27 2019-06-27 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2021005665A true JP2021005665A (ja) 2021-01-14

Family

ID=74044848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019119470A Pending JP2021005665A (ja) 2019-06-27 2019-06-27 積層セラミックコンデンサ

Country Status (2)

Country Link
US (1) US11315736B2 (ja)
JP (1) JP2021005665A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020167198A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
KR20190116181A (ko) * 2019-09-20 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP2022014536A (ja) * 2020-07-07 2022-01-20 株式会社村田製作所 電子部品
KR20220032339A (ko) * 2020-09-07 2022-03-15 삼성전기주식회사 적층형 전자 부품 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3370933B2 (ja) 1998-05-01 2003-01-27 太陽誘電株式会社 積層セラミックコンデンサ
US8194391B2 (en) * 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR101670137B1 (ko) * 2014-11-05 2016-10-27 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
KR102141217B1 (ko) * 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
KR20190121159A (ko) * 2018-08-29 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
US11315736B2 (en) 2022-04-26
US20200411246A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
JP6439551B2 (ja) 積層セラミックコンデンサ
JP2021005665A (ja) 積層セラミックコンデンサ
US11610736B2 (en) Electronic component
US10535468B2 (en) Method for manufacturing multilayer ceramic capacitor
US10340083B2 (en) Electronic component
JP2014212352A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
US11869724B2 (en) Multilayer ceramic capacitor
JP7351279B2 (ja) 積層セラミックコンデンサ
JP2015026844A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
CN113410051B (zh) 层叠陶瓷电容器
JP2014212349A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2017195329A (ja) 積層セラミック電子部品
JP2014220529A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR102572462B1 (ko) 적층 세라믹 콘덴서
JP2014212351A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP7338665B2 (ja) 積層セラミックコンデンサ
US11508524B2 (en) Multilayer ceramic capacitor
JP2022057846A (ja) 積層セラミックコンデンサ
JP2014212350A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2021108363A (ja) 積層セラミックコンデンサ
JP2022057919A (ja) 積層セラミックコンデンサ
US10014114B2 (en) Mounting substrate
US10405435B2 (en) Electronic component
JP2020167199A (ja) 積層セラミックコンデンサ
JP2017143129A (ja) 積層セラミックコンデンサ