JP2020534561A - 電流−電圧補償を有するｏｌｅｄ電圧ドライバ - Google Patents

Abstract

電子デバイスは、第１の画素を含む基準アレイを有するディスプレイを含む。ディスプレイはまた、第１の画素に結合された第１の放出電源を含む。ディスプレイは、第２の画素を有するアクティブアレイを更に含む。ディスプレイはまた、第２の画素に結合された第２の放出電源を含む。

Description

関連出願の相互参照

本出願は、２０１７年９月２１日に出願された、「ＯＬＥＤ Ｖｏｌｔａｇｅ Ｄｒｉｖｅｒ ｗｉｔｈ Ｃｕｒｒｅｎｔ−Ｖｏｌｔａｇｅ Ｃｏｍｐｅｎｓａｔｉｏｎ」と題する米国仮特許出願第６２／５６１，５２９号に対する優先権を主張するものであり、参照によりその内容全体が本明細書に組み入れられる。

本開示は、概して電子ディスプレイに関し、特に、電圧駆動及び／又は電流駆動画素を有する電子ディスプレイにおける電圧劣化を補償することに関する。

このセクションは、以下に説明及び／又はクレームされている、本開示の種々の態様に関連し得る、種々の技術態様を読者に紹介することを意図している。本論考は、本開示の様々な態様の、より良好な理解を容易にするための背景技術を閲覧者に提供する際に、助けとなるものと考えられる。従って、これらの記述は、上述の観点から読まれるべきであり、先行技術の承認として読まれるべきではないことを、理解するべきである。

発光ダイオード（ＬＥＤ）ディスプレイなどのフラットパネルディスプレイが、テレビ、コンピュータ、及びハンドヘルドデバイス（例えば、携帯電話、オーディオ及びビデオプレーヤ、ゲームシステムなど）のような家庭用電化製品を含む、多種多様の電子デバイスにおいて一般的に用いられている。このようなディスプレイパネルは通例、様々な電子製品に使用するのに適した比較的薄いパッケージのフラットディスプレイを提供する。加えて、このようなデバイスは、同程度のディスプレイ技術よりも使用電力が少なく、それらを、電池式デバイス、又は電力使用の最小化が望まれる他の状況における利用に適したものにしている場合がある。

ＬＥＤディスプレイは、典型的には、ユーザが見ることができる画像を表示するために、マトリクス内に配置された画像要素（例えば、画素）を含む。ＬＥＤディスプレイの個々の画素は、各画素に通電されると、光を生成することができる。電流は、画素の回路によって電流に変換される画素への電圧を、プログラミングすることによって各画素に通電することができる。電圧を電流に変換する画素の回路は、例えば、薄膜トランジスタ（ＴＦＴ）を含み得る。しかしながら、経年劣化又は温度などの特定の動作状態は、特定の電圧を印加するとき、画素に流される電流の量に影響を及ぼし得る。

画素における電圧劣化は、少なくとも経年劣化に起因して生じ得る。例えば、第１の時間で、第１の電圧が画素のダイオードに印加されてもよく、それにより、ダイオードで目標電流が生じ、ダイオードに目標輝度レベルの光を放出させる。しかしながら、経時及び画素の使用により、電圧劣化が発生し得る。つまり、第１の電圧とは異なる（例えば、より大きい）第２の電圧をダイオードに印加して目標電流を生じさせ、ダイオードに目標輝度レベルの光を放出させることができる。

本明細書に開示される特定の実施形態の要約を以下に示す。これらの態様が、これらの特定の実施形態の概要を読者に提供するためだけに提示され、これらの態様が、この開示の範囲を限定するものではないことを理解されたい。実際に、本開示は、以下に記載されない種々の態様を包含し得る。

本開示は、電圧駆動及び／又は電流駆動画素を有する電子ディスプレイにおける電圧劣化を補償することに関する。本開示は、例えば、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、アクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイ、又はマイクロＬＥＤ（μＬＥＤ）ディスプレイなどの発光ダイオード（ＬＥＤ）ディスプレイを含む、様々な自発光電子ディスプレイに関連して使用することができる。ＬＥＤディスプレイの個々の画素は、各画素に流された電流に少なくとも部分的に基づいて光を生成することができる。電流は、画素内で電流に変換されて画素に通電され得る画素への電圧をプログラミングすることによって、各画素に流されてもよい。電流への電圧の変換は、例えば薄膜トランジスタ（ＴＦＴ）を含む回路によって調節され得る。画素の回路の挙動は、画素の経年劣化、不均一な温度勾配、又は他の要因から経時的に変化し得るため、ディスプレイ全体に印加される電圧は、これらのばらつきを補償するように調整されてもよく、それにより、画素の不均一性による目に見える画像アーチファクトを低減することによって画質を改善することができる。ディスプレイの画素の不均一性が、（例えば２つの類似の電話、タブレット、装着型装置などの）同じ種類の装置間でばらつくか、使用により経時的に（例えば画素又はその他のディスプレイの構成要素の経年劣化及び／又は劣化などにより）ばらつくか、及び／又は温度に関連して並びに他の電子部品からの電磁干渉（ＥＭＩ）などの更なる要因に関してばらつく場合がある。

ディスプレイパネルの均一性を改善するために、ディスプレイの「基準アレイ」上で観察される挙動を使用して、ディスプレイの適応的な補正又は補償を採用することができる。基準アレイは、視界から隠れているディスプレイのアクティブアレイ又はエリアに隣接しているか、又はその一部であってもよい（例えば、ディスプレイの筐体によって覆われているディスプレイの縁部に）。従って、基準アレイの画素は、ディスプレイの可視部分又はアクティブエリアの画素に類似する特性を有してもよいが、アクティブにされたときに見えなくてもよい。基準アレイはほとんど画素試験のために使用される可能性があるが、基準アレイの画素は、ディスプレイの可視部分又はアクティブアレイ内の画素よりも動作される頻度は、はるかに少ない可能性がある。従って、基準アレイの画素は、ディスプレイの残りの部分の画素と比較して、実質的に経年劣化を経験しないと考えることができる。従って、基準アレイの画素の挙動は、経年劣化効果を伴わずに、ディスプレイの可視部分又はアクティブアレイの画素について予想されるベースライン挙動を提供する場合がある。

従って、ディスプレイの基準アレイの挙動の測定は、主アクティブエリアの画素のベースライン電流−電圧関係を判断することができる。測定は、電源電圧レベルに少なくとも部分的に基づいて取得され、電流−電圧曲線に少なくとも部分的に基づいて、ディスプレイの各輝度設定に対するガンマタップ点をキャプチャしてもよい。基準アレイは、ディスプレイの温度が変化するとき（例えば、特定の閾値と比較するとき）、電流−電圧関係を判断するために使用されてもよい。別の例では、ディスプレイに結合された処理回路は、画素の電流−電圧関係と、基準アレイの基準画素の基準電流−電圧関係とに少なくとも部分的に基づいて、アクティブアレイの画素を駆動することができる。一部の場合には、処理回路は、劣化比、入力電圧、及び入力基準電流を受信し、かつ補償電圧を出力する電流−電圧補償回路を含んでもよい。次いで、デジタルアナログ変換器は、補償電圧に少なくとも部分的に基づいて画素を駆動することができる。

本開示の様々な態様に関連して、上述の特徴部の様々な改良がなされ得る。更なる特徴部もまた、これらの様々な態様に、同様に組み込むことができる。これらの改良及び追加的特徴部は、個別に、又は任意の組み合わせでなされ得る。例えば、例示される実施形態のうちの１つ以上に関連して以下で論じられる様々な特徴部は、本開示の上述の態様のうちのいずれにも、単独で、又は任意の組み合わせで、組み込むことができる。前述の概要は、請求内容を限定することなく読者に本開示の実施形態のある態様及び文脈を理解させるためだけのものである。

以下の「発明を実施するための形態」を読了し、かつ以下の図面を参照することにより、本開示の様々な態様を、より良好に理解することができる。

一実施形態に係る、ディスプレイ感知及び補償を実行する電子デバイスの概略ブロック図である。

図１の電子デバイスの一実施形態を表すノートブックコンピュータの斜視図である。

図１の電子デバイスの別の実施形態を表すハンドヘルド端末の正面図である。

図１の電子デバイスの別の実施形態を表す別のハンドヘルド端末の正面図である。

図１の電子デバイスの別の実施形態を表すデスクトップコンピュータの正面図である。

図１の電子デバイスの別の実施形態を表す着用可能電子デバイスの正面図及び側面図である。

本開示の一実施形態に係る、ディスプレイ感知及び補償システムのブロック図である。

本開示の一実施形態に係る、図７のシステムを使用するディスプレイ感知及び補償の方法を示すフロー図である。

本開示の一実施形態に係る、図７の電子ディスプレイのアクティブアレイ用の電源とは別個の基準アレイ用の電源を示す図である。

本開示の一実施形態に係る、図７の電子ディスプレイ用の輝度制御スキームを示すグラフである。

本開示の一実施形態に係る、図７の電子ディスプレイ１８用の固定電源電圧レベルを使用する電流−電圧曲線のグラフである。

本開示の一実施形態に係る、図７の基準アレイを使用する電圧劣化を補償する方法のフロー図である。

本開示の一実施形態に係る、温度変化に応答して電源電圧レベルを設定するために使用される図７の基準アレイの構成要素のブロック図を示す。

本開示の一実施形態に係る、温度変化の結果生じる電流−電圧曲線を示すグラフである。

本開示の一実施形態に係る、目標電流を生成する電源電圧レベルを判断する図７の基準アレイの電源レベル検索回路を示すグラフである。

本開示の一実施形態に係る、温度変化前の以前の電源電圧レベルから生成された以前の電流−電圧曲線を、温度変化後の電源電圧レベルの設定から生成された電流−電圧曲線と比較するグラフである。

本開示の一実施形態に係る、温度変化後に図７の電子ディスプレイの画素に目標電流を提供する電源電圧レベルを判断する方法のフロー図である。

本開示の一実施形態に係る、１組の電流値及び電圧値を判断するために使用される図７の基準アレイの感知回路の概略図である。

本開示の一実施形態に係る、図７の基準アレイを使用する感知動作の実行を示すグラフである。

本開示の一実施形態に係る、１組の電流値及び電圧値から内挿された電流−電圧曲線の部分を、様々な輝度設定と関連付けることを示すグラフである。

本開示の一実施形態に係る、様々な輝度設定に関連付けられた図２０の電流−電圧曲線の部分上のガンマタップ点を示すグラフである。

本開示の一実施形態に係る、図２１のガンマタップ点に対するグレートラッキング又はガンマ補正を実行する方法のフロー図である。

本開示の一実施形態に係る、システムオンチップ及びガンマデジタルアナログ変換器を使用して、ガンマレベルを電圧レベル変換と比較するグラフである。

本開示の一実施形態に係る、横漏洩及び／又はバイアス電流を減少させる特徴部を示す図７の基準アレイの図である。

本開示の一実施形態に係る、図７の基準アレイの画素の回路図である。

本開示の一実施形態に係る、図７の基準アレイの画素内の電流をより正確に感知する第１の技術を示す回路図である。

本開示の一実施形態に係る、図７の基準アレイの画素内の電流をより正確に感知する第２の技術を示す回路図である。

本開示の一実施形態に係る、図７の基準アレイの画素内の電流をより正確に感知する第３の技術を示す回路図である。

本開示の一実施形態に係る、図７の基準アレイを較正する方法のフロー図である。

本開示の一実施形態に係る、基準アレイの動作を示すタイミング図である。

本開示の一実施形態に係る、電流−電圧感知を実行するシステムのブロック図である。

本開示の一実施形態に係る、図７のディスプレイの画素の電流−電圧曲線のグラフである。

本開示の一実施形態に係る、異なる時間における図７のディスプレイの図である。

本開示の一実施形態に係る、図７のディスプレイ用の電流及び電圧感知システムの概略図である。

本開示の一実施形態に係る、図７のディスプレイの画素内の電流をより正確に感知するためにデータ保持を緩和するための１組のタイミング図である。

本開示の一実施形態に係る、補償が実行される前の、図７のディスプレイの画素内の電流をより正確に感知するためのデータ保持の緩和を示すグラフである。

本開示の一実施形態に係る、補償が実行された後の、図７のディスプレイの画素内の電流をより正確に感知するためのデータ保持の緩和を示すグラフである。

本開示の一実施形態に係る、図７のディスプレイの画素の図である。

本開示の一実施形態に係る、図７のディスプレイのサブ画素から隣接するサブ画素への漏洩電流を緩和する第１の技術を示す回路図である。

本開示の一実施形態に係る、図７のディスプレイ１８のサブ画素から隣接するサブ画素に流れる漏洩電流及びバイアス電流を説明する第２の技術を示す回路図である。

本開示の一実施形態に係る、図７のディスプレイの画素から隣接する画素に流れる漏洩電流及びバイアス電流を説明する方法のフロー図である。

本開示の一実施形態に係る、図７のディスプレイの画素の漏洩電流、バイアス電流、及びダイオード電流の合計の判断を示す回路図である。

本開示の一実施形態に係る、図７のディスプレイの画素の漏洩電流とバイアス電流との合計の判断を示す回路図である。

本開示の一実施形態に係る、図７のディスプレイ１８に電源電圧を動作させたときのコモンモード漏洩を打ち消すことを示す回路図である。

本開示の一実施形態に係る、図７のディスプレイに上昇した電源電圧が提供されたときのコモンモード漏洩を打ち消すことを示す回路図である。

本開示の一実施形態に係る、ソースフォロワ画素を示す回路図である。

本開示の一実施形態に係る、Ａ級増幅器を示す回路図である。

本開示の一実施形態に係る、ＡＢ級増幅器画素を示す回路図である。

本開示の一実施形態に係る、図４８のＡＢ級増幅器画素のノイズ緩和を示す回路図である。

本開示の一実施形態に係る、２つの画素間のバイアス不整合電流の判断を示す回路図である。

本開示の一実施形態に係る、ダイオードを通る電流の判断方法のフロー図である。

本開示の一実施形態に係る、青色サブ画素のダイオードを通る電流の感知の結果としての、図４９のＡＢ級増幅器画素における横漏洩電流を示す。

本開示の一実施形態に係る、サブ画素内の電流を感知する際の横漏洩電流の緩和を示す回路図である。

本開示の一実施形態に係る、赤色サブ画素に対する感知動作の実行を示す例示的な回路図である。

本開示の一実施形態に係る、青色サブ画素に対する感知動作の実行を示す例示的な回路図である。

本開示の一実施形態に係る、図７のディスプレイのアクティブアレイの画素内の電流を感知するためのタイミング図である。

本開示の一実施形態に係る、図７のディスプレイの画素グループの図である。

本開示の一実施形態に係る、図７のディスプレイの画素内の電流感知を示す概略図である。

本開示の一実施形態に係る、デルタベースモデルを使用して図７のディスプレイの画素の電流−電圧曲線の生成を示すグラフである。

本開示の一実施形態に係る、内挿ベースモデルを使用して図７のディスプレイの画素の電流−電圧曲線の生成を示すグラフである。

本開示の一実施形態に係る、図７のディスプレイの画素を駆動するために、劣化電流−電圧曲線を判断する方法のフロー図である。

本開示の一実施形態に係る、図７のディスプレイにおける電圧劣化を補償するシステムのブロック図である。

本開示の一実施形態に係る、図７のディスプレイの画素の劣化比の線形関係を示すグラフである。

本開示の一実施形態に係る、２つの外挿された電流−電圧値に少なくとも部分的に基づいて電流−電圧曲線を再構築することを示すグラフである。

本開示の一実施形態に係る、画素を駆動し、電圧劣化を補償するために使用される出力電圧を判断することを示すグラフである。

本開示の一実施形態に係る、図７のディスプレイの画素を駆動するために、電流−電圧劣化を補償する方法の流れ図である。 特定の実施形態の詳細な説明

以下において、１つ以上の特定の実施形態を説明する。これらの実施形態の簡潔な説明を提供するために、本明細書には実際の実施態様の全ての特徴は示されていない。いずれの工学プロジェクト又は設計プロジェクトの場合とも同様に、いずれのそのような実際的な実装の開発に際しても、実装毎に異なり得る、システム関連及びビジネス関連の制約の準拠などの、開発者の具体的な目的を達成するために、実装に固有の多数の決定を行わなければならないことを理解するべきである。更には、そのような開発努力は、複雑で時間を要する場合もあるが、それにもかかわらず、本開示の利益を有する当業者にとっては、設計、製作、及び製造の慣例的な仕事であることを理解するべきである。

本開示の様々な実施形態の要素を紹介するときに、冠詞「ａ」、「ａｎ」、及び「ｔｈｅ」は、１つ以上の要素があることを意味する。用語「を備える（comprising）」、「を含む（including）」、及び「を有する（having）」は、包括的であることを意図し、列挙した要素以外の付加的な要素がある可能性があることを意味する。更に、本開示の「一実施形態」又は「実施形態」の参照は、列挙した特徴を組み込む追加の実施形態の存在を除外するように解釈されることを意図したものではないことを理解されたい。また、Ｂ「に基づく」Ａというフレーズは、Ａが少なくとも部分的にＢに基づくことを意味するように意図されている。また、「又は」という用語は、包括的であること（例えば、論理ＯＲ）が意図され、排他的であること（例えば、論理ＸＯＲ）は意図されていない。換言すれば、Ａ「又は」Ｂというフレーズは、Ａ、Ｂ、又はＡとＢの両方を意味するように意図されている。

電子ディスプレイは、現代の電子デバイスにおいて普及している。電子ディスプレイがより高い解像度及びダイナミックレンジ機能を得るにつれて、画質の値はますます高くなっている。一般に、電子ディスプレイは、画像データでプログラムされる多数の画素、すなわち「ピクセル」を収容する。各画素は、画像データに少なくとも部分的に基づいて、特定の量の光を放出する。異なる画像データで異なる画素をプログラミングすることにより、画像、ビデオ、及びテキストを含む画像コンテンツが表示され得る。

ディスプレイパネル感知により、電子ディスプレイの性能を改善するために、識別される電子ディスプレイの画素の動作特性が可能になる。例えば、電子ディスプレイ全体の（とりわけ）温度変化及び画素の経年劣化は、ディスプレイ上の異なる位置の画素を異なるように挙動させる。実際に、ディスプレイの異なる画素上にプログラムされた同じ画像データは、温度変化及び画素の経年劣化に起因して異なるように見える可能性がある。例えば、画素は、画素のダイオード（例えば、ＬＥＤ）に供給される電流の量に少なくとも部分的に基づいて、ある量の光、ガンマ、又は階調を放出する。電圧駆動画素については、（例えば、電流−電圧関係又は曲線によって表されるように）目標電圧を画素に印加して目標電流をダイオードに流し、目標ガンマ値を放出してもよい。ばらつきは、例えば、目標電圧を印加するとダイオードに流れる、結果として生じる電流を変化させることによって、画素に影響を及ぼし得る。適切な補償なしでは、これらのばらつきは、望ましくない視覚上のアーチファクトを生成する可能性がある。

従って、以下に説明する技術及びシステムは、電源電圧レベルに少なくとも部分的に基づいて電流−電圧関係を判断し、電流−電圧曲線に少なくとも部分的に基づいてディスプレイの各輝度設定に対するガンマタップ点をキャプチャする制御回路を有する基準アレイを使用して、ディスプレイ全体の動作のばらつきを補償するために使用されてもよい。基準アレイ制御回路は、ディスプレイの温度が変化するとき（例えば、特定の閾値と比較するとき）、電流−電圧関係を判断してもよい。更に、ディスプレイに結合された処理回路は、画素の電流−電圧関係と、基準アレイの基準画素の基準電流−電圧関係とに少なくとも部分的に基づいて、アクティブアレイの画素を駆動することができる。更に、処理回路は劣化比、入力電圧、及び入力基準電流を受信し、かつ補償電圧を出力するように構成された電流−電圧補償回路を含んでもよい。次いで、デジタルアナログ変換器は、補償電圧に少なくとも部分的に基づいて画素を駆動することができる。

このことを踏まえ、電子デバイス１０の例示的なブロック図を図１に示す。以下により詳細に説明するように、電子デバイス１０は、コンピュータ、携帯電話、ポータブルメディアデバイス、タブレット、テレビ、仮想現実ヘッドセット、車両用ダッシュボードなどの、任意の好適な電子デバイスを表してもよい。電子デバイス１０は、例えば、図２に示すノートブックコンピュータ１０Ａ、図３に示すハンドヘルドデバイス１０Ｂ、図４に示すハンドヘルドデバイス１０Ｃ、図５に示すデスクトップコンピュータ１０Ｄ、図６に示す装着型電子デバイス１０Ｅ、又は同様のデバイスを表すことができる。

図１に示す電子デバイス１０は、例えば、プロセッサコア複合体１２、ローカルメモリ１４、メインメモリ記憶装置１６、電子ディスプレイ１８、入力構造２２、入出力（Ｉ／Ｏ）インタフェース２４、ネットワークインタフェース２６、及び電源２８を含み得る。図１に示された様々な機能ブロックは、（回路を含む）ハードウェア要素、（ローカルメモリ１４又はメインメモリ記憶装置１６などの有形の非一時的媒体上に記憶された機械実行可能命令を含む）ソフトウェア要素、又はハードウェア要素及びソフトウェア要素の両方の組み合わせを含んでもよい。図１が、特定の実施態様の一実施例に過ぎず、電子デバイス１０内にあることがある構成要素のタイプを示すものであることに注意されたい。実際、様々な図示された構成要素は、より数の少ない構成要素に組み合わされてもよく、あるいは追加の構成要素に分けられてもよい。例えば、ローカルメモリ１４及びメインメモリ記憶装置１６は、単一の構成要素に含めることができる。

プロセッサコア複合体１２が、電子ディスプレイ１８にディスプレイパネル感知を実行させること及び、フィードバックを使用して電子ディスプレイ１８上に表示される画像データを調節することなどの、電子デバイス１０の様々な動作を実行してもよい。プロセッサコア複合体１２が、１つ以上のマイクロプロセッサ、１つ以上の特定用途向けプロセッサ（ＡＳＩＣ）又は１つ以上のプログラム可能な論理装置（ＰＬＤ）などの、これらの動作を実行するための任意の好適なデータ処理回路を含んでもよい。一部の場合には、プロセッサコア複合体１２が、ローカルメモリ１４及び／又はメインメモリ記憶装置１６などの好適な製造物品上に記憶された（オペレーティングシステム又はアプリケーションプログラムなどの）プログラム又は命令を実行してもよい。プロセッサコア複合体１２のための命令に加えて、ローカルメモリ１４及び／又はメインメモリ記憶装置１６が、プロセッサコア複合体１２によって処理されるデータを記憶してもよい。例えば、ローカルメモリ１４が、ランダムアクセスメモリ（ＲＡＭ）を含んでもよく、メインメモリ記憶装置１６が、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリなどのリライタブル不揮発性メモリ、ハードドライブ、光学ディスクなどを含んでもよい。

電子ディスプレイ１８が、オペレーティングシステム又はアプリケーションインタフェース用のグラフィカルユーザインタフェース（ＧＵＩ）、静止画像又はビデオコンテンツなどの複数の画像フレームを表示してもよい。プロセッサコア複合体１２が、複数の画像フレームのうちの少なくとも一部を供給してもよい電子ディスプレイ１８が、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、マイクロＬＥＤディスプレイ、マイクロＯＬＥＤ型ディスプレイなどの自発光ディスプレイであっても、又はバックライトによって発光された液晶ディスプレイ（ＬＣＤ）であってもよい。いくつかの実施形態では、電子ディスプレイ１８が、ユーザが電子デバイス１０のユーザインタフェースと対話することを可能にするタッチスクリーンを有してもよい。電子ディスプレイ１８が、ディスプレイパネル感知を使用して電子ディスプレイ１８の動作のばらつきを識別してもよい。このことが、プロセッサコア複合体１２が電子ディスプレイ１８へと送信される画像データを調節してこれらのばらつきを補償することにより、電子ディスプレイ１８上に出現する画像フレームの質を向上させることを可能にしてもよい。

電子デバイス１０の入力構造２２は、ユーザが、電子デバイス１０と対話することを可能にすることがある（例えば、ボタンを押して音量レベルを増減する）。電子デバイス１０とネットワークインタフェース２６であってもよい様々な他の電子デバイスとのインタフェースを、Ｉ／Ｏインタフェース２４が可能にしてもよい。ネットワークインタフェース２６が、例えば、Ｂｌｕｅｔｏｏｔｈネットワークなどのパーソナルエリアネットワーク（ＰＡＮ）用、ローカルエリアネットワーク（ＬＡＮ）又は８０２．１１×Ｗｉ−Ｆｉネットワークなどの無線ローカルエリアネットワーク（ＷＬＡＮ）用及び／又はセルラネットワークなどの広域ネットワーク（ＷＡＮ）用のインタフェースを含んでもよい。ネットワークインタフェース２６が、例えば、広帯域固定無線アクセスネットワーク（ＷｉＭＡＸ）、移動広帯域無線ネットワーク（モバイルＷｉＭＡＸ）、（ＡＤＳＬ、ＶＤＳＬなどの）非同期デジタル加入者回線、デジタルビデオ地上波放送（ＤＶＢ−Ｔ）及びその拡張ＤＶＢハンドヘルド（ＤＶＢ−Ｈ）、超広帯域（ＵＷＢ）、交流（ＡＣ）電力線などのためのインタフェースも含んでもよい。電源２８が、再充電可能なリチウムポリマー（Ｌｉ−ｐｏｌｙ）バッテリ及び／又は交流（ＡＣ）電力変換器などの任意の好適な電源を含んでもよい。

特定の実施形態では、電子デバイス１０が、コンピュータ、ポータブル電子デバイス、装着型電子デバイス、又は他の種類の電子デバイスの形態を取ってもよい。このようなコンピュータには、一般的にポータブルなコンピュータ（例えば、ラップトップ、ノートブック、及びタブレットコンピュータ）並びに一般的に１つの場所で使用されるコンピュータ（従来のデスクトップコンピュータ、ワークステーション及び／又はサーバなど）が挙げられる。特定の実施形態では、コンピュータの形態の電子デバイス１０は、Ａｐｐｌｅ Ｉｎｃ．から入手可能なＭａｃＢｏｏｋ（登録商標）、ＭａｃＢｏｏｋ（登録商標）Ｐｒｏ、ＭａｃＢｏｏｋ Ａｉｒ（登録商標）、ｉＭａｃ（登録商標）、Ｍａｃ（登録商標）ｍｉｎｉ、又はＭａｃ Ｐｒｏ（登録商標）のモデルであってもよい。例として、本開示の一実施形態に係る、ノートブックコンピュータ１０Ａの形態を取る電子デバイス１０が、図２に示される。図示されたコンピュータ１０Ａが、筐体又はエンクロージャ３６、電子ディスプレイ１８、入力構造２２及びＩ／Ｏインタフェース２４のポートを有してもよい。一実施形態では、入力構造２２（キーボード及び／又はタッチパッドなど）が、コンピュータ１０Ａと対話して、コンピュータ１０Ａ上で動作するＧＵＩ又はアプリケーションの起動、制御、又は操作などを行うために使用されてもよい。例えば、キーボード及び／又はタッチパッドが、電子ディスプレイ１８上に表示されたユーザインタフェース又はアプリケーションインタフェースをユーザがナビゲートすることを可能にしてもよい。

図３は、電子デバイス１０の一実施形態を表すハンドヘルドデバイス１０Ｂの正面図を示す。ハンドヘルドデバイス１０Ｂは、例えば、携帯電話、メディアプレーヤ、パーソナルデータオーガナイザ、ハンドヘルドゲームプラットフォーム、又はそのようなデバイスの任意の組み合わせを表す。例として、ハンドヘルドデバイス１０Ｂは、Ａｐｐｌｅ Ｉｎｃ．（Ｃｕｐｅｒｔｉｎｏ，Ｃａｌｉｆｏｒｎｉａ）から入手可能なｉＰｏｄ（登録商標）又はｉＰｈｏｎｅ（登録商標）のモデルである。ハンドヘルドデバイス１０Ｂは、内部構成要素を物理的破損から守り、電磁干渉から遮蔽するエンクロージャ３６を含んでもよい。エンクロージャ３６は、電子ディスプレイ１８を包囲し得る。Ｉ／Ｏインタフェース２４は、エンクロージャ３６を通して開放されてもよく、かつ例えば、Ａｐｐｌｅ Ｉｎｃ．によって提供されているＬｉｇｈｔｎｉｎｇ（登録商標）コネクタ、ユニバーサルサービスバス（ＵＳＢ）などの標準的なコネクタ及びプロトコル、又は他の類似するコネクタ及びプロトコルを用いた充電及び／又は、コンテンツ操作のための配線接続を目的としたＩ／Ｏポートを含んでもよい。

ユーザ入力構造２２は、電子ディスプレイ１８との組み合わせで、ユーザがハンドヘルドデバイス１０Ｂを制御することを可能にしてもよい。例えば、入力構造２２が、ハンドヘルドデバイス：１０Ｂを起動するか又は停止させ、ユーザインタフェースをホーム画面、ユーザ構成変更可能なアプリケーションスクリーンへとナビゲートし、及び／又はハンドヘルドデバイス：１０Ｂの音声認識機能をアクティブにしてもよい別の入力構造２２が、音量調節を行うか、又は振動モードと鳴音モードとの切換えを行ってもよい。入力構造２２が、様々な音声関連機能のためにユーザの声を取得することの可能なマイクロフォン並びに、音声再生及び／又は何らかの電話機能を可能にするスピーカを更に有してもよい。入力構造２２が、外部スピーカ及び／又はヘッドフォンへの接続を可能にするヘッドフォン入力を更に有してもよい。

図４は、電子デバイス１０の別の実施形態を表す別のハンドヘルドデバイス１０Ｃの正面図を示す。ハンドヘルドデバイス１０Ｃは、例えば、タブレットコンピュータ、又はポータブルコンピューティングデバイスを表し得る。例として、ハンドヘルドデバイス１０Ｃは、電子デバイス１０のタブレットサイズの実施形態であってもよく、この実施形態は、例えば、カリフォルニア州クパチーノのＡｐｐｌｅ Ｉｎｃ．から入手可能なｉＰａｄ（登録商標）のモデルであってもよい。

図５に移ると、コンピュータ１０Ｄは、図１の電子デバイス１０の別の実施形態を表してもよい。コンピュータ１０Ｄは、デスクトップコンピュータ、サーバ、又はノートブックコンピュータなどの任意のコンピュータであってもよいが、スタンドアロンのメディアプレーヤ又はビデオゲーミングマシンであってもよい。例として、コンピュータ１０Ｄは、ｉＭａｃ（登録商標）、ＭａｃＢｏｏｋ（登録商標）、又はＡｐｐｌｅ Ｉｎｃ．の他の同様のデバイスであってもよい。コンピュータ１０Ｄは、別の製造業者のパーソナルコンピュータ（personal computer、ＰＣ）も表してもよいことに留意されたい。同様のエンクロージャ３６が、電子ディスプレイ１８などのコンピュータ１０Ｄの内部構成要素を保護及び収容するために提供されてもよい。特定の実施形態では、コンピュータ１０Ｄのユーザが、コンピュータ１０Ｄに接続可能な（例えばキーボード又はマウスなどの）入力構造２２Ａ又は２２Ｂなどの様々な外付け入力装置を使用して、コンピュータ１０Ｄとの対話を行ってもよい。

同様に、図６は、本明細書に記載の技術を使用して動作するように構成されていてもよい図１の電子デバイス１０の別の一実施形態を表す装着型電子デバイス１０Ｅを図示している。例として、リストバンド４３を含み得る装着型電子デバイス１０Ｅは、Ａｐｐｌｅ，Ｉｎｃ．のＡｐｐｌｅ Ｗａｔｃｈ（登録商標）を含んでもよい。ただし、他の実施形態では、装着型電子デバイス１０Ｅが、例えば、装着型運動監視デバイス（例えば、歩数計、加速度計、心拍数モニタ）などの任意の装着型電子デバイス、又は別の製造業者の他のデバイスを含んでもよい。装着型電子デバイス１０Ｅの電子ディスプレイ１８が、（例えばＬＣＤ、ＯＬＥＤディスプレイ、アクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイなどの）タッチスクリーンディスプレイ１８並びに、ユーザが装着型電子デバイス１０Ｅのユーザインタフェースと対話を行うことを可能にする入力構造２２を有してもよい。

図７は、本開示の一実施形態に係る、ディスプレイ感知及び補償のためのシステム５０のブロック図である。システム５０は、画像補正回路５２を有するプロセッサコア複合体１２を有する。画像補正回路５２が、画像データ５４を受信し、処理不均一性温度勾配、ディスプレイ１８の経年劣化及び／又はその他のディスプレイ１８上の要因に少なくとも部分的に基づいて、及びこれに起因するディスプレイ１８の不均一性を補償して、ディスプレイ１８の性能を（例えば目に見える異常を減少させることによって）向上させてもよい。ディスプレイ１８の画素の不均一性が、（例えば２つの類似の電話、タブレット、装着型装置などの）同じ種類の装置間でばらつくか、使用により経時的に（例えば画素又はその他のディスプレイ１８の構成要素の経年劣化及び／又は劣化などにより）ばらつくか、及び／又は温度に関連して並びに更なる要因に応じてばらついてもよい。

図示するように、システム５０は、例えばディスプレイ１８の画素又はその他の構成要素の経年劣化及び／又は劣化によるディスプレイ１８の画素の不均一性を判断するか、又は判断を容易にすることの可能な、経年劣化／温度判断回路５６を有する。経年劣化／温度判断回路５６が、例えば温度に起因するディスプレイ１８の画素の不均一性を判断するか、又は判断を容易にしてもよい。

画像補正回路５２が、画像データ５４を、（これについてのディスプレイ１８の画素の不均一性が画像補正回路５２によって補償されているか否かにかかわらず）ディスプレイ１８のドライバ集積回路６０のアナログデジタル変換器５８へと送信してもよい。画像データ５４がアナログフォーマットである場合には、アナログデジタル変換器５８がこれをデジタル化してもよい。ドライバ集積回路６０が、ディスプレイパネル６１のゲート線を介して信号を送信して、画素６３を含むディスプレイパネル６１のアクティブアレイ６２の画素行をアクティブかつプログラム可能とし、ここで、ドライバ集積回路６８がデータ線を介して画像データ５４を送信して、画素６３を含む画素をプログラムし、（例えば個々の画素の輝度などの）特定の階調を表示してもよい。画像データ５４を使用して異なる色の異なる複数の画素を供給して、異なる複数の階調を表示することにより、フルカラーの画像がディスプレイパネル６１のアクティブアレイ６２の画素内にプログラムされてもよい。

ドライバ集積回路６０はまた、ゲート線を介して信号を送信して、画素６５を含むディスプレイパネル６１の基準アレイ６４の画素行をアクティブかつプログラム可能としてもよい。基準アレイ６４は、電子デバイス１０のユーザに見えなくてもよい。例えば、基準アレイ６４は、基準アレイ６４を視界から遮断する不透明構造又は材料（例えば、黒色材料）によって覆われてもよい。いくつかの実施形態では、基準アレイ６４は、視界から隠れるように、電子デバイス１０の縁部又は背面に巻き付くことができる。ドライバ集積回路６０はまた、感知アナログフロントエンド（ＡＦＥ）６６を含んで、データ入力（例えば、画像データ５４）への画素の応答のアナログ感知を実行してもよい。いくつかの実施形態では、ＡＦＥ６６は、アクティブアレイ６２及び基準アレイ６４の両方で感知するために使用されてもよい。代替又は追加の実施形態では、アクティブアレイ６２内で感知するために使用される少なくとも第１のＡＦＥと、基準アレイ６４内で感知するために使用される少なくとも第２のＡＦＥとが存在してもよい。

プロセッサコア複合体１２が更に、ディスプレイ１８にディスプレイパネル感知を実行させるための感知制御信号６８を送信してもよい。これに応じて、ディスプレイ１８が、ディスプレイ１８の動作のばらつきに関するデジタル情報を表すディスプレイ感知フィードバック７０を送信してもよい。ディスプレイ感知フィードバック７０が、経年劣化／温度判断回路５６に入力され、任意の好適な形を取ってもよい。経年劣化／温度判断回路５６の出力が、任意の好適な形を取り、また、画像データ５４に適用されたときにディスプレイ１８の動作の変化を適切に補償する補償値へと画像補正回路５２によって変換されてもよい（例えば、ディスプレイ１８に動作不均一性、又は大域的変化をもたらす）。このことが、画像データ５４の忠実性を向上させると共に、ディスプレイ１８の動作のばらつきによって発生し得る視覚上のアーチファクトを除去又は軽減させてもよい。いくつかの実施形態では、プロセッサコア複合体１２が、ドライバ集積回路６０の一部であり、従って、ディスプレイ１８の一部であってもよい。

図８は、本開示の一実施形態に係る、図７のシステム５０を使用するディスプレイ感知及び補償の方法８０を示すフロー図である。方法８０は、ディスプレイ１８の動作のばらつきを感知し、ディスプレイ１８及び／又はプロセッサコア複合体１２などの動作のばらつきを補償することができる任意の好適なデバイスによって実行されてもよい。

ディスプレイ１８が、ディスプレイ１８自身の動作のばらつきを感知する（プロセスブロック８２）。具体的には、プロセッサコア複合体１２が、１つ以上の（感知制御信号６８などの）命令をディスプレイ１８に送信してもよい。これらの命令が、ディスプレイ１８にディスプレイパネル感知を実行させてもよい。動作のばらつきが、処理不均一性温度勾配、ディスプレイ１８の経年劣化などの、ディスプレイ１８の不均一性を引き起こす任意の好適なばらつきを含んでもよい。

プロセッサコア複合体１２は、次に、動作のばらつきに少なくとも部分的に基づいてディスプレイ１８を調整する（プロセスブロック８４）。例えば、感知制御信号６８の受信に応じて、プロセッサコア複合体１２が、ディスプレイ１８から動作のばらつきに関するデジタル情報を表すディスプレイ感知フィードバック７０を受信してもよい。ディスプレイ感知フィードバック７０が、経年劣化／温度判断回路５６に入力され、任意の好適な形を取ってもよい。経年劣化／温度判断回路５６の出力が、任意の好適な形を取り、画像補正回路５２によって補償値へと変換されてもよい。例えば、プロセッサコア複合体１２が、補償値を画像データ５４に適用し、これが次にディスプレイ１８へと送信されてもよい。このような方法で、プロセッサコア複合体１２が、（例えば目に見える異常を減少させることによって）ディスプレイ１８の性能を向上させる方法８０を少なくとも部分的に実行してもよい。
基準アレイ

画素６３及び６５において電流及び／又は電流駆動画素に変換される電圧入力を調整することによって画素が制御されるように、上記の画素６５（及び６３）は電圧駆動画素であってもよい。すなわち、画素６３及び６５は、電流入力を直接調整することによって制御されなくてもよい。代わりに、画素６３及び６５は、一部の特定の電圧値を画素６３及び６５に提供することによって電流入力を間接的に調整し、入力電圧から画素６３及び６５内で電流を生成することを可能にすることによって、制御されてもよい。実際、各画素６５のルミナンスは、画素６５に提供される電流に直接関連する。各画素６５に提供される電流は、画素６５への電圧入力依存し、温度などの動作のばらつきは、１組の電圧入力に対して画素６５に提供される電流を変化させることができる。従って、各画素６５についての（曲線として表される）電流−電圧関係をより正確にキャプチャ又は感知することにより、画素６３、６５が画像データ５４をより正確に表示することを可能にする。追加又は代替の実施形態では、画素６３及び６５は、電流入力を直接調整することによって制御されてもよい。

従って、基準アレイ６４は、各画素６５についての電流−電圧関係をより正確に感知するために使用されてもよい。いくつかの実施形態では、基準アレイ６４の制御回路は、特定のルミナンス設定を維持するために、電源（例えば、画素６５の薄膜トランジスタ（ＴＦＴ）のソースに結合されたＥＬＶＳＳ電源）電圧レベル又は電流レベルを制御してもよい。基準アレイ制御回路は、電源電圧レベルに少なくとも部分的に基づいて電流−電圧曲線を生成し、電流−電圧曲線に少なくとも部分的に基づいてガンマタップ点をキャプチャしてもよい。基準アレイ制御回路は、ガンマタップ点でグレートラッキング又はガンマ補正を行い、ガンマタップ点をガンマデジタルアナログ変換器（ＤＡＣ）にプログラムすることができる。

基準アレイ制御回路は、アクティブアレイ６２用のＥＬＶＳＳ電源とは別個のＥＬＶＳＳ電源を有することにより、各画素６５についての電流−電圧関係をより正確に感知することができる。更に、必ずしも全ての実施形態ではないが、いくつかの実施形態では、基準アレイ制御回路は、各輝度設定に対するＥＬＶＳＳ電圧レベル又は電流レベルを感知、生成及び使用する代わりに、輝度設定の全範囲にわたって、固定されたＥＬＶＳＳ電圧レベル又は電流レベル（特定の温度で設定され得る）を使用してもよい。基準アレイ６４の感知回路は、画素６５のダイオード（例えば、印加電圧感知電流）にわたる電流を感知するために電圧を印加して、１組の電流値及び電圧値を判断することができ、これを使用して、ＥＬＶＳＳ電圧レベルに関連付けられた電流−電圧関係又は曲線を判断することができる。このようにして、基準アレイ制御回路は、アクティブアレイの放出に影響を及ぼすことなく、基準アレイ制御回路のＥＬＶＳＳ電源８６を調整することを可能にしてもよい。加えて、基準アレイ６４は、（各輝度調整の前に感知動作を実行する代わりに）より速い、ほぼ瞬間的な輝度調整を可能にしてもよい。

図９は、本開示の一実施形態に係る、図７のディスプレイパネル６１のアクティブアレイサブシステム７１及び基準アレイサブシステム７３を示す図である。基準アレイサブシステム７３は、アクティブアレイサブシステム７１のＥＬＶＳＳ電源８８（例えば、別の異なるカソード）とは別個のＥＬＶＳＳ電源８６（例えば、カソード）を含んでもよい。基準アレイ６４は、任意の好適な数の画素６５の列（例えば、１〜１０００）を含んでもよい。従って、基準アレイサブシステム７３のＥＬＶＳＳ電源８６は、アクティブアレイ６２の発光に影響を及ぼすことなく調整されることができる。従って、分離されたＥＬＶＳＳ電源８６、８８は、低ノイズ感知スキームを可能にすることができる。

基準アレイサブシステム７３はまた、画素６５に結合された基準アレイ制御回路８９を含んでもよい。基準アレイ制御回路８９は、処理回路、感知回路８７などの基準アレイ６４を制御するために使用される任意の好適な回路を含むことができる。いくつかの実施形態では、基準アレイ制御回路８９は、アクティブアレイ６２の制御回路、プロセッサコア複合体１２などの、基準アレイ６４の外部に制御回路を含むことができる。基準アレイ感知回路８７は、電圧測定値、電流測定値などの基準アレイ６４の動作パラメータの感知を可能にしてもよい。基準アレイ感知回路８７は、電圧センサ、電流センサなどの基準アレイ６４の動作パラメータを感知するために使用される任意の好適な回路を含んでもよい。いくつかの実施形態では、基準アレイ感知回路８７は、基準アレイ制御回路８９の外部にあってもよい。一部の場合には、基準アレイ制御回路８９は、図７に示すドライバ集積回路６０の一部であってもよい。

同様に、アクティブアレイサブシステム７１はまた、アクティブアレイ６２を制御するために使用される画素６３に結合された制御回路８５を含んでもよい。アクティブアレイ制御回路８５は、処理回路、感知回路８３などのアクティブアレイ６２を制御するために使用される任意の好適な回路を含むことができる。例えば、図示されるように、アクティブアレイ制御回路８５は、電子ディスプレイ１８における電圧劣化を補償するために使用される電流補償値を制限し得る電流ステップリミッタ回路７２を含んでもよい。具体的には、電流ステップリミッタ回路７２は、（例えば、電圧劣化を補償することによって、ディスプレイ１８の観察者が電流値の変化を知覚しなくてもよいように）電流補償値を視認性閾値未満に制限するために使用されてもよい。代替又は追加の実施形態では、基準アレイ制御回路８９は、電流ステップリミッタ回路７２を含んでもよい。いくつかの実施形態では、アクティブアレイ制御回路８５は、基準アレイ制御回路８９、プロセッサコア複合体１２などのアクティブアレイ６２の外部に制御回路を含むことができる。アクティブアレイ感知回路８３は、電圧測定値、電流測定値などのアクティブアレイ６２の動作パラメータの感知を可能にしてもよい。アクティブアレイ感知回路８３は、電圧センサ、電流センサなどのアクティブアレイ６２の動作パラメータを感知するために使用される任意の好適な回路を含むことができる。いくつかの実施形態では、アクティブアレイ感知回路８３は、アクティブアレイ制御回路８５の外部にあってもよい。一部の場合には、アクティブアレイ制御回路８５は、図７に示すドライバ集積回路６０の一部であってもよい。

図１０は、本開示の一実施形態に係る、図７の電子ディスプレイ１８用の輝度制御スキーム９０を示すグラフである。輝度制御スキーム９０は、デジタル輝度制御スキーム９２及びアナログ輝度制御スキーム９４の両方を使用することができる。具体的には、輝度制御スキーム９０は、低度電流レベル（例えば、９８）をほとんど測定不能な電流レベルに近づける可能性があるアナログ輝度制御スキーム９４のみを（輝度範囲９６全体にわたって）使用することを回避してもよい。

特定の輝度範囲１００に関して、輝度制御スキーム９０は、画素６５への対応する（例えば、電流１０２をもたらすデータ信号の）電圧入力の一定のデューティサイクル又はパルス幅１０４を維持しながら、画素６５への電流１０２を調整することによって、アナログ輝度制御スキーム９４を使用して画素６５の輝度を制御してもよい。特定の輝度範囲１００は、データ電圧領域内にあってもよい。有利には、アナログ輝度制御スキーム９４を使用すると、画素６５の経年劣化が遅くなり得る。より低い輝度範囲１０１について（特定の輝度範囲１００と比較した場合）、輝度制御スキーム９０は、デジタル輝度制御スキーム９２を使用し、画素６５への対応する電圧入力のデューティサイクル又はパルス幅１０８を調整ながら一定の電流１０６を維持して、画素６５の輝度を制御することができる。有利には、デジタル輝度制御スキーム９２は、（アナログ輝度制御スキーム９４と比較した場合）より小さい電流範囲を使用して、より低いバイアス電力使用をもたらすことができる。このようにして、電流１０３が低度電流レベルに制御され得るように、動作電流１０３の範囲を緩和することができる。

特定の電子ディスプレイは、輝度設定を制御するために、ＥＬＶＳＳ電圧レベルを調整することができる。しかしながら、ＥＬＶＳＳ電圧レベルが調整されると、各画素６５の電流−電圧関係が変化する可能性がある。従って、（ＥＬＶＳＳ電圧レベルを調整した結果として）輝度設定が変化するたびに、特定の電子ディスプレイは、（目に見える変化を防ぐために、新しい輝度設定及び１つ以上の中間輝度設定において）各画素６５の（曲線として表現及び記憶され得る）電流−電圧関係を感知又は再スキャンすることができる。その結果、これらの電子ディスプレイの輝度設定を変更することは、非効率的であり、（例えば、数十秒のスケールで）遅い可能性がある。

この時間のかかるプロセスを回避するために、図７の基準アレイ６４は、輝度設定の全範囲にわたって（特定の温度に設定され得る）固定されたＥＬＶＳＳ電圧レベルを使用することができる。その結果、各画素６５の電流−電圧関係又は曲線は、一定のままであってもよい（そして各輝度設定及び中間輝度設定についての別個の電流−電圧関係又は曲線の再スキャンを回避できる）。いくつかの実施形態では、基準アレイ制御回路８９は、異なる温度に対するＥＬＶＳＳ電圧レベルを調整することができる。

図１１は、本開示の一実施形態に係る、図７の電子ディスプレイ１８用の固定されたＥＬＶＳＳ電圧レベルを使用する電流−電圧曲線１１０のグラフである。電流（例えば、Ｉ_{Ｄｉｏｄｅ}）は画素６５のダイオード（例えば、ＬＥＤ）に提供されてもよく、電圧（Ｖ_Ｄａｔａ）は画素６５のＴＦＴのゲートに提供されてもよい。電流−電圧曲線１１０は、基準アレイ６４を介して提供される１組の電流値及び電圧値に少なくとも部分的に基づいてもよい。更に、電流−電圧曲線１１０はまた、基準アレイ６４を介して提供される１組の電流値及び電圧値の内挿及び／又は外挿を含んでもよい。電流−電圧曲線１１０は、各輝度設定の階調（Ｇ０〜Ｇ２５５）と関連付けることができる。例えば、電流−電圧曲線１１０の第１の部分１１２は、画素６５の第１の輝度設定（例えば、５０ｎｉｔ）に対する階調の範囲（例えば、最小階調１（Ｇ１）から最大階調２５５（Ｇ２５５））に対応してもよい。電流−電圧曲線１１０の第２の部分１１４は、画素６５の第２の輝度設定（例えば、１５０ｎｉｔ）の階調の範囲に対応してもよい。

電流−電圧曲線１１０が、任意の輝度設定に対してキャプチャ又は実現されると、電流−電圧曲線１１０からデータを生成して関連するガンマ値を瞬時に更新することができる。従って、輝度設定の変化に対する電子ディスプレイの応答は、新しい電流−電圧関係又は曲線を再スキャンすることを回避することによって、実質的に改善され得る。

使用される内挿技術は、対数空間スプライン、線形スプライン、指数などの曲線として１組の電流値及び電圧値を表す任意の好適な技術であってもよい。画素電流は、大きい（例えば、６〜８）桁の範囲の大きさを含んでもよく、１組の電流値及び電圧値は、限定された数（例えば、５〜１４）の電流値と電圧値対を含んでもよい。対数空間スプライン内挿は、いくつかの値対からのガンマ生成のための好適に有効な内挿技術の一例である。具体的には、対数空間スプライン内挿を使用すると、様々な温度にわたってかなり小さい誤差（例えば、０〜１２％、８〜１０％など）が生じる。例えば、内挿は、以下のように表すことができる。

等式１は、８〜１０組の電流値及び電圧値対を内挿して、画素６５の輝度設定にわたって各階調電圧（Ｇ１〜Ｇ２５５）を提供することを可能にし得る。

いくつかの実施形態では、第２の電源（例えば、画素６５のＴＦＴのドレインに結合されたＥＬＶＤＤ電源）を調整して、電力節約を増加させることができる。ＥＬＶＳＳ電源は、画素６５の（ＬＥＤに）ダイオード電流を供給することができるが、画素６５にバイアス電流を供給しない。しかしながら、ＥＬＶＤＤ電源は、ダイオード電流及びバイアス電流の両方を画素６５に供給してもよい。従って、（ＥＬＶＤＤ電源によって提供される画素６５への電流を減少させることができるように）画素６５に可変ＥＬＶＤＤ電圧レベルを供給して一定のＥＬＶＳＳ電圧レベルを維持することにより、画素６５を動作させる際の電力節約を可能にすることができる。

図１２は、本開示の一実施形態に係る、図７の基準アレイ６４を使用する電圧劣化を補償する方法１３０のフロー図である。方法１３０は、温度変化を判断し、ＥＬＶＳＳ電圧レベルを設定し、電流値及び電圧値を判断し、電流−電圧曲線を生成し、１組のガンマタップ点を判断し、グレートラッキング補正を実行し得る、任意の好適なデバイス又はデバイスの組み合わせによって実行されてもよい。方法１３０は、特定の順序の行程を用いて説明されているが、本開示は、説明した行程は、図示した順序とは異なる順序で実行することができ、特定の説明した行程は、スキップする又は全く実行しないことができることを意図していることを理解されたい。いくつかの実施形態では、方法１３０の行程の少なくとも一部は、以下に記載されるように、基準アレイ制御回路８９によって実行されてもよい。しかしながら、任意の好適なデバイス又はデバイスの組み合わせが、アクティブアレイ６２の制御回路、プロセッサコア複合体１２などの方法１３０を実行することが意図されることを理解されたい。

基準アレイ制御回路８９は、温度変化があるか否かを判断することができる（決定ブロック１３２）。温度変化は、周囲温度の変化の結果であってもよく、電子デバイス１０などを動作させることができる。いくつかの実施形態では、基準アレイ制御回路８９は、温度変化を閾値温度変化と比較することによって温度変化があると判断することができる。

温度変化がない場合、基準アレイ制御回路８９は決定ブロック１３２に戻ることができる。温度変化がある場合、基準アレイ制御回路８９は、ＥＬＶＳＳ電圧レベルを設定又は判断することができる（プロセスブロック１３４）。具体的には、基準アレイ制御回路８９は、目標電流が目標電圧を介して画素６５に提供されるまで、一連の異なるＥＬＶＳＳ電圧レベルを介して反復することができる。例えば、目標輝度設定（例えば、ピーク輝度設定、１５０ｎｉｔなど）に対するピーク電流（例えば、Ｇ２５５のピーク階調に対応するＩ_２５５）が目標電圧（例えば、Ｖ_２５５）を使用して提供されるように、ＥＬＶＳＳ電圧レベルは設定されてもよい。

基準アレイ制御回路８９は、ＥＬＶＳＳ電圧レベルに関連付けられた１組の電流値及び電圧値を判断することができる（プロセスブロック１３６）。具体的には、基準アレイ制御回路８９は、画素６５に提供された電圧（例えば、Ｖ_Ｄａｔａ）に少なくとも部分的に基づいて、画素６５のＬＥＤに提供される複数の電流値（例えば、６〜１４個）を測定することができる。

次いで、基準アレイ制御回路８９は、１組の電流値及び電圧値に少なくとも部分的に基づいて、電流−電圧関係又は曲線１１０を生成してもよい（プロセスブロック１３８）。すなわち、基準アレイ制御回路８９は、１組の電流値及び電圧値を使用して、電流−電圧関係又は曲線１１０を内挿及び／又は外挿することができる。いくつかの実施形態では、対数空間スプライン内挿技術を使用してもよい。

基準アレイ制御回路８９は、画素６５の１つ以上の輝度設定に対する電流−電圧関係又は曲線１１０の一部分を判断することができる。電流−電圧曲線１１０の一部分に少なくとも部分的に基づいて、基準アレイ制御回路８９は、１組のガンマタップ点を判断してもよい（プロセスブロック１４０）。いくつかの実施形態では、１組のガンマタップ点は、それぞれの階調を生成するためにマップされ、使用されてもよい。

次いで、基準アレイ制御回路８９は、システムオンチップ（ＳｏＣ）及び／又はプロセッサコア複合体１２などの集積回路を使用して、ガンマタップ点でグレートラッキング又はガンマ補正を実行してもよい（プロセスブロック１４２）。例えば、プロセッサコア複合体１２の画像補正回路５２は、ガンマタップ点でグレートラッキング又はガンマ補正を行ってもよい。

アクティブアレイ６４は、ガンマタップ点に少なくとも部分的に基づいて画像データを表示することができる（プロセスブロック１４４）。具体的には、アクティブアレイ６４は、ガンマタップ点によって提供又は定義されたような階調に対応するデータ電圧を使用して、画像データの階調を表示することができる。いくつかの実施形態では、アクティブアレイ制御回路８５の電流ステップリミッタ回路７２は、データ電圧を提供するために使用される電流補償値を制限することができる。具体的には、電流ステップリミッタ回路７２を使用して、データ電圧を提供する電流補償値を視認性閾値未満に制限することができる。視認性閾値は、（電流補償値を適用する前にデータ電圧を使用して画像データの階調を表示することと比較して）データ電圧に適用されたときにディスプレイ１８の観察者が知覚しない可能性がある電流値変化に対応し得る。このようにして、観察者は、適用された補償に気付かず、ディスプレイ１８の全体的な観察体験を改善することができる。

次いで、別の温度変化がある場合、方法１３０を繰り返すことができる。このようにして、基準アレイ制御回路８９は、電子ディスプレイ１８内の電圧劣化を補償することができる。

図１３は、本開示の一実施形態に係る、温度変化に応答して、ＥＬＶＳＳ電圧レベル（例えば、ＶＳＳ１５０）を設定するために使用される図７の基準アレイ６４の構成要素のブロック図を示す。アナログデジタル変換器（ＡＤＣ）１５２は、画素６５のダイオード１５６（例えば、ＬＥＤ又はＯＬＥＤ）に提供されるアナログ電流（Ｉ_{Ｄｉｏｄｅ}）１５４を感知又は受信し、アナログ電流（Ｉ_{Ｄｉｏｄｅ}）１５４をデジタル信号１５８に変換することができる。

次いで、比較回路１６０は、デジタル電流信号１５８を基準電流（Ｉ_Ｒｅｆ）１６２と比較し、デジタル電流信号１５８と基準電流（Ｉ_Ｒｅｆ）１６２との差に関連付けられた差分信号１６４を生成する。基準電流（Ｉ_Ｒｅｆ）１６２は、例えば、ＥＬＶＳＳ電圧レベルが（温度変化の前に）以前に設定された以前の温度において、目標輝度設定（例えば、１５０ｎｉｔ）で目標階調（例えば、Ｇ２５５のピーク階調）を生成するために使用される目標データ電圧に関連付けられた電流（例えば、Ｉ_２５５）であってもよい。

ＥＬＶＳＳ電圧レベル検索回路１６６は、差分信号１６４を受信し、目標データ電圧が印加されたときに目標輝度設定において基準電流１６２を生成するＥＬＶＳＳ電圧レベル（従って、目標階調）を判断することができる。バイナリサーチ方法、ステップ検索方法などの任意の好適な検索方法を使用して、ＥＬＶＳＳ電圧レベルを判断することができる。

ＥＬＶＳＳ電圧レベル検索回路１６６は、デジタルアナログ変換器（ＤＡＣ）１７０によって受信され得るデジタルＥＬＶＳＳ電圧レベル信号１６８を生成することができる。ＤＡＣ１７０は、デジタルＥＬＶＳＳ電圧レベル信号１６８をアナログ形式に変換し、結果１７２をバッファ１７４に送信して、バッファリングされたアナログＥＬＶＳＳ電圧レベル信号１７６を生成してもよい。バッファリングされたアナログＥＬＶＳＳ電圧レベル信号１７６は、新しいソース電圧を提供するために、基準アレイ６４の画素６５及び／又はアクティブアレイ６２の画素６３に送信されてもよい。

図１４は、本開示の一実施形態に係る、温度変化の結果生じる電流−電圧曲線を示すグラフである。第１の電流−電圧曲線１９０は、以前の温度に設定された第１のＥＬＶＳＳ電圧レベル１９２に関連付けられる。第１の電流−電圧曲線１９０を使用して、（目標輝度設定で）Ｇ１〜Ｇ２５５の階調を生成することに対応する第１のＶ_Ｇ１１９４〜第１のＶ_Ｇ２５５１９６の第１のデータ電圧レベルを生成してもよい。階調Ｇ２５５を生成するために、第１のデータ電圧レベルＶ_Ｇ２５５１９６を供給することは、電流レベルＩ_Ｇ２５５１９７をダイオード１５６に提供することをもたらす。

温度変化後、第１の電流−電圧曲線１９０は第２の電流−電圧曲線１９８に移動し、一方、ＥＬＶＳＳ電圧レベルは第１のＥＬＶＳＳ電圧レベル１９２に留まる。第１の電流−電圧曲線１９０は、温度変化に起因して移動するため、データ電圧レベルはそれに応じて変化する。具体的には、第１のＶ_Ｇ１１９４は第２のＶ_Ｇ１'２００に移動し、第１のＶ_Ｇ２５５１９６は第２のＶ_{Ｇ２５５'}２０２に移動する。

図１５は、本開示の一実施形態に係る、目標データ電圧が印加されたときに、目標輝度設定における目標階調に関連付けられた目標電流（例えば、基準電流１６２）を生成するＥＬＶＳＳ電圧レベルを判断する、図７の基準アレイ６４のＥＬＶＳＳ電圧レベル検索回路１６６を示すグラフである。第１のＥＬＶＳＳ電圧レベル１９２は、以前の温度に設定され、温度の変化により目標電圧（例えば、Ｖ_Ｇ２５５１９６）が供給されたときに目標電流（例えば、階調Ｇ２５５を生成することに関連するＩ_Ｇ２５５１９８）をもはや生成しない電流−電圧曲線１９８を生成するために使用された。

検索方法は、第２の電流−電圧曲線２０６を生成するために使用され得る第２のＥＬＶＳＳ電圧レベル２０４を判断することができる。しかしながら、図示のように、Ｖ_２５５１９６の目標電圧が供給されると、結果として生じる電流は、階調Ｇ２５５の生成に関連付けられた目標電流Ｉ_Ｇ２５５１９８ではない。探索方法は、第３の電流−電圧曲線２１０を生成するために使用され得る第３のＥＬＶＳＳ電圧レベル２０８を判断することができる。第２のＥＬＶＳＳ電圧レベル２０４と同様に、Ｖ_２５５１９６の目標電圧が供給されると、第３のＥＬＶＳＳ電圧レベル２０８に関連付けられた結果として生じる電流は目標電流Ｉ_Ｇ２５５１９８ではない。検索方法はまた、第４の電流−電圧曲線２１４を生成するために使用され得る第４のＥＬＶＳＳ電圧レベル（ＥＬＶＳＳ'）２１２を判断することができる。図示のように、Ｖ_２５５１９６の目標電圧が供給されると、第４のＥＬＶＳＳ電圧レベル２１２に関連付けられた結果として生じる電流は目標電流Ｉ_Ｇ２５５１９８である。検索方法は、バイナリサーチ方法、ステップ検索方法などの、任意の好適な検索方法であってもよい。

図１６は、本開示の一実施形態に係る、温度変化の前に以前のＥＬＶＳＳ電圧レベル１９２から生成された以前の電流−電圧曲線１９０を、温度変化後にＥＬＶＳＳ電圧レベル（ＥＬＶＳＳ'）２１２を設定することから生成された電流−電圧曲線２１４と比較するグラフである。図示のように、Ｖ_２５５１９６の目標電圧が供給されると、温度変化の前に以前の電流−電圧曲線１９０に関連付けられた結果として生じる電流と、温度変化後に電流−電圧曲線２１４に関連付けられた結果として生じる電流とは、両方とも目標電流Ｉ_Ｇ２５５１９８である。

図１７は、本開示の一実施形態に係る、目標電圧（例えば、Ｖ_２５５１９６）が供給されたときに、温度変化後に、図７の電子ディスプレイ１８の画素６５に目標電流（例えば、Ｉ_Ｇ２５５１９８）を提供するＥＬＶＳＳ電圧レベルを判断する方法２２０のフロー図である。方法２２０は、ダイオード電流及び目標ダイオード電流を供給するＥＬＶＳＳ電圧レベルを判断し、かつＥＬＶＳＳ電圧レベルを印加し得る、任意の好適なデバイス又はデバイスの組み合わせによって実行されてもよい。方法２２０は、特定の順序の行程を用いて説明されているが、本開示は、説明した行程は、図示した順序とは異なる順序で実行することができ、特定の説明した行程は、スキップする又は全く実行しないことができることを意図していることを理解されたい。いくつかの実施形態では、方法２２０の行程の少なくとも一部は、以下に記載されるように、基準アレイ制御回路８９によって実行されてもよい。しかしながら、任意の好適なデバイス又はデバイスの組み合わせが、アクティブアレイ６２の制御回路、プロセッサコア複合体１２などの方法２２０を実行することが意図されることを理解されたい。

基準アレイ制御回路８９は、以前のＥＬＶＳＳ電圧レベルを受信してもよい（プロセスブロック２２２）。以前のＥＬＶＳＳ電圧レベルは、以前の温度に対する基準アレイ制御回路８９によって設定されてもよい。

いくつかの実施形態では、基準アレイ制御回路８９は、画素の温度特性に少なくとも部分的に基づいて検索範囲を推定することができる。すなわち、基準アレイ制御回路８９は、画素６５に関連付けられた温度を受信し、その温度に少なくとも部分的に基づいてＥＬＶＳＳ電圧レベルが設定され得る電圧範囲を推定することができる。

次いで、基準アレイ制御回路８９は、第１のダイオード電流（例えば、画素６５に供給される電流）を判断又は感知することができる（プロセスブロック２２４）。具体的には、第１のダイオード電流は、目標電圧レベルをダイオード１５６に提供する結果であってもよい。目標電圧レベルは、以前の温度において目標電流レベルをダイオード１５６に提供することをもたらした、ダイオード１５６に供給された電圧であってもよい。いくつかの実施形態では、目標電圧レベル（例えば、Ｖ_２５５）は、ダイオード１５６がピーク階調（例えば、Ｇ２５５）を放出ように、ピーク電流レベル（例えば、Ｉ_２５５）を提供することをもたらしてもよい。

基準アレイ制御回路８９は、第１のダイオード電流が目標ダイオード電流（例えば、Ｉ_ｒｅｆ１６２）に等しいか否かを判断することができる（決定ブロック２２６）。比較回路１６０は、判断を実行してもよい。いくつかの実施形態では、ダイオード１５６がピーク階調（例えば、Ｇ２５５）を放出するように、目標ダイオード電流はピーク電流レベル（例えば、Ｉ_Ｇ２５５）であってもよい。

そうでない場合、基準アレイ制御回路８９は、目標ダイオード電流（例えば、Ｉ_ｒｅｆ１６２）をダイオード１５６に供給するＥＬＶＳＳ電圧レベル（例えば、図１６に示すようなＥＬＶＳＳ'２１２）を判断する（プロセスブロック２２８）。例えば、ピーク階調（例えば、Ｇ２５５）を放出するダイオード１５６に関連付けられた目標電圧レベル（例えば、Ｖ_２５５）が印加されたときに、ＥＬＶＳＳ電圧レベルは、ピーク電流レベル（例えば、Ｉ_２５５）に等しい目標ダイオード電流を供給することができる。検索は、バイナリサーチ方法、ステップサーチ方法などを使用して、ＥＬＶＳＳ電圧レベル検索回路１６６によって実行することができる。

基準アレイ制御回路８９がプロセスブロック２２８においてＥＬＶＳＳ電圧レベルを判断した後、又は第１のダイオード電流が決定ブロック２２６において目標ダイオード電流に等しい場合、基準アレイ制御回路８９は、ＥＬＶＳＳ電圧レベルを画素６５に印加する（プロセスブロック２３０）。従って、目標ダイオード電流（例えば、ピーク電流レベルＩ_２５５）は、ダイオード１５６に（例えば、目標電圧レベル（例えば、Ｖ_２５５）を使用して）流されてもよく、その結果、ダイオード１５６はピーク階調（例えば、Ｇ２５５）を放出する。このようにして、温度変化後（例えば、目標電圧が供給されたとき）、電子ディスプレイ１８の画素６５に目標電流を提供するＥＬＶＳＳ電圧レベルを判断することができる。

ＥＬＶＳＳ電圧レベル（例えば、図１６に示すようなＥＬＶＳＳ'２１２）が判断されると、基準アレイ制御回路８９は、１組の電流値及び電圧値を判断することができる。図１８は、本開示の一実施形態に係る、１組の電流値及び電圧値を判断するために使用される図７の基準アレイ制御回路８９の感知回路２４０の概略図である。感知回路２４０は、感知回路２４０がデータ電圧Ｖ_ｄａｔａ２４２を印加し、ＥＬＶＳＳ電圧レベル２４６に対して画素６５のダイオード１５６の両端で電流Ｉ_{ｄｉｏｄｅ}２４４を判断又は感知し得るように、印加電圧感知電流技術を実装するために使用されてもよい。感知回路２４０によって提供されるデータ電圧２４２は、感知電圧Ｖ_{ｓｅｎｓｅ}２４８と呼ばれることがあり、結果として生じる電流２４４は、感知された電流Ｉ_{ｓｅｎｓｅ}２５０と呼ばれ得る。有利には、感知回路２４０は、１つの電流値及び電圧値対を判断するために単一の感知動作を実行してもよく、同じ技術は、オフ時間感知（例えば、電子デバイス１０がオフであるか、又はアクティブに使用されていない間の感知）のために実行されてもよい。

感知電圧Ｖ_{ｓｅｎｓｅ}２４８は、感知電圧発生器２５２を使用して判断されてもよい。図１９は、本開示の一実施形態に係る、図７の基準アレイ６４を使用する感知動作の実行を示すグラフである。２つの感知動作間の温度変化は比較的小さい（例えば、約５℃以下）ため、以前の電流−電圧曲線２６０（例えば、温度変化前）と現在の電流−電圧曲線２６２（例えば、温度変化後）との間の湾曲の変化もまた、比較的小さい可能性がある。従って、感知電圧発生器２５２は、以前の電流−電圧曲線２６０から感知電圧（例えば、Ｖ_{ｓｅｎｓｅ}２４８）を導出してもよい。以前の電流−電圧曲線２６０の場合、感知電圧Ｖ_{ｓｅｎｓｅ}２４８は、目標電流Ｉ_{ｔａｒｇｅｔ}２６２に対応した。基準アレイ制御回路８９は、以前の電流−電圧曲線２６０から同じ感知電圧Ｖ_{ｓｅｎｓｅ}２４８を使用し、ダイオード１５６にわたる対応する電流（Ｉ_{Ｄｉｏｄｅ}２４４）を判断及び／又は測定することができ、これは電流Ｉ_{ｓｅｎｓｅ}２５０である。このようにして、基準アレイ制御回路８９は、電流−電圧曲線２６２を内挿するために使用される１組の電流値及び電圧値を判断するために、感知動作を実行することができる。

図２０は、本開示の一実施形態に係る、１組の電流値及び電圧値（例えば２７２）から内挿された電流−電圧曲線２７０の部分を、様々な輝度設定と関連付けることを示すグラフである。Ｖ_Ｇ１２７４からＶ_ＤＢＶ１２７６への電流−電圧曲線２７０の第１の部分は、第１の輝度設定に対応し得る。Ｖ_Ｇ１２７４は、第１の輝度設定で画素６５に供給されると、階調１を放出する電圧レベルに対応し得る。Ｖ_Ｇ１２７４は、異なる輝度設定（例えば、５０ｎｉｔ〜１５０ｎｉｔ）にわたる、小さい範囲（例えば、約１００ミリボルト）のばらつきを含んでもよいことに留意されたい。Ｖ_Ｇ１２７４は、第１の輝度設定を使用して最低階調（Ｇ１）を生成する電圧に関連付けることができるが、Ｖ_ＤＢＶ１２７６は、第１の輝度設定を使用して最も高い階調（Ｇ２５５）を生成する電圧に関連付けることができる。一例として、第１の輝度設定は、５０ｎｉｔであってもよい。

Ｖ_Ｇ１２７４からＶ_ＤＢＶ２２７８への電流−電圧曲線２７０の第２の部分は、第２の輝度設定に対応し得る。Ｖ_Ｇ１２７４は、第２の輝度設定を使用して最低階調（Ｇ１）を生成する電圧に関連付けることができ、Ｖ_ＤＢＶ２２７８は、第２の輝度設定を使用して最も高い階調（Ｇ２５５）を生成する電圧に関連付けることができる。一例として、第２の輝度設定は、７０ｎｉｔであってもよい。

Ｖ_Ｇ１２７４からＶ_ＤＢＶ３２８０への電流−電圧曲線２７０の第３の部分は、第３の輝度設定に対応し得る。Ｖ_Ｇ１２７４は、第３の輝度設定を使用して最低階調（Ｇ１）を生成する電圧に関連付けることができ、Ｖ_ＤＢＶ３２８０は、第３の輝度設定を使用して最も高い階調（Ｇ２５５）を生成する電圧に関連付けることができる。一例として、第３の輝度設定は、９０ｎｉｔであってもよい。

Ｖ_Ｇ１２７４からＶ_ＤＢＶ４２８２への電流−電圧曲線２７０の第４の部分は、第４の輝度設定に対応し得る。Ｖ_Ｇ１２７４は、第４の輝度設定を使用して最低階調（Ｇ１）を生成する電圧に関連付けることができ、Ｖ_ＤＢＶ４２８２は、第４の輝度設定を使用して最も高い階調（Ｇ２５５）を生成する電圧に関連付けることができる。一例として、第４の輝度設定は、１１０ｎｉｔであってもよい。

Ｖ_Ｇ１２７４からＶ_ＤＢＶ５２８４への電流−電圧曲線２７０の第５の部分は、第５の輝度設定に対応し得る。Ｖ_Ｇ１２７４は、第５の輝度設定を使用して最低階調（Ｇ１）を生成する電圧に関連付けることができ、Ｖ_ＤＢＶ５２８４は、第５の輝度設定を使用して最も高い階調（Ｇ２５５）を生成する電圧に関連付けることができる。一例として、第５の輝度設定は、１３０ｎｉｔであってもよい。

Ｖ_Ｇ１２７４からＶ_ＤＢＶ６２８６への電流−電圧曲線２７０の第６の部分は、第６の輝度設定に対応し得る。Ｖ_Ｇ１２７４は、第６の輝度設定を使用して最低階調（Ｇ１）を生成する電圧に関連付けることができ、Ｖ_ＤＢＶ６２８６は、第６の輝度設定を使用して最も高い階調（Ｇ２５５）を生成する電圧に関連付けることができる。一例として、第６の輝度設定は、１５０ｎｉｔであってもよい。

図２１は、本開示の一実施形態に係る、様々な輝度設定に関連付けられた図２０の電流−電圧曲線２７０の部分上のガンマタップ点を示すグラフである。第１の曲線３００は、Ｖ_Ｇ１２７４〜Ｖ_ＤＢＶ１２７６までのデータ電圧範囲にわたる図２０の電流−電圧曲線２７０の第１の部分に対応してもよい。第１の曲線３００は、第１の輝度設定（例えば、５０ｎｉｔ）に対応してもよい。従って、階調１のガンマタップ点は、電圧Ｖ_Ｇ１２７４を含み、階調２５５のガンマタップ点は、（第１の輝度設定に対して）電圧Ｖ_ＤＢＶ１２７６を含む。基準アレイ制御回路８９は、第１の輝度設定に対する各階調について、第１の曲線３００を使用して、ガンマタップ点を関連付けるか、又はマッピングすることができる。

例えば、第２のガンマタップ点３０２は、第２の階調（例えば、Ｇ８）に関連付けられ、第２の対応する電圧３０４を含んでもよい。第３のガンマタップ点３０６は、第３の階調（例えば、Ｇ１８）に関連付けられ、第３の対応する電圧３０８を含んでもよい。第４のガンマタップ点３１０は、第４の階調（例えば、Ｇ１８８）に関連付けられ、第４の対応する電圧３１２を含んでもよい。第５のガンマタップ点３１４は、第４の階調（例えば、Ｇ２３１）に関連付けられ、第５の対応する電圧３１６を含んでもよい。

基準アレイ制御回路８９は、他の輝度設定のために、図２０の電流−電圧曲線２７０の他の部分を使用して、ガンマタップ点を同様に関連付けるか、又はマッピングすることができる。第２の曲線３１８は、Ｖ_Ｇ１２７４〜Ｖ_ＤＢＶ６２８６までのデータ電圧範囲にわたる図２０の電流−電圧曲線２７０の第６の部分に対応してもよい。第２の曲線３１８は、第２の輝度設定（例えば、１５０ｎｉｔ）に対応してもよい。従って、階調１のガンマタップ点は、電圧Ｖ_Ｇ１２７４を含み、階調２５５のガンマタップ点は、（第２の輝度設定に対して）電圧Ｖ_ＤＢＶ６２８６を含む。例えば、第２のガンマタップ点３２０は、第２の階調（例えば、Ｇ８）に関連付けられ、第２の対応する電圧３２２を含んでもよい。第３のガンマタップ点３２４は、第３の階調（例えば、Ｇ１８）に関連付けられ、第３の対応する電圧３２６を含んでもよい。第４のガンマタップ点３２８は、第４の階調（例えば、Ｇ１８８）に関連付けられ、第４の対応する電圧３３０を含んでもよい。第５のガンマタップ点３３２は、第４の階調（例えば、Ｇ２３１）に関連付けられ、第５の対応する電圧３３４を含んでもよい。このようにして、基準アレイ制御回路８９は、画素６５の輝度設定毎にデータ電圧と階調との間にガンマタップ点を生成することができる。Ｖ_Ｇ１２７４は、異なる輝度設定（例えば、５０ｎｉｔ〜１５０ｎｉｔ）にわたる、小さい範囲（例えば、約１００ミリボルト）のばらつきを含んでもよいことに留意されたい。

図２２は、本開示の一実施形態に係る、図２１のガンマタップ点に対してグレートラッキング又はガンマ補正を実行するための方法３５０のフロー図である。方法３５０は、階調を電圧値に変換し、逆もまた同様であってもよく、内挿された電圧レベルを階調にマッピングし、電圧劣化を補償し、ディザを階調に適用することができる任意の好適なデバイス又はデバイスの組み合わせによって実行されてもよい。方法３５０は、特定の順序の行程を用いて説明されているが、本開示は、説明した行程は、図示した順序とは異なる順序で実行することができ、特定の説明した行程は、スキップする又は全く実行しないことができることを意図していることを理解されたい。いくつかの実施形態では、方法３５０の行程の少なくとも一部は、基準アレイ制御回路８９又は基準アレイ６４のシステムオンチップ（ＳｏＣ）によって実行されてもよい。しかしながら、任意の好適なデバイス又はデバイスの組み合わせが、アクティブアレイ６２の制御回路、プロセッサコア複合体１２などの方法３５０を実行することが意図されることを理解されたい。

基準アレイ制御回路８９は、１組のガンマタップ点を受信又は判断することができる（プロセスブロック３５２）。１組のガンマタップ点は、データ電圧値を階調にマッピングすることができる。例えば、１組のガンマタップ点は、図２０の電流−電圧曲線２７０によって図２１で特定されたものであってもよい。１組のガンマタップ点は、１つ以上の輝度設定に対するガンマタップ点を含んでもよい。

次いで、基準アレイ制御回路８９は、１組のガンマタップ点の１組の階調を、第１の１組の電圧値に変換することができる（プロセスブロック３５４）。具体的には、基準アレイ制御回路８９は、階調に対応するデータ電圧値を受信、判断、及び／又は記憶することができる。２５５個の階調（Ｇ１〜Ｇ２５５）が存在するため、基準アレイ制御回路８９は、２５５個のデータ電圧値を受信、判断、及び／又は記憶し得る。同じ組の階調は、ガンマタップ点として各輝度設定のために選択されてもよい。

具体的には、基準アレイ６４のシステムオンチップ（ＳｏＣ）は、例えばガンマＤＡＣの代わりにこの工程を実行してもよく、これは、より大きい内挿エラーを有し得る。これは、ガンマＤＡＣが、区分的線形ガンマレベルを電圧レベル変換に実行し得るのに対し、ＳｏＣは、記憶された電流−電圧曲線（例えば、２７０）のためにより正確な電圧レベルを計算することができるためである。例えば、図２３は、本開示の一実施形態に係る、ＳｏＣ３６０及びガンマＤＡＣ３６２を使用してガンマレベル（例えば、階調）を電圧レベル変換と比較するグラフである。グラフは、２つのタップ点３６４、３６６を含み、曲線３６８は２つのタップ点３６４、３６６を接続する。曲線３６８は、図２０の電流−電圧曲線２７０の一部分であってよく、ＳｏＣ３６０に記憶されていてもよい。ガンマＤＡＣ３６２は、２つのタップ点３６４、３６６を接続する内挿された線３７０を生成してもよい。階調Ｇ_ｎ３７４を有するガンマタップ点３７２については、ガンマＤＡＣ３６２は、「真」の電圧Ｖ_ｎ３７８の代わりに、内挿された線３７０に少なくとも部分的に基づいて、内挿されたデータ電圧Ｖ_{ｎ，ｉｎｔｅｒｐ}３７６を記憶してもよい。代わりに、より正確なガンマタップ点を生成するために、ＳｏＣは、真の電圧Ｖ_ｎ３７８により近い内挿された線３７０上の電圧を、階調Ｇ_ｎ３７４にマッピングしてもよい。例えば、ＳｏＣは、（内挿された線３７０上のＧ_ｍ３８２の別の階調に対応する）内挿されたデータ電圧Ｖ_{ｍ，ｉｎｔｅｒｐ}３８０を、Ｖ_{ｍ，ｉｎｔｅｒｐ}３８０がＶ_{ｎ，ｉｎｔｅｒｐ}３７６よりも真の電圧Ｖ_ｎ３７８に近いため、階調Ｇ_ｎ３７４にマッピングしてもよい。

従って、１組の階調のそれぞれの階調の各々について、基準アレイ制御回路８９は、それぞれの階調に関連付けられた線形に内挿された電圧レベルよりも、電流−電圧曲線（ＳｏＣ３６０に記憶されている）によって提供されるそれぞれの階調の電圧レベルに近い１組の階調の別の階調に関連付けられた（ガンマＤＡＣ３６２によって内挿されるような）線形に内挿された電圧レベルがあるか否かを判断してもよい（決定ブロック３９０）。電流−電圧曲線は、様々な輝度設定（例えば、線形内挿よりも高い精度で）で、１組の電流値及び電圧値から内挿されてもよい。

そうである場合、基準アレイ制御回路８９は、他の階調に関連付けられた線形に内挿された電圧レベルをそれぞれの階調にマッピングして、第２の組の電圧値を生成することができる（プロセスブロック３９２）。そうでない場合、基準アレイ制御回路８９は、それぞれの階調に関連付けられた線形に内挿された電圧レベルをそれぞれの階調にマッピングして、第２の組の電圧値を生成することができる（プロセスブロック３９４）。

基準アレイ制御回路８９は、第２の組の電圧値における電圧劣化を補償することができる（プロセスブロック３９６）。様々な画素、ワイヤ、接続、相互接続、バス、回路構成要素などにおける電圧は、通常動作により経時的にばらつく（例えば、増加又は減少）可能性がある。例えば、電圧劣化は、アクティブアレイ６２における通常使用による経時的な構成要素の劣化に起因し得る。任意の好適な電圧補償技術を使用して、第２の組の電圧値における電圧劣化を補償することができる。

基準アレイ制御回路８９は、第２の組の電圧値を１組の階調に変換してもよい（プロセスブロック３９８）。基準アレイ制御回路８９が、別の階調に関連付けられた線形に内挿された電圧レベルを（プロセスブロック３９２から）それぞれの階調にマッピングした場合、それぞれの階調を出力することにより、他の階調を出力することができる。すなわち、（内挿された線３７０上の別の階調Ｇ_ｍ３８２に対応する）内挿されたデータ電圧Ｖ_{ｍ，ｉｎｔｅｒｐ}３８０が、階調Ｇ_ｎ３７４にマッピングされた場合、Ｇ_ｎ３７４を出力することにより、Ｇ_ｍ３８２を出力することができる。

次いで、基準アレイ制御回路８９は、１組の階調にディザを適用して（プロセスブロック４００）、グレートラッキング又はガンマエラーを更に低減することができる。ディザは、任意の量子化エラーをランダム化するために１組の階調に適用されるノイズであってもよく、従って、画像内の色バンディングなどの望ましくないパターンであってもよい。４ビットのディザリングなど、任意の好適な形態のディザリングが適用されてもよい。基準アレイ制御回路８９は、得られた１組の階調をガンマＤＡＣ３６２にプログラムすることができる。ガンマＤＡＣ３６２は、画素６５の輝度設定が変化するときに、（３５０の方法を繰り返すことによって）新しい１組の階調でプログラムされてもよい。このようにして、基準アレイ制御回路８９は、図２１のガンマタップ点に対してグレートラッキング又はガンマ補正を実行してもよい。

画素６５のダイオード（例えば、１５６）の上の電流を正確に感知するために、基準アレイ制御回路８９は、画素６５の横漏洩電流及び／又はバイアス電流を減少及び／又は打ち消すことができる。図２４は、本開示の一実施形態に係る、横漏洩及び／又はバイアス電流を減少させる特徴部を示す図７の基準アレイ６４の図である。図示されるように、基準アレイ６４は、それぞれが色（例えば、赤色、緑色、又は青色）に関連付けられたサブ画素４１２を有し得る画素６５の１２列４００を含む。いくつかの実施形態では、色感知のために、列４００の対が使用されてもよい。例えば、第１の対の列４００を使用して赤色を感知することができ、第２の対の列４００を使用して緑色を感知することができ、第３の対の列４００を使用して青色を感知することができる。代替又は追加の実施形態では、基準アレイ６４内の任意の好適な数の列４００及び画素６５が意図される。基準アレイ制御回路８９は、以下に説明する技術を使用して、画素６５間の横漏洩電流（例えば、４１４）及び／又はバイアス電流（例えば、４１６）を減少させることができる。図２５は、本開示の一実施形態に係る、図７の基準アレイ６４の画素６５の回路図である。横漏洩電流Ｉ_ｌｋ４１４は、画素６５が動作中（例えば、発光中）であるときに、他の画素６５に漏洩し得る電流を指す。同様に、バイアス電流Ｉ_ｂｉａｓ、Ｉ_{ｎ，ｂｉａｓ}４１６は、他の画素６５のバイアス電流に少なくとも部分的に基づいて画素６５から排流し得る電流を指す。従って、電流（例えば、Ｉ_{ｓｅｎｓｅ}２５０）を感知するとき、横漏洩電流Ｉ_ｌｋ４１４及び／又はバイアス電流Ｉ_ｂｉａｓ、Ｉ_{ｎ，ｂｉａｓ}４１６が存在する場合、Ｉ_{ｓｅｎｓｅ}２５０は、ダイオード１５６（Ｉ_{Ｄｉｏｄｅ}１５４）上の電流に等しくない場合がある。従って、Ｉ_{ｓｅｎｓｅ}２５０を使用してダイオード１５６上の電流を感知することは正確ではない場合がある。

図２４に戻って参照すると、演算増幅器４２０、コンデンサ４２２、及びコモンモードフィードバック回路４２４を含むことができる差動感知回路４１８を使用して、画素列４１０間のノイズ及び／又は干渉を減少させ、ダイナミックレンジを増大させることができる。基準アレイ６４は、画素６５の１つ以上の列４１０の間に差動感知回路４１８を含み得ることを理解されたい。いくつかの実施形態では、一対の画素列４１０は、画素６５の各色に対する差動感知用の基準（例えば、電源（例えばＶ_ＤＤ）からの各極性（正、負）に対して１つ）として使用することができる。代替又は追加の実施形態では、相関二重サンプリング及び／又はチョッパを使用して、漏洩電流、不整合、及び／又はオフセットを減少させることができる。

図２６は、本開示の一実施形態に係る、図７の基準アレイ６４の画素内の電流をより正確に感知する第１の技術を示す回路図である。ＥＬＶＳＳ電源は、ＶＳＳＥＬ４３４の電源電圧を基準アレイ６４の２つの画素４３０、４３２に供給することができる。図示のように、ＥＬＶＳＳ電源は、まず、２つの画素４３０、４３２に動作電源電圧４３６（例えば、約−１．６Ｖ（ボルト））を提供してもよい。動作電源電圧４３６を提供することにより、動作漏洩電流Ｉ_ｌｋ４３８と、動作バイアス電流Ｉ_ｂｉａｓ４４０と、第１の画素４３０のダイオード４４４にわたる動作ダイオード電流Ｉ_{ｄｉｏｄｅ}４４２とをもたらすことができる。従って、電流（例えば、Ｉ_{ｓｅｎｓｅ}４４６）を感知することにより、３つの電流の合計電流（例えば、Ｉ_{ｓｅｎｓｅ}＝Ｉ_ｌｋ＋Ｉ_ｂｉａｓ＋Ｉ_{ｄｉｏｄｅ}）をもたらし得る。

次いで、ＥＬＶＳＳ電源は２つの画素４３０、４３２へ上昇した電圧４４８（例えば、約３Ｖ）を提供し、これは２つの画素４３０、４３２のダイオード（例えば、ＬＥＤ）４４４、４５０の両端に電流が流れるのを停止し、漏洩電流Ｉ^＊ _ｌｋ４５２及びバイアス電流Ｉ^＊ _ｂｉａｓ４５２をもたらしてもよい。従って、電流（例えば、Ｉ^＊ _{ｓｅｎｓｅ}４５６）を感知することにより、２つの電流の合計電流（Ｉ^＊ _{ｓｅｎｓｅ}＝Ｉ^＊ _ｌｋ＋Ｉ^＊ _ｂｉａｓ）をもたらし得る。このようにして、Ｉ_{ｓｅｎｓｅ}４４６からＩ^＊ _{ｓｅｎｓｅ}４５６を減算することにより、Ｉ_{ｄｉｏｄｅ}のより正確な値をもたらし得る（例えばＩ_{ｄｉｏｄｅ}＝Ｉ_{ｓｅｎｓｅ}−Ｉ^＊ _{ｓｅｎｓｅ}）。図２６の第１の技術は、画素４３０、４３２内の感知又はサンプリング時間を二重にすることができることに留意されたい。

図２７は、本開示の一実施形態に係る、図７の基準アレイ６４の画素内の電流をより正確に感知する第２の技術を示す回路図である。第２の技術は、画素に流れる電流が、画素から流出する電流に等しいことが分かる利点を有する。従って、画素４７２のダイオード４７０は、そのダイオード４７０にわたる電流がゼロになるように、低（例えば、０Ｖ）データ電圧４７４をダイオード４７０に提供することによって強制的にオフにすることができる。次いで、基準アレイ制御回路８９は、ドレイン電源（ＥＬＶＤＤ）によって隣接する画素４８０及び画素４７２にそれぞれ提供される電流Ｉ_ＶＤＤ１４７６及びＩ_ＶＤＤ２４７８を感知することができる。基準アレイ制御回路８９はまた、隣接する画素４８０及び画素４７２のバイアス電流Ｉ_{Ｂｉａｓ１}４８２及びＩ_{Ｂｉａｓ２}４８４をそれぞれ感知してもよい。画素に流れ込む電流は、画素から流出する電流と等しくてもよく、ダイオード４７０にわたる電流はゼロであるため、隣接する画素４８０のダイオード４８６にわたる電流Ｉ_{Ｄｉｏｄｅ}４８６は、２つの画素４８０、４７２に流入する電流の合計と、２つの画素４８０、４７２から流出する電流の合計の差を判断することによって、より正確に判断することができる可能性がある（例えば、Ｉ_{Ｄｉｏｄｅ}＝（Ｉ_ＶＤＤ１＋Ｉ_ＶＤＤ２）−（Ｉ_{Ｂｉａｓ１}＋Ｉ_{Ｂｉａｓ２}）。

図２８は、本開示の一実施形態に係る、図７の基準アレイ６４の画素内の電流をより正確に感知する第３の技術を示す回路図である。図示のように、画素５０２の（赤色、緑色、青色に対応する）各サブ画素５００は、ソース電圧供給（ＶＳＳ）を画素５０２に供給するＥＬＶＳＳポート５０４に結合されてもよい。各画素５０２にわたる電流Ｉ_{Ｐｉｘｅｌ}５０６は、ＥＬＶＳＳポート５０４から直接測定され得る。各ＥＬＶＳＳポート５０４は、カソード５０８に結合されてもよい。一対のカソード５０８は、演算増幅器５１０及びコンデンサ５１２に結合されてもよい。いくつかの実施形態では、ＥＬＶＳＳポート５０４は差動感知回路４１８に結合されてもよい。このようにして、基準アレイ制御回路８９は、各画素にわたって電流をより正確に感知することができる。

図２９は、本開示の一実施形態に係る、図７の基準アレイ６４を較正する方法５２０のフロー図である。方法５２０は、階調に関連するピーク電流及びデータ電圧を判断し得る任意の好適なデバイス又はデバイスの組み合わせによって実行されてもよい。方法５２０は、特定の順序の行程を用いて説明されているが、本開示は、説明した行程は、図示した順序とは異なる順序で実行することができ、特定の説明した行程は、スキップする又は全く実行しないことができることを意図していることを理解されたい。いくつかの実施形態では、方法５２０の行程の少なくとも一部は、以下に記載されるように、基準アレイ制御回路８９によって実行されてもよい。しかしながら、任意の好適なデバイス又はデバイスの組み合わせが、アクティブアレイ６２の制御回路、プロセッサコア複合体１２などの方法５２０を実行することが意図されることを理解されたい。

基準アレイ制御回路８９は、１つ以上の画素の輝度設定を選択することができる（プロセスブロック５２２）。例えば、基準アレイ制御回路８９は、１つ以上の画素の最大輝度設定（例えば、１５０ｎｉｔ、７５０ｎｉｔなど）を選択してもよい。

次いで、基準アレイ制御回路８９は、１つ以上の画素のピーク電流を判断することができる（プロセスブロック５２４）。具体的には、ピーク電流は、１つ以上の画素に提供される電流に関連付けることができ、これは２５５の階調を表示又は放出することをもたらす。いくつかの実施形態では、基準アレイ制御回路８９は、ピーク電流を推定し、１つ以上の画素に対して光学測定を実行して、Ｇ２５５が特定の閾値内で１つ以上の画素によって放出されているか否かを判断することができる。そうでない場合、基準アレイ制御回路８９は、Ｇ２５５が１つ以上の画素によって放出されるまで、推定ピーク電流を調整することができる。

基準アレイ制御回路８９は、ピーク電流に少なくとも部分的に基づいて、各輝度設定に対する１組の階調に関連付けられた１組のデータ電圧を判断することができる（プロセスブロック５２６）。具体的には、各輝度設定の各階調（Ｇ１〜Ｇ２５５）について、基準アレイ制御回路８９は、輝度設定で階調を放出するデータ電圧を推定し、１つ以上の画素に対して光学測定を実行して、階調が特定の閾値内で１つ以上の画素によって放出されているか否かを判断することができる。基準アレイ制御回路８９は、基準アレイ６４によって判断及び／又は記憶された電流−電圧曲線、及びピーク電流に少なくとも部分的に基づいて、データ電圧を推定することができる。具体的には、基準アレイ制御回路８９は、ピーク電流に少なくとも部分的に基づいて、各輝度設定に関連付けられた電流−電圧曲線の一部分を判断することができる。階調が特定の閾値内の１つ以上の画素によって放出されていない場合、基準アレイ制御回路８９は、階調が１つ以上の画素によって放出されるまで、推定データ電圧を調整することができる。このようにして、基準アレイ６４は、より良好な性能のために較正され得る。

図３０は、本開示の一実施形態に係る、基準アレイ６４の動作を示すタイミング図である。図示のように、輝度設定５４０（例えば、ディスプレイ輝度値（ＤＢＶ））が（例えば、ＤＢＶ１からＤＢＶ２へ、ＤＢＶ３へ、ＤＢＶ４へ）変化するとき、ＥＬＶＳＳ電圧値５４２（例えば、ＥＬＶＳＳ０）は一定のままである。更に、基準アレイ６４の輝度設定５４０の変更に対応するガンマレベル又は階調５４４を計算することは、時間の１フレーム５４６のレイテンシを含むことができる。ガンマレベル５４４が計算されると、アクティブアレイ６２は、（５４８に示すように）ガンマレベル５４４を使用して、画像データを表示及び／又は放出することができる。

更に、電子ディスプレイ１８の温度５５０が特定の閾値５５２に達すると、基準アレイ制御回路８９は、感知動作５５４の後に、ＥＬＶＳＳ電圧値５４２（例えば、ＥＬＶＳＳ１）を変更してもよい。基準アレイ６４及びアクティブアレイ６２のＥＬＶＳＳ電圧供給部が分離されているため、アクティブアレイ６２の放出に影響を及ぼすことなく、基準アレイ６４に対するＥＬＶＳＳ電源を調整することができる。アクティブアレイ６２は、そのガンマレベル５４８を（例えば、ＥＬＶＳＳ１に関連付けられたガンマレベルに）更新することを、ＥＬＶＳＳ電源５４２を更新する基準アレイ制御回路８９と同期させることができる。同様に、アクティブアレイ６２は、そのＥＬＶＳＳ電源レベルを更新することを、そのＥＬＶＳＳ電源５４２を更新する基準アレイ制御回路８９と同期させることができる。
アクティブアレイにおける電流−電圧感知

画素は、画素のダイオード（例えば、ＬＥＤ）に供給される電流の量に少なくとも部分的に基づいて、ある程度の光、ガンマ、又は階調を放出する。電圧駆動画素については、（例えば、電流−電圧関係又は曲線によって表されるように）目標電圧を画素に印加して目標電流をダイオードに流し、目標ガンマ値を放出してもよい。ばらつき（例えば、温度、画素の経年劣化などによる）は、例えば、目標電圧を印加するとダイオードに流れる、結果として生じる電流を変化させることによって、画素に影響を及ぼし得る。これらのばらつきは、画素の劣化の結果であってもよく、ディスプレイの複数の画素に影響を及ぼす可能性があり、その結果、画素間の不均一性は、適切な補償を伴わず視覚上のアーチファクトをもたらし得る。

ダイオードにわたる電流を正確に感知することは、ばらつきが画素に影響を及ぼす場合、より正確に識別することができる。図３１は、本開示の一実施形態に係る、電流−電圧感知を実行するシステム５７０のブロック図である。システム５７０は、基準アレイ６４及びアクティブアレイ６２を有するディスプレイ１８を含む。アクティブアレイ６２は、デジタルアナログ変換器５７２、１つ以上の画素５７４、並びに感知及び／又は予測回路５７６を含んでもよい。感知及び／又は予測回路５７６は、電流−電圧関係又は曲線における偏移を感知又は予測することができる。本開示の残りの部分は、電流−電圧関係又は曲線を感知するための感知回路５７６を使用して論じている。しかしながら、感知データ収集に少なくとも部分的に基づいて予測ベースの追跡を実行する予測回路が意図されることを理解されたい。

いくつかの実施形態では、感知回路５７６は、アクティブアレイ６２の１つ以上の画素５７４に対して周期的に（例えば、約２週間毎に）感知動作を実行してもよい。追加又は代替の実施形態では、感知動作は、「オフ時間」の間に実行されてもよい（例えば、電子デバイス１０がアクティブな使用ではない場合、電源が入っているがアクティブな使用ではない場合、不活性に関連付けられた特定の時間の間など）。基準アレイ６４はまた、デジタルアナログ変換器５７７、１つ以上の画素５７８、並びに感知及び／又は予測回路５７９を含んでもよい。

感知動作が実行された後、タイミングコントローラ５８１のバッファ５８０は、感知動作の結果（例えば、電流−電圧特性、値、測定など）を好適な期間（例えば、約２週間毎に）記憶してもよい。タイミングコントローラ５８１は、プロセッサコア複合体１２、ディスプレイ１８又は電子デバイス１０の構成要素であってもよい。次いで、感知動作の結果は、プロセッサコア複合体１２（例えば、システムオンチップ）のルックアップテーブル５８２に送信及び記憶され得る。ルックアップテーブル５８２はまた、基準アレイ６４の１つ以上の画素５７８の電流−電圧特性、値、測定などを記憶してもよい（例えば、基準アレイ６４の感知回路５７９から受信される）。電圧比較回路５８４は、アクティブアレイ６２の１つ以上の画素５７４に対して、（ルックアップテーブル５８２に記憶された感知動作の以前の結果及び基準アレイ６４の画素の電流−電圧特性に少なくとも部分的に基づいて）補正する電圧の量を判断してもよい。次いで、電流−電圧補償回路５８６は、補正する電圧の量に少なくとも部分的に基づいて（例えば、１つ以上の画素５７４に対する）電流−電圧曲線を生成し、電流−電圧曲線に少なくとも部分的に基づいて、デジタルアナログ変換器５７２を介してそれぞれの画素５７４を駆動することができる。図３１の矢印は、システム５７０における感知及び補償目的のための電流及び電圧データフローを示す電流−電圧感知及び補償パイプライン５８８を示す。

図３２は、本開示の一実施形態に係る、図７のディスプレイ１８の画素（例えば、５７４）の電流−電圧曲線５９０のグラフである。電流−電圧曲線５９０は、ディスプレイ１８又は画素５７４をＮ時間動作させた後、特定の時間Ｔ_Ｎで生成されてもよい。感知回路５７６は、Ｔ_Ｎにおいて２つ（又はそれ以上）の電流−電圧値５９２、５９４を判断又は感知してもよく、電圧比較回路５８４は、２つの電流−電圧値を内挿して電流−電圧曲線５９０を生成してもよい。基準電流−電圧曲線５９６はまた、ディスプレイ１８の基準アレイの制御回路によって生成されてもよい。基準電流−電圧曲線５９６は、基準アレイがディスプレイ１８のアクティブアレイよりも低頻度で動作するか、又は最小化されてもよい（例えば、従って、より少ない経年劣化を受ける）が、アクティブアレイと類似の温度で動作するという点で、電流−電圧曲線５９０の「初期状態」バージョンを表すことができる。

図示のように、ΔＶ_１５９８は、画素５７４のダイオードにおいて目標電流Ｉ_１６０２を生成するために、電流−電圧曲線５９０及び基準電流−電圧曲線５９６に従うデータ電圧の差を示す。同様に、ΔＶ_２６００は、ダイオードにおいて目標電流Ｉ_２６０４を生成するために、電流−電圧曲線５９０及び基準電流−電圧曲線５９６に従うデータ電圧の差を示す。

図３３は、本開示の一実施形態に係る、異なる時間Ｔ_０〜Ｔ_Ｎにおける図７のディスプレイ１８の図である。ディスプレイは、画像データを表示するようにプログラムされ得るアクティブアレイ６２と、アクティブアレイ６２の初期状態の複製であってもよい基準アレイ６４とを含む。異なる時間Ｔ_０〜Ｔ_Ｎにおいて、基準アレイ６４の制御及び／又は感知回路は、（例えば、電流Ｉ_１〜Ｉ_８に関連付けられた）１組６２４の電流−電圧値（例えば、８対）を感知してもよく、これは例えば、ルックアップテーブル５８２に記憶されるようにプロセッサコア複合体１２に送信され得る。同時に、アクティブアレイ６２の感知回路５７６は、アクティブアレイ６２の各画素（Ｉ、Ｊ）６２８に対して１組６２６（例えば、２対）の電流−電圧値を感知することができ、これは例えば、ルックアップテーブル５８２に記憶されるようにプロセッサコア複合体１２に送信され得る。アクティブアレイ６２の感知回路５７６によって感知された１組の電流−電圧値６２６は、Ｉ_１、Ｉ_２及び／又はＶ_{Ｄａｔａ１}、Ｖ_{Ｄａｔａ２}に関連付けられてもよい。すなわち、いくつかの実施形態では、１組の電流−電圧値６２６は、（基準アレイ６４の感知回路によって感知された１組の電流−電圧値の）Ｉ_１及びＩ_２と、アクティブアレイ６２の各画素（Ｉ、Ｊ）６２８においてＩ_１及びＩ_２を生成するデータ電圧とを含んでもよい。代替又は追加の実施形態では、１組の電流−電圧値６２６は、（基準アレイ６４内にＩ_１及びＩ_２を生成する）Ｖ_{Ｄａｔａ１}及びＶ_{Ｄａｔａ２}と、アクティブアレイ６２の各画素（Ｉ、Ｊ）６２８においてＶ_{Ｄａｔａ１}及びＶ_{Ｄａｔａ２}によって生成される結果として生じる電流とを含んでもよい。

プロセッサコア複合体１２の電圧比較回路５８４は、アクティブアレイの各画素Ｉ、Ｊ６２８のそれぞれの電流−電圧曲線５９０を生成し、基準電流−電圧曲線５９６を生成し、それぞれの電流−電圧曲線５９０を基準電流−電圧曲線５９６と比較する６３０ことができる。次いで、電圧比較回路５８４は、各画素６２８に対して、それぞれの電流−電圧曲線５９０と基準電流−電圧曲線５９６との間の電圧差６３２を判断して補正してもよい。次いで、電流−電圧補償回路５８６は、電圧差６３２に少なくとも部分的に基づいて各画素６２８に対する補償電流−電圧曲線を生成し、デジタルアナログ変換器５７２を介してそれぞれの画素６２８を駆動することができる。

図３４は、本開示の一実施形態に係る、図７のディスプレイ１８用の電流及び電圧感知システム６４０の概略図である。システム６４０は、感知及び補償パイプライン５８８を含み、これは（例えば、電流値及び電圧値及び／又は電流−電圧曲線に少なくとも部分的に基づいて）基準アレイ６４のガンマ及び／又は階調情報６４２を感知、判断、及び／又は受信し得る。感知及び補償パイプライン５８８はまた、感知アナログフロントエンド（ＡＦＥ）６５０を介して、電源（例えば、ＥＬＶＤＤ）ルーティング６４８からのアクティブアレイ６２の各画素（例えば、６４４、６４６）の電流値及び電圧値を感知、判断、及び／又は受信してもよい。図示のように、ＥＬＶＤＤルーティング６４８は、アクティブアレイ６２が通常動作にある（例えば、画像データを表示する）ときに、各画素６４４、６４６のＶＤＤ供給線６５２をＥＬＶＤＤ電源６５４に結合することができる。アクティブアレイ６２が感知動作を実行しているとき、感知ＡＦＥ６５０のスイッチ６５６は、各画素６４４、６４６のＶＤＤ供給線６５２を感知ＡＦＥ６５０に結合することができる。

各画素（例えば、６４４、６４６）のガンマ情報６４２並びに電流値及び電圧値の感知が実行された後、電圧比較回路５８４は、ガンマ情報６４２並びに電流値及び電圧値に少なくとも部分的に基づいて電圧差を生成することができる。次いで、電流−電圧補償回路５８６は、１つ以上の列ドライバ６６６によって各画素に印加され得る電圧差を補償するために、１組のデータ電圧６６４を生成し得る。

加えて、温度及び／又は輝度変化により、グローバルＥＬＶＳＳ電源６６８の調整、続いてガンマ点感知が可能になってもよい。図示されるように、電流及び電圧感知システム６４０は、画素６５８などの異なる種類の画素に適用されてもよい。図示した電流及び電圧感知システム６４０は、電流値及び電圧値を感知するためにＥＬＶＤＤ電源を使用するが、任意の好適な代替又は追加の電源（例えば、ＥＬＶＳＳ６６２）を使用することが意図されることに留意されたい。

ダイオード６７０（例えば、ＬＥＤ、ＯＬＥＤなど）にわたる電流を、アクティブアレイ６２の画素６４４、６４６及び／又は基準アレイ６４の画素において感知するとき、データ保持が一貫していない場合がある。具体的には、画素６４４、６４６をプログラムすると、電流がデータ電圧提供ゲート又は金属酸化物半導体６７２から漏洩する場合があり、これは、次いで、蓄積コンデンサ６７４内の電圧漏洩又は降下を引き起こす場合がある。これは、（例えば、基準アレイ６４のダイオードにわたる電流を感知し、アクティブアレイ６４の画素６４４、６４６のダイオード６７０にわたる電流を感知し、アクティブアレイ６４の画素６４４、６４６のダイオード６７０を使用して画像データを表示するときに）画素６４４、６４６の動作中にダイオード６７０にわたる電流の異なる量又は平均を生じさせ、一貫しないデータ保持をもたらす場合があり、従って、画素６４４、６４６の正確な電流感知（例えば、ダイオード６７０にわたる）に影響を及ぼす可能性がある。

更に、（例えば、アクティブアレイ６２及び／又は基準アレイ６４内の）画素が極めて近接しているため、画素内（又は画素のダイオードの両端）の電流を感知又は判断しようとすることは、１つの画素から別の画素へ漏洩する電流（例えば、横漏洩電流）を感知又は受信することを含む場合がある。更に、バイアス電流はまた、画素内の電流を感知又は判断する際のエラー源である場合がある。
１ データ保持を維持する

データ保持を維持するために、基準アレイ６４の各画素のデータ電圧提供ゲート又は金属酸化物半導体は、感知動作を実行しながらデータ電圧を提供することができる。同様に、アクティブアレイ６２の各画素のデータ電圧提供ゲート又は金属酸化物半導体（例えば、６７２）は、感知動作を実行しながらデータ電圧を提供することができる。それぞれのアレイの画素内の平均電流は、類似していてもよい。それぞれのアレイの画素内の平均電流間の差を判断し、アクティブアレイ６２の通常動作（例えば、画像データの表示）に適用されてもよい。具体的には、それぞれのアレイの画素内の平均電流間の差は、（例えば、製造業者によって、ディスプレイ１８を製造する工場においてなど）光学較正によってキャプチャされてもよい。光学較正は、（例えば、アクティブアレイ６２の）画素を常に駆動することと、サンプリング及び保持（例えば、２ミリ秒などの目標時間で駆動し、画素から電流が漏洩することを可能にすること）によって画素を駆動することとの間の差をキャプチャすることができる。

図３５は、本開示の一実施形態に係る、図７のディスプレイ１８の画素内の電流をより正確に感知するためにデータ保持を緩和するための１組のタイミング図である。第１のタイミング図６８０は、基準アレイ６４の画素のゲートにおいて、データ電圧を約３００マイクロ秒にわたって直接駆動（例えば、維持）し、従って、画素のダイオードの両端に第１の電流６８２を提供することを示す。第２のタイミング図６８４は、アクティブアレイ６２の画素のゲートにおいて、（例えば、感知動作を実行しながら）データ電圧を約１〜２ミリ秒にわたって直接駆動する（例えば、維持する）ことを示し、従って、画素のダイオードの両端で第１の電流６８２を提供することを示す。第３のタイミング図６８６は、アクティブアレイ６２の画素のゲートにおいて、（例えば、通常の表示動作を実行しながら）データ電圧を約２ミリ秒にわたってサンプリング及び保持し、画素から電流を漏洩させ、従って、画素のダイオードの両端で第２の平均電流６８８を提供することを示す。

図３６は、本開示の一実施形態に係る、補償が実行される前の、図７のディスプレイ１８の画素内の電流をより正確に感知するためのデータ保持の緩和を示すグラフである。第１の電流−電圧曲線７０２は、ディスプレイ１８の動作の初期時間Ｔ０において、基準アレイ６４の画素のゲートにおいてデータ電圧Ｖ_Ｄａｔａを直接駆動することを示す。具体的には、第１の電流−電圧曲線７０２は、第１のデータ電圧７０６において目標電流Ｉ_{ｔａｒｇｅｔ}７０４を提供することを示す。第２の電流−電圧曲線７０８は、アクティブアレイ６２の画素のゲートにおいて、（例えば、通常の表示動作を実行しながら）データ電圧をサンプリング及び保持することを示す。第２の電流−電圧曲線７０８は、光学較正７１２の前に、第１のデータ電圧７０６において目標電流Ｉ_{ｔａｒｇｅｔ}７０４未満の電流７１０を提供し、光学較正７１２の後に、第２のデータ電圧７１４において目標電流Ｉ_{ｔａｒｇｅｔ}７０４を提供することを示す。

図３７は、本開示の一実施形態に係る、補償が実行された後の、図７のディスプレイ１８の画素内の電流をより正確に感知するためのデータ保持の緩和を示すグラフである。第１の電流−電圧曲線７０２は、ディスプレイ１８の動作の初期時間Ｔ０において、基準アレイ６４の画素のゲートにおいてデータ電圧Ｖ_Ｄａｔａを直接駆動することを示す。具体的には、第１の電流−電圧曲線７０２は、第１のデータ電圧７０６において目標電流Ｉ_{ｔａｒｇｅｔ}７０４を提供することを示す。第２の電流−電圧曲線７２２は、電流及び電圧のオフ時間感知中に、アクティブアレイ６２の画素のゲートにおいて、データ電圧Ｖ_Ｄａｔａを直接駆動することを示す。第２の電流−電圧曲線７２２は、第１のデータ電圧７０６において目標電流Ｉ_{ｔａｒｇｅｔ}７０４未満の電流７２４、及び較正７１２後の第１の電流−電圧曲線７０２と第２の電流−電圧曲線７２２との間の補償データ電圧７２６の差を提供することを示す。第３の電流−電圧曲線７２８は、補償及び較正後に、アクティブアレイ６２の画素のゲートにおいて、（例えば、通常の表示動作を実行しながら）データ電圧をサンプリング及び保持することを示す。すなわち、第３の電流−電圧曲線７２８は、アクティブアレイ６２の画素を常に駆動することと、サンプリング及び保持によって画素を駆動することとの間の差をキャプチャすることによって較正することに加えて、電流−電圧特性を感知し、電圧劣化を補償することに少なくとも部分的に基づいて生成される。結果として、第３の電流−電圧曲線７２８は、第２のデータ電圧７３０において、目標電流Ｉ_{ｔａｒｇｅｔ}７０４を提供することを示す。
２ 横漏洩及び／又はバイアス電流を緩和する

（例えば、アクティブアレイ６２及び／又は基準アレイ６４内の）画素及びサブ画素が極めて近接しているため、画素及びサブ画素内（又は画素及びサブ画素のダイオードの両端）の電流を感知又は判断しようとすることは、１つの画素及びサブ画素から別の画素へ漏洩する電流（例えば、横漏洩電流）を感知又は受信することを含む場合がある。図３８は、本開示の一実施形態に係る、図７のディスプレイ１８の画素７４０の図である。画素７４０は、アクティブアレイ６２又は基準アレイ６４のいずれかに含まれ得る。画素７４０は、赤色サブ画素７４２、緑色サブ画素７４４、青色サブ画素７４６などのサブ画素を含み得る。本開示における画素（例えば、７４０）への言及は、サブ画素（例えば、７４２、７４４、７４６）に等しく適用することができ、逆もまた同様であることに留意されたい。

画素又はサブ画素内の電流を感知するとき、周囲の画素又はサブ画素を電源オフにするか、又はゼロにプログラムすることができる。例えば、赤色サブ画素７４２内の電流を感知する場合、周囲のサブ画素７４４、７４６を電源オフにすることができる。赤色サブ画素７４２からの横漏洩電流が緩和又は低減されない場合、赤色サブ画素７４２のアノードと周囲のサブ画素７４４、７４６のアノードとの間に電圧差が生じ得る。赤色サブ画素７４２と周囲のサブ画素７４４、７４６との間に有限のインピーダンスが存在し得るため、赤色サブ画素７４２のアノード及び周囲のサブ画素７４４、７４６のアノードからの漏洩電流が存在し得る。電流は、「上」側７４８から（例えば、サブ画素７４２のＴＦＴのドレインに結合されたＥＬＶＤＤ電源などの、上部の電源から）感知され得るため、結果として生じる感知された電流は、サブ画素７４２のダイオードにわたる電流だけでなく、漏洩電流も含む場合がある。

図３９は、本開示の一実施形態に係る、図７のディスプレイ１８のサブ画素７４２から隣接するサブ画素（例えば、７４４）への漏洩電流を緩和する第１の技術を示す回路図である。隣接するサブ画素（例えば、７４４）をオフ又はゼロにプログラムする代わりに、デジタルアナログ変換器５７２は、隣接するサブ画素のアノード７６０の電圧（例えば、Ｖ_{ａｎｏｄｅ，ａｄｊ}）が、サブ画素７４２のアノード７６２の電圧（例えば、Ｖ_{ａｎｏｄｅ}）とほぼ一致し得るように、隣接するサブ画素を駆動することができる。いくつかの実施形態では、デジタルアナログ変換器５７２は、隣接するサブ画素のアノード７６０の電圧（例えば、Ｖ_{ａｎｏｄｅ，ａｄｊ}）が、サブ画素７４２のアノード７６２の結果として生じる電圧（例えば、Ｖ_{ａｎｏｄｅ}）とほぼ一致し得るように、隣接するサブ画素内の電流を駆動することができる。これにより、サブ画素７４２と隣接するサブ画素７４４との間に同じ電位を有し、サブ画素７４２から隣接するサブ画素７４４への電流漏洩７６４の減少、最小化、及び／又は緩和をもたらし得る。いくつかの実施形態では、隣接するサブ画素のアノード７６０のＶ_{ａｎｏｄｅ、ａｄｊ}の電圧又は電流を制御するために、画素又はサブ画素の各列は、（例えば、ＥＬＶＤＤ電源７４８に結合された）専用の電源線７６６を含むことができる。

図４０は、本開示の一実施形態に係る、図７のディスプレイ１８のサブ画素７４２から隣接するサブ画素（例えば、７４４）に流れる漏洩電流及びバイアス電流を説明する第２の技術を示す回路図である。第２の技術は、図２６の基準アレイ６４の画素に関して記載された技術と類似している。図示されるように、０Ｖ７８１のデータ電圧は、隣接するサブ画素７４４に印加されてもよく、一方、Ｖ_Ｄａｔａ７８２のデータ電圧がサブ画素７４２に印加されてもよい。ＥＬＶＳＳ電源７８０は、まず、２つのサブ画素７４２、７４４に動作電源電圧７８３（例えば、約−１．６Ｖ（ボルト））を供給してもよい。動作電源電圧７８３を提供することにより、動作漏洩電流Ｉ_ｌｋ７８４と、動作バイアス電流Ｉ_ｂｉａｓ７８６と、サブ画素７４４のダイオード７９０にわたる動作ダイオード電流Ｉ_{ｄｉｏｄｅ}７８８とをもたらすことができる。従って、電流（例えば、Ｉ_{ｓｅｎｓｅ}７９０）を感知することにより、３つの電流の合計電流（例えば、Ｉ_{ｓｅｎｓｅ}＝Ｉ_ｌｋ＋Ｉ_ｂｉａｓ＋Ｉ_{ｄｉｏｄｅ}）をもたらし得る。

次いで、ＥＬＶＳＳ電源７８０は、サブ画素７４４、７４２のダイオード７９０、７９４が逆方向にバイアスをかけられ、電流がダイオード７９０、７９４を流れることを停止し、漏洩電流Ｉ^＊ _ｌｋ７９６及びバイアス電流Ｉ^＊ _ｂｉａｓ７９８をもたらすように、２つのサブ画素７４２、７４４に上昇した電圧７９２（例えば、約３Ｖ）を提供してもよい。従って、電流（例えば、Ｉ^＊ _{ｓｅｎｓｅ}８００）を感知することにより、２つの電流の合計電流（Ｉ^＊ _{ｓｅｎｓｅ}＝Ｉ^＊ _ｌｋ＋Ｉ^＊ _ｂｉａｓ）をもたらし得る。このようにして、Ｉ_{ｓｅｎｓｅ}７９０からＩ^＊ _{ｓｅｎｓｅ}８００を減算することにより、Ｉ_{ｄｉｏｄｅ}のより正確な値をもたらし得る（例えばＩ_{ｄｉｏｄｅ}＝Ｉ_{ｓｅｎｓｅ}−Ｉ^＊ _{ｓｅｎｓｅ}）。上昇した電圧７９２は、温度に少なくとも部分的に基づいてもよく、基準アレイ６４の制御回路によって生成されてもよい。例えば、上昇した電圧７９２を考慮して、基準アレイ６４の画素に印加される最大電圧が目標ルミナンスを達成することができるように、基準アレイ制御回路は上昇した電圧７９２を生成してもよい。図４０の第２の技術は、サブ画素７４２、７４４内の感知又はサンプリング時間を二重にすることができることに留意されたい。いくつかの実施形態では、ＥＬＶＳＳ電源７８０は代わりに、サブ画素７４４、７４２のダイオード７９０、７９４が逆方向にバイアスをかけられ、電流がダイオード７９０、７９４を流れることを停止し、漏洩電流Ｉ^＊ _ｌｋ７９６及びバイアス電流Ｉ^＊ _ｂｉａｓ７９８をもたらすように、２つのサブ画素７４２、７４４に増加した電流を提供してもよい。上記の上昇電圧７９２と同様に、電流（例えば、Ｉ^＊ _{ｓｅｎｓｅ}８００）を感知することにより、２つの電流の合計電流（Ｉ^＊ _{ｓｅｎｓｅ}＝Ｉ^＊ _ｌｋ＋Ｉ^＊ _ｂｉａｓ）をもたらし得る。このようにして、Ｉ_{ｓｅｎｓｅ}７９０からＩ^＊ _{ｓｅｎｓｅ}８００を減算することにより、Ｉダイオードのより正確な値をもたらし得る（例えばＩ_{ｄｉｏｄｅ}＝Ｉ_{ｓｅｎｓｅ}−Ｉ^＊ _{ｓｅｎｓｅ}）。増加した電流は、温度に少なくとも部分的に基づいてもよく、基準アレイ６４の制御回路によって生成されてもよい。

図４１は、本開示の一実施形態に係る、図７のディスプレイ１８の画素から隣接する画素に流れる漏洩電流及びバイアス電流を説明する方法８０１のフロー図である。方法８０１は、画素に電圧を供給し、（例えば、画素の薄膜トランジスタのソースに結合されたＥＬＶＳＳ電源を介して）画素にＥＬＶＳＳ電圧レベル又は電流レベルを供給し、画素内の電流を判断し、画素を駆動することができる任意の好適なデバイス又はデバイスの組み合わせによって実行されてもよい。方法８０１は、特定の順序の行程を用いて説明されているが、本開示は、説明した行程は、図示した順序とは異なる順序で実行することができ、特定の説明した行程は、スキップする又は全く実行しないことができることを意図していることを理解されたい。いくつかの実施形態では、方法８０１のステップの少なくとも一部は、以下に記載されるように、プロセッサコア複合体１２によって実行されてもよい。しかしながら、任意の好適なデバイス又はデバイスの組み合わせが、図３１のデジタルアナログ変換器５７２、感知回路５７６、ＥＬＶＳＳ電源７８０、ディスプレイ１８などの方法８０１を実行することが意図されることを理解されたい。

プロセッサコア複合体１２は、第１のデータ電圧を画素に供給する（プロセスブロック８０２）。例えば、図４０に示すように、プロセッサコア複合体１２は、デジタルアナログ変換器５７２に、データ電圧Ｖ_Ｄａｔａ７８２を画素７４４に供給するように命令することができる。プロセッサコア複合体１２はまた、隣接する画素（例えば、画素に隣接する画素）にゼロデータ電圧を供給する（プロセスブロック８０３）。例えば、図４０に示すように、プロセッサコア複合体１２は、デジタルアナログ変換器５７２に、０Ｖ７８１を隣接する画素７４２に供給するように命令することができる。

プロセッサコア複合体１２は、動作ＥＬＶＳＳ電源電圧又は電流を画素及び隣接する画素に供給する（プロセスブロック８０４）。例えば、図４０に示すように、プロセッサコア複合体１２は、ＥＬＶＳＳ電源７８０に、動作電源電圧７８３（例えば、約−１．６Ｖ（ボルト））又は電流を２つの画素７４２、７４４に提供するように命令してもよい。

次いで、プロセッサコア複合体１２は、画素内の第１の電流を判断する（プロセスブロック８０５）。例えば、図４０に示すように、プロセッサコア複合体１２は、感知回路５７６に、動作漏洩電流Ｉ_ｌｋ７８４、動作バイアス電流Ｉ_ｂｉａｓ７８６、及び画素７４４のダイオード７９０にわたる動作ダイオード電流Ｉ_{ｄｉｏｄｅ}７８８を含み得る第１の電流を判断するように命令することができる。従って、感知回路５７６は、画素７４４内の第１の電流（例えば、Ｉ_{ｓｅｎｓｅ}７９０）を、３つの電流の合計電流（例えばＩ_{ｓｅｎｓｅ}＝Ｉ_ｌｋ＋Ｉ_ｂｉａｓ＋Ｉ_{ｄｉｏｄｅ}）として判断することができる。

プロセッサコア複合体１２は、上昇したＥＬＶＳＳ電源電圧又は電流を画素及び隣接する画素に供給する（プロセスブロック８０６）。例えば、図４０に示すように、プロセッサコア複合体１２は、ＥＬＶＳＳ電源７８０に、上昇したＥＬＶＳＳ電源電圧７９２（例えば、約３Ｖ（ボルト））又は電流を２つの画素７４２、７４４に提供するように命令してもよい。上昇したＥＬＶＳＳ電源電圧７９２は、画素７４４、７４２のダイオード７９０、７９４に逆方向にバイアスをかけることができ、従って、電流がダイオード７９０、７９４の両端を流れるのを停止させることができる。いくつかの実施形態では、ＥＬＶＳＳ電源７８０は、２つの画素７４２、７４４に増加した電流を提供して、画素７４４、７４２のダイオード７９０、７９４に逆方向のバイアスをかけ、次いで電流がダイオード７９０、７９４の両端を流れることを停止させることができる。

次いで、プロセッサコア複合体１２は、画素内の第２の電流を判断する（プロセスブロック８０７）。例えば、図４０に示すように、プロセッサコア複合体１２は、感知回路５７６に、漏洩電流Ｉ^＊ _ｌｋ７９６及びバイアス電流Ｉ^＊ _ｂｉａｓ７９８を含み得る第２の電流を判断するように命令することができる。従って、感知回路５７６は、画素７４２内の第２の電流（例えば、Ｉ^＊ _{ｓｅｎｓｅ}８００）を、２つの電流の合計電流（例えばＩ^＊ _{ｓｅｎｓｅ}＝Ｉ^＊ _ｌｋ＋Ｉ^＊ _ｂｉａｓ）として判断することができる。

次いで、プロセッサコア複合体１２は、第１の電流及び第２の電流に少なくとも部分的に基づいて、画素７４２を駆動する（プロセスブロック８０８）。例えば、プロセッサコア複合体１２は、デジタルアナログ変換器５７２に、第１の電流及び第２の電流に少なくとも部分的に基づいて画素７４２を駆動するよう命令することができる。具体的には、Ｉ_{ｓｅｎｓｅ}７９０からＩ^＊ _{ｓｅｎｓｅ}８００を減算することにより（例えばＩ_{ｄｉｏｄｅ}＝Ｉ_{ｓｅｎｓｅ}−Ｉ^＊ _{ｓｅｎｓｅ}）、ダイオードＩ_{ｄｉｏｄｅ}にわたる電流に対するより正確な値をもたらし得る。プロセッサコア複合体１２は、データ電圧Ｖ_Ｄａｔａに対するダイオードにわたる電流、他のデータ電圧に対するダイオードの両端で感知された電流、及びそれぞれのデータ電圧をバッファ５８０に格納してもよい。特定の時間（例えば、約２週間）後、これらの電流値及び電圧値は、バッファ５８０からルックアップテーブル５８２に送信され得る。電圧比較回路５８４は、電流値及び電圧値に少なくとも部分的に基づいて、画素７４４に対する電流−電圧曲線を生成し、電流−電圧曲線を、基準アレイ制御回路によって生成された別の電流−電圧曲線と比較することができる。電圧比較回路５８４は、比較に少なくとも部分的に基づいて１組の電圧差を生成することができ、電流−電圧補償回路５８６は、（１組の電圧差を補償するために）デジタルアナログ変換器５７２に、１組の電圧差に少なくとも部分的に基づいて画素７４４を駆動するように命令することができる。

いくつかの実施形態では、アクティブアレイ制御回路８５の電流ステップリミッタ回路７２は、１組の電圧差に対応する電流補償値を制限し得る。具体的には、電流ステップリミッタ回路７２を使用して、１組の電圧差に対応する電流補償値を視認性閾値未満に制限することができる。視認性閾値は、（電流補償値を適用する前に画素７４４を駆動することと比較して）画素７４４を駆動するために適用されたときにディスプレイ１８の観察者が知覚しない可能性がある電流値変化に対応し得る。このようにして、観察者は、適用された補償に気付かず、ディスプレイ１８の全体的な観察体験を改善することができる。

図４２及び４３は、本開示の一実施形態に係る、画素８１０から複数の隣接する画素８１２に流れる漏洩電流及びバイアス電流を説明する第２の技術を更に示す回路図である。図４２は、本開示の一実施形態に係る、図７のディスプレイ１８の画素８１０の漏洩電流、バイアス電流、及びダイオード電流の合計の判断を示す回路図である。具体的には、ＥＬＶＳＳ電源は、画素８１０及び隣接する画素８１２に動作電源電圧８１４（例えば、約−１．６Ｖ）又は電流を供給する。図示されるように、画素８１０のダイオード８１６は、ダイオード８１６に階調ＧＸ８２０を放出させるデータ電圧ＶＸ８１８を供給されてもよい。隣接する画素８１２のダイオード８２２は、ダイオード８２２に階調Ｇ０８２６を放出させるデータ電圧Ｖ００８２４を供給されてもよい。これにより、漏洩電流Ｉ_ｌｋ−Ｌ８２８、Ｉ_ｌｋ−Ｙ８３０、Ｉ_ｌｋ−Ｈ８３２、バイアス電流Ｉ_ｂｉａｓ８３４、及びダイオード電流Ｉ_{ｄｉｏｄｅ}８３６を生成することができる。従って、画素８１０内の電流（例えば、Ｉ_{ｓｅｎｓｅ}）を感知することは、３種類の電流の合計電流をもたらす（例えば、Ｉ_{ｓｅｎｓｅ}＝Ｉ_ｌｋ−Ｌ＋Ｉ_ｌｋ−Ｙ＋Ｉ_ｌｋ−Ｈ＋Ｉ_ｂｉａｓ＋Ｉ_{ｄｉｏｄｅ}）。

図４３は、本開示の一実施形態に係る、図７のディスプレイ１８の画素８１０の漏洩電流とバイアス電流の合計の判断を示す回路図である。具体的には、ＥＬＶＳＳ電源は、画素８１０及び隣接する画素８１２に増加した電圧８５０（例えば、約３Ｖ）又は電流を提供することができ、それにより、それぞれ画素８１０及び隣接する画素８１２のダイオード８１６、８２２は逆方向のバイアスをかけられ、電流はダイオード８１６、８２２の両端を流れることを停止され、漏洩電流Ｉ_ｌｋ−Ｌ８２８、Ｉ_ｌｋ−Ｙ８３０、Ｉ_ｌｋ−Ｈ８３２及びバイアス電流Ｉ_ｂｉａｓ８３４を生成してもよい。従って、電流（例えば、Ｉ^＊ _{ｓｅｎｓｅ}）を感知することは、２種類の電流の合計電流をもたらしてもよい（Ｉ^＊ _{ｓｅｎｓｅ}＝Ｉ_ｌｋ−Ｌ＋Ｉ_ｌｋ−Ｙ＋Ｉ_ｌｋ−Ｈ＋Ｉ_ｂｉａｓ）。このようにして、（図４２からの）Ｉ_{ｓｅｎｓｅ}からＩ^＊ _{ｓｅｎｓｅ}を減算することは、Ｉ_{ｄｉｏｄｅ}のより正確な値をもたらし得る（例えば、Ｉ_{ｄｉｏｄｅ}＝Ｉ_{ｓｅｎｓｅ}−Ｉ^＊ _{ｓｅｎｓｅ}）。

図４４及び４５は、本開示の一実施形態に係る、画素８１０から複数の隣接する画素８１２に流れる漏洩電流及びバイアス電流を説明する第２の技術を使用するコモンモード漏洩打ち消しを示す回路図である。図４４は、本開示の一実施形態に係る、動作電源電圧８１４が図７のディスプレイ１８に提供されるときに、コモンモード漏洩を打ち消すことを示す回路図である。具体的には、ＥＬＶＳＳ電源は、画素８１０及び隣接する画素８１２に動作電源電圧８１４（例えば、約−１．６Ｖ）を供給する。画素８１０、８１２は、コモンモード増幅器８６０及びセンス増幅器８６２（例えば、感知アナログフロントエンド６６などの差動感知増幅器）に結合されてもよい。差動感知を行うとき、コモンモード増幅器８６０及びセンス増幅器８６２の正の分岐部８６４及び負の分岐部８６６における電流は、バイアス電流の観点から大きなコモンモード信号を含んでもよい。コモンモード増幅器８６０は、残りの差動信号がセンス増幅器８６２で受信され得るように、コモンモード信号を打ち消す又は吸収することができる。

例えば、正の分岐部８６４における電流は、それぞれの漏洩電流Ｉ_ｌｋ−Ｌ８２８、Ｉ_ｌｋ−Ｙ８３０Ｉ_ｌｋ−Ｈ８３２、Ｉ_ｌｋ−Ｖ８６８、バイアス電流Ｉ_ｂｉａｓ８３４及びダイオード電流Ｉ_{ｄｉｏｄｅ}８３６を含んでもよい（例えば、Ｉ_ｌｋ−Ｌ＋Ｉ_ｌｋ−Ｙ＋Ｉ_ｌｋ−Ｈ＋Ｉ_ｌｋ−Ｖ＋Ｉ_ｂｉａｓ＋Ｉ_{ｄｉｏｄｅ}）。負の分岐部８６６における電流は、それぞれの漏洩電流Ｉ_{ｌｋ−Ｌ'}８７０、Ｉ_{ｌｋ−Ｙ'}８７２、Ｉ_ｌｋ−Ｈ８３２、Ｉ_{ｌｋ−Ｖ'}８７４及びバイアス電流Ｉ_ｂｉａｓ８３４を含んでもよい（例えばＩ_{ｌｋ−Ｌ'}＋Ｉ_{ｌｋ−Ｙ'}−Ｉ_ｌｋ−Ｈ＋Ｉ_ｌｋ−Ｖ＋Ｉ_ｂｉａｓ）。コモンモード増幅器８６０を介して正の分岐部８６４における電流を通過させると、正の分岐部８６４における電流内のコモンモード信号８７６を打ち消すことをもたらしてもよく、（例えば、Ｉ_ｌｋ−Ｌ＋Ｉ_ｌｋ−Ｙ＋Ｉ_ｌｋ−Ｖ＋Ｉ_ｂｉａｓ＋（Ｉ_{ｄｉｏｄｅ}＋ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ）／２））、その結果、残りの差動信号８７８はセンス増幅器８６２で受信され得る（例えば、（Ｉ_{ｄｉｏｄｅ}＋ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ）／２＋Ｉ_ｌｋ−Ｈ）。同様に、コモンモード増幅器８６０を介して正の分岐部８６６における電流を通過させると、正の分岐部８６６における電流内のコモンモード信号８８０を打ち消すことをもたらしてもよく（例えば、Ｉ_ｌｋ−Ｌ＋Ｉ_ｌｋ−Ｙ＋Ｉ_ｌｋ−Ｖ＋Ｉ_ｂｉａｓ＋（Ｉ_{ｄｉｏｄｅ}＋ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ）／２））、その結果、残りの差動信号８８２はセンス増幅器８６２で受信され得る（例えば、（Ｉ_{ｄｉｏｄｅ}＋ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ）／２−Ｉ_ｌｋ−Ｈ）。結果として、差動信号８７８及び８８２を介してセンス増幅器８６２で受信される全電流８８４は、Ｉ_{ｄｉｏｄｅ}＋ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ＋２^＊Ｉ_ｌｋ−Ｈであってもよい。

図４５は、本開示の一実施形態に係る、図７のディスプレイ１８に増加した電源電圧８５０が提供されたときのコモンモード漏洩をキャンセルすることを示す回路図である。具体的には、ＥＬＶＳＳ電源は、画素８１０及び隣接する画素８１２に上昇した電源電圧８５０（例えば、約３Ｖ）を供給する。正の分岐部８６４における電流は、それぞれの漏洩電流Ｉ_ｌｋ−Ｌ８２８、Ｉ_ｌｋ−Ｙ８３０、Ｉ_ｌｋ−Ｈ８３２、Ｉ_ｌｋ−Ｖ８６８及びバイアス電流Ｉ_ｂｉａｓ８３４を含んでもよい（例えばＩ_ｌｋ−Ｌ＋Ｉ_ｌｋ−Ｙ＋Ｉ_ｌｋ−Ｈ＋Ｉ_ｌｋ−Ｖ＋Ｉ_ｂｉａｓ）。負の分岐部８６６における電流は、それぞれの漏洩電流ＩＩ_{ｌｋ−Ｌ'}８７０、Ｉ_{ｌｋ−Ｙ'}８７２、Ｉ_ｌｋ−Ｈ８３２、Ｉ_{ｌｋ−Ｖ'}８７４及びバイアス電流Ｉ_ｂｉａｓ８３４を含んでもよい（例えばＩ_{ｌｋ−Ｌ'}＋Ｉ_{ｌｋ−Ｙ'}−Ｉ_ｌｋ−Ｈ＋Ｉ_ｌｋ−Ｖ＋Ｉ_ｂｉａｓ）。コモンモード増幅器８６０を介して正の分岐部８６４における電流を通過させると、正の分岐部８６４における電流内のコモンモード信号９００を打ち消すことをもたらしてもよく、（例えば、Ｉ_ｌｋ−Ｌ＋Ｉ_ｌｋ−Ｙ＋Ｉ_ｌｋ−Ｖ＋Ｉ_ｂｉａｓ＋（ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ）／２））、その結果、残りの差動信号９０２はセンス増幅器８６２で受信され得る（例えば、（ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ）／２＋Ｉ_ｌｋ−Ｈ）。同様に、コモンモード増幅器８６０を介して負の分岐部８６６における電流を通過させると、負の分岐部８６６における電流内のコモンモード信号９０４を打ち消すことをもたらしてもよく、（例えば、Ｉ_ｌｋ−Ｌ＋Ｉ_ｌｋ−Ｙ＋Ｉ_ｌｋ−Ｖ＋Ｉ_ｂｉａｓ＋（ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ）／２））、その結果、残りの差動信号９０６は、センス増幅器８６２で受信され得る（例えば、（ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ）／２−Ｉ_ｌｋ−Ｈ）。結果として、差動信号８７８及び８８２を介してセンス増幅器８６２で受信される全電流９０８は、ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ＋２^＊Ｉ_ｌｋ−Ｈであってもよい。従って、動作電源電圧８１４が画素８１０、８１２に提供されるとき、センス増幅器８６２で受信される全電流８８４と、上昇した電源電圧８５０が画素８１０、８１２に提供されるとき、センス増幅器８６２で受信される全電流９０８との差は、Ｉ_{Ｄｉｏｄｅ}であってもよい（例えば、（Ｉ_{ｄｉｏｄｅ}＋ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ＋２^＊Ｉ_ｌｋ−Ｈ）−（ΔＩ_ｌｋ−Ｌ＋ΔＩ_ｌｋ−Ｙ＋ΔＩ_ｌｋ−Ｖ＋２^＊Ｉ_ｌｋ−Ｈ））。

図示されているように、本開示の実施形態に係る図４２〜４５の回路図の画素８１０、８１２は、図４６の回路図に例示されるソースフォロワ画素９０９などのソースフォロワ画素であってもよい。しかしながら、本開示は、本開示の実施形態に係る図４７の回路図に示されるようなＡ級増幅器画素９１０、又は図４８の回路図に示されるようなＡＢ級増幅器画素９１１などの任意の好適な種類の画素を含んでもよい。

ＡＢ級増幅器画素９１１（又はＢ級増幅器画素）などのように、画素が（データ電圧Ｖ_Ｄａｔａ９１３線の側に）最上部電流源９１２及び（データ電圧Ｖ_Ｄａｔａ９１３線の他方側又は反対側に）最下部電流源９１４を含む実施形態では、図４２〜４５の回路図は、最上部の電流源９１２からの電流を感知することができるが、最下部電流源９１４は感知できない。これは、センス増幅器（例えば、図４４の８６２）が最上部電流源９１２に結合されることができるが、最下部電流源９１４には結合されることができないためである。従って、センス増幅器８６２は、最下部電流源９１４によって生成される電流及びノイズは測定できないため、最下部電流源９１４から生成されたノイズの補償又は緩和を容易にできない。

図４９は、本開示の一実施形態に係る、図４８のＡＢ級増幅器画素９１１のノイズ緩和を示す回路図である。図４４の回路図と同様に、ＡＢ級増幅器画素９１１のそれぞれの最上部電流源９１２に結合された最上部センス増幅器９１５が存在する。図４９の回路図はまた、ＡＢ級増幅器画素９１１のそれぞれの最下部電流源９１４に結合された最下部センス増幅器９１６を含む。各ＡＢ級増幅器画素９１１のデータ電圧Ｖ_Ｄａｔａ９１３線の両側から感知することにより、センス増幅器９１５、９１６は、各ＡＢ級増幅器画素９１１からのノイズが相関し得るため、電流源９１２、９１４からのノイズの低減又は緩和を容易にすることができる。

例えば、１つのＡＢ級増幅器画素９１１のダイオード９１７は、ダイオード９１７にわたる電流がゼロになるように、低（例えば、０Ｖ）データ電圧９１３をダイオード９１７に提供することによって強制的にオフにすることができる。従って、それぞれの画素９１１にわたる電流Ｉ_１９１８は、それぞれの電流源９１２からのノイズを含む可能性があるが、ダイオード９１７にわたる電流は含まない可能性がある。他のＡＢ級増幅器画素９１１のダイオード９１９は、そのダイオード９１９にわたる電流がゼロではないように動作することができる。従って、それぞれの画素９１１にわたる電流Ｉ_２９２０は、ダイオード９１９にわたる電流と、それぞれの電流源９１４からのノイズの両方を含んでもよい。電流Ｉ_２９２０から電流Ｉ_１９１８を減算することにより、ダイオード９１９にわたる電流の正確な測定又は推定を提供し得る。実際に、いくつかの実施形態では、このように電流源９１２、９１４からのノイズを低減又は緩和することは、１画素当たり２０〜７０デシベル（例えば、最大５５デシベル）で電流源９１２、９１４から供給される電流の信号対ノイズ比を延ばすことができる。

有利には、ＡＢ級増幅器画素９１１内の電流は、ＥＬＶＳＳ電源９２１によって供給される電力が変化するときなど、ＡＢ級増幅器画素９１１におけるバイアス条件が変化する場合であっても、センス増幅器９１５、９１６によって正確に感知され得る。更に、センス増幅器９１５、９１６の出力は、追加のアナログデジタル変換器１５２を回路に追加することなく、既存のアナログデジタル変換器（例えば、１５２）の入力で追加されてもよい。

しかしながら、一部の場合には、製造の欠陥などの画素９１１間の非理想的な差のため、第２の画素９１１にわたる電流Ｉ_２９２０から第１の画素９１１にわたる電流Ｉ_１９１８を減算することは、ダイオード９１９にわたる電流の正確な測定又は推定を提供しない場合がある。実際、２つの画素９１１が同じ量の電圧を供給される可能性がある場合でも、それぞれのダイオード９１７、９１９にわたる電流値は異なる可能性がある。このように、第２の画素９１１にわたる電流Ｉ_２９２０から第１の画素９１１にわたる電流Ｉ_１９１８を減算することは、ダイオード９１９にわたる電流だけでなく、画素９１１間の非理想的な差による追加の電流値も生じる場合があり、これは（２つの画素９１１間の）バイアス不整合電流と呼ばれることがある。

従って、ダイオード９１９にわたる電流を正確に判断するために、バイアス不整合電流は、第２の画素９１１にわたる電流Ｉ_２９２０と第１の画素９１１にわたる電流Ｉ_１９１８との間の差から減算され得る。図５０は、本開示の一実施形態に係る、２つの画素１５００間のバイアス不整合電流の判断を示す回路図である。バイアス不整合電流を判断するために、電流がダイオード１５０６を通って流れないように、信号電流１５０２は、（例えば、ＥＬＶＳＳ電源１５０４によって供給される電圧などの、カットアウト電圧を高電圧にすることによって）無効にすることができる。このようにして、センス増幅器１５０８によって測定された電流は、画素１５００のトランジスタを流れる電流、すなわちバイアス電流（例えば、図２６の４４０）であり、ダイオード１５０６を流れる電流ではない。これらのバイアス電流間の差は、センス増幅器１５０８で測定されるように、バイアス不整合電流である。回路図の側方トランジスタ１５１０は、バイアス不整合電流を緩和又は排除することができ、従って、ダイオード１５０６を通る電流のより正確な判断を可能にする。

図５１は、本発明の一実施形態に係る、ダイオード（例えば、１５０６）を通る電流の判断方法１５２０のフロー図である。具体的には、方法１５２０は、図５０に示す回路図を使用して実行されてもよい。いくつかの実施形態では、ダイオードは、図４８に示すようなＡＢ級増幅器画素９１１の一部であってもよい。方法１５２０は、特定の順序の行程を用いて説明されているが、本開示は、説明した行程は、図示した順序とは異なる順序で実行することができ、特定の説明した行程は、スキップする又は全く実行しないことができることを意図していることを理解されたい。いくつかの実施形態では、方法１５２０のステップの少なくとも一部は、以下に記載されるように、プロセッサコア複合体１２によって実行されてもよい。しかしながら、任意の好適なデバイス又はデバイスの組み合わせが、図３１のデジタルアナログ変換器５７２、感知回路５７６、ＥＬＶＳＳ電源７８０、ディスプレイ１８などの方法１５２０を実行することが意図されることを理解されたい。

プロセッサコア複合体１２は、２つの画素１５００内の信号電流を無効にする（プロセスブロック１５２２）。例えば、プロセッサコア複合体１２は、ＥＬＶＳＳ電源１５０４によって供給される電圧などのカットアウト電圧を高電圧にすることができる。従って、ダイオード１５０６を通って電流は流れない可能性がある。

次いで、プロセッサコア複合体１２は、２つの画素１５００間のバイアス不整合電流を判断する（プロセスブロック１５２４）。具体的には、プロセッサコア複合体１２は、図５０に示す回路を構成して、側方トランジスタ１５１０を使用してバイアス不整合電流を判断してもよい。例えば、側方トランジスタ１５１０は、電流源１５０２のゲートにおけるバイアス電流をサンプリングしてもよく、プロセッサコア複合体１２は、バイアス電流間の差を判断してもよい。

プロセッサコア複合体１２は、画素９１１における信号電流を可能にする（プロセスブロック１５２６）。具体的には、プロセッサコア複合体１２は、対応するダイオード１５０６にわたる電流を判断することが望ましいそれぞれの画素９１１における信号電流を可能にし得る。そのため、プロセッサコア複合体１２は、ＥＬＶＳＳ電源１５０４によって供給される電圧などのカットアウト電圧を低電圧に引き下げてもよい。

次いで、プロセッサコア複合体１２は、画素９１１を通る電流間の差を判断する（プロセスブロック１５２８）。すなわち、プロセッサコア複合体１２は、信号電流がプロセスブロック１５２６から提供されるダイオード１５０６を有する画素９１１を通る電流１５１２と、信号電流が提供されないダイオード１５０６を有する画素９１１を通る電流１５１４とを判断してもよい。例えば、プロセッサコア複合体１２は、出力コンデンサ１５１６で電流を測定することによって電流１５１２、１５１４を判断してもよい。次いで、プロセッサコア複合体１２は、これら２つの電流１５１２、１５１４間の差を判断してもよい。従って、差は、画素９１１のダイオード１５０６にわたる望ましい電流と、バイアス不整合電流の両方を含んでもよい。

プロセッサコア複合体１２は、画素９１１を通る電流間の差からバイアス不整合電流を抽出する（プロセスブロック１５３０）。すなわち、プロセッサコア複合体１２は、画素９１１を通る電流間の差からバイアス不整合電流を減算してもよい。従って、残りの電流は、画素９１１のダイオード１５０６にわたる電流である。このようにして、図５０の方法１５２０及び回路図は、ＡＢ級増幅器画素９１１（電圧データ線９１３の両側に電流源を有する他の画素）内のダイオードにわたる電流を正確に測定することができる一方でまた、画素９１１間のバイアス不整合を補償することができる。

図３８を参照して説明されるように、画素又はサブ画素内の電流を感知する際に、周囲の画素又はサブ画素を電源オフにするか、又はゼロにプログラムすることができる。このようにして、画素又はサブ画素から電流が漏洩し、周囲の画素又はサブ画素に感知されてもよい。図３８に示す画素７４０の構成では、サブ画素の左列は、赤色サブ画素７４２の最上行サブ画素と、緑色サブ画素７４４の下部行サブ画素とを含む。画素７４０はまた、青色サブ画素７４６の右列を含む。

特定の画素（例えば、図４７に示されるＡ級増幅器画素９１０）について、横漏洩電流は、電圧ドレイン（例えば、ＶＤＤ）から電圧ソース（例えば、ＶＳＳ）に流れることができる。しかしながら、ＡＢ級増幅器画素９１１などのデータ電圧線の両側に電流源を有する画素は、図５２の矢印によって示されるように、ＶＤＤ及びＶＳＳからの横漏洩電流を循環させる。具体的には、図５２は、本開示の一実施形態に係る、青色サブ画素１５４０のダイオードを通る電流の感知の結果としての、図４９の画素９１１における横漏洩電流を示す。従って、青色サブ画素１５４０は（データ電圧線１５４２を介して）データを送信されて、青色サブ画素１５４０に、階調Ｘ（「ＧＸ」、Ｘは任意の好適な階調（例えば、Ｇ１００）であり得る）を放出させる。加えて、画素９１１の赤色サブ画素１５４４及び緑色サブ画素１５４６が電源オフにされ、その結果、赤色サブ画素１５４４及び緑色サブ画素１５４６が（それぞれのデータ電圧線１５４２を介して）データを送信されることにより、赤色サブ画素１５４４及び緑色サブ画素１５４６に、階調ゼロ（「Ｇ０」）を放出させ、見えなくなる。赤色の矢印１５４８は、青色サブ画素１５４０から赤色サブ画素１５４４及び緑色サブ画素１５４６への漏洩電流の流れを示す。

漏洩経路用のＶＤＤ及びＶＳＳ線（例えば、感知されているサブ画素の隣のサブ画素）が組み合わされた場合には、横漏洩電流は考慮されるか、又は除去されてもよい。図５３は、本開示の一実施形態に係る、サブ画素内の電流を感知する際の横漏洩電流の緩和を示す回路図である。図示されるように、ＶＤＤ／ＶＳＳ電力ルーティング又は供給線１５６０は、画素９１１の各列１５６２の間に配置されてもよい。そのため、各サブ画素は、三方スイッチ又はマルチプレクサ１５６４に連結され得る電力ルーティング線１５６０に隣接してもよく、電力ルーティング線は次にセンス増幅器１５６６に結合される。いくつかの実施形態では、各電力ルーティング線１５６０は、２つの三方マルチプレクサ１５６４、１５６８（１つは画素９１１の第１の行１５７０の上方に配置され、１つは画素９１１の最後の行１５７２の下に配置されている）に連結される。第１のマルチプレクサ１５６４は最上部センス増幅器１５６６に結合されてもよく、一方、第２のマルチプレクサ１５６８は最下部センス増幅器１５６８に結合されてもよい。２つのセンス増幅器１５６６、１５６８は、図４９に関して論じたように、データ電圧線（例えば、９１３）の両側に配置された２つの電流源（例えば、９１２、９１４）からのノイズを低減又は緩和することができる。

画素９１１の電流を感知すると、マルチプレクサ１５６４は、漏洩電流を受信し得るサブ画素に、ＶＤＤ／ＶＳＳ信号を供給するそれらの電力ルーティング線１５６０を接続することができる。例えば、図５４の例示的な回路図では、本開示の一実施形態に係る感知動作が赤色サブ画素１５８０上で実行される。具体的には、赤色サブ画素１５８０は、赤色サブ画素１５８０に階調Ｘを放出させるデータを（データ電圧線を介して）送信され、他方のサブ画素（例えば、１５４０、１５４４、１５４６）は、他のサブ画素にゼロの階調を放出させるデータを送信される。結果として、マルチプレクサ１５６４は、ノード１５８２（マルチプレクサ１５６４をセンス増幅器１５６６に接続する）を電力ルーティング線１５８４、１５８６に結合するスイッチを閉じるように（例えば、プロセッサコア複合体１２によって）命令され、この電力ルーティング線は、ＶＤＤ／ＶＳＳ信号を、赤色サブ画素１５８０内の電流を感知するとき漏洩電流を受信し得るサブ画素（例えば、赤色サブ画素１５８０の隣のサブ画素）に供給する。図示されるように、赤色サブ画素１５８０内の電流を感知するときに漏洩電流を受信し得るサブ画素にＶＤＤ／ＶＳＳ信号を供給する電力ルーティング線１５８４、１５８６は、赤色サブ画素１５８０に最も近い２つの電力ルーティング線１５８４、１５８６であり得る。最下部センス増幅器１５６８は図５４に示されていないが、最下部センス増幅器１５６８が図５４で使用される場合、この同じ技術が適用されることを理解されたい。

同様に、図５５の例示的な回路図では、本開示の一実施形態に係る感知動作が青色サブ画素１５９０上で実行される。具体的には、青色サブ画素１５９０は、青色サブ画素１５９０に階調Ｘを放出させるデータを（データ電圧線を介して）送信され、他方のサブ画素（例えば、１５４０、１５４４、１５４６）は、他のサブ画素にゼロの階調を放出させるデータを送信される。結果として、マルチプレクサ１５６４は、ノード１５９２（マルチプレクサ１５６４をセンス増幅器１５６６に接続する）を電力ルーティング線１５９４、１５９６に結合するスイッチを閉じるように（例えば、プロセッサコア複合体１２によって）命令され、この電力ルーティング線は、ＶＤＤ／ＶＳＳ信号を、青色サブ画素１５９０内の電流を感知するとき漏洩電流を受信し得るサブ画素（例えば、青色サブ画素１５９０の隣のサブ画素）に供給する。図示されるように、青色サブ画素１５９０内の電流を感知するときに漏洩電流を受信し得るサブ画素にＶＤＤ／ＶＳＳ信号を供給する電力ルーティング線１５９４、１５９６は、青色サブ画素１５９０に最も近い２つの電力ルーティング線１５９４、１５９６であり得る。最下部センス増幅器１５６８は図５５に示されていないが、最下部センス増幅器１５６８が図５５で使用される場合、この同じ技術が適用されることを理解されたい。このようにして、図５３〜５５の回路図は、ＡＢ級増幅器画素９１１などのデータ電圧線の両側に電流源を有する画素内の電流を感知するときに、考慮されるか、又は除去されてもよい。

図５６は、本開示の一実施形態に係る、図７のディスプレイ１８のアクティブアレイ６２の画素９２２、９２３内の電流を感知するためのタイミング図である。ＥＬＶＳＳ電源は、まず、動作電源電圧９２４（例えば、約−１．６Ｖ）を提供し、次いで、上昇した電源電圧９２６（例えば、約３Ｖ）を画素９２２、９２３に供給することができる。タイミング図は、画素９２２、画素９２２、９２３内のソース増幅器チョッパ極性９３２、画素９２２、９２３内のエミッション信号９３４、及び画素９２２、９２３におけるアナログフロントエンド（ＡＦＥ）動作９３６に提供されるデータ値９２８及びデータ電圧９３０を示す。

図示されるように、各感知動作９３８、９４０は約２ミリ秒かかってもよく、２対の電流−電圧値は、画素９２２（又はサブ画素）毎に感知されてもよい。タイミング図はまた、相関二重サンプリング９４２、ソース増幅器オフセットキャンセル９４４、並びに横漏洩及びバイアス電流キャンセル９４６のタイミングも示す。

感知動作は、定期的に（例えば、約２週間毎に）実行されてもよく、及び／又は特定の条件に少なくとも部分的に基づいてもよい。プロセッサコア複合体１２のルックアップテーブル５８２は、感知結果に少なくとも部分的に基づいて更新され、次の感知動作まで使用されるようにディスプレイ１８に適用されてもよい。全ての画素９２２、９２３又はサブ画素の感知は、目標時間で実行され得ることに留意されたい。感知動作を実行するアナログフロントエンドチャネルの数は、目標時間に依存し得る。例えば、感知されるサブ画素の数が７，８７５，０００個であり、その数のサブ画素を感知するための時間が４２００分であると仮定すると、３０分で感知を実行するアナログフロントエンドチャネルの数は、１４０であってもよい。９０分で感知を実行するために、アナログフロントエンドチャネルの数は５０であってもよい。

感知動作をより少ない時間で実行することにより、（例えば、デバイス１０を起動又は使用することによって）感知動作が中断される可能性が低くなる場合がある。温度は、中断後、（例えば、デバイス１０の次のオフ時間で）感知動作が継続されたときに温度が変化し得るため、中断された感知動作は、より不正確であり、よりエラーを起こしやすい場合がある。しかしながら、ディスプレイ１８の解像度が高くなり得るため、ディスプレイ１８の画素を目標リフレッシュレートで駆動することは、大量の帯域幅を使用することができる。同様に、ディスプレイ１８の画素を駆動することは、大量の電力を消費し、高解像度ディスプレイ１８用の感知スキームを実装することは、複雑であり得る。従って、いくつかの実施形態では、グループの各個々の画素ではなく、画素をグループ化し、グループ化された画素の代表的な画素を感知することができる。

図５７は、本開示の一実施形態に係る、図７のディスプレイ１８の画素グループの図である。画素９５０は、アクティブアレイの画素であり、画素グループ９５２は、４つの画素９５０の２×２の構成であり、画素グループ９５４は、１６個の画素９５０の４×４の構成である。各グループの画素は、互いに隣接しているため、それぞれのグループの画素は、同様の経年劣化、使用、及び動作状態（温度など）を受ける。従って、グループ９５２、９５４のそれぞれの画素９５０の各々を感知する代わりに、グループの代表的な画素を感知することができ、グループの残りの画素は感知されなくてもよい。このようにして、各感知動作において、より少ない画素９５０を感知することができ、従って、感知動作中の電力消費、帯域幅使用、及び複雑性を低減することができる。

いくつかの実施形態では、グループ分けの画素の位置に少なくとも部分的に基づいて、様々なグループ分けが使用されてもよい。例えば、ディスプレイ１８の中心付近などのディスプレイ１８の部分に（例えば、観察者が）集中する可能性が高い場合、画素９５０は個別に、又は２×２の構成９５２などのより小さいグループを介して感知することができる。ディスプレイ１８の周辺部又は境界付近などのディスプレイ１８のより集中されない部分では、画素９５０は４×４の構成９５４などのより大きなグループを介して感知され得る。従って、各感知動作において、更に少ない画素９５０を感知することができ、感知動作中の電力消費、帯域幅使用、及び複雑性を更に低減することができる。２×２及び４×４の画素グループのみを示す図５７にもかかわらず、画素９５０の任意の好適なグループ分けが想到されることを理解されたい。

電流感知は、図３８の要素７４８によって示されるように、「上」側から（例えば、画素のＴＦＴのドレインに結合されたＥＬＶＤＤ電源などの上部の電源から）実行されるものとして論じられてきたが、いくつかの実施形態では、電流感知は、画素のＴＦＴのソースに結合されたＥＬＶＳＳ電源などの下部の電源から実行されてもよい。図５８は、本開示の一実施形態に係る、図７のディスプレイ１８の画素９７０内の電流感知を示す概略図である。具体的には、画素９７０内で感知された電流は、画素９７０の（オンにされる）ダイオード９７４を通る電流９７２と、１つ以上の隣接する画素９８０の１つ以上のダイオード９７８を通る１つ以上の電流９７６との合計として判断することができる。
電流−電圧補償方法

図３１の感知回路５７６が、アクティブアレイ６２の各画素に対する（ルックアップテーブル５８２に格納され得る）それぞれの１組の電流−電圧値を感知又は予測した後、電圧比較回路５８４は、それぞれの１組の電流−電圧値に少なくとも部分的に基づいて各画素に対する電流−電圧曲線を生成することができる。曲線全体、又は各画素に対する過剰な１組の電流−電圧値（例えば、画像フレーム毎）を電圧比較回路５８４に提供することは、メモリ又は帯域幅使用の観点から非実用的であり得、感知回路５７６は、代わりに低減された数（例えば、２対）の電流−電圧値を送信してもよく、電圧比較回路５８４は、それぞれの１組の電流−電圧値に少なくとも部分的に基づいて、各画素に対する電流−電圧曲線を（例えば、リアルタイムに）生成することができる。電圧比較回路５８４は、各画素に対して生成された電流−電圧曲線を、基準アレイ制御回路から受信した基準電流−電圧曲線と比較し、（例えば、結果として生じる電流値に対応する）１組の電圧差又は劣化を生成することができる。次いで、電流−電圧補償回路５８６は、デジタルアナログ変換器５７２に、（例えば、特定の対応する電流値用の上昇したデータ電圧を提供することによって）１組の電圧差又は劣化を補償するように命令することができる。

デルタベースモデル又は内挿ベースモデルなど、各画素に対して電流−電圧曲線を生成するために、電圧比較回路５８４によって任意の好適な方法を使用することができる。図５９は、本開示の一実施形態に係る、デルタベースモデル９９２を使用して図７のディスプレイ１８の画素の電流−電圧曲線９９０の生成を示すグラフである。グラフは、基準アレイ制御回路から受信された１組の基準電流−電圧値から生成され得る「初期状態」基準電流−電圧曲線９９４を含む。例えば、電圧比較回路５８４は、８対の電流−電圧値を受信し、８対の電流−電圧値に少なくとも部分的に基づいて基準電流−電圧曲線９９４を内挿することができる。

グラフはまた、画素用の感知回路５７６から受信された２対の感知された電流−電圧値９９６、９９８も含む。電圧比較回路５８４は、対応する電流１００２における第１の対の感知された電流−電圧値９９６の電圧と、対応する電流１００２における基準電流−電圧曲線９９４の基準電圧との間の第１の電圧差又はデルタ値１０００を判断してもよい。電圧比較回路５８４はまた、対応する電流１００６における第２の対の感知された電流−電圧値９９８の電圧と、対応する電流１００６における基準電流−電圧曲線９９４の基準電圧との間の第２の電圧差又はデルタ値１００４を判断してもよい。

デルタベースモデル９９２を使用して、電圧比較回路５８４は次に、第１の電圧差１０００と第２の電圧差１００４との間の線形関係を判断し、線形関係を基準電流−電圧曲線９９４に適用して、電流−電圧曲線９９０を再構築してもよい。電流−電圧補償回路５８６は、次に、デジタルアナログ変換器５７２に、電流−電圧曲線９９０に少なくとも部分的に基づいて、電圧劣化を補償するように命令してもよい。例えば、電流−電圧補償回路５８６は、電流−電圧曲線９９０と基準電流−電圧曲線９９４との間の（例えば、第１の電圧差１０００及び第２の電圧差１００４を含む）１組の電圧差を判断し、１組の電圧差に少なくとも部分的に基づいて、対応する電流値で画素のデータ電圧又は電流を増加させてもよい。

いくつかの実施形態では、線形関係は、各画素に対する電流−電圧曲線を正確にモデル化しない場合がある。例えば、ディスプレイ１８を作製するために使用される特定の材料は、各画素に対する電流−電圧曲線の関係を非線形にする傾向がある場合がある。従って、電圧比較回路５８４は、各画素に対する電流−電圧曲線を生成するために、内挿ベースモデルを使用することができる。図６０は、本開示の一実施形態に係る、内挿ベースモデル１０２２を使用して図７のディスプレイ１８の画素の電流−電圧曲線１０２０を生成することを示すグラフである。グラフは、基準アレイ制御回路から受信された１組の基準電流−電圧値から生成され得る「初期状態」基準電流−電圧曲線１０２４を含む。グラフはまた、経時的にディスプレイの１つ以上の画素に応力をかけることによって生成され得る「経年劣化された」電流−電圧曲線１０２６を含み、経年劣化電流−電圧曲線１０２６は、１つ以上の画素の電流−電圧関係がどのように経年劣化するかについて正確な表現を表す。

いくつかの実施形態では、経年劣化電流−電圧曲線１０２６は、製造されたディスプレイの各バッチに対して（例えば、製造業者によって）生成されてもよい。代替又は追加の実施形態では、経年劣化電流−電圧曲線１０２６は、各ディスプレイ１８に対して生成されてもよい。例えば、デジタルアナログ変換器５７２は、ディスプレイ１８の周辺又は境界に沿うなど、ある期間にわたってディスプレイ１８のより非アクティブ及び／又は（例えば、ユーザによって）より集中されないエリアの１つ以上の画素に応力をかけ、応力がかけられた１つ以上の画素に少なくとも部分的に基づいて、経年劣化電流−電圧曲線１０２６を生成してもよい。経年劣化電流−電圧曲線１０２６は、ローカルメモリ１４、メインメモリ記憶装置１６などの任意の好適な記憶装置に記憶されてもよい。

グラフは、画素用の感知回路５７６から受信された２対の感知された電流−電圧値１０２８、１０３０を含む。電圧比較回路５８４は、対応する電圧１０３４における第１の対の感知された電流−電圧値１０２８の電流と、対応する電圧１０３４における基準電流−電圧曲線１０２４の電流との間の第１の差ｄ_１１０３２を判断してもよい。電圧比較回路５８４はまた、対応する電圧１０３４における基準電流−電圧曲線１０２４の電流と、対応する電圧１０３４における経年劣化電流−電圧曲線１０２６の電流との間の第１の総差Ｄ_１１０３６を判断してもよい。電圧比較回路５８４は、次いで、第１の差１０３２と第１の総差１０３６との間の第１の劣化比ｒ_１（例えば、ｒ_１＝ｄ_１／Ｄ_１）を判断してもよい。

電圧比較回路５８４はまた、対応する電圧１０４０における第２の対の感知された電流−電圧値１０３０の電流と、対応する電圧１０４０における基準電流−電圧曲線１０２４の電流との間の第２の差ｄ_２１０３８を判断してもよい。電圧比較回路５８４はまた、対応する電圧１０４０における基準電流−電圧曲線１０２４の電流と、対応する電圧１０４０における経年劣化電流−電圧曲線１０２６の電流との間の第２の総差Ｄ_２１０４２を判断してもよい。電圧比較回路５８４は、次いで、第２の差１０３８と第２の総差１０４２との間の第２の劣化比ｒ_２（例えば、ｒ_２＝ｄ_２／Ｄ_２）を判断してもよい。

内挿ベースモデル１０２２を使用して、電圧比較回路５８４は次に、第１の比と第２の比との間の線形関係を判断し、線形関係を基準電流−電圧曲線１０２４に適用して、電流−電圧曲線１０２０を再構築してもよい。電流−電圧補償回路５８６は、次に、デジタルアナログ変換器５７２に、電流−電圧１０２０に従って、少なくとも部分的に基づいて、電圧劣化を補償するように命令してもよい。例えば、電流−電圧補償回路５８６は、電流−電圧曲線１０２０と基準電流−電圧曲線１０２４との間の１組の電圧差を判断し、１組の電圧差に少なくとも部分的に基づいて、対応する電流値で画素のデータ電圧又は電流を増加させてもよい。

線形電圧差ではなく、劣化比を使用して電流−電圧曲線を再構築することは、ディスプレイ１８の材料及び／又は温度に対する電流−電圧関係の依存性を低減又は除去することができる。すなわち、典型的には、デバイス１０が非アクティブであるため、感知はより低い温度で実行されるが、感知結果に少なくとも部分的に基づいて補償を適用することは、デバイスがアクティブであるため、より高い温度で実行される。劣化比を使用することは、（例えば、線形電圧差を使用することとは対照的に）より普遍的に適用可能であるため、電流−電圧曲線の内挿ベースの再構築は、より正確であり得る。これは、少なくとも部分的には、画素の電流−電圧曲線は、劣化比を用いて表されるときに電圧が線形に劣化するように見えるためである。

図６１は、本開示の一実施形態に係る、図７のディスプレイ１８の画素を駆動するために、劣化電流−電圧曲線を判断する方法１０４３のフロー図である。方法１０４３は、電流−電圧曲線を生成し、劣化比を判断し、画素を駆動し得る、任意の好適なデバイス又はデバイスの組み合わせによって実行されてもよい。方法１０４３は、特定の順序の行程を用いて説明されているが、本開示は、説明した行程は、図示した順序とは異なる順序で実行することができ、特定の説明した行程は、スキップする又は全く実行しないことができることを意図していることを理解されたい。いくつかの実施形態では、方法１０４３のステップの少なくとも一部は、以下に記載されるように、図３１の電流−電圧補償回路５８６によって実行されてもよい。しかしながら、任意の好適なデバイス又はデバイスの組み合わせが、デジタルアナログ変換器５７２、電圧比較回路５８４、プロセッサコア複合体１２、ディスプレイ１８などの方法１０４３を実行することが意図されることを理解されたい。

電流−電圧補償回路５８６は、１組の基準電流−電圧値を受信する（プロセスブロック１０４４）。１組の基準電流−電圧値は、基準アレイ制御回路から受信されてもよく、基準電流−電圧値の任意の好適な数（例えば、８対）を含んでもよい。電流−電圧補償回路５８６は、次いで、１組の基準電流−電圧値に少なくとも部分的に基づいて、基準電流−電圧曲線１０２４を生成する（プロセスブロック１０４５）。

電流−電圧補償回路５８６は、経年劣化電流−電圧曲線１０２６を受信する（プロセスブロック１０４６）。いくつかの実施形態では、電流−電圧補償回路５８６は、感知回路５７６及び／又はローカルメモリ１４、メインメモリ記憶装置１６、ルックアップテーブル５８２などの任意の好適な記憶装置若しくは機構から、一組の経年劣化電流−電圧値を受信してもよい。次いで、電流−電圧補償回路５８６は、１組の経年劣化電流−電圧値に少なくとも部分的に基づいて、経年劣化電流−電圧曲線１０２６を生成してもよい。

次いで、電流−電圧補償回路５８６は、画素に対する１組の劣化電流−電圧値を受信する（プロセスブロック１０４７）。１組の劣化電流−電圧値は、感知回路５７６から受信されてもよく、画素がある期間動作していることにより、劣化される可能性がある。

電流−電圧補償回路５８６は、１組の劣化電流−電圧値、基準電流−電圧曲線１０２４、及び経年劣化電流−電圧曲線１０２６に少なくとも部分的に基づいて、１組の劣化比を判断する（プロセスブロック１０４８）。具体的には、一組の劣化電流−電圧値の各劣化電流−電圧値について、電流−電圧補償回路５８６は、対応する電圧１０３４におけるそれぞれの劣化電流−電圧値１０２８の電流と、対応する電圧１０３４における基準電流−電圧曲線１０２４の電流との間の差ｄ１０３２を判断してもよい。電圧比較回路５８４はまた、対応する電圧１０３４における基準電流−電圧曲線１０２４の電流と、対応する電圧１０３４における経年劣化電流−電圧曲線１０２６の電流との間の総差Ｄ１０３６を判断してもよい。電圧比較回路５８４は、次いで、第１の差１０３２と第１の総差１０３６との間の劣化比ｒを判断してもよい（例えば、ｒ＝ｄ／Ｄ）。

電流−電圧補償回路５８６は、１組の劣化比に少なくとも部分的に基づいて、劣化電流−電圧曲線１０２０を生成する（プロセスブロック１０４９）。具体的には、電圧比較回路５８４は、次に、１組の劣化比間の線形関係を判断し、線形関係を基準電流−電圧曲線１０２４に適用して、劣化電流−電圧曲線１０２０を再構築することができる。次いで、電流−電圧補償回路５８６は、劣化電流−電圧曲線１０２０に少なくとも部分的に基づいて、画素５７４を駆動するか、又はデジタルアナログ変換器５７２に、画素５７４を駆動するように命令することができる（プロセスブロック１０５０）。例えば、電流−電圧補償回路５８６は、電流−電圧曲線１０２０と基準電流−電圧曲線１０２４との間の１組の電圧差を判断し、１組の電圧差に少なくとも部分的に基づいて、対応する電流値で画素のデータ電圧又は電流を増加させてもよい。

いくつかの実施形態では、アクティブアレイ制御回路８５の電流ステップリミッタ回路７２は、１組の電圧差に対応する電流補償値を制限し得る。具体的には、電流ステップリミッタ回路７２を使用して、１組の電圧差に対応する電流補償値を視認性閾値未満に制限することができる。視認性閾値は、（電流補償値を適用する前に画素５７４を駆動することと比較して）画素５７４を駆動するために適用されたときにディスプレイ１８の観察者が知覚しない可能性がある電流値変化に対応し得る。このようにして、観察者は、適用された補償に気付かず、ディスプレイ１８の全体的な観察体験を改善することができる。

図６２は、本開示の一実施形態に係る、図７のディスプレイ１８における電圧劣化を補償するシステム１０５１のブロック図である。システム１０５１のいくつか又は全ては、プロセッサコア複合体１２、タイミングコントローラ５８１、ディスプレイ１８、又はデバイス１０の任意の他の好適な構成要素に含まれてもよい。図示されるように、システム１０５１は、図３１の電流−電圧補償回路５８６を含み、これは、入力として、劣化比ｒ_１１０５２、ｒ_２１０５４、入力電圧Ｖ_ｉｎ１０５６及び入力電流Ｉ_ｉｎ１０５８を受信する。

各画素の劣化比ｒ_１１０５２、ｒ_２１０５４は、ローカルメモリ１４、メインメモリ記憶装置１６、ルックアップテーブル５８２などの任意の好適な記憶装置又は機構に保存されてもよい。入力電圧Ｖ_ｉｎ１０５６は、入力ガンマ又は階調Ｇ_ｉｎ１０６２に少なくとも部分的に基づいて、ガンマ−電圧変換器１０６０から受信されてもよい。入力ガンマＧ_ｉｎ１０６２は、画素によって表示されることを意図した目標ガンマであってもよく、入力電圧Ｖ_ｉｎ１０５６は、補償前に入力ガンマＧ_ｉｎ１０６２を生成することに対応するデータ電圧であってもよい。入力電流Ｉ_ｉｎ１０５８は、基準アレイルックアップテーブル１０６４から受信されてもよく、基準アレイルックアップテーブル１０６４は、基準アレイ６４の１つ以上の画素のデータ電圧及び対応する画素電流を記憶してもよい。基準アレイルックアップテーブル１０６４は、ルックアップテーブル５８２の一部であってもよく、入力電圧Ｖ_ｉｎ１０５６に少なくとも部分的に基づいてもよい。具体的には、入力電流Ｉ_ｉｎ１０５８は、入力電圧Ｖ_ｉｎ１０５６のデータ電圧が画素に提供されるときに、基準アレイ６４の画素によって生成される結果として生じる電流であってもよい。

電流−電圧補償回路５８６は、入力に少なくとも部分的に基づいてＶ_ｏｕｔ１０６６を出力してもよく、これは補償データ電圧に対応して、劣化比ｒ_１１０５２、ｒ_２１０５４を使用して生成された（例えば、内挿された）電流−電圧曲線に少なくとも部分的に基づいて、画素において入力電流Ｉ_ｉｎ１０５８を生成することができる。出力電圧Ｖ_ｏｕｔ１０６６は、電圧−ガンマ変換器１０６８によってガンマ値Ｇ_ｏｕｔ１０７０に変換されてもよく、これは、画素５７４を駆動するためにデジタルアナログ変換器５７２に送られてもよい。画素５７４を駆動してガンマ値Ｇ_ｏｕｔ１０７０を放出させることにより、画素５７４が実際にほぼ入力ガンマ値Ｇ_ｉｎ１０６２を放出することにより、画素５７４内の電流−電圧劣化を補償することができる。

図６３は、本開示の一実施形態に係る、図７のディスプレイ１８の画素の劣化比の線形関係１０８０を示すグラフである。２つの劣化比ｒ_１１０５２、ｒ_２１０５４を使用して、電流−電圧補償回路５８６は、（例えば、電圧に関して）線形関係１０８０を生成又は外挿することができる。電流−電圧補償回路５８６はまた、線形関係１０８０に少なくとも部分的に基づいて、劣化比又はタップ点１０８２を判断又は外挿してもよい。

図６４は、本開示の一実施形態に係る、２つの外挿された電流−電圧値１０９２、１０９４に少なくとも部分的に基づいて電流−電圧曲線Ｉ（Ｖ）１０９０を再構築することを示すグラフである。図示のように、グラフは、基準電流−電圧曲線Ｉ_Ｔ０（Ｖ）１０２４と、Ｖ_ｉｎ１０５６における基準電流−電圧曲線の電流である入力電流Ｉ_ｉｎ１０５８（例えば、Ｉ_Ｔ０（Ｖ_ｉｎ））を含む。電流−電圧補償回路５８６は、外挿された劣化比又はタップ点１０８２を、外挿された電流−電圧値に変換してもよい。電流−電圧補償回路５８６は次に、それぞれの電流値に少なくとも部分的に基づいて、２つの外挿された電流−電圧値（Ｖ_ｊ、Ｉ_ｊ）１０９２、（Ｖ_ｋ、Ｉ_ｋ）１０９４を判断してもよく、これは、Ｉ（Ｖ_ｊ）＜Ｉ_ｉｎ＜Ｉ（Ｖ_ｋ）の条件を満たす。

図６５は、本開示の一実施形態に係る、画素を駆動し、電圧劣化を補償するために使用される出力電圧Ｖ_ｏｕｔ１０６６を判断することを示すグラフである。電流−電圧補償回路５８６は、Ｉ（Ｖ_ｊ）及びＩ（Ｖ_ｋ）から出力電圧Ｖ_ｏｕｔ１０６６を内挿してもよい。例えば、電流−電圧補償回路５８６は、２つの外挿された電流−電圧値（Ｖ_ｊ、Ｉ_ｊ）１０９２と（Ｖ_ｋ、Ｉ_ｋ）１０９４との間に曲線１０９６を生成し、入力電流Ｉ_ｉｎ１０５８にほぼ対応する曲線１０９６上の出力電圧Ｖ_ｏｕｔ１０６６を選択してもよい。出力電圧Ｖ_ｏｕｔ１０６６は、電圧−ガンマ変換器１０６８によってガンマ値Ｇ_ｏｕｔ１０７０に変換されてもよく、これは、画素５７４を駆動するためにデジタルアナログ変換器５７２に送られてもよい。画素５７４を駆動してガンマ値Ｇ_ｏｕｔ１０７０を放出させることにより、画素５７４が実際にほぼ入力ガンマ値Ｇ_ｉｎ１０６２を放出することにより、画素５７４内の電流−電圧劣化を補償することができる。

図６６は、本開示の一実施形態に係る、図７のディスプレイ１８の画素を駆動するために、電流−電圧劣化を補償する方法１１１０の流れ図である。方法１１１０は、データを外挿し、電流−電圧曲線を生成し、画素を駆動し得る、任意の好適なデバイス又はデバイスの組み合わせによって実行されてもよい。方法１１１０は、特定の順序の行程を用いて説明されているが、本開示は、説明した行程は、図示した順序とは異なる順序で実行することができ、特定の説明した行程は、スキップする又は全く実行しないことができることを意図していることを理解されたい。いくつかの実施形態では、方法１１１０のステップの少なくとも一部は、以下に記載されるように、図３１の電流−電圧補償回路５８６によって実行されてもよい。しかしながら、任意の好適なデバイス又はデバイスの組み合わせが、デジタルアナログ変換器５７２、電圧比較回路５８４、プロセッサコア複合体１２、ディスプレイ１８などの方法１１１０を実行することが意図されることを理解されたい。

電流−電圧補償回路５８６は、１組の劣化比を受信する（プロセスブロック１１１２）。１組の劣化比（例えば、１０５２、１０５４）は、各画素について受信されてもよく、ローカルメモリ１４、メインメモリ記憶装置１６、ルックアップテーブル５８２などの任意の好適な記憶装置又は機構に保存されてもよい。

次いで、電流−電圧補償回路５８６は、１組の劣化比に少なくとも部分的に基づいて、１組の外挿された劣化比を外挿する（プロセスブロック１１１４）。例えば、電流−電圧補償回路５８６は、１組の劣化比に少なくとも部分的に基づいて、（例えば、電圧に関して）線形関係１０８０を生成又は外挿することができる。電流−電圧補償回路５８６はまた、線形関係１０８０に少なくとも部分的に基づいて、１組の外挿された劣化比又はタップ点１０８２を判断又は外挿してもよい。

電流−電圧補償回路５８６は、１組の外挿された劣化比を、１組の外挿された電流−電圧値に変換してもよい（プロセスブロック１１１６）。具体的には、外挿された劣化比の電流−電圧関係は、Ｉ（Ｖ_ｘ）＝Ｉ_Ｔ０（Ｖ_ｘ）−ｒ_ｘＤ_ｘとして表すことができ、ここでＩ_Ｔ０は基準電流−電圧曲線１０２４であり、ｒ_ｘは、データ電圧ｘにおける劣化比、及びＤ_ｘは基準電流−電圧曲線１０２４と経年劣化電流−電圧曲線１０２６との間の電流差である。

電流−電圧補償回路５８６は、入力基準電流を受信してもよい（プロセスブロック１１１８）。入力電流Ｉ_ｉｎ１０５８は、ルックアップテーブル５８２の一部であってもよい基準アレイルックアップテーブルから受信されてもよく、入力電圧Ｖ_ｉｎ１０５６に少なくとも部分的に基づいてもよい。具体的には、入力電流Ｉ_ｉｎ１０５８は、入力電圧Ｖ_ｉｎ１０５６のデータ電圧が画素に提供されるときに、基準アレイ６４の画素によって生成される結果として生じる電流であってもよい。

電流−電圧補償回路５８６は、入力基準電流未満の電流で第１の外挿された電流−電圧値を判断することができる（プロセスブロック１１２０）。電流−電圧補償回路５８６はまた、入力基準電流より大きい電流で第２の外挿された電流−電圧値を判断することができる（プロセスブロック１１２２）。図６５は、第１の外挿された電流−電圧値（Ｖ_ｊ、Ｉ_ｊ）１０９２及び第２の外挿された電流−電圧値（Ｖ_ｋ、Ｉ_ｋ）１０９４の一例を示す。いくつかの実施形態では、第１の外挿された電流−電圧値は、入力基準電流よりも小さく、かつ入力基準電流に最も近い１組の外挿された電流−電圧値における外挿された電流−電圧値であってもよい。同様に、第２の外挿された電流−電圧値は、入力基準電流よりも大きく、かつ入力基準電流に最も近い１組の外挿された電流−電圧値における外挿された電流−電圧値であってもよい。

次いで、電流−電圧補償回路５８６は、第１の外挿された電流−電圧値及び第２の外挿された電流−電圧値に少なくとも部分的に基づいて、外挿された電流−電圧曲線を生成してもよい（プロセスブロック１１２４）。例えば、図６５は、第１の外挿された電流−電圧値（Ｖ_ｊ、Ｉ_ｊ）１０９２及び第２の外挿された電流−電圧値（Ｖ_ｋ、Ｉ_ｋ）１０９４に少なくとも部分的に基づく、外挿された電流−電圧曲線１０９６の例を示す。

電流−電圧補償回路５８６は、外挿された電流−電圧曲線及び入力基準電流に少なくとも部分的に基づいて、補償電圧又は電流を判断することができる（プロセスブロック１１２６）。電流−電圧補償回路５８６は、入力基準電流（例えば、Ｉ_ｉｎ１０５８）における外挿された電流−電圧曲線１０９６によって与えられる補償電圧（例えば、出力電圧Ｖ_ｏｕｔ１０６６）又は電流を判断してもよい。

次いで、電流−電圧補償回路５８６は、補償電圧又は電流を使用して、画素（例えば、５７４）を駆動するか、又はデジタルアナログ変換器５７２に、画素５７４を駆動するように命令することができる（プロセスブロック１１２８）。補償電圧又は電流は、デジタルアナログ変換器５７２が入力基準電流（例えば、Ｉ_ｉｎ１０５８）を画素にほぼ供給することを可能にし、従って、入力ガンマ１０６２により近いガンマを放出することができる（補償なしの動作と比較したとき）。このようにして、方法１１１０は、画素内の電流−電圧劣化を補償することができる。

いくつかの実施形態では、アクティブアレイ制御回路８５の電流ステップリミッタ回路７２は、補償電流又は補償電圧に対応する電流を制限し得る。具体的には、電流ステップリミッタ回路７２は、補償電流又は補償電圧に対応する電流を視認性閾値未満に制限するために使用されてもよい。視認性閾値は、（補償電流又は補償電圧に対応する電流を印加する前に画素５７４を駆動することと比較して）画素５７４を駆動するために適用されたときにディスプレイ１８の観察者が知覚しない可能性がある電流値変化に対応し得る。このようにして、観察者は、適用された補償に気付かず、ディスプレイ１８の全体的な観察体験を改善することができる。

上述の具体的な実施形態は、例として示されたものであり、これらの実施形態は、様々な修正形態及び代替形態の影響を受けやすいものであり得ることを理解するべきである。更に、特許請求の範囲が、開示された特定の形態に限定されず、むしろ本開示の趣旨及び範囲内にある全ての修正物、均等物、及び代替物を対象として含むことを意図していることを理解されたい。

本明細書で提示され特許請求された技術は、本技術分野を明らかに向上する実用的な性質の有形物及び具体例を参照して適用され、そのように、抽象的な、実体のない、又は単なる理論上のものではない。更に、本明細書の最後に添付された特許請求の範囲のいずれかが、「〜［機能］を［実行］する手段」又は「〜［機能］を［実行］するステップ」として示された１つ以上の要素を含む場合、そのような要素が、米国特許法第１１２条（ｆ）に従って解釈されることになることを意図している。しかし、任意の他の方法で示された要素を含む特許請求の範囲のいずれかに関して、そのような要素は、米国特許法第１１２条（ｆ）に従って解釈されることにならないことを意図している。

Claims (22)

1. 電子デバイスであって、
   ディスプレイで合って、前記ディスプレイが、
   第１の画素を含む基準アレイと、
   前記第１の画素に結合された第１の放出電源と、
   第２の画素を含むアクティブアレイと、
   前記第２の画素に結合された第２の放出電源と、を備える、ディスプレイ、
   を備える、電子デバイス。
2. 前記第１の放出電源は、前記アクティブアレイの放出に影響を及ぼすことなく調整されるように構成されている、請求項１に記載の電子デバイス。
3. 前記ディスプレイは、前記基準アレイに結合され、温度変化に応答して前記第１の放出電源を第１の電圧レベルに設定する、ように構成された基準アレイ制御回路を備える、請求項１に記載の電子デバイス。
4. 前記基準アレイ制御回路が、前記第１の電圧レベルに少なくとも部分的に基づいて電流−電圧曲線を判断する、ように構成されている、請求項３に記載の電子デバイス。
5. 前記基準アレイ制御回路が、前記電流−電圧曲線に少なくとも部分的に基づいて、前記ディスプレイの各輝度設定に対する１組のガンマタップ点を判断する、ように構成されている、請求項４に記載の電子デバイス。
6. 前記アクティブアレイが、前記１組のガンマタップ点に少なくとも部分的に基づいて画像データを表示する、請求項５に記載の電子デバイス。
7. 前記ディスプレイが制御回路を備え、前記制御回路が、前記１組のガンマタップ点に少なくとも部分的に基づいて、１つ以上の電圧又は電流補償値を印加するように構成され、前記１つ以上の電圧又は電流補償値は、前記ディスプレイにおける電圧劣化を補償する、ように構成されている、請求項６に記載の電子デバイス。
8. 前記ディスプレイは、電流ステップリミッタ回路を備え、前記電流ステップリミッタ回路は、前記電流補償値のうちの任意の１つ以上を視認性閾値未満に制限する、ように構成されている、請求項７に記載の電子デバイス。
9. 前記ディスプレイが、前記第２の放出電源を前記第１の電圧レベルに設定するように構成された前記アクティブアレイに結合されたアクティブアレイ制御回路を備える、請求項３に記載の電子デバイス。
10. 方法であって、
    電子ディスプレイの基準アレイ制御回路を介して、温度変化に少なくとも部分的に基づいて電源電圧レベルを設定することと、
    前記基準アレイ制御回路を介して、１組の電流値及び電圧値に少なくとも部分的に基づいて電流−電圧曲線を判断することと、
    前記基準アレイ制御回路を介して、前記電流−電圧曲線に少なくとも部分的に基づいて、１組のガンマタップ点を判断することと、
    前記電子ディスプレイのアクティブアレイを介して、前記１組のガンマタップ点に少なくとも部分的に基づいて画像データを表示することと、
    を含む、方法。
11. 前記基準アレイ制御回路を介して、前記電源電圧レベルが、目標データ電圧が画素に供給されたときに、目標輝度設定の目標階調を表示する前記画素に関連付けられた前記基準アレイの前記画素にピーク電流を供給するように設定すること、を含む、請求項１０に記載の方法。
12. 前記アクティブアレイを介して、前記画像データが、前記１組のガンマタップ点によって提供される１組の階調に対応する１組のデータ電圧を使用して、前記画像データの前記１組の階調を表示すること、を含む、請求項１０に記載の方法。
13. 前記基準アレイ制御回路を介して、前記電源電圧レベルに少なくとも部分的に基づいて、前記１組の電流値及び電圧値を判断すること、を含む、請求項１０に記載の方法。
14. 前記基準アレイ制御回路を介して、前記電子ディスプレイの輝度設定を受信することと、
    前記基準アレイ制御回路を介して、前記輝度設定に少なくとも部分的に基づいて、前記電流−電圧曲線の一部分を判断することと、
    前記基準アレイ制御回路を介して、前記電流−電圧曲線の前記一部分に少なくとも部分的に基づいて、第２の組のガンマタップ点を判断することと、
    前記アクティブアレイを介して、前記第２の組のガンマタップ点に少なくとも部分的に基づいて、第２の画像データを表示することと、
    を含む、請求項１０に記載の方法。
15. 前記電子ディスプレイの集積回路を介して、前記１組のガンマタップ点に対するグレートラッキング補正を実行すること、を含む、請求項１０に記載の方法。
16. 電子ディスプレイであって、
    基準アレイであって、
    ダイオードを含む画素と、
    前記ダイオードに結合され、前記ダイオードに提供されたアナログ電流を受信し、前記アナログ電流をデジタル電流信号に変換するように構成されたアナログデジタル変換器と、
    前記アナログデジタル変換器に結合され、前記デジタル電流信号を基準電流と比較し、前記デジタル電流信号と前記基準電流との差に関連付けられた差分信号を生成する、ように構成された比較回路と、
    前記比較回路に結合され、前記差分信号を受信し、目標輝度設定で前記基準電流を生成する電圧レベルを判断する、ように構成された電圧レベル検索回路と、
    を備える、基準アレイを備え、
    前記電圧レベルを前記画素に印加する、
    電子ディスプレイ。
17. 前記基準電流が、前記画素に、目標階調を放出させるように構成されている、請求項１６に記載の電子ディスプレイ。
18. 前記基準電流がピーク電流であり、前記目標階調がピーク階調である、請求項１７に記載の電子ディスプレイ。
19. 前記目標輝度設定がピーク輝度設定である、請求項１６に記載の電子ディスプレイ。
20. 前記電圧レベル検索回路が、前記電圧レベルを判断するためにバイナリサーチ方法を使用するように構成されている、請求項１６に記載の電子ディスプレイ。
21. 前記電圧レベル検索回路に結合されたデジタルアナログ変換器を備え、前記デジタルアナログ変換器が、
    前記電圧レベル検索回路から、前記電圧レベルに関連付けられたデジタル電圧レベル信号を受信し、
    前記デジタル電圧レベル信号をアナログ電圧レベル信号に変換し、
    前記アナログ電圧レベル信号を前記画素に送信する、
    ように構成されている、請求項１６に記載の電子ディスプレイ。
22. 第２の画素及び制御回路を有するアクティブアレイを備え、前記制御回路が、前記電圧レベルを前記第２の画素に印加するように構成されている、請求項１６に記載の電子ディスプレイ。

Images