KR20210078574A - 전류-전압 보상을 갖는 oled 전압 드라이버 - Google Patents

전류-전압 보상을 갖는 oled 전압 드라이버 Download PDF

Info

Publication number
KR20210078574A
KR20210078574A KR1020217018722A KR20217018722A KR20210078574A KR 20210078574 A KR20210078574 A KR 20210078574A KR 1020217018722 A KR1020217018722 A KR 1020217018722A KR 20217018722 A KR20217018722 A KR 20217018722A KR 20210078574 A KR20210078574 A KR 20210078574A
Authority
KR
South Korea
Prior art keywords
current
voltage
pixel
pixels
display
Prior art date
Application number
KR1020217018722A
Other languages
English (en)
Other versions
KR102617215B1 (ko
Inventor
쉥 장
쳉루이 르
호필 배
마흐디 파로크 바러그히
데이비드 더블유. 럼
아담 아드지위바와
차오하오 왕
파올로 사체토
웨이 에이치. 야오
엔캄갈란 도르지고토브
마이클 슬루트스키
지오바니 카본
데렉 케이. 쉐퍼
헨리 씨. 젠
싱고 하타나카
하산 아크욜
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Priority to KR1020237043885A priority Critical patent/KR20240000648A/ko
Publication of KR20210078574A publication Critical patent/KR20210078574A/ko
Application granted granted Critical
Publication of KR102617215B1 publication Critical patent/KR102617215B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

전자 디바이스는 제1 픽셀을 포함하는 기준 어레이를 갖는 디스플레이를 포함한다. 디스플레이는 또한 제1 픽셀에 커플링된 제1 방출 전력 공급부를 포함한다. 디스플레이는 제2 픽셀을 갖는 활성 어레이를 더 포함한다. 디스플레이는 또한 제2 픽셀에 커플링된 제2 방출 전력 공급부를 포함한다.

Description

전류-전압 보상을 갖는 OLED 전압 드라이버{OLED VOLTAGE DRIVER WITH CURRENT-VOLTAGE COMPENSATION}
관련 출원에 대한 상호 참조
본 출원은 2017년 9월 21일자로 출원되고 발명의 명칭이 "OLED Voltage Driver with Current-Voltage Compensation"인 미국 가특허 출원 제62/561,529호에 대한 우선권을 주장하며, 이 출원의 내용들은 모든 목적들을 위해 그 전체가 참고로 포함된다.
본 개시내용은 일반적으로 전자 디스플레이들에 관한 것으로, 더 상세하게는 전압-구동 및/또는 전류-구동 픽셀들을 갖는 전자 디스플레이에서의 전압 열화를 보상하는 것에 관한 것이다.
이러한 섹션은 아래에서 설명되고 그리고/또는 청구되는 본 개시내용의 다양한 태양들에 관련될 수 있는 기술의 다양한 태양들을 독자에게 소개하도록 의도된다. 이러한 논의는 본 개시내용의 다양한 태양들에 대한 더 양호한 이해를 용이하게 하기 위해 독자에게 배경 정보를 제공하는 데 도움이 될 것으로 여겨진다. 따라서, 이들 진술들이 종래 기술의 인정들로서가 아니라 이러한 관점에서 판독될 것임이 이해되어야 한다.
발광 다이오드(AMOLED) 디스플레이들과 같은 평판 디스플레이들은 일반적으로, 텔레비전들, 컴퓨터들, 및 핸드헬드 디바이스들(예를 들어, 셀룰러 전화기들, 오디오 및 비디오 플레이어들, 게이밍 시스템들 등)과 같은 소비자 가전들을 포함하는 광범위하게 다양한 전자 디바이스들에서 사용된다. 그러한 디스플레이 패널들은 전형적으로, 다양한 전자 제품들에서 사용하기에 적합한 비교적 얇은 패키지에 평면 디스플레이를 제공한다. 부가적으로, 그러한 디바이스들은 비교되는 디스플레이 기술들보다 적은 전력을 사용하여, 그들을, 배터리-구동형 디바이스들에서 또는 전력 사용량을 최소화하는 것이 바람직한 다른 상황들에서 사용하기에 적합하게 만들 수 있다.
LED 디스플레이들은 전형적으로, 사용자에 의해 뷰잉될 수 있는 이미지를 디스플레이하기 위해 매트릭스로 배열되는 픽처 요소(picture element)들(예를 들어, 픽셀들)을 포함한다. LED 디스플레이의 개별 픽셀들은 전류가 각각의 픽셀에 인가될 때 광을 생성할 수 있다. 픽셀의 회로부에 의해 전류로 변환되는 전압을 픽셀에 프로그래밍함으로써 전류가 각각의 픽셀에 인가될 수 있다. 전압을 전류로 변환하는 픽셀의 회로부는, 예를 들어 박막 트랜지스터(TFT)들을 포함할 수 있다. 그러나, 소정의 동작 조건들, 이를테면 에이징(aging) 또는 온도는 소정의 전압을 인가할 때 픽셀에 인가되는 전류의 양에 영향을 줄 수 있다.
픽셀들 내의 전압 열화는 적어도 에이징으로 인해 발생할 수 있다. 예를 들어, 제1 시간에서, 제1 전압이 픽셀의 다이오드에 인가될 수 있어서, 목표 전류는 다이오드에서 생성되고 다이오드로 하여금 목표 밝기 레벨의 광을 방출하게 한다. 그러나, 픽셀의 사용 및 시간에 걸쳐, 전압 열화가 발생할 수 있다. 즉, 제1 전압과 상이한(예를 들어, 그보다 큰) 제2 전압이 다이오드에 인가되어, 목표 전류를 생성하고 다이오드로 하여금 목표 밝기 레벨의 광을 방출하게 할 수 있다.
본 명세서에 개시된 소정의 실시예들의 개요가 아래에 기재된다. 이들 태양들은 단지 이들 소정의 실시예들의 간단한 개요를 독자에게 제공하기 위해 제시되며, 이들 양상들은 본 개시내용의 범위를 제한하도록 의도되지 않음이 이해되어야 한다. 실제로, 본 개시내용은 아래에 기재되지 않을 수 있는 다양한 태양들을 포함할 수 있다.
본 개시내용은 전압-구동 및/또는 전류-구동 픽셀들을 갖는 전자 디스플레이에서의 전압 열화를 보상하는 것에 관한 것이다. 본 개시내용은, 예를 들어, 발광 다이오드(LED) 디스플레이들, 이를테면 유기 발광 다이오드(OLED) 디스플레이들, 능동형 매트릭스 유기 발광 다이오드(AMOLED) 디스플레이들, 또는 마이크로 LED(μLED) 디스플레이들을 포함하는 다양한 자기-발광형(self-emissive) 전자 디스플레이들과 관련하여 사용될 수 있다. LED 디스플레이의 개별 픽셀들은 각각의 픽셀에 인가된 전류에 적어도 부분적으로 기초하여 광을 생성할 수 있다. 전류는, 픽셀에서 픽셀에 인가되는 전류로 변환될 수 있는 전압을 픽셀에 프로그래밍함으로써 각각의 픽셀에 인가될 수 있다. 전압의 전류로의 변환은, 예를 들어 박막 트랜지스터(TFT)들을 포함하는 회로부에 의해 조절될 수 있다. 픽셀들의 회로부의 거동이 픽셀들의 에이징, 불균일한 온도 기울기들, 또는 다른 인자들 때문에 시간에 걸쳐 변화될 수 있으므로, 디스플레이에 걸쳐 픽셀들에 인가되는 전압들은 이들 변동들을 보상하도록 조정될 수 있으며, 그에 의해 픽셀 불균일성으로 인한 가시적인 이미지 아티팩트들을 감소시킴으로써 이미지 품질을 개선시킨다. 디스플레이 내의 픽셀들의 불균일성은 동일한 유형의 디바이스들(예를 들어, 2개의 유사한 폰들, 태블릿들, 웨어러블 디바이스들 등) 사이에서 변할 수 있고, (예를 들어, 디스플레이의 픽셀들 또는 다른 컴포넌트들의 에이징 및/또는 열화로 인해) 시간 및 사용량에 걸쳐 변할 수 있고 그리고/또는 온도들에 대해서뿐만 아니라 부가적인 인자들, 이를테면 다른 전자 컴포넌트들로부터의 전자기 간섭(EMI)에 응답하여 변할 수 있다.
디스플레이 패널 균일성을 개선시키기 위해, 디스플레이의 "기준 어레이" 상에서 관찰되는 거동을 사용하여 디스플레이의 적응적 보정 또는 보상이 이용될 수 있다. 기준 어레이는 (예를 들어, 디스플레이의 하우징에 의해 덮이는 디스플레이의 에지에서) 뷰로부터 숨겨진 디스플레이의 활성 어레이 또는 영역에 인접하거나 그의 일부일 수 있다. 그러므로, 기준 어레이의 픽셀들은 디스플레이의 가시 부분 또는 활성 영역의 픽셀들과 유사한 특성들을 가질 수 있지만, 활성화될 때 보이지 않을 수 있다. 그러나, 기준 어레이가 대부분 픽셀 테스트를 위해 사용될 수 있기 때문에, 기준 어레이의 픽셀들은 디스플레이의 가시 부분 또는 활성 어레이 내의 픽셀들보다 훨씬 덜 자주 동작될 수 있다. 그러므로, 기준 어레이의 픽셀들은 디스플레이의 나머지 픽셀들에 비해 에이징을 실질적으로 겪지 않는 것으로 간주될 수 있다. 따라서, 기준 어레이의 픽셀들의 거동은 에이징 효과들 없이 디스플레이의 가시 부분 또는 활성 어레이의 픽셀들에 대해 예상될 기준 거동을 제공할 수 있다.
따라서, 디스플레이의 기준 어레이의 거동의 측정들은 메인 활성 영역의 픽셀들의 기준 전류-전압 관계를 결정하는 데 사용될 수 있다. 측정들은 전력 공급 전압 레벨에 적어도 부분적으로 기초하여 획득되고, 전류-전압 곡선에 적어도 부분적으로 기초하여 디스플레이의 각각의 밝기 설정에 대한 감마 탭 포인트들을 포착할 수 있다. 기준 어레이는 디스플레이에서의 온도가 변화할 때(예를 들어, 소정의 임계치와 비교될 때) 전류-전압 관계를 결정하는 데 사용될 수 있다. 다른 예에서, 디스플레이에 커플링된 프로세싱 회로부는 픽셀의 전류-전압 관계 및 기준 어레이의 기준 픽셀의 기준 전류-전압 관계에 적어도 부분적으로 기초하여 활성 어레이의 픽셀을 구동시킬 수 있다. 일부 경우들에서, 프로세싱 회로부는 열화 비들, 입력 전압, 및 입력 기준 전류를 수신하고 보상 전압을 출력하는 전류-전압 보상 회로를 포함할 수 있다. 이어서, 디지털-아날로그 변환기는 보상 전압에 적어도 부분적으로 기초하여 픽셀을 구동시킬 수 있다.
위에서 언급된 특징들의 다양한 개선들은 본 개시내용의 다양한 태양들에 관련하여 이루어질 수 있다. 추가적인 특징들이 또한 이들 다양한 태양들에 또한 포함될 수 있다. 이들 개선들 및 부가적인 특징들은 개별적으로 또는 임의의 조합으로 이루어질 수 있다. 예를 들어, 도시된 실시예들 중 하나 이상에 관련하여 아래에서 논의되는 다양한 특징들은 본 개시내용의 위에서 설명된 태양들 중 임의의 태양에 단독으로 또는 임의의 조합으로 포함될 수 있다. 위에서 제시된 간단한 개요는 청구된 요지에 대한 제한 없이 본 개시내용의 실시예들의 소정의 태양들 및 맥락들을 독자에게 숙지시키도록 의도될 뿐이다.
본 개시내용의 다양한 태양들은 다음의 상세한 설명을 판독할 시에 그리고 도면들을 참조할 시에 더 양호하게 이해될 수 있다.
도 1은 일 실시예에 따른, 디스플레이 감지 및 보상을 수행하는 전자 디바이스의 개략적인 블록도이다.
도 2는 도 1의 전자 디바이스의 일 실시예를 표현하는 노트북 컴퓨터의 사시도이다.
도 3은 도 1의 전자 디바이스의 다른 실시예를 표현하는 핸드헬드 디바이스의 정면도이다.
도 4는 도 1의 전자 디바이스의 다른 실시예를 표현하는 다른 핸드헬드 디바이스의 정면도이다.
도 5는 도 1의 전자 디바이스의 다른 실시예를 표현하는 데스크톱 컴퓨터의 정면도이다.
도 6은 도 1의 전자 디바이스의 다른 실시예를 표현하는 웨어러블 전자 디바이스의 정면도 및 측면도이다.
도 7은 본 개시내용의 일 실시예에 따른, 디스플레이 감지 및 보상을 위한 시스템의 블록도이다.
도 8은 본 개시내용의 일 실시예에 따른, 도 7의 시스템을 사용하는 디스플레이 감지 및 보상을 위한 방법을 예시한 흐름도이다.
도 9는 본 개시내용의 일 실시예에 따른, 도 7의 전자 디스플레이의 활성 어레이에 대한 전력 공급부와 별개인 기준 어레이에 대한 전력공급부를 도시한 도면이다.
도 10은 본 개시내용의 일 실시예에 따른, 도 7의 전자 디스플레이에 대한 밝기 제어 방식을 예시한 그래프이다.
도 11은 본 개시내용의 일 실시예에 따른, 도 7의 전자 디스플레이(18)에 대한 고정된 전력 공급 전압 레벨을 사용한 전류-전압 곡선의 그래프이다.
도 12는 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이를 사용하여 전압 열화를 보상하기 위한 방법의 흐름도이다.
도 13은 본 개시내용의 일 실시예에 따른, 온도 변화에 응답하여 전력 공급 전압 레벨을 설정하는 데 사용되는 도 7의 기준 어레이의 컴포넌트들의 블록도를 예시한다.
도 14는 본 개시내용의 일 실시예에 따른, 온도 변화로부터 생성되는 전류-전압 곡선들을 예시한 그래프이다.
도 15는 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이의 전력 공급 레벨 검색 회로부가 목표 전류를 생성하는 전력 공급 전압 레벨을 결정하는 것을 예시한 그래프이다.
도 16은 본 개시내용의 일 실시예에 따른, 온도 변화 이후 전력 공급 전압 레벨을 설정하는 것으로부터 생성된 전류-전압 곡선과 온도 변화 전에 이전의 전력 공급 전압 레벨로부터 생성된 이전의 전류-전압 곡선을 비교하는 그래프이다.
도 17은 본 개시내용의 일 실시예에 따른, 온도 변화 이후 도 7의 전자 디스플레이의 픽셀에 목표 전류를 제공하는 전력 공급 전압 레벨을 결정하기 위한 방법의 흐름도이다.
도 18은 본 개시내용의 일 실시예에 따른, 전류 및 전압 값들의 세트를 결정하는 데 사용되는 도 7의 기준 어레이의 감지 회로의 개략도이다.
도 19는 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이를 사용하여 감지 동작을 수행하는 것을 예시한 그래프이다.
도 20은 본 개시내용의 일 실시예에 따른, 전류 및 전압 값들의 세트로부터 보간된 전류-전압 곡선의 부분들을 다양한 밝기 설정들과 연관시키는 것을 예시한 그래프이다.
도 21은 본 개시내용의 일 실시예에 따른, 다양한 밝기 설정들과 연관된 도 20의 전류-전압 곡선의 부분들 상의 감마 탭 포인트들을 예시한 그래프이다.
도 22는 본 개시내용의 일 실시예에 따른, 도 21의 감마 탭 포인트들에 대해 그레이 추적 또는 감마 보정을 수행하기 위한 방법의 흐름도이다.
도 23은 본 개시내용의 일 실시예에 따른, 시스템 온 칩 및 감마 디지털-아날로그 변환기를 사용하여 감마 레벨-전압 레벨 변환을 비교한 그래프이다.
도 24는 본 개시내용의 일 실시예에 따른, 측방향 누설 및/또는 바이어스 전류들을 감소시키는 특징부들을 예시하는 도 7의 기준 어레이의 도면이다.
도 25는 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이의 픽셀의 회로도이다.
도 26은 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이의 픽셀 내의 전류를 더 정확하게 감지하기 위한 제1 기법을 예시한 회로도이다.
도 27은 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이의 픽셀 내의 전류를 더 정확하게 감지하기 위한 제2 기법을 예시한 회로도이다.
도 28은 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이의 픽셀 내의 전류를 더 정확하게 감지하기 위한 제3 기법을 예시한 회로도이다.
도 29는 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이를 교정하기 위한 방법의 흐름도이다.
도 30은 본 개시내용의 일 실시예에 따른, 기준 어레이의 동작을 예시한 타이밍도이다.
도 31은 본 개시내용의 일 실시예에 따른, 전류-전압 감지를 수행하는 시스템의 블록도이다.
도 32는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 픽셀에 대한 전류-전압 곡선의 그래프이다.
도 33은 본 개시내용의 일 실시예에 따른, 상이한 시간들에서의 도 7의 디스플레이의 도면이다.
도 34는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이에 대한 전류 및 전압 감지 시스템의 개략도이다.
도 35는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 픽셀들 내의 전류를 더 정확하게 감지하기 위해 데이터 보유(data retention)를 완화시키기 위한 타이밍도들의 세트이다.
도 36은 본 개시내용의 일 실시예에 따른, 보상이 수행되기 전에 도 7의 디스플레이의 픽셀들 내의 전류를 더 정확하게 감지하기 위해 데이터 보유를 완화시키는 것을 예시한 그래프이다.
도 37은 본 개시내용의 일 실시예에 따른, 보상이 수행된 이후 도 7의 디스플레이의 픽셀들 내의 전류를 더 정확하게 감지하기 위해 데이터 보유를 완화시키는 것을 예시한 그래프이다.
도 38은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 픽셀들의 도면이다.
도 39는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 서브-픽셀로부터 인접한 서브-픽셀로의 누설 전류를 완화시키기 위한 제1 기법을 보여주는 회로도이다.
도 40은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 서브-픽셀로부터 인접한 서브-픽셀로 흐르는 누설 및 바이어스 전류들을 설명하기 위한 제2 기법을 보여주는 회로도이다.
도 41은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 픽셀로부터 인접한 픽셀들로 흐르는 누설 및 바이어스 전류들을 설명하기 위한 방법의 흐름도이다.
도 42는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 픽셀의 누설 전류들, 바이어스 전류, 및 다이오드 전류의 합을 결정하는 것을 예시한 회로도이다.
도 43은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 픽셀의 누설 전류들과 바이어스 전류의 합을 결정하는 것을 예시한 회로도이다.
도 44는 본 개시내용의 일 실시예에 따른, 동작 공급 전압이 도 7의 디스플레이(18)에 제공될 때 공통 모드 누설을 소거시키는 것을 예시한 회로도이다.
도 45는 본 개시내용의 일 실시예에 따른, 증가된 공급 전압이 도 7의 디스플레이에 제공될 때 공통 모드 누설을 소거시키는 것을 예시한 회로도이다.
도 46은 본 개시내용의 일 실시예에 따른, 소스 팔로워 픽셀을 예시한 회로도이다.
도 47은 본 개시내용의 일 실시예에 따른, 클래스 A-증폭기 픽셀을 예시한 회로도이다.
도 48은 본 개시내용의 일 실시예에 따른, 클래스 AB-증폭기 픽셀을 예시한 회로도이다.
도 49는 본 개시내용의 일 실시예에 따른, 도 48의 클래스 AB-증폭기 픽셀에 대한 잡음을 완화시키는 것을 예시한 회로도이다.
도 50은 본 개시내용의 일 실시예에 따른, 2개의 픽셀들 사이의 바이어스 부정합 전류를 결정하는 것을 예시한 회로도이다.
도 51은 본 개시내용의 일 실시예에 따른, 다이오드를 통한 전류를 결정하기 위한 방법의 흐름도이다.
도 52는 본 개시내용의 일 실시예에 따른, 청색 서브-픽셀의 다이오드를 통한 전류를 감지한 결과로서 도 49의 클래스 AB-증폭기 픽셀 내의 측방향 누설 전류를 예시한다.
도 53은 본 개시내용의 일 실시예에 따른, 서브-픽셀 내의 전류를 감지할 때 측방향 누설 전류들을 완화시키는 것을 예시한 회로도이다.
도 54는 본 개시내용의 일 실시예에 따른, 적색 서브-픽셀에 대한 감지 동작을 수행하는 것을 예시한 예시적인 회로도이다.
도 55는 본 개시내용의 일 실시예에 따른, 청색 서브-픽셀에 대한 감지 동작을 수행하는 것을 예시한 예시적인 회로도이다.
도 56은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 활성 어레이의 픽셀들 내의 전류를 감지하기 위한 타이밍도이다.
도 57은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 픽셀 그룹들의 도면이다.
도 58은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 픽셀 내의 전류를 감지하는 것을 예시한 개략도이다.
도 59는 본 개시내용의 일 실시예에 따른, 델타-기반 모델을 사용하여 도 7의 디스플레이의 픽셀에 대한 전류-전압 곡선을 생성하는 것을 예시한 그래프이다.
도 60은 본 개시내용의 일 실시예에 따른, 보간-기반 모델을 사용하여 도 7의 디스플레이의 픽셀에 대한 전류-전압 곡선을 생성하는 것을 예시한 그래프이다.
도 61은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 픽셀을 구동시키기 위해, 열화된 전류-전압 곡선을 결정하기 위한 방법의 흐름도이다.
도 62는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이에서 전압 열화를 보상하는 시스템의 블록도이다.
도 63은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 픽셀에 대한 열화 비들의 선형 관계를 예시한 그래프이다.
도 64는 본 개시내용의 일 실시예에 따른, 2개의 외삽된 전류-전압 값들에 적어도 부분적으로 기초하여 전류-전압 곡선을 재구성하는 것을 예시한 그래프이다.
도 65는 본 개시내용의 일 실시예에 따른, 픽셀을 구동시키고 전압 열화를 보상하는 데 사용되는 출력 전압을 결정하는 것을 예시한 그래프이다.
도 66은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이의 픽셀을 구동시키기 위해 전류-전압 열화를 보상하기 위한 방법의 흐름도이다.
하나 이상의 구체적인 실시예들이 아래에서 설명될 것이다. 이러한 실시예들에 대한 간명한 설명을 제공하려는 노력으로, 명세서에는 실제 구현의 모든 특징들이 설명되어 있지는 않다. 임의의 엔지니어링 또는 설계 프로젝트에서와 같이 임의의 그러한 실제 구현의 개발에서, 구현마다 다를 수 있는 시스템-관련 및 사업-관련 제약들의 준수와 같은 개발자들의 특정 목표들을 달성하기 위해 많은 구현-특정 결정들이 이루어져야 한다는 것이 인식되어야 한다. 게다가, 그러한 개발 노력은 복잡하고 시간 소모적일 수 있지만, 그럼에도 본 개시내용의 이익을 갖는 본 발명이 속한 기술분야에서 통상의 지식을 가진 자들을 위한 설계, 제작, 및 제조의 일상적인 과제일 것이라는 것이 인식되어야 한다.
본 개시내용의 다양한 실시예들의 요소들을 소개할 때, 단수 형태("a", "an", 및 "the")는 요소들 중 하나 이상이 존재한다는 것을 의미하도록 의도된다. 용어들 "포함하는(comprising, including)", 및 "갖는(having)"은 포괄적인 것이고 열거된 요소들 이외의 부가적인 요소들이 존재할 수 있음을 의미하도록 의도된다. 부가적으로, 본 개시내용의 "하나의 실시예" 또는 "일 실시예"에 대한 참조들은 언급된 특징들을 또한 포함하는 부가적인 실시예들의 존재를 배제하는 것으로 해석되도록 의도되지 않음이 이해되어야 한다. 더욱이, 어구[B"에 기초한" A]는 A가 B에 적어도 부분적으로 기초함을 의미하도록 의도된다. 게다가, 용어 "또는"은 배타적(예를 들어, 논리적 XOR)이 아니라 포괄적(예를 들어, 논리적 OR)인 것으로 의도된다. 즉, 어구[A "또는" B]는 A, B, 또는 A 및 B 둘 모두를 의미하도록 의도된다.
전자 디스플레이들은 현대 전자 디바이스들에서 도처에 존재한다. 전자 디스플레이들이 훨씬 더 높은 해상도들 및 동적 범위 능력들을 얻음에 따라, 이미지 품질은 점점 더 가치가 증가해 왔다. 일반적으로, 전자 디스플레이들은, 이미지 데이터로 프로그래밍되는 다수의 픽처 요소들, 또는 "픽셀들"을 포함한다. 각각의 픽셀은 이미지 데이터에 적어도 부분적으로 기초하여 특정 양의 광을 방출한다. 상이한 이미지 데이터를 갖는 상이한 픽셀들을 프로그래밍함으로써, 이미지들, 비디오들, 및 텍스트를 포함하는 그래픽 콘텐츠가 디스플레이될 수 있다.
디스플레이 패널 감지는 전자 디스플레이의 픽셀들의 동작 속성들이 식별되게 허용하여 전자 디스플레이의 성능을 개선시킨다. 예를 들어, 전자 디스플레이에 걸친 (특히) 온도 및 픽셀 에이징의 변동들은 디스플레이 상의 상이한 위치들에서의 픽셀들로 하여금 상이하게 거동하게 한다. 실제로, 디스플레이의 상이한 픽셀들 상에 프로그래밍된 동일한 이미지 데이터는 온도 및 픽셀 에이징의 변동들로 인해 상이한 것으로 보일 수 있다. 예를 들어, 픽셀은 픽셀의 다이오드(예를 들어, LED)에 공급되는 전류의 양에 적어도 부분적으로 기초하여 일정 양의 광, 감마, 또는 그레이 레벨을 방출한다. 전압-구동 픽셀들의 경우, 목표 전압은, 목표 감마 값을 방출하기 위해 (예를 들어, 전류-전압 관계 또는 곡선에 의해 표현되는 바와 같이) 목표 전류로 하여금 다이오드에 인가되게 하도록 픽셀에 인가될 수 있다. 변동들은, 예를 들어 목표 전압을 인가할 때 다이오드에 인가되는 결과적인 전류를 변화시킴으로써 픽셀에 영향을 줄 수 있다. 적절한 보상이 없다면, 이들 변동들은 바람직하지 않은 시각적 아티팩트들을 생성할 수 있다.
따라서, 아래에 설명되는 기법들 및 시스템들은, 전력 공급 전압 레벨에 적어도 부분적으로 기초하여 전류-전압 관계를 결정하고 전류-전압 곡선에 적어도 부분적으로 기초하여 디스플레이의 각각의 밝기 설정에 대한 감마 탭 포인트들을 포착하는 제어 회로부를 갖는 기준 어레이를 사용하여 디스플레이에 걸친 동작 변동들을 보상하는 데 사용될 수 있다. 기준 어레이 제어 회로부는 디스플레이에서의 온도가 변화할 때(예를 들어, 소정의 임계치와 비교될 때) 전류-전압 관계를 결정할 수 있다. 부가적으로, 디스플레이에 커플링된 프로세싱 회로부는 픽셀의 전류-전압 관계 및 기준 어레이의 기준 픽셀의 기준 전류-전압 관계에 적어도 부분적으로 기초하여 활성 어레이의 픽셀을 구동시킬 수 있다. 게다가, 프로세싱 회로부는 열화 비들, 입력 전압, 및 입력 기준 전류를 수신하고 보상 전압을 출력하도록 구성된 전류-전압 보상 회로를 포함할 수 있다. 이어서, 디지털-아날로그 변환기는 보상 전압에 적어도 부분적으로 기초하여 픽셀을 구동시킬 수 있다.
이를 염두에 두고, 전자 디바이스(10)의 블록도가 도 1에 도시되어 있다. 아래에서 더 상세히 설명될 바와 같이, 전자 디바이스(10)는, 컴퓨터, 모바일 폰, 휴대용 미디어 디바이스, 태블릿, 텔레비전, 가상 현실 헤드셋, 차량 계기판 등과 같은 임의의 적합한 전자 디바이스를 표현할 수 있다. 전자 디바이스(10)는, 예를 들어, 도 2에 도시된 바와 같은 노트북 컴퓨터(10A), 도 3에 도시된 바와 같은 핸드헬드 디바이스(10B), 도 4에 도시된 바와 같은 핸드헬드 디바이스(10C), 도 5에 도시된 바와 같은 데스크톱 컴퓨터(10D), 도 6에 도시된 바와 같은 웨어러블 전자 디바이스(10E), 또는 유사한 디바이스를 표현할 수 있다.
도 1에 도시된 전자 디바이스(10)는, 예를 들어, 프로세서 코어 컴플렉스(12), 로컬 메모리(14), 메인 메모리 저장 디바이스(16), 전자 디스플레이(18), 입력 구조체들(22), 입/출력(I/O) 인터페이스(24), 네트워크 인터페이스들(26), 및 전원(28)을 포함할 수 있다. 도 1에 도시된 다양한 기능성 블록들이 하드웨어 요소들(회로부를 포함함), 소프트웨어 요소들(로컬 메모리(14) 또는 메인 메모리 저장 디바이스(16)와 같은 유형적인(tangible) 비일시적 매체 상에 저장되는 머신 실행가능 명령어들을 포함함), 또는 하드웨어 요소와 소프트웨어 요소 둘 모두의 조합을 포함할 수 있다. 도 1은 단지 특정 구현의 하나의 예일 뿐이며 전자 디바이스(10)에 존재할 수 있는 컴포넌트들의 유형들을 예시하도록 의도된다는 것에 유의해야 한다. 실제로, 다양한 도시된 컴포넌트들은 더 적은 수의 컴포넌트들로 조합될 수 있거나 부가적인 컴포넌트들로 분리될 수 있다. 예를 들어, 로컬 메모리(14) 및 메인 메모리 저장 디바이스(16)는 단일 컴포넌트에 포함될 수 있다.
프로세서 코어 컴플렉스(12)는, 전자 디스플레이(18)로 하여금 디스플레이 패널 감지를 수행하게 하는 것, 그리고 피드백을 사용하여 전자 디스플레이(18) 상에서의 디스플레이를 위한 이미지 데이터를 조정하는 것과 같은, 전자 디바이스(10)의 다양한 동작들을 수행할 수 있다. 프로세서 코어 컴플렉스(12)는, 하나 이상의 마이크로프로세서들, 하나 이상의 주문형 프로세서(application specific processor, ASIC)들, 또는 하나 이상의 프로그래밍가능 로직 디바이스(PLD)들과 같은, 이들 동작들을 수행하기 위한 임의의 적합한 데이터 프로세싱 회로부를 포함할 수 있다. 일부 경우들에서, 프로세서 코어 컴플렉스(12)는 로컬 메모리(14) 및/또는 메인 메모리 저장 디바이스(16)와 같은 적합한 제조 물품 상에 저장되는 프로그램들 또는 명령어들(예를 들어, 운영 체제 또는 애플리케이션 프로그램)을 실행할 수 있다. 프로세서 코어 컴플렉스(12)에 대한 명령어들에 부가하여, 로컬 메모리(14) 및/또는 메인 메모리 저장 디바이스(16)는 또한 프로세서 코어 컴플렉스(12)에 의해 프로세싱될 데이터를 저장할 수 있다. 예로서, 로컬 메모리(14)는 랜덤 액세스 메모리(RAM)를 포함할 수 있고, 메인 메모리 저장 디바이스(16)는 판독 전용 메모리(ROM), 재기입가능한 비휘발성 메모리, 이를테면, 플래시 메모리, 하드 드라이브들, 광학 디스크들 등을 포함할 수 있다.
전자 디스플레이(18)는 운영 체제용 그래픽 사용자 인터페이스(GUI) 또는 애플리케이션 인터페이스, 정지 이미지들, 또는 비디오 콘텐츠와 같은 이미지 프레임들을 디스플레이할 수 있다. 프로세서 코어 컴플렉스(12)는 이미지 프레임들의 적어도 일부를 공급할 수 있다. 전자 디스플레이(18)는 유기 발광 다이오드(OLED) 디스플레이, 마이크로-LED 디스플레이, 마이크로-OLED 유형 디스플레이, 또는 백라이트에 의해 조명되는 액정 디스플레이(LCD)와 같은 자기-발광형 디스플레이일 수 있다. 일부 실시예들에서, 전자 디스플레이(18)는, 사용자들이 전자 디바이스(10)의 사용자 인터페이스와 상호작용하게 허용할 수 있는 터치 스크린을 포함할 수 있다. 전자 디스플레이(18)는 전자 디스플레이(18)의 동작 변동들을 식별하기 위해 디스플레이 패널 감지를 이용할 수 있다. 이는 프로세서 코어 컴플렉스(12)가 전자 디스플레이(18)로 전송되는 이미지 데이터를 조정하여 이들 변동들을 보상하게 허용할 수 있으며, 그에 의해 전자 디스플레이(18) 상에 보이는 이미지 프레임들의 품질을 개선시킨다.
전자 디바이스(10)의 입력 구조체들(22)은 사용자가 전자 디바이스(10)와 상호작용할 수 있게 할 수 있다(예를 들어, 볼륨 레벨을 증가 또는 감소시키기 위해 버튼을 누르는 것). I/O 인터페이스(24)는, 네트워크 인터페이스(26)가 그럴 수 있는 것처럼, 전자 디바이스(10)가 다양한 다른 전자 디바이스들과 인터페이싱할 수 있게 할 수 있다. 네트워크 인터페이스(26)는, 예를 들어, 블루투스 네트워크와 같은 PAN(personal area network), 802.11x 와이파이 네트워크와 같은 LAN(local area network) 또는 WLAN(wireless local area network), 및/또는 셀룰러 네트워크와 같은 WAN(wide area network)에 대한 인터페이스들을 포함할 수 있다. 네트워크 인터페이스(26)는 또한, 예를 들어, 브로드밴드 고정형 무선 액세스 네트워크(WiMAX), 모바일 브로드밴드 무선 네트워크(모바일 WiMAX), 비동기식 디지털 가입자 라인(예를 들어, ADSL, VDSL), 디지털 비디오 브로드캐스팅-지상파(DVB-T) 및 그의 확장 DVB 핸드헬드(DVB-H), 울트라 광대역(UWB), 교류(AC) 전력 라인들 등에 대한 인터페이스들을 포함할 수 있다. 전원(28)은 재충전가능 리튬 폴리머(Li-poly) 배터리 및/또는 교류(AC) 전력 변환기와 같은 임의의 적합한 전원을 포함할 수 있다.
소정의 실시예들에서, 전자 디바이스(10)는 컴퓨터, 휴대용 전자 디바이스, 웨어러블 전자 디바이스, 또는 다른 유형의 전자 디바이스의 형태를 취할 수 있다. 그러한 컴퓨터들은, 일반적으로 휴대용인 컴퓨터들(이를테면, 랩톱, 노트북, 및 태블릿 컴퓨터들)뿐만 아니라, 일반적으로 하나의 장소에서 사용되는 컴퓨터들(이를테면, 종래의 데스크톱 컴퓨터들, 워크스테이션들 및/또는 서버들)을 포함할 수 있다. 소정의 실시예들에서, 컴퓨터의 형태인 전자 디바이스(10)는 애플 사(Apple Inc.)로부터 입수가능한 맥북(MacBook®), 맥북 프로(MacBook® Pro), 맥북 에어(MacBook Air®), 아이맥(iMac®), 맥 미니(Mac® mini), 또는 맥 프로(Mac Pro®) 중 일 모델일 수 있다. 예로서, 노트북 컴퓨터(10A)의 형태를 취하는 전자 디바이스(10)는 본 개시내용의 일 실시예에 따라 도 2에 예시된다. 도시된 컴퓨터(10A)는 하우징 또는 인클로저(enclosure)(36), 전자 디스플레이(18), 입력 구조체들(22), 및 I/O 인터페이스(24)의 포트들을 포함할 수 있다. 일 실시예에서, 입력 구조체들(22)(이를테면, 키보드 및/또는 터치패드)은, 컴퓨터(10A)와 상호작용하기 위해, 이를테면 컴퓨터(10A) 상에서 구동되는 GUI 또는 애플리케이션들을 시작하거나, 제어하거나, 또는 동작시키기 위해 사용될 수 있다. 예를 들어, 키보드 및/또는 터치패드는 사용자가 전자 디스플레이(18) 상에 디스플레이된 사용자 인터페이스 또는 애플리케이션 인터페이스를 내비게이팅하게 허용할 수 있다.
도 3은 전자 디바이스(10)의 일 실시예를 표현하는 핸드헬드 디바이스(10B)의 정면도를 도시한다. 핸드헬드 디바이스(10B)는, 예를 들어, 휴대용 폰, 미디어 플레이어, 개인용 데이터 오거나이저, 핸드헬드 게임 플랫폼, 또는 그러한 디바이스들의 임의의 조합을 표현할 수 있다. 예로서, 핸드헬드 디바이스(10B)는, 미국 캘리포니아 쿠퍼티노 소재의 애플 사로부터 입수가능한 아이팟(iPod®) 또는 아이폰(iPhone®) 중 일 모델일 수 있다. 핸드헬드 디바이스(10B)는, 물리적 손상으로부터 내부 컴포넌트들을 보호하고 전자기 간섭으로부터 그 컴포넌트들을 차폐시키기 위한 인클로저(36)를 포함할 수 있다. 인클로저(36)는 전자 디스플레이(18)를 에워쌀 수 있다. I/O 인터페이스들(24)은 인클로저(36)를 통해 개방될 수 있으며, 예를 들어, 애플 사에 의해 제공되는 라이트닝 커넥터, 유니버셜 서비스 버스(universal service bus: USB), 또는 다른 유사한 커넥터 및 프로토콜과 같은 표준 커넥터 및 프로토콜을 사용하여 충전 및/또는 콘텐츠 조작을 위한 하드 와이어드(hard wired) 연결에 대한 I/O 포트를 포함할 수 있다.
사용자 입력 구조체들(22)은 전자 디스플레이(18)와 조합되어 사용자가 핸드헬드 디바이스(10B)를 제어하게 허용할 수 있다. 예를 들어, 입력 구조체들(22)은 핸드헬드 디바이스(10B)를 활성화시키거나 비활성화시키고, 사용자 인터페이스를 홈 스크린, 사용자-구성가능한 애플리케이션 스크린으로 네비게이팅하고, 그리고/또는 핸드헬드 디바이스(10B)의 음성-인식 특징을 활성화시킬 수 있다. 다른 입력 구조체들(22)은 볼륨 제어를 제공할 수 있거나, 또는 진동 및 벨소리 모드들 사이에서 토글링할 수 있다. 입력 구조체들(22)은 또한, 다양한 음성 관련 특징들을 위해 사용자의 음성을 획득할 수 있는 마이크로폰, 및 오디오 재생 및/또는 소정의 전화 기능들을 가능하게 할 수 있는 스피커를 포함할 수 있다. 입력 구조체들(22)은 또한, 외부 스피커들 및/또는 헤드폰들로의 연결을 제공할 수 있는 헤드폰 입력을 포함할 수 있다.
도 4는 전자 디바이스(10)의 다른 실시예를 표현하는 다른 핸드헬드 디바이스(10C)의 정면도를 도시한다. 핸드헬드 디바이스(10C)는, 예를 들어, 태블릿 컴퓨터 또는 휴대용 컴퓨팅 디바이스를 표현할 수 있다. 예로서, 핸드헬드 디바이스(10C)는, 예를 들어, 캘리포니아 쿠퍼티노 소재의 애플 사부터 입수가능한 아이패드(iPad®)의 일 모델일 수 있는 전자 디바이스(10)의 태블릿-사이즈 실시예일 수 있다.
도 5로 넘어가서, 컴퓨터(10D)는 도 1의 전자 디바이스(10)의 다른 실시예를 표현할 수 있다. 컴퓨터(10D)는 데스크톱 컴퓨터, 서버, 또는 노트북 컴퓨터와 같은 임의의 컴퓨터일 수 있지만, 또한, 독립형 미디어 플레이어 또는 비디오 게이밍 머신일 수 있다. 예로서, 컴퓨터(10D)는 애플 사에 의한 아이맥(iMac®), 맥북(MacBook®), 또는 다른 유사한 디바이스일 수 있다. 컴퓨터(10D)가 또한 다른 제조사에 의한 개인용 컴퓨터(PC)를 표현할 수 있다는 것에 유의해야 한다. 유사한 인클로저(36)가 전자 디스플레이(18)와 같은 컴퓨터(10D)의 내부 컴포넌트들을 보호하고 둘러싸기 위해 제공될 수 있다. 소정의 실시예들에서, 컴퓨터(10D)의 사용자는, 컴퓨터(10D)에 연결될 수 있는 입력 구조체들(22A 또는 22B)(예를 들어, 키보드 및 마우스)과 같은 다양한 주변기기 입력 디바이스들을 사용하여 컴퓨터(10D)와 상호작용할 수 있다.
유사하게, 도 6은, 본 명세서에 설명된 기법들을 사용하여 동작하도록 구성될 수 있는 도 1의 전자 디바이스(10)의 다른 실시예를 표현하는 웨어러블 전자 디바이스(10E)를 도시한다. 예로서, 손목밴드(43)를 포함할 수 있는 웨어러블 전자 디바이스(10E)는 애플 사에 의한 애플워치(Apple Watch®)일 수 있다. 그러나, 다른 실시예들에서, 웨어러블 전자 디바이스(10E)는, 예를 들어, 웨어러블 운동 모니터링 디바이스(예를 들어, 만보기, 가속도계, 심박수 모니터) 또는 다른 제조사에 의한 다른 디바이스와 같은 임의의 웨어러블 전자 디바이스를 포함할 수 있다. 웨어러블 전자 디바이스(10E)의 전자 디스플레이(18)는 터치 스크린 디스플레이(18)(예를 들어, LCD, OLED 디스플레이, 능동형 매트릭스 유기 발광 다이오드(AMOLED) 디스플레이 등)뿐만 아니라 입력 구조체들(22)을 포함할 수 있으며, 이들은 사용자들이 웨어러블 전자 디바이스(10E)의 사용자 인터페이스와 상호작용하게 허용할 수 있다.
도 7은 본 개시내용의 일 실시예에 따른, 디스플레이 감지 및 보상을 위한 시스템(50)의 블록도이다. 시스템(50)은, 이미지 보정 회로부(52)를 포함하는 프로세서 코어 컴플렉스(12)를 포함한다. 이미지 보정 회로부(52)는 이미지 데이터(54)를 수신할 수 있고, (예를 들어, 가시적 이상들(anomalies)을 감소시킴으로써) 프로세스 불균일성 온도 기울기들, 디스플레이(18)의 에이징, 및/또는 디스플레이(18)에 걸친 다른 인자들에 적어도 부분적으로 기초하는 그리고 이들에 의해 유발되는 디스플레이(18)의 불균일성을 보상하여 디스플레이(18)의 성능을 증가시킬 수 있다. 디스플레이(18) 내의 픽셀들의 불균일성은 동일한 유형의 디바이스들(예를 들어, 2개의 유사한 폰들, 태블릿들, 웨어러블 디바이스들 등) 사이에서, (예를 들어, 디스플레이(18)의 픽셀들 또는 다른 컴포넌트들의 에이징 및/또는 열화로 인해) 시간 및 사용량에 걸쳐, 그리고/또는 온도들에 대해서뿐만 아니라 부가적인 인자들에 응답하여 변할 수 있다.
예시된 바와 같이, 시스템(50)은, 예를 들어, 디스플레이(18)의 픽셀들 또는 다른 컴포넌트들의 에이징 및/또는 열화로 인한, 디스플레이(18) 내의 픽셀들의 불균일성을 결정하거나 또는 결정하는 것을 용이하게 할 수 있는 에이징/온도 결정 회로부(56)를 포함한다. 에이징/온도 결정 회로부(56)는 또한, 예를 들어, 온도로 인한, 디스플레이(18) 내의 픽셀들의 불균일성을 결정하거나 또는 결정하는 것을 용이하게 할 수 있다.
이미지 보정 회로부(52)는 (디스플레이(18) 내의 픽셀들의 불균일성이 이미지 보정 회로부(52)에 의해 보상되었거나 보상되지 않았던) 이미지 데이터(54)를 디스플레이(18)의 드라이버 집적 회로(60)의 아날로그-디지털 변환기(58)로 전송할 수 있다. 아날로그-디지털 변환 변환기(58)는 이미지 데이터(54)가 아날로그 포맷으로 있을 때 그 이미지 데이터(54)를 디지털화할 수 있다. 드라이버 집적 회로(60)는 디스플레이 패널(61)의 게이트 라인들에 걸쳐 신호들을 전송하여, 픽셀(63)을 포함하는 디스플레이 패널(61)의 활성 어레이(62)의 픽셀들의 행(row)이 활성화되게 해서, 활성화되게 하고 프로그래밍가능하게 되게 할 수 있는데, 그 포인트에서 드라이버 집적 회로(68)는 특정 그레이 레벨(예를 들어, 개별 픽셀 밝기)을 디스플레이하기 위해, 픽셀(63)을 포함하는 픽셀들을 프로그래밍하도록 데이터 라인들에 걸쳐 이미지 데이터(54)를 송신할 수 있다. 상이한 컬러들의 상이한 픽셀들에 이미지 데이터(54)를 공급하여 상이한 그레이 레벨들을 디스플레이함으로써, 풀 컬러 이미지들이 디스플레이 패널(61)의 활성 어레이(62)의 픽셀들 내에 프로그래밍될 수 있다.
드라이버 집적 회로(60)는 또한 게이트 라인들에 걸쳐 신호를 전송하여, 픽셀(65)을 포함하는 디스플레이 패널(61)의 기준 어레이(64)의 픽셀들의 행이 활성화되게 하고 프로그래밍가능하게 되게 할 수 있다. 기준 어레이(64)는 전자 디바이스(10)의 사용자에게 보이지 않을 수 있다. 예를 들어, 기준 어레이(64)는 뷰로부터 기준 어레이(64)의 시야를 차단하는 불투명 구조체 또는 재료(예를 들어, 흑색 재료)에 의해 덮일 수 있다. 일부 실시예들에서, 기준 어레이(64)는 전자 디바이스(10)의 에지 또는 후방 측 둘레를 감쌀 수 있어서, 그것이 뷰로부터 숨겨지게 한다. 드라이버 집적 회로(60)는 또한, 데이터 입력(예를 들어, 이미지 데이터(54))에 대한 픽셀들의 응답의 아날로그 감지를 수행하기 위해 감지 아날로그 프론트 엔드(analog front end)(AFE)(66)를 포함할 수 있다. 일부 실시예들에서, AFE(66)는 활성 어레이(62) 및 기준 어레이(64) 둘 모두에서의 감지를 위해 사용될 수 있다. 대안적인 또는 부가적인 실시예들에서, 활성 어레이(62)에서의 감지를 위해 사용되는 적어도 제1 AFE, 및 기준 어레이(64)에서의 감지를 위해 사용되는 적어도 제2 AFE가 존재할 수 있다.
프로세서 코어 컴플렉스(12)는 또한 감지 제어 신호들(68)을 전송하여 디스플레이(18)로 하여금 디스플레이 패널 감지를 수행하게 할 수 있다. 이에 응답하여, 디스플레이(18)는, 디스플레이(18)의 동작 변동들에 관한 디지털 정보를 표현하는 디스플레이 감지 피드백(70)을 전송할 수 있다. 디스플레이 감지 피드백(70)은 에이징/온도 결정 회로부(56)에 입력되고, 임의의 적합한 형태를 취할 수 있다. 에이징/온도 결정 회로부(56)의 출력은 임의의 적합한 형태를 취하며, 이미지 데이터(54)에 적용될 때, 디스플레이(18)의 동작 변화들(예를 들어, 동작 불균일성 또는 디스플레이(18)에 대한 전역 변화들을 초래함)을 적절히 보상하는 보상 값으로 이미지 보정 회로부(52)에 의해 변환될 수 있다. 이는 이미지 데이터(54)의 더 큰 충실도를 초래하여, 그렇지 않으면 디스플레이(18)의 동작 변동들로 인해 발생할 시각적 아티팩트들을 감소시키거나 제거할 수 있다. 일부 실시예들에서, 프로세서 코어 컴플렉스(12)는 드라이버 집적 회로(60)의 부분이고, 그러므로, 디스플레이(18)의 부분일 수 있다.
도 8은 본 개시내용의 일 실시예에 따른, 도 7의 시스템(50)을 사용하는 디스플레이 감지 및 보상을 위한 방법(80)을 예시한 흐름도이다. 방법(80)은, 디스플레이(18)의 동작 변동들을 감지하고 동작 변동들을 보상할 수 있는 임의의 적합한 디바이스, 이를테면 디스플레이(18) 및/또는 프로세서 코어 컴플렉스(12)에 의해 수행될 수 있다.
디스플레이(18)는 디스플레이(18) 자체의 동작 변동들을 감지한다(프로세스 블록(82)). 특히, 프로세서 코어 컴플렉스(12)는 디스플레이(18)에 하나 이상의 명령어들(예를 들어, 감지 제어 신호들(68))을 전송할 수 있다. 명령어들은 디스플레이(18)로 하여금 디스플레이 패널 감지를 수행하게 할 수 있다. 동작 변동들은, 프로세스 불균일성 온도 기울기들, 디스플레이(18)의 에이징 등과 같은, 디스플레이(18)에서의 불균일성을 유발하는 임의의 적합한 변동들을 포함할 수 있다.
이어서, 프로세서 코어 컴플렉스(12)는 동작 변동들에 적어도 부분적으로 기초하여 디스플레이(18)를 조정한다(프로세스 블록(84)). 예를 들어, 프로세서 코어 컴플렉스(12)는, 감지 제어 신호들(68)을 수신하는 것에 응답하여 디스플레이(18)로부터 동작 변동들에 관한 디지털 정보를 표현하는 디스플레이 감지 피드백(70)을 수신할 수 있다. 디스플레이 감지 피드백(70)은 에이징/온도 결정 회로부(56)에 입력되고, 임의의 적합한 형태를 취할 수 있다. 에이징/온도 결정 회로부(56)의 출력은 임의의 적합한 형태를 취하고, 이미지 보정 회로부(52)에 의해 보상 값으로 변환될 수 있다. 예를 들어, 프로세서 코어 컴플렉스(12)는 보상 값을 이미지 데이터(54)에 적용할 수 있고, 이 이미지 데이터는 이어서 디스플레이(18)로 전송될 수 있다. 이러한 방식으로, 프로세서 코어 컴플렉스(12)는 (예를 들어, 가시적 이상들을 감소시킴으로써) 디스플레이(18)의 성능을 증가시키기 위해 방법(80)을 적어도 부분적으로 수행할 수 있다.
기준 어레이
위에서 설명된 픽셀들(65)(및 63)은, 픽셀들이 픽셀들(63, 65)에서 전류들로 변환되는 전압 입력들을 조정함으로써 제어되도록 하는 전압-구동 픽셀들, 및/또는 전류-구동 픽셀들일 수 있다. 즉, 픽셀들(63, 65)은 전류 입력을 직접 조정함으로써 제어되지 않을 수 있다. 대신에, 픽셀들(63, 65)은, 일부 특정 전압 값들을 픽셀들(63, 65)에 제공하고 입력 전압으로부터 전류가 픽셀들(63, 65)에서 생성되게 허용함으로써 전류 입력을 간접적으로 조정하는 것에 의해 제어될 수 있다. 실제로, 각각의 픽셀(65)의 휘도는 픽셀(65)에 제공되는 전류에 직접 관련된다. 각각의 픽셀(65)에 제공되는 전류는 픽셀(65)에 대한 전압 입력들에 의존하고, 온도와 같은 동작 변동들은 전압 입력들의 세트에 대해 픽셀(65)에 제공되는 전류를 변경시킬 수 있다. 그러므로, 각각의 픽셀(65)에 대한 전류-전압 관계(곡선으로 표현됨)를 더 정확하게 포착 또는 감지하는 것은 픽셀들(63, 65)이 이미지 데이터(54)를 더 정확하게 디스플레이할 수 있게 한다. 부가적인 또는 대안적인 실시예들에서, 픽셀들(63, 65)은 전류 입력을 직접 조정함으로써 제어될 수 있다.
따라서, 기준 어레이(64)는 각각의 픽셀(65)에 대한 전류-전압 관계를 더 정확하게 감지하기 위해 사용될 수 있다. 일부 실시예들에서, 기준 어레이(64)의 제어 회로부는 특정 휘도 설정을 유지하기 위해 전력 공급부(예를 들어, 픽셀(65)의 박막 트랜지스터(TFT)의 소스에 커플링된 ELVSS 전력 공급부) 전압 레벨 또는 전류 레벨을 제어할 수 있다. 기준 어레이 제어 회로부는 전력 공급 전압 레벨에 적어도 부분적으로 기초하여 전류-전압 곡선을 생성하고, 전류-전압 곡선에 적어도 부분적으로 기초하여 감마 탭 포인트들을 포착할 수 있다. 기준 어레이 제어 회로부는 감마 탭 포인트들에 대해 그레이 추적 또는 감마 보정을 수행하고 감마 탭 포인트들을 감마 디지털-아날로그 변환기(DAC)로 프로그래밍할 수 있다.
기준 어레이 제어 회로부는 활성 어레이(62)에 대한 ELVSS 전력 공급부와 별개인 ELVSS 전력 공급부를 가짐으로써 각각의 픽셀(65)에 대한 전류-전압 관계를 더 정확하게 감지할 수 있다. 부가적으로, 반드시 모든 실시예들이 아니라 일부 실시예들에서, 기준 어레이 제어 회로부는, 각각의 밝기 설정에 대한 ELVSS 전압 레벨 또는 전류 레벨을 감지, 생성, 및 사용하는 대신에, 밝기 설정들의 전체 범위에 걸쳐 고정된 ELVSS 전압 레벨 또는 전류 레벨(이들은 소정의 온도로 설정될 수 있음)을 사용할 수 있다. 기준 어레이(64)의 감지 회로는, ELVSS 전압 레벨과 연관된 전류-전압 관계 또는 곡선을 결정하는 데 사용될 수 있는 전류 및 전압 값들의 세트를 결정하기 위해 픽셀(65)의 다이오드에 걸친 전류(예를 들어, 강제 전압 감지 전류(force voltage sense current))를 감지하도록 전압을 인가할 수 있다. 이러한 방식으로, 기준 어레이 제어 회로부는 활성 어레이의 방출에 영향을 주지 않으면서 그의 ELVSS 전력 공급부(86)를 조정할 수 있게 할 수 있다. 부가적으로, 기준 어레이(64)는 (각각의 밝기 조정 이전에 감지 동작을 수행해야 하는 대신에) 더 신속하고, 거의 순시적인 밝기 조정을 가능하게 할 수 있다.
도 9는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이 패널(61)의 활성 어레이 서브시스템(71) 및 기준 어레이 서브시스템(73)을 예시한 도면이다. 기준 어레이 서브시스템(73)은 활성 어레이 서브시스템(71)의 ELVSS 전력 공급부(88)(예를 들어, 다른 상이한 캐소드)와 별개인 ELVSS 전력 공급부(86)(예를 들어, 캐소드)를 포함할 수 있다. 기준 어레이(64)는 픽셀들(65)의 임의의 적합한 수(예를 들어, 1 내지 1000개)의 열(column)들을 포함할 수 있다. 따라서, 기준 어레이 서브시스템(73)의 ELVSS 전력 공급부(86)는 활성 어레이(62)의 방출에 영향을 주지 않으면서 조정될 수 있다. 그러므로, 분리된 ELVSS 전력 공급부들(86, 88)은 저잡음 감지 방식들을 가능하게 할 수 있다.
기준 어레이 서브시스템(73)은 또한 픽셀(65)에 커플링된 기준 어레이 제어 회로부(89)를 포함할 수 있다. 기준 어레이 제어 회로부(89)는 기준 어레이(64)를 제어하는 데 사용되는 임의의 적합한 회로부, 이를테면 프로세싱 회로부, 감지 회로부(87) 등을 포함할 수 있다. 일부 실시예들에서, 기준 어레이 제어 회로부(89)는 기준 어레이(64) 외부의 제어 회로부, 이를테면 활성 어레이(62)의 제어 회로부, 프로세서 코어 컴플렉스(12) 등을 포함할 수 있다. 기준 어레이 감지 회로부(87)는 기준 어레이(64)의 동작 파라미터들, 이를테면 전압 측정치들, 전류 측정치들 등의 감지를 가능하게 할 수 있다. 기준 어레이 감지 회로부(87)는 기준 어레이(64)의 동작 파라미터들을 감지하는 데 사용되는 임의의 적합한 회로부, 이를테면 전압 센서들, 전류 센서들 등을 포함할 수 있다. 일부 실시예들에서, 기준 어레이 감지 회로부(87)는 기준 어레이 제어 회로부(89) 외부에 있을 수 있다. 일부 경우들에서, 기준 어레이 제어 회로부(89)는 도 7에 도시된 드라이버 집적 회로부(60)의 일부일 수 있다.
유사하게, 활성 어레이 서브시스템(71)은 또한 활성 어레이(62)를 제어하는 데 사용되는 픽셀(63)에 커플링된 제어 회로부(85)를 포함할 수 있다. 활성 어레이 제어 회로부(85)는 활성 어레이(62)를 제어하는 데 사용되는 임의의 적합한 회로부, 이를테면 프로세싱 회로부, 감지 회로부(83) 등을 포함할 수 있다. 예를 들어, 예시된 바와 같이, 활성 어레이 제어 회로부(85)는 전자 디스플레이(18)에서의 전압 열화를 보상하기 위해 사용되는 전류 보상 값들을 제한할 수 있는 전류 스텝 제한기 회로부(72)를 포함할 수 있다. 특히, 전류 스텝 제한기 회로부(72)는 (예를 들어, 디스플레이(18)의 뷰어가 전압 열화를 보상하는 것으로 인해 전류 값들의 변화를 인지하지 못할 수 있도록) 전류 보상 값들을 가시성 임계치 미만으로 제한하는 데 사용될 수 있다. 대안적인 또는 부가적인 실시예들에서, 기준 어레이 제어 회로부(89)는 전류 스텝 제한기 회로부(72)를 포함할 수 있다. 일부 실시예들에서, 활성 어레이 제어 회로부(85)는 활성 어레이(62) 외부의 제어 회로부, 이를테면 기준 어레이 제어 회로부(89), 프로세서 코어 컴플렉스(12) 등을 포함할 수 있다. 활성 어레이 감지 회로부(83)는 활성 어레이(62)의 동작 파라미터들, 이를테면 전압 측정치들, 전류 측정치들 등의 감지를 가능하게 할 수 있다. 활성 어레이 감지 회로부(83)는 활성 어레이(62)의 동작 파라미터들을 감지하는 데 사용되는 임의의 적합한 회로부, 이를테면 전압 센서들, 전류 센서들 등을 포함할 수 있다. 일부 실시예들에서, 활성 어레이 감지 회로부(83)는 활성 어레이 제어 회로부(85) 외부에 있을 수 있다. 일부 경우들에서, 활성 어레이 제어 회로부(85)는 도 7에 도시된 드라이버 집적 회로부(60)의 일부일 수 있다.
도 10은 본 개시내용의 일 실시예에 따른, 도 7의 전자 디스플레이(18)에 대한 밝기 제어 방식(90)을 예시한 그래프이다. 밝기 제어 방식(90)은 디지털 밝기 제어 방식(92) 및 아날로그 밝기 제어 방식(94) 둘 모두를 사용할 수 있다. 특히, 밝기 제어 방식(90)은 (전체 밝기 범위(96)에 걸쳐) 아날로그 밝기 제어 방식(94)만을 사용하는 것을 회피할 수 있는데, 그 이유는, 그것이 낮은 등급 전류 레벨들(예를 들어, 98)로 하여금 거의 측정불가능한 전류 레벨들에 근접하게 할 수 있기 때문이다.
소정의 밝기 범위(100)의 경우, 밝기 제어 방식(90)은, 픽셀(65)에 입력되는 대응하는 전압의(예를 들어, 전류(102)를 초래하는 데이터 신호의) 일정한 듀티 사이클 또는 펄스 폭(104)을 유지하면서 픽셀(65)에 대한 전류(102)를 조정함으로써 픽셀(65)의 밝기를 제어하기 위해 아날로그 밝기 제어 방식(94)을 사용할 수 있다. 소정의 밝기 범위(100)는 데이터 전압 도메인 내에 있을 수 있다. 유리하게, 아날로그 밝기 제어 방식(94)을 사용하는 것은 픽셀(65)의 더 느린 에이징을 초래할 수 있다. (소정의 밝기 범위(100)와 비교할 때) 더 낮은 밝기 범위(101)의 경우, 밝기 제어 방식(90)은, 픽셀(65)의 밝기를 제어하기 위해 픽셀(65)에 입력되는 대응하는 전압의 듀티 사이클 또는 펄스 폭(108)을 조정하면서 정전류(106)를 유지하도록 디지털 밝기 제어 방식(92)을 사용할 수 있다. 유리하게, 디지털 밝기 제어 방식(92)은 (아날로그 밝기 제어 방식(94)과 비교할 때) 더 작은 전류 범위를 사용할 수 있으며, 더 낮은 바이어스 전력 사용량을 초래한다. 이러한 방식으로, 전류(103)가 낮은 등급 전류 레벨들에 대해 제어될 수 있도록 동작 전류(103)의 범위가 완화될 수 있다.
소정의 전자 디스플레이들은 밝기 설정을 제어하기 위해 ELVSS 전압 레벨을 조정할 수 있다. 그러나, ELVSS 전압 레벨이 조정될 때, 각각의 픽셀(65)에 대한 전류-전압 관계가 변화될 수 있다. 그러므로, (ELVSS 전압 레벨을 조정한 결과로서) 밝기 설정이 변화될 때마다, 소정의 전자 디스플레이들은 (눈에 보이는 변화들을 방지하기 위해 새로운 밝기 설정들 및 하나 이상의 중간 밝기 설정들 둘 모두에서) 각각의 픽셀(65)에 대한 전류-전압 관계(곡선으로 표현 및 저장될 수 있음)를 감지하거나 재스캔할 수 있다. 그 결과, 이들 전자 디스플레이들에 대한 밝기 설정을 변화시키는 것은 (예를 들어, 수십 초의 스케일로) 비효율적이고 느릴 수 있다.
이러한 시간-소모적인 프로세스를 회피하기 위해, 도 7의 기준 어레이(64)는 밝기 설정들의 전체 범위에 걸쳐 고정된 ELVSS 전압 레벨(이는 소정의 온도로 설정될 수 있음)을 사용할 수 있다. 그 결과, 각각의 픽셀(65)에 대한 전류-전압 관계 또는 곡선은 일정하게 유지될 수 있다(그리고 각각의 밝기 설정 및 중간 밝기 설정들에 대한 별개의 전류-전압 관계 또는 곡선을 재스캔하는 것이 회피될 수 있다). 일부 실시예들에서, 기준 어레이 제어 회로부(89)는 상이한 온도들에 대해 ELVSS 전압 레벨을 조정할 수 있다.
도 11은 본 개시내용의 일 실시예에 따른, 도 7의 전자 디스플레이(18)에 대한 고정된 ELVSS 전압 레벨을 사용한 전류-전압 곡선(110)의 그래프이다. 전류(예를 들어, IDiode)는 픽셀(65)의 다이오드(예를 들어, LED)에 제공될 수 있고, 전압(VData)은 픽셀(65)의 TFT의 게이트에 제공될 수 있다. 전류-전압 곡선(110)은 기준 어레이(64)를 통해 제공되는 전류 및 전압 값들의 세트에 적어도 부분적으로 기초할 수 있다. 부가적으로, 전류-전압 곡선(110)은 또한 기준 어레이(64)를 통해 제공되는 전류 및 전압 값들의 세트의 보간 및/또는 외삽을 포함할 수 있다. 전류-전압 곡선(110)은 각각의 밝기 설정의 그레이 레벨들(G0 내지 G255)과 연관될 수 있다. 예를 들어, 전류-전압 곡선(110)의 제1 부분(112)은 픽셀(65)의 제1 밝기 설정(예를 들어, 50 니트)에 대한 (예를 들어, 최소 그레이 레벨 1(G1)로부터 최대 그레이 레벨 255(G255)까지의) 그레이 레벨들의 범위에 대응할 수 있다. 전류-전압 곡선(110)의 제2 부분(114)은 픽셀(65)의 제2 밝기 설정(예를 들어, 150 니트)에 대한 그레이 레벨들의 범위에 대응할 수 있다.
일단 전류-전압 곡선(110)이 포착되었거나 실현되었다면, 임의의 밝기 설정에 대해, 데이터는 연관된 감마 값을 순간적으로 업데이트하기 위해 전류-전압 곡선(110)으로부터 생성될 수 있다. 그러므로, 밝기 설정의 변화에 대한 전자 디스플레이의 응답은 새로운 전류-전압 관계 또는 곡선을 재스캔하는 것을 회피함으로써 실질적으로 개선될 수 있다.
사용되는 보간 기법은 전류 및 전압 값들의 세트를 곡선으로서 표현하는 임의의 적합한 기법, 이를테면 로그 공간 스플라인(spline), 선형 스플라인, 지수 등일 수 있다. 픽셀 전류는 많은(예를 들어, 6 내지 8) 자릿수(order of magnitude)의 범위를 포함할 수 있고, 전류 및 전압 값들의 세트는 제한된 수(예를 들어, 5 내지 14개)의 전류 및 전압 값 쌍들을 포함할 수 있다. 로그 공간 스플라인 보간은 몇몇 값 쌍들로부터 감마 생성을 위한 적합하게 효과적인 보간 기법의 일 예이다. 특히, 로그 공간 스플라인 보간을 사용하는 것은 다양한 온도들에 걸쳐 상당히 작은 에러(예를 들어, 0 내지 12%, 8 내지 10% 등)를 초래한다. 예를 들어, 보간은 다음과 같이 표현될 수 있다:
Figure pat00001
수학식 1은 픽셀(65)의 밝기 설정들에 걸쳐 각각의 그레이 전압(G1 내지 G255)을 제공하기 위해 전류 및 전압 값 쌍들의 8 내지 10 세트를 보간하는 것을 가능하게 할 수 있다.
일부 실시예들에서, 제2 전력 공급부(예를 들어, 픽셀(65)의 TFT의 드레인에 커플링된 ELVDD 전력 공급부)은 전력 절감들을 증가시키도록 조정될 수 있다. ELVSS 전력 공급부는 픽셀(65)의 (LED에 대한) 다이오드 전류를 공급하지만, 픽셀(65)에 바이어스 전류를 공급하지 않을 수 있다. 그러나, ELVDD 전력 공급부는 다이오드 전류 및 바이어스 전류 둘 모두를 픽셀(65)에 공급할 수 있다. 그러므로, (ELVDD 전력 공급부에 의해 제공되는 픽셀(65)에 대한 전류가 감소될 수 있도록) 가변 ELVDD 전압 레벨을 픽셀(65)에 공급하면서 일정한 ELVSS 전압 레벨을 유지하는 것은 픽셀(65)을 동작시킬 때 전력 절감들을 가능하게 할 수 있다.
도 12는 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이(64)를 사용하여 전압 열화를 보상하기 위한 방법(130)의 흐름도이다. 방법(130)은, 온도 변화를 결정하고, ELVSS 전압 레벨을 설정하고, 전류 및 전압 값들을 결정하고, 전류-전압 곡선을 생성하고, 감마 탭 포인트들의 세트를 결정하며, 그레이 추적 보정을 수행할 수 있는 임의의 적합한 디바이스 또는 디바이스들의 조합에 의해 수행될 수 있다. 방법(130)이 특정 시퀀스의 단계들을 사용하여 설명되지만, 본 개시내용은 설명된 단계들이 예시된 시퀀스와 상이한 시퀀스들로 수행될 수 있고, 소정의 설명된 단계들이 함께 수행되지 않거나 스킵될 수 있다는 것을 고려한다는 것이 이해되어야 한다. 일부 실시예들에서, 방법(130)의 단계들 중 적어도 일부는 아래에서 설명되는 바와 같이 기준 어레이 제어 회로부(89)에 의해 수행될 수 있다. 그러나, 활성 어레이(62)의 제어 회로부, 프로세서 코어 컴플렉스(12) 등과 같은 임의의 적합한 디바이스 또는 디바이스들의 조합이 방법(130)을 수행하는 것으로 고려된다는 것이 이해되어야 한다.
기준 어레이 제어 회로부(89)는 온도 변화가 존재하는지 여부를 결정할 수 있다(결정 블록(132)). 온도 변화는 주변 온도의 변화들, 전자 디바이스(10)의 동작 등의 결과일 수 있다. 일부 실시예들에서, 기준 어레이 제어 회로부(89)는 온도 변화를 임계 온도 변화와 비교함으로써 온도 변화가 존재한다고 결정할 수 있다.
온도 변화가 존재하지 않으면, 기준 어레이 제어 회로부(89)는 결정 블록(132)으로 복귀할 수 있다. 온도 변화가 존재하면, 기준 어레이 제어 회로부(89)는 ELVSS 전압 레벨을 설정 또는 결정할 수 있다(프로세스 블록(134)). 특히, 기준 어레이 제어 회로부(89)는 목표 전류가 목표 전압을 통해 픽셀(65)에 제공될 때까지 일련의 상이한 ELVSS 전압 레벨들을 통해 반복될 수 있다. 예를 들어, ELVSS 전압 레벨은 목표 밝기 설정(예를 들어, 피크 밝기 설정, 150 니트 등)에 대한 피크 전류(예를 들어, G255의 피크 그레이 레벨에 대응하는 I255)가 목표 전압(예를 들어, V255)을 사용하여 제공되도록 설정될 수 있다.
기준 어레이 제어 회로부(89)는 ELVSS 전압 레벨과 연관된 전류 및 전압 값들의 세트를 결정할 수 있다(프로세스 블록(136)). 구체적으로, 기준 어레이 제어 회로부(89)는 픽셀(65)에 제공된 전압들(예를 들어, VData)에 적어도 부분적으로 기초하여 픽셀(65)의 LED에 제공된 전류 값들의 수(예를 들어, 6 내지 14)를 측정할 수 있다.
이어서, 기준 어레이 제어 회로부(89)는 전류 및 전압 값들의 세트에 적어도 부분적으로 기초하여 전류-전압 관계 또는 곡선(110)을 생성할 수 있다(프로세스 블록(138)). 즉, 기준 어레이 제어 회로부(89)는 전류 및 전압 값들의 세트를 사용하여 전류-전압 관계 또는 곡선(110)을 보간 및/또는 외삽할 수 있다. 일부 실시예들에서, 로그 공간 스플라인 보간 기법이 사용될 수 있다.
기준 어레이 제어 회로부(89)는 픽셀(65)의 하나 이상의 밝기 설정들에 대한 전류-전압 관계 또는 곡선(110)의 일부를 결정할 수 있다. 전류-전압 곡선(110)의 일부에 적어도 부분적으로 기초하여, 기준 어레이 제어 회로부(89)는 감마 탭 포인트들의 세트를 결정할 수 있다(프로세스 블록(140)). 일부 실시예들에서, 감마 탭 포인트들의 세트는 개개의 그레이 레벨들을 생성하기 위해 맵핑 및 사용될 수 있다.
이어서, 기준 어레이 제어 회로부(89)는 시스템 온 칩(SoC) 및/또는 프로세서 코어 컴플렉스(12)와 같은 집적 회로를 사용하여 감마 탭 포인트들에 대해 그레이 추적 또는 감마 보정을 수행할 수 있다(프로세스 블록(142)). 예를 들어, 프로세서 코어 컴플렉스(12)의 이미지 보정 회로부(52)는 감마 탭 포인트들에 대해 그레이 추적 또는 감마 보정을 수행할 수 있다.
활성 어레이(64)는 감마 탭 포인트들에 적어도 부분적으로 기초하여 이미지 데이터를 디스플레이할 수 있다(프로세스 블록(144)). 특히, 활성 어레이(64)는 감마 탭 포인트들에 의해 제공되거나 정의된 바와 같은 그레이 레벨들에 대응하는 데이터 전압들을 사용하여 이미지 데이터의 그레이 레벨들을 디스플레이할 수 있다. 일부 실시예들에서, 활성 어레이 제어 회로부(85)의 전류 스텝 제한기 회로부(72)는 데이터 전압들을 제공하는 데 사용되는 전류 보상 값들을 제한할 수 있다. 특히, 전류 스텝 제한기 회로부(72)는 데이터 전압들을 제공하는 전류 보상 값들을 가시성 임계치 미만으로 제한하는 데 사용될 수 있다. 가시성 임계치는, (전류 보상 값들을 적용하기 전에 데이터 전압들을 사용하여 이미지 데이터의 그레이 레벨들을 디스플레이하는 것과 비교하여) 데이터 전압들에 인가될 때 디스플레이(18)의 뷰어가 인지하지 못할 수 있는 전류 값 변화에 대응할 수 있다. 이러한 방식으로, 뷰어는 적용된 보상을 의식할 수 없어서, 디스플레이(18)의 전체 뷰잉 경험을 개선시킨다.
이어서, 다른 온도 변화가 존재한다면, 방법(130)이 반복될 수 있다. 이러한 방식으로, 기준 어레이 제어 회로부(89)는 전자 디스플레이(18)에서의 전압 열화를 보상할 수 있다.
도 13은 본 개시내용의 일 실시예에 따른, 온도 변화에 응답하여 ELVSS 전압 레벨(예를 들어, VSS(150))을 설정하는 데 사용되는 도 7의 기준 어레이(64)의 컴포넌트들의 블록도를 예시한다. 아날로그-디지털 변환기(ADC)(152)는 픽셀(65)의 다이오드(156)(예를 들어, LED 또는 OLED)에 제공된 아날로그 전류(IDiode)(154)를 감지 또는 수신하고, 아날로그 전류(IDiode)(154)를 디지털 신호(158)로 변환할 수 있다.
이어서, 비교 회로(160)는 디지털 전류 신호(158)와 기준 전류(IRef)(162) 사이의 차이와 연관된 차이 신호(164)를 생성하기 위해 디지털 전류 신호(158)를 기준 전류(IRef)(162)와 비교한다. 기준 전류(IRef)(162)는, 예를 들어 (온도 변화 이전에) ELVSS 전압 레벨이 이전에 설정되었던 이전의 온도에서 목표 밝기 설정(예를 들어, 150 니트)로 목표 그레이 레벨(예를 들어, G255의 피크 그레이 레벨)을 생성하는 데 사용되는 목표 데이터 전압과 연관된 전류(예를 들어, I255)일 수 있다.
ELVSS 전압 레벨 검색 회로부(166)는 차이 신호(164)를 수신하며, 목표 데이터 전압이 인가될 때 목표 밝기 설정으로 기준 전류(162)(및 그에 따른 목표 그레이 레벨)를 생성하는 ELVSS 전압 레벨을 결정할 수 있다. 이진 검색 방법, 스텝 검색 방법 등과 같은 임의의 적합한 검색 방법이 ELVSS 전압 레벨을 결정하는 데 사용될 수 있다.
ELVSS 전압 레벨 검색 회로부(166)는 디지털-아날로그 변환기(DAC)(170)에 의해 수신될 수 있는 디지털 ELVSS 전압 레벨 신호(168)를 생성할 수 있다. DAC(170)는 디지털 ELVSS 전압 레벨 신호(168)를 아날로그 포맷으로 변환하고 결과(172)를 버퍼(174)로 전송하여, 버퍼링된 아날로그 ELVSS 전압 레벨 신호(176)를 생성할 수 있다. 버퍼링된 아날로그 ELVSS 전압 레벨 신호(176)는 새로운 소스 전압을 제공하기 위해 기준 어레이(64)의 픽셀(65) 및/또는 활성 어레이(62)의 픽셀(63)로 전송될 수 있다.
도 14는 본 개시내용의 일 실시예에 따른, 온도 변화로부터 생성되는 전류-전압 곡선들을 예시한 그래프이다. 제1 전류-전압 곡선(190)은 이전의 온도로 설정된 제1 ELVSS 전압 레벨(192)과 연관된다. 제1 전류-전압 곡선(190)은 (목표 밝기 설정에서) G1 내지 G255의 그레이 레벨들을 생성하는 것에 대응하는 제1 VG1(194) 내지 제1 VG255(196)의 제1 데이터 전압 레벨들을 생성하는 데 사용될 수 있다. 그레이 레벨 G255를 생성하기 위해, 제1 데이터 전압 레벨 VG255(196)를 공급하는 것은 다이오드(156)에 전류 레벨 IG255(197)를 제공하는 것을 초래한다.
온도 변화 이후, 제1 전류-전압 곡선(190)은 제2 전류-전압 곡선(198)으로 이동되는 반면, ELVSS 전압 레벨은 제1 ELVSS 전압 레벨(192)에서 유지된다. 제1 전류-전압 곡선(190)이 온도 변화로 인해 이동되기 때문에, 데이터 전압 레벨들이 그에 따라 변화된다. 특히, 제1 VG1(194)은 제2 VG1'(200)로 이동되고, 제1 VG255(196)는 제2 VG255'(202)로 이동된다.
도 15는 본 개시내용의 일 실시예에 따른, 목표 데이터 전압이 인가될 때 도 7의 기준 어레이(64)의 ELVSS 전압 레벨 검색 회로부(166)가 목표 밝기 설정의 목표 그레이 레벨과 연관된 목표 전류(예를 들어, 기준 전류(162))를 생성하는 ELVSS 전압 레벨을 결정하는 것을 예시한 그래프이다. 제1 ELVSS 전압 레벨(192)은 이전의 온도로 설정되었고, 전류-전압 곡선(198)을 생성하는 데 사용되었으며, 그 곡선은 온도의 변화로 인해 목표 전압(예를 들어, VG255(196))을 공급할 때 목표 전류(예를 들어, 그레이 레벨 G255를 생성하는 것과 연관된 IG255(198))를 더 이상 생성하지 않는다.
검색 방법은 제2 전류-전압 곡선(206)을 생성하는 데 사용될 수 있는 제2 ELVSS 전압 레벨(204)을 결정할 수 있다. 그러나, 예시된 바와 같이, V255(196)의 목표 전압이 공급될 때, 결과적인 전류는 그레이 레벨 G255를 생성하는 것과 연관된 목표 전류 IG255(198)가 아니다. 검색 방법은 제3 전류-전압 곡선(210)을 생성하는 데 사용될 수 있는 제3 ELVSS 전압 레벨(208)을 결정할 수 있다. 제2 ELVSS 전압 레벨(204)과 마찬가지로, V255(196)의 목표 전압이 공급될 때, 제3 ELVSS 전압 레벨(208)과 연관된 결과적인 전류는 목표 전류 IG255(198)가 아니다. 검색 방법은 또한 제4 전류-전압 곡선(214)을 생성하는 데 사용될 수 있는 제4 ELVSS 전압 레벨(ELVSS')(212)을 결정할 수 있다. 예시된 바와 같이, V255(196)의 목표 전압이 공급될 때, 제4 ELVSS 전압 레벨(212)과 연관된 결과적인 전류는 목표 전류 IG255(198)이다. 검색 방법은 이진 검색 방법, 스텝 검색 방법 등과 같은 임의의 적합한 검색 방법일 수 있다.
도 16은 본 개시내용의 일 실시예에 따른, 온도 변화 이후 ELVSS 전압 레벨(ELVSS')(212)을 설정하는 것으로부터 생성된 전류-전압 곡선(214)과 온도 변화 전에 이전의 ELVSS 전압 레벨(192)로부터 생성된 이전의 전류-전압 곡선(190)을 비교하는 그래프이다. 예시된 바와 같이, V255(196)의 목표 전압이 공급될 때, 온도 변화 전에 이전의 전류-전압 곡선(190)과 연관된 결과적인 전류 및 온도 변화 이후 전류-전압 곡선(214)과 연관된 결과적인 전류 둘 모두는 목표 전류 IG255(198)이다.
도 17은 본 개시내용의 일 실시예에 따른, 목표 전압(예를 들어, V255(196))이 공급될 때 온도 변화 이후 도 7의 전자 디스플레이(18)의 픽셀(65)에 목표 전류(예를 들어, IG255(198))를 제공하는 ELVSS 전압 레벨을 결정하기 위한 방법(220)의 흐름도이다. 방법(220)은, 다이오드 전류, 및 목표 다이오드 전류를 공급하는 ELVSS 전압 레벨을 결정하고 ELVSS 전압 레벨을 인가할 수 있는 임의의 적합한 디바이스 또는 디바이스들의 조합에 의해 수행될 수 있다. 방법(220)이 특정 시퀀스의 단계들을 사용하여 설명되지만, 본 개시내용은 설명된 단계들이 예시된 시퀀스와 상이한 시퀀스들로 수행될 수 있고, 소정의 설명된 단계들이 함께 수행되지 않거나 스킵될 수 있다는 것을 고려한다는 것이 이해되어야 한다. 일부 실시예들에서, 방법(220)의 단계들 중 적어도 일부는 아래에서 설명되는 바와 같이 기준 어레이 제어 회로부(89)에 의해 수행될 수 있다. 그러나, 활성 어레이(62)의 제어 회로부, 프로세서 코어 컴플렉스(12) 등과 같은 임의의 적합한 디바이스 또는 디바이스들의 조합이 방법(220)을 수행하는 것으로 고려된다는 것이 이해되어야 한다.
기준 어레이 제어 회로부(89)는 이전의 ELVSS 전압 레벨을 수신할 수 있다(프로세스 블록(222)). 이전의 ELVSS 전압 레벨은 이전의 온도에 대하여 기준 어레이 제어 회로부(89)에 의해 설정되었을 수 있다.
일부 실시예들에서, 기준 어레이 제어 회로부(89)는 픽셀의 온도 특성들에 적어도 부분적으로 기초하여 검색 범위를 추정할 수 있다. 즉, 기준 어레이 제어 회로부(89)는 픽셀(65)과 연관된 온도를 수신하며, 온도에 적어도 부분적으로 기초하여 ELVSS 전압 레벨이 설정될 수 있는 전압 범위를 추정할 수 있다.
이어서, 기준 어레이 제어 회로부(89)는 제1 다이오드 전류(예를 들어, 픽셀(65)에 제공된 전류)를 결정 또는 감지할 수 있다(프로세스 블록(224)). 특히, 제1 다이오드 전류는 다이오드(156)에 목표 전압 레벨을 제공한 결과일 수 있다. 목표 전압 레벨은 이전의 온도에서 다이오드(156)에 목표 전류 레벨을 제공하는 것을 초래했던, 다이오드(156)에 공급되었던 전압일 수 있다. 일부 실시예들에서, 목표 전압 레벨(예를 들어, V255)은 다이오드(156)가 피크 그레이 레벨(예를 들어, G255)을 방출하도록 피크 전류 레벨(예를 들어, I255)을 제공하는 것을 초래할 수 있다.
기준 어레이 제어 회로부(89)는 제1 다이오드 전류가 목표 다이오드 전류(예를 들어, Iref(162))와 동일한지 여부를 결정할 수 있다(결정 블록(226)). 비교 회로부(160)가 결정을 수행할 수 있다. 일부 실시예들에서, 목표 다이오드 전류는 다이오드(156)가 피크 그레이 레벨(예를 들어, G255)을 방출하도록 하는 피크 전류 레벨(예를 들어, IG255)일 수 있다.
그렇지 않으면, 기준 어레이 제어 회로부(89)는 다이오드(156)에 목표 다이오드 전류(예를 들어, Iref(162))를 공급하는 ELVSS 전압 레벨(예를 들어, 도 16에 도시된 바와 같은 ELVSS'(212))을 결정한다(프로세스 블록(228)). 예를 들어, ELVSS 전압 레벨은, 피크 그레이 레벨(예를 들어, G255)을 방출하는 다이오드(156)와 연관된 목표 전압 레벨(예를 들어, V255)이 인가될 때 피크 전류 레벨(예를 들어, I255)과 동일한 목표 다이오드 전류를 공급할 수 있다. 검색은 이진 검색 방법, 스텝 검색 방법 등을 사용하여 ELVSS 전압 레벨 검색 회로부(166)에 의해 수행될 수 있다.
기준 어레이 제어 회로부(89)가 프로세스 블록(228)에서 ELVSS 전압 레벨을 결정한 이후, 또는 제1 다이오드 전류가 결정 블록(226)에서 목표 다이오드 전류와 동일하면, 기준 어레이 제어 회로부(89)는 ELVSS 전압 레벨을 픽셀(65)에 인가한다(프로세스 블록(230)). 그러므로, 목표 다이오드 전류(예를 들어, 피크 전류 레벨(I255))는 (예를 들어, 목표 전압 레벨(예를 들어, V255)을 사용하여) 다이오드(156)에 인가되어, 다이오드(156)가 피크 그레이 레벨(예를 들어, G255)을 방출하는 것을 초래할 수 있다. 이러한 방식으로, 온도 변화 이후(예를 들어, 목표 전압이 공급될 때) 전자 디스플레이(18)의 픽셀(65)에 목표 전류를 제공하는 ELVSS 전압 레벨이 결정될 수 있다.
일단 ELVSS 전압 레벨(예를 들어, 도 16에 도시된 바와 같은 ELVSS'(212))이 결정되면, 기준 어레이 제어 회로부(89)는 전류 및 전압 값들의 세트를 결정할 수 있다. 도 18은 본 개시내용의 일 실시예에 따른, 전류 및 전압 값들의 세트를 결정하는 데 사용되는 도 7의 기준 어레이 제어 회로부(89)의 감지 회로(240)의 개략도이다. 감지 회로(240)는 강제 전압 감지 전류 기법을 구현하는 데 사용될 수 있어서, 감지 회로(240)는 데이터 전압 Vdata(242)을 인가하거나 강제하고, ELVSS 전압 레벨(246)에 대해 픽셀(65)의 다이오드(156)에 걸친 전류 Idiode(244)를 결정 또는 감지할 수 있다. 감지 회로(240)에 의해 제공되는 데이터 전압(242)은 감지 전압 Vsense(248)로 지칭될 수 있고, 결과적인 전류(244)는 감지된 전류 Isense(250)로 지칭될 수 있다. 유리하게, 감지 회로(240)는 하나의 전류 및 전압 값 쌍을 결정하기 위해 단일 감지 동작을 수행할 수 있으며, 동일한 기법이 오프-타임(off-time) 감지(예를 들어, 전자 디바이스(10)가 오프이거나 또는 그렇지 않으면 활성 사용 중에 있지 않는 동안의 감지)를 위해 수행될 수 있다.
감지 전압 Vsense(248)는 감지 전압 생성기(252)를 사용하여 결정될 수 있다. 도 19는 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이(64)를 사용하여 감지 동작을 수행하는 것을 예시한 그래프이다. 2개의 감지 동작들 사이의 온도 변화가 비교적 작을 수 있기 때문에(예를 들어, 대략 섭씨 5도 이하), (예를 들어, 온도 변화 전의) 이전의 전류-전압 곡선(260)과 (예를 들어, 온도 변화 후의) 현재의 전류-전압 곡선(262) 사이의 곡률의 변화가 또한 비교적 작을 수 있다. 그러므로, 감지 전압 생성기(252)는 이전의 전류-전압 곡선(260)으로부터 감지 전압들(예를 들어, Vsense(248))을 도출할 수 있다. 이전의 전류-전압 곡선(260)의 경우에서, 감지 전압 Vsense(248)는 목표 전류 Itarget(262)에 대응했다. 기준 어레이 제어 회로부(89)는 이전의 전류-전압 곡선(260)으로부터의 동일한 감지 전압 Vsense(248)를 사용하고, 다이오드(156)에 걸친 대응하는 전류(IDiode(244))를 결정 및/또는 측정할 수 있으며, 그 전류는 감지된 전류 Isense(250)이다. 이러한 방식으로, 기준 어레이 제어 회로부(89)는 전류-전압 곡선(262)을 보간하는 데 사용되는 전류 및 전압 값들의 세트를 결정하기 위해 감지 동작들을 수행할 수 있다.
도 20은 본 개시내용의 일 실시예에 따른, 전류 및 전압 값들의 세트(예를 들어, 272)로부터 보간된 전류-전압 곡선(270)의 부분들을 다양한 밝기 설정들과 연관시키는 것을 예시한 그래프이다. VG1(274)로부터 VDBV1(276)까지의 전류-전압 곡선(270)의 제1 부분은 제1 밝기 설정에 대응할 수 있다. VG1(274)은, 제1 밝기 설정으로 픽셀(65)에 공급될 때 그레이 레벨 1을 방출하는 전압 레벨에 대응할 수 있다. VG1(274)이 상이한 밝기 설정들(예를 들어, 50 니트 내지 150 니트)에 걸친 작은 범위(예를 들어, 대략 100 밀리볼트)의 변동을 포함할 수 있다는 것에 유의해야 한다. VG1(274)이 제1 밝기 설정을 사용하여 가장 낮은 그레이 레벨(G1)을 생성하는 전압과 연관될 수 있지만, VDBV1(276)은 제1 밝기 설정을 사용하여 가장 높은 그레이 레벨(G255)을 생성하는 전압과 연관될 수 있다. 일 예로서, 제1 밝기 설정은 50 니트일 수 있다.
VG1(274)로부터 VDBV2(278)까지의 전류-전압 곡선(270)의 제2 부분은 제2 밝기 설정에 대응할 수 있다. VG1(274)은 제2 밝기 설정을 사용하여 가장 낮은 그레이 레벨(G1)을 생성하는 전압과 연관될 수 있고, VDBV2(278)는 제2 밝기 설정을 사용하여 가장 높은 그레이 레벨(G255)을 생성하는 전압과 연관될 수 있다. 일 예로서, 제2 밝기 설정은 70 니트일 수 있다.
VG1(274)로부터 VDBV3(280)까지의 전류-전압 곡선(270)의 제3 부분은 제3 밝기 설정에 대응할 수 있다. VG1(274)은 제3 밝기 설정을 사용하여 가장 낮은 그레이 레벨(G1)을 생성하는 전압과 연관될 수 있고, VDBV3(280)은 제3 밝기 설정을 사용하여 가장 높은 그레이 레벨(G255)을 생성하는 전압과 연관될 수 있다. 일 예로서, 제3 밝기 설정은 90 니트일 수 있다.
VG1(274)로부터 VDBV4(282)까지의 전류-전압 곡선(270)의 제4 부분은 제4 밝기 설정에 대응할 수 있다. VG1(274)은 제4 밝기 설정을 사용하여 가장 낮은 그레이 레벨(G1)을 생성하는 전압과 연관될 수 있고, VDBV4(282)는 제4 밝기 설정을 사용하여 가장 높은 그레이 레벨(G255)을 생성하는 전압과 연관될 수 있다. 일 예로서, 제4 밝기 설정은 110 니트일 수 있다.
VG1(274)로부터 VDBV5(284)까지의 전류-전압 곡선(270)의 제5 부분은 제5 밝기 설정에 대응할 수 있다. VG1(274)은 제5 밝기 설정을 사용하여 가장 낮은 그레이 레벨(G1)을 생성하는 전압과 연관될 수 있고, VDBV5(284)는 제5 밝기 설정을 사용하여 가장 높은 그레이 레벨(G255)을 생성하는 전압과 연관될 수 있다. 일 예로서, 제5 밝기 설정은 130 니트일 수 있다.
VG1(274)로부터 VDBV6(286)까지의 전류-전압 곡선(270)의 제6 부분은 제6 밝기 설정에 대응할 수 있다. VG1(274)은 제6 밝기 설정을 사용하여 가장 낮은 그레이 레벨(G1)을 생성하는 전압과 연관될 수 있고, VDBV6(286)은 제6 밝기 설정을 사용하여 가장 높은 그레이 레벨(G255)을 생성하는 전압과 연관될 수 있다. 일 예로서, 제6 밝기 설정은 150 니트일 수 있다.
도 21은 본 개시내용의 일 실시예에 따른, 다양한 밝기 설정들과 연관된 도 20의 전류-전압 곡선(270)의 부분들 상의 감마 탭 포인트들을 예시한 그래프이다. 제1 곡선(300)은, VG1(274)로부터 VDBV1(276)까지의 데이터 전압 범위에 걸쳐 있는 도 20으로부터의 전류-전압 곡선(270)의 제1 부분에 대응할 수 있다. 제1 곡선(300)은 제1 밝기 설정(예를 들어, 50 니트)에 대응할 수 있다. 그러므로, (제1 밝기 설정에 대해) 그레이 레벨 1에 대한 감마 탭 포인트는 전압 VG1(274)을 포함하고, 그레이 레벨 255에 대한 감마 탭 포인트는 전압 VDBV1(276)을 포함한다. 기준 어레이 제어 회로부(89)는 제1 밝기 설정에 대한 각각의 그레이 레벨에 대해 제1 곡선(300)을 사용하여 감마 탭 포인트들을 유사하게 연관시키거나 맵핑할 수 있다.
예를 들어, 제2 감마 탭 포인트(302)는 제2 그레이 레벨(예를 들어, G8)과 연관되고, 제2 대응 전압(304)을 포함할 수 있다. 제3 감마 탭 포인트(306)는 제3 그레이 레벨(예를 들어, G18)과 연관되고, 제3 대응 전압(308)을 포함할 수 있다. 제4 감마 탭 포인트(310)는 제4 그레이 레벨(예를 들어, G188)과 연관되고, 제4 대응 전압(312)을 포함할 수 있다. 제5 감마 탭 포인트(314)는 제4 그레이 레벨(예를 들어, G231)과 연관되고, 제5 대응 전압(316)을 포함할 수 있다.
기준 어레이 제어 회로부(89)는 다른 밝기 설정들에 대해 도 20의 전류-전압 곡선(270)의 다른 부분들을 사용하여 감마 탭 포인트들을 유사하게 연관시키거나 맵핑할 수 있다. 제2 곡선(318)은, VG1(274)로부터 VDBV6(286)까지의 데이터 전압 범위에 걸쳐 있는 도 20으로부터의 전류-전압 곡선(270)의 제6 부분에 대응할 수 있다. 제2 곡선(318)은 제2 밝기 설정(예를 들어, 150 니트)에 대응할 수 있다. 그러므로, (제2 밝기 설정에 대해) 그레이 레벨 1에 대한 감마 탭 포인트는 전압 VG1(274)을 포함하고, 그레이 레벨 255에 대한 감마 탭 포인트는 전압 VDBV6(286)을 포함한다. 예를 들어, 제2 감마 탭 포인트(320)는 제2 그레이 레벨(예를 들어, G8)과 연관되고, 제2 대응 전압(322)을 포함할 수 있다. 제3 감마 탭 포인트(324)는 제3 그레이 레벨(예를 들어, G18)과 연관되고, 제3 대응 전압(326)을 포함할 수 있다. 제4 감마 탭 포인트(328)는 제4 그레이 레벨(예를 들어, G188)과 연관되고, 제4 대응 전압(330)을 포함할 수 있다. 제5 감마 탭 포인트(332)는 제4 그레이 레벨(예를 들어, G231)과 연관되고, 제5 대응 전압(334)을 포함할 수 있다. 이러한 방식으로, 기준 어레이 제어 회로부(89)는 픽셀(65)의 각각의 밝기 설정에 대해 데이터 전압들과 그레이 레벨들 사이에서 감마 탭 포인트들을 생성할 수 있다. VG1(274)이 상이한 밝기 설정들(예를 들어, 50 니트 내지 150 니트)에 걸친 작은 범위(예를 들어, 대략 100 밀리볼트)의 변동을 포함할 수 있다는 것에 유의해야 한다.
도 22는 본 개시내용의 일 실시예에 따른, 도 21의 감마 탭 포인트들에 대해 그레이 추적 또는 감마 보정을 수행하기 위한 방법(350)의 흐름도이다. 방법(350)은, 그레이 레벨들을 전압 값들로 변환하고, 전압 값들을 그레이 레벨들로 변환하고, 보간된 전압 레벨들을 그레이 레벨들에 맵핑하고, 전압 열화를 보상하며, 그레이 레벨들에 디더(dither)를 적용할 수 있는 임의의 적합한 디바이스 또는 디바이스들의 조합에 의해 수행될 수 있다. 방법(350)이 특정 시퀀스의 단계들을 사용하여 설명되지만, 본 개시내용은 설명된 단계들이 예시된 시퀀스와 상이한 시퀀스들로 수행될 수 있고, 소정의 설명된 단계들이 함께 수행되지 않거나 스킵될 수 있다는 것을 고려한다는 것이 이해되어야 한다. 일부 실시예들에서, 방법(350)의 단계들 중 적어도 일부는 아래에서 설명되는 바와 같이 기준 어레이(64)의 기준 어레이 제어 회로부(89) 또는 시스템 온 칩(SoC)에 의해 수행될 수 있다. 그러나, 활성 어레이(62)의 제어 회로부, 프로세서 코어 컴플렉스(12) 등과 같은 임의의 적합한 디바이스 또는 디바이스들의 조합이 방법(350)을 수행하는 것으로 고려된다는 것이 이해되어야 한다.
기준 어레이 제어 회로부(89)는 감마 탭 포인트들의 세트를 수신 또는 결정할 수 있다(프로세스 블록(352)). 감마 탭 포인트들의 세트는 데이터 전압 값들을 그레이 레벨들에 맵핑할 수 있다. 예를 들어, 감마 탭 포인트들의 세트는 도 20의 전류-전압 곡선(270)에 의해 도 21에서 식별된 것들일 수 있다. 감마 탭 포인트들의 세트는 하나 이상의 밝기 설정들에 대한 감마 탭 포인트들을 포함할 수 있다.
이어서, 기준 어레이 제어 회로부(89)는 감마 탭 포인트들의 세트의 그레이 레벨들의 세트를 전압 값들의 제1 세트로 변환할 수 있다(프로세스 블록(354)). 특히, 기준 어레이 제어 회로부(89)는 그레이 레벨들에 대응하는 데이터 전압 값들을 수신, 결정, 및/또는 저장할 수 있다. 255개의 그레이 레벨들(G1 내지 G255)이 존재하기 때문에, 기준 어레이 제어 회로부(89)는 255개의 데이터 전압 값들을 수신, 결정, 및/또는 저장할 수 있다. 각각의 밝기 설정에 대해 그레이 레벨들의 동일한 세트가 감마 탭 포인트들로서 선택될 수 있다.
구체적으로, 기준 어레이(64)의 시스템 온 칩(SoC)은, 예를 들어 더 큰 보간 에러를 가질 수 있는 감마 DAC 대신에 이러한 단계를 수행할 수 있다. 이는, 감마 DAC가 구분적(piecewise) 선형 감마 레벨-전압 레벨 변환을 수행할 수 있지만, SoC가 저장된 전류-전압 곡선(예를 들어, 270) 때문에 더 정확한 전압 레벨들을 계산할 수 있기 때문이다. 예를 들어, 도 23은 본 개시내용의 일 실시예에 따른, SoC(360) 및 감마 DAC(362)를 사용하여 감마 레벨(예를 들어, 그레이 레벨)-전압 레벨 변환을 비교하는 그래프이다. 그래프는 2개의 탭 포인트들(364, 366)을 포함하며, 곡선(368)은 2개의 탭 포인트들(364, 366)을 연결시킨다. 곡선(368)은 도 20의 전류-전압 곡선(270)의 일부이고, SoC(360)에 저장될 수 있다. 감마 DAC(362)는 2개의 탭 포인트들(364, 366)을 연결시키는 보간된 라인(370)을 생성할 수 있다. Gn(374)의 그레이 레벨을 갖는 감마 탭 포인트(372)의 경우, 감마 DAC(362)는 Vn(378)의 "실제" 전압 대신에, 보간된 라인(370)에 적어도 부분적으로 기초하여 Vn,interp(376)의 보간된 데이터 전압을 저장할 수 있다. 대신에, 더 정확한 감마 탭 포인트들을 생성하기 위해, SoC는 Vn(378)의 실제 전압에 더 가까운 보간된 라인(370) 상의 전압들을 Gn(374)의 그레이 레벨에 맵핑할 수 있다. 예를 들어, Vm,interp(380)가 Vn,interp(376) 보다 Vn(378)의 실제 전압에 더 가까우므로, SoC는 (보간된 라인(370) 상의 Gm(382)의 다른 그레이 레벨에 대응하는) 보간된 데이터 전압 Vm,interp(380)를 Gn(374)의 그레이 레벨에 맵핑할 수 있다.
그러므로, 그레이 레벨들의 세트의 각각의 개개의 그레이 레벨에 대해, 기준 어레이 제어 회로부(89)는, 개개의 그레이 레벨과 연관된 선형으로 보간된 전압 레벨보다 (SoC(360)에 저장된) 전류-전압 곡선에 의해 제공되는 개개의 그레이 레벨의 전압 레벨에 더 가까운 그레이 레벨들의 세트의 다른 그레이 레벨과 연관된 (감마 DAC(362)에 의해 보간된 바와 같이) 선형으로 보간된 전압 레벨이 존재하는지 여부를 결정할 수 있다(결정 블록(390)). 전류-전압 곡선은 다양한 밝기 설정들을 갖는 전류 및 전압 값들의 세트로부터 (예를 들어, 선형 보간보다 더 큰 정확도로) 보간될 수 있다.
존재한다면, 기준 어레이 제어 회로부(89)는 전압 값들의 제2 세트를 생성하기 위해, 다른 그레이 레벨과 연관된 선형으로 보간된 전압 레벨을 개개의 그레이 레벨에 맵핑할 수 있다(프로세스 블록(392)). 존재하지 않는다면, 기준 어레이 제어 회로부(89)는 전압 값들의 제2 세트를 생성하기 위해, 개개의 그레이 레벨과 연관된 선형으로 보간된 전압 레벨을 개개의 그레이 레벨에 맵핑할 수 있다(프로세스 블록(394)).
기준 어레이 제어 회로부(89)는 전압 값들의 제2 세트에서의 전압 열화를 보상할 수 있다(프로세스 블록(396)). 다양한 픽셀들, 와이어들, 연결부들, 상호연결부들, 버스들, 회로 컴포넌트들 등에서의 전압은 시간 및 정상 동작에 걸쳐 변경(예를 들어, 증가 또는 감소)될 수 있다. 예를 들어, 전압 열화는 활성 어레이(62)에서의 시간 및 정상 사용에 걸친 컴포넌트들의 열화로 인한 것일 수 있다. 전압 값들의 제2 세트에서의 전압 열화를 보상하기 위해 임의의 적합한 전압 보상 기법이 사용될 수 있다.
기준 어레이 제어 회로부(89)는 전압 값들의 제2 세트를 그레이 레벨들의 세트로 변환할 수 있다(프로세스 블록(398)). (프로세스 블록(392)으로부터) 기준 어레이 제어 회로부(89)가 다른 그레이 레벨과 연관된 선형으로 보간된 전압 레벨을 개개의 그레이 레벨에 맵핑했다면, 개개의 그레이 레벨을 출력하는 것은 다른 그레이 레벨을 출력하는 것을 초래할 수 있다. 즉, (보간된 라인(370) 상의 Gm(382)의 다른 그레이 레벨에 대응하는) 보간된 데이터 전압 Vm,interp(380)이 Gn(374)의 그레이 레벨에 맵핑되었다면, Gn(374)을 출력하는 것은 Gm(382)을 출력하는 것을 초래할 수 있다.
이어서, 기준 어레이 제어 회로부(89)는 그레이 추적 또는 감마 에러를 추가로 감소시키기 위해 그레이 레벨들의 세트에 디더를 적용할 수 있다(프로세스 블록(400)). 디더는 임의의 양자화 에러를 랜덤화시키기 위해 그레이 레벨들의 세트에 적용된 잡음, 그에 따라 바람직하지 않은 패턴들, 이를테면 이미지들에서의 색상 밴딩(color banding)일 수 있다. 4 비트 디더링과 같은 임의의 적합한 형태의 디더링이 적용될 수 있다. 기준 어레이 제어 회로부(89)는 감마 DAC(362)에서 그레이 레벨들의 결과적인 세트를 프로그래밍할 수 있다. 감마 DAC(362)는 픽셀(65)의 밝기 설정이 변화될 때 (350의 방법을 반복함으로써) 그레이 레벨들의 새로운 세트로 프로그래밍될 수 있다. 이러한 방식으로, 기준 어레이 제어 회로부(89)는 도 21의 감마 탭 포인트들에 대해 그레이 추적 또는 감마 보정을 수행할 수 있다.
픽셀(65)의 다이오드(예를 들어, 156)에 걸친 전류를 정확하게 감지하기 위해, 기준 어레이 제어 회로부(89)는 픽셀(65)의 측방향 누설 및/또는 바이어스 전류들을 감소 및/또는 소거시킬 수 있다. 도 24는 본 개시내용의 일 실시예에 따른, 측방향 누설 및/또는 바이어스 전류들을 감소시키는 특징부들을 예시하는 도 7의 기준 어레이(64)의 도면이다. 예시된 바와 같이, 기준 어레이(64)는, 색상(예를 들어, 적색, 녹색, 또는 청색)과 연관된 서브픽셀들(412)을 각각 가질 수 있는 픽셀들(65)의 12개의 열들(400)을 포함한다. 일부 실시예들에서, 열들(400)의 쌍들이 색상 감지를 위해 사용될 수 있다. 예를 들어, 열들(400)의 제1 쌍은 적색 색상을 감지하는 데 사용될 수 있고, 열들(400)의 제2 쌍은 녹색 색상을 감지하는 데 사용될 수 있으며, 열들(400)의 제3 쌍은 청색 색상을 감지하는 데 사용될 수 있다. 대안적인 또는 부가적인 실시예들에서, 기준 어레이(64) 내의 임의의 적합한 수의 열들(400) 및 픽셀들(65)이 고려된다. 기준 어레이 제어 회로부(89)는 아래에서 설명되는 기법들을 사용하여 픽셀들(65) 사이의 측방향 누설 전류(예를 들어, 414) 및/또는 바이어스 전류(예를 들어, 416)를 감소시킬 수 있다. 도 25는 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이(64)의 픽셀(65)의 회로도이다. 측방향 누설 전류 Ilk(414)는 픽셀(65)이 동작 중일 때(예를 들어, 광을 방출할 때) 다른 픽셀들(65)로 누설될 수 있는 전류를 지칭한다. 유사하게, 바이어스 전류 Ibias, In,bias(416)는 다른 픽셀들(65)의 바이어스 전류에 적어도 부분적으로 기초하여 픽셀(65)로부터 유출될 수 있는 전류를 지칭한다. 그러므로, 전류(예를 들어, Isense(250))를 감지할 때, 측방향 누설 전류 Ilk(414) 및/또는 바이어스 전류 Ibias, In,bias(416)가 존재하면, Isense(250)는 다이오드(156)에 걸친 전류(예를 들어, IDiode(154))와 동일하지 않을 수 있다. 따라서, Isense(250)를 사용하여 다이오드(156)에 걸친 전류를 감지하는 것은 정확하지 않을 수 있다.
다시 도 24를 참조하면, 연산 증폭기(420), 커패시터들(422), 및 공통 모드 피드백 회로(424)를 포함할 수 있는 차동 감지 회로부(418)가 픽셀 열들(410) 사이의 잡음 및/또는 간섭을 감소시키고 동적 범위를 증가시키는 데 사용될 수 있다. 기준 어레이(64)가 픽셀들(65)의 하나 이상의 열들(410) 사이에 차동 감지 회로부(418)를 포함할 수 있다는 것이 이해되어야 한다. 일부 실시예들에서, 픽셀 열들(410)의 쌍은 픽셀들(65)의 각각의 색상에 대한 차동 감지를 위한 기준(예를 들어, 전원(예를 들어, VDD)으로부터의 각각의 극성(포지티브, 네거티브)에 대해 하나씩)으로서 사용될 수 있다. 대안적인 또는 부가적인 실시예들에서, 상관된 이중 샘플링 및/또는 초핑(chopping)이 누설 전류, 부정합, 및/또는 오프셋을 감소시키는 데 사용될 수 있다.
도 26은 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이(64)의 픽셀 내의 전류를 더 정확하게 감지하기 위한 제1 기법을 예시한 회로도이다. ELVSS 전력 공급부는 VSSEL(434)의 공급 전압을 기준 어레이(64)의 2개의 픽셀(430, 432)에 제공할 수 있다. 예시된 바와 같이, ELVSS 전력 공급부는 먼저 동작 공급 전압(436)(예를 들어, 대략 -1.6V(볼트))을 2개의 픽셀들(430, 432)에 제공할 수 있다. 동작 공급 전압(436)을 제공하는 것은 동작 누설 전류 Ilk(438), 동작 바이어스 전류 Ibias(440), 및 제1 픽셀(430)의 다이오드(444)에 걸친 동작 다이오드 전류 Idiode(442)를 초래할 수 있다. 그러므로, 전류(예를 들어, Isense(446))를 감지하는 것은 3개의 전류들의 합산 전류(예를 들어, Isense = Ilk + Ibias + Idiode)를 초래할 수 있다.
이어서, ELVSS 전력 공급부는, 2개의 픽셀들(430, 432)의 다이오드들(예를 들어, LED들)(444, 450)에 걸쳐 전류가 흐르는 것을 중지시키는 증가된 전압(448)(예를 들어, 대략 3V)을 2개의 픽셀들(430, 432)에 제공하여, 누설 전류 I*lk(452) 및 바이어스 전류 I*bias(452)를 초래할 수 있다. 그러므로, 전류(예를 들어, I*sense(456))를 감지하는 것은 2개의 전류들의 합산 전류(예를 들어, I*sense = I*lk + I*bias)를 초래할 수 있다. 이러한 방식으로, I*sense(456)를 Isense(446)로부터 감산하는 것은 Idiode에 대한 더 정확한 값을 초래할 수 있다(예를 들어, Idiode = Isense - I*sense). 도 26의 제1 기법이 픽셀들(430, 432)에서의 감지 또는 샘플링 시간을 두 배로 할 수 있다는 것에 유의해야 한다.
도 27은 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이(64)의 픽셀 내의 전류를 더 정확하게 감지하기 위한 제2 기법을 예시한 회로도이다. 제2 기법은 픽셀 내로 흐르는 전류가 픽셀 밖으로 흐르는 전류와 동일할 수 있다는 지식을 이용한다. 그러므로, 픽셀(472)의 다이오드(470)는 낮은(예를 들어, 0V의) 데이터 전압(474)을 다이오드(470)에 제공하여, 그 다이오드(470)에 걸친 전류가 제로가 되게 함으로써 강제로 오프될 수 있다. 이어서, 기준 어레이 제어 회로부(89)는 드레인 전력 공급부(ELVDD)에 의해 인접한 픽셀(480) 및 픽셀(472)에 각각 제공되는 전류들 IVDD1(476) 및 IVDD2(478)를 감지할 수 있다. 기준 어레이 제어 회로부(89)는 또한 인접한 픽셀(480) 및 픽셀(472)의 각각의 바이어스 전류들 IBias1(482) 및 IBias2(484)를 감지할 수 있다. 픽셀 내로 흐르는 전류가 픽셀 밖으로 흐르는 전류와 동일할 수 있고 다이오드(470)에 걸친 전류가 제로이기 때문에, 인접한 픽셀(480)의 다이오드(486)에 걸친 전류 IDiode(486)는 2개의 픽셀들(480, 472) 내로 흐르는 전류의 합과 2개의 픽셀들(480, 472) 밖으로 흐르는 전류의 합의 차이를 결정함으로써 더 정확하게 결정될 수 있다(예를 들어, IDiode = (IVDD1 + IVDD2) - (IBias1 + IBias2)).
도 28은 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이(64)의 픽셀 내의 전류를 더 정확하게 감지하기 위한 제3 기법을 예시한 회로도이다. 예시된 바와 같이, 픽셀들(502)의 (적색, 녹색, 또는 청색 색상들에 대응하는) 각각의 서브픽셀(500)은 소스 전압 공급(VSS)을 픽셀들(502)에 공급하는 ELVSS 포트(504)에 커플링될 수 있다. 각각의 픽셀(502)에 걸친 전류 IPixel(506)은 ELVSS 포트(504)로부터 직접 측정될 수 있다. 각각의 ELVSS 포트(504)가 캐소드(508)에 커플링될 수 있다. 캐소드들의 쌍(508)이 연산 증폭기(510) 및 커패시터들(512)에 커플링될 수 있다. 일부 실시예들에서, ELVSS 포트들(504)은 차동 감지 회로부(418)에 커플링될 수 있다. 이러한 방식으로, 기준 어레이 제어 회로부(89)는 각각의 픽셀에 걸친 전류를 더 정확하게 감지할 수 있다.
도 29는 본 개시내용의 일 실시예에 따른, 도 7의 기준 어레이(64)를 교정하기 위한 방법(520)의 흐름도이다. 방법(520)은 그레이 레벨들과 연관된 데이터 전압들 및 피크 전류를 결정할 수 있는 임의의 적합한 디바이스 또는 디바이스들의 조합에 의해 수행될 수 있다. 방법(520)이 특정 시퀀스의 단계들을 사용하여 설명되지만, 본 개시내용은 설명된 단계들이 예시된 시퀀스와 상이한 시퀀스들로 수행될 수 있고, 소정의 설명된 단계들이 함께 수행되지 않거나 스킵될 수 있다는 것을 고려한다는 것이 이해되어야 한다. 일부 실시예들에서, 방법(520)의 단계들 중 적어도 일부는 아래에서 설명되는 바와 같이 기준 어레이 제어 회로부(89)에 의해 수행될 수 있다. 그러나, 활성 어레이(62)의 제어 회로부, 프로세서 코어 컴플렉스(12) 등과 같은 임의의 적합한 디바이스 또는 디바이스들의 조합이 방법(520)을 수행하는 것으로 고려된다는 것이 이해되어야 한다.
기준 어레이 제어 회로부(89)는 하나 이상의 픽셀들의 밝기 설정을 선택할 수 있다(프로세스 블록(522)). 예를 들어, 기준 어레이 제어 회로부(89)는 하나 이상의 픽셀들의 최대 밝기 설정(예를 들어, 150 니트, 750 니트 등)을 선택할 수 있다.
이어서, 기준 어레이 제어 회로부(89)는 하나 이상의 픽셀들의 피크 전류를 결정할 수 있다(프로세스 블록(524)). 특히, 피크 전류는 255의 그레이 레벨을 디스플레이하거나 방출하는 것을 초래하는, 하나 이상의 픽셀에 제공되는 전류와 연관될 수 있다. 일부 실시예들에서, 기준 어레이 제어 회로부(89)는 피크 전류를 추정하고 하나 이상의 픽셀들에 대해 광학적 측정들을 수행하여, G255가 소정의 임계치 내에서 하나 이상의 픽셀들에 의해 방출되고 있는지 여부를 결정할 수 있다. 그렇지 않으면, 기준 어레이 제어 회로부(89)는 G255가 하나 이상의 픽셀들에 의해 방출될 때까지, 추정된 피크 전류를 조정할 수 있다.
기준 어레이 제어 회로부(89)는 피크 전류에 적어도 부분적으로 기초하여 각각의 밝기 설정에 대한 그레이 레벨들의 세트와 연관된 데이터 전압들의 세트를 결정할 수 있다(프로세스 블록(526)). 특히, 각각의 밝기 설정의 각각의 그레이 레벨(G1 내지 G255)에 대해, 기준 어레이 제어 회로부(89)는 밝기 설정에서 그레이 레벨을 방출하는 데이터 전압을 추정하고 하나 이상의 픽셀들에 대해 광학적 측정들을 수행하여, 그레이 레벨이 소정의 임계치 내에서 하나 이상의 픽셀들에 의해 방출되고 있는지 여부를 결정할 수 있다. 기준 어레이 제어 회로부(89)는 기준 어레이(64)에 의해 결정 및/또는 저장된 전류-전압 곡선 및 피크 전류에 적어도 부분적으로 기초하여 데이터 전압을 추정할 수 있다. 특히, 기준 어레이 제어 회로부(89)는 피크 전류에 적어도 부분적으로 기초하여 각각의 밝기 설정과 연관될 전류-전압 곡선의 일부를 결정할 수 있다. 그레이 레벨이 소정의 임계치 내에서 하나 이상의 픽셀들에 의해 방출되고 있지 않으면, 기준 어레이 제어 회로부(89)는 그레이 레벨이 하나 이상의 픽셀들에 의해 방출될 때까지, 추정된 데이터 전압을 조정할 수 있다. 이러한 방식으로, 기준 어레이(64)는 더 양호한 성능을 위해 교정될 수 있다.
도 30은 본 개시내용의 일 실시예에 따른, 기준 어레이(64)의 동작을 예시한 타이밍도이다. 예시된 바와 같이, 밝기 설정(540)(예를 들어, 디스플레이 밝기 값(DBV))이 (예를 들어, DBV1로부터 DBV2로, DBV3으로, DBV4로) 변화됨에 따라, ELVSS 전압 값(542)(예를 들어, ELVSS0)은 일정하게 유지된다. 게다가, 기준 어레이(64)의 밝기 설정(540)을 변화시키는 것에 대응하는 감마 또는 그레이 레벨들(544)을 계산하는 것은 시간의 하나의 프레임(546)의 레이턴시를 포함할 수 있다. 일단 감마 레벨들(544)이 계산되었다면, 활성 어레이(62)는 이미지 데이터를 디스플레이 및/또는 방출하기 위해 감마 레벨들(544)(548에 도시된 바와 같음)을 사용할 수 있다.
부가적으로, 전자 디스플레이(18)의 온도(550)가 소정의 임계치(552)에 도달할 때, 기준 어레이 제어 회로부(89)는 감지 동작(554) 이후 ELVSS 전압 값(542)을 (예를 들어, ELVSS1로) 변화시킬 수 있다. 기준 어레이(64) 및 활성 어레이(62)의 ELVSS 전압 공급들이 분리되기 때문에, 기준 어레이(64)에 대한 ELVSS 전력 공급부는 활성 어레이(62)의 방출에 영향을 주지 않으면서 조정될 수 있다. 활성 어레이(62)는 그의 감마 레벨(548)을 (예를 들어, ELVSS1과 연관된 감마 레벨들로) 업데이트하는 것을, 기준 어레이 제어 회로부(89)가 그의 ELVSS 전력 공급부(542)를 업데이트하는 것과 동기화시킬 수 있다. 유사하게, 활성 어레이(62)는 그의 ELVSS 전력 공급 레벨을 업데이트하는 것을, 기준 어레이 제어 회로부(89)가 그의 ELVSS 전력 공급부(542)를 업데이트하는 것과 동기화시킬 수 있다.
활성 어레이 내의 전류-전압 감지
픽셀은 픽셀의 다이오드(예를 들어, LED)에 공급되는 전류의 양에 적어도 부분적으로 기초하여 일정 정도의 광, 감마, 또는 그레이 레벨을 방출한다. 전압-구동 픽셀들의 경우, 목표 전압은, 목표 감마 값을 방출하기 위해 (예를 들어, 전류-전압 관계 또는 곡선에 의해 표현되는 바와 같이) 목표 전류로 하여금 다이오드에 인가되게 하도록 픽셀에 인가될 수 있다. (예를 들어, 온도, 픽셀의 에이징 등으로 인한) 변동들은, 예를 들어 목표 전압을 인가할 때 다이오드에 인가되는 결과적인 전류를 변화시킴으로써 픽셀에 영향을 줄 수 있다. 이들 변동들은 픽셀의 열화의 결과일 수 있고, 디스플레이의 다수의 픽셀들에 영향을 줄 수 있어서, 픽셀들 사이의 불균일성은 적절한 보상 없이 시각적 아티팩트를 초래할 수 있다.
다이오드들에 걸친 전류를 정확하게 감지하는 것은, 변동들이 픽셀들에 영향을 주고 있을 때를 더 정확하게 식별할 수 있다. 도 31은 본 개시내용의 일 실시예에 따른, 전류-전압 감지를 수행하는 시스템(570)의 블록도이다. 시스템(570)은 기준 어레이(64) 및 활성 어레이(62)를 갖는 디스플레이(18)를 포함한다. 활성 어레이(62)는 디지털-아날로그 변환기(572), 하나 이상의 픽셀들(574), 및 감지 및/또는 예측 회로부(576)를 포함할 수 있다. 감지 및/또는 예측 회로부(576)는 전류-전압 관계 또는 곡선의 시프트를 감지 또는 예측할 수 있다. 본 개시내용의 나머지는 전류-전압 관계 또는 곡선을 감지하기 위해 감지 회로부(576)를 사용하는 것을 논의한다. 그러나, 감지 데이터 수집에 적어도 부분적으로 기초하여 예측-기반 추적을 수행하는 예측 회로부가 고려되는 것이 이해되어야 한다.
일부 실시예들에서, 감지 회로부(576)는 활성 어레이(62)의 하나 이상의 픽셀들(574)에 대해 주기적으로(예를 들어, 대략 2주 마다) 감지 동작을 수행할 수 있다. 부가적인 또는 대안적인 실시예들에서, 감지 동작은 "오프 타임" 동안(예를 들어, 전자 디바이스(10)가 활성 사용 중에 있지 않거나, 플러그 인되고 활성 사용 중에 있지 않을 때, 비활동과 연관된 소정의 시간 동안 등에서) 수행될 수 있다. 기준 어레이(64)는 또한 디지털-아날로그 변환기(577), 하나 이상의 픽셀들(578), 및 감지 및/또는 예측 회로부(579)를 포함할 수 있다.
감지 동작이 수행된 이후, 타이밍 제어기(581)의 버퍼(580)는 적합한 시간 기간 동안의(예를 들어, 대략 2주 마다의) 감지 동작의 결과들(예를 들어, 전류-전압 특성들, 값들, 측정치들 등)을 저장할 수 있다. 타이밍 제어기(581)는 프로세서 코어 컴플렉스(12), 디스플레이(18), 또는 전자 디바이스(10)의 컴포넌트일 수 있다. 이어서, 감지 동작의 결과는 프로세서 코어 컴플렉스(12)(예를 들어, 시스템 온 칩)의 룩업 테이블들(582)에 전송 및 저장될 수 있다. 룩업 테이블들(582)은 또한 기준 어레이(64)의 하나 이상의 픽셀들(578)의(예를 들어, 기준 어레이(64)의 감지 회로부(579)로부터 수신된) 전류-전압 특성들, 값들, 측정치들 등을 저장할 수 있다. 전압 비교기 회로(584)는, 활성 어레이(62)의 하나 이상의 픽셀들(574)에 대해, (룩업 테이블들(582)에 저장된 감지 동작들의 이전의 결과들 및 기준 어레이(64)의 픽셀들의 전류-전압 특성들에 적어도 부분적으로 기초하여) 보정할 전압의 양을 결정할 수 있다. 이어서, 전류-전압 보상 회로(586)는 보정할 전압의 양들에 적어도 부분적으로 기초하여 (예를 들어, 하나 이상의 픽셀들(574)에 대한) 전류-전압 곡선을 생성하고, 전류-전압 곡선에 적어도 부분적으로 기초하여 디지털-아날로그 변환기(572)를 통해 개개의 픽셀(574)을 구동시킬 수 있다. 도 31의 화살표들은 시스템(570)에서의 감지 및 보상 목적들을 위한 전류 및 전압 데이터 흐름을 예시하는 전류-전압 감지 및 보상 파이프라인(588)을 표시한다.
도 32는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 픽셀(예를 들어, 574)에 대한 전류-전압 곡선(590)의 그래프이다. 전류-전압 곡선(590)은 N 양의 시간 동안 디스플레이(18) 또는 픽셀(574)을 동작시킨 이후 소정의 시간 TN에서 생성될 수 있다. 감지 회로부(576)는 TN에서 2개의(또는 그 이상의) 전류-전압 값들(592, 594)을 결정 또는 감지할 수 있고, 전압 비교기 회로(584)는 2개의 전류-전압 값들을 보간하여 전류-전압 곡선(590)을 생성할 수 있다. 기준 전류-전압 곡선(596)은 또한 디스플레이(18)의 기준 어레이의 제어 회로부에 의해 생성될 수 있다. 기준 전류-전압 곡선(596)은, 기준 어레이가 디스플레이(18)의 활성 어레이보다 덜 빈번하게 또는 최소로 동작될 수 있지만(예를 들어, 그리고 더 적은 에이징을 겪지만) 활성 어레이와 유사한 온도들에서 동작한다는 점에서, 전류-전압 곡선(590)의 "프리스틴(pristine)" 버전을 표현할 수 있다.
예시된 바와 같이, ΔV1(598)은 픽셀(574)의 다이오드에서 목표 전류 I1(602)을 생성하기 위해 전류-전압 곡선(590) 및 기준 전류-전압 곡선(596)에 따른 데이터 전압들의 차이를 표시한다. 유사하게, ΔV2(600)은 다이오드에서 목표 전류 I2(604)을 생성하기 위해 전류-전압 곡선(590) 및 기준 전류-전압 곡선(596)에 따른 데이터 전압들의 차이를 표시한다.
도 33은 본 개시내용의 일 실시예에 따른, 상이한 시간들 T0 내지 TN에서의 도 7의 디스플레이(18)의 도면이다. 디스플레이는 이미지 데이터를 디스플레이하도록 프로그래밍될 수 있는 활성 어레이(62), 및 활성 어레이(62)의 프리스틴 복제물일 수 있는 기준 어레이(64)를 포함한다. T0 내지 TN의 상이한 시간들에서, 기준 어레이(64)의 제어 및/또는 감지 회로부는, 예를 들어 룩업 테이블들(582)에 저장되기 위해 프로세서 코어 컴플렉스(12)로 전송될 수 있는 전류-전압 값들(예를 들어, 전류들 I1 내지 I8과 연관됨)의 세트(624)(예를 들어, 8개의 쌍들)를 감지할 수 있다. 동시에, 활성 어레이(62)의 감지 회로부(576)는, 예를 들어 룩업 테이블들(582)에 저장되기 위해 프로세서 코어 컴플렉스(12)로 전송될 수 있는, 활성 어레이(62)의 각각의 픽셀(I, J)(628)에 대한 전류-전압 값들의 세트(626)(예를 들어, 2개의 쌍들)를 감지할 수 있다. 활성 어레이(62)의 감지 회로부(576)에 의해 감지되는 전류-전압 값들(626)의 세트는 I1, I2 및/또는 VData1, VData2와 연관될 수 있다. 즉, 일부 실시예들에서, 전류-전압 값들(626)의 세트는 (기준 어레이(64)의 감지 회로부에 의해 감지되는 전류-전압 값들의 세트의) I1 및 I2, 및 활성 어레이(62)의 각각의 픽셀(I, J)(628)에서 I1 및 I2를 생성하는 데이터 전압들을 포함할 수 있다. 대안적인 또는 부가적인 실시예들에서, 전류-전압 값들(626)의 세트는 (기준 어레이(64)에서 I1 및 I2를 생성하는) VData1 및 VData2 및 활성 어레이(62)의 각각의 픽셀(I, J)(628)에서 VData1 및 VData2에 의해 생성되는 결과적인 전류들을 포함할 수 있다.
프로세서 코어 컴플렉스(12)의 전압 비교기 회로(584)는 활성 어레이의 각각의 픽셀 I, J(628)에 대한 각각의 전류-전압 곡선(590)을 생성하고 기준 전류-전압 곡선(596)을 생성하며, 개개의 전류-전압 곡선(590)을 기준 전류-전압 곡선(596)과 비교할 수 있다(630). 이어서, 전압 비교기 회로(584)는 각각의 픽셀(628)에 대해, 개개의 전류-전압 곡선(590)과 기준 전류-전압 곡선(596) 사이의 보정할 전압 차이들(632)을 결정할 수 있다. 이어서, 전류-전압 보상 회로(586)는 전압 차이들(632)에 적어도 부분적으로 기초하여 각각의 픽셀(628)에 대한 보상 전류-전압 곡선을 생성하고, 디지털-아날로그 변환기(572)를 통해 개개의 픽셀(628)을 구동시킬 수 있다.
도 34는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)에 대한 전류 및 전압 감지 시스템(640)의 개략도이다. 시스템(640)은 (예를 들어, 전류 및 전압 값들 및/또는 전류-전압 곡선에 적어도 부분적으로 기초하여) 기준 어레이(64)의 감마 및/또는 그레이 레벨 정보(642)를 감지, 결정, 및/또는 수신할 수 있는 감지 및 보상 파이프라인(588)을 포함한다. 감지 및 보상 파이프라인(588)은 또한 감지 아날로그 프론트 엔드(AFE)(650)를 통해 전력 공급(예를 들어, ELVDD) 라우팅(648)으로부터 활성 어레이(62)를 각각의 픽셀(예를 들어, 644, 646)의 전류 및 전압 값들을 감지, 결정, 및/또는 수신할 수 있다. 예시된 바와 같이, ELVDD 라우팅(648)은, 활성 어레이(62)가 정상 동작에 있을 때(예를 들어, 이미지 데이터를 디스플레이할 때), 각각의 픽셀(644, 646)의 VDD 공급 라인(652)을 ELVDD 전력 공급부(654)에 커플링시킬 수 있다. 활성 어레이(62)가 감지 동작을 수행하고 있을 때, 감지 AFE(650)의 스위치(656)는 각각의 픽셀(644, 646)의 VDD 공급 라인(652)을 감지 AFE(650)에 커플링시킬 수 있다.
각각의 픽셀(예를 들어, 644, 646)의 전류 및 전압 값들 및 감마 정보(642)의 감지가 수행된 이후, 전압 비교기 회로(584)는 감마 정보(642) 및 전류 및 전압 값들에 적어도 부분적으로 기초하여 전압 차이들을 생성할 수 있다. 이어서, 전류-전압 보상 회로(586)는 전압 차이들을 보상하기 위해 데이터 전압들(664)의 세트를 생성할 수 있으며, 그 세트는 하나 이상의 열 드라이버들(666)에 의해 각각의 픽셀에 인가될 수 있다.
부가적으로, 온도 및/또는 밝기 변화들은 전역 ELVSS 전력 공급(668) 조절, 이어서 감마 포인트 감지를 가능하게 할 수 있다. 예시된 바와 같이, 전류 및 전압 감지 시스템(640)은 픽셀(658)과 같은 상이한 유형들의 픽셀들에 적용될 수 있다. 예시된 전류 및 전압 감지 시스템(640)이 전류 및 전압 값들을 감지하기 위해 ELVDD 전력 공급부를 사용하지만, 임의의 적합한 대안적인 또는 부가적인 전력 공급부들(예를 들어, ELVSS(662))을 사용하는 것이 고려된다는 것에 유의해야 한다.
활성 어레이(62)의 픽셀들(644, 646) 및/또는 기준 어레이(64)의 픽셀들에서 다이오드들(670)(예를 들어, LED들, OLED들 등)에 걸친 전류들을 감지할 때, 데이터 보유는 일관되지 않을 수 있다. 특히, 픽셀(644, 646)을 프로그래밍할 때, 전류는 데이터 전압-제공 게이트 또는 금속-산화물-반도체(672)로부터 누설될 수 있으며, 이는 결국 저장 커패시터(674)에서 전압 누설 또는 강하를 야기할 수 있다. 이는 픽셀(644, 646)의 동작 동안(예를 들어, 기준 어레이(64)의 다이오드에 걸친 전류를 감지하고, 활성 어레이(64)의 픽셀(644, 646)의 다이오드(670)에 걸친 전류를 감지하고, 활성 어레이(64)의 픽셀(644, 646)의 다이오드(670)를 사용하여 이미지 데이터를 디스플레이할 때) 다이오드(670)에 걸친 상이한 양들 또는 평균들의 전류를 야기하여, 일관되지 않은 데이터 보유를 초래하고, 그에 따라 (예를 들어, 다이오드(670)에 걸친) 픽셀(644, 646)의 정확한 전류 감지에 영향을 줄 수 있다.
부가적으로, (예를 들어, 활성 어레이(62) 및/또는 기준 어레이(64) 내의) 픽셀들의 근접성(close proximity) 때문에, 픽셀 내의(또는 픽셀의 다이오드에 걸친) 전류를 감지 또는 결정하려고 시도하는 것은 하나의 픽셀로부터 다른 픽셀로 누설되는 전류(예를 들어, 측방향 누설 전류)를 감지 또는 수신하는 것을 포함할 수 있다. 게다가, 바이어스 전류들은 또한 픽셀 내의 전류를 감지 또는 결정할 때 에러의 소스일 수 있다.
1. 데이터 보유 유지
데이터 보유를 유지하기 위해, 기준 어레이(64)의 각각의 픽셀의 데이터 전압-제공 게이트 또는 금속-산화물-반도체는 감지 동작을 수행하는 동안 데이터 전압을 제공할 수 있다. 유사하게, 활성 어레이(62)의 각각의 픽셀의 데이터 전압-제공 게이트 또는 금속-산화물-반도체(예를 들어, 672)는 감지 동작을 수행하는 동안 데이터 전압을 제공할 수 있다. 개개의 어레이들의 픽셀들 내의 평균 전류는 유사할 수 있다. 개개의 어레이들의 픽셀들 내의 평균 전류 사이의 차이가 결정되고, 활성 어레이(62)의 정상 동작(예를 들어, 이미지 데이터를 디스플레이함)에 적용될 수 있다. 특히, 개개의 어레이들의 픽셀들 내의 평균 전류 사이의 차이는 광학적 교정에 의해(예를 들어, 제조사에 의해, 디스플레이(18)를 제조하는 공장에서, 등에 의해) 포착될 수 있다. 광학적 교정은 (예를 들어, 활성 어레이(62)의) 픽셀을 일정하게 구동시키는 것과 샘플링 및 홀딩(예를 들어, 2 밀리초와 같은 목표 시간 동안 구동하고, 픽셀로부터의 전류가 누설되게 허용하는 것)에 의해 픽셀을 구동시키는 것 사이의 차이를 포착할 수 있다.
도 35는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 픽셀들 내의 전류를 더 정확하게 감지하기 위해 데이터 보유를 완화시키기 위한 타이밍도들의 세트이다. 제1 타이밍도(680)는 대략 300 마이크로초 동안 기준 어레이(64)의 픽셀의 게이트에서 데이터 전압을 직접 구동시키고(예를 들어, 유지하고), 그에 따라 픽셀의 다이오드에 걸쳐 제1 전류(682)를 제공하는 것을 예시한다. 제2 타이밍도(684)는 대략 1 내지 2 밀리초 동안 활성 어레이(62)의 픽셀의 게이트에서 (예를 들어, 감지 동작을 수행하는 동안) 데이터 전압을 직접 구동시키고(예를 들어, 유지하고), 그에 따라 픽셀의 다이오드에 걸쳐 제1 전류(682)를 제공하는 것을 예시한다. 제3 타이밍도(686)는 대략 2 밀리초 동안 활성 어레이(62)의 픽셀의 게이트에서 (예를 들어, 정상 디스플레이 동작을 수행하는 동안) 데이터 전압을 샘플링 및 홀딩하고 픽셀로부터의 전류가 누설되게 허용하며, 그에 따라 픽셀의 다이오드에 걸쳐 제2 평균 전류(688)를 제공하는 것을 예시한다.
도 36은 본 개시내용의 일 실시예에 따른, 보상이 수행되기 전에 도 7의 디스플레이(18)의 픽셀들 내의 전류를 더 정확하게 감지하기 위해 데이터 보유를 완화시키는 것을 예시한 그래프이다. 제1 전류-전압 곡선(702)은 디스플레이(18)의 동작의 초기 시간 T0에 기준 어레이(64)의 픽셀의 게이트에서 데이터 전압 VData를 직접 구동시키는 것을 예시한다. 특히, 제1 전류-전압 곡선(702)은 제1 데이터 전압(706)에서 목표 전류 Itarget(704)를 제공하는 것을 표시한다. 제2 전류-전압 곡선(708)은 활성 어레이(62)의 픽셀의 게이트에서 (예를 들어, 정상 디스플레이 동작을 수행하는 동안) 데이터 전압을 샘플링 및 홀딩하는 것을 예시한다. 제2 전류-전압 곡선(708)은, 광학적 교정(712) 전에 제1 데이터 전압(706)에서 목표 전류 Itarget(704) 보다 작은 전류(710)를 제공하고, 광학적 교정(712) 이후 제2 데이터 전압(714)에서 목표 전류 Itarget(704)를 제공하는 것을 표시한다.
도 37은 본 개시내용의 일 실시예에 따른, 보상이 수행된 이후 도 7의 디스플레이(18)의 픽셀들 내의 전류를 더 정확하게 감지하기 위해 데이터 보유를 완화시키는 것을 예시한 그래프이다. 제1 전류-전압 곡선(702)은 디스플레이(18)의 동작의 초기 시간 T0에 기준 어레이(64)의 픽셀의 게이트에서 데이터 전압 VData를 직접 구동시키는 것을 예시한다. 특히, 제1 전류-전압 곡선(702)은 제1 데이터 전압(706)에서 목표 전류 Itarget(704)를 제공하는 것을 표시한다. 제2 전류-전압 곡선(722)은 전류 및 전압의 오프-타임 감지 동안 활성 어레이(62)의 픽셀의 게이트에서 데이터 전압 VData를 직접 구동시키는 것을 예시한다. 제2 전류-전압 곡선(722)은 제1 데이터 전압(706)에서 목표 전류 Itarget(704) 보다 작은 전류(724), 및 교정(712) 이후 제1 전류-전압 곡선(702)과 제2 전류-전압 곡선(722) 사이에서의 보상된 데이터 전압(726)의 차이를 제공하는 것을 표시한다. 제3 전류-전압 곡선(728)은 보상 및 교정 이후 활성 어레이(62)의 픽셀의 게이트에서 (예를 들어, 정상 디스플레이 동작을 수행하는 동안) 데이터 전압을 샘플링 및 홀딩하는 것을 예시한다. 즉, 제3 전류-전압 곡선(728)은, 활성 어레이(62)의 픽셀을 일정하게 구동시키는 것과 샘플링 및 홀딩에 의해 픽셀을 구동시키는 것 사이의 차이를 포착함으로써 보정하는 것에 부가하여, 전류-전압 특성들을 감지하는 것 및 전압 열화를 보상하는 것에 적어도 부분적으로 기초하여 생성된다. 그 결과, 제3 전류-전압 곡선(728)은 제2 데이터 전압(730)에서 목표 전류 Itarget(704)를 제공하는 것을 표시한다.
2. 측방향 누설 및/또는 바이어스 전류의 완화
(예를 들어, 활성 어레이(62) 및/또는 기준 어레이(64) 내의) 픽셀들 및 서브-픽셀들의 근접성 때문에, 픽셀 또는 서브-픽셀 내의(또는 픽셀 또는 서브-픽셀의 다이오드에 걸친) 전류를 감지 또는 결정하려고 시도하는 것은 하나의 픽셀 또는 서브-픽셀로부터 다른 픽셀 또는 서브-픽셀로 누설되는 전류(예를 들어, 측방향 누설 전류)를 감지 또는 수신하는 것을 포함할 수 있다. 도 38은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 픽셀들(740)의 도면이다. 픽셀들(740)은 활성 어레이(62) 또는 기준 어레이(64) 중 어느 하나에 포함될 수 있다. 픽셀들(740)은 적색 서브-픽셀(742), 녹색 서브-픽셀(744), 청색 서브-픽셀(746) 등과 같은 서브-픽셀들을 포함할 수 있다. 본 개시내용에서의 픽셀들(예를 들어, 740)에 대한 참조가 서브-픽셀들(예를 들어, 742, 744, 746)에 동일하게 적용될 수 있고, 그 반대의 경우도 마찬가지라는 것에 유의해야 한다.
픽셀 또는 서브-픽셀 내의 전류를 감지할 때, 주변 픽셀들 또는 서브-픽셀들은 턴 오프되거나 제로로 프로그래밍될 수 있다. 예를 들어, 적색 서브-픽셀(742) 내의 전류를 감지할 때, 주변 서브-픽셀들(744, 746)은 턴 오프될 수 있다. 적색 서브-픽셀(742)로부터의 측방향 누설 전류가 완화되지 않거나 감소되지 않으면, 적색 서브-픽셀(742)의 애노드와 주변 서브-픽셀들(744, 746)의 애노드들 사이에 전압 차이가 초래될 수 있다. 적색 서브-픽셀(742)과 주변 서브-픽셀들(744, 746) 사이에 유한 임피던스가 존재할 수 있기 때문에, 적색 서브-픽셀(742)의 애노드 및 주변 서브-픽셀들(744, 746)의 애노드들로부터의 누설 전류가 존재할 수 있다. 전류가 "상단" 측(748)으로부터(예를 들어, 상단에 위치된 전력 공급부, 이를테면 서브-픽셀(742)의 TFT의 드레인에 커플링된 ELVDD 전력 공급부로부터) 감지될 수 있기 때문에, 결과적인 감지된 전류는 서브-픽셀(742)의 다이오드에 걸친 전류 뿐만 아니라 누설 전류를 포함할 수 있다.
도 39는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 서브-픽셀(742)로부터 인접한 서브-픽셀(예를 들어, 744)로의 누설 전류를 완화시키기 위한 제1 기법을 보여주는 회로도이다. 인접한 서브-픽셀들(예를 들어, 744)을 턴 오프시키거나 제로로 프로그래밍하는 대신에, 디지털-아날로그 변환기(572)는, 인접한 서브-픽셀들의 애노드들(760)의 전압(예를 들어, Vanode, adj)이 서브-픽셀(742)의 애노드(762)의 전압(예를 들어, Vanode)과 대략적으로 정합할 수 있도록 인접한 서브-픽셀들을 구동시킬 수 있다. 일부 실시예들에서, 디지털-아날로그 변환기(572)는, 인접한 서브-픽셀들의 애노드들(760)의 결과적인 전압(예를 들어, Vanode, adj)이 서브-픽셀(742)의 애노드(762)의 전압(예를 들어, Vanode)과 대략적으로 정합할 수 있도록 인접한 서브-픽셀들 내의 전류를 구동시킬 수 있다. 이는, 서브-픽셀(742)과 인접한 서브-픽셀(744) 사이에 동일한 전위를 갖고, 서브-픽셀(742)로부터 인접한 서브-픽셀(744)로의 전류 누설(764)을 감소, 최소화, 및/또는 완화시키는 것을 초래할 수 있다. 일부 실시예들에서, 인접한 서브-픽셀들의 애노드들(760)의 Vanode, adj의 전압 또는 전류를 제어하기 위해, 픽셀들 또는 서브-픽셀들의 각각의 열은 전용 전력 공급(예를 들어, ELVDD 전력 공급부(748)에 커플링됨) 라인들(766)을 포함할 수 있다.
도 40은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 서브-픽셀(742)로부터 인접한 서브-픽셀(예를 들어, 744)로 흐르는 누설 및 바이어스 전류들을 설명하기 위한 제2 기법을 보여주는 회로도이다. 제2 기법은 도 26의 기준 어레이(64)의 픽셀에 관하여 설명된 기법과 유사하다. 예시된 바와 같이, 0V(781)의 데이터 전압이 인접한 서브-픽셀(744)에 인가될 수 있는 반면, VData(782)의 데이터 전압은 서브-픽셀(742)에 인가될 수 있다. ELVSS 전력 공급부(780)는 먼저 동작 공급 전압(783)(예를 들어, 대략 -1.6V(볼트))을 2개의 서브-픽셀들(742, 744)에 제공할 수 있다. 동작 공급 전압(783)을 제공하는 것은 동작 누설 전류 Ilk(784), 동작 바이어스 전류 Ibias(786), 및 서브-픽셀(744)의 다이오드(790)에 걸친 동작 다이오드 전류 Idiode(788)를 초래할 수 있다. 그러므로, 전류(예를 들어, Isense(790))를 감지하는 것은 3개의 전류들의 합산 전류(예를 들어, Isense = Ilk + Ibias + Idiode)를 초래할 수 있다.
이어서, ELVSS 전력 공급부(780)는 증가된 전압(792)(예를 들어, 대략 3V)을 2개의 서브-픽셀들(742, 744)에 제공할 수 있어서, 서브-픽셀들(744, 742)의 다이오드들(790, 794)이 반대로 바이어싱되고 전류가 다이오드들(790, 794)에 걸쳐 흐르는 것이 중지되어, 누설 전류 I*lk(796) 및 바이어스 전류 I*bias(798)를 초래한다. 그러므로, 전류(예를 들어, I*sense(800))를 감지하는 것은 2개의 전류들의 합산 전류(예를 들어, I*sense = I*lk + I*bias)를 초래할 수 있다. 이러한 방식으로, I*sense(800)를 Isense(790)로부터 감산하는 것은 Idiode에 대한 더 정확한 값을 초래할 수 있다(예를 들어, Idiode = Isense - I*sense). 증가된 전압(792)은 온도에 적어도 부분적으로 기초하고, 기준 어레이(64)의 제어 회로부에 의해 생성될 수 있다. 예를 들어, 기준 어레이 제어 회로부는 증가된 전압(792)을 생성할 수 있어서, 증가된 전압(792)이 주어지면, 기준 어레이(64)의 픽셀에 인가되는 최대 전압은 목표 휘도를 달성할 수 있다. 도 40의 제2 기법이 서브-픽셀들(742, 744)에서의 감지 또는 샘플링 시간을 두 배로 할 수 있다는 것에 유의해야 한다. 일부 실시예들에서, ELVSS 전력 공급부(780)는 대신, 증가된 전류를 2개의 서브-픽셀들(742, 744)에 제공할 수 있어서, 서브-픽셀들(744, 742)의 다이오드들(790, 794)이 반대로 바이어싱되고 전류가 다이오드들(790, 794)에 걸쳐 흐르는 것이 중지되어, 누설 전류 I*lk(796) 및 바이어스 전류 I*bias(798)를 초래한다. 위의 증가 전압(792)과 마찬가지로, 전류(예를 들어, I*sense(800))를 감지하는 것은 2개의 전류들의 합산 전류(예를 들어, I*sense = I*lk + I*bias)를 초래할 수 있다. 이러한 방식으로, I*sense(800)를 Isense(790)로부터 감산하는 것은 Idiode에 대한 더 정확한 값을 초래할 수 있다(예를 들어, Idiode = Isense - I*sense). 증가된 전류는 온도에 적어도 부분적으로 기초하고, 기준 어레이(64)의 제어 회로부에 의해 생성될 수 있다.
도 41은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 픽셀로부터 인접한 픽셀들로 흐르는 누설 및 바이어스 전류들을 설명하기 위한 방법(801)의 흐름도이다. 방법(801)은, 전압을 픽셀들에 공급하고, (예를 들어, 픽셀들의 박막 트랜지스터들의 소스들에 커플링된 ELVSS 전력 공급부를 통해) ELVSS 전압 레벨 또는 전류 레벨을 픽셀들에 공급하고, 픽셀들 내의 전류들을 결정하며, 픽셀들을 구동시킬 수 있는 임의의 적합한 디바이스 또는 디바이스들의 조합에 의해 수행될 수 있다. 방법(801)이 특정 시퀀스의 단계들을 사용하여 설명되지만, 본 개시내용은 설명된 단계들이 예시된 시퀀스와 상이한 시퀀스들로 수행될 수 있고, 소정의 설명된 단계들이 함께 수행되지 않거나 스킵될 수 있다는 것을 고려한다는 것이 이해되어야 한다. 일부 실시예들에서, 방법(801)의 단계들 중 적어도 일부는 아래에서 설명되는 바와 같이 프로세서 코어 컴플렉스(12)에 의해 수행될 수 있다. 그러나, 도 31의 디지털-아날로그 변환기(572), 감지 회로부(576), ELVSS 전력 공급부(780), 디스플레이(18) 등과 같은 임의의 적합한 디바이스 또는 디바이스들의 조합이 방법(801)을 수행하는 것으로 고려된다는 것이 이해되어야 한다.
프로세서 코어 컴플렉스(12)는 제1 데이터 전압을 픽셀에 공급한다(프로세스 블록(802)). 예를 들어, 도 40에 도시된 바와 같이, 프로세서 코어 컴플렉스(12)는 데이터 전압 VData(782)를 픽셀(744)에 공급하도록 디지털-아날로그 변환기(572)에게 명령할 수 있다. 프로세서 코어 컴플렉스(12)는 또한 제로 데이터 전압을 인접한 픽셀들(예를 들어, 픽셀에 인접한 픽셀들)에 공급한다(프로세스 블록(803)). 예를 들어, 도 40에 도시된 바와 같이, 프로세서 코어 컴플렉스(12)는 0V(781)를 인접한 픽셀(742)에 공급하도록 디지털-아날로그 변환기(572)에게 명령할 수 있다.
프로세서 코어 컴플렉스(12)는 동작 ELVSS 공급 전압 또는 전류를 픽셀 및 인접한 픽셀들에 공급한다(프로세스 블록(804)). 예를 들어, 도 40에 도시된 바와 같이, 프로세서 코어 컴플렉스(12)는 동작 공급 전압(783)(예를 들어, 대략 -1.6V(볼트)) 또는 전류를 2개의 픽셀들(742, 744)에 제공하도록 ELVSS 전력 공급부(780)에게 명령할 수 있다.
이어서, 프로세서 코어 컴플렉스(12)는 픽셀 내의 제1 전류를 결정한다(프로세스 블록(805)). 예를 들어, 도 40에 도시된 바와 같이, 프로세서 코어 컴플렉스(12)는, 동작 누설 전류 Ilk(784), 동작 바이어스 전류 Ibias(786), 및 픽셀(744)의 다이오드(790)에 걸친 동작 다이오드 전류 Idiode(788)를 포함할 수 있는 제1 전류를 결정하도록 감지 회로부(576)에게 명령할 수 있다. 그러므로, 감지 회로부(576)는 픽셀(744) 내의 제1 전류(예를 들어, Isense(790))를 3개의 전류들의 합산 전류(예를 들어, Isense = Ilk + Ibias + Idiode)로서 결정할 수 있다.
프로세서 코어 컴플렉스(12)는 증가된 ELVSS 공급 전압 또는 전류를 픽셀 및 인접한 픽셀들에 공급한다(프로세스 블록(806)). 예를 들어, 도 40에 도시된 바와 같이, 프로세서 코어 컴플렉스(12)는 증가된 ELVSS 공급 전압(792)(예를 들어, 대략 3V)을 2개의 픽셀들(742, 744)에 제공하도록 ELVSS 전력 공급부(780)에게 명령할 수 있다. 증가된 ELVSS 공급 전압(792)은 픽셀들(744, 742)의 다이오드들(790, 794)이 바이어스를 반전시키게 하여, 그에 따라 전류가 다이오드들(790, 794)에 걸쳐 흐르는 것을 중지하게 할 수 있다. 일부 실시예들에서, ELVSS 전력 공급부(780)는 증가된 전류를 2개의 픽셀들(742, 744)에 제공하여, 픽셀들(744, 742)의 다이오드들(790, 794)이 바이어스를 반전시키게 할 수 있으며, 이는 결국 전류가 다이오드들(790, 794)에 걸쳐 흐르는 것을 중지하게 한다.
이어서, 프로세서 코어 컴플렉스(12)는 픽셀 내의 제2 전류를 결정한다(프로세스 블록(807)). 예를 들어, 도 40에 도시된 바와 같이, 프로세서 코어 컴플렉스(12)는, 누설 전류 I*lk(796) 및 바이어스 전류 I*bias(798)를 포함할 수 있는 제2 전류를 결정하도록 감지 회로부(576)에게 명령할 수 있다. 그러므로, 감지 회로부(576)는 픽셀(742) 내의 제2 전류(예를 들어, I*sense(800))를 2개의 전류들의 합산 전류(I*sense = I*lk + I*bias)로서 결정할 수 있다
이어서, 프로세서 코어 컴플렉스(12)는 제1 전류 및 제2 전류에 적어도 부분적으로 기초하여 픽셀(742)을 구동시킨다(프로세스 블록(808)). 예를 들어, 프로세서 코어 컴플렉스(12)는 제1 전류 및 제2 전류에 적어도 부분적으로 기초하여 픽셀(742)을 구동시키도록 디지털-아날로그 변환기(572)에게 명령할 수 있다. 특히, I*sense(800)를 Isense(790)로부터 감산하는 것은 다이오드에 걸친 전류 Idiode에 대한 더 정확한 값을 초래할 수 있다(예를 들어, Idiode = Isense - I*sense). 프로세서 코어 컴플렉스(12)는 데이터 전압 VData에 대한 다이오드에 걸친 전류, 다른 데이터 전압들에 대해 다이오드에 걸쳐 감지된 전류들, 및 개개의 데이터 전압들을 버퍼(580)에 저장할 수 있다. 소정의 양의 시간(예를 들어, 대략 2주) 이후, 이들 전류 및 전압 값들은 버퍼(580)로부터 룩업 테이블들(582)로 전송될 수 있다. 전압 비교기 회로(584)는 전류 및 전압 값들에 적어도 부분적으로 기초하여 픽셀(744)에 대한 전류-전압 곡선을 생성하고, 전류-전압 곡선을 기준 어레이 제어 회로부에 의해 생성된 다른 전류-전압 곡선과 비교할 수 있다. 전압 비교기 회로(584)는 비교에 적어도 부분적으로 기초하여 전압 차이들의 세트를 생성할 수 있고, 전류-전압 보상 회로(586)는 (전압 차이들의 세트를 보상하기 위해) 전압 차이들의 세트에 적어도 부분적으로 기초하여 픽셀(744)을 구동시키도록 디지털-아날로그 변환기(572)에게 명령할 수 있다.
일부 실시예들에서, 활성 어레이 제어 회로부(85)의 전류 스텝 제한기 회로부(72)는 전압 차이들의 세트에 대응하는 전류 보상 값들을 제한할 수 있다. 특히, 전류 스텝 제한기 회로부(72)는 전압 차이들의 세트에 대응하는 전류 보상 값들을 가시성 임계치 미만으로 제한하는 데 사용될 수 있다. 가시성 임계치는, (전류 보상 값들을 적용하기 전에 픽셀(744)을 구동시키는 것과 비교하여) 픽셀(744)을 구동시키는 것에 적용될 때 디스플레이(18)의 뷰어가 인지하지 못할 수 있는 전류 값 변화에 대응할 수 있다. 이러한 방식으로, 뷰어는 적용된 보상을 의식할 수 없어서, 디스플레이(18)의 전체 뷰잉 경험을 개선시킨다.
도 42 및 도 43은 본 개시내용의 일 실시예에 따른, 픽셀(810)로부터 다수의 인접한 픽셀들(812)로 흐르는 누설 및 바이어스 전류들을 설명하기 위한 제2 기법을 추가로 보여주는 회로도들이다. 도 42는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 픽셀(810)의 누설 전류들, 바이어스 전류, 및 다이오드 전류의 합을 결정하는 것을 예시한 회로도이다. 특히, ELVSS 전력 공급부는 동작 공급 전압(814)(예를 들어, 대략 -1.6V) 또는 전류를 픽셀(810) 및 인접한 픽셀들(812)에 제공한다. 예시된 바와 같이, 픽셀(810)의 다이오드(816)는 다이오드(816)로 하여금 GX(820)의 그레이 레벨을 방출하게 하는 VX(818)의 데이터 전압을 공급받을 수 있다. 인접한 픽셀(812)의 다이오드들(822)은 다이오드들(822)로 하여금 G0(826)의 그레이 레벨을 방출하게 하는 V0(824)의 데이터 전압을 공급받을 수 있다. 이는 누설 전류들 Ilk-L(828), Ilk-Y(830), 및 Ilk-H(832), 바이어스 전류 Ibias(834), 및 다이오드 전류 Idiode(836)를 생성할 수 있다. 그러므로, 픽셀(810) 내의 전류(예를 들어, Isense)를 감지하는 것은 3개의 유형들의 전류들의 합산 전류(예를 들어, Isense = Ilk-L + Ilk-Y + Ilk-H + Ibias + Idiode)를 초래할 수 있다.
도 43은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 픽셀(810)의 누설 전류들과 바이어스 전류의 합을 결정하는 것을 예시한 회로도이다. 특히, ELVSS 전력 공급부는 증가된 전압(850)(예를 들어, 대략 3V) 또는 전류를 픽셀(810) 및 인접한 픽셀들(812)에 제공할 수 있어서, 픽셀(810) 및 인접한 픽셀들(812)의 다이오드들(816, 822)은, 각각, 반대로 바이어싱되고 전류가 다이오드들(816, 822)에 걸쳐 흐르는 것이 중지되어, 누설 전류들 Ilk-L(828), Ilk-Y(830), 및 Ilk-H(832) 및 바이어스 전류 Ibias(834)를 생성한다. 그러므로, 전류(예를 들어, I*sense)를 감지하는 것은 2개의 유형들의 전류들의 합산 전류(I*sense = Ilk-L + Ilk-Y + Ilk-H + Ibias)를 초래할 수 있다. 이러한 방식으로, I*sense를 (도 42로부터의) Isense로부터 감산하는 것은 Idiode에 대한 더 정확한 값을 초래할 수 있다(예를 들어, Idiode = Isense - I*sense).
도 44 및 도 45는 본 개시내용의 일 실시예에 따른, 픽셀(810)로부터 다수의 인접한 픽셀들(812)로 흐르는 누설 및 바이어스 전류들을 설명하기 위한 제2 기법을 사용하는 공통 모드 누설 소거를 보여주는 회로도들이다. 도 44는 본 개시내용의 일 실시예에 따른, 동작 공급 전압(814)이 도 7의 디스플레이(18)에 제공될 때 공통 모드 누설을 소거시키는 것을 예시한 회로도이다. 특히, ELVSS 전력 공급부는 동작 공급 전압(814)(예를 들어, 대략 -1.6V)을 픽셀(810) 및 인접한 픽셀들(812)에 제공한다. 픽셀들(810, 812)은 공통 모드 증폭기(860) 및 감지 증폭기(862)(예를 들어, 감지 아날로그 프론트 엔드(66)와 같은 차동 감지 증폭기)에 커플링될 수 있다. 차동 감지를 수행할 때, 공통 모드 증폭기(860) 및 감지 증폭기(862)의 포지티브 및 네거티브 브랜치들(864, 866) 내의 전류는 바이어스 전류의 관점들에서 큰 공통 모드 신호를 포함할 수 있다. 공통 모드 증폭기(860)는, 나머지 차동 신호가 감지 증폭기(862)에서 수신될 수 있도록 공통 모드 신호를 소거시키거나 흡수할 수 있다.
예를 들어, 포지티브 브랜치(864) 내의 전류는 개개의 누설 전류들 Ilk-L(828), Ilk-Y(830), Ilk-H(832), 및 Ilk-V(868), 바이어스 전류 Ibias(834), 및 다이오드 전류 Idiode(836)를 포함할 수 있다(예를 들어, Ilk-L + Ilk-Y + Ilk-H + Ilk-V + Ibias + Idiode). 네거티브 브랜치(866) 내의 전류는 개개의 누설 전류들 Ilk-L'(870), Ilk-Y'(872), Ilk-H(832), 및 Ilk-V'(874), 및 바이어스 전류 Ibias(834)를 포함할 수 있다(예를 들어, Ilk-L' + Ilk-Y' - Ilk-H + Ilk-V + Ibias). 공통 모드 증폭기(860)를 통해 포지티브 브랜치(864) 내의 전류를 통과시키는 것은 포지티브 브랜치(864) 내의 전류에서 공통 모드 신호(876)(예를 들어, Ilk-L + Ilk-Y + Ilk-V + Ibias + (Idiode + ΔIlk-L + ΔIlk-Y + ΔIlk-V) /2))를 소거시키는 것을 초래할 수 있어서, 나머지 차동 신호(878)(예를 들어, (Idiode + ΔIlk-L + ΔIlk-Y + ΔIlk-V) /2 + Ilk-H)가 감지 증폭기(862)에서 수신될 수 있다. 유사하게, 공통 모드 증폭기(860)를 통해 네거티브 브랜치(866) 내의 전류를 통과시키는 것은 네거티브 브랜치(866) 내의 전류에서 공통 모드 신호(880)(예를 들어, Ilk-L + Ilk-Y + Ilk-V + Ibias + (Idiode + ΔIlk-L + ΔIlk-Y + ΔIlk-V) /2))를 소거시키는 것을 초래할 수 있어서, 나머지 차동 신호(882)(예를 들어, (Idiode + ΔIlk-L + ΔIlk-Y + ΔIlk-V) /2 - Ilk-H)가 감지 증폭기(862)에서 수신될 수 있다. 그 결과, 차동 신호들(878, 882)을 통해 감지 증폭기(862)에서 수신된 총 전류(884)는 Idiode + ΔIlk-L + ΔIlk-Y + ΔIlk-V + 2*Ilk-H일 수 있다.
도 45는 본 개시내용의 일 실시예에 따른, 증가된 공급 전압(850)이 도 7의 디스플레이(18)에 제공될 때 공통 모드 누설을 소거시키는 것을 예시한 회로도이다. 특히, ELVSS 전력 공급부는 증가된 공급 전압(850)(예를 들어, 대략 3V)을 픽셀(810) 및 인접한 픽셀들(812)에 제공한다. 포지티브 브랜치(864) 내의 전류는 개개의 누설 전류들 Ilk-L(828), Ilk-Y(830), Ilk-H(832), 및 Ilk-V(868), 및 바이어스 전류 Ibias(834)를 포함할 수 있다(예를 들어, Ilk-L + Ilk-Y + Ilk-H + Ilk-V + Ibias). 네거티브 브랜치(866) 내의 전류는 개개의 누설 전류들 Ilk-L'(870), Ilk-Y'(872), Ilk-H(832), 및 Ilk-V'(874), 및 바이어스 전류 Ibias(834)를 포함할 수 있다(예를 들어, Ilk-L' + Ilk-Y' - Ilk-H + Ilk-V + Ibias). 공통 모드 증폭기(860)를 통해 포지티브 브랜치(864) 내의 전류를 통과시키는 것은 포지티브 브랜치(864) 내의 전류에서 공통 모드 신호(900)(예를 들어, Ilk-L + Ilk-Y + Ilk-V + Ibias + (ΔIlk-L + ΔIlk-Y + ΔIlk-V) /2))를 소거시키는 것을 초래할 수 있어서, 나머지 차동 신호(902)(예를 들어, (ΔIlk-L + ΔIlk-Y + ΔIlk-V) /2 + Ilk-H)가 감지 증폭기(862)에서 수신될 수 있다. 유사하게, 공통 모드 증폭기(860)를 통해 네거티브 브랜치(866) 내의 전류를 통과시키는 것은 네거티브 브랜치(866) 내의 전류에서 공통 모드 신호(904)(예를 들어, Ilk-L + Ilk-Y + Ilk-V + Ibias + (ΔIlk-L + ΔIlk-Y + ΔIlk-V) /2))를 소거시키는 것을 초래할 수 있어서, 나머지 차동 신호(906)(예를 들어, (ΔIlk-L + ΔIlk-Y + ΔIlk-V) /2 - Ilk-H)가 감지 증폭기(862)에서 수신될 수 있다. 그 결과, 차동 신호들(878, 882)을 통해 감지 증폭기(862)에서 수신된 총 전류(908)는 ΔIlk-L + ΔIlk-Y + ΔIlk-V + 2*Ilk-H일 수 있다. 그러므로, 동작 공급 전압(814)이 픽셀들(810, 812)에 제공될 때 감지 증폭기(862)에서 수신된 총 전류(884)와 증가된 공급 전압(850)이 픽셀들(810, 812)에 제공될 때 감지 증폭기(862)에서 수신된 총 전류(908) 사이의 차이는 IDiode(예를 들어, (Idiode + ΔIlk-L + ΔIlk-Y + ΔIlk-V + 2*Ilk-H) - (ΔIlk-L + ΔIlk-Y + ΔIlk-V + 2*Ilk-H))일 수 있다.
예시된 바와 같이, 도 42 내지 도 45의 회로도들의 픽셀들(810, 812)은 본 개시내용의 일 실시예에 따른 소스 팔로워 픽셀들, 이를테면 도 46의 회로도에 예시된 소스 팔로워 픽셀(909)일 수 있다. 그러나, 본 개시내용은 본 개시내용의 실시예들에 따른 임의의 적합한 유형의 픽셀, 이를테면 도 47의 회로도에 예시된 바와 같은 클래스 A-증폭기 픽셀(910) 또는 도 48의 회로도에 예시된 바와 같은 클래스 AB-증폭기 픽셀(911)을 포함할 수 있다.
픽셀이, 이를테면 클래스 AB-증폭기 픽셀(911)(또는 클래스 B-증폭기 픽셀)에 대해 (데이터 전압 VData(913) 라인의 일측 상의) 최상단 전류원(912) 및 (데이터 전압 VData(913) 라인의 다른 또는 대향측 상의) 최하단 전류원(914)을 포함하는 실시예들에서, 도 42 내지 도 45의 회로도들은 최상단 전류원(912)으로부터의 전류를 감지할 수 있지만, 최하단 전류원(914)으로부터의 전류를 감지할 수 없다. 이는, 감지 증폭기(예를 들어, 도 44의 862)가 최상단 전류원(912)에 커플링되지만 최하단 전류원(914)에는 커플링되지 않을 수 있기 때문이다. 그러므로, 감지 증폭기(862)는, 최하단 전류원(914)에 의해 생성된 전류 및 잡음이 측정될 수 없으므로 최하단 전류원(914)으로부터 생성된 잡음을 보상하거나 완화시키는 것을 용이하게 할 수 없을 수 있다.
도 49는 본 개시내용의 일 실시예에 따른, 도 48의 클래스 AB-증폭기 픽셀(911)에 대한 잡음을 완화시키는 것을 예시한 회로도이다. 도 44의 회로도와 마찬가지로, 클래스 AB-증폭기 픽셀들(911)의 각각의 픽셀의 최상단 전류원들(912)에 커플링된 최상단 감지 증폭기(915)가 존재한다. 도 49의 회로도는 또한 클래스 AB-증폭기 픽셀들(911)의 각각의 픽셀의 최하단 전류원들(914)에 커플링된 최하단 감지 증폭기(916)를 포함한다. 각각의 클래스 AB-증폭기 픽셀(911)의 데이터 전압 VData(913) 라인의 양측으로부터 감지함으로써, 감지 증폭기들(915, 916)은, 각각의 클래스 AB-증폭기 픽셀(911)로부터의 잡음이 상관될 수 있으므로 전류원들(912, 914)로부터의 잡음을 감소시키거나 완화시키는 것을 용이하게 할 수 있다.
예를 들어, 하나의 클래스 AB-증폭기 픽셀(911)의 다이오드(917)는 낮은(예를 들어, 0V의) 데이터 전압(913)을 다이오드(917)에 제공하여, 그 다이오드(917)에 걸친 전류가 제로가 되게 함으로써 강제로 오프될 수 있다. 그러므로, 개개의 픽셀(911)에 걸친 전류 I1(918)은 개개의 전류원(912)으로부터의 잡음을 포함할 수 있지만, 다이오드(917)에 걸친 전류를 포함하지 않을 수 있다. 다른 클래스 AB-증폭기 픽셀(911)의 다이오드(919)는 그 다이오드(919)에 걸친 전류가 비-제로가 되도록 동작할 수 있다. 그러므로, 개개의 픽셀(911)에 걸친 전류 I2(920)는 다이오드(919)에 걸친 전류뿐만 아니라 개개의 전류원(914)으로부터의 잡음 둘 모두를 포함할 수 있다. 전류 I1(918)을 전류 I2(920)로부터 감산하는 것은 다이오드(919)에 걸친 전류의 정확한 측정 또는 추정을 제공할 수 있다. 실제로, 일부 실시예들에서, 이러한 방식으로 전류원들(912, 914)로부터의 잡음을 감소시키거나 완화시키는 것은 픽셀 당 20 내지 70 데시벨(예를 들어, 최대 55 데시벨)만큼 전류원들(912, 914)로부터 공급되는 전류에서 신호-대-잡음 비를 연장시킬 수 있다.
유리하게, 클래스 AB-증폭기 픽셀들(911) 내의 전류는, ELVSS 전력 공급부(921)에 의해 공급되는 전력이 변화될 때와 같이, 클래스 AB-증폭기 픽셀들(911)에서 바이어스 조건들이 변화될 때에도 감지 증폭기들(915, 916)에 의해 정확하게 감지될 수 있다. 게다가, 감지 증폭기들(915, 916)의 출력들은 회로부에 부가적인 아날로그-디지털 변환기들(152)을 부가하지 않으면서 기존의 아날로그-디지털 변환기들(예를 들어, 152)의 입력들에 부가될 수 있다.
그러나, 픽셀(911)들 사이의 이상적이지 않은 차이들, 이를테면 제조 결함들로 인해, 일부 경우들에서, 제1 픽셀(911)에 걸친 전류 I1(918)을 제2 픽셀(911)에 걸친 전류 I2(920)로부터 감산하는 것은 다이오드(919)에 걸친 전류의 정확한 측정 또는 추정을 제공하지 않을 수 있다. 실제로, 2개의 픽셀들(911)이 동일한 양의 전압을 공급받을 수 있더라도, 개개의 다이오드들(917, 919)에 걸친 전류 값들은 상이할 수 있다. 그러므로, 제1 픽셀(911)에 걸친 전류 I1(918)을 제2 픽셀(911)에 걸친 전류 I2(920)로부터 감산하는 것은 다이오드(919)에 걸친 전류 뿐만 아니라, 픽셀들(911) 사이의 이상적이지 않은 차이들로 인한 부가적인 전류 값을 산출할 수 있으며, 이는 (2개의 픽셀들(911) 사이의) 바이어스 부정합 전류로 지칭될 수 있다.
따라서, 다이오드(919)에 걸친 전류를 정확하게 결정하기 위해, 바이어스 부정합 전류는 제1 픽셀(911)에 걸친 전류 I1(918)과 제2 픽셀(911)에 걸친 전류 I2(920) 사이의 차이로부터 감산될 수 있다. 도 50은 본 개시내용의 일 실시예에 따른, 2개의 픽셀들(1500) 사이의 바이어스 부정합 전류를 결정하는 것을 예시한 회로도이다. 바이어스 부정합 전류를 결정하기 위해, 신호 전류(1502)는, 어떠한 전류도 다이오드들(1506)을 통해 흐르고 있지 않도록 (예를 들어, ELVSS 전력 공급부(1504)에 의해 공급되는 전압과 같은 컷아웃(cutout) 전압들을 하이(high)로 밀어냄으로써) 디스에이블될 수 있다. 이러한 방식으로, 감지 증폭기들(1508)에 의해 측정된 전류는 픽셀들(1500)의 트랜지스터들을 통한 전류, 즉 바이어스 전류들(예를 들어, 도 26의 440)이고, 다이오드들(1506)을 통한 전류가 아니다. 감지 증폭기들(1508)에 의해 측정된 바와 같은 이들 바이어스 전류들 사이의 차이는 바이어스 부정합 전류이다. 회로도의 측부 트랜지스터들(1510)은 바이어스 부정합 전류를 완화시키거나 제거하여, 그에 따라 다이오드들(1506)을 통한 전류의 더 정확한 결정을 가능하게 할 수 있다.
도 51은 본 개시내용의 일 실시예에 따른, 다이오드(예를 들어, 1506)를 통한 전류를 결정하기 위한 방법(1520)의 흐름도이다. 특히, 방법(1520)은 도 50에 도시된 회로도를 사용하여 수행될 수 있다. 일부 실시예들에서, 다이오드는 도 48에 도시된 것과 같은 클래스 AB-증폭기 픽셀(911)의 일부일 수 있다. 방법(1520)이 특정 시퀀스의 단계들을 사용하여 설명되지만, 본 개시내용은 설명된 단계들이 예시된 시퀀스와 상이한 시퀀스들로 수행될 수 있고, 소정의 설명된 단계들이 함께 수행되지 않거나 스킵될 수 있다는 것을 고려한다는 것이 이해되어야 한다. 일부 실시예들에서, 방법(1520)의 단계들 중 적어도 일부는 아래에서 설명되는 바와 같이 프로세서 코어 컴플렉스(12)에 의해 수행될 수 있다. 그러나, 도 31의 디지털-아날로그 변환기(572), 감지 회로부(576), ELVSS 전력 공급부(780), 디스플레이(18) 등과 같은 임의의 적합한 디바이스 또는 디바이스들의 조합이 방법(1520)을 수행하는 것으로 고려된다는 것이 이해되어야 한다.
프로세서 코어 컴플렉스(12)는 2개의 픽셀들(1500) 내의 신호 전류를 디스에이블시킨다(프로세스 블록(1522)). 예를 들어, 프로세서 코어 컴플렉스(12)는 ELVSS 전력 공급부(1504)에 의해 공급되는 전압과 같은 컷아웃 전압들을 하이로 밀어낼 수 있다. 그러므로, 어떠한 전류도 다이오드들(1506)을 통해 흐를 수 없다.
이어서, 프로세서 코어 컴플렉스(12)는 2개의 픽셀들(1500) 사이의 바이어스 부정합 전류를 결정한다(프로세스 블록(1524)). 특히, 프로세서 코어 컴플렉스(12)는 측부 트랜지스터들(1510)을 사용하여 바이어스 부정합 전류를 결정하도록 도 50에 도시된 회로를 구성할 수 있다. 예를 들어, 측부 트랜지스터들(1510)은 전류원들(1502)의 게이트들에서 바이어스 전류들을 샘플링할 수 있고, 프로세서 코어 컴플렉스(12)는 바이어스 전류들 사이의 차이를 결정할 수 있다.
프로세서 코어 컴플렉스(12)는 픽셀(911) 내의 신호 전류를 인에이블시킨다(프로세스 블록(1526)). 특히, 프로세서 코어 컴플렉스(12)는, 대응하는 다이오드(1506)에 걸친 전류가 결정되도록 요구되는 개개의 픽셀(911)에서 신호 전류를 인에이블시킬 수 있다. 그러므로, 프로세서 코어 컴플렉스(12)는 ELVSS 전력 공급부(1504)에 의해 공급되는 전압과 같은 컷아웃 전압들을 로우로 끌어당길 수 있다.
이어서, 프로세서 코어 컴플렉스(12)는 픽셀들(911)을 통한 전류 사이의 차이를 결정한다(프로세스 블록(1528)). 즉, 프로세서 코어 컴플렉스(12)는, 신호 전류가 프로세스 블록(1526)으로부터 제공되는 다이오드(1506)를 갖는 픽셀(911)을 통한 전류(1512) 및 신호 전류가 제공되지 않는 다이오드(1506)를 갖는 픽셀(911)을 통한 전류(1514)를 결정할 수 있다. 예를 들어, 프로세서 코어 컴플렉스(12)는 출력 커패시터들(1516)에서 전류를 측정함으로써 전류들(1512, 1514)을 결정할 수 있다. 이어서, 프로세서 코어 컴플렉스(12)는 이들 2개의 전류들(1512, 1514) 사이의 차이를 결정할 수 있다. 따라서, 차이는 픽셀(911)의 다이오드(1506)에 걸친 원하는 전류뿐만 아니라 바이어스 불일치 전류 둘 모두를 포함할 수 있다.
프로세서 코어 컴플렉스(12)는 픽셀들(911)을 통한 전류 사이의 차이로부터 바이어스 부정합 전류를 추출한다(프로세스 블록(1530)). 즉, 프로세서 코어 컴플렉스(12)는 픽셀들(911)을 통한 전류 사이의 차이로부터 바이어스 부정합 전류를 감산할 수 있다. 따라서, 나머지 전류가 픽셀(911)의 다이오드(1506)에 걸친 전류이다. 이러한 방식으로, 방법(1520) 및 도 50의 회로도는 클래스 AB-증폭기 픽셀들(911)(및 전압 데이터 라인(913)의 각각의 측부 상에 전류원들을 갖는 다른 픽셀들)에서 다이오드들에 걸친 전류를 정확하게 측정하면서, 또한 픽셀들(911) 사이의 바이어스 부정합을 보상할 수 있다.
도 38을 참조하여 논의된 바와 같이, 픽셀 또는 서브-픽셀 내의 전류를 감지할 때, 주변 픽셀들 또는 서브-픽셀들은 턴 오프되거나 제로로 프로그래밍될 수 있다. 그러므로, 전류는 감지된 픽셀 또는 서브-픽셀로부터 주변 픽셀들 또는 서브-픽셀들로 누설될 수 있다. 도 38에 도시된 픽셀(740)에 대한 구성에서, 서브-픽셀들의 좌측 열은 적색 서브-픽셀(742)의 상단 행 서브-픽셀 및 녹색 서브-픽셀(744)의 하단 행 서브-픽셀을 포함한다. 픽셀(740)은 또한 청색 서브-픽셀(746)의 우측 열을 포함한다.
소정의 픽셀들(예를 들어, 도 47에 도시된 클래스 A-증폭기 픽셀(910))에 대해, 측방향 누설 전류는 전압 드레인(예를 들어, VDD)으로부터 전압원(예를 들어, VSS)으로 흐를 수 있다. 그러나, 데이터 전압 라인의 각각의 측부 상에 전류원을 갖는 픽셀, 이를테면 클래스 AB-증폭기 픽셀(911)은 도 52에서 화살표들에 의해 도시된 바와 같이 VDD 및 VSS로부터 측방향 누설 전류를 순환시킨다. 특히, 도 52는 본 개시내용의 일 실시예에 따른, 청색 서브-픽셀(1540)의 다이오드를 통한 전류를 감지한 결과로서 도 49의 픽셀(911) 내의 측방향 누설 전류를 예시한다. 그러므로, 청색 서브-픽셀(1540)에는, 청색 서브픽셀(1540)로 하여금 X의 그레이 레벨("GX", 여기서 X는 임의의 적합한 그레이 레벨(예를 들어, G100)일 수 있음)을 방출하게 하기 위한 데이터가 (데이터 전압 라인(1542)을 통해) 전송되고 있다. 부가적으로, 픽셀(911)의 적색 서브-픽셀(1544) 및 녹색 서브-픽셀(1546)이 턴 오프되어, 적색 서브-픽셀(1544) 및 녹색 서브-픽셀(1546)에는, 적색 서브-픽셀(1544) 및 녹색 서브-픽셀(1546)로 하여금 제로의 그레이 레벨들("G0")을 방출하게 하고 오프로 보이게 하는 데이터가 (개개의 데이터 전압 라인들(1542)을 통해) 전송된다. 적색 화살표들(1548)은 청색 서브-픽셀(1540)로부터 적색 서브-픽셀(1544) 및 녹색 서브-픽셀(1546)로의 누설 전류들의 흐름을 표시한다.
누설 경로들에 대한 VDD 및 VSS 라인들(예를 들어, 감지되고 있는 서브-픽셀의 이웃한 서브-픽셀들)이 조합되면, 측방향 누설 전류들이 고려되거나 감산될 수 있다. 도 53은 본 개시내용의 일 실시예에 따른, 서브-픽셀 내의 전류를 감지할 때 측방향 누설 전류들을 완화시키는 것을 예시한 회로도이다. 예시된 바와 같이, VDD/VSS 전력 라우팅 또는 공급 라인들(1560)은 픽셀들(911)의 각각의 열(1562) 사이에 배치될 수 있다. 그러므로, 각각의 서브-픽셀은 3-방향 스위치 또는 멀티플렉서(1564)에 커플링되어 결국 감지 증폭기(1566)에 커플링될 수 있는 전력 라우팅 라인(1560)에 인접할 수 있다. 일부 실시예들에서, 각각의 전력 라우팅 라인(1560)은 2개의 3-방향 멀티플렉서들(1564, 1568)(하나는 픽셀들(911)의 제1 행(1570) 위에 배치되고 하나는 픽셀들(911)의 마지막 행(1572) 아래에 배치됨)에 커플링된다. 제1 멀티플렉서(1564)는 최상단 감지 증폭기(1566)에 커플링될 수 있는 반면, 제2 멀티플렉서(1568)는 최하단 감지 증폭기(1568)에 커플링될 수 있다. 2개의 감지 증폭기들(1566, 1568)은 도 49에 관하여 논의된 바와 같이, 데이터 전압 라인(예를 들어, 913)의 각각의 측부 상에 배치된 2개의 전류원들(예를 들어, 912, 914)로부터의 잡음을 감소시키거나 완화시킬 수 있다.
픽셀(911)의 전류를 감지할 때, 멀티플렉서들(1564)은, 누설 전류를 수신할 수 있는 서브-픽셀들에 VDD/VSS 신호들을 공급하는 그 전력 라우팅 라인들(1560)을 연결시킬 수 있다. 예를 들어, 도 54의 예시적인 회로도에서, 감지 동작은 본 개시내용의 일 실시예에 따라 적색 서브-픽셀(1580) 상에서 수행된다. 특히, 적색 서브-픽셀(1580)에는, 적색 서브-픽셀(1580)로 하여금 X의 그레이 레벨을 방출하게 하는 데이터가 (데이터 전압 라인을 통해) 전송되는 반면, 다른 서브-픽셀들(예를 들어, 1540, 1544, 1546)에는, 다른 서브픽셀들로 하여금 제로의 그레이 레벨을 방출하게 하는 데이터가 전송된다. 그 결과, 멀티플렉서(1564)는, 적색 서브-픽셀(1580)(예를 들어, 적색 서브-픽셀(1580)의 이웃한 서브-픽셀들) 내의 전류를 감지할 때 누설 전류를 수신할 수 있는 서브-픽셀들에 VDD/VSS 신호들을 공급하는 전력 라우팅 라인들(1584, 1586)에 (멀티플렉서(1564)를 감지 증폭기(1566)에 연결시키는) 노드(1582)를 커플링시키는 스위치들을 닫도록 (예를 들어, 프로세서 코어 컴플렉스(12)에 의해) 명령받는다. 예시된 바와 같이, 적색 서브-픽셀(1580) 내의 전류를 감지할 때 누설 전류를 수신할 수 있는 서브-픽셀들에 VDD/VSS 신호들을 공급하는 전력 라우팅 라인들(1584, 1586)은 적색 서브-픽셀(1580)에 2개의 가장 가까운 전력 라우팅 라인들(1584, 1586)일 수 있다. 최하단 감지 증폭기(1568)가 도 54에 도시되지 않지만, 최하부 감지 증폭기(1568)가 도 54에서 사용되었다면 이러한 동일한 기법이 적용된다는 것이 이해되어야 한다.
유사하게, 도 55의 예시적인 회로도에서, 감지 동작은 본 개시내용의 일 실시예에 따라 청색 서브-픽셀(1590) 상에서 수행된다. 특히, 청색 서브-픽셀(1590)에는, 청색 서브-픽셀(1590)로 하여금 X의 그레이 레벨을 방출하게 하는 데이터가 (데이터 전압 라인을 통해) 전송되는 반면, 다른 서브-픽셀들(예를 들어, 1540, 1544, 1546)에는, 다른 서브픽셀들로 하여금 제로의 그레이 레벨을 방출하게 하는 데이터가 전송된다. 그 결과, 멀티플렉서(1564)는, 청색 서브-픽셀(1590)(예를 들어, 청색 서브-픽셀(1590)의 이웃한 서브-픽셀들) 내의 전류를 감지할 때 누설 전류를 수신할 수 있는 서브-픽셀들에 VDD/VSS 신호들을 공급하는 전력 라우팅 라인들(1594, 1596)에 (멀티플렉서(1564)를 감지 증폭기(1566)에 연결시키는) 노드(1592)를 커플링시키는 스위치들을 닫도록 (예를 들어, 프로세서 코어 컴플렉스(12)에 의해) 명령받는다. 예시된 바와 같이, 청색 서브-픽셀(1590) 내의 전류를 감지할 때 누설 전류를 수신할 수 있는 서브-픽셀들에 VDD/VSS 신호들을 공급하는 전력 라우팅 라인들(1594, 1596)은 청색 서브-픽셀(1590)에 2개의 가장 가까운 전력 라우팅 라인들(1594, 1596)일 수 있다. 최하단 감지 증폭기(1568)가 도 55에 도시되지 않지만, 최하부 감지 증폭기(1568)가 도 55에서 사용되었다면 이러한 동일한 기법이 적용된다는 것이 이해되어야 한다. 이러한 방식으로, 도 53 내지 도 55의 회로도들은, 데이터 전압 라인의 각각의 측부 상에 전류원을 갖는 픽셀, 이를테면 클래스 AB-증폭기 픽셀(911) 내의 전류를 감지할 때 고려되거나 감산될 수 있다.
도 56은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 활성 어레이(62)의 픽셀들(922, 923) 내의 전류를 감지하기 위한 타이밍도이다. ELVSS 전력 공급부는 먼저 동작 공급 전압(924)(예를 들어, 대략 -1.6V), 및 이어서 증가된 공급 전압(926)(예를 들어, 대략 3V)을 픽셀들(922, 923)에 제공할 수 있다. 타이밍도는 픽셀(922)에 제공되는 데이터 값들(928) 및 데이터 전압들(930), 픽셀들(922, 923) 내의 소스 증폭기 초핑 극성(932), 픽셀들(922, 923) 내의 방출 신호들(934), 및 픽셀들(922, 923) 내의 아날로그 프론트 엔드(AFE) 동작(936)을 예시한다.
예시된 바와 같이, 각각의 감지 동작(938, 940)은 대략 2 밀리초를 취할 수 있고, 전류-전압 값들의 2개의 쌍들은 픽셀(922)(또는 서브-픽셀) 마다 감지될 수 있다. 타이밍도는 또한 상관된 이중 샘플링(942), 소스 증폭기 오프셋 소거(944), 및 측방향 누설 및 바이어스 전류 소거(946)의 타이밍을 예시한다.
감지 동작은 주기적으로(예를 들어, 대략 2주 마다) 그리고/또는 소정의 조건들에 적어도 부분적으로 기초하여 수행될 수 있다. 프로세서 코어 컴플렉스(12)의 룩업 테이블들(582)은 감지 결과들에 적어도 부분적으로 기초하여 업데이트되며, 다음 감지 동작까지 사용되기 위해 디스플레이(18)에 적용될 수 있다. 모든 픽셀들(922, 923) 또는 서브-픽셀들의 감지가 목표 시간 내에 수행될 수 있다는 것에 유의해야 한다. 감지 동작들을 수행하는 아날로그 프론트 엔드 채널들의 수는 목표 시간에 의존할 수 있다. 예를 들어, 감지될 서브-픽셀들의 수가 7,875,000이고, 서브-픽셀들의 수를 감지하기 위한 시간이 4200 분이라고 가정하면, 30분 내에 감지를 수행하기 위한 아날로그 프론트 엔드 채널들의 수는 140일 수 있다. 90분 내에 감지를 수행하기 위해, 아날로그 프론트 엔드 채널들의 수는 50일 수 있다.
더 적은 시간 내에 감지 동작을 수행하는 것은 (예를 들어, 디바이스(10)를 활성화시키거나 사용함으로써) 감지 동작이 중단될 가능성이 더 적어지는 것을 초래할 수 있다. 중단 이후(예를 들어, 디바이스(10)에 대한 다음 오프-타임에서) 감지 동작이 계속될 때 온도가 변화될 수 있기 때문에, 중단된 감지 동작들은 덜 정확하고 에러에 더 취약할 수 있다. 그러나, 디스플레이(18)의 해상도가 높을 수 있기 때문에, 디스플레이(18)의 픽셀들을 목표 리프레시 레이트로 구동시키는 것은 많은 양의 대역폭을 사용할 수 있다. 유사하게, 디스플레이(18)의 픽셀들을 구동시키는 것은 많은 양의 전력을 소비할 수 있으며, 고해상도 디스플레이(18)에 대한 감지 방식을 구현하는 것은 복잡할 수 있다. 그러므로, 일부 실시예들에서, 픽셀들은 그룹화될 수 있으며, 그룹의 각각의 개별 픽셀보다는, 그룹화된 픽셀들의 대표 픽셀이 감지될 수 있다.
도 57은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 픽셀 그룹들의 도면이다. 픽셀(950)은 활성 어레이의 픽셀이고, 픽셀 그룹(952)은 4개의 픽셀들(950)의 2 × 2 구성이며, 픽셀 그룹(954)은 16개의 픽셀들(950)의 4 × 4 구성이다. 각각의 그룹 내의 픽셀들이 서로 인접하기 때문에, 개개의 그룹의 픽셀들은 유사한 에이징, 사용, 및 동작 조건들(이를테면, 온도)을 겪는다. 그러므로, 그룹(952, 954)의 각각의 개별 픽셀(950)을 감지하는 대신에, 그룹의 대표 픽셀이 감지될 수 있으며, 그룹의 나머지 픽셀들은 감지되지 않을 수 있다. 이러한 방식으로, 더 적은 픽셀들(950)이 각각의 감지 동작에서 감지되어, 그에 따라 감지 동작 동안 전력 소비, 대역폭 사용량, 및 복잡성을 감소시킬 수 있다.
일부 실시예들에서, 그룹화들의 픽셀들의 위치에 적어도 부분적으로 기초하여 상이한 그룹화들이 사용될 수 있다. 예를 들어, 디스플레이(18)의 중심 부근과 같이 (예를 들어, 뷰어에 의해) 디스플레이(18)의 더 많이 포커싱될 가능성이 있는 부분에서, 픽셀들(950)은 개별적으로 또는 2 × 2 구성(952)과 같은 더 작은 그룹들을 통해 감지될 수 있다. 디스플레이(18)의 주변부 또는 경계 부근과 같이 디스플레이(18)의 덜 포커싱될 가능성이 있는 부분에서, 픽셀들(950)은 4 × 4 구성(954)과 같은 더 큰 그룹들을 통해 감지될 수 있다. 그러므로, 훨씬 더 적은 픽셀들(950)이 각각의 감지 동작에서 감지되어, 감지 동작 동안 전력 소비, 대역폭 사용량, 및 복잡성을 추가로 감소시킬 수 있다. 도 57이 2 × 2 및 4 × 4 픽셀 그룹들만을 예시함에도 불구하고, 픽셀들(950)의 임의의 적합한 그룹화가 고려된다는 것이 이해되여야 한다.
전류 감지가 도 38의 요소(748)에 의해 도시된 바와 같이 "상단" 측으로부터(예를 들어, 상단에 위치된 전력 공급부, 이를테면 픽셀의 TFT의 드레인에 커플링된 ELVDD 전력 공급부로부터) 수행되는 것으로 논의되었지만, 일부 실시예들에서, 전류 감지는 하단에 위치된 전력 공급부, 이를테면 픽셀의 TFT의 소스에 커플링된 ELVSS 전력 공급부로부터 수행될 수 있다. 도 58은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 픽셀(970) 내의 전류를 감지하는 것을 예시한 개략도이다. 특히, 픽셀(970)에서 감지된 전류는 픽셀(970)의 (턴 온된) 다이오드(974)를 통한 전류(972) 및 하나 이상의 인접한 픽셀들(980)의 하나 이상의 다이오드들(978)을 통한 하나 이상의 전류들(976)의 합으로서 결정될 수 있다.
전류-전압 보상 방법들
도 31의 감지 회로부(576)가 활성 어레이(62)의 각각의 픽셀에 대한 전류-전압 값들의 개개의 세트(룩업 테이블들(582)에 저장될 수 있음)를 감지 또는 예측한 이후, 전압 비교기 회로(584)는 전류-전압 값들의 개개의 세트에 적어도 부분적으로 기초하여 각각의 픽셀에 대한 전류-전압 곡선을 생성할 수 있다. (예를 들어, 이미지 프레임 당) 각각의 픽셀에 대한 전류-전압 값들의 전체 곡선 또는 과도한 세트를 전압 비교기 회로(584)에 제공하는 것이 메모리 또는 대역폭 사용량의 관점들에서 비실용적일 수 있기 때문에, 감지 회로부(576)는 대신에, 감소된 수(예를 들어, 2개 쌍들)의 전류-전압 값들을 전송할 수 있고, 전압 비교기 회로(584)는 전류-전압 값들의 개개의 세트에 적어도 부분적으로 기초하여 각각의 픽셀에 대한 전류-전압 곡선을 (예를 들어, 실시간으로) 생성할 수 있다. 전압 비교기 회로(584)는 기준 어레이 제어 회로부로부터 수신된 기준 전류-전압 곡선과 각각의 픽셀에 대한 생성된 전류-전압 곡선을 비교하고, (예를 들어, 결과적인 전류 값들에 대응하는) 전압 차이들 또는 열화들의 세트를 생성할 수 있다. 이어서, 전류-전압 보상 회로(586)는 (예를 들어, 소정의 대응하는 전류 값들에 대한 증가된 데이터 전압들을 제공함으로써) 전압 차이들 또는 열화들의 세트를 보상하도록 디지털-아날로그 변환기(572)에게 명령할 수 있다.
델타-기반 모델 또는 보간-기반 모델과 같은 임의의 적합한 방법이 각각의 픽셀에 대한 전류-전압 곡선을 생성하도록 전압 비교기 회로(584)에 의해 사용될 수 있다. 도 59는 본 개시내용의 일 실시예에 따른, 델타-기반 모델(992)을 사용하여 도 7의 디스플레이(18)의 픽셀에 대한 전류-전압 곡선(990)을 생성하는 것을 예시한 그래프이다. 그래프는 기준 어레이 제어 회로부로부터 수신된 기준 전류-전압 값들의 세트로부터 생성될 수 있는 "프리스틴" 기준 전류-전압 곡선(994)을 포함한다. 예를 들어, 전압 비교기 회로(584)는 전류-전압 값들의 8개의 쌍들을 수신하고, 전류-전압 값들의 8개의 쌍들에 적어도 부분적으로 기초하여 기준 전류-전압 곡선(994)을 보간할 수 있다.
그래프는 또한 픽셀에 대한 감지 회로부(576)로부터 수신되는 감지된 전류-전압 값들의 2개의 쌍들(996, 998)을 포함한다. 전압 비교기 회로(584)는 대응하는 전류(1002)에서의 감지된 전류-전압 값들의 제1 쌍(996)의 전압과 대응하는 전류(1002)에서의 기준 전류-전압 곡선(994)의 기준 전압 사이의 제1 전압 차이 또는 델타 값(1000)을 결정할 수 있다. 전압 비교기 회로(584)는 또한, 대응하는 전류(1006)에서의 감지된 전류-전압 값들의 제2 쌍(998)의 전압과 대응하는 전류(1006)에서의 기준 전류-전압 곡선(994)의 기준 전압 사이의 제2 전압 차이 또는 델타 값(1004)을 결정할 수 있다.
델타-기반 모델(992)을 사용하여, 전압 비교기 회로(584)는 이어서, 제1 전압 차이(1000)와 제2 전압 차이(1004) 사이의 선형 관계를 결정하고, 기준 전류-전압 곡선(994)에 선형 관계를 적용하여, 전류-전압 곡선(990)을 재구성할 수 있다. 이어서, 전류-전압 보상 회로(586)는 전류-전압 곡선(990)에 적어도 부분적으로 기초하여 그리고 제공된 바와 같은 전압 열화를 보상하도록 디지털-아날로그 변환기(572)에게 명령할 수 있다. 예를 들어, 전류-전압 보상 회로(586)는 전류-전압 곡선(990)과 기준 전류-전압 곡선(994) 사이의 전압 차이들의 세트(예를 들어, 제1 전압 차이(1000) 및 제2 전압 차이(1004)를 포함함)를 결정하고, 전압 차이들의 세트에 적어도 부분적으로 기초하여, 대응하는 전류 값들에서 픽셀에 대한 데이터 전압들 또는 전류를 증가시킬 수 있다.
일부 실시예들에서, 선형 관계는 각각의 픽셀에 대한 전류-전압 곡선을 정확하게 모델링하지 않을 수 있다. 예를 들어, 디스플레이(18)를 제조하는 데 사용되는 소정의 재료들은 각각의 픽셀에 대한 전류-전압 곡선의 관계가 비선형인 경향이 있게 할 수 있다. 그러므로, 전압 비교기 회로(584)는 각각의 픽셀에 대한 전류-전압 곡선을 생성하기 위해 보간-기반 모델을 사용할 수 있다. 도 60은 본 개시내용의 일 실시예에 따른, 보간-기반 모델(1022)을 사용하여 도 7의 디스플레이(18)의 픽셀에 대한 전류-전압 곡선(1020)을 생성하는 것을 예시한 그래프이다. 그래프는 기준 어레이 제어 회로부로부터 수신된 기준 전류-전압 값들의 세트로부터 생성될 수 있는 "프리스틴" 기준 전류-전압 곡선(1024)을 포함한다. 그래프는 또한, 에이징된 전류-전압 곡선(1026)이 하나 이상의 픽셀들의 전류-전압 관계가 어떻게 에이징되는지의 정확한 표현을 표현하도록 일정 시간 기간에 걸쳐 디스플레이의 하나 이상의 픽셀들에 스트레스를 가함으로써 생성될 수 있는 "에이징된" 전류-전압 곡선(1026)을 포함한다.
일부 실시예들에서, 에이징된 전류-전압 곡선(1026)은 (예를 들어, 제조사에 의해 또는 제조사에서) 제조된 디스플레이들의 각각의 집단(batch)에 대해 생성될 수 있다. 대안적인 또는 부가적인 실시예들에서, 에이징된 전류-전압 곡선(1026)은 각각의 디스플레이(18)에 대해 생성될 수 있다. 예를 들어, 디지털-아날로그 변환기(572)는, 이를테면 디스플레이(18)의 주변부 또는 경계를 따라 일정 시간 기간에 걸쳐 디스플레이(18)의 덜 활성인 영역 및/또는 (예를 들어, 사용자에 의해) 덜 포커싱된 영역의 하나 이상의 픽셀들에 스트레스를 가하고, 스트레스를 받은 하나 이상의 픽셀들에 적어도 부분적으로 기초하여, 에이징된 전류-전압 곡선(1026)을 생성할 수 있다. 에이징된 전류-전압 곡선(1026)은 로컬 메모리(14), 메인 메모리 저장 디바이스(16) 등과 같은 임의의 적합한 저장 디바이스에 저장될 수 있다.
그래프는 픽셀에 대한 감지 회로부(576)로부터 수신되는 감지된 전류-전압 값들의 2개의 쌍들(1028, 1030)을 포함한다. 전압 비교기 회로(584)는 대응하는 전압(1034)에서의 감지된 전류-전압 값들의 제1 쌍(1028)의 전류와 대응하는 전압(1034)에서의 기준 전류-전압 곡선(1024)의 전류 사이의 제1 차이 d1(1032)을 결정할 수 있다. 전압 비교기 회로(584)는 또한, 대응하는 전압(1034)에서의 기준 전류-전압 곡선(1024)의 전류와 대응하는 전압(1034)에서의 에이징된 전류-전압 곡선(1026)의 전류 사이의 제1 총 차이 D1(1036)을 결정할 수 있다. 이어서, 전압 비교기 회로(584)는 제1 차이(1032)와 제1 총 차이(1036) 사이의 제1 열화 비 r1(예를 들어, r1 = d1/D1)을 결정할 수 있다.
전압 비교기 회로(584)는 또한, 대응하는 전압(1040)에서의 감지된 전류-전압 값들의 제2 쌍(1030)의 전류와 대응하는 전압(1040)에서의 기준 전류-전압 곡선(1024)의 전류 사이의 제2 차이 d2(1038)를 결정할 수 있다. 전압 비교기 회로(584)는 또한, 대응하는 전압(1040)에서의 기준 전류-전압 곡선(1024)의 전류와 대응하는 전압(1040)에서의 에이징된 전류-전압 곡선(1026)의 전류 사이의 제2 총 차이 D2(1042)를 결정할 수 있다. 이어서, 전압 비교기 회로(584)는 제2 차이(1038)와 제2 총 차이(1042) 사이의 제2 열화 비 r2(예를 들어, r2 = d2/D2)를 결정할 수 있다.
보간-기반 모델(1022)을 사용하여, 전압 비교기 회로(584)는 이어서, 제1 비와 제2 비 사이의 선형 관계를 결정하고, 기준 전류-전압 곡선(1024)에 선형 관계를 적용하여, 전류-전압 곡선(1020)을 재구성할 수 있다. 이어서, 전류-전압 보상 회로(586)는 전류-전압(1020)에 적어도 부분적으로 기초하여 그리고 제공된 바와 같은 전압 열화를 보상하도록 디지털-아날로그 변환기(572)에게 명령할 수 있다. 예를 들어, 전류-전압 보상 회로(586)는 전류-전압 곡선(1020)과 기준 전류-전압 곡선(1024) 사이의 전압 차이들의 세트를 결정하고, 전압 차이들의 세트에 적어도 부분적으로 기초하여, 대응하는 전류 값들에서 픽셀에 대한 데이터 전압들 또는 전류들을 증가시킬 수 있다.
선형 전압 차이들보다는 열화 비들을 사용하여 전류-전압 곡선을 재구성하는 것은 디스플레이(18)의 재료 및/또는 온도에 대한 전류-전압 관계의 의존성을 감소시키거나 제거할 수 있다. 즉, 전형적으로, 감지는 디바이스(10)가 비활성이기 때문에 더 낮은 온도로 수행되는 반면, 감지 결과들에 적어도 부분적으로 기초하여 보상을 적용하는 것은 디바이스가 활성이기 때문에 더 높은 온도로 수행된다. (예를 들어, 선형 전압 차이들을 사용하는 것과는 대조적으로) 열화 비들을 사용하는 것이 더 보편적으로 적용가능하기 때문에, 전류-전압 곡선의 보간-기반 재구성이 더 정확할 수 있다. 이는 적어도 부분적으로, 픽셀의 전류-전압 곡선이 열화 비들을 사용하여 표현될 때 선형적으로 전압 열화된 것으로 보이기 때문이다.
도 61은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 픽셀을 구동시키기 위해, 열화된 전류-전압 곡선을 결정하기 위한 방법(1043)의 흐름도이다. 방법(1043)은, 전류-전압 곡선들을 생성하고, 열화 비들을 결정하며, 픽셀을 구동시킬 수 있는 임의의 적합한 디바이스 또는 디바이스들의 조합에 의해 수행될 수 있다. 방법(1043)이 특정 시퀀스의 단계들을 사용하여 설명되지만, 본 개시내용은 설명된 단계들이 예시된 시퀀스와 상이한 시퀀스들로 수행될 수 있고, 소정의 설명된 단계들이 함께 수행되지 않거나 스킵될 수 있다는 것을 고려한다는 것이 이해되어야 한다. 일부 실시예들에서, 방법(1043)의 단계들 중 적어도 일부는 아래에서 설명되는 바와 같이 도 31의 전류-전압 보상 회로(586)에 의해 수행될 수 있다. 그러나, 디지털-아날로그 변환기(572), 전압 비교기 회로(584), 프로세서 코어 컴플렉스(12), 디스플레이(18) 등과 같은 임의의 적합한 디바이스 또는 디바이스들의 조합이 방법(1043)을 수행하는 것으로 고려된다는 것이 이해되어야 한다.
전류-전압 보상 회로(586)는 기준 전류-전압 값들의 세트를 수신한다(프로세스 블록(1044)). 기준 전류-전압 값들의 세트는 기준 어레이 제어 회로부로부터 수신될 수 있고, 임의의 적합한 수(예를 들어, 8개의 쌍들)의 기준 전류-전압 값들을 포함할 수 있다. 이어서, 전류-전압 보상 회로(586)는 기준 전류-전압 값들의 세트에 적어도 부분적으로 기초하여 기준 전류-전압 곡선(1024)을 생성한다(프로세스 블록(1045)).
전류-전압 보상 회로(586)는 에이징된 전류-전압 곡선(1026)을 수신한다(프로세스 블록(1046)). 일부 실시예들에서, 전류-전압 보상 회로(586)는 감지 회로부(576) 및/또는 임의의 적합한 저장 디바이스 또는 메커니즘, 이를테면 로컬 메모리(14), 메인 메모리 저장 디바이스(16), 룩업 테이블들(582) 등으로부터 에이징된 전류-전압 값들의 세트를 수신할 수 있다. 이어서, 전류-전압 보상 회로(586)는 에이징된 전류-전압 값들의 세트에 적어도 부분적으로 기초하여, 에이징된 전류-전압 곡선(1026)을 생성할 수 있다.
이어서, 전류-전압 보상 회로(586)는 픽셀에 대한 열화된 전류-전압 값들의 세트를 수신한다(프로세스 블록(1047)). 열화된 전류-전압 값들의 세트는 감지 회로부(576)로부터 수신되며, 일정 시간 기간 동안 픽셀이 동작하는 것으로 인해 열화될 수 있다.
전류-전압 보상 회로(586)는 열화된 전류-전압 값들의 세트, 기준 전류-전압 곡선(1024), 및 에이징된 전류-전압 곡선(1026)에 적어도 부분적으로 기초하여 열화 비들의 세트를 결정한다(프로세스 블록(1048)). 특히, 열화된 전류-전압 값들의 세트의 각각의 열화된 전류-전압 값에 대해, 전류-전압 보상 회로(586)는 대응하는 전압(1034)에서의 개개의 열화된 전류-전압 값(1028)의 전류와 대응하는 전압(1034)에서의 기준 전류-전압 곡선(1024)의 전류 사이의 차이 d(1032)를 결정할 수 있다. 전압 비교기 회로(584)는 또한, 대응하는 전압(1034)에서의 기준 전류-전압 곡선(1024)의 전류와 대응하는 전압(1034)에서의 에이징된 전류-전압 곡선(1026)의 전류 사이의 총 차이 D(1036)를 결정할 수 있다. 이어서, 전압 비교기 회로(584)는 제1 차이(1032)와 제1 총 차이(1036) 사이의 열화 비 r(예를 들어, r = d/D)을 결정할 수 있다.
전류-전압 보상 회로(586)는 열화 비들의 세트에 적어도 부분적으로 기초하여, 열화된 전류-전압 곡선(1020)을 생성한다(프로세스 블록(1049)). 특히, 전압 비교기 회로(584)는 이어서, 열화 비들의 세트 사이의 선형 관계를 결정하고, 기준 전류-전압 곡선(1024)에 선형 관계를 적용하여, 열화된 전류-전압 곡선(1020)을 재구성할 수 있다. 이어서, 전류-전압 보상 회로(586)는 열화된 전류-전압 곡선(1020)에 적어도 부분적으로 기초하여 픽셀(574)을 구동시키도록 디지털-아날로그 변환기(572)를 구동시키거나 그에게 명령할 수 있다(프로세스 블록(1050)). 예를 들어, 전류-전압 보상 회로(586)는 전류-전압 곡선(1020)과 기준 전류-전압 곡선(1024) 사이의 전압 차이들의 세트를 결정하고, 전압 차이들의 세트에 적어도 부분적으로 기초하여, 대응하는 전류 값들에서 픽셀에 대한 데이터 전압들 또는 전류들을 증가시킬 수 있다.
일부 실시예들에서, 활성 어레이 제어 회로부(85)의 전류 스텝 제한기 회로부(72)는 전압 차이들의 세트에 대응하는 전류 보상 값들을 제한할 수 있다. 특히, 전류 스텝 제한기 회로부(72)는 전압 차이들의 세트에 대응하는 전류 보상 값들을 가시성 임계치 미만으로 제한하는 데 사용될 수 있다. 가시성 임계치는, (전류 보상 값들을 적용하기 전에 픽셀(574)을 구동시키는 것과 비교하여) 픽셀(574)을 구동시키는 것에 적용될 때 디스플레이(18)의 뷰어가 인지하지 못할 수 있는 전류 값 변화에 대응할 수 있다. 이러한 방식으로, 뷰어는 적용된 보상을 의식할 수 없어서, 디스플레이(18)의 전체 뷰잉 경험을 개선시킨다.
도 62는 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)에서 전압 열화를 보상하는 시스템(1051)의 블록도이다. 시스템(1051)의 일부 또는 전부는 프로세서 코어 컴플렉스(12), 타이밍 제어기(581), 디스플레이(18), 또는 디바이스(10)의 임의의 다른 적합한 컴포넌트에 포함될 수 있다. 예시된 바와 같이, 시스템(1051)은, 열화 비들 r1(1052), r2(1054), 입력 전압 Vin(1056), 및 입력 전류 Iin(1058)을 입력들로서 수신하는 도 31의 전류-전압 보상 회로(586)를 포함한다.
각각의 픽셀에 대한 열화 비들 r1(1052), r2(1054)는 로컬 메모리(14), 메인 메모리 저장 디바이스(16), 룩업 테이블들(582) 등과 같은 임의의 적합한 저장 디바이스 또는 메커니즘에 저장될 수 있다. 입력 전압 Vin(1056)은 입력 감마 또는 그레이 레벨 Gin(1062)에 적어도 부분적으로 기초하여 감마-전압 변환기(1060)로부터 수신될 수 있다. 입력 감마 Gin(1062)은 픽셀에 의해 디스플레이되도록 의도되는 목표 감마일 수 있고, 입력 전압 Vin(1056)은 보상 전에 입력 감마 Gin(1062)을 생성하는 것에 대응하는 데이터 전압일 수 있다. 입력 전류 Iin(1058)은 기준 어레이(64)의 하나 이상의 픽셀들의 대응하는 픽셀 전류들 및 데이터 전압들을 저장할 수 있는 기준 어레이 룩업 테이블(1064)로부터 수신될 수 있다. 기준 어레이 룩업 테이블(1064)은 룩업 테이블들(582)의 일부이며, 입력 전압 Vin(1056)에 적어도 부분적으로 기초할 수 있다. 특히, 입력 전류 Iin(1058)은 입력 전압 Vin(1056)의 데이터 전압이 픽셀에 제공될 때 기준 어레이(64)의 픽셀에 의해 생성되는 결과적인 전류일 수 있다.
전류-전압 보상 회로(586)는 입력들에 적어도 부분적으로 기초하여 Vout(1066)을 출력할 수 있으며, Vout(1066)은 열화 비들 r1(1052), r2(1054)를 사용하여 생성된(예를 들어, 보간된) 전류-전압 곡선에 적어도 부분적으로 기초하여 픽셀에서 입력 전류 Iin(1058)을 생성하기 위한 보상된 데이터 전압에 대응할 수 있다. 출력 전압 Vout(1066)은 전압-감마 변환기(1068)에 의해 감마 값 Gout(1070)으로 변환될 수 있으며, 그 감마 값은 픽셀(574)을 구동시키기 위해 디지털-아날로그 변환기(572)로 전송될 수 있다. 감마 값 Gout(1070)을 방출하기 위해 픽셀(574)을 구동시키는 것은 픽셀(574)이 실제로 대략 입력 감마 값 Gin(1062)을 방출하는 것을 초래하여, 그에 따라 픽셀(574)에서의 전류-전압 열화를 보상할 수 있다.
도 63은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 픽셀에 대한 열화 비들의 선형 관계(1080)를 예시한 그래프이다. 2개의 열화 비들 r1(1052), r2(1054)를 사용하여, 전류-전압 보상 회로(586)는 (예를 들어, 전압에 대한) 선형 관계(1080)를 생성하거나 외삽할 수 있다. 전류-전압 보상 회로(586)는 또한 선형 관계(1080)에 적어도 부분적으로 기초하여 열화 비들 또는 탭 포인트들(1082)을 결정하거나 외삽할 수 있다.
도 64는 본 개시내용의 일 실시예에 따른, 2개의 외삽된 전류-전압 값들(1092, 1094)에 적어도 부분적으로 기초하여 전류-전압 곡선 I(V)(1090)를 재구성하는 것을 예시한 그래프이다. 예시된 바와 같이, 그래프는, 기준 전류-전압 곡선 IT0(V)(1024), 및 Vin(1056)에서의 기준 전류-전압 곡선의 전류(예를 들어, IT0(Vin))인 입력 전류 Iin(1058)을 포함한다. 전류-전압 보상 회로(586)는 외삽된 열화 비들 또는 탭 포인트들(1082)을 외삽된 전류-전압 값들로 변환할 수 있다. 이어서, 전류-전압 보상 회로(586)는 2개의 외삽된 전류-전압 값들 (Vj, Ij)(1092), (Vk, Ik)(1094)을, 그들 개개의 전류 값들에 적어도 부분적으로 기초하여 결정할 수 있으며, 이는 다음의 조건을 만족한다: I(Vj) < Iin < I(Vk).
도 65는 본 개시내용의 일 실시예에 따른, 픽셀을 구동시키고 전압 열화를 보상하는 데 사용되는 출력 전압 Vout(1066)을 결정하는 것을 예시한 그래프이다. 전류-전압 보상 회로(586)는 I(Vj) 및 I(Vk)로부터 출력 전압 Vout(1066)을 보간할 수 있다. 예를 들어, 전류-전압 보상 회로(586)는 2개의 외삽된 전류-전압 값들 (Vj, Ij)(1092) 및 (Vk, Ik)(1094) 사이에서 곡선(1096)을 생성하고, 입력 전류 Iin(1058)에 대략적으로 대응하는 출력 전압 Vout(1066)을 곡선(1096) 상에서 선택할 수 있다. 출력 전압 Vout(1066)은 전압-감마 변환기(1068)에 의해 감마 값 Gout(1070)으로 변환될 수 있으며, 그 감마 값은 픽셀(574)을 구동시키기 위해 디지털-아날로그 변환기(572)로 전송될 수 있다. 감마 값 Gout(1070)을 방출하기 위해 픽셀(574)을 구동시키는 것은 픽셀(574)이 실제로 대략 입력 감마 값 Gin(1062)을 방출하는 것을 초래하여, 그에 따라 픽셀(574)에서의 전류-전압 열화를 보상할 수 있다.
도 66은 본 개시내용의 일 실시예에 따른, 도 7의 디스플레이(18)의 픽셀을 구동시키기 위해 전류-전압 열화를 보상하기 위한 방법(1110)의 흐름도이다. 방법(1110)은, 데이터를 외삽하고, 전류-전압 곡선을 생성하며, 픽셀을 구동시킬 수 있는 임의의 적합한 디바이스 또는 디바이스들의 조합에 의해 수행될 수 있다. 방법(1110)이 특정 시퀀스의 단계들을 사용하여 설명되지만, 본 개시내용은 설명된 단계들이 예시된 시퀀스와 상이한 시퀀스들로 수행될 수 있고, 소정의 설명된 단계들이 함께 수행되지 않거나 스킵될 수 있다는 것을 고려한다는 것이 이해되어야 한다. 일부 실시예들에서, 방법(1110)의 단계들 중 적어도 일부는 아래에서 설명되는 바와 같이 도 31의 전류-전압 보상 회로(586)에 의해 수행될 수 있다. 그러나, 디지털-아날로그 변환기(572), 전압 비교기 회로(584), 프로세서 코어 컴플렉스(12), 디스플레이(18) 등과 같은 임의의 적합한 디바이스 또는 디바이스들의 조합이 방법(1110)을 수행하는 것으로 고려된다는 것이 이해되어야 한다.
전류-전압 보상 회로(586)는 열화 비들의 세트를 수신한다(프로세스 블록(1112)). 열화 비들(예를 들어, 1052, 1054)의 세트는 각각의 픽셀에 대해 수신될 수 있으며, 로컬 메모리(14), 메인 메모리 저장 디바이스(16), 룩업 테이블들(582) 등과 같은 임의의 적합한 저장 디바이스 또는 메커니즘에 저장될 수 있다.
이어서, 전류-전압 보상 회로(586)는 열화 비들의 세트에 적어도 부분적으로 기초하여, 외삽된 열화 비들의 세트를 외삽한다(프로세스 블록(1114)). 예를 들어, 전류-전압 보상 회로(586)는 열화 비들의 세트에 적어도 부분적으로 기초하여 (예를 들어, 전압에 대한) 선형 관계(1080)를 생성하거나 외삽할 수 있다. 이어서, 전류-전압 보상 회로(586)는 선형 관계(1080)에 적어도 부분적으로 기초하여, 외삽된 열화 비들 또는 탭 포인트들(1082)의 세트를 결정하거나 외삽할 수 있다.
전류-전압 보상 회로(586)는 외삽된 열화 비들의 세트를 외삽된 전류-전압 값들의 세트로 변환할 수 있다(프로세스 블록(1116)). 특히, 외삽된 열화 비의 전류-전압 관계는 I(Vx) = ITO(Vx) - rxDx 로 표현될 수 있으며, 여기서 ITO는 기준 전류-전압 곡선(1024)이고, rx는 데이터 전압 x에서의 열화 비이며, Dx는 데이터 전압 x에서의 기준 전류-전압 곡선(1024)과 에이징된 전류-전압 곡선(1026) 사이의 전류 차이이다.
전류-전압 보상 회로(586)는 입력 기준 전류를 수신할 수 있다(프로세스 블록(1118)). 입력 전류 Iin(1058)은 룩업 테이블들(582)의 일부일 수 있는 기준 어레이 룩업 테이블로부터 수신되고, 입력 전압 Vin(1056)에 적어도 부분적으로 기초할 수 있다. 특히, 입력 전류 Iin(1058)은 입력 전압 Vin(1056)의 데이터 전압이 픽셀에 제공될 때 기준 어레이(64)의 픽셀에 의해 생성되는 결과적인 전류일 수 있다.
전류-전압 보상 회로(586)는 입력 기준 전류보다 작은 전류를 갖는 제1 외삽된 전류-전압 값을 결정할 수 있다(프로세스 블록(1120)). 전류-전압 보상 회로(586)는 또한 입력 기준 전류보다 큰 전류를 갖는 제2 외삽된 전류-전압 값을 결정할 수 있다(프로세스 블록(1122)). 도 65는 제1 외삽된 전류-전압 값 (Vj, Ij)(1092) 및 제2 외삽된 전류-전압 값 (Vk, Ik)(1094)의 일 예를 예시한다. 일부 실시예들에서, 제1 외삽된 전류-전압 값은, 입력 기준 전류보다 작고 그에 가장 가까운 외삽된 전류-전압 값들의 세트 내의 외삽된 전류-전압 값일 수 있다. 유사하게, 제2 외삽된 전류-전압 값은, 입력 기준 전류보다 크고 그에 가장 가까운 외삽된 전류-전압 값들의 세트 내의 외삽된 전류-전압 값일 수 있다.
이어서, 전류-전압 보상 회로(586)는 제1 외삽된 전류-전압 값 및 제2 외삽된 전류-전압 값에 적어도 부분적으로 기초하여, 외삽된 전류-전압 곡선을 생성할 수 있다(프로세스 블록(1124)). 예를 들어, 도 65는 제1 외삽된 전류-전압 값 (Vj, Ij)(1092) 및 제2 외삽된 전류-전압 값 (Vk, Ik)(1094)에 적어도 부분적으로 기초한 외삽된 전류-전압 곡선(1096)의 일 예를 예시한다.
전류-전압 보상 회로(586)는 외삽된 전류-전압 곡선 및 입력 기준 전류에 적어도 부분적으로 기초하여 보상 전압 또는 전류를 결정할 수 있다(프로세스 블록(1126)). 전류-전압 보상 회로(586)는 입력 기준 전류(예를 들어, Iin(1058))에서 외삽된 전류-전압 곡선(1096)에 의해 주어지는 바와 같은 보상 전압(예를 들어, 출력 전압 Vout(1066)) 또는 전류를 결정할 수 있다.
이어서, 전류-전압 보상 회로(586)는 보상 전압 또는 전류를 사용하여 픽셀(예를 들어, 574)을 구동시키도록 디지털-아날로그 변환기(572)를 구동시키거나 그에게 명령할 수 있다(프로세스 블록(1128)). 보상 전압 또는 전류는 디지털-아날로그 변환기(572)가 입력 기준 전류(예를 들어, Iin(1058))를 픽셀에 대략 공급할 수 있게 하며, 따라서 (보상 없는 동작과 비교할 때) 입력 감마(1062)에 더 가까운 감마를 방출할 수 있다. 이러한 방식으로, 방법(1110)은 픽셀에서의 전류-전압 열화를 보상할 수 있다.
일부 실시예들에서, 활성 어레이 제어 회로부(85)의 전류 스텝 제한기 회로부(72)는 보상 전류, 또는 보상 전압에 대응하는 전류를 제한할 수 있다. 특히, 전류 스텝 제한기 회로부(72)는 보상 전류, 또는 보상 전압에 대응하는 전류를 가시성 임계치 미만으로 제한하는 데 사용될 수 있다. 가시성 임계치는, (보상 전류, 또는 보상 전압에 대응하는 전류를 적용하기 전에 픽셀(574)을 구동시키는 것과 비교하여) 픽셀(574)을 구동시키는 것에 적용될 때 디스플레이(18)의 뷰어가 인지하지 못할 수 있는 전류 값 변화에 대응할 수 있다. 이러한 방식으로, 뷰어는 적용된 보상을 의식할 수 없어서, 디스플레이(18)의 전체 뷰잉 경험을 개선시킨다.
위에서 설명된 특정 실시예들은 예로서 도시되었으며, 이들 실시예들은 다양한 변경들 및 대안적인 형태들을 받아들일 수 있다는 것이 이해되어야 한다. 청구항들은 개시된 특정 형태들로 제한하는 것이 아니라, 오히려 본 개시내용의 사상 및 범위 내에 속하는 모든 변경들, 등가물들, 및 대안들을 커버하도록 의도된다는 것이 추가로 이해되어야 한다.
본 명세서에서 제시되고 청구된 기법들은 본 발명의 기술 분야를 명백히 개선시키고 그러므로 추상적이거나 무형이거나 순수하게 이론적이지 않은 실용적인 속성의 물질적인 대상들 및 구체적인 예들을 참조하고 그에 적용된다. 추가적으로, 본 명세서의 말단에 첨부된 임의의 청구항들이 "[기능]을 [수행]하기 위한 수단 ..." 또는 "[기능]을 [수행]하기 위한 단계..."로 지정된 하나 이상의 요소들을 포함하면, 그러한 요소들이 35 U.S.C. 112(f) 하에서 해석될 것이라고 의도된다. 그러나, 임의의 다른 방식으로 지정된 요소들을 포함하는 임의의 청구항들에 대해, 그러한 요소들이 35 U.S.C. 112(f) 하에서 해석되지 않을 것이라고 의도된다.

Claims (34)

  1. 방법으로서,
    프로세싱 회로부를 통해, 제1 데이터 전압을 전자 디스플레이의 픽셀에 공급하도록 상기 전자 디스플레이의 활성 어레이의 디지털-아날로그 변환기에게 명령하는 단계;
    상기 프로세싱 회로부를 통해, 제로 데이터 전압을 상기 픽셀에 인접한 픽셀들에 공급하도록 상기 디지털-아날로그 변환기에게 명령하는 단계;
    상기 프로세싱 회로부를 통해, 동작 방출 공급 전압을 상기 픽셀 및 상기 인접한 픽셀들에 공급하도록 상기 전자 디스플레이의 방출 전력 공급부에게 명령하는 단계;
    상기 프로세싱 회로부를 통해, 상기 픽셀 내의 제1 전류를 결정하도록 상기 활성 어레이의 감지 회로부에게 명령하는 단계;
    상기 프로세싱 회로부를 통해, 증가된 방출 공급 전압을 상기 픽셀 및 상기 인접한 픽셀들에 공급하도록 상기 방출 전력 공급부에게 명령하는 단계;
    상기 프로세싱 회로부를 통해, 상기 픽셀 내의 제2 전류를 결정하도록 상기 감지 회로부에게 명령하는 단계; 및
    상기 프로세싱 회로부를 통해, 상기 제1 전류 및 상기 제2 전류에 적어도 부분적으로 기초하여 상기 픽셀을 구동시키도록 상기 디지털-아날로그 변환기에게 명령하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 증가된 방출 공급 전압은 상기 인접한 픽셀들의 다이오드들로 하여금 바이어스를 반전시키게 하도록 구성되는, 방법.
  3. 제1항에 있어서,
    상기 제1 전류는 누설 전류, 바이어스 전류 및 상기 픽셀의 다이오드에 걸친 다이오드 전류를 포함하는, 방법.
  4. 제1항에 있어서,
    상기 제2 전류는 누설 전류 및 바이어스 전류를 포함하는, 방법.
  5. 전자 디스플레이로서,
    제1 다이오드, 제1 데이터 전압 라인, 상기 제1 데이터 전압 라인의 제1 측 상에 배치된 제1 최상단 전류원, 및 상기 제1 데이터 전압 라인의 제2 측 상에 배치된 제1 최하단 전류원을 포함하는 제1 픽셀;
    제2 다이오드, 제2 데이터 전압 라인, 상기 제2 데이터 전압 라인의 제1 측 상에 배치된 제2 최상단 전류원, 및 상기 제2 데이터 전압 라인의 제2 측 상에 배치된 제2 최하단 전류원을 포함하는 제2 픽셀;
    상기 제1 최상단 전류원 및 상기 제2 최상단 전류원에 커플링된 최상단 감지 증폭기; 및
    상기 제1 최하단 전류원 및 상기 제2 최하단 전류원에 커플링된 최하단 감지 증폭기
    를 포함하는 전자 디스플레이.
  6. 제5항에 있어서,
    프로세싱 회로부는,
    상기 제1 픽셀에 걸친 제1 전류 및 상기 제2 픽셀에 걸친 제2 전류를 측정하도록 상기 최상단 감지 증폭기 및 상기 최하단 감지 증폭기에게 명령하고;
    상기 제1 픽셀에 걸친 상기 제1 전류와 상기 제2 픽셀에 걸친 상기 제2 전류 사이의 차이에 적어도 부분적으로 기초하여 상기 제1 다이오드에 걸친 전류를 결정하도록
    구성되는, 전자 디스플레이.
  7. 제6항에 있어서,
    상기 제1 전류와 상기 제2 전류 사이의 상기 차이는, 전류가 상기 제1 다이오드를 통해 흐르고 있고 전류가 상기 제2 다이오드를 통해 흐르고 있지 않을 때 결정되는, 전자 디스플레이.
  8. 제5항에 있어서,
    상기 제1 픽셀 또는 상기 제2 픽셀과 상기 최상단 감지 증폭기 또는 상기 최하단 감지 증폭기 사이에 커플링된 하나 이상의 트랜지스터들을 포함하며,
    상기 하나 이상의 트랜지스터들은 상기 제1 픽셀과 상기 제2 픽셀 사이의 바이어스 전류 부정합을 감소시키도록 구성되는, 전자 디스플레이.
  9. 제5항에 있어서,
    픽셀들의 복수의 열(column)들 - 각각의 픽셀은 복수의 서브-픽셀들을 포함함 -;
    적어도 상기 최상단 감지 증폭기에 커플링된 복수의 전력 라우팅 라인들을 포함하며,
    상기 복수의 전력 라우팅 라인들의 각각의 전력 라우팅 라인은 상기 픽셀들의 복수의 열들 중 픽셀들의 2개의 열들 사이에 배치되고,
    상기 복수의 전력 라우팅 라인들은, 적어도 상기 최상단 감지 증폭기로의 제1 서브-픽셀 내의 전류를 감지할 때 누설 전류를 수신하는 서브-픽셀들에 전력 신호들을 공급하는 상기 복수의 전력 라우팅 라인들 중 하나 이상의 전력 라우팅 라인들을 커플링시키도록 구성되는, 전자 디스플레이.
  10. 제9항에 있어서,
    상기 하나 이상의 전력 라우팅 라인들은 상기 제1 서브-픽셀에 대한 2개의 가장 가까운 전력 라우팅 라인들을 포함하는, 전자 디스플레이.
  11. 제9항에 있어서,
    상기 복수의 전력 라우팅 라인들의 각각의 전력 라우팅 라인이 적어도 상기 최상단 감지 증폭기에 커플링될 수 있게 하도록 구성된 복수의 멀티플렉서들을 포함하며,
    프로세싱 회로부는, 적어도 상기 최상단 감지 증폭기로의 상기 제1 서브-픽셀 내의 전류를 감지할 때 상기 누설 전류를 수신하는 상기 서브-픽셀들에 전력 신호들을 공급하는 상기 하나 이상의 전력 라우팅 라인들을 커플링시키도록 상기 복수의 멀티플렉서들 중 하나 이상의 멀티플렉서들에게 명령하도록 구성되는, 전자 디스플레이.
  12. 방법으로서,
    제1 픽셀 내의 제1 신호 전류 및 제2 픽셀 내의 제2 신호 전류를 디스에이블시키는 단계;
    상기 제1 픽셀과 상기 제2 픽셀 사이의 바이어스 부정합 전류를 결정하는 단계;
    상기 제1 픽셀 내의 상기 제1 신호 전류를 인에이블시키는 단계;
    상기 제1 픽셀을 통한 제1 전류와 상기 제2 픽셀을 통한 제2 전류 사이의 차이를 결정하는 단계; 및
    상기 제1 픽셀의 다이오드를 통한 전류를 결정하기 위해 상기 제1 전류와 상기 제2 전류 사이의 상기 차이로부터 상기 바이어스 부정합 전류를 추출하는 단계
    를 포함하는 방법.
  13. 제12항에 있어서,
    상기 제1 픽셀 및 상기 제2 픽셀은 각각, 데이터 전압 라인, 상기 데이터 전압 라인의 일측 상에 배치된 제1 전류원, 및 상기 데이터 전압 라인의 대향측 상에 배치된 제2 전류원을 포함하는, 방법.
  14. 제12항에 있어서,
    상기 제1 픽셀 및 상기 제2 픽셀은 각각 클래스 AB-증폭기 픽셀을 포함하는, 방법.
  15. 모바일 전자 디바이스로서,
    활성 어레이 및 기준 어레이를 포함하는 디스플레이 - 상기 활성 어레이는 픽셀을 포함하고, 상기 기준 어레이는 기준 픽셀을 포함함 -; 및
    상기 디스플레이에 통신가능하게 커플링된 프로세싱 회로부
    를 포함하고,
    상기 프로세싱 회로부는 상기 픽셀의 열화된 전류-전압 관계, 상기 기준 픽셀의 기준 전류-전압 관계, 및 에이징된(aged) 전류-전압 관계에 적어도 부분적으로 기초하여 상기 픽셀을 구동시키도록 구성되고, 상기 에이징된 전류-전압 관계는 부가적인 디스플레이의 하나 이상의 픽셀들에 적용된 스트레스(stress)에 기초하여 결정되고,
    상기 에이징된 전류-전압 관계는 상기 프로세싱 회로부에 액세스가능한 저장 컴포넌트에 저장되는, 모바일 전자 디바이스.
  16. 제15항에 있어서,
    상기 에이징된 전류-전압 관계는 상기 부가적인 디스플레이의 부가적인 활성 어레이의 주변 픽셀에 적어도 부분적으로 기초하는, 모바일 전자 디바이스.
  17. 제15항에 있어서,
    상기 프로세싱 회로부는 상기 열화된 전류-전압 관계와 연관된 상기 픽셀의 열화된 전류-전압 값들의 세트를 저장하도록 구성된 하나 이상의 룩업 테이블들을 포함하는, 모바일 전자 디바이스.
  18. 제17항에 있어서,
    상기 프로세싱 회로부는 상기 열화된 전류-전압 값들의 세트에 적어도 부분적으로 기초하여 상기 열화된 전류-전압 관계를 생성하도록 구성된 전압 비교기 회로를 포함하는, 모바일 전자 디바이스.
  19. 제17항에 있어서,
    상기 프로세싱 회로부는 전압 비교기 회로를 포함하며,
    상기 전압 비교기 회로는,
    상기 열화된 전류-전압 값들의 세트, 상기 기준 전류-전압 관계, 및 상기 에이징된 전류-전압 관계에 적어도 부분적으로 기초하여 열화 비들의 세트를 결정하고;
    상기 열화 비들의 세트에 적어도 부분적으로 기초하여 상기 열화된 전류-전압 관계를 생성하도록
    구성되는, 모바일 전자 디바이스.
  20. 제19항에 있어서,
    상기 열화 비들의 세트의 각각의 열화 비는,
    상기 기준 전류-전압 관계와 연관된 개개의 기준 전류-전압 값과 상기 열화된 전류-전압 값들의 세트의 개개의 열화된 전류-전압 값 사이에서의 전류의 제1 차이; 및
    상기 개개의 기준 전류-전압 값과 상기 열화된 전류-전압 값들의 세트의 개개의 열화된 전류-전압 값 및 상기 에이징된 전류-전압 관계와 연관된 에이징된 전류-전압 값 사이에서의 전류의 제2 차이
    에 적어도 부분적으로 기초하는, 모바일 전자 디바이스.
  21. 방법으로서,
    프로세싱 회로부를 통해, 수신된 열화 비들의 세트에 적어도 부분적으로 기초하여, 외삽된 열화 비들의 세트를 외삽하는 단계;
    상기 프로세싱 회로부를 통해, 기준 전류보다 작은 제1 전류를 포함하는, 상기 외삽된 열화 비들의 세트 중 제1 외삽된 열화 비에 적어도 부분적으로 기초하여 제1 외삽된 전류-전압 값을 결정하는 단계;
    상기 프로세싱 회로부를 통해, 상기 기준 전류보다 큰 제2 전류를 포함하는, 상기 외삽된 열화 비들의 세트 중 제2 외삽된 열화 비에 적어도 부분적으로 기초하여 제2 외삽된 전류-전압 값을 결정하는 단계;
    상기 프로세싱 회로부를 통해, 상기 제1 외삽된 전류-전압 값과 상기 제2 외삽된 전류-전압 값 사이에서, 외삽된 전류-전압 곡선을 생성하는 단계;
    상기 프로세싱 회로부를 통해, 상기 외삽된 전류-전압 곡선 및 상기 기준 전류에 적어도 부분적으로 기초하여 보상 전압을 결정하는 단계; 및
    상기 프로세싱 회로부를 통해, 상기 보상 전압을 사용하여 픽셀을 구동시키도록 디지털-아날로그 변환기에게 명령하는 단계
    를 포함하는 방법.
  22. 제21항에 있어서,
    상기 외삽된 열화 비들의 세트를 외삽된 전류-전압 값들의 세트로 변환하는 단계를 포함하며,
    상기 외삽된 전류-전압 값들의 세트는 상기 제1 외삽된 전류-전압 값 및 상기 제2 외삽된 전류-전압 값을 포함하는, 방법.
  23. 제22항에 있어서,
    상기 제1 전류는 상기 기준 전류보다 작은, 상기 외삽된 전류-전압 값들의 세트의 전류들 중에서 가장 가까운 전류인, 방법.
  24. 제22항에 있어서,
    상기 제2 전류는 상기 기준 전류보다 큰, 상기 외삽된 전류-전압 값들의 세트의 전류들 중에서 가장 가까운 전류인, 방법.
  25. 제21항에 있어서,
    상기 기준 전류는, 기준 전압이 공급될 때 기준 어레이의 기준 픽셀에서 생성되도록 구성되는, 방법.
  26. 제25항에 있어서,
    상기 기준 픽셀의 다이오드는, 상기 기준 전압이 상기 픽셀에 공급될 때 타겟 그레이 레벨을 방출하도록 구성되는, 방법.
  27. 제26항에 있어서,
    상기 프로세싱 회로부를 통해, 상기 보상 전압을 사용하여 상기 픽셀을 구동시키도록 상기 디지털-아날로그 변환기에게 명령하는 단계는 상기 픽셀의 제2 다이오드에서 상기 타겟 그레이 레벨을 대략적으로 생성하는, 방법.
  28. 제25항에 있어서,
    상기 프로세싱 회로부를 통해, 상기 보상 전압을 사용하여 상기 픽셀을 구동시키는 것은 상기 픽셀에서 상기 기준 전류를 대략적으로 생성하도록 구성되는, 방법.
  29. 제21항에 있어서,
    상기 외삽된 전류-전압 곡선은 선형인, 방법.
  30. 모바일 전자 디바이스로서,
    활성 어레이, 기준 어레이, 및 디지털-아날로그 변환기를 포함하는 디스플레이 - 상기 활성 어레이는 픽셀을 포함함 -; 및
    상기 디스플레이에 통신가능하게 커플링된 프로세싱 회로부
    를 포함하고,
    상기 프로세싱 회로부는,
    전류-전압 보상 회로
    를 포함하고,
    상기 전류-전압 보상 회로는,
    복수의 열화 비들, 입력 전압, 및 입력 기준 전류를 수신하고; 그리고
    상기 복수의 열화 비들, 상기 입력 전압, 및 상기 입력 기준 전류에 적어도 부분적으로 기초하여 보상 전압을 출력하도록
    구성되고,
    상기 디지털-아날로그 변환기는 상기 보상 전압에 적어도 부분적으로 기초하여 상기 픽셀을 구동시키는, 모바일 전자 디바이스.
  31. 제30항에 있어서,
    상기 프로세싱 회로부는 입력 그레이 레벨을 상기 입력 전압으로 변환하도록 구성된 감마-전압 변환기를 포함하는, 모바일 전자 디바이스.
  32. 제31항에 있어서,
    상기 프로세싱 회로부는 상기 보상 전압을 출력 그레이 레벨로 변환하도록 구성된 전압-감마 변환기를 포함하는, 모바일 전자 디바이스.
  33. 제32항에 있어서,
    상기 픽셀의 다이오드는, 상기 디지털-아날로그 변환기가 상기 출력 그레이 레벨을 출력하기 위해 상기 픽셀을 구동시킬 때 상기 입력 그레이 레벨을 대략적으로 방출하도록 구성되는, 모바일 전자 디바이스.
  34. 제30항에 있어서,
    상기 프로세싱 회로부는 상기 입력 전압 및 상기 입력 기준 전류를 저장하도록 구성된 기준 어레이 룩업 테이블을 포함하는, 모바일 전자 디바이스.
KR1020217018722A 2017-09-21 2018-09-14 전류-전압 보상을 갖는 oled 전압 드라이버 KR102617215B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237043885A KR20240000648A (ko) 2017-09-21 2018-09-14 전류-전압 보상을 갖는 oled 전압 드라이버

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762561529P 2017-09-21 2017-09-21
US62/561,529 2017-09-21
KR1020207005999A KR20200028030A (ko) 2017-09-21 2018-09-14 전류-전압 보상을 갖는 oled 전압 드라이버
PCT/US2018/051023 WO2019060213A1 (en) 2017-09-21 2018-09-14 CIRCUIT FOR VOLTAGE ATTACK OF ORGANIC LIGHT EMITTING DIODE WITH CURRENT VOLTAGE COMPENSATION

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207005999A Division KR20200028030A (ko) 2017-09-21 2018-09-14 전류-전압 보상을 갖는 oled 전압 드라이버

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237043885A Division KR20240000648A (ko) 2017-09-21 2018-09-14 전류-전압 보상을 갖는 oled 전압 드라이버

Publications (2)

Publication Number Publication Date
KR20210078574A true KR20210078574A (ko) 2021-06-28
KR102617215B1 KR102617215B1 (ko) 2023-12-27

Family

ID=63714132

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020237043885A KR20240000648A (ko) 2017-09-21 2018-09-14 전류-전압 보상을 갖는 oled 전압 드라이버
KR1020217018722A KR102617215B1 (ko) 2017-09-21 2018-09-14 전류-전압 보상을 갖는 oled 전압 드라이버
KR1020207005999A KR20200028030A (ko) 2017-09-21 2018-09-14 전류-전압 보상을 갖는 oled 전압 드라이버

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237043885A KR20240000648A (ko) 2017-09-21 2018-09-14 전류-전압 보상을 갖는 oled 전압 드라이버

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207005999A KR20200028030A (ko) 2017-09-21 2018-09-14 전류-전압 보상을 갖는 oled 전압 드라이버

Country Status (6)

Country Link
US (1) US10650741B2 (ko)
EP (1) EP3685370A1 (ko)
JP (1) JP2020534561A (ko)
KR (3) KR20240000648A (ko)
CN (2) CN111902857B (ko)
WO (1) WO2019060213A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023195642A1 (ko) * 2022-04-07 2023-10-12 삼성전자주식회사 디스플레이 장치 및 그 제어 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102532972B1 (ko) * 2017-12-29 2023-05-16 엘지디스플레이 주식회사 표시장치의 보상 방법 및 보상값 저장부를 포함하는 표시장치
US10997914B1 (en) 2018-09-07 2021-05-04 Apple Inc. Systems and methods for compensating pixel voltages
KR102085516B1 (ko) * 2019-05-01 2020-03-05 주식회사 티엘아이 효율적인 열화 보상 구조를 가지는 유기발광 디스플레이 장치
KR20210148378A (ko) * 2019-05-20 2021-12-07 엘지전자 주식회사 유기 발광 다이오드 표시 장치
US11355049B2 (en) 2019-09-26 2022-06-07 Apple, Inc. Pixel leakage and internal resistance compensation systems and methods
KR102674165B1 (ko) * 2020-02-20 2024-06-13 삼성디스플레이 주식회사 표시 장치
KR20220026661A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US11626047B1 (en) * 2020-09-25 2023-04-11 Apple Inc. Reference array current sensing
KR20220060219A (ko) * 2020-11-04 2022-05-11 삼성전자주식회사 전계발광 디스플레이 장치의 열화 보상 방법 및 이를 수행하는 디스플레이 시스템
CN112365836B (zh) * 2020-11-09 2021-09-24 深圳市华星光电半导体显示技术有限公司 驱动tft的灰阶补偿方法、装置及其显示面板、显示装置
US11587503B2 (en) * 2020-11-11 2023-02-21 Novatek Microelectronics Corp. Method of and display control device for emulating OLED degradation for OLED display panel
WO2022126401A1 (en) * 2020-12-16 2022-06-23 Huawei Technologies Co., Ltd. Organic light emitting diodes compensation with photodiodes
CN112599094B (zh) * 2020-12-31 2021-10-26 南京国兆光电科技有限公司 一种基于温度反馈的oled器件自适应亮度补偿方法及系统
CN112908254A (zh) * 2021-01-28 2021-06-04 上海天马有机发光显示技术有限公司 一种显示面板、显示面板的亮度补偿方法及显示装置
EP4302290A1 (en) * 2021-05-10 2024-01-10 Google LLC Dynamic irc & elvss for display device
TWI805176B (zh) * 2022-01-07 2023-06-11 友達光電股份有限公司 顯示裝置及其驅動方法
US11763738B1 (en) * 2023-02-02 2023-09-19 Novatek Microelectronics Corp. Display driver circuit for luminance compensation and flickering reduction and method of operating the same
US11942037B1 (en) * 2023-05-16 2024-03-26 Novatek Microelectronics Corp. Organic light emitting diode display control circuit and control method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170003331A (ko) * 2015-06-30 2017-01-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011377B2 (ja) * 2002-03-22 2007-11-21 株式会社ルネサステクノロジ Ａ／ｄ変換回路
KR101362033B1 (ko) * 2007-03-13 2014-02-11 엘지디스플레이 주식회사 전계발광표시장치
KR101362022B1 (ko) 2007-03-13 2014-02-12 엘지디스플레이 주식회사 전계발광표시장치
KR20080090879A (ko) * 2007-04-06 2008-10-09 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 구동 방법
JP2008292865A (ja) * 2007-05-25 2008-12-04 Sony Corp カソード電位制御装置、自発光表示装置、電子機器及びカソード電位制御方法
US8194063B2 (en) * 2009-03-04 2012-06-05 Global Oled Technology Llc Electroluminescent display compensated drive signal
US8854294B2 (en) * 2009-03-06 2014-10-07 Apple Inc. Circuitry for independent gamma adjustment points
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US8766883B2 (en) * 2009-08-20 2014-07-01 Emagin Corporation Dual-mode AMOLED pixel driver, a system using a dual-mode AMOLED pixel driver, and a method of operating a dual-mode AMOLED pixel driver
US8339386B2 (en) * 2009-09-29 2012-12-25 Global Oled Technology Llc Electroluminescent device aging compensation with reference subpixels
US9177503B2 (en) * 2012-05-31 2015-11-03 Apple Inc. Display having integrated thermal sensors
US9157939B2 (en) * 2012-08-09 2015-10-13 Infineon Technologies Ag System and device for determining electric voltages
KR101972017B1 (ko) * 2012-10-31 2019-04-25 삼성디스플레이 주식회사 표시장치, 열화 보상 장치 및 열화 보상 방법
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US20160063921A1 (en) * 2014-08-26 2016-03-03 Apple Inc. Organic Light-Emitting Diode Display With Reduced Capacitive Sensitivity
US9952264B2 (en) * 2015-01-13 2018-04-24 Apple Inc. Display driver integrated circuit architecture with shared reference voltages
KR102457754B1 (ko) * 2015-08-04 2022-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
US10210801B2 (en) * 2015-09-28 2019-02-19 Apple Inc. Electronic display driving scheme systems and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170003331A (ko) * 2015-06-30 2017-01-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023195642A1 (ko) * 2022-04-07 2023-10-12 삼성전자주식회사 디스플레이 장치 및 그 제어 방법

Also Published As

Publication number Publication date
WO2019060213A1 (en) 2019-03-28
JP2020534561A (ja) 2020-11-26
KR102617215B1 (ko) 2023-12-27
US20190088199A1 (en) 2019-03-21
KR20200028030A (ko) 2020-03-13
KR20240000648A (ko) 2024-01-02
CN111902857A (zh) 2020-11-06
CN111902857B (zh) 2022-09-09
US10650741B2 (en) 2020-05-12
EP3685370A1 (en) 2020-07-29
CN115273754A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US10885852B2 (en) OLED voltage driver with current-voltage compensation
KR102617215B1 (ko) 전류-전압 보상을 갖는 oled 전압 드라이버
US20180075798A1 (en) External Compensation for Display on Mobile Device
CN105393296B (zh) 具有补偿技术的显示面板
US10453432B2 (en) Display adjustment
US10200059B2 (en) Digital to analog converter
US11004391B2 (en) Image data compensation based on predicted changes in threshold voltage of pixel transistors
US11282458B2 (en) Systems and methods for temperature-based parasitic capacitance variation compensation
US10529285B2 (en) System and method for external pixel compensation
KR20190074548A (ko) 표시장치 및 이의 구동방법
US20200335040A1 (en) Systems and Methods for External Off-Time Pixel Sensing
US10943541B1 (en) Differentiating voltage degradation due to aging from current-voltage shift due to temperature in displays
US11488529B2 (en) Display compensation using current sensing across a diode without user detection
US11164515B2 (en) Sensing considering image
WO2018187091A1 (en) Sensing of pixels with data chosen in consideration of image data
US10504426B2 (en) System and method for external pixel compensation

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant