JP2020526919A - デジタル論理機能のファミリーのための集積回路及びプロセス - Google Patents
デジタル論理機能のファミリーのための集積回路及びプロセス Download PDFInfo
- Publication number
- JP2020526919A JP2020526919A JP2019572493A JP2019572493A JP2020526919A JP 2020526919 A JP2020526919 A JP 2020526919A JP 2019572493 A JP2019572493 A JP 2019572493A JP 2019572493 A JP2019572493 A JP 2019572493A JP 2020526919 A JP2020526919 A JP 2020526919A
- Authority
- JP
- Japan
- Prior art keywords
- input
- digital logic
- output
- logic
- bond pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
Description
ピン番号 入力/出力リード
1 _OE
2 1Q
3 1D
4 2D
5 2Q
6 3Q
7 3D
8 4D
9 4Q
10 GND
11 CLK
12 5Q
13 5D
14 6D
15 6Q
16 7Q
17 7D
18 8D
19 8Q
20 Vcc
デュアルANDゲート1416、1438
デュアルORゲート1418、1440
デュアルNANDゲート1420、1442
デュアルNORゲート1422、1444
シングル、デュアル入力ANDゲート
シングル、デュアル入力ORゲート
シングル、デュアル入力NANDゲート
シングル、デュアル入力NORゲート
又は所望のシングル、デュアル入力ゲートの任意の組み合わせ
デュアルANDゲート1416、1438
デュアルORゲート1418、1440
デュアルNANDゲート1420、1442
デュアルNORゲート1422、1444
デュアルD型フリップフロップ1506、1508
シングル、デュアル入力ANDゲート
シングル、デュアル入力ORゲート
シングル、デュアル入力NANDゲート
シングル、デュアル入力NORゲート
シングルD型フリップフロップ
又は所望のシングル、デュアル入力ゲートの任意の組み合わせ
Claims (13)
- デジタル論理機能のファミリーのためのデジタル論理集積回路であって、前記ファミリーが、電圧入力高、電圧入力低、電圧出力高、及び電圧出力低に対して同じ仕様を有し、同じ数のボンドパッドを有し、前記デジタル論理集積回路が、
(A)コア領域及び周辺領域を有する半導体材料の基板、
(B)前記周辺領域における前記半導体材料上に形成される或る数のボンドパッドであって、前記或る数のボンドパッドが、前記基板の前記コア領域及び周辺領域を含む総領域を決定する、前記或る数のボンドパッド、
(C)前記ファミリーにおける前記デジタル論理機能の各々に対して前記半導体材料の前記コア領域において形成されるプログラマブルデジタル論理トランジスタ回路要素、
(D)前記ボンドパッドに対して前記周辺領域において形成され、ボンドパッドと前記プログラマブルデジタル論理トランジスタ回路要素との間に結合される、プログラマブル入力及び出力回路要素、
(E)前記プログラマブルデジタル論理トランジスタ回路要素を、選択されたデジタル論理機能にプログラミングするためのプログラミング回路要素、及び
(F)前記入力及び出力回路要素を、前記選択されたデジタル論理機能のための入力及び出力回路にプログラミングするためのプログラマブル入力及び出力手段、
を含む、デジタル論理集積回路。 - 請求項1に記載のデジタル論理集積回路であって、
前記プログラマブルデジタル論理トランジスタ回路要素がデジタル論理機能回路要素を含み、前記デジタル論理機能回路要素が、或るデジタル論理機能を提供し、或る伝播遅延仕様内で動作し、
前記プログラマブルデジタル論理トランジスタ回路要素が、前記或る伝播遅延を備える前記デジタル論理機能を提供する前記デジタル論理機能回路要素に結合される付加的なトランジスタ回路要素を含む、
デジタル論理集積回路。 - 請求項1に記載のデジタル論理集積回路であって、前記プログラマブルデジタル論理トランジスタ回路要素がコア回路要素を含み、前記コア回路要素が、供給電圧より低い電圧で動作し、前記コア回路要素と前記入力及び出力回路要素との間に結合される電圧レベルシフタ回路要素を含む、デジタル論理集積回路。
- 請求項1に記載のデジタル論理集積回路であって、前記プログラマブル機能手段及び前記プログラマブル入力及び出力手段が、前記プログラマブルデジタル論理トランジスタ回路要素及び前記プログラマブル入力及び出力回路要素におけるトランジスタ間に金属マスクストラップ接続を含む、デジタル論理集積回路。
- 請求項1に記載のデジタル論理集積回路であって、前記プログラマブル機能手段及び前記プログラマブル入力及び出力手段が、前記プログラマブルデジタル論理トランジスタ回路要素に制御信号を供給する不揮発性メモリを含む、デジタル論理集積回路。
- 請求項1に記載のデジタル論理集積回路であって、前記或る数のボンドパッドが、6個のボンドパッド、8個のボンドパッド、14個のボンドパッド、16個のボンドパッド、及び20個のボンドパッドの1つである、デジタル論理集積回路。
- デジタル論理機能のファミリーのための集積回路を作成するプロセスであって、前記ファミリーが、電圧入力高、電圧入力低、電圧出力高、及び電圧出力低に対して同じ仕様を有し、同じ数のボンドパッドを有し、前記プロセスが、
(A)コア領域及び周辺領域を有する半導体材料の基板を提供すること、
(B)前記周辺領域における前記半導体材料上に或る数のボンドパッドを形成することであって、前記或る数のボンドパッドが、前記基板の前記コア領域及び周辺領域を含む総領域を決定すること、
(C)前記ファミリーにおける前記デジタル論理機能の各々に対して、前記半導体材料の前記コア領域においてプログラマブルデジタル論理トランジスタ回路要素を形成すること、
(D)前記ボンドパッドのための前記周辺領域においてボンドパッドと前記プログラマブルデジタル論理トランジスタ回路要素との間に結合される、プログラマブル入力及び出力回路要素を形成すること、
(E)前記プログラマブルデジタル論理トランジスタ回路要素を、選択されたデジタル論理機能にプログラミングすること、及び
(F)前記入力及び出力回路要素を、前記選択されたデジタル論理機能のための入力及び出力回路にプログラミングすること、
を含む、プロセス。 - 請求項7に記載のプロセスであって、前記プログラマブルデジタル論理トランジスタ回路要素が、或るデジタル論理機能を提供し或る伝播遅延仕様内で動作するデジタル論理機能回路要素を含み、
前記プロセスが、前記或る伝播遅延仕様を備える前記デジタル論理機能を提供するために、前記デジタル論理機能回路要素に結合される付加的なトランジスタ回路要素を形成することを含む、
プロセス。 - 請求項7に記載のプロセスであって、供給電圧より低い電圧で動作するように前記コア回路要素を形成することを含み、前記基板上で、前記コア回路要素と前記入力及び出力回路要素との間に結合される電圧レベルシフタ回路要素を形成することを含む、プロセス。
- 請求項7に記載のプロセスであって、前記プログラマブルデジタル論理トランジスタ回路要素におけるトランジスタ間に、金属マスクストラップ接続、ヒューズ、及び不揮発性メモリ制御信号リードの1つを形成することを含む、プロセス。
- 請求項7に記載のプロセスであって、前記或る数のボンドパッドを前記形成することが、6個のボンドパッド、8個のボンドパッド、14個のボンドパッド、16個のボンドパッド、及び20個のボンドパッドの1つを形成することを含む、プロセス。
- デジタル論理集積回路を作成するプロセスであって、
(A)半導体ダイを中間プロセス工程まで部分的に製造することであって、前記ダイ上に或る数のボンドパッドを製造することと、前記或る数のボンドパッドに対して、複数の、論理機能回路、入力回路、及び出力回路を製造し、前記複数の論理機能回路が少なくとも部分的に前記ボンドパッドに結合されないまま残ることと、未完成の論理機能選択構造を製造することとを含む、前記半導体ダイを部分的に製造することこと、
(B)前記部分的に製造されたダイをインベントリに置くこと、
(C)前記半導体ダイの製造を終了することであって、前記ボンドパッドに対する接続のために、特定の論理回路、入力回路、及び出力回路を選択するための最終的な選択構造を製造することを含む、前記半導体ダイの製造を終了すること、
(D)前記終了したダイを封止及びテストすること、
を含む、プロセス。 - デジタル論理集積回路を作成するプロセスであって、
(A)或る数のボンドパッドを有するように、封止された集積回路を製造することであって、前記或る数のボンドパッドに対して、論理機能回路、入力回路、及び出力回路を製造することを含み、論理機能選択回路を製造することを含み、前記複数の論理機能回路が、少なくとも部分的に前記ボンドパッドに結合されないままとなること、
(B)前記封止された集積回路をインベントリに置くこと、
(C)選択された論理機能を前記ボンドパッドに結合するように、前記論理機能選択回路を電気的にプログラミングすること、及び
(D)前記プログラミングされた論理回路をテストすること、
を含む、プロセス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/635,998 | 2017-06-28 | ||
US15/635,998 US10693468B2 (en) | 2017-06-28 | 2017-06-28 | Integrated circuit and process for family of digital logic functions |
PCT/US2018/040031 WO2019006130A1 (en) | 2017-06-28 | 2018-06-28 | INTEGRATED CIRCUIT AND PROCESS FOR FAMILY OF DIGITAL LOGIC FUNCTIONS |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020526919A true JP2020526919A (ja) | 2020-08-31 |
JP2020526919A5 JP2020526919A5 (ja) | 2021-11-04 |
JP7227440B2 JP7227440B2 (ja) | 2023-02-22 |
Family
ID=64738448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019572493A Active JP7227440B2 (ja) | 2017-06-28 | 2018-06-28 | デジタル論理機能のファミリーのための集積回路及びプロセス |
Country Status (5)
Country | Link |
---|---|
US (3) | US10693468B2 (ja) |
EP (1) | EP3646373A4 (ja) |
JP (1) | JP7227440B2 (ja) |
CN (1) | CN110720139B (ja) |
WO (1) | WO2019006130A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10693468B2 (en) * | 2017-06-28 | 2020-06-23 | Texas Instruments Incorporated | Integrated circuit and process for family of digital logic functions |
US10804900B2 (en) | 2018-08-21 | 2020-10-13 | Texas Instruments Incorporated | Pad limited configurable logic device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536853U (ja) * | 1991-10-15 | 1993-05-18 | 沖電気工業株式会社 | ゲートアレー |
JPH08329822A (ja) * | 1995-05-25 | 1996-12-13 | Samsung Electron Co Ltd | 信号経路選択用のスイッチ回路 |
JPH11154708A (ja) * | 1997-11-20 | 1999-06-08 | Nec Corp | プログラミング可能な半導体装置 |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4825438A (en) * | 1982-03-08 | 1989-04-25 | Unisys Corporation | Bus error detection employing parity verification |
JPH0536835Y2 (ja) | 1987-10-15 | 1993-09-17 | ||
US5644496A (en) | 1989-08-15 | 1997-07-01 | Advanced Micro Devices, Inc. | Programmable logic device with internal time-constant multiplexing of signals from external interconnect buses |
US5546553A (en) * | 1990-09-24 | 1996-08-13 | Texas Instruments Incorporated | Multifunctional access devices, systems and methods |
US5550394A (en) * | 1993-06-18 | 1996-08-27 | Texas Instruments Incorporated | Semiconductor memory device and defective memory cell correction circuit |
JPH07130788A (ja) * | 1993-09-09 | 1995-05-19 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US5751162A (en) * | 1995-04-06 | 1998-05-12 | Texas Instruments Incorporated | Field programmable gate array logic module configurable as combinational or sequential circuits |
US5969538A (en) * | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
US5880596A (en) * | 1996-11-05 | 1999-03-09 | Altera Corporation | Apparatus and method for configuring integrated circuit option bits with different bonding patterns |
US6097212A (en) * | 1997-10-09 | 2000-08-01 | Lattice Semiconductor Corporation | Variable grain architecture for FPGA integrated circuits |
US6175951B1 (en) | 1998-03-25 | 2001-01-16 | Winbond Electronics Corp. | Method for fabricating a customer-configured integrated circuit and customer-configured integrated circuit for exclusive use by a customer background of the invention |
US6140837A (en) * | 1998-05-11 | 2000-10-31 | Quicklogic Corporation | Charge pumps of antifuse programming circuitry powered from high voltage compatibility terminal |
AU2348800A (en) * | 1998-11-24 | 2000-06-13 | Innovasic, Inc. | Fully programmable and configurable application specific integrated circuit |
US6552410B1 (en) * | 1999-08-31 | 2003-04-22 | Quicklogic Corporation | Programmable antifuse interfacing a programmable logic and a dedicated device |
US6215689B1 (en) * | 1999-11-18 | 2001-04-10 | Cypress Semiconductor Corporation | Architecture, circuitry and method for configuring volatile and/or non-volatile memory for programmable logic applications |
US6963225B2 (en) * | 2001-01-22 | 2005-11-08 | Texas Instruments Incorporated | Quad state logic design methods, circuits, and systems |
US6735755B2 (en) * | 2000-03-27 | 2004-05-11 | Jeng-Jye Shau | Cost saving methods using pre-defined integrated circuit modules |
US6525560B1 (en) * | 2001-12-12 | 2003-02-25 | Xilinx, Inc. | Method and structure for shipping a die as multiple products |
US7170179B1 (en) * | 2002-04-29 | 2007-01-30 | Cypress Semiconductor Corp. | Chip select method through double bonding |
US6774667B1 (en) * | 2002-05-09 | 2004-08-10 | Actel Corporation | Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays |
US7812458B2 (en) * | 2007-11-19 | 2010-10-12 | Tier Logic, Inc. | Pad invariant FPGA and ASIC devices |
US8063650B2 (en) * | 2002-11-27 | 2011-11-22 | Rambus Inc. | Testing fuse configurations in semiconductor devices |
US6823502B2 (en) | 2002-12-31 | 2004-11-23 | Lsi Logic Corporation | Placement of configurable input/output buffer structures during design of integrated circuits |
WO2005024910A2 (en) * | 2003-09-09 | 2005-03-17 | Robert Eisenstadt | Apparatus and method for integrated circuit power management |
US7336097B2 (en) * | 2003-12-24 | 2008-02-26 | Viciciv, Inc. | Look-up table structure with embedded carry logic |
US7213221B1 (en) | 2004-04-19 | 2007-05-01 | Magma Design Automation, Inc. | Modeling interconnected propagation delay for an integrated circuit design |
US7215146B2 (en) * | 2004-10-29 | 2007-05-08 | Intel Corporation | High speed buffered level-up shifters |
US7750669B2 (en) * | 2005-01-06 | 2010-07-06 | Justin Martin Spangaro | Reprogrammable integrated circuit |
US7509594B2 (en) * | 2005-07-06 | 2009-03-24 | Sandisk Il Ltd. | Method of selling integrated circuit dies for multi-chip packages |
US7525340B2 (en) * | 2005-09-19 | 2009-04-28 | Altera Corporation | Programmable logic device architecture for accommodating specialized circuitry |
US7402443B1 (en) | 2005-11-01 | 2008-07-22 | Xilinx, Inc. | Methods of providing families of integrated circuits with similar dies partially disabled using product selection codes |
US7202701B1 (en) * | 2005-12-06 | 2007-04-10 | Micrel, Inc. | Input/output circuit for handling unconnected I/O pads |
US7482834B2 (en) * | 2006-10-19 | 2009-01-27 | Quicklogic Corporation | Programmable multiplexer |
US7616025B1 (en) * | 2007-08-14 | 2009-11-10 | Actel Corporation | Programmable logic device adapted to enter a low-power mode |
US7919845B2 (en) * | 2007-12-20 | 2011-04-05 | Xilinx, Inc. | Formation of a hybrid integrated circuit device |
US8549447B2 (en) * | 2010-04-24 | 2013-10-01 | Robert Eisenstadt | Integrated circuits with multiple I/O regions |
US8105885B1 (en) * | 2010-08-06 | 2012-01-31 | Altera Corporation | Hardened programmable devices |
US8289051B2 (en) * | 2010-11-17 | 2012-10-16 | Lsi Corporation | Input/output core design and method of manufacture therefor |
KR101805146B1 (ko) * | 2011-05-03 | 2017-12-05 | 삼성전자주식회사 | 반도체 칩, 메모리 칩, 메모리 제어 칩, 반도체 패키지, 그리고 메모리 시스템 |
US20120313664A1 (en) * | 2011-06-07 | 2012-12-13 | Static Control Components, Inc. | Semiconductor Device Having Features to Prevent Reverse Engineering |
CN103391093B (zh) * | 2012-05-09 | 2018-10-19 | 恩智浦美国有限公司 | 可重构集成电路 |
US9197199B2 (en) | 2013-03-13 | 2015-11-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Level shifter for high density integrated circuits |
US9859732B2 (en) * | 2014-09-16 | 2018-01-02 | Navitas Semiconductor, Inc. | Half bridge power conversion circuits using GaN devices |
US9246492B1 (en) * | 2015-06-24 | 2016-01-26 | Xilinx, Inc. | Power grid architecture for voltage scaling in programmable integrated circuits |
US10693468B2 (en) * | 2017-06-28 | 2020-06-23 | Texas Instruments Incorporated | Integrated circuit and process for family of digital logic functions |
US10804900B2 (en) * | 2018-08-21 | 2020-10-13 | Texas Instruments Incorporated | Pad limited configurable logic device |
-
2017
- 2017-06-28 US US15/635,998 patent/US10693468B2/en active Active
-
2018
- 2018-06-28 EP EP18824495.8A patent/EP3646373A4/en active Pending
- 2018-06-28 WO PCT/US2018/040031 patent/WO2019006130A1/en unknown
- 2018-06-28 JP JP2019572493A patent/JP7227440B2/ja active Active
- 2018-06-28 CN CN201880036867.9A patent/CN110720139B/zh active Active
-
2020
- 2020-05-15 US US16/875,384 patent/US11251795B2/en active Active
-
2022
- 2022-01-14 US US17/576,376 patent/US12015405B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536853U (ja) * | 1991-10-15 | 1993-05-18 | 沖電気工業株式会社 | ゲートアレー |
JPH08329822A (ja) * | 1995-05-25 | 1996-12-13 | Samsung Electron Co Ltd | 信号経路選択用のスイッチ回路 |
JPH11154708A (ja) * | 1997-11-20 | 1999-06-08 | Nec Corp | プログラミング可能な半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US10693468B2 (en) | 2020-06-23 |
CN110720139B (zh) | 2023-09-05 |
CN110720139A (zh) | 2020-01-21 |
WO2019006130A1 (en) | 2019-01-03 |
US20200280315A1 (en) | 2020-09-03 |
US11251795B2 (en) | 2022-02-15 |
US12015405B2 (en) | 2024-06-18 |
JP7227440B2 (ja) | 2023-02-22 |
US20190007048A1 (en) | 2019-01-03 |
US20220140830A1 (en) | 2022-05-05 |
EP3646373A4 (en) | 2020-07-29 |
EP3646373A1 (en) | 2020-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900004888B1 (ko) | 집적회로장치 | |
EP1800323B1 (en) | LOW VOLTAGE PROGRAMMABLE eFUSE WITH DIFFERENTIAL SENSING SCHEME | |
US8643162B2 (en) | Pads and pin-outs in three dimensional integrated circuits | |
US12015405B2 (en) | IC with first and second functional circuits coupling only first circuits to output bond pads | |
US6034548A (en) | Programmable delay element | |
US6239616B1 (en) | Programmable delay element | |
US6552410B1 (en) | Programmable antifuse interfacing a programmable logic and a dedicated device | |
CN102412239B (zh) | 半导体器件及其制造方法 | |
US7812458B2 (en) | Pad invariant FPGA and ASIC devices | |
US6791355B2 (en) | Spare cell architecture for fixing design errors in manufactured integrated circuits | |
US7652501B2 (en) | Programmable logic device structure using third dimensional memory | |
US6297666B1 (en) | Fully programmable and configurable application specific integrated circuit | |
US11356093B2 (en) | Even/odd die aware signal distribution in stacked die device | |
JPH04317223A (ja) | 論理モジュール | |
US11374571B2 (en) | Pad limited configurable logic device | |
JPH09506481A (ja) | ユニバーサル接続マトリクスアレイ | |
US20240243740A1 (en) | Higher-Voltage-Protected Transmission Gate to Prevent Unbalanced Aging Stress on Differential Receiver Input | |
JPH058576B2 (ja) | ||
TW202238592A (zh) | 半導體記憶體封裝結構與半導體記憶體系統 | |
Heikkila | Development of non-volatile semiconductor memory | |
JPS61198762A (ja) | 半導体集積回路 | |
JPH11145824A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20191227 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210602 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20210626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210715 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7227440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |