JP2020523787A - 薄膜トランジスタ構造及びその製造方法 - Google Patents
薄膜トランジスタ構造及びその製造方法 Download PDFInfo
- Publication number
- JP2020523787A JP2020523787A JP2019567645A JP2019567645A JP2020523787A JP 2020523787 A JP2020523787 A JP 2020523787A JP 2019567645 A JP2019567645 A JP 2019567645A JP 2019567645 A JP2019567645 A JP 2019567645A JP 2020523787 A JP2020523787 A JP 2020523787A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- oxide semiconductor
- glass substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims abstract description 415
- 229910052751 metal Inorganic materials 0.000 claims abstract description 285
- 239000002184 metal Substances 0.000 claims abstract description 285
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 94
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 94
- 239000011521 glass Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000011229 interlayer Substances 0.000 claims abstract description 49
- 239000011241 protective layer Substances 0.000 claims abstract description 24
- 230000000149 penetrating effect Effects 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 62
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- 239000010949 copper Substances 0.000 claims description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- 239000010936 titanium Substances 0.000 claims description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 28
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 28
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 28
- 229910052782 aluminium Inorganic materials 0.000 claims description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 28
- 229910052719 titanium Inorganic materials 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052750 molybdenum Inorganic materials 0.000 claims description 27
- 239000011733 molybdenum Substances 0.000 claims description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 15
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 14
- 229910052733 gallium Inorganic materials 0.000 claims description 14
- 229910052738 indium Inorganic materials 0.000 claims description 14
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 14
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 7
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 7
- 239000011787 zinc oxide Substances 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 abstract description 2
- 229920001621 AMOLED Polymers 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本発明は、ガラス基板、バッファ層、金属酸化物半導体層、ゲート絶縁層、ゲート金属層、層間絶縁層、ソース金属層、ドレイン金属層及び保護層を含む薄膜トランジスタ構造を開示している。ガラス基板とバッファ層との間に遮光金属層がさらに設けられ、ゲート絶縁層にはゲート絶縁層及びバッファ層を貫通する金属酸化物半導体層コンタクトホールがさらに設けられ、ゲート金属層は金属酸化物半導体層コンタクトホールを介して遮光金属層に接続されている。【選択図】図１ａ
Description
本発明は、表示技術分野に関し、特に薄膜トランジスタ構造及びその製造方法に関する。
科学技術の発展に伴い、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ−ｍａｔｒｉｘ ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ，アクティブマトリクス式有機発光ダイオード）表示装置がますます多くのユーザに好まれている。従来のＡＭＯＬＥＤ表示装置は一般的に、３つの薄膜トランジスタと１つのコンデンサとからなる３Ｔ１ＣのＡＭＯＬＥＤ駆動回路を用いる。
従来のＡＭＯＬＥＤ駆動回路における薄膜トランジスタが出射光及び外界光から影響を受けるため、ＡＭＯＬＥＤ駆動回路における薄膜トランジスタなどのデバイスの動作が不安定となり、ＡＭＯＬＥＤ表示装置の画面表示品質に影響を与えてしまう。
したがって、従来技術の問題点を解決するために、薄膜トランジスタ構造及びその製造方法を提供する必要がある。
本発明は、従来の薄膜トランジスタ構造の動作安定性が悪いという技術的問題を解決するために、薄膜トランジスタ等のデバイスの動作安定性を向上させることによって、対応するＡＭＯＬＥＤ表示装置の画面表示品質を向上させることが可能な薄膜トランジスタ構造及びその製造方法を提供することを目的とする。
本発明の実施例は薄膜トランジスタ構造を提供し、当該薄膜トランジスタ構造は、
ガラス基板と、
前記ガラス基板に設けられているバッファ層と、
前記バッファ層に設けられている金属酸化物半導体層であって、前記金属酸化物半導体層を介して前記薄膜トランジスタ構造のアクティブ駆動領域の位置を設定し、ソース領域、ドレイン領域及びチャネル領域を含む金属酸化物半導体層と、
前記金属酸化物半導体層に設けられ、前記金属酸化物半導体層及びゲート金属層を分離するためのゲート絶縁層と、
前記ゲート絶縁層に設けられているゲート金属層と、
前記ゲート金属層を有するガラス基板に設けられ、前記ゲート金属層を有するガラス基板を平坦化するために用いられ、ソースコンタクトホール及びドレインコンタクトホールが設けられている層間絶縁層と、
前記層間絶縁層に設けられ、前記ソースコンタクトホールを介して前記金属酸化物半導体層のソース領域に接続されるソース金属層と、
前記層間絶縁層に設けられ、前記ドレインコンタクトホールを介して前記金属酸化物半導体層のドレイン領域に接続されるドレイン金属層と、
前記ソース金属層及び前記ドレイン金属層を有する層間絶縁層に設けられている保護層と、を含み、
前記ガラス基板と前記バッファ層との間に遮光金属層がさらに設けられており、
前記ゲート絶縁層には、前記ゲート絶縁層及び前記バッファ層を貫通する金属酸化物半導体層コンタクトホールがさらに設けられ、前記ゲート金属層は、前記金属酸化物半導体層コンタクトホールを介して前記遮光金属層に接続され、
前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記金属酸化物半導体層の投影領域を覆い、
前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記薄膜トランジスタ構造の対応領域の全てを覆い、
前記遮光金属層の厚さは、５００オングストローム〜２０００オングストロームであり、
前記バッファ層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記金属酸化物半導体層の厚さは、１００オングストローム〜１０００オングストロームであり、
前記ゲート絶縁層の厚さは、１０００オングストローム〜３０００オングストロームであり、
前記層間絶縁層の厚さは、２０００オングストローム〜１００００オングストロームであり、
前記ソース金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記ドレイン金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記保護層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記遮光金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記バッファ層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記金属酸化物半導体層の材料は、酸化インジウムガリウム亜鉛、酸化インジウムスズ亜鉛及び酸化インジウムガリウム亜鉛スズのうち少なくとも１種であり、
前記ゲート絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記ゲート金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ソース金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ドレイン金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記層間絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記保護層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種である。
ガラス基板と、
前記ガラス基板に設けられているバッファ層と、
前記バッファ層に設けられている金属酸化物半導体層であって、前記金属酸化物半導体層を介して前記薄膜トランジスタ構造のアクティブ駆動領域の位置を設定し、ソース領域、ドレイン領域及びチャネル領域を含む金属酸化物半導体層と、
前記金属酸化物半導体層に設けられ、前記金属酸化物半導体層及びゲート金属層を分離するためのゲート絶縁層と、
前記ゲート絶縁層に設けられているゲート金属層と、
前記ゲート金属層を有するガラス基板に設けられ、前記ゲート金属層を有するガラス基板を平坦化するために用いられ、ソースコンタクトホール及びドレインコンタクトホールが設けられている層間絶縁層と、
前記層間絶縁層に設けられ、前記ソースコンタクトホールを介して前記金属酸化物半導体層のソース領域に接続されるソース金属層と、
前記層間絶縁層に設けられ、前記ドレインコンタクトホールを介して前記金属酸化物半導体層のドレイン領域に接続されるドレイン金属層と、
前記ソース金属層及び前記ドレイン金属層を有する層間絶縁層に設けられている保護層と、を含み、
前記ガラス基板と前記バッファ層との間に遮光金属層がさらに設けられており、
前記ゲート絶縁層には、前記ゲート絶縁層及び前記バッファ層を貫通する金属酸化物半導体層コンタクトホールがさらに設けられ、前記ゲート金属層は、前記金属酸化物半導体層コンタクトホールを介して前記遮光金属層に接続され、
前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記金属酸化物半導体層の投影領域を覆い、
前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記薄膜トランジスタ構造の対応領域の全てを覆い、
前記遮光金属層の厚さは、５００オングストローム〜２０００オングストロームであり、
前記バッファ層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記金属酸化物半導体層の厚さは、１００オングストローム〜１０００オングストロームであり、
前記ゲート絶縁層の厚さは、１０００オングストローム〜３０００オングストロームであり、
前記層間絶縁層の厚さは、２０００オングストローム〜１００００オングストロームであり、
前記ソース金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記ドレイン金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記保護層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記遮光金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記バッファ層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記金属酸化物半導体層の材料は、酸化インジウムガリウム亜鉛、酸化インジウムスズ亜鉛及び酸化インジウムガリウム亜鉛スズのうち少なくとも１種であり、
前記ゲート絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記ゲート金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ソース金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ドレイン金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記層間絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記保護層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種である。
本発明の実施例は薄膜トランジスタ構造をさらに提供し、当該薄膜トランジスタ構造は、
ガラス基板と、
前記ガラス基板に設けられているバッファ層と、
前記バッファ層に設けられている金属酸化物半導体層であって、前記金属酸化物半導体層を介して前記薄膜トランジスタ構造のアクティブ駆動領域の位置を設定し、ソース領域、ドレイン領域及びチャネル領域を含む金属酸化物半導体層と、
前記金属酸化物半導体層に設けられ、前記金属酸化物半導体層及びゲート金属層を分離するためのゲート絶縁層と、
前記ゲート絶縁層に設けられているゲート金属層と、
前記ゲート金属層を有するガラス基板に設けられ、前記ゲート金属層を有するガラス基板を平坦化するために用いられ、ソースコンタクトホール及びドレインコンタクトホールが設けられている層間絶縁層と、
前記層間絶縁層に設けられ、前記ソースコンタクトホールを介して前記金属酸化物半導体層のソース領域に接続されるソース金属層と、
前記層間絶縁層に設けられ、前記ドレインコンタクトホールを介して前記金属酸化物半導体層のドレイン領域に接続されるドレイン金属層と、
前記ソース金属層及び前記ドレイン金属層を有する層間絶縁層に設けられている保護層と、を含み、
前記ガラス基板と前記バッファ層との間に遮光金属層がさらに設けられており、
前記ゲート絶縁層には、前記ゲート絶縁層及び前記バッファ層を貫通する金属酸化物半導体層コンタクトホールがさらに設けられ、前記ゲート金属層は、前記金属酸化物半導体層コンタクトホールを介して前記遮光金属層に接続される。
ガラス基板と、
前記ガラス基板に設けられているバッファ層と、
前記バッファ層に設けられている金属酸化物半導体層であって、前記金属酸化物半導体層を介して前記薄膜トランジスタ構造のアクティブ駆動領域の位置を設定し、ソース領域、ドレイン領域及びチャネル領域を含む金属酸化物半導体層と、
前記金属酸化物半導体層に設けられ、前記金属酸化物半導体層及びゲート金属層を分離するためのゲート絶縁層と、
前記ゲート絶縁層に設けられているゲート金属層と、
前記ゲート金属層を有するガラス基板に設けられ、前記ゲート金属層を有するガラス基板を平坦化するために用いられ、ソースコンタクトホール及びドレインコンタクトホールが設けられている層間絶縁層と、
前記層間絶縁層に設けられ、前記ソースコンタクトホールを介して前記金属酸化物半導体層のソース領域に接続されるソース金属層と、
前記層間絶縁層に設けられ、前記ドレインコンタクトホールを介して前記金属酸化物半導体層のドレイン領域に接続されるドレイン金属層と、
前記ソース金属層及び前記ドレイン金属層を有する層間絶縁層に設けられている保護層と、を含み、
前記ガラス基板と前記バッファ層との間に遮光金属層がさらに設けられており、
前記ゲート絶縁層には、前記ゲート絶縁層及び前記バッファ層を貫通する金属酸化物半導体層コンタクトホールがさらに設けられ、前記ゲート金属層は、前記金属酸化物半導体層コンタクトホールを介して前記遮光金属層に接続される。
本発明に記載の薄膜トランジスタ構造において、前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記金属酸化物半導体層の投影領域を覆う。
本発明に記載の薄膜トランジスタ構造において、前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記薄膜トランジスタ構造の対応領域の全てを覆う。
本発明に記載の薄膜トランジスタ構造において、前記遮光金属層の厚さは、５００オングストローム〜２０００オングストロームであり、
前記バッファ層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記金属酸化物半導体層の厚さは、１００オングストローム〜１０００オングストロームであり、
前記ゲート絶縁層の厚さは、１０００オングストローム〜３０００オングストロームであり、
前記層間絶縁層の厚さは、２０００オングストローム〜１００００オングストロームであり、
前記ソース金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記ドレイン金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記保護層の厚さは、１０００オングストローム〜５０００オングストロームである。
前記バッファ層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記金属酸化物半導体層の厚さは、１００オングストローム〜１０００オングストロームであり、
前記ゲート絶縁層の厚さは、１０００オングストローム〜３０００オングストロームであり、
前記層間絶縁層の厚さは、２０００オングストローム〜１００００オングストロームであり、
前記ソース金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記ドレイン金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記保護層の厚さは、１０００オングストローム〜５０００オングストロームである。
本発明に記載の薄膜トランジスタ構造において、前記遮光金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ゲート金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ソース金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ドレイン金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種である。
前記ゲート金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ソース金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ドレイン金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種である。
本発明に記載の薄膜トランジスタ構造において、前記バッファ層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記ゲート絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記層間絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記保護層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種である。
前記ゲート絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記層間絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記保護層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種である。
本発明に記載の薄膜トランジスタ構造において、前記金属酸化物半導体層の材料は、酸化インジウムガリウム亜鉛、酸化インジウムスズ亜鉛及び酸化インジウムガリウム亜鉛スズのうち少なくとも１種である。
本発明は、薄膜トランジスタ構造の製造方法をさらに提供し、当該製造方法は、次の、
ガラス基板を提供する工程、
前記ガラス基板に遮光金属層を堆積し、前記遮光金属層を画像化処理する工程、
前記遮光金属層を有するガラス基板にバッファ層を堆積する工程、
前記バッファ層に金属酸化物半導体層を堆積し、前記薄膜トランジスタ構造のアクティブ駆動領域の位置を設定するために、前記金属酸化物半導体層を画像化処理する工程であって、前記金属酸化物半導体層がソース領域、ドレイン領域及びチャネル領域を含む工程、
前記金属酸化物半導体層にゲート絶縁層を堆積して、前記ゲート絶縁層には前記ゲート絶縁層及び前記バッファ層を貫通する金属酸化物半導体層コンタクトホールを設ける工程、
前記ゲート絶縁層にゲート金属層を堆積して、前記ゲート金属層を画像化処理する工程であって、前記ゲート金属層が前記金属酸化物半導体層コンタクトホールを介して前記遮光金属層と接続される工程、
前記ゲート金属層を有するガラス基板に層間絶縁層を堆積して、前記層間絶縁層にソースコンタクトホール及びドレインコンタクトホールを設ける工程、
前記層間絶縁層には、ソースコンタクトホールを介して金属酸化物半導体層のソース領域と接続されるソース金属層及び、ドレインコンタクトホールを介して金属酸化物半導体層のドレイン領域と接続されるドレイン金属層を設ける工程、
前記ソース金属層及び前記ドレイン金属層を有する層間絶縁層に保護層を堆積する工程、を含む。
ガラス基板を提供する工程、
前記ガラス基板に遮光金属層を堆積し、前記遮光金属層を画像化処理する工程、
前記遮光金属層を有するガラス基板にバッファ層を堆積する工程、
前記バッファ層に金属酸化物半導体層を堆積し、前記薄膜トランジスタ構造のアクティブ駆動領域の位置を設定するために、前記金属酸化物半導体層を画像化処理する工程であって、前記金属酸化物半導体層がソース領域、ドレイン領域及びチャネル領域を含む工程、
前記金属酸化物半導体層にゲート絶縁層を堆積して、前記ゲート絶縁層には前記ゲート絶縁層及び前記バッファ層を貫通する金属酸化物半導体層コンタクトホールを設ける工程、
前記ゲート絶縁層にゲート金属層を堆積して、前記ゲート金属層を画像化処理する工程であって、前記ゲート金属層が前記金属酸化物半導体層コンタクトホールを介して前記遮光金属層と接続される工程、
前記ゲート金属層を有するガラス基板に層間絶縁層を堆積して、前記層間絶縁層にソースコンタクトホール及びドレインコンタクトホールを設ける工程、
前記層間絶縁層には、ソースコンタクトホールを介して金属酸化物半導体層のソース領域と接続されるソース金属層及び、ドレインコンタクトホールを介して金属酸化物半導体層のドレイン領域と接続されるドレイン金属層を設ける工程、
前記ソース金属層及び前記ドレイン金属層を有する層間絶縁層に保護層を堆積する工程、を含む。
本発明に記載の薄膜トランジスタ構造の製造方法において、前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記金属酸化物半導体層の投影領域を覆う。
本発明に記載の薄膜トランジスタ構造の製造方法において、前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記薄膜トランジスタ構造の対応領域の全てを覆う。
本発明に記載の薄膜トランジスタ構造の製造方法において、前記遮光金属層の厚さは、５００オングストローム〜２０００オングストロームであり、
前記バッファ層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記金属酸化物半導体層の厚さは、１００オングストローム〜１０００オングストロームであり、
前記ゲート絶縁層の厚さは、１０００オングストローム〜３０００オングストロームであり、
前記層間絶縁層の厚さは、２０００オングストローム〜１００００オングストロームであり、
前記ソース金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記ドレイン金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記保護層の厚さは、１０００オングストローム〜５０００オングストロームである。
前記バッファ層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記金属酸化物半導体層の厚さは、１００オングストローム〜１０００オングストロームであり、
前記ゲート絶縁層の厚さは、１０００オングストローム〜３０００オングストロームであり、
前記層間絶縁層の厚さは、２０００オングストローム〜１００００オングストロームであり、
前記ソース金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記ドレイン金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記保護層の厚さは、１０００オングストローム〜５０００オングストロームである。
本発明に記載の薄膜トランジスタ構造の製造方法において、前記遮光金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ゲート金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ソース金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ドレイン金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種である。
前記ゲート金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ソース金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ドレイン金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種である。
本発明に記載の薄膜トランジスタ構造の製造方法において、前記バッファ層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記ゲート絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記層間絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記保護層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種である。
前記ゲート絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記層間絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記保護層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種である。
本発明に記載の薄膜トランジスタ構造の製造方法において、前記金属酸化物半導体層の材料は、酸化インジウムガリウム亜鉛、酸化インジウムスズ亜鉛及び酸化インジウムガリウム亜鉛スズのうち少なくとも１種である。
本発明の薄膜トランジスタ構造及びその製造方法は、遮光金属層の設計により、ＡＭＯＬＥＤ駆動回路における薄膜トランジスタ等のデバイスの動作安定性を向上させることにより、対応するＡＭＯＬＥＤ表示装置の画面表示品質を向上させ、従来の薄膜トランジスタ構造の動作安定性が悪いという技術的問題を解決することができる。
以下、本発明の実施例における技術的手段をより明確に説明するために、実施例の説明に使用する添付図面を簡単に紹介し、以下に説明する図面は、本発明の幾つかの実施例に過ぎなく、当業者にとっては創造的努力なしにこれらの図面から他の図面を導き出すこともできることは明らかである。
図１ａは、本発明に係る薄膜トランジスタ構造の一実施例を示す構造模式図である。
図１ｂは、図１ａに示された薄膜トランジスタ構造のＡ−Ａ’の平面断面図である。
図２は、本発明に係る薄膜トランジスタ構造の製造方法の一実施例を示すフローチャートである。
以下、本発明の実施例における図面を参照しながら、本発明の実施例における技術的手段を明確かつ完全に説明し、説明した実施例は本発明の実施例のすべてではなく、単に実施例の一部であることは明らかであろう。本発明の実施例に基づいて、当業者が創造的努力なしに取得したすべての他の実施例は、いずれも本発明の保護範囲に属している。
図１ａを参照すると、図１ａは、本発明に係る薄膜トランジスタ構造の一実施例を示す構造模式図であり、図１ｂは、図１ａに示された薄膜トランジスタ構造のＡ−Ａ’の平面断面図である。本実施例の薄膜トランジスタ構造１０は、ガラス基板１１と、バッファ層１２と、金属酸化物半導体層１３と、ゲート絶縁層１４と、ゲート金属層１５と、層間絶縁層１６と、ソース金属層１７と、ドレイン金属層１８と、保護層１９とを含む。
バッファ層１２がガラス基板１１に設けられている。バッファ層１２には、ソース領域１３１、ドレイン領域１３２及びチャネル領域１３３を含む金属酸化物半導体層１３が設けられ、金属酸化物半導体層１３を介して薄膜トランジスタ構造のアクティブ駆動領域の位置が設定されている。ゲート絶縁層１４は、金属酸化物半導体層１３に設けられ、金属酸化物半導体層１３とゲート金属層１５とを分離するために用いられる。ゲート絶縁層１４にゲート金属層１５が設けられている。層間絶縁層１６は、ゲート金属層１５を有するガラス基板１１に設けられ、ゲート金属層１５を有するガラス基板１１を平坦化するために用いられ、層間絶縁層１６にソースコンタクトホール１６１及びドレインコンタクトホール１６２が設けられている。ソース金属層１７は、層間絶縁層１６に設けられ、ソースコンタクトホール１６１を介して金属酸化物半導体層１３のソース領域１３１と接続されている。ドレイン金属層１８は、層間絶縁層１６に設けられ、ドレインコンタクトホール１６２を介して金属酸化物半導体層１３のドレイン領域１３２と接続されている。保護層１９は、ソース金属層１７及びドレイン金属層１８を有する層間絶縁層１６に設けられている。ガラス基板１１とバッファ層１２との間に遮光金属層１Ａがさらに設けられ、ゲート絶縁層１４にはゲート絶縁層１４及びバッファ層１２を貫通する金属酸化物半導体層コンタクトホール１４１がさらに設けられ、ゲート金属層１５は金属酸化物半導体層コンタクトホール１４１を介して遮光金属層１Ａに接続されている。
ガラス基板１１の平面への遮光金属層１Ａの投影領域は、ガラス基板１１の平面への金属酸化物半導体層１３の投影領域を覆う。具体的には、ガラス基板１１の平面への遮光金属層１Ａの投影領域が、ガラス基板１１の平面への薄膜トランジスタ構造１０の対応領域の全てを覆う。
図２を参照すると、図２は、本発明に係る薄膜トランジスタ構造の製造方法の一実施例を示すフローチャートである。本実施例に係る薄膜トランジスタ構造の製造方法は、次の工程を含む。
工程Ｓ２０１：ガラス基板を提供して、該ガラス基板を洗浄しベークする。
工程Ｓ２０２：ガラス基板に遮光金属層を堆積して、該遮光金属層を画像化処理する。遮光金属層の厚さは５００オングストローム〜２０００オングストロームであり、該遮光金属層の材料は金属モリブデン（Ｍｏ）、金属アルミニウム（Ａｌ）、金属銅（Ｃｕ）、金属チタン（Ｔｉ）のうち少なくとも１種であってもよい。
ガラス基板の平面への遮光金属層の投影領域が、ガラス基板の平面への金属酸化物半導体層の投影領域を覆う。好ましくは、ガラス基板の平面への遮光金属層の投影領域が、ガラス基板の平面への前記薄膜トランジスタ構造の対応領域の全てを覆う。
工程Ｓ２０３：遮光金属層を有するガラス基板には、材料が酸化シリコン（ＳｉＯ）及び窒化シリコン（ＳｉＮ）のうち少なくとも１種であるバッファ層を堆積する。バッファ層の厚さは、１０００オングストローム〜５０００オングストロームである。
工程Ｓ２０４：バッファ層に金属酸化物半導体層を堆積し、薄膜トランジスタ構造のアクティブ駆動領域の位置を設定するために、該金属酸化物半導体層を画像化処理する。該金属酸化物半導体層は、ソース領域、ドレイン領域及びチャネル領域を含む。金属酸化物半導体層の材料は、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムスズ亜鉛（ＩＺＴＯ）及び酸化インジウムガリウム亜鉛スズ（ＩＧＺＴＯ）の少なくとも１種である。金属酸化物半導体層の厚さは１００オングストローム〜１０００オングストロームである。
工程Ｓ２０５：金属酸化物半導体層にゲート絶縁層を堆積して金属酸化物半導体層とゲート金属層とを分離し、ゲート絶縁層及びバッファ層を貫通する金属酸化物半導体層コンタクトホールをゲート絶縁層に設ける。前記ゲート絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種である。ゲート絶縁層の厚さは、１０００オングストローム〜３０００オングストロームである。
工程Ｓ２０６：ゲート絶縁層にゲート金属層を堆積し、ゲート金属層が金属酸化物半導体層コンタクトホールを介して遮光金属層と接続するように、ゲート金属層を画像化処理する。前記ゲート金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種である。
工程Ｓ２０７：ゲート金属層を有するガラス基板を平坦化するために、ガラス基板全面に層間絶縁層を堆積する。該層間絶縁層を画像化処理してソースコンタクトホール及びドレインコンタクトホールを形成する。層間絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種である。層間絶縁層の厚さは、２０００オングストローム〜１００００オングストロームである。
工程Ｓ２０８：層間絶縁層には、ソースコンタクトホールを介して金属酸化物半導体層のソース領域に接続されるソース金属層、及びドレイン金属層を堆積し、ソース金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、ドレイン金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、ソース金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、ドレイン金属層の厚さは、２０００オングストローム〜８０００オングストロームである。
工程Ｓ２０９：層間絶縁層全面に保護層を堆積し、保護層の材料は酸化シリコン及び窒化シリコンの少なくとも１種である。保護層の厚さは、１０００オングストローム〜５０００オングストロームである。
以上により、本実施例の薄膜トランジスタ構造の製造工程が完了する。
本実施例の薄膜トランジスタ構造１０は使用時に、遮光金属層１Ａが金属酸化物半導体層１３へ入射する全ての光を遮光することができ、したがって、該薄膜トランジスタの動作安定性を向上させることができる。
本実施例の薄膜トランジスタ構造１０の遮光金属層１Ａの面積が大きいため、大きな寄生容量が発生する可能性があり、ここで、金属酸化物半導体層コンタクトホール１４１を設けることによってゲート金属層１５と遮光金属層１Ａとを接続して、該薄膜トランジスタ構造１０による寄生容量を低減して、薄膜トランジスタ構造１０の動作時に２チャネル効果を有するようにして、薄膜トランジスタデバイスの性能向上に役立つ。
本発明の薄膜トランジスタ構造及びその製造方法は、遮光金属層の設計により、ＡＭＯＬＥＤ駆動回路における薄膜トランジスタ等のデバイスの動作安定性を向上させることにより、対応するＡＭＯＬＥＤ表示装置の画面表示品質を向上させ、従来の薄膜トランジスタ構造の動作安定性が悪いという技術的問題を解決することができる。
以上、本発明は、好ましい実施例を参照して説明したが、上述した好ましい実施例は、本発明を制限するためのものではなく、当業者であれば、本発明の精神と範囲を逸脱しない限り、様々な変更や修飾を加えることができ、したがって、本発明の保護範囲は、特許請求の範囲に準じる。
Claims (15)
- ガラス基板と、
前記ガラス基板に設けられているバッファ層と、
前記バッファ層に設けられている金属酸化物半導体層であって、前記金属酸化物半導体層を介して薄膜トランジスタ構造のアクティブ駆動領域の位置を設定し、ソース領域、ドレイン領域及びチャネル領域を含む金属酸化物半導体層と、
前記金属酸化物半導体層に設けられ、前記金属酸化物半導体層及びゲート金属層を分離するためのゲート絶縁層と、
前記ゲート絶縁層に設けられているゲート金属層と、
前記ゲート金属層を有するガラス基板に設けられ、前記ゲート金属層を有するガラス基板を平坦化するために用いられ、ソースコンタクトホール及びドレインコンタクトホールが設けられている層間絶縁層と、
前記層間絶縁層に設けられ、前記ソースコンタクトホールを介して前記金属酸化物半導体層のソース領域に接続されるソース金属層と、
前記層間絶縁層に設けられ、前記ドレインコンタクトホールを介して前記金属酸化物半導体層のドレイン領域に接続されるドレイン金属層と、
前記ソース金属層及び前記ドレイン金属層を有する層間絶縁層に設けられている保護層と、を含み、
前記ガラス基板と前記バッファ層との間に遮光金属層がさらに設けられており、
前記ゲート絶縁層には、前記ゲート絶縁層及び前記バッファ層を貫通する金属酸化物半導体層コンタクトホールがさらに設けられ、前記ゲート金属層は、前記金属酸化物半導体層コンタクトホールを介して前記遮光金属層に接続され、
前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記金属酸化物半導体層の投影領域を覆い、
前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記薄膜トランジスタ構造の対応領域の全てを覆い、
前記遮光金属層の厚さは、５００オングストローム〜２０００オングストロームであり、
前記バッファ層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記金属酸化物半導体層の厚さは、１００オングストローム〜１０００オングストロームであり、
前記ゲート絶縁層の厚さは、１０００オングストローム〜３０００オングストロームであり、
前記層間絶縁層の厚さは、２０００オングストローム〜１００００オングストロームであり、
前記ソース金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記ドレイン金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記保護層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記遮光金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記バッファ層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記金属酸化物半導体層の材料は、酸化インジウムガリウム亜鉛、酸化インジウムスズ亜鉛及び酸化インジウムガリウム亜鉛スズのうち少なくとも１種であり、
前記ゲート絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記ゲート金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ソース金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ドレイン金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記層間絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記保護層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種である薄膜トランジスタ構造。 - ガラス基板と、
前記ガラス基板に設けられているバッファ層と、
前記バッファ層に設けられている金属酸化物半導体層であって、前記金属酸化物半導体層を介して薄膜トランジスタ構造のアクティブ駆動領域の位置を設定し、ソース領域、ドレイン領域及びチャネル領域を含む金属酸化物半導体層と、
前記金属酸化物半導体層に設けられ、前記金属酸化物半導体層及びゲート金属層を分離するためのゲート絶縁層と、
前記ゲート絶縁層に設けられているゲート金属層と、
前記ゲート金属層を有するガラス基板に設けられ、前記ゲート金属層を有するガラス基板を平坦化するために用いられ、ソースコンタクトホール及びドレインコンタクトホールが設けられている層間絶縁層と、
前記層間絶縁層に設けられ、前記ソースコンタクトホールを介して前記金属酸化物半導体層のソース領域に接続されるソース金属層と、
前記層間絶縁層に設けられ、前記ドレインコンタクトホールを介して前記金属酸化物半導体層のドレイン領域に接続されるドレイン金属層と、
前記ソース金属層及び前記ドレイン金属層を有する層間絶縁層に設けられている保護層と、を含み、
前記ガラス基板と前記バッファ層との間に遮光金属層がさらに設けられており、
前記ゲート絶縁層には、前記ゲート絶縁層及び前記バッファ層を貫通する金属酸化物半導体層コンタクトホールがさらに設けられ、前記ゲート金属層は、前記金属酸化物半導体層コンタクトホールを介して前記遮光金属層に接続される薄膜トランジスタ構造。 - 前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記金属酸化物半導体層の投影領域を覆う請求項２に記載の薄膜トランジスタ構造。
- 前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記薄膜トランジスタ構造の対応領域の全てを覆う請求項３に記載の薄膜トランジスタ構造。
- 前記遮光金属層の厚さは、５００オングストローム〜２０００オングストロームであり、
前記バッファ層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記金属酸化物半導体層の厚さは、１００オングストローム〜１０００オングストロームであり、
前記ゲート絶縁層の厚さは、１０００オングストローム〜３０００オングストロームであり、
前記層間絶縁層の厚さは、２０００オングストローム〜１００００オングストロームであり、
前記ソース金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記ドレイン金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記保護層の厚さは、１０００オングストローム〜５０００オングストロームである請求項２に記載の薄膜トランジスタ構造。 - 前記遮光金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ゲート金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ソース金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ドレイン金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種である請求項２に記載の薄膜トランジスタ構造。 - 前記バッファ層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記ゲート絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記層間絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記保護層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種である請求項２に記載の薄膜トランジスタ構造。 - 前記金属酸化物半導体層の材料は、酸化インジウムガリウム亜鉛、酸化インジウムスズ亜鉛及び酸化インジウムガリウム亜鉛スズのうち少なくとも１種である請求項２に記載の薄膜トランジスタ構造。
- ガラス基板を提供する工程と、
前記ガラス基板に遮光金属層を堆積し、前記遮光金属層を画像化処理する工程と、
前記遮光金属層を有するガラス基板にバッファ層を堆積する工程と、
前記バッファ層に金属酸化物半導体層を堆積し、薄膜トランジスタ構造のアクティブ駆動領域の位置を設定するために、前記金属酸化物半導体層を画像化処理する工程であって、前記金属酸化物半導体層がソース領域、ドレイン領域及びチャネル領域を含む工程と、
前記金属酸化物半導体層にゲート絶縁層を堆積して、前記ゲート絶縁層に前記ゲート絶縁層及び前記バッファ層を貫通する金属酸化物半導体層コンタクトホールを設ける工程と、
前記ゲート絶縁層にゲート金属層を堆積して、前記ゲート金属層を画像化処理する工程であって、前記ゲート金属層が前記金属酸化物半導体層コンタクトホールを介して前記遮光金属層と接続される工程と、
前記ゲート金属層を有するガラス基板に層間絶縁層を堆積して、前記層間絶縁層にソースコンタクトホール及びドレインコンタクトホールを設ける工程と、
前記層間絶縁層には、ソースコンタクトホールを介して金属酸化物半導体層のソース領域と接続されるソース金属層及び、ドレインコンタクトホールを介して金属酸化物半導体層のドレイン領域と接続されるドレイン金属層を設ける工程と、
前記ソース金属層及び前記ドレイン金属層を有する層間絶縁層に保護層を堆積する工程と、を含む薄膜トランジスタ構造の製造方法。 - 前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記金属酸化物半導体層の投影領域を覆う請求項９に記載の薄膜トランジスタ構造の製造方法。
- 前記ガラス基板の平面への前記遮光金属層の投影領域が、前記ガラス基板の平面への前記薄膜トランジスタ構造の対応領域の全てを覆う請求項１０に記載の薄膜トランジスタ構造の製造方法。
- 前記遮光金属層の厚さは、５００オングストローム〜２０００オングストロームであり、
前記バッファ層の厚さは、１０００オングストローム〜５０００オングストロームであり、
前記金属酸化物半導体層の厚さは、１００オングストローム〜１０００オングストロームであり、
前記ゲート絶縁層の厚さは、１０００オングストローム〜３０００オングストロームであり、
前記層間絶縁層の厚さは、２０００オングストローム〜１００００オングストロームであり、
前記ソース金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記ドレイン金属層の厚さは、２０００オングストローム〜８０００オングストロームであり、
前記保護層の厚さは、１０００オングストローム〜５０００オングストロームである請求項９に記載の薄膜トランジスタ構造の製造方法。 - 前記遮光金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ゲート金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ソース金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種であり、
前記ドレイン金属層の材料は、金属モリブデン、金属アルミニウム、金属銅及び金属チタンのうち少なくとも１種である請求項９に記載の薄膜トランジスタ構造の製造方法。 - 前記バッファ層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記ゲート絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記層間絶縁層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種であり、
前記保護層の材料は、酸化シリコン及び窒化シリコンのうち少なくとも１種である請求項９に記載の薄膜トランジスタ構造の製造方法。 - 前記金属酸化物半導体層の材料は、酸化インジウムガリウム亜鉛、酸化インジウムスズ亜鉛及び酸化インジウムガリウム亜鉛スズのうち少なくとも１種である請求項９に記載の薄膜トランジスタ構造の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710858336.5 | 2017-09-21 | ||
| CN201710858336.5A CN107623042A (zh) | 2017-09-21 | 2017-09-21 | 薄膜晶体管结构及其制作方法 |
| PCT/CN2017/109826 WO2019056517A1 (zh) | 2017-09-21 | 2017-11-08 | 薄膜晶体管结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020523787A true JP2020523787A (ja) | 2020-08-06 |
Family
ID=61090459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019567645A Pending JP2020523787A (ja) | 2017-09-21 | 2017-11-08 | 薄膜トランジスタ構造及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP3686936A4 (ja) |
| JP (1) | JP2020523787A (ja) |
| KR (1) | KR20200055772A (ja) |
| CN (1) | CN107623042A (ja) |
| WO (1) | WO2019056517A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166806A (zh) * | 2018-08-30 | 2019-01-08 | 深圳市华星光电技术有限公司 | 一种tft基板及其制备方法和应用 |
| CN113272967A (zh) * | 2019-01-22 | 2021-08-17 | 深圳市柔宇科技股份有限公司 | 阵列基板及oled显示装置 |
| CN110085678A (zh) * | 2019-04-18 | 2019-08-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和薄膜晶体管的制作方法 |
| CN112490282B (zh) * | 2020-12-03 | 2022-07-12 | Tcl华星光电技术有限公司 | 薄膜晶体管及其制备方法 |
| CN113921577B (zh) * | 2021-09-30 | 2022-07-08 | 惠科股份有限公司 | 阵列基板、阵列基板的制作方法和显示面板 |
| CN114023792A (zh) * | 2021-10-25 | 2022-02-08 | 武汉华星光电半导体显示技术有限公司 | 显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011027467A1 (ja) * | 2009-09-04 | 2011-03-10 | 株式会社 東芝 | 薄膜トランジスタ及びその製造方法 |
| US20130207087A1 (en) * | 2012-02-09 | 2013-08-15 | Lg Display Co., Ltd. | Organic light emitting display device and method for fabricating the same |
| US20140151708A1 (en) * | 2012-12-03 | 2014-06-05 | Lg Display Co., Ltd. | Thin film transistor, display device and method of manufacturing the same |
| JP2015108732A (ja) * | 2013-12-05 | 2015-06-11 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| US20150380560A1 (en) * | 2014-06-25 | 2015-12-31 | Japan Display Inc. | Semiconductor device and manufacturing method for the same |
| JP2016189190A (ja) * | 2015-03-27 | 2016-11-04 | 株式会社半導体エネルギー研究所 | タッチパネル |
| US20160370621A1 (en) * | 2015-06-18 | 2016-12-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate, manufacturing method thereof and liquid crystal display |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103337538A (zh) * | 2013-06-07 | 2013-10-02 | 苏州百纳思光学科技有限公司 | 一种手机屏幕嵌入式太阳能电池 |
| TWI553839B (zh) * | 2015-04-15 | 2016-10-11 | 群創光電股份有限公司 | 顯示面板 |
| US10002970B2 (en) * | 2015-04-30 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of the same, or display device including the same |
| CN105655352B (zh) * | 2016-01-14 | 2018-08-14 | 武汉华星光电技术有限公司 | 低温多晶硅tft阵列基板的制作方法 |
| CN106098629B (zh) * | 2016-07-21 | 2019-02-19 | 深圳市华星光电技术有限公司 | Tft基板及其制作方法 |
| CN106206672A (zh) * | 2016-09-09 | 2016-12-07 | 深圳市华星光电技术有限公司 | Amoled器件及其制作方法 |
| CN106449655A (zh) * | 2016-10-18 | 2017-02-22 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN107046042B (zh) * | 2017-04-20 | 2019-08-23 | 京东方科技集团股份有限公司 | 一种低温多晶硅背板及其制造方法、显示装置 |
| CN107170762B (zh) * | 2017-06-16 | 2019-04-30 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及其制作方法 |
-
2017
- 2017-09-21 CN CN201710858336.5A patent/CN107623042A/zh active Pending
- 2017-11-08 JP JP2019567645A patent/JP2020523787A/ja active Pending
- 2017-11-08 EP EP17926191.2A patent/EP3686936A4/en active Pending
- 2017-11-08 KR KR1020207011380A patent/KR20200055772A/ko not_active Application Discontinuation
- 2017-11-08 WO PCT/CN2017/109826 patent/WO2019056517A1/zh unknown
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011027467A1 (ja) * | 2009-09-04 | 2011-03-10 | 株式会社 東芝 | 薄膜トランジスタ及びその製造方法 |
| KR20120046302A (ko) * | 2009-09-04 | 2012-05-09 | 가부시끼가이샤 도시바 | 박막 트랜지스터 및 그 제조 방법 |
| CN102484135A (zh) * | 2009-09-04 | 2012-05-30 | 株式会社东芝 | 薄膜晶体管及其制造方法 |
| US20120211745A1 (en) * | 2009-09-04 | 2012-08-23 | Kabushiki Kaisha Toshiba | Thin film transistor and method for manufacturing the same |
| US20130207087A1 (en) * | 2012-02-09 | 2013-08-15 | Lg Display Co., Ltd. | Organic light emitting display device and method for fabricating the same |
| JP2013164581A (ja) * | 2012-02-09 | 2013-08-22 | Lg Display Co Ltd | 有機発光表示装置及びその製造方法 |
| US20140151708A1 (en) * | 2012-12-03 | 2014-06-05 | Lg Display Co., Ltd. | Thin film transistor, display device and method of manufacturing the same |
| JP2015108732A (ja) * | 2013-12-05 | 2015-06-11 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| US20150380560A1 (en) * | 2014-06-25 | 2015-12-31 | Japan Display Inc. | Semiconductor device and manufacturing method for the same |
| JP2016009791A (ja) * | 2014-06-25 | 2016-01-18 | 株式会社ジャパンディスプレイ | 半導体装置、及びその製造方法 |
| JP2016189190A (ja) * | 2015-03-27 | 2016-11-04 | 株式会社半導体エネルギー研究所 | タッチパネル |
| US20160370621A1 (en) * | 2015-06-18 | 2016-12-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate, manufacturing method thereof and liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200055772A (ko) | 2020-05-21 |
| CN107623042A (zh) | 2018-01-23 |
| EP3686936A1 (en) | 2020-07-29 |
| EP3686936A4 (en) | 2021-06-09 |
| WO2019056517A1 (zh) | 2019-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2020523787A (ja) | 薄膜トランジスタ構造及びその製造方法 | |
| CN107302032B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 | |
| WO2016065852A1 (zh) | 一种coa基板及其制作方法和显示装置 | |
| US11099437B2 (en) | Display panel, method for manufacturing same, and display device | |
| WO2016065797A1 (zh) | 一种coa基板及其制作方法和显示装置 | |
| WO2016165517A1 (zh) | 阵列基板及其制作方法和显示面板 | |
| TWI697115B (zh) | 有機發光顯示裝置及其製造方法 | |
| WO2015188492A1 (zh) | 阵列基板及显示装置 | |
| WO2014183422A1 (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| WO2018228108A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN110071069B (zh) | 显示背板及其制作方法 | |
| WO2021031312A1 (zh) | 有机发光显示面板及其制备方法 | |
| WO2020154876A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| WO2016101402A1 (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| WO2019148579A1 (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| TW202011597A (zh) | 陣列基板及其製造方法、以及顯示面板 | |
| WO2016026207A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US10355021B2 (en) | Thin film transistor structure and method for manufacturing same | |
| WO2020232946A1 (zh) | 改善金属氧化物tft特性的结构与其制作方法 | |
| US10475822B2 (en) | Array substrate, display panel and display apparatus having the same, and fabricating method thereof | |
| WO2020147216A1 (zh) | Tft阵列基板的制备方法及tft阵列基板 | |
| US20160141253A1 (en) | Display substrate and manufacturing method thereof as well as display device | |
| TWI590426B (zh) | 光感測陣列之光感測單元的製造方法及其結構 | |
| WO2019136819A1 (zh) | 一种oled背板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210511 |