JP2020523781A - ＧａＮスペーサ厚の均一性改善のために選択及び非選択エッチング層を用いたエンハンスメントモードＧａＮトランジスタ - Google Patents

ＧａＮスペーサ厚の均一性改善のために選択及び非選択エッチング層を用いたエンハンスメントモードＧａＮトランジスタ Download PDF

Info

Publication number
JP2020523781A
JP2020523781A JP2019566791A JP2019566791A JP2020523781A JP 2020523781 A JP2020523781 A JP 2020523781A JP 2019566791 A JP2019566791 A JP 2019566791A JP 2019566791 A JP2019566791 A JP 2019566791A JP 2020523781 A JP2020523781 A JP 2020523781A
Authority
JP
Japan
Prior art keywords
layer
type
iii
etch stop
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019566791A
Other languages
English (en)
Other versions
JP7348842B2 (ja
Inventor
カオ，ジャンジュン
ビーチ，ロバート
ザオ，グアンギュアン
サリパリ，ヨガ
タン，ヂーカイ
Original Assignee
エフィシエント パワー コンヴァーション コーポレーション
エフィシエント パワー コンヴァーション コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エフィシエント パワー コンヴァーション コーポレーション, エフィシエント パワー コンヴァーション コーポレーション filed Critical エフィシエント パワー コンヴァーション コーポレーション
Publication of JP2020523781A publication Critical patent/JP2020523781A/ja
Application granted granted Critical
Publication of JP7348842B2 publication Critical patent/JP7348842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Abstract

エンハンスメントモードのトランジスタゲート構造が提供され、当該トランジスタゲート構造は、バリア層の上に配置されたＧａＮのスペーサ層と、該スペーサ層の上のｐＧａＮの第１の層と、該第１のｐＧａＮ層の上に配置された、例えばｐＡｌＧａＮ又はｐＡｌＩｎＧａＮといったｐ型Ａｌ含有ＩＩＩ−Ｖ族材料のエッチングストップ層と、該エッチングストップ層の上に配置された、第１のｐＧａＮ層よりも大きい厚さを持つ第２のｐＧａＮ層とを含む。エッチングストップ層及びその下に位置する薄いｐＧａＮ層をエッチングすることからの、ウエハにわたるバラつきは、厚いｐＧａＮ層をエッチングすることから生じるバラつきよりも遥かに小さい。本発明の方法は、故に、ウエハにわたって最小限のバラつきで、バリア層の上に薄いＧａＮの層を残す。

Description

本発明は、例えば窒化ガリウム（ＧａＮ）トランジスタ構造などのエンハンスメントモードトランジスタ構造の分野に関する。より具体的には、本発明は、例えばｐＧａＮの少なくとも１つのスペーサ層の上方に例えばｐＡｌＧａＮ又はｐＡｌＩｎＧａＮのエッチングストップｐ型Ａｌ含有ＩＩＩ−Ｖ族材料層を配置したＧａＮトランジスタゲート構造に関する。
窒化ガリウム（ＧａＮ）半導体デバイスは、大電流を担持し且つ高電圧に対応することができることにより、パワー半導体デバイスにとってますます望ましいものとなっている。これらのデバイスの開発は、概して、大電力／高周波用途に狙いを定めてきた。このような用途のために製造されるデバイスは、高い電子移動度を示す一般的なデバイス構造に基づいており、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、又は変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）のように様々に呼ばれている。
ＧａＮ ＨＥＭＴデバイスは、少なくとも２つの窒化物層を有する窒化物半導体を含んでいる。半導体上又はバッファ層上に形成された異なる材料は、それらの層に異なるバンドギャップを持たせる。隣接し合う窒化物層における異なる材料はまた、分極を生じさせ、これが、２つの層のジャンクション（接合）付近の、具体的には、狭い方のバンドギャップを有する層内の、導電性の２次元電子ガス（２ＤＥＧ）領域に寄与する。
分極を生じさせる窒化物層は典型的に、デバイス中を電荷が流れることを可能にするものである２ＤＥＧを含むＧａＮの層に隣接した、ＡｌＧａＮのバリア層を含む。このバリア層は、ドープされることもあるし、ドープされないこともある。２ＤＥＧ領域は、ゼロゲートバイアスにあるゲート下で存在するので、大抵の窒化物デバイスはノーマリーオンデバイスすなわちデプレッションモードデバイスである。ゼロの印加ゲートバイアスにあるゲートの下で２ＤＥＧ領域が空乏化すなわち除去される場合、そのデバイスはエンハンスメントモードデバイスであることができる。エンハンスメントモードデバイスは、ノーマリーオフであり、それが提供する追加の安全性のために、また、単純で低コストの駆動回路を用いて制御がよりいっそう容易であるために望ましいものである。エンハンスメントモードデバイスは、電流を導通するために、ゲートに正バイアスが印加されることを必要とする。
図１は、従来の電界効果トランジスタ（ＦＥＴ）１００の断面図を示しており、米国特許出願公開第２００６／０２７３３４７号（特許文献１）にもっと十分に記載されているものである。図１のＦＥＴ１００は、基板１０１と、基板１０１上に形成されたＡｌＮバッファ層１０２と、ＡｌＮバッファ層１０２上に形成されたＧａＮ層１０３と、ＧａＮ層１０３上に形成されたＡｌＧａＮバリア層１０４とを含んでいる。ＡｌＧａＮ層１０４の一部の上に形成されたｐ型ＧａＮ層１０５と、ｐ型ＧａＮ層１０５上に形成された高濃度ドープされたｐ型ＧａＮ層１０６とで、ゲートが形成されている。このデバイス／ＦＥＴ１００の短所は、ゲート（例えば、ｐ型ＧａＮ層１０５）がエッチングされるときにバリア層（ＡｌＧａＮ層１０４）が部分的にエッチングされてしまうことである。バリア層１０４にダメージを与えず、デバイスにわたって均一なバリア層を有するようにすることが望まれる。
図２は、典型的なエンハンスメントモードＧａＮ ＨＥＭＴデバイス２００ａの形成における従来ステップの断面図を示しており、米国特許第８４０４５０８号（特許文献２）にもっと十分に記載されているものである。図２のデバイス２００ａは、シリコン基板１１と、遷移層１２と、ＧａＮバッファ材料１３と、ＡｌＧａＮバリア材料／層１４と、ｐ型ＧａＮゲート層１５と、ゲートメタル１７とを含んでいる。単一のフォトマスクを使用して、ゲートメタル１７及びｐ型ＧａＮゲート層１５をパターニング及びエッチングすることで、図２に示す構造／デバイス２００ａが得られる。ゲートメタル１７及びｐ型ＧａＮゲート層１５が、例えばプラズマエッチングといった何らかの既知の技術によってエッチングされ、それにフォトレジスト剥離が続く。ｐ型ＧａＮゲート層１５がアンダーエッチングされることがあり、ゲート領域の外側で約０から約１０ｎｍのゲート材料が残され得る。ゲート層１５はまた、オーバーエッチングされることがあり、ゲート領域の外側で約０から約３ｎｍのバリア層１４が除去され得る。オーバーエッチングの場合、バリア層１４は、ゲート領域の外側で、ゲート領域内でよりも約０から約３ｎｍ薄い。デバイス２００ａは、（ｉ）ＥＰＩ成長からのゲート層１５の厚さが均一性を持たない、（ｉｉ）ゲート層１５に対するウエハ製造エッチングレートが、ウエハ内、ウエハ間、及びロット間で均一性を持たない、（ｉｉｉ）ゲート層１５の厚さにおける不均一性及びエッチングレート不均一性が、バリア層１４の上に一様でない量の層１５の残留材料を残すこと、又はウエハ上の他の所でのオーバーエッチング及びバリア層１４のダメージ、のいずれかにつながる、という幾つもの欠点を有する。やはり、均一なバリア層１４を有することが望まれる。
図３は、典型的なエンハンスメントモードＧａＮトランジスタデバイス８００の形成における従来ステップの断面図を示しており、米国特許第８９４６７７１号（特許文献３）にもっと十分に記載されているものである。図３のデバイス８００は、ＧａＮ層２０２と、ＧａＮ層２０２の上に位置するＡｌＧａＮ電子供給層２０４と、ＡｌＧａＮ電子供給層２０４の上に位置するＡｌＮエッチングストップ層２０６と、ＡｌＮエッチングストップ層２０６の上に位置するｐ型ＧａＮ層２０８と、ｐ型ＧａＮ層２０８の上に位置するチタンゲートメタル２１０とを含んでいる。パターニングされたフォトレジスト（Ｐ／Ｒ）層８０２が、ＧａＮデバイスのゲート構造を画成する基板の領域をマスクするよう、ゲート領域内のゲートメタル２１０を覆うことによって、ゲートメタル２１０の上に形成される。上述のように、薄いＡｌＮ層２０６が、ｐＧａＮ層２０８とＡｌＧａＮ層２０４（フロントバリア）との間に配置されている。ＡｌＮ層２０６は、ゲートｐＧａＮエッチングストップとして機能する。これは、ｐＧａＮのオーバーエッチングが、ゲート領域の外側でｐＧａＮを完全にエッチング除去することを可能にする。デバイス８００は、以下の欠点、すなわち、（ａ）ｐＧａＮ層２０８の下のＡｌＮ層２０６が閾値電圧Ｖｔｈを低下させ、デバイスがデプレッションモード（Ｄモード）に近付ける傾向がある、及び（ｂ）フロントバリア（ＡｌＧａＮ層２０４）がＧａＮキャップ層によって保護されていない、という欠点を有する。Ｖｔｈを低下させることのないゲートエッチングストップ層を有することが望まれる。また、ゲート領域の外側のフロントバリアの上にＧａＮキャップ層を有することも望まれる。
図４は、Ｓ．Ｈｅｉｋｍａｎ等の“Polarization effects in AlGaN/GaN and GaN/AlGaN/GaN heterostructures”（非特許文献１）に記載されているような従来のデプレッションモードＨＥＭＴ ＦＥＴ ４００の断面図を示している。図４のデバイス４００は、ＧａＮベース４０１を覆うフロントバリアＡｌＧａＮ４０２を含んでいる。薄いＧａＮキャップ層４０３がフロントバリアＡｌＧａＮ４０２の上を覆うが、ゲート領域内でのみである。この構成は、デプレッションモードＨＥＭＴ ＦＥＴ性能を改善する。しかしながら、デバイス／ＦＥＴ４００は、デプレッションモードＨＥＭＴ ＦＥＴで動作可能であるのみである。ゲート領域の外側にＧａＮキャップ層を有するエンハンスメントモードトランジスタデバイスを有することが望まれる。
故に、ゲートエッチング工程において下に位置するバリア層へのダメージを最小化又は排除するとともに、ＧａＮスペーサの厚さ均一性を向上させるエンハンスメントモードトランジスタ構造を提供することが望ましい。
米国特許出願公開第２００６／０２７３３４７号明細書 米国特許第８４０４５０８号明細書 米国特許第８９４６７７１号明細書
S.Heikman等，"Polarization effects in AlGaN/GaN and GaN/AlGaN/GaN heterostructures"，Journal of Applied Physics，Vol. 93，No. 12，2003年，pp.10114-10118
以下に記載する様々な実施形態において本発明は、フロントバリア層の近くに配置されたｐＡｌＧａＮ（又はｐＡｌＩｎＧａＮ）のエッチングストップ層を含み、該エッチングストップ層の下方及び上方のｐＧａＮ（又はｐＡｌＧａＮ又はｐＡｌＩｎＧａＮ）の第１及び第２の層と、バリア層の上に直接配置されたＧａＮスペーサ層とを備えた、エンハンスメントモードトランジスタゲート構造を提供することによって、上述の問題及びその他の問題を解決する。エッチングストップ層の上下の層は、エッチングストップ層よりも低いＡｌ含有量を持つ。エッチングストップ層及びその下に位置する薄いｐＧａＮ層をエッチングすることからの、ウエハにわたるバラつきは、厚いｐＧａＮ層をエッチングすることからのバラつきよりも遥かに小さい。本発明の方法は、故に、ウエハにわたって最小限のバラつきで、バリア層の上に薄いＧａＮの層を残す。
トランジスタ構造の製造において、このエッチングストップ層は、ゲートエッチング工程中にバリア層へのダメージを最小化又は排除するとともに、ＧａＮスペーサ層厚さの均一性を向上させる。
エンハンスメントモードトランジスタゲート構造、及びエンハンスメントモードトランジスタゲート構造を製造する方法に関する実施形態の更なる特徴、並びに更なる実施形態が、以下に記載される。
以下に記載される詳細な説明が、似通った参照符号は全体を通して対応し合うものである図面と併せて使用されることで、本開示の特徴、目的、及び利点がよりいっそう明らかになる。
従来のＦＥＴの断面図を示している。 典型的なエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成における従来の工程の断面図を示している。 典型的なエンハンスメントモードＧａＮトランジスタデバイスの形成における従来の工程の断面図を示している。 従来のｄモードＨＥＭＴ ＦＥＴの断面図を示している。 本発明の第１の実施形態に従って形成されるエンハンスメントモードトランジスタ構造の断面図を例示している。 本発明の第１の実施形態に従ったエンハンスメントモードトランジスタ構造を製造するための例示的なプロセスフローにおける開始ゲート構造の断面図を例示している。 本発明の第１の実施形態に従ったエンハンスメントモードトランジスタ構造を製造するためのプロセスにおける第１のエッチング後のゲート構造の断面図を例示している。 本発明の第１の実施形態に従ったエンハンスメントモードトランジスタ構造を製造するためのプロセスにおける第２のエッチング後のゲート構造の断面図を例示している。 本発明の第２の実施形態に従って形成されるエンハンスメントモードトランジスタ構造の断面図を例示している。 本発明の第３の実施形態に従って形成されるエンハンスメントモードトランジスタ構造の断面図を例示している。 本発明の第４の実施形態に従って形成されるエンハンスメントモードトランジスタ構造の断面図を例示している。 本発明の第５の実施形態に従って形成されるエンハンスメントモードトランジスタ構造の断面図を例示している。 本発明の第６の実施形態に従って形成されるエンハンスメントモードトランジスタ構造の断面図を例示している。
以下の詳細な説明においては、特定の実施形態を参照する。この詳細な説明は、本教示の好適な態様を実施するための更なる詳細を当業者に教示することを意図したものであり、請求項の範囲を限定することを意図したものではない。故に、以下の詳細な説明に開示される特徴の組み合わせは、最も広い意味で本教示を実施することには必要でないことがあり、代わりに、単に、本教示の特に代表的な例を説明するために教示されるものである。理解されるべきことには、その他の実施形態も用いられることができ、また、様々な構造的、論理的及び電気的な変更が為され得る。
本発明は、とりわけ、バリア層の上に配置されたＧａＮのゲートスペーサ層と、該ゲートスペーサ層の上に配置されたｐＧａＮ（又はｐＡｌＧａＮ）の第１の層と、該ｐＧａＮ層の上に配置された例えばｐＡｌＧａＮ又はｐＡｌＩｎＧａＮといったｐ型Ａｌ含有ＩＩＩ−Ｖ族材料のエッチングストップ層と、該エッチングストップ層の上に配置されたｐＧａＮ（又はｐＡｌＧａＮ）の第２の層とを含んだ、エンハンスメントモードトランジスタゲート構造に関する。ｐ型Ａｌ含有ＩＩＩ−Ｖ族材料層が、トランジスタ構造の製造においてエッチングストップとして機能し、それにより、ゲートエッチング工程中に下に位置するバリア層へのダメージが最小化又は排除されるとともに、ＧａＮスペーサ層厚さの均一性が向上される。
図５は、本発明の第１の実施形態に従って形成されるエンハンスメントモードトランジスタ構造５００の断面図を例示している。
図５を参照するに、好適な一実施形態において、本発明は、ＡｌＧａＮフロントバリア層５０４と、該バリア層の上に配置されたＧａＮスペーサ層５０５と、ＧａＮ層５０５の上に配置されたｐＧａＮ層５０６と、ｐＧａＮ層５０６の上に配置されたｐＡｌＧａＮエッチングストップ層５０７と、ｐＡｌＧａＮエッチングストップ層５０７の上に配置されたｐＧａＮ層５０８とを有した、エンハンスメントモードトランジスタゲート構造５００に関する。バリア層５０４は、１つ以上のバリア層を含み得る。
好適な一実施形態において、ｐＡｌＧａＮエッチングストップ層５０７は、０．５ｎｍから２ｎｍの厚さを持つ。ｐＧａＮ層５０６は、１ｎｍから３０ｎｍの厚さを持ち、２０ｎｍから１００ｎｍの厚さを持つものであるｐＧａＮ層５０８よりも薄い。ＧａＮゲートスペーサ層５０５は、１ｎｍから６ｎｍの厚さを持つとともに、エッチングストップ層５０７の下で、周囲領域においてよりも厚い。
ゲートスペーサ層５０５は、好ましくはＧａＮで形成されるが、アンドープ、Ｎ型、又は軽くドープされたｐ型のいずれかの任意のＩＩＩ−Ｖ族ゲート材料を有していてもよい。エッチングストップ層５０７の下及び上の層５０６及び５０８は、好ましくはｐＧａＮであるが、ＡｌＧａＮ又はＡｌＩｎＧａＮ（又は任意のｐ型若しくは補償ＩＩＩ−Ｖ族ゲート材料）であることもでき、それらのＡｌ含有量は、ｐＡｌＧａＮエッチングストップ層５０７（これは、Ａｌを含有する任意のｐ型ＩＩＩ−Ｖ族材料で形成されることができる）のＡｌ含有量よりも低い。
エッチングストップ層５０７は、上ではｐＡｌＧａＮであるように示されているが、第２の好適な一実施形態では、ｘ＋ｙ＋ｚ＝１であるｐＡｌｘＩｎｙＧａｚＮであってもよい。同様に、バリア層５０４は、ＡｌＧａＮ又はＡｌＩｎＧａＮであってもよい。
図６は、本発明の第１の実施形態に従ったエンハンスメントモードトランジスタ構造５００を製造するためのプロセスにおける開始構造６００の断面図を例示している。図６に示すように、デバイスのゲート構造が、ＡｌＧａＮフロントバリア層５０４の上にＧａＮスペーサ５０５が配置され、その上にｐＧａＮ層５０６が配置され、その上にｐＡｌＧａＮ層５０７が配置され、その上にｐＧａＮ層５０８が配置されることで形成される。ｐＧａＮ層５０６は、ｐＧａＮ層５０８よりも薄い。
図７は、本発明の第１の実施形態に従ったエンハンスメントモードトランジスタ構造５００を製造するためのプロセスにおける第１のエッチング工程後のゲート構造７００の断面図を例示している。ｐＧａＮ層５０８の上にゲートマスク５８８が位置付けられ、ｐＧａＮ層５０８（すなわち、ゲート／マスク領域の外側）の第１のプラズマゲートエッチングが、ｐＡｌＧａＮ層５０７に対して選択的であるエッチングレシピを用いて実行される。ｐＧａＮ層５０８のオーバーエッチングの間に、エッチングがｐＡｌＧａＮ層５０７上で停止する。この第１のエッチングで使用されるプラズマは、好ましくはＣｌ２＋Ｏ２である。
図８は、本発明の第１の実施形態に従ったエンハンスメントモードトランジスタ構造５００を製造するためのプロセスにおける第２のエッチング工程８００から得られるゲート構造８００の断面図を例示している。第２のプラズマゲートｐＧａＮエッチングレシピは、ｐＡｌＧａＮに対して選択的ではなく、ゲート／マスク領域の外側でｐＡｌＧａＮ層５０７及びｐＧａＮ層５０６を完全にエッチングするとともに、ゲート／マスク領域の外側でＧａＮスペーサ５０５を部分的にエッチングする（すなわち、エッチングがＧａＮスペーサ５０５の中で停止する）。第２のエッチングで使用されるプラズマは、Ｃｌ２又はＳｉＣｌ４である。本発明のダブルエッチング技術の利点は、薄いｐＡｌＧａＮエッチングストップ層とその下に位置する薄いｐＧａＮ層とをエッチングすることからの、ウエハにわたるバラつきが、厚いｐＧａＮ層をエッチングすることよりも遥かに小さいことである。本発明のアプローチは、故に、ウエハにわたって最小限のバラつきで、バリア層５０４の上に薄いＧａＮの層を残す。
図９は、本発明の第２の実施形態に従って形成されるエンハンスメントモードトランジスタ構造９００の断面図を例示している。この実施形態は、ゲート領域の外側にＧａＮスペーサ５０５の薄い部分が存在しない点で、第１の実施形態と異なる。ゲート領域の外側のＧａＮスペーサ５０５を除去する選択エッチングでの第３のプラズマゲートエッチングが使用されてもよい。
図１０は、本発明の第３の実施形態に従って形成されるエンハンスメントモードトランジスタ構造１０００の断面図を例示している。この実施形態は、ＧａＮスペーサ５０５が存在しない点で、第１の実施形態と異なる。
図１１は、本発明の第４の実施形態に従って形成されるエンハンスメントモードトランジスタ構造１１００の断面図を例示している。この実施形態は、ｐＧａＮ層５０６が存在しない点で、第１の実施形態と異なる。
図１２は、本発明の第５の実施形態に従って形成されるエンハンスメントモードトランジスタ構造１２００の断面図を例示している。この実施形態は、ｐＧａＮ層５０６及びｐＡｌＧａＮ層５０７がゲート領域の外側まで延在し、ＧａＮスペーサ５０５が、ゲート領域内（すなわち、ｐＡｌＧａＮ層５０７の下）及び周囲領域において均一な厚さのものである点で、第１の実施形態と異なる。この実施形態では、ｐ型Ａｌ含有ＩＩＩ−Ｖ族材料層５０７中でエッチングが行われない。
図１３は、本発明の第６の実施形態に従って形成されるエンハンスメントモードトランジスタ構造１３００の断面図を例示している。図１３の実施形態において、トランジスタゲート構造１３００は、更なるｐＡｌＧａＮ（又はｐＡｌＩｎＧａＮ）エッチングストップ層５２７及び５４７、並びにｐＡｌＧａＮ（又はｐＡｌＩｎＧａＮ）エッチングストップ層５２７と５４７との間に配置された更なるｐＧａＮ層５１０とを有している。頂部のｐＡｌＧａＮ（又はｐＡｌＩｎＧａＮ）エッチングストップ層５４７の上にゲートメタル５６０が配置されている。図１３はまた、ゲート領域から離間された、バリア層５０４のそれぞれの側のオーミックコンタクトメタル５０２、５０３を例示している。バリア層５０４の下にＧａＮチャネル層５０１が位置している。
先の実施形態においてのように、ｐＡｌＧａＮ（又はｐＡｌＩｎＧａＮ）エッチングストップ層５０７がＡｌＧａＮバリア層の近くに置かれ、図１３に示す、寸法ａ＜ｂである。エッチングストップ層５０７の上の材料５０８及びエッチングストップ層５０７の下の材料５０６は、ｐＧａＮ、ｐＡｌＧａＮ又はｐＡｌＩｎＧａＮとすることができ、それらのＡｌ含有量（存在する場合）は、エッチングストップ層５０７におけるＡｌ含有量よりも少ない。ゲートは、２つ以上のｐＡｌＧａＮ層を含むことができる。これらのｐＡｌＧａＮ層は、相異なるＡｌ濃度を有し得るとともに、相異なる厚さを有し得る。複数のエッチングストップ層の１つの利点は、この構造は、エッチングストップ層内で停止することを達成するのに、各エッチングストップにおいて、より低いＡｌ含有量を可能にすることである。
図７及び８に例示した上述のエッチング工程にかかわらず、図６又はそれ以降及び／又は図面のいずれかの他の実施形態に示される様々な層（ＡｌＧａＮバリア層５０４、ＧａＮスペーサ５０５、ｐＧａＮ層５０６、ｐＡｌＧａＮ層５０７、及びｐＧａＮ層５０８）は、上述の従来技術デバイスのいずれかを製造することに関して記載された既知のプロセスを用いて、又は他の従来プロセスを用いて、（エッチングの前に）堆積又は形成され得る。同様の従来の堆積又は形成プロセス（すなわち、エッチングの前）が、ここに開示される残りの層（例えば、図１４及び１５のＡｌＩｎＧａＮフロントバリア層５１４、図１３のｐＡｌＧａＮ層５２７、５４７、図１４及び１５のｐＡｌＩｎＧａＮ層５１７、及び図１５のｐＡｌＩｎＧａＮ層５３７、５５７）のいずれかに使用され得る。
ここに記載された実施形態のうちの何れの実施形態における方法ステップも、特定の順序で実行されることに限定されない。また、方法実施形態の何れかにおいて言及された構造が、デバイス実施形態の何れかにおいて言及された構造を利用してもよい。そのような構造は、デバイス実施形態に関してのみ詳細に説明されていることがあるが、方法実施形態の何れにも適用可能である。
本開示に記載された実施形態のうちの何れかの実施形態における特徴が、ここに記載された他の実施形態における特徴と組み合わせて使用されてもよく、そのような組み合わせは、本発明の精神及び範囲内にあると考えられる。
本開示において具体的に言及された企図される改変及び変形は、本発明の精神及び範囲内にあると考えられる。
以上の説明及び図面は単に、ここに記載された特徴及び利点を達成する特定の実施形態の例示と見なされるべきものである。具体的なプロセス条件には変更及び代用が為され得る。従って、本発明の実施形態は、以上の説明及び図面によって限定されるものとして見なされるものではない。
より一般的に、本開示及び例示的な実施形態が、添付の図面に従った例を参照して上述されているとしても、それらがそれに限定されないことが理解されるべきである。むしろ、当業者には明らかであることには、開示された実施形態は、ここでの開示の範囲から逸脱することなく、多様に変更されることができる。また、ここで使用される用語及び記述は、単に例示により記載されており、限定としての意味はない。当業者が認識することには、別段の指示がない限り全ての用語がそれらが取り得る最も広い意味で理解されるべき以下の請求項にて規定される本開示の精神及び範囲、並びにそれらの均等範囲の中で、数多くの変形が可能である。

Claims (11)

  1. エンハンスメントモードトランジスタゲート構造であって、
    バリア層と、
    前記バリア層の上に配置されたスペーサ層であり、ＩＩＩ−Ｖ族材料を有するスペーサ層と、
    前記スペーサ層の上に配置された、ｐ型又は補償ＩＩＩ−Ｖ族材料を有する第１の層と、
    前記スペーサ層とｐ型又は補償ＩＩＩ−Ｖ族材料を有する前記第１の層との上に配置された、ｐ型Ａｌ含有ＩＩＩ−Ｖ族材料を有するエッチングストップ層と、
    前記エッチングストップ層の上に位置付けられた、ｐ型又は補償ＩＩＩ−Ｖ族材料を有する第２の層であり、ｐ型又は補償ＩＩＩ−Ｖ族材料を有する前記第１の層よりも厚い第２の層と、
    を有し、
    前記スペーサ層は、前記エッチングストップ層の下で、周囲領域でよりも厚く、前記周囲領域内の前記スペーサ層の厚さが実質的に均一である、
    トランジスタ構造。
  2. 前記スペーサ層はＧａＮを有する、請求項１に記載のトランジスタ構造。
  3. ｐ型又は補償ＩＩＩ−Ｖ族材料の前記第１及び第２の層はｐＧａＮを有する、請求項１に記載のトランジスタ構造。
  4. 前記エッチングストップ層はｐＡｌＧａＮ又はｐＡｌＩｎＧａＮを有する、請求項１に記載のトランジスタ構造。
  5. ｐ型又は補償ＩＩＩ−Ｖ族材料の前記第１及び第２の層はｐＡｌＧａＮ又はｐＡｌＩｎＧａＮを有し、前記第１及び第２の層のＡｌ含有量は、前記エッチングストップ層のＡｌ含有量よりも少ない、請求項４に記載のトランジスタ構造。
  6. 前記スペーサ層は１ｎｍ−６ｎｍの厚さを有し、ｐ型又は補償ＩＩＩ−Ｖ族材料を有する前記第１の層は１ｎｍ−３０ｎｍの厚さを有し、前記エッチングストップ層は０．５ｎｍ−２ｎｍの厚さを有し、ｐ型又は補償ＩＩＩ−Ｖ族材料を有する前記第２の層は２０ｎｍ−１００ｎｍの厚さを有する、請求項１に記載のトランジスタ構造。
  7. トランジスタゲートを取り囲む領域内に均一なスペーサ層を有するトランジスタを形成する方法であって、
    トランジスタゲート構造を用意し、当該トランジスタゲート構造は、
    バリア層と、
    前記バリア層の上に配置されたスペーサ層であり、ＩＩＩ−Ｖ族材料を有するスペーサ層と、
    前記スペーサ層の上に配置された、ｐ型又は補償ＩＩＩ−Ｖ族材料を有する第１の層と、
    前記スペーサ層とｐ型又は補償ＩＩＩ−Ｖ族材料を有する前記第１の層との上に配置された、ｐ型Ａｌ含有ＩＩＩ−Ｖ族材料を有するエッチングストップ層と、
    前記エッチングストップ層の上に位置付けられた、ｐ型又は補償ＩＩＩ−Ｖ族材料を有する第２の層であり、ｐ型又は補償ＩＩＩ−Ｖ族材料を有する前記第１の層よりも厚い第２の層と、
    を有し、
    ｐ型又は補償ＩＩＩ−Ｖ族材料を有する前記第２の層のゲート領域の上にマスクを位置付け、
    エッチングが前記エッチングストップ層上で止まるよう、前記エッチングストップ層のｐ型Ａｌ含有ＩＩＩ−Ｖ族材料に対して選択的であるエッチングレシピを用いて、前記ゲート領域の外側の、ｐ型又は補償ＩＩＩ−Ｖ族材料を有する前記第２の層の第１のエッチングを実行し、
    前記マスクによって覆われた前記ゲート領域の外側で、前記エッチングストップ層と、ｐ型又は補償ＩＩＩ−Ｖ族材料を有する前記第１の層とが、完全にエッチングされるとともに、前記マスクによって覆われた前記ゲート領域の外側で、前記スペーサ層が部分的にエッチングされるように、前記エッチングストップ層のｐ型Ａｌ含有ＩＩＩ−Ｖ族材料に対して選択的でないエッチングレシピを用いて、前記マスクを通して第２のエッチングを実行し、それにより、前記スペーサ層が、前記エッチングストップ層の下で、周囲領域でよりも厚く、前記周囲領域内の前記スペーサ層の厚さが実質的に均一であるようにされる、
    ことを有する方法。
  8. 前記スペーサ層はＧａＮを有する、請求項７に記載の方法。
  9. ｐ型又は補償ＩＩＩ−Ｖ族材料の前記第１及び第２の層はｐＧａＮを有し、前記エッチングストップ層はｐＡｌＧａＮ又はｐＡｌＩｎＧａＮを有する、請求項８に記載の方法。
  10. ｐ型又は補償ＩＩＩ−Ｖ族材料の前記第１及び第２の層はｐＡｌＧａＮ又はｐＡｌＩｎＧａＮを有し、前記第１及び第２の層のＡｌ含有量は、前記エッチングストップ層のＡｌ含有量よりも少ない、請求項８に記載の方法。
  11. ｐ型又は補償ＩＩＩ−Ｖ族材料を有する前記第２の層の上に配置された更なるエッチングストップ層と、該更なるエッチングストップ層の上に配置された、ｐ型又は補償ＩＩＩ−Ｖ族材料の更なる層と、を更に有し、前記バリア層と前記エッチングストップ層との間の構造の厚さが、前記エッチングストップ層と前記更なるエッチングストップ層との間の構造の厚さよりも小さく、前記更なるエッチングストップ層に対して更なるエッチングが実行されて、段階的エッチングをもたらす、請求項７に記載の方法。
JP2019566791A 2017-06-15 2018-06-13 ＧａＮスペーサ厚の均一性改善のために選択及び非選択エッチング層を用いたエンハンスメントモードＧａＮトランジスタ Active JP7348842B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762520262P 2017-06-15 2017-06-15
US62/520,262 2017-06-15
PCT/US2018/037250 WO2018231928A1 (en) 2017-06-15 2018-06-13 ENHANCEMENT-MODE GaN TRANSISTOR WITH SELECTIVE AND NONSELECTIVE ETCH LAYERS FOR IMPROVED UNIFORMITY IN GaN SPACER THICKNESS

Publications (2)

Publication Number Publication Date
JP2020523781A true JP2020523781A (ja) 2020-08-06
JP7348842B2 JP7348842B2 (ja) 2023-09-21

Family

ID=64657554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019566791A Active JP7348842B2 (ja) 2017-06-15 2018-06-13 ＧａＮスペーサ厚の均一性改善のために選択及び非選択エッチング層を用いたエンハンスメントモードＧａＮトランジスタ

Country Status (7)

Country Link
US (1) US10622455B2 (ja)
JP (1) JP7348842B2 (ja)
KR (1) KR102630424B1 (ja)
CN (1) CN110754001B (ja)
DE (1) DE112018003057T5 (ja)
TW (1) TWI679687B (ja)
WO (1) WO2018231928A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113555283B (zh) * 2020-04-24 2024-04-05 江苏鲁汶仪器股份有限公司 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
JP2021190501A (ja) * 2020-05-27 2021-12-13 ローム株式会社 窒化物半導体装置
US11978790B2 (en) * 2020-12-01 2024-05-07 Texas Instruments Incorporated Normally-on gallium nitride based transistor with p-type gate
EP4020592A1 (en) * 2020-12-22 2022-06-29 Infineon Technologies Austria AG Group iii nitride-based transistor device
CN112736137B (zh) * 2020-12-31 2023-03-10 广东省科学院半导体研究所 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法
RU209768U1 (ru) * 2021-04-29 2022-03-22 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Высоковольтный нитрид-галлиевый транзистор нормально-закрытого типа
TWI779612B (zh) * 2021-05-17 2022-10-01 瑞礱科技股份有限公司 良好晶格匹配的增強型iii-v族半導體元件與其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229412A (ja) * 2002-02-04 2003-08-15 Matsushita Electric Ind Co Ltd ドライエッチング方法および半導体素子
JP2010258313A (ja) * 2009-04-28 2010-11-11 Nichia Corp 電界効果トランジスタ及びその製造方法
JP2012523700A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
JP2013247297A (ja) * 2012-05-28 2013-12-09 Advanced Power Device Research Association 半導体デバイスおよびその製造方法
WO2014188715A1 (ja) * 2013-05-24 2014-11-27 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP2016213389A (ja) * 2015-05-12 2016-12-15 株式会社豊田中央研究所 窒化物半導体装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940694A (en) * 1996-07-22 1999-08-17 Bozada; Christopher A. Field effect transistor process with semiconductor mask, single layer integrated metal, and dual etch stops
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US7285807B2 (en) * 2005-08-25 2007-10-23 Coldwatt, Inc. Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same
US7564074B2 (en) * 2005-08-25 2009-07-21 Flextronics International Usa, Inc. Semiconductor device including a lateral field-effect transistor and Schottky diode
CN101897029B (zh) * 2007-12-10 2015-08-12 特兰斯夫公司 绝缘栅e模式晶体管
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
DE102008035816B4 (de) 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
CN102388441B (zh) * 2009-04-08 2014-05-07 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
US8895993B2 (en) * 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor
US8946771B2 (en) 2011-11-09 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium nitride semiconductor devices and method making thereof
US9159784B2 (en) * 2011-11-17 2015-10-13 Avogy, Inc. Aluminum gallium nitride etch stop layer for gallium nitride based devices
US20130313561A1 (en) * 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
JP5985337B2 (ja) * 2012-09-28 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9570600B2 (en) 2012-11-16 2017-02-14 Massachusetts Institute Of Technology Semiconductor structure and recess formation etch technique
KR102193085B1 (ko) * 2013-07-08 2020-12-21 이피션트 파워 컨버젼 코퍼레이션 갈륨 나이트라이드 소자 및 집적회로 내에 자기-정렬된 격리를 제작하는 방법
TW201513341A (zh) * 2013-08-01 2015-04-01 Efficient Power Conversion Corp 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極
US9324802B2 (en) * 2013-10-31 2016-04-26 Infineon Technologies Austria Spacer supported lateral channel FET
US9337279B2 (en) * 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9318593B2 (en) * 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9601327B2 (en) * 2014-08-15 2017-03-21 The Board Of Regents Of The University Of Oklahoma High-power electronic device packages and methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229412A (ja) * 2002-02-04 2003-08-15 Matsushita Electric Ind Co Ltd ドライエッチング方法および半導体素子
JP2012523700A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
JP2010258313A (ja) * 2009-04-28 2010-11-11 Nichia Corp 電界効果トランジスタ及びその製造方法
JP2013247297A (ja) * 2012-05-28 2013-12-09 Advanced Power Device Research Association 半導体デバイスおよびその製造方法
WO2014188715A1 (ja) * 2013-05-24 2014-11-27 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP2016213389A (ja) * 2015-05-12 2016-12-15 株式会社豊田中央研究所 窒化物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10622455B2 (en) 2020-04-14
KR20200017492A (ko) 2020-02-18
TW201905984A (zh) 2019-02-01
JP7348842B2 (ja) 2023-09-21
US20180366559A1 (en) 2018-12-20
CN110754001A (zh) 2020-02-04
CN110754001B (zh) 2023-09-26
WO2018231928A1 (en) 2018-12-20
TWI679687B (zh) 2019-12-11
DE112018003057T5 (de) 2020-04-09
KR102630424B1 (ko) 2024-01-29

Similar Documents

Publication Publication Date Title
JP7348842B2 (ja) ＧａＮスペーサ厚の均一性改善のために選択及び非選択エッチング層を用いたエンハンスメントモードＧａＮトランジスタ
JP5071377B2 (ja) 化合物半導体装置及びその製造方法
KR101660870B1 (ko) 보상형 게이트 미스페트
US8399911B2 (en) Enhancement mode field effect device and the method of production thereof
US10199476B2 (en) Semiconductor device and manufacturing method of semiconductor device
EP2157612B1 (en) Semiconductor device
US20170358652A1 (en) Semiconductor device with silicon nitride film on nitride semiconductor layer and manufacturing method thereof
US20140374765A1 (en) Gate Stack for Normally-Off Compound Semiconductor Transistor
US9812532B1 (en) III-nitride P-channel transistor
JP5183975B2 (ja) エンハンスモード電界効果デバイスおよびその製造方法
US9786775B2 (en) Normally-off high electron mobility transistors and fabrication methods thereof
KR102193085B1 (ko) 갈륨 나이트라이드 소자 및 집적회로 내에 자기-정렬된 격리를 제작하는 방법
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
TWI748225B (zh) 增強型高電子遷移率電晶體元件
JP2010219230A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230908

R150 Certificate of patent or registration of utility model

Ref document number: 7348842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150