JP2020518335A5 - - Google Patents

Claims (15)

1. 電極のセットと、
   使用中に前記電極のセットに結合するように構成された信号発生器と、を備えるシステムであって、前記信号発生器が、
   ルーティングコンソールと、
   前記ルーティングコンソールに結合された電極チャネルのセットであって、前記電極チャネルのセットの各電極チャネルが、前記電極のセットの電極に対応し、各電極チャネルが、オン状態とオフ状態との間で切り替わるように構成された第１の電子スイッチと第２の電子スイッチとを含む、電極チャネルのセットと、
   前記電極チャネルのセットに結合されたエネルギー源と、
   前記電極チャネルのセットおよび前記ルーティングコンソールに結合されたプロセッサであって、前記プロセッサが、前記電極チャネルのセットの１つ以上の電極チャネルのサブセットの第１のシーケンスをアノードシーケンスとして選択的に定義し、かつ前記電極チャネルのセットの１つ以上の電極チャネルのサブセットの第２のシーケンスをカソードシーケンスとして選択的に定義するように構成されている、プロセッサと、
   前記電極チャネルのセットの各電極チャネルの前記第２の電子スイッチのエミッタ端子と接地との間に結合された検知回路であって、前記電極のセットに送達される電流の量を決定するように構成された、前記検知回路と、を含み、
   前記ルーティングコンソールが、使用中に前記電極のセットを前記電極チャネルのセットに選択的に結合するように構成され、前記第１の電子スイッチの前記状態を制御するために各第１の電子スイッチに結合された第１の駆動回路と、前記第２の電子スイッチの前記状態を制御するために各第２の電子スイッチに結合された第２の駆動回路とを含み、
   前記プロセッサ、前記ルーティングコンソール、および前記エネルギー源が、前記電極チャネルの第１のシーケンスおよび電極チャネルの第２のシーケンスのそれぞれの電極チャネルを対とすることにより、パルス波形を時系列で前記電極のセットに送達するように集合的に構成されている、システム。
2. 前記プロセッサが、前記第１の電極チャネルの前記第１の電子スイッチを前記オン状態に設定し、かつ前記第１のシーケンスの前記第２の電子スイッチを前記オフ状態に設定することにより、前記第１のシーケンスをアノードとして構成するようにさらに構成され、
   前記プロセッサが、前記第２のシーケンスの前記第１の電子スイッチを前記オフ状態に設定し、かつ前記第２のシーケンスの前記第２の電子スイッチを前記オン状態に設定することにより、前記第２のシーケンスをカソードとして構成するようにさらに構成されている、請求項１に記載のシステム。
3. 前記プロセッサ、前記ルーティングコンソールおよび前記エネルギー源が、第１の時間に前記パルス波形を前記電極のセットに送達するように集合的に構成され、前記プロセッサおよび前記検知回路が、前記第１の時間の前の第２の時間に、前記電極チャネルのセットの各電極チャネルに対して、
   第１の故障テストであって、
   前記第１の電子スイッチを前記オン状態に設定し、
   前記第２の電子スイッチを前記オフ状態に設定し、
   前記検知回路によって電流が実質的に検出されない場合に、前記第１の故障テストに合格したものとしてその電極チャネルを分類することを含む、第１の故障テストを実施することと、
   第２の故障テストであって、
   前記第１の電子スイッチを前記オフ状態に設定し、
   前記第２の電子スイッチを前記オン状態に設定し、
   前記検知回路によって電流が実質的に検出されない場合に、前記第２の故障テストに合格したものとしてその電極チャネルを分類することを含む、第２の故障テストを実施することと、
   第３の故障テストであって、
   前記第１の電子スイッチを前記オン状態に設定し、
   前記第２の電子スイッチを前記オン状態に設定し、
   前記検知回路によって所定量の電流が検出された場合に、前記第３の故障テストに合格したものとしてその電極チャネルを分類することを含む、第３の故障テストを実施することと、
   その電極チャネルが前記第１の故障テスト、前記第２の故障テスト、前記第３の故障テストに合格した場合に、故障なしで動作している。ものとしてその電極チャネルを分類することと、を実施するようにさらに構成されている、請求項１に記載のシステム。
4. 前記信号発生器が
   前記電極チャネルのセットに結合された抵抗素子と、
   前記抵抗素子、前記ルーティングコンソール、および前記プロセッサに結合された前記検知回路と、をさらに含み、
   前記プロセッサおよび前記エネルギー源が、第１の時間に前記パルス波形を前記電極のセットに送達するように集合的に構成され、前記プロセッサおよび前記検知回路が、前記第１の時間に続く第２の時間に、前記電極チャネルのセットの各電極チャネルに対して、
   所定の持続時間、前記第１の電子スイッチを前記オン状態に設定し、前記第２の電子スイッチを前記オン状態に設定して、前記エネルギー源を少なくとも部分的に放電するようにさらに構成されている、請求項１に記載のシステム。
5. 前記第１及び第２の電子スイッチの各々が、バイポーラ接合トランジスタ、バイポーラ電界効果トランジスタ（Ｂｉ−ＦＥＴ）、パワー金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、および絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）からなる群から選択される、請求項１に記載のシステム。
6. 前記第１及び第２の電子スイッチの各々が、絶縁ゲートバイポーラトランジスタを含む、請求項１に記載のシステム。
7. 前記エネルギー源が容量性素子を含み、各電極チャネルは、前記エネルギー源が使用されていないときに、前記容量性素子を放電するように構成された抵抗素子をさらに含む、請求項１に記載のシステム。
8. 前記検知回路が、使用中にアーク放電を検出するようにさらに構成された、請求項１に記載のシステム。
9. Ｎ個の電極の線形アレイとして前記電極のセットを含むアブレーションデバイスをさらに備え、前記電極チャネルのセットが前記Ｎ個の電極に対応するＮ個の電極チャネルを含み、
   前記電極チャネルのサブセットの第１のシーケンスが、前記Ｎ個の電極の線形アレイ内の第１の電極に対応する電極チャネルを含み、前記電極チャネルのサブセットの第２のシーケンスが、前記Ｎ個の電極の線形アレイ内の前記第１の電極に隣接するいずれの電極にも対応しない電極チャネルのみを含む、請求項１に記載のシステム。
10. 所与の電極チャネルが、第１の時間に前記サブセットの第１のシーケンス内にあり、第１の時間に続く第２の時間に前記サブセットの第２のシーケンス内にある、請求項１に記載のシステム。
11. 前記サブセットの第１のシーケンス内の電極チャネルの所与のサブセットおよび前記サブセットの第２のシーケンス内の電極チャネルのその対応するサブセットが、それぞれハーフブリッジ増幅器として構成され、前記電極チャネルの所与のサブセットおよびそれに対応する電極チャネルのサブセットの組み合わせが、フルブリッジ増幅器として集合的に構成されている、請求項１に記載のシステム。
12. 前記パルス波形が、
    パルスの第１のセットを含む前記パルス波形の階層の第１のレベルであって、各パルスがパルス持続時間を有し、第１の時間間隔が連続パルスを分離する、第１のレベルと、
    パルスの第２のセットとして複数のパルスの第１のセットを含む前記パルス波形の階層の第２のレベルであって、第２の時間間隔が連続するパルスの第１のセットを分離し、前記第２の時間間隔が前記第１の時間間隔の前記持続時間の少なくとも３倍である、第２のレベルと、
    パルスの第３のセットとして複数のパルスの第２のセットを含む前記パルス波形の階層の第３のレベルであって、第３の時間間隔が連続するパルスの第２のセットを分離し、前記第３の時間間隔が前記第２のレベルの時間間隔の前記持続時間の少なく、とも３０倍である、第３のレベルと、を含む、請求項１に記載のシステム。
13. 使用中に心臓刺激のためのペーシング信号を生成するように構成された心臓刺激器をさらに備え、前記心臓刺激器が前記信号発生器に通信可能に結合され、前記ペーシング信号の表示を前記信号発生器に送信するようにさらに構成され、
    前記信号発生器の前記プロセッサが、前記ペーシング信号の前記表示と同期して前記パルス波形を生成するようにさらに構成され、前記同期が所定のオフセットを含む、請求項１に記載のシステム。
14. 前記プロセッサおよび前記検知回路が、複数の放電サイクルにわたって前記エネルギー源を部分的に放電するようにさらに構成され、各放電サイクルが、前記電極チャネルのセットの各電極チャネルの部分放電を含む、請求項４に記載のシステム。
15. 前記プロセッサおよび前記検知回路が、前記所定の持続時間を、約９０放電サイクル〜約１３０放電サイクルの第１のパルス幅、約８０放電サイクル〜約９０放電サイクルの第２のパルス幅、約７０放電サイクル〜約８０放電サイクルの第３のパルス幅、および約７０放電サイクル以下の第４のパルス幅に設定するようにさらに構成されている、請求項１４に記載のシステム。