JP2020205695A - インバータシステム及びインバータシステムの制御方法 - Google Patents

Abstract

【課題】任意の相数，任意のレベル数のインバータシステムにおいて、線間電圧のレベルスキップを抑制する。【解決手段】レベルスキップ防止制御部３において、電圧レベル指令Ｖ＊に基づいてゲート信号を出力し、ゲート信号によりインバータ４を駆動するインバータシステムにおいて、レベルスキップ防止制御部３は、ある相の出力電圧レベルＶがＵＰしたとき、その相の出力電圧レベルＶがＵＰすることを所定時間禁止するカウンタＣを設定し、その他の相は出力電圧レベルＶがＤＯＷＮすることを所定時間禁止するカウンタＣを設定する。また、ある相の出力電圧レベルＶがＤＯＷＮしたとき、その相の出力電圧レベルＶがＤＯＷＮすることを所定時間禁止するカウンタＣを設定し、その他の相は出力電圧レベルＶがＵＰすることを所定時間禁止するカウンタＣを設定する。【選択図】図３

Description

本発明は、インバータを用いて電圧を出力するシステムにおいて、危険出力防止制御に関する。

入力された三相交流電圧をレクティファイア（交流−直流変換器）で直流電圧に変換し、直流電圧をインバータによって所望の周波数，振幅の交流電圧として出力するシステムを考える。

このようなシステムでは出力電圧に関して規格が設けられており、例えば負荷に電動機（モータ）を接続する電動機駆動系ではＩＥＣ６１８００の基準がある。ＩＥＣ６１８００−４においては、相電圧（対地電圧）及び線間電圧の電圧変化率に関して電圧ストレス耐量を規定しており、これを守れない場合、システムに絶縁破壊の危険が生じてしまう。

以上のように、出力電圧の変化率抑制がシステムの危険防止の観点から求められており、その達成には相電圧，線間電圧の急激な電圧レベル変化を防止することが肝要である。

対策手法の例として、特許文献１では、直列多重インバータの電圧レベル２段変化（２レベルスキップ）防止制御が開示されている。この特許文献１では、ＰＷＭ比較により得たスイッチングタイミングから、必要に応じてスイッチングタイミングを遅らせることで線間電圧の２段変化を防止している。

変調方式とレベルスキップの関係について、直列多重方式の高圧インバータを例として述べると、パルス変調法にはＰＤ（Ｐｈａｓｅ Ｄｉｓｐｏｓｉｔｉｏｎ）方式ＰＷＭやＰＳ（Ｐｈａｓｅ Ｓｈｉｈｔ）方式ＰＷＭがあるが、以下のような特徴がある。
ＰＤ方式：線間レベルスキップを生じないものの、各単相インバータのスイッチング回数が偏る。
ＰＳ方式：各単相インバータのスイッチング回数を均等にできるが、線間レベルスキップを生じる。

ＰＳ方式にはレベルスキップを起こさないよう改良したＣＰＳ（Ｃａｒｒｉｅｒ Ｐｈａｓｅ Ｓｅｌｅｃｔｉｏｎ）方式もある。ここで、ＰＤ方式、ＣＰＳ方式のどちらにおいても指令電圧の周波数に比べてキャリア周波数を高く保つことがレベルスキップ防止の条件となる。しかし、スイッチング損失増加等のハードウェア要素、ＣＰＵの電圧更新が間に合わない等のソフトウェア要素からキャリア高周波化が許容されない場合もある。キャリア周波数を下げれば、線間電圧のレベルスキップを完全には回避できない。また、サージ抑制用出力フィルタを設ける方法もあるが、これは装置の大型化を招いてしまう。

また、レベルスキップは三角波比較ＰＷＭ以外の方式でも問題となる。例えば、固定パルスパターン方式では制御内の電圧位相指令を参照してテーブルの通りに電圧を出力する。このテーブルについてはレベルスキップを起こさないようなテーブルをあらかじめ作成可能だが、これはあくまで静的な検討であり、動的には（運転時には）過渡状態でレベルスキップする可能性が問題視されている。つまり、テーブル作成時のレベルスキップ考慮以外にもレベルスキップを防止する機構が必要となる。

以上のように、変調方式そのものではレベルスキップを防止できない場合が存在し、このような場合、変調後のレベルスキップ防止機構が重要となる。

特開２０１５−２３７７７号公報

特許文献１においては、相電圧の２段変化が考慮されていない。これは相電圧（対地電圧）の規格に限った問題ではない。Ｙ結線の負荷において、ある相が２段変化し、かつ、他の相がスイッチングしていない場合、線間電圧も２段変化してしまう。

そのため、たとえ相電圧の２段変化が許容されていても、線間電圧の確実な防止のためには相電圧の２段変化を監視する必要がある。また、特許文献１においては、適用対象がＰＷＭにより各素子のスイッチングを決定する直列多重インバータに限定されている。

以上示したようなことから、任意の相数，任意のレベル数のインバータシステムにおいて、線間電圧のレベルスキップを抑制することが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、レベルスキップ防止制御部において、電圧レベル指令に基づいてゲート信号を出力し、前記ゲート信号によりインバータを駆動するインバータシステムであって、前記レベルスキップ防止制御部は、ある相の出力電圧レベルがＵＰしたとき、その相の前記出力電圧レベルがＵＰすることを所定時間禁止するカウンタを設定し、その他の相は前記出力電圧レベルがＤＯＷＮすることを所定時間禁止するカウンタを設定し、ある相の前記出力電圧レベルがＤＯＷＮしたとき、その相の前記出力電圧レベルがＤＯＷＮすることを所定時間禁止するカウンタを設定し、その他の相は前記出力電圧レベルがＵＰすることを所定時間禁止するカウンタを設定することを特徴とする。

また、その一態様として、前記レベルスキップ防止制御部は、前記電圧レベル指令と前回出力電圧レベルと前回カウンタに基づいて、前記出力電圧レベルと前記カウンタを出力するレベルスキップ確認・防止部と、前記カウンタを１制御周期遅延させ、前記前回カウンタとして出力する第１遅延部と、前記出力電圧レベルを１制御周期遅延させ、前記前回出力電圧レベルとして出力する第２遅延部と、前記出力電圧レベルに基づいて、前記ゲート信号を出力するゲート信号生成部と、を備えたことを特徴とする。

また、その一態様として、前記レベルスキップ確認・防止部は、各相において、前記カウンタはＵＰ禁止用，ＤＯＷＮ禁止用で別々のカウンタとし、１制御周期毎に、ＵＰ禁止用の前記カウンタ、および、ＤＯＷＮ禁止用の前記カウンタをデクリメントし、前記電圧レベル指令と前記前回出力電圧レベルを比較し、前記電圧レベル指令が前記前回出力電圧レベルよりも低い場合は、ＤＯＷＮ禁止用の前記カウンタが０か否かを確認し、ＤＯＷＮ禁止用の前記カウンタが０の場合は、その相の前記出力電圧レベルを前記前回出力電圧レベルよりも１レベル下げてＤＯＷＮ禁止用の前記カウンタを設定し、他の相はＵＰ禁止用の前記カウンタを設定し、ＤＯＷＮ禁止用の前記カウンタが０以外の場合は、前記出力電圧レベルを前記前回出力電圧レベルと同じ値とし、前記電圧レベル指令が前記前回出力電圧レベルと等しい場合は、前記出力電圧レベルを前記電圧レベル指令と同じ値とし、前記電圧レベル指令が前記前回出力電圧レベルよりも高い場合は、ＵＰ禁止用の前記カウンタが０か否かを確認し、ＵＰ禁止用の前記カウンタが０の場合は、その相の前記出力電圧レベルを前記前回出力電圧レベルよりも１レベル上げてＵＰ禁止用の前記カウンタを設定し、他の相はＤＯＷＮ禁止用の前記カウンタを設定し、ＵＰ禁止用の前記カウンタが０以外の場合は、前記出力電圧レベルを前記前回出力電圧レベルと同じ値とすることを特徴とする。

また、他の態様として、前記レベルスキップ確認・防止部は、各相において、前記カウンタはＵＰ禁止用およびＤＯＷＮ禁止用で共通とし、１制御周期毎に、前記カウンタが０よりも大きければデクリメントし、前記カウンタが０よりも小さければインクリメントし、前記電圧レベル指令と前記前回出力電圧レベルを比較し、前記電圧レベル指令が前記前回出力電圧レベルよりも低い場合は、前記カウンタが０以上か否かを確認し、前記カウンタが０以上の場合は、その相の前記出力電圧レベルを前記前回出力電圧レベルよりも１レベル下げて負のカウンタを設定し、他の相は正のカウンタを設定し、前記カウンタが０未満の場合は、前記出力電圧レベルを前記前回出力電圧レベルと同じ値とし、前記電圧レベル指令が前記前回出力電圧レベルと等しい場合は、前記出力電圧レベルを前記電圧レベル指令と同じ値とし、前記電圧レベル指令が前記前回出力電圧レベルよりも高い場合は、前記カウンタが０以下か否かを確認し、前記カウンタが０以下の場合は、その相の前記出力電圧レベルを前記前回出力電圧レベルよりも１レベル上げて正のカウンタを設定し、他の相は負のカウンタを設定し、前記カウンタが０よりも大きい場合は、前記出力電圧レベルを前記前回出力電圧レベルと同じ値とすることを特徴とする。

本発明によれば、任意の相数，任意のレベル数のインバータシステムにおいて、線間電圧のレベルスキップを抑制することが可能となる。

実施形態１，２におけるインバータシステムのブロック図。 実施形態１，２におけるレベルスキップ防止制御部のブロック図。 実施形態１におけるレベルスキップ確認・防止部のフローチャート。 実施形態１における三相の場合の動作例を示す図。 図４の動作解説図。 実施形態１におけるスイッチング動作密集時の動作例を示す図。 実施形態１におけるスイッチング動作密集時の動作例を示す図。 実施形態１におけるスイッチング動作密集時の動作例を示す図。 実施形態２におけるレベルスキップ確認・防止部のフローチャート。 実施形態２における動作例を示す図。

以下、本願発明におけるインバータシステムの実施形態１，２を図１〜図１０に基づいて詳述する。

［実施形態１］
以下では電圧レベルのｎ段変化のことをｎレベルスキップ、もしくは、単にレベルスキップと称する。

図１に本実施形態１におけるインバータシステムのシステム構成図を示す。上位制御部１はパルス変調部２より上流に存在する制御を示しており、例えば操作盤の操作量に基づく速度指令、及び、三相の検出電流が入力され、速度制御，電流制御を経て電圧指令Ｖｒｅｆを生成するような制御を行う。

上位制御部１から出力された電圧指令Ｖｒｅｆはパルス変調部２にてパルス状（矩形波状）の電圧表現に変換される。この代表的な例として、三相の電圧指令と三角波を比較してパルス電圧を生成するＰＷＭ方式がある。他には、あらかじめ電圧指令Ｖｒｅｆ（出力電圧位相）に同期したパルスを事前にテーブルとして作成しておき、上位制御部１の電圧指令Ｖｒｅｆ（出力電圧位相）を参照してパルス電圧を出力する固定パルスパターンなどが考えられる。パルス変調部２からは電圧レベル指令Ｖ＊が出力される。

レベルスキップ防止制御部３は、電圧レベル指令Ｖ＊を入力し、レベルスキップを防止するための制御を行い、ゲート信号を出力する。ゲート信号によってインバータ４が駆動され、負荷５に電圧が印加される。

なお、電圧指令Ｖｒｅｆ，電圧レベル指令Ｖ＊は必要な相数（図１では三相）の情報を有するものとする。

本実施形態１における上位制御部１の役割はインバータ４が出力すべき電圧指令Ｖｒｅｆを定めることである。そのため、例えば上位制御部１が位置制御を有していてもよく、またモータ位相の検出値を用いていてもよく、あるいは検出電流を用いなくともよい。

パルス変調をＰＷＭ方式で行う場合について、電圧指令Ｖｒｅｆと三角波との比較結果が直接ゲート信号として得られるように設定されていることもあるが、各素子のＯＮ／ＯＦＦを定めることは電圧レベル指令Ｖ＊を得ることに等しく、ゲート信号ではなく電圧レベル指令Ｖ＊を得る構成、もしくは得られたゲート信号を出力せずに電圧レベル指令Ｖ＊に変換する構成とすれば、ＰＷＭ方式でのパルス変調部２の出力を電圧レベル指令Ｖ＊にすることは可能である。

図１の上位制御部１，パルス変調部２は多くのインバータシステムで用いられる代表的な構成として記述したものであり、レベルスキップ防止制御部３にインバータ４が出力すべき電圧レベル指令Ｖ＊が入力されていれば、構成は特に限定されない。つまり、トルク指令から所望のトルクを得るための電圧レベルを直接確定し、三角波比較ＰＷＭなどのパルス変調を行わない直接トルク制御などの方式も本実施形態１が適用可能なシステムとして含められる。

図１において、インバータ４と負荷５は三相で接続されているが、相数は３相に限らない。また、インバータ４の出力できる電圧レベル数にも特に制約はない。

次に、レベルスキップ防止制御部３について説明する。レベルスキップ防止制御部３は、出力電圧レベルＶに対する制御を行うため、今回出力に関する情報が必要である。また、レベルスキップ防止のために保持すべき期間を表すものが必要であるため、カウンタＣが必要となる。カウンタＣを用いて今回の出力電圧レベルを適切に変更することが本実施形態１における制御の本質である。

前回出力電圧レベルＶｚに関する情報は、レベルスキップ禁止時のほとんどの場合で望ましい出力と考えられる「出力電圧のホールド」を表現するために必要となる。また、あるスイッチングが行われたとき、後の全ての種類のスイッチングがレベルスキップを起こすわけではなく、許容されるスイッチングも存在する。許容されるものを適切に許容するための処理は、後述する図３のフローチャートで説明する。

図２に本実施形態１のレベルスキップ防止制御部３の構成図を示す。レベルスキップ防止制御部３には電圧レベル指令Ｖ＊が入力される。そして、電圧レベル指令Ｖ＊，前回出力電圧レベルＶｚ，前回カウンタＣｚがレベルスキップ確認・防止部６に入力される。

レベルスキップ確認・防止部６では後述のフローチャートに基づく制御が行われ、出力電圧レベルＶ，カウンタＣが出力される。出力電圧レベルＶとカウンタＣは第１，第２遅延部７，８において、一制御周期の遅延を経て前回出力電圧レベルＶｚ，前回カウンタＣｚとしてレベルスキップ確認・防止部６に入力される。

出力電圧レベルＶはゲート信号生成部９に入力され、出力電圧レベルＶを出力するためのゲート信号を出力する。ゲート信号がレベルスキップ防止制御部３の出力となり、インバータ４に出力される。

図３は、レベルスキップ確認・防止部６の処理を示すフローチャートである。レベルスキップ確認・防止部６には、電圧レベル指令Ｖ＊，前回出力電圧レベルＶｚ，前回カウンタＣｚが入力され、出力電圧レベルＶ，カウンタＣを出力する。

図３ではＵ，Ｖ，Ｗの三相電圧を用いる場合のフローチャートを示しているが、これは図１に則したものであり、前述したように適用可能な相数は三相に限らない。

以下では、Ｘ相の出力電圧レベルはＶ＿Ｘ，Ｘ相のカウンタはＣ＿Ｘの形で表す。電圧レベル指令Ｖ＊も末尾に相を記述してＶ＊＿Ｘなどと表す。Ｘ相とＹ相の線間電圧はＶ＿ＸＹで表す。また、本実施形態１において、カウンタはＵＰ禁止用，ＤＯＷＮ禁止用の２種類で独立のレジスタを用いており、Ｃ＿Ｘｕ，Ｃ＿Ｘｄなどと、相の後にｕ，ｄ（ＵＰ，ＤＯＷＮ）を記述することとする。

Ｕ相，Ｖ相，Ｗ相を有するインバータ４の駆動を例として、図３のフローチャートの動作を考える。以下、フローチャートの考え方を説明する。
（１）レベル変化がなければ指令の通りに出力する（同じ値の場合は前回出力を出力してもよい）。
（２）レベル変化していればレベルスキップを確認する。
（２−１）レベルスキップしていれば前回出力をホールドする。
（２−２）レベルスキップしていなければレベルを１段変化させ、カウンタを設定する。
（２−２−１）カウンタを設定する際、自相は同方向、他相は逆方向の変化を禁止する。

以上の考え方により、相電圧，線間電圧のレベルスキップが抑制される。次に、図３のフローチャートに基づいて、レベルスキップ確認・防止部６の処理を説明する。

Ｓ１において、電圧レベル指令Ｖ＊，前回出力電圧レベルＶｚ，前回カウンタＣｚを入力する。Ｓ２において、今回のカウンタＣ＝前回カウンタＣｚとする。Ｓ３において、カウンタＣの各値が０より大きければデクリメントする。Ｓ４において、Ｕ相，Ｖ相，Ｗ相から何れか１つを選択し、選択した相をＸ相とする（Ｘ＝ＵｏｒＸ＝ＶｏｒＸ＝Ｗ）。

Ｓ５において、Ｘ相の電圧レベル指令Ｖ＊＿ＸとＸ相の前回出力電圧レベルＶｚ＿Ｘを比較する。レベル変化が有り、かつ、ＤＯＷＮ方向（すなわちＶ＊＿Ｘ＜Ｖｚ＿Ｘ）の場合、Ｓ６へ移行する。レベル変化が無い（すなわち、Ｖ＊＿Ｘ＝Ｖｚ＿Ｘ）場合、Ｓ９へ移行する。レベル変化が有り、かつ、ＵＰ方向（すなわち、Ｖ＊＿Ｘ＞Ｖｚ＿Ｘ）の場合、Ｓ１０へ移行する。

Ｓ６において、Ｘ相のＤＯＷＮ禁止用のカウンタＣ＿Ｘｄが０か否かを判定する。Ｘ相のＤＯＷＮ禁止用のカウンタＣ＿Ｘｄが０の場合はＳ７へ移行し、０でない場合はＳ８へ移行する。Ｓ７では、Ｘ相の出力電圧レベルＶ＿ＸをＸ相の前回出力電圧レベルＶｚ＿Ｘから１レベル下げた値（Ｖ＿Ｘ＝Ｖｚ＿Ｘ−１）とする。また、Ｘ相のカウンタＣはＤＯＷＮ禁止に設定し、Ｘ相以外のカウンタＣはＵＰ禁止に設定する。Ｓ８では、Ｘ相のＤＯＷＮ禁止用のカウンタＣ＿Ｘｄが設定されているため、Ｘ相の出力電圧レベルＶ＿ＸをＸ相の前回出力電圧レベルＶｚ＿Ｘと同じ値とする（Ｖ＿Ｘ＝Ｖｚ＿Ｘ）。

Ｓ９では、Ｘ相の電圧レベル指令Ｖ＊＿ＸがＸ相の前回出力電圧レベルＶｚ＿Ｘと同じ値であるため、Ｘ相の出力電圧レベルＶ＿ＸをＸ相の電圧レベル指令Ｖ＊＿Ｘと同じ値とする（Ｖ＿Ｘ＝Ｖ＊＿Ｘ）。

Ｓ１０において、Ｘ相のＵＰ禁止用のカウンタＣ＿Ｘｕが０か否かを判定する。Ｘ相のＵＰ禁止用のカウンタＣ＿Ｘｕが０でない場合はＳ１１へ移行し、０の場合はＳ１２へ移行する。Ｓ１１では、Ｘ相のＵＰ禁止用のカウンタＣ＿Ｘｕが設定されているため、Ｘ相の出力電圧レベルＶ＿ＸをＸ相の前回出力電圧レベルＶｚ＿Ｘと同じ値とする（Ｖ＿Ｘ＝Ｖｚ＿Ｘ）。Ｓ１２では、Ｘ相の出力電圧レベルＶ＿ＸをＸ相の前回出力電圧レベルＶｚ＿Ｘから１レベル上げた値（Ｖｚ＿Ｘ＋１）とする。また、Ｘ相のカウンタＣはＵＰ禁止に設定し、Ｘ相以外のカウンタＣはＤＯＷＮ禁止に設定する。

Ｓ１３では、全相判定および処理したか否かを判定し、全相判定および処理した場合はＳ１４へ移行し、全相判定および処理していない場合は、Ｓ４へ戻る。Ｓ１４では、出力電圧レベルＶ（各相のＶ＿Ｕ，Ｖ＿Ｖ，Ｖ＿Ｗの集合）、および、カウンタＣを出力し、今回の制御周期での処理を終了する。

すなわち、レベルスキップ確認・防止部６は、ある相の出力電圧レベルがＵＰしたとき、その相の出力電圧レベルがＵＰすることを所定時間禁止するカウンタを設定し、その他の相は出力電圧レベルがＤＯＷＮすることを所定時間禁止するカウンタを設定する。また、ある相の出力電圧レベルがＤＯＷＮしたとき、その相の出力電圧レベルがＤＯＷＮすることを所定時間禁止するカウンタを設定し、その他の相は出力電圧レベルがＵＰすることを所定時間禁止するカウンタを設定する。

カウンタ設定の際の代入値をｗａｉｔｃｙｃｌｅとする。ｗａｉｔｃｙｃｌｅの値はレベルスキップ防止制御の制御周期Ｔｃ，及び、１段変化した後に必要な最小時間余裕（レベルスキップとして扱われない最短のバッファ期間）ｔｂを用いて、以下の（１）式となるように整数値で定められる。

最小時間余裕ｔｂについては、電圧変化率が各適用対象の基準（規格）より抑えられるよう設計することになるが、大まかな目安としては短絡を防ぐためのスイッチングバッファ（デッドタイム）の設定値より数μｓ大きい値に設定する。

カウンタＣは０かどうかで該当スイッチングが許容されるかどうかを判断する。０であれば許容し、０以外なら禁止する。また、各相においてＵＰ禁止用とＤＯＷＮ禁止用で２種類のカウンタが必要となる。つまり、三相の場合は計６個のカウンタを用いることになる。

レベルスキップをもたらす複数相同時スイッチングが生じた際、ループ中のカウンタＣの更新によりレベルスキップは防ぐことができるが、前回出力電圧レベルにホールドされるのは図３のループ部分において、より後に検討された相である。

ここで、各相の指令情報を記録しておき、Ｓ４においてループの演算順を古いスイッチングが優先されるよう入れ替えてもよい。古いスイッチングを優先させる以外にも、出力位相情報からループの検討順を入れ替えるなどすれば三相の平衡性を保ちやすいと考えられる。例えば、Ｕ相位相θｕについて、０°＜θｕ≦１２０°でＵ→Ｖ→Ｗ，１２０°＜θｕ≦２４０°でＶ→Ｗ→Ｕ，２４０°＜θｕ≦３６０°でＷ→Ｕ→Ｖの順でループ演算する。

基本的な波形でフローチャートの動作を確認する。図４に三相でのフローチャート動作例（概念図）を示す。以下に動作を解説するが、この内容を図５にも示す。

図４，図５には、電圧レベル指令Ｖ＊，出力電圧レベルＶ，カウンタＣの値を示している。まず、スイッチングが長く行われず、カウンタＣ＿Ｕｕ，Ｃ＿Ｕｄ，Ｃ＿Ｖｕ，Ｃ＿Ｖｄ，Ｃ＿Ｗｕ，Ｃ＿Ｗｄが全て０（全てのスイッチングが許可）の状態から始まっている。そのため、Ｕ相の電圧レベル指令Ｖ＊＿ＵがＵＰしたとき、そのスイッチングは許容されている。

そして、自相であるＵ相はＵＰ禁止用のカウンタＣ＿Ｕｕが設定され、他相であるＶ相，Ｗ相のＤＯＷＮ禁止用のカウンタＣ＿Ｖｄ，Ｃ＿Ｗｄが設定される。その後、Ｖ相の電圧レベル指令Ｖ＊＿ＶがＤＯＷＮするが、カウンタＣ＿ＶｄがＶ相のＤＯＷＮを禁止しているためスイッチングは許されず、カウンタＣ＿Ｖｄが０になって初めてＶ相の出力電圧レベルＶ＿ＶがＤＯＷＮ方向にスイッチングする。

このとき、Ｖ相のＤＯＷＮ禁止用のカウンタＣ＿Ｖｄが設定され、Ｕ相，Ｗ相のＵＰ禁止用のカウンタＣ＿Ｕｕ，Ｃ＿Ｗｕが設定される。これで、Ｕ相ＵＰとＶ相ＤＯＷＮによる線間電圧レベルＶ＿ＵＶのレベルスキップを抑制できたことになる。

以上より、図３のフローチャートに基づく電圧レベル決定による線間電圧のレベルスキップ抑制を確認できた。

次に、図６，図７，図８に基づいて、複数スイッチングが密集している場合を確認する。Ｕ相，Ｖ相の二相の動きについて以下に示す。ＵＰ／ＤＯＷＮ，二相の対称性を考慮して等価な組み合わせは省略した。

図６，図７，図８では、Ｗ相の電圧の代わりにＵＶの線間電圧レベル指令Ｖ＊＿ＵＶ，線間電圧レベルＶ＿ＵＶを示したが、これは理解しやすさのためにＵ相，Ｖ相の出力電圧レベルから算出したものであり、実際にはＵＶの線間電圧レベル指令Ｖ＊＿ＵＶ，線間電圧レベルＶ＿ＵＶが直接的に入力，出力されるわけではない。

図６，図７，図８では相の考慮順，つまり逆方向同時スイッチング時の優先度をＵ→Ｖとしていることに注意されたい（実際は任意の優先度とできる）。

図６，図７，図８からわかるように、２〜３スイッチングの密集時にて相電圧，線間電圧のレベルスキップは抑制できている。フローチャート機能の強調のために、一部の波形では動作パターンの誤答を点線で示し，×印を示した。フローチャートが正常に機能すれば点線の波形にはならず、実線で出力される。

４つ以上のスイッチングが密集している場合を考える。図６，図７，図８からも分かるように、（Ｕ相，Ｖ相の２相構成において）スイッチングを１回行ってから禁止期間中に許容されるスイッチングは自相の逆方向スイッチングか他相の同方向スイッチングの１回のみである。

２回目を行うと、１回目のスイッチングによる禁止期間が続く間はすべてのスイッチングが禁止され、後のスイッチングがいくつあろうとも禁止期間終了時刻に移動される、もしくは消失する。

また、レベルスキップを防止した結果、後のスイッチングに近づき、レベルスキップの問題が新たに生じることがある。この場合も、禁止期間終了地点にスイッチングが移動したと仮定すれば、図６，図７，図８の波形で説明できる。

つまり、４つ以上のスイッチング密集時も図６，図７，図８の検討の延長にすぎず、相電圧，線間電圧のレベルスキップは確実に防止される。

次に、多レベルを持つインバータの場合を検討する。多レベルであるという事実が影響するのは禁止期間中に多レベルスキップがおこるときだが、その場合も、図３のフローチャートでは１レベルずつの変化だけが許容されるため、多レベルのインバータにおいてもレベルスキップは防止できる。

次に、３相以上の場合を検討する。レベルスキップ防止制御のカウンタ設定にて、基準が自相か他相かであったことを考えると、３相でも常に全ての相、線間レベルスキップが管理されていることがわかる。また、多相の同時スイッチングについては、図３のフローチャートに示す通り、ループ中のカウンタ更新により、レベルスキップは防止される。

レベルスキップ防止制御は４相以上の任意の相数で適用可能であるが、図３のフローチャートがそのまま適用可能なのは、ある相に対してほかの全ての相との線間電圧が存在する場合である（スター結線状の配線）。例えば、４相で□型に結線されている場合は対角線上の相とは線間電圧が存在しないため、必要な相のみカウンタを設定するよう留意する。

次に、ゲート信号生成部９について検討する。ゲート信号生成部９では出力電圧レベルＶを出力するためのゲート信号を生成する。これは適用するインバータ４の回路構成に応じて定める。

一般に素子負荷を分散させることが求められるが、この点はＰＷＭでのスイッチング順等を参考に定めればよい。複雑な場合、テーブル化しておく方式も考えられる。ただし、単相インバータをＵ，Ｖ，Ｗの各相に多直列接続した直列多重インバータなどでは、各相電圧と単相インバータへの割り振り次第で、デッドタイムに起因する極小パルスが生じる。この極小パルスはレベルスキップ確認・防止部６で管理できず、レベルスキップの原因となる恐れがあるため、これを起こさないよう注意して定める。

以上示したように、本実施形態１によれば、特定のスイッチングに対して禁止期間を設ける制御を行うことにより、任意の相数，任意のレベル数のインバータシステムにおいて、相電圧（対地電圧）のレベルスキップを抑制し、線間電圧のレベルスキップを抑制することが可能となる。

また、特許文献１と比較して、相電圧を考慮している、適用対象が直列多重インバータに限定されない、という利点を有する。

［実施形態２］
実施形態１では相電圧、および、線間電圧のレベルスキップを防止する制御を検討した。しかし、相電圧については上位制御部１で電圧指令Ｖｒｅｆを生成する際の電圧変化率制限など、別の方法によっても簡易に抑制できる。また、相電圧（対地電圧）と線間電圧で電圧変化率の基準値が違い、相電圧の２レベルスキップが許容されている場合もある。そのため、本実施形態２では相電圧を考慮せず、線間電圧のレベルスキップのみを防止する制御を検討する。

本実施形態２は、フローチャート以外の部分については実施形態１と同じものを用いる。よって、システム構成は図１，２と同様である。

図９に本実施形態２のレベルスキップ確認・防止部６のフローチャートを示す。構成上の解説は図３に等しい。図３との変更点はカウンタに関する部分（Ｓ３ａ、Ｓ６ａ、Ｓ７ａ、Ｓ１０ａ、Ｓ１２ａ）となる。

本実施形態２のフローチャートの考え方を説明する。実施形態１に対して（２−２−２）項が追加されている。
（１）レベル変化がなければ指令の通りに出力する（同じ値のため前回出力電圧レベルを出力してもよい）。
（２）レベル変化していればレベルスキップを確認する。
（２−１）レベルスキップしていれば前回出力をホールドする。
（２−２）レベルスキップしていなければレベルを１段変化させ、カウンタを設定する。
（２−２−１）カウンタを設置する際、自相は同方向，他相は逆方向の変化を禁止する。
（２−２−２）カウンタはスイッチングのたびに逐次更新する。

以上の考え方により、線間電圧のレベルスキップが防止される。以下、図９のフローチャートに基づいて、本実施形態２におけるレベルスキップ確認・防止部６の処理を説明する。なお、ここでは、図３と異なる箇所のみを説明し、同様の箇所についてはその説明を省略する。本実施形態２では、カウンタはＵＰ禁止用及びＤＯＷＮ禁止用で共通とする。

Ｓ３ａでは、カウンタＣの各値が０より大きければデクリメントし、０より小さければインクリメントする。

Ｓ６ａでは、Ｘ相のカウンタＣ＿Ｘが０以上（Ｃ＿Ｘ≧０）か否かを判定する。Ｘ相のカウンタＣ＿Ｘが０以上の場合はＳ７ａへ移行し、０よりも小さい場合はＳ８へ移行する。Ｓ７ａでは、Ｘ相の出力電圧レベルＶ＿ＸをＸ相の前回出力電圧レベルＶｚ＿Ｘから１レベル下げた値（Ｖｚ＿Ｘ−１）とする。また、Ｘ相のカウンタＣは負のカウンタを設定し、Ｘ相以外のカウンタＣは正のカウンタを設定する。

Ｓ１０ａでは、Ｘ相のカウンタＣ＿Ｘが０以下（Ｃ＿Ｘ≦０）か否かを判定する。Ｘ相のカウンタＣ＿Ｘが０より大きい場合はＳ１１へ移行し、０以下の場合はＳ１２ａへ移行する。Ｓ１２ａでは、Ｘ相の出力電圧レベルＶ＿ＸをＸ相の前回出力電圧レベルＶｚ＿Ｘから１レベル上げた値（Ｖｚ＿Ｘ＋１）とする。また、Ｘ相のカウンタＣは正のカウンタを設定し、Ｘ相以外のカウンタＣは負のカウンタを設定する。

カウンタの変更点について述べる。カウンタＣにはＵＰ禁止の際はｗａｉｔｃｙｃｌｅを、ＤＯＷＮ禁止の際は−ｗａｉｔｃｙｃｌｅを代入し、カウント演算は０に近づく方向へのデクリメントかインクリメントにより行うものとする。

例えば、Ｘ相において、カウンタＣ＿Ｘが０のときはＵＰ／ＤＯＷＮがともに許可，０より大きければＵＰ禁止，０未満ならばＤＯＷＮ禁止として判断する。

さらに、レジスタ数を半分（各相１つ）に削減し、スイッチングのたびにカウンタを更新する構成にしたことで、実施形態１の不必要なスイッチング禁止期間を減少できる。

カウンタの設定について、上記では線間電圧のみの考慮と述べたが、図９のフローチャートでは自相に同方向スイッチングの禁止カウンタを設定している。これは、相電圧のレベルスキップ起因の線間電圧レベルスキップを防止するためである。ただし、後述のように線間電圧のレベルスキップは防止できても相電圧がレベルスキップする場合があるため、注意されたい。

特徴的な動作について以下に例を示す。図１０には図９のフローチャートによる動作を示す。図１０の（ｕ）は実施形態１における図４に、（ｖ）は実施形態１における図７（ｍ）に、（ｗ）は実施形態１における図７（ｑ）に相当する。

図１０の（ｕ）は基本的なレベルスキップ抑制を示しており、始めのＵ相ＵＰにより、Ｖ相ＤＯＷＮが禁止され、禁止期間が終わったところでＶ相がＤＯＷＮしている。出力電圧レベルＶは実施形態１と同じであるが、カウンタの数が減り、上下方向でＵＰ／ＤＯＷＮの禁止を行っていることがわかる。

図１０の（ｖ）は実施形態１では相電圧のレベルスキップがない波形であったが、本実施形態２においては相電圧がレベルスキップする場合である。本実施形態２ではカウンタを逐次更新するため、線間電圧のレベルスキップは防げても相電圧のレベルスキップが防げない場合が存在する。

図１０の（ｗ）は実施形態１にて不必要な禁止期間を設けてしまう場合だが、本実施形態２ではそれが起こらない場合である。これもカウンタの逐次更新に起因しており、本実施形態２では線間電圧のレベルスキップしていない場合、極小パルスの影響を受けなくなる。

以上のように、本実施形態２では線間電圧に関してはレベルスキップを防止でき、実施形態１で生じたような不必要な禁止期間による電圧誤差の問題が解決できる。

多レベルを持つインバータシステムについては、１段ずつレベル変化させるという特徴から、実施形態１と同様に適用可能であることがわかる。

三相以上の場合を考える。一見、逐次更新するカウンタによりいくつか線間電圧が管理できなくなることが懸念される。そこで、ある１つの相でスイッチングで生じた禁止期間中に別の相が許容されている方向のスイッチングを行った場合を考える。

ある１つの相のスイッチングで生じた禁止期間中に別の相で許容されるのは必ず同方向スイッチングであるため、今スイッチングを行った２つの相以外の相はカウンタの正負が変わらない（禁止方向が変わらない）。つまり、ある１つのスイッチングの禁止期間中には、上書きによって禁止される方向が変わることはない。したがって、上書き前に注目していた線間電圧でレベルスキップを起こすことはないので、多相にも適用可能である。

以上示したように、本実施形態２によれば、特定のスイッチングに対して禁止期間を設ける制御を行うことで、任意の相数，任意のレベル数のインバータシステムにおいて、線間電圧のレベルスキップを防止し、実施形態１より電圧誤差の発生要因が少ない制御を行うことが可能となる。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

１…上位制御部
２…パルス変調部
３…レベルスキップ防止制御部
４…インバータ
５…負荷
６…レベルスキップ確認・防止部
７…第１遅延部
８…第２遅延部
９…ゲート信号生成部
Ｖｒｅｆ…電圧指令
Ｖ＊…電圧レベル指令
Ｖ…出力電圧レベル
Ｖｚ…前回出力電圧レベル
Ｃ…カウンタ
Ｃｚ…前回カウンタ
Ｔｃ…制御周期
ｔｂ…最小時間余裕

Claims (5)

1. レベルスキップ防止制御部において、電圧レベル指令に基づいてゲート信号を出力し、前記ゲート信号によりインバータを駆動するインバータシステムであって、
   前記レベルスキップ防止制御部は、
   ある相の出力電圧レベルがＵＰしたとき、その相の前記出力電圧レベルがＵＰすることを所定時間禁止するカウンタを設定し、その他の相は前記出力電圧レベルがＤＯＷＮすることを所定時間禁止するカウンタを設定し、
   ある相の前記出力電圧レベルがＤＯＷＮしたとき、その相の前記出力電圧レベルがＤＯＷＮすることを所定時間禁止するカウンタを設定し、その他の相は前記出力電圧レベルがＵＰすることを所定時間禁止するカウンタを設定することを特徴とするインバータシステム。
2. 前記レベルスキップ防止制御部は、
   前記電圧レベル指令と前回出力電圧レベルと前回カウンタに基づいて、前記出力電圧レベルと前記カウンタを出力するレベルスキップ確認・防止部と、
   前記カウンタを１制御周期遅延させ、前記前回カウンタとして出力する第１遅延部と、
   前記出力電圧レベルを１制御周期遅延させ、前記前回出力電圧レベルとして出力する第２遅延部と、
   前記出力電圧レベルに基づいて、前記ゲート信号を出力するゲート信号生成部と、
   を備えたことを特徴とする請求項１記載のインバータシステム。
3. 前記レベルスキップ確認・防止部は、各相において、
   前記カウンタはＵＰ禁止用，ＤＯＷＮ禁止用で別々のカウンタとし、１制御周期毎に、ＵＰ禁止用の前記カウンタ、および、ＤＯＷＮ禁止用の前記カウンタをデクリメントし、
   前記電圧レベル指令と前記前回出力電圧レベルを比較し、
   前記電圧レベル指令が前記前回出力電圧レベルよりも低い場合は、ＤＯＷＮ禁止用の前記カウンタが０か否かを確認し、ＤＯＷＮ禁止用の前記カウンタが０の場合は、その相の前記出力電圧レベルを前記前回出力電圧レベルよりも１レベル下げてＤＯＷＮ禁止用の前記カウンタを設定し、他の相はＵＰ禁止用の前記カウンタを設定し、ＤＯＷＮ禁止用の前記カウンタが０以外の場合は、前記出力電圧レベルを前記前回出力電圧レベルと同じ値とし、
   前記電圧レベル指令が前記前回出力電圧レベルと等しい場合は、前記出力電圧レベルを前記電圧レベル指令と同じ値とし、
   前記電圧レベル指令が前記前回出力電圧レベルよりも高い場合は、ＵＰ禁止用の前記カウンタが０か否かを確認し、ＵＰ禁止用の前記カウンタが０の場合は、その相の前記出力電圧レベルを前記前回出力電圧レベルよりも１レベル上げてＵＰ禁止用の前記カウンタを設定し、他の相はＤＯＷＮ禁止用の前記カウンタを設定し、ＵＰ禁止用の前記カウンタが０以外の場合は、前記出力電圧レベルを前記前回出力電圧レベルと同じ値とすることを特徴とする請求項２記載のインバータシステム。
4. 前記レベルスキップ確認・防止部は、各相において、
   前記カウンタはＵＰ禁止用およびＤＯＷＮ禁止用で共通とし、１制御周期毎に、前記カウンタが０よりも大きければデクリメントし、前記カウンタが０よりも小さければインクリメントし、
   前記電圧レベル指令と前記前回出力電圧レベルを比較し、
   前記電圧レベル指令が前記前回出力電圧レベルよりも低い場合は、前記カウンタが０以上か否かを確認し、前記カウンタが０以上の場合は、その相の前記出力電圧レベルを前記前回出力電圧レベルよりも１レベル下げて負のカウンタを設定し、他の相は正のカウンタを設定し、前記カウンタが０未満の場合は、前記出力電圧レベルを前記前回出力電圧レベルと同じ値とし、
   前記電圧レベル指令が前記前回出力電圧レベルと等しい場合は、前記出力電圧レベルを前記電圧レベル指令と同じ値とし、
   前記電圧レベル指令が前記前回出力電圧レベルよりも高い場合は、前記カウンタが０以下か否かを確認し、前記カウンタが０以下の場合は、その相の前記出力電圧レベルを前記前回出力電圧レベルよりも１レベル上げて正のカウンタを設定し、他の相は負のカウンタを設定し、前記カウンタが０よりも大きい場合は、前記出力電圧レベルを前記前回出力電圧レベルと同じ値とすることを特徴とする請求項２記載のインバータシステム。
5. レベルスキップ防止制御部において、電圧レベル指令に基づいてゲート信号を出力し、前記ゲート信号によりインバータを駆動するインバータシステムの制御方法であって、
   前記レベルスキップ防止制御部において、
   ある相の出力電圧レベルがＵＰしたとき、その相の前記出力電圧レベルがＵＰすることを所定時間禁止するカウンタを設定し、その他の相は前記出力電圧レベルがＤＯＷＮすることを所定時間禁止するカウンタを設定し、
   ある相の前記出力電圧レベルがＤＯＷＮしたとき、その相の前記出力電圧レベルがＤＯＷＮすることを所定時間禁止するカウンタを設定し、その他の相は前記出力電圧レベルがＵＰすることを所定時間禁止するカウンタを設定することを特徴とするインバータシステムの制御方法。

Images