JP2020191344A - 配線基板および実装方法 - Google Patents

配線基板および実装方法 Download PDF

Info

Publication number
JP2020191344A
JP2020191344A JP2019094937A JP2019094937A JP2020191344A JP 2020191344 A JP2020191344 A JP 2020191344A JP 2019094937 A JP2019094937 A JP 2019094937A JP 2019094937 A JP2019094937 A JP 2019094937A JP 2020191344 A JP2020191344 A JP 2020191344A
Authority
JP
Japan
Prior art keywords
hole
electronic component
wiring board
diameter
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019094937A
Other languages
English (en)
Inventor
良尚 松岡
Yoshihisa Matsuoka
良尚 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2019094937A priority Critical patent/JP2020191344A/ja
Publication of JP2020191344A publication Critical patent/JP2020191344A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】設計の自由度と信頼性を維持しつつ、電子部品を配線基板に高密度で実装することができる配線基板を提供する。【解決手段】配線基板を、基板1と、穴2と、電子部品3と、第1の導電部4と、第2の導電部5を備える構成とする。基板1は、配線層と、絶縁層が積層されている。穴2は、基板1を貫通し、基板1の第1の面の開口部の第1の径が第2の面の開口部の第2の径よりも大きい。電子部品3は、穴2の内部に挿入され、第1の面側に第1の電極を有し、第2の面側に第2の電極を有する。第1の導電部4は、電子部品3よりも第1の面側の穴2の側壁と電子部品3の第1の電極が形成された面全体に形成され、第1の電極と第1の面上の配線を接続している。第2の導電部5は、電子部品3よりも第2の面側の穴2の側壁と電子部品3の第2の電極が形成された面に形成され、第2の電極と第2の面上の配線を接続している。【選択図】 図1

Description

本発明は、電子装置に用いられる配線基板に関するものであり、特に、配線基板への電子部品の実装技術に関するものである。
電子装置の小型化、高性能化とともに、電子装置に用いられる基板の高密度化と、伝送する信号の高速化が進み、高い信頼性も求められるようになっている。また、信号の伝送速度の向上に伴い、信号配線上に信号のチャネルごとにコンデンサを実装する構造が用いられることがある。表面にコンデンサ等の電子部品を実装すると、電子部品を接続するパッドを基板表面に配置する必要がある。
パッドに電子部品を接続する構成とした場合に、パッドを形成した層に隣接する層に電源層やGND層が存在すると、パッドの導電部と電源層やGND層に間に生じる寄生容量が信号の遅延の要因になり得る。そのような場合には、寄生容量を低減するため、パッドに隣接する部分の電源層やGND層をパッドの形状に合わせてくり抜くような構造が用いられる。しかし、電源線やGND線をパッドの形状に合わせてくり抜く場合には、パッドに隣接する部分に電源層やGND層の配線パターンを配置できないため、配線設計に制約が生じ得る。そのため、必要な電子部品を基板に実装する際に、基板表面に実装されている部品数を抑制できることが望ましい。そのような、基板表面に実装されている部品数を抑制する技術としては、例えば、特許文献1のような技術が開示されている。
特許文献1の配線基板は、スルーホールの側壁に開けられた2個のざぐり穴に電極が挿入されたコンデンサを有している。特許文献1のコンデンサの電極は、めっき処理によって形成された導電部を介して基板表面の配線層と接続されている。特許文献1の配線基板では、コンデンサは、基板の平面方向に平行に2個の電極が位置するように、スルーホール内に実装されている。特許文献1は、そのようにスルーホール内に電子部品を実装することで、基板表面に実装させる電子部品の数を抑制し、実装密度を向上することができるとしている。
特開2001−298273号公報
しかしながら、特許文献1の技術は、次のような点で十分ではない。特許文献1の配線基板は、スルーホール内に基板の平面に平行な方向に電極が並ぶように電子部品を有している。特許文献1では、スルーホールの側壁のフラッシュめっきを施したざぐり穴に、電子部品が挿入され、めっき処理によってざぐり穴に形成される導電部とコンデンサの電極が接続されている。その際に、特許文献1では、電子部品は、良好な接続状態を保つため、フラッシュめっきが部分的に削りとられるくらいまでざぐり穴に押し込まれる。そのため、特許文献1の技術では、電子部品を押し込む際に電子部品に力がかかり、電子部品に不良が生じる恐れがある。また、電子部品の電極とフラッシュめっき上にめっき処理を施す際に、接点の被覆が不十分となり接続不良や信頼性の低下が生じ得る。そのため、特許文献1の技術は、設計の自由度や信頼性を維持しつつ、電子部品を配線基板に高密度で実装する技術としては十分ではない。
本発明は、上記の課題を解決するため、設計の自由度や信頼性を維持しつつ、電子部品を配線基板に高密度で実装することができる配線基板を提供することを目的としている。
上記の課題を解決するため、本発明の配線基板は、基板と、穴と、電子部品と、第1の導電部と、第2の導電部を備えている。基板は、配線層と、絶縁層が積層されている。穴は、基板を貫通し、基板の第1の面の開口部の第1の径が第2の面の開口部の第2の径よりも大きい。電子部品は、穴の内部に挿入され、第1の面側に第1の電極を有し、第2の面側に第2の電極を有する。第1の導電部は、電子部品よりも第1の面側の穴の側壁と電子部品の第1の電極が形成された面全体に形成され、第1の電極と第1の面上の配線とを電気的に接続している。第2の導電部は、電子部品よりも第2の面側の穴の側壁と電子部品の第2の電極が形成された面全体に形成され、第2の電極と第2の面上の配線とを電気的に接続している。
本発明の配線基板の製造方法は、配線層と、絶縁層が積層された基板に、基板の第1の面から第2の面に向かって、第1の面の開口部の第1の径が第2の面の開口部の第2の径よりも大きい穴を形成する。本発明の配線基板の製造方法は、第1の面側に第1の電極を有し、第2の面側に第2の電極を有する電子部品を、第1の面の第1の開口部から穴の内部に挿入する。本発明の配線基板の製造方法は、電子部品よりも第1の面側の穴の側壁と電子部品の第1の電極が形成された面全体に、第1の電極と第1の面上の配線とを電気的に接続している第1の導電部を形成する。本発明の配線基板の製造方法は、電子部品よりも第2の面側の穴の側壁と電子部品の第2の電極が形成された面全体に、第2の電極と第2の面上の配線とを電気的に接続している第2の導電部を形成する。
本発明によると、設計の自由度や信頼性を維持しつつ、電子部品を配線基板に高密度で実装することができる。
本発明の第1の実施形態の構成の概要を示す図である。 本発明の第2の実施形態の構成の概要を示す図である。 本発明の第2の実施形態の配線基板の途中工程における構造を示す図である。 本発明の第2の実施形態の配線基板の途中工程における構造を示す図である。 本発明の第2の実施形態の配線基板の途中工程における構造を示す図である。 本発明の第2の実施形態の配線基板の途中工程における構造を示す図である。 本発明の第2の実施形態の配線基板に半導体装置を実装した例を示す図である。 本発明と対比した構成の配線基板に半導体装置を実装した例を示す図である。 本発明の第3の実施形態の構成の概要を示す図である。 本発明の第3の実施形態の配線基板の途中工程における構造を示す図である。 本発明の第3の実施形態の配線基板本発明の第3の実施形態の配線基板の途中工程における構造を示す図である。
(第1の実施形態)
本発明の第1の実施形態について図を参照して詳細に説明する。図1は、本実施形態の配線基板の構成の概要を示したものである。本実施形態の配線基板は、基板1と、穴2と、電子部品3と、第1の導電部4と、第2の導電部5を備えている。
基板1は、配線層と、絶縁層が積層されている。穴2は、基板1を貫通し、基板1の第1の面の開口部の第1の径が第2の面の開口部の第2の径よりも大きい。電子部品3は、穴2の内部に挿入され、第1の面側に第1の電極を有し、第2の面側に第2の電極を有する。第1の導電部4は、電子部品3よりも第1の面側の穴2の側壁と電子部品3の第1の電極が形成された面全体に形成され、第1の電極と第1の面上の配線とを電気的に接続している。第2の導電部5は、電子部品3よりも第2の面側の穴2の側壁と電子部品3の第2の電極が形成された面に形成され、第2の電極と第2の面上の配線とを電気的に接続している。
本実施形態の配線基板は、電子部品3を穴2の内部に有し、第1の面側の穴2の側壁と第1の電極が形成された面全体に形成された第1の導電部と、第2の面側の穴2の側壁と第2の電極が形成された面に形成された第2の導電部で電子部品3を固定している。本発明の配線基板は、穴2の内部に電子部品3を導電部で固定して実装することで、電子部品3を実装する際にパッドが不要となるため設計の自由度と信頼性を確保することができる。そのため、本実施形態の配線基板を用いることで設計の自由度や信頼性を維持しつつ、電子部品を配線基板に高密度で実装することができる。
(第2の実施形態)
本発明の第2の実施形態について図を参照して詳細に説明する。図2は、本実施形態の配線基板の構成の概要を示したものである。本実施形態の配線基板は、スルーホール中にコンデンサが実装されているプリント基板である。
本実施形態の配線基板は、コア層11と、プリプレグ層12と、配線層13が繰り返し積層された多層構造を有する。また、本実施形態の配線基板は、スルーホール21と、コンデンサ22と、導電部23と、段差部24をさらに備えている。
コア層11は、剛性を有する絶縁材料を用いて形成され、配線基板の基材としての機能を有する。プリプレグ層12は、プリプレグ材を用いて形成され、配線層13の絶縁層としての機能と、コア層11を接続する機能を有する。配線層13は、信号配線、電源線およびGND線がそれぞれ形成された層である。
スルーホール21は、配線基板を貫通する穴の側壁に導電部23を有する貫通ビアとして形成されている。スルーホール21中には、コンデンサ22が挿入されている。スルーホール21は、金属等の導電材を用いて側壁に形成された導電部23によってコンデンサ22の電極と配線基板表面の配線を電気的に接続している。また、スルーホール21のように内部にコンデンサ22が実装されているスルーホールの他に、内部に電子部品が実装されていないスルーホールや各層間を接続するビアが形成されていてもよい。
本実施形態のスルーホール21は、基板平面に対して垂直方向から見た際に円状の形状を有している。スルーホール21は、直径が第1の径の部分と、第1の径よりも直径が小さい第2の径の部分を有している。図2におけるスルーホール21の直径は、段差部24よりも上方が第1の径、段差部24よりも下方が第2の径となっている。すなわち、本実施形態のスルーホール21は、2段階の大きさの径の穴として形成されている。また、以下の説明では、図2の上側、すなわち、第1の径の開口部を有する側の面を配線基板の上面、図2の下側、すなわち、第2の径の開口部を有する側の面を配線基板の下面とよぶ。
コンデンサ22は、チップコンデンサが用いられている。本実施形態のコンデンサ22は、スルーホール21に挿入された際に配線基板の上面側を向く面と下面側を向く面にそれぞれ電極を有する。
導電部23は、コンデンサ22の電極が形成された面の表面と、スルーホール21の壁面に形成されている。本実施形態の導電部23は、銅を用いてめっき法によって形成されている。導電部23は、他の金属または合金を用いて形成されていてもよい。
段差部24は、スルーホール21の配線基板の上面側の開口部から所定の深さの位置に形成され、穴の直径が第1の径から第2の径に切り替わる部分である。段差部24は、配線基板の表面に平行な面として形成されている。段差部24は、コア層11とプリプレグ層12の境界面のコア層11上またはコア層11中に形成することでより安定した構造の段差形状とすることができる。
本実施形態の配線基板において、コンデンサ22が挿入されたスルーホール21を形成する方法について説明する。始めにコア層11と、プリプレグ層12と、配線層13が繰り返し積層され、内部に用途に応じた配線パターンが形成された配線基板が形成される。
配線基板が形成されると、スルーホール21を形成する位置に配線基板に、第2の径に対応するドリルで基板を貫通する穴が形成される。図4は、配線基板を貫通する第2の径の穴を形成した状態を模式的に示した図である。第1の径の穴の開口部が形成される側を基板の上面側とすると、基板の上面側からドリルによる掘削が行われる。第2の径の穴の形成は、基板の下面側から行われてもよい。
第2の径に対応するドリルで基板を貫通する穴が形成されると、第1の径に対応するドリルで上面側から段差部24に相当する位置まで掘削が行われる。第1の径のドリルによる掘削は、第2の径で掘削した穴と中心位置が一致するように行われる。図5は、基板の上面側から所定の深さの位置まで第1の径の穴の掘削が完了し、段差部24が形成された状態を模式的に示した図である。第1の径および第2の径の穴をそれぞれ掘削する際のドリルの径は、掘削後に実際に形成される穴の直径が第1の径および第2の径になるようにそれぞれ選択される。
第1の径に対応するドリルでの掘削が行われると、基板を貫通した穴は、基板の表面から所定の深さまでの間の第1の径の部分と、所定の深さから基板の下面側までの第2の径の部分と2種類の大きさの穴で構成された状態となる。また、穴の直径が第1の径から第2の径に切り替わる位置に段差部24が形成された状態となる。
段差部24が形成されると、配線基板の上面の開口部からコンデンサ22が段差部24の位置に挿入される。コンデンサ22は、例えば、真空ピンセットに吸着された状態で配線基板の上面側から穴に挿入される。コンデンサ22は、真空ピンセットの真空を解除することで段差部24上に載置される。図6は、段差部24上にコンデンサ22が載置された状態を模式的に示した図である。
本実施形態のコンデンサ22は、円柱体の形状を有している。コンデンサ22の外周部の径は、第2の径より大きく、第1の径よりも小さい。そのため、コンデンサ22は、配線基板の上方からスルーホール21内に挿入可能であり、表面から所定の深さの位置である段差部24上に保持される。
コンデンサ22が穴に挿入されると、コンデンサ22の周辺部の絶縁処理が行われる。絶縁処理は、例えば、以下のように行われる。絶縁処理が開始されると、始めに、上面側の穴の開口部から穴の内部にポジ型の感光性ポリイミド樹脂が注入される。ポリイミド樹脂が注入されると、穴の中心部にレーザーが照射される。ポリイミド樹脂のうちレーザーの照射された箇所は、有機溶剤を用いた現像処理によって溶解する状態となる。
レーザーの照射が完了すると、ポストベーク後に中心部、すなわち、レーザーが照射された位置のレジストが有機溶剤を用いた現像処理によって除去される。中心部のレジストが除去されると、加熱によって周辺部のレジストの硬化処理が行われる。周辺部のレジストの硬化が完了すると、コンデンサ22の上面側の電極部が穴の内部に露出し、コンデンサ22の周辺部と穴の側壁との間がポリイミド樹脂で覆われた状態となる。コンデンサ22の周辺部と穴の側壁との間がポリイミド樹脂で覆われた状態となると、めっき処理を施す際に上面側から穴に入ってくるめっきが、下面側に回りこまずにポリイミド樹脂で絶縁された状態となる。
上記の例では、感光性のポリイミド樹脂を用いているが、パターニングが可能で絶縁機能を有する材料であれば、他の材料を用いてもよい。また、コンデンサ22の周辺部の絶縁処理は、下面側の穴の開口部からポジ型の感光性ポリイミド樹脂を注入し、下面側のコンデンサ22の周辺部に絶縁部を形成することで行われてもよい。
コンデンサ22の絶縁処理が完了すると、配線基板の両面にめっき処理が行われる。めっき処理が行われると、コンデンサ22のうち穴の内部に露出していた表面部分、穴の側壁部および配線基板の表面が金属膜で連続的に覆われた状態となる。よって、めっき処理が行われると、コンデンサ22は、穴の段差部24上に固定された状態となる。また、めっき処理が行われると、コンデンサ22の電極は、それぞれ穴の壁面部の導電部23を介して基板表面の金属膜と電気的に接続された状態となる。めっき処理が行われると、コンデンサ22が内部に挿入されたスルーホール21の形成が完了する。
めっき処理が完了すると、配線基板の表面の金属膜のパターニングが行われ、配線基板の表面の回路パターンが形成される。
図7は、表面の回路パターンが形成された本実施形態の配線基板上に半導体装置が実装された例を模式的に示した図である。図7の例では、2個のスルーホールが形成され、左側のスルーホールにコンデンサが実装されている。図7の例では、配線基板上に半導体装置を実装する例を示したが、インタポーザを介して複数の半導体装置が配線基板上に実装される構成としてもよい。
図8は、本実施形態の配線基板と対比した構造の例として、配線基板の下面側にコンデンサが実装された例を模式的に示した図である。図8の配線基板では、2個の半導体装置が配線基板上に実装され、配線基板の上面上の配線、スルーホールおよび配線基板の下面側の配線を介して互いに接続されている。また、図8の配線基板では、コンデンサは、配線基板の下面側の表面上に実装されている。図8のような構成とした場合には、コンデンサを実装する際に用いる端子と、隣接する電源層またはGND層との間の寄生容量が信号の高速伝送に影響を及ぼす可能性がある。そのため、端子の形状に合わせて、電源層またはGND層の導電部にパターンをくり抜く必要がある。一方で、図7に示す本実施形態の配線基板を用いた構造の場合には、スルーホール中にコンデンサが実装されているため、コンデンサを実装するための端子等を必要としない。そのため、電源層またはGND層の導電部が表面に隣接する層に合った場合にも、導電部のパターンをくり抜く必要は無い。そのため、本実施形態の配線基板を用いることで、高密度実装を行う場合にも配線設計の自由度を確保しつつ、信号の高速伝送が可能になる。
本実施形態の配線基板では、2段階の直径の穴として形成されているスルーホール21にコンデンサ22を挿入し、めっき処理を行うことでコンデンサ22が配線基板に実装されている。スルーホール21内にコンデンサ22を実装することで、配線基板の表面にコンデンサ22をスルーホール21内に実装するためのパッドが不要となるため、回路設計の自由度が向上し高密度実装が可能になる。また、コンデンサ22の上面側と下面側がめっき処理によってスルーホール21の側壁に固定されるので、電極上と側壁の導電部23の接続部分を安定的に形成することができる。そのため、本実施形態の配線基板を用いることで、設計の自由度や信頼性を維持しつつ、電子部品を配線基板に高密度で実装することができる。
(第3の実施形態)
本発明の第3の実施形態について図を参照して詳細に説明する。図9は、本実施形態の配線基板の構成の概要を示したものである。本実施形態の配線基板は、第2の実施形態と同様にスルーホール中にコンデンサが実装されている多層基板である。第2の実施形態の配線基板では、スルーホール中の段差上にコンデンサが実装されているが、本実施形態の配線基板は、テーパー形状を有するスルーホール内にコンデンサが実装されていることを特徴とする。
本実施形態の配線基板は、コア層11と、プリプレグ層12と、配線層13が繰り返し積層された多層構造を有する。また、本実施形態の配線基板は、スルーホール31と、コンデンサ32と、導電部33をさらに備えている。また、コンデンサ32は、外周部に絶縁部34をさらに備えている。
本実施形態の配線基板のコア層11、プリプレグ層12および配線層13からなる多層構造および各層の構成は、第2の実施形態と同様である。
スルーホール31は、配線基板を貫通する穴として形成されている。本実施形態の配線基板のスルーホール31は、テーパー形状を有する。本実施形態の配線基板は、基板の上面側に直径が第1の径の円状の開口部を有し、基板の下面側に第1の径よりも直径が小さい第2の径の円状の開口部を有する。すなわち、本実施形態の配線基板は、第1の径の開口部を有する面を上面とした場合に、順テーパー形状を有する。
コンデンサ32は、チップコンデンサが用いられている。本実施形態のコンデンサ32は、スルーホール31に挿入された際に第1の径の開口部側に向く面と第2の径の開口部側に向く面にそれぞれ電極を有する。また、本実施形態のコンデンサ32は、円柱の外周部に絶縁部34を有している。
導電部33は、コンデンサ32の電極が形成された面の表面と、スルーホール31の壁面に形成されている。本実施形態の導電部33は、銅を用いてめっき法によって形成されている。導電部33は、他の金属または合金を用いて形成されていてもよい。
絶縁部34は、コンデンサ32の円柱の外周部に形成されている。本実施形態の絶縁部34は、ポリイミド樹脂を用いて形成されている。絶縁部34は、コンデンサ32の絶縁部34まで含めた径が、スルーホール31の所定の高さの径と合うように厚みが設定される。
本実施形態の配線基板において、コンデンサ32が挿入されたスルーホール31を形成する方法について説明する。始めにコア層11と、プリプレグ層12と、配線層13が繰り返し積層され、内部に用途に応じた配線パターンが形成された配線基板が形成される。また、コンデンサ32の周囲に絶縁部34が形成される。絶縁部34は、例えば、光硬化性のポリイミド樹脂をコンデンサ32の周囲に塗布した後に、光を照射して硬化させることで形成される。絶縁部34は、シート状の絶縁樹脂をコンデンサ32の周囲に巻き付けることで形成されてもよい。
配線基板と絶縁部34が付加されたコンデンサ32が作られると、コンデンサ32の配線基板への実装が行われる。
実装工程では、始めに、ドリルで配線基板を貫通する穴が形成される。配線基板を貫通する穴は、すり鉢状に形成される。図10は、配線基板を貫通する穴が形成された状態を示している。図10に示すように、穴は、配線基板の上面側で直径が大きく、下面側で直径が小さい順テーパー形状となるように形成されている。
配線基板を貫通する穴が形成されると、上面側の開口部から穴に、絶縁部34が付加されたコンデンサ32が挿入される。コンデンサ32は、例えば、真空ピンセットに吸着されて上面の開口部から穴に挿入され、真空の解除で穴の内部に載置される。図11は、穴にコンデンサ32が挿入された状態を示した図である。
穴に挿入されたコンデンサ32は、周囲の絶縁部34を含めた径と穴の径が合う位置に保持される。コンデンサ32が穴の内部に挿入されると、コンデンサ32の周辺部の絶縁処理が行われる。絶縁処理は、第2の実施形態と同様に、上面側の穴の開口部から、ポジ型の感光性ポリイミド樹脂を注入することで行われる。
コンデンサ32に周辺部の絶縁処理が行われると、配線基板の両面にめっき処理が行われる。めっき処理は、例えば、銅を用いて行われる。めっき処理が行われると、コンデンサ32のうち穴の内部に露出していた表面部分、穴の側壁部および配線基板の表面が金属膜で連続的に覆われた状態となる。そのため、めっき処理が行われると、コンデンサ32は、穴の内部に固定された状態となる。
めっき処理が行われると、コンデンサ32の電極は、それぞれ穴の壁面部の導電部33を介して基板表面の金属膜と電気的に接続された状態となる。基板の上面側の導電部と下面側の導電部は、コンデンサ32に付加された絶縁部34によって絶縁されている。めっき処理が完了すると、コンデンサ32が内部に挿入されたスルーホール31の形成が完了する。
めっき処理が完了すると、配線基板の表面の金属膜のパターニングが行われ、配線基板の表面の回路パターンが形成される。表面の回路パターンが形成された配線基板には、第2の実施形態の図7と同様に、半導体装置等の実装が行われる。
本実施形態の配線基板は、すり鉢状の穴に挿入され、穴にとどまった状態でめっき処理によって固定されたコンデンサ32を有している。本実施形態の配線基板は、第2の実施形態の配線基板と同様にスルーホール31内にコンデンサ32が実装されているため、高密度実装を行う場合にも配線設計の自由度を確保することができる。また、本実施形態の配線基板では、絶縁部34の厚みや形状を穴の大きさに合わせて調整することで、異なる形状や大きさのコンデンサを用いることができる。
第2および第3の実施形態の配線基板では、ドリルを用いて配線基板を貫通する穴が形成されているが、穴の形成は、レーザー照射によって行われてもよい。また、ドリルとレーザーの併用によって穴が形成されてもよい。
第2のおよび第3の実施形態では、スルーホール内にコンデンサを実装しているが、コンデンサ以外の電子部品をスルーホール内に実装してもよい。スルーホール内に各電子部品を実装することで、表面に半導体装置等を実装する際の設計の自由度が向上する。
1 基板
2 穴
3 電子部品
4 第1の導電部
5 第2の導電部
11 コア層
12 プリプレグ層
13 配線層
21 スルーホール
22 コンデンサ
23 導電部
24 段差部
31 スルーホール
32 コンデンサ
33 導電部
34 絶縁部

Claims (10)

  1. 配線層と、絶縁層が積層された基板と、
    前記基板を貫通し、前記基板の第1の面の開口部の第1の径が前記第2の面の開口部の第2の径よりも大きい穴と、
    前記穴の内部に挿入され、前記第1の面側に第1の電極を有し、前記第2の面側に第2の電極を有する電子部品と、
    前記電子部品よりも前記第1の面側の前記穴の側壁と、前記電子部品の前記第1の電極側の面全体に形成され、前記第1の電極と前記第1の面上の配線とを電気的に接続している第1の導電部と、
    前記電子部品よりも前記第2の面側の前記穴の側壁と前記電子部品の前記第2の電極側の面に形成され、前記第2の電極と前記第2の面上の配線とを電気的に接続している第2の導電部と
    を備えることを特徴とする配線基板。
  2. 前記穴は、前記第1の面の開口部から所定の位置に前記第1の径から前記第2の径に大きさが切り替わる段差部をさらに備え、
    前記電子部品は、前記第2の電極が前記段差部側に向いた状態で前記段差部上に固定されていることを特徴とする請求項1に記載の配線基板。
  3. 前記穴は、前記第1の面の側から前記第2の面の側に向かって大きさが順に小さくなるテーパー形状を有していることを特徴とする請求項1に記載の配線基板。
  4. 前記電子部品は、周囲に絶縁体で形成された絶縁部をさらに備え、
    前記電子部品は、前記電子部品の前記絶縁部を含む径と前記穴の径が略一致する位置に固定されていることを特徴とする請求項3に記載の配線基板。
  5. 前記第1の導電部と前記第2の導電部の間が前記絶縁部で絶縁されていることを特徴とする請求項4に記載の配線基板。
  6. 配線層と、絶縁層が積層された基板に、
    前記基板の第1の面から第2の面に向かって、前記第1の面の開口部の第1の径が前記第2の面の開口部の第2の径よりも大きい穴を形成し、
    前記1の面側に第1の電極を有し、前記第2の面側に第2の電極を有する電子部品を、前記第1の面の開口部から前記穴の内部に挿入し、
    前記電子部品よりも前記第1の面側の前記穴の側壁と前記電子部品の前記第1の電極が形成された面全体に、前記第1の電極と前記第1の面上の配線とを電気的に接続している第1の導電部を形成し、
    前記電子部品よりも前記第2の面側の前記穴の側壁と前記電子部品の前記第2の電極が形成された面全体に、前記第2の電極と前記第2の面上の配線とを電気的に接続している第2の導電部を形成することを特徴とする配線基板の製造方法。
  7. 前記穴に、前記第1の面の開口部から所定の位置に前記第1の径から前記第2の径に大きさが切り替わる段差部を形成し、
    前記電子部品を、前記第2の電極が前記段差部側に向いた状態で前記段差部上に固定することを特徴とする請求項6に記載の配線基板の製造方法。
  8. 前記穴を前記第2の径に対応する第2のドリルを用いて前記基板を掘削することで形成し、
    前記第1の径に対応する第1のドリルで前記第1の面から所定の位置まで前記基板を掘削して前記段差部を形成することを特徴とする請求項7に記載の配線基板の製造方法。
  9. 前記穴は、前記第1の面の側から前記第2の面の側に向かって大きさが順に小さくなるテーパー形状を有する孔として形成することを特徴とする請求項6に記載の配線基板の製造方法。
  10. 前記電子部品の周囲に絶縁体で形成された絶縁部を形成し、
    前記絶縁部を形成した前記電子部品を前記穴の内部に挿入し、
    前記電子部品の前記絶縁部を含む径と前記穴の径が略一致する位置に前記電子部品を固定することを特徴とする請求項9に記載の配線基板の製造方法。
JP2019094937A 2019-05-21 2019-05-21 配線基板および実装方法 Pending JP2020191344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019094937A JP2020191344A (ja) 2019-05-21 2019-05-21 配線基板および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019094937A JP2020191344A (ja) 2019-05-21 2019-05-21 配線基板および実装方法

Publications (1)

Publication Number Publication Date
JP2020191344A true JP2020191344A (ja) 2020-11-26

Family

ID=73455158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019094937A Pending JP2020191344A (ja) 2019-05-21 2019-05-21 配線基板および実装方法

Country Status (1)

Country Link
JP (1) JP2020191344A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04158594A (ja) * 1990-10-22 1992-06-01 Matsushita Electric Ind Co Ltd 電子回路基板への電子部品の実装方法
JP2001298273A (ja) * 2000-04-17 2001-10-26 Hitachi Ltd 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
JP2008211153A (ja) * 2007-02-28 2008-09-11 Victor Co Of Japan Ltd 電子部品収納基板の製造方法及び電子部品収納基板
JP2010129878A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Engineering Co Ltd 部品内蔵プリント基板
US20130122658A1 (en) * 2011-11-15 2013-05-16 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
JP2018182046A (ja) * 2017-04-12 2018-11-15 日本電気株式会社 配線基板と部品内蔵基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04158594A (ja) * 1990-10-22 1992-06-01 Matsushita Electric Ind Co Ltd 電子回路基板への電子部品の実装方法
JP2001298273A (ja) * 2000-04-17 2001-10-26 Hitachi Ltd 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
JP2008211153A (ja) * 2007-02-28 2008-09-11 Victor Co Of Japan Ltd 電子部品収納基板の製造方法及び電子部品収納基板
JP2010129878A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Engineering Co Ltd 部品内蔵プリント基板
US20130122658A1 (en) * 2011-11-15 2013-05-16 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
JP2018182046A (ja) * 2017-04-12 2018-11-15 日本電気株式会社 配線基板と部品内蔵基板およびその製造方法

Similar Documents

Publication Publication Date Title
JP2017143254A (ja) 積層埋込キャパシタを有する配線基板及びその製造方法
US8618424B2 (en) Multilayer wiring substrate and method of manufacturing the same
US20080277154A1 (en) Process for making stubless printed circuit boards
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
JP7074409B2 (ja) 素子内蔵型印刷回路基板
JP2000261117A (ja) プリント基板上及びキャリヤ上の機械式レーザ構造
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JPH04348595A (ja) 多層印刷回路基板の修復方法
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JPWO2014034443A1 (ja) 配線基板及び配線基板の製造方法
JP2001053188A (ja) 多層配線基板の製造方法
JP2015159153A (ja) 電子部品内蔵多層配線板
KR101811940B1 (ko) 미세 비아가 형성된 다층 회로기판 제조방법
KR20140098675A (ko) 배선 기판 및 그 제조 방법
JP6743287B2 (ja) 配線基板及びその製造方法
JP2001352166A (ja) 配線基板の製造方法
KR20160019297A (ko) 인쇄회로기판 및 그 제조방법
US20160021749A1 (en) Package board, method of manufacturing the same and stack type package using the same
JP2020191344A (ja) 配線基板および実装方法
JP2013229421A (ja) 配線基板
KR20150136914A (ko) 인쇄회로기판의 제조방법
US9775253B2 (en) Insulating film, printed circuit board using the same, and method of manufacturing the printed circuit board
TW201532239A (zh) 嵌入式基板及其製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20211015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231212