JP2020184740A - ドライバ装置 - Google Patents

Abstract

【課題】高い信号完全性を考慮した等化機能を有するドライバ装置の提供。【解決手段】ドライバ装置１００は、Ｔ型コイル回路２１０と複数のドライバ回路システム２３０を含む。複数のドライバ回路システムは、第１及び第２のドライバセット２３０Ａ、２３０Ｂとして平均的に設定される。第１のドライバセットにおける複数のドライバ回路システムは、等化信号の第１部分ビットに基づいて第１のデータ信号と第２のデータ信号の一方を増幅して、Ｔ型コイル回路のノードＮ２に出力する第１の出力信号ｄ１を発生する。第２のドライバセットにおける複数のドライバ回路システムは、等化信号の第２部分ビットに基づいて第１のデータ信号と第２のデータ信号の一方を増幅して、Ｔ型コイル回路のノードＮ１に出力する第２の出力信号を発生する。Ｔ型コイル回路は、更に第１の出力信号と第２の出力信号を第３のデータ信号ｄ２として組み合わせてチャンネルに転送する。【選択図】図２

Description

本発明は、ドライバ装置に関し、特に、信号の等化機能を有するドライバ装置に関する。

データ転送速度の向上につれて、信号完全性（ｓｉｇｎａｌ ｉｎｔｅｇｒｉｔｙ）は現在の応用で考慮すべき要素の１つになった。一般的に、チャンネルは、データ信号の高周波減衰を発生させて、データ信号の信号完全性を低減する。データ信号を転送する前に、一般的にドライバを介して増幅して、その信号完全性を向上する。しかしながら、ドライバとそれに関する他の回路（電圧保護回路、バイアス回路など）による追加負荷が増えて、システムの帯域幅を低減して高速のデータ応用ができなくなる。

上記問題を解決するために、本発明の一態様は、Ｔ型コイル回路と複数のドライバ回路システムを含むドライバ装置を提供する。複数のドライバ回路システムは、第１のドライバセットと第２のドライバセットとして平均的に設定される。前記第１のドライバセットにおける複数の前記ドライバ回路システムは、等化信号の第１部分ビットに基づいて第１のデータ信号と第２のデータ信号の一方を増幅して、前記Ｔ型コイル回路の第１のノードに出力する第１の出力信号を発生する。前記第２のドライバセットにおける複数の前記ドライバ回路システムは、前記等化信号の第２部分ビットに基づいて前記第１のデータ信号と前記第２のデータ信号の一方を増幅して、前記Ｔ型コイル回路の第２のノードに出力する第２の出力信号を発生する。前記Ｔ型コイル回路は、更に前記第１の出力信号と前記第２の出力信号を第３のテータ信号として組み合わせて、前記第３のテータ信号をチャンネルに転送する。そのうち、第１のドライバセットと第２のドライバセットとして平均的に設定されるとは、第１のドライバセットと第２のドライバセットに含まれるドライバ回路システムの数をできる限り同じに設定されることである。

一実施例においては、前記ドライバ回路システムの各々は、マルチプレクサ回路とドライバ回路を含む。前記マルチプレクサ回路は、前記等化信号の対応ビットに基づいて、前記第１のデータ信号と前記第２のデータ信号の一方を選択して、第３の出力信号として出力する。前記ドライバ回路は、前記第３の出力信号を増幅して、前記第１の出力信号又は前記第２の出力信号の一方として出力する。そのうち、第１のドライバセットのドライバ回路システムのドライバ回路は、第１の出力信号を出力して、第２のドライバセットのドライバ回路システムのドライバ回路は、第２の出力信号を出力する。

一実施例においては、前記第１部分ビットは前記等化信号の複数の奇数ビットであり、且つ前記第２部分ビットは前記等化信号の複数の偶数ビットである。

一実施例においては、前記第１部分ビットは前記等化信号の半分のビットであり、且つ前記第２部分ビットは前記等化信号の他の半分のビットである。

一実施例においては、前記第１部分ビットは前記等化信号の複数の重みの大きいビットであり、且つ前記第２部分ビットは前記等化信号の複数の重みの小さいビットである。

一実施例においては、前記第１のドライバセット又は前記第２のドライバセットにおける、前記ドライバ回路システムは、第１のサブセットと第２のサブセットに分けられる。前記第１のサブセットにおける、前記ドライバ回路システムのそれぞれの前記ドライバ回路は、電圧モードドライバ回路である。前記第２のサブセットにおける、前記ドライバ回路システムのそれぞれの前記ドライバ回路は、電流モードドライバ回路である。

一実施例においては、前記ドライバ回路システムのそれぞれの前記ドライバ回路は、電圧モードドライバ回路又は電流モードドライバ回路である。

一実施例においては、前記第２のデータ信号は前記第１のデータ信号の１つ前のデータ信号の反転信号である。

一実施例においては、前記第２のデータ信号は前記第１のデータ信号の前のデータ信号の反転信号又は前記第１のデータ信号の後のデータ信号の反転信号である。

一実施例においては、前記等化信号は、信号の等化機能のレベル調整を設定することに用いられる。

一実施例においては、ドライバ装置は静電気放電保護回路を更に含む。静電気放電保護回路は、前記Ｔ型コイル回路と前記チャンネルに結合される。

一実施例においては、前記Ｔ型コイル回路は、コンデンサと、第１のインダクタと、第２のインダクタを含む。前記コンデンサは、前記第１のノードと前記第２のノードの間に結合される。前記第１のインダクタは、前記第１のノードに結合される。前記第２のインダクタは、前記第２のノードと前記第１のインダクタの間に結合される。

上記を要約すると、本発明の一実施例に提供されるドライバ装置は、Ｔ型コイル回路によって転送帯域幅を改善して、且つ複数のドライバ回路システムを平均的に設定することによって、より高い信号完全性を達成する。

本発明の添付図面についての説明は、下記のように。
本発明の一実施例によるドライバ装置の応用を示す模式図である。 本発明の一実施例によるドライバ装置の回路を示す模式図である。 本発明の一実施例によるドライバ装置の回路を示す模式図である。 本発明の一実施例によるドライバ回路の回路を示す模式図である。 本発明の一実施例によるドライバ回路の回路を示す模式図である。

本文に使用される全部の語彙は、その普通の意味を有する。上記語彙の汎用辞書に述べられる定義について、本明細書の内容にはこの討論に含まれる語彙の使用例は例示に過ぎないので、本発明の範囲と意味を制限しない。同じく、本発明はこの明細書に示される各実施例に制限されない。

本文において、各素子、部材、領域、層及び／又はブロックを記述するために、「第１の」、「第２の」と「第３の」等の語彙を使用することは、理解される。しかしながら、これらの素子、部材、領域、層及び／又はブロックは、これらの術語により制限されない。これらの語彙は、単一の素子、部材、領域、層及び／又はブロックを区別するためのものだけである。そのため、本発明の本意から逸脱せずに、下文における第１の素子、部材、領域、層及び／又はブロックは、第２の素子、部材、領域、層及び／又はブロックと呼ばれてもよい。本文に用いられるように、「及び／又は」という語彙は、列記された関連項目における１つ又は複数の如何なる組み合わせを含む。

本文に用いられる「結合」又は「接続」の何れも、２つ又は複数の素子が互いに直接実体的に又は電気的に接触し、又は互いに間接実体的に又は電気的に接触することを指してもよい。「結合」又は「接続」は、２つ又は複数の素子の互いの操作や動作を更に指してもよい。

本文においては、用語「回路システム（ｃｉｒｃｕｉｔｒｙ）」とは、１つ又は複数の回路（ｃｉｒｃｕｉｔ）が形成する単一システムを意味する。用語「回路」とは、１つ又は複数のトランジスタ及び／又は１つ又は複数の能動素子や受動素子が一定の態様で接続して、信号を処理する物品である。

図１を参照されたい、図１は本発明の一実施例によるドライバ装置１００の応用を示す模式図である。一実施例においては、ドライバ装置１００は、データ転送に応用されてもよい。例えば、ドライバ装置１００は、送信機回路１００Ａと受信機回路１００Ｂの間に結合され、且つチャンネル１００Ｃを介して受信機回路１００Ｂに結合される。一実施例においては、ドライバ装置１００は、転送帯域幅を拡大すること、及び信号の等化（ｅｑｕａｌｉｚａｔｉｏｎ）機能を提供して、チャンネル１００Ｃによる減衰を改善する。

一実施例においては、前記信号の等化機能は、プリエンファシス（ｐｒｅ−ｅｍｐｈａｓｉｓ）であってもよい。一実施例においては、前記信号の等化機能は、デエンファシス（ｄｅ−ｅｍｐｈａｓｉｓ）であってもよい。送信機回路１００Ａは、データ信号ｄ［ｎ］をドライバ装置１００に出力する。ドライバ装置１００は、データ信号ｄ［ｎ］に基づいて、等化操作を行って、データ信号ｄ２を受信機回路１００Ｂに出力する。プリエンファシスを例として説明すると、チャンネル１００Ｃは、データ信号ｄ［ｎ］の高周波成分に対して一定の減衰になって、データ信号ｄ［ｎ］の高周波成分は、一般的に論理値１から論理値０の立下りエッジに変化して、又は論理値０から論理値１の立ち上がりエッジに変化する。このため、ドライバ装置１００は、データ信号ｄ［ｎ］の立下りエッジ/立ち上がりエッジの信号レベル（例えばレベル調整ＶＡ）を高めて、チャンネル１００Ｃによる減衰を補償する。

図２に参照されたい。図２は本発明の一実施例によるドライバ装置１００の回路を示す模式図である。容易に理解するために、図１〜２においては、類似の素子は同じ標示に指定される。

ドライバ装置１００は、Ｔ型コイル回路２１０と、静電気放電（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ、ＥＳＤ）保護回路２２０と、複数のドライバ回路システム２３０を含む。Ｔ型コイル回路２１０は、複数のドライバ回路システム２３０から伝送される出力信号ｄ１を受信して、且つデータ信号ｄ２として複数の出力信号ｄ１を組み合わせる。Ｔ型コイル回路２１０は、データ信号ｄ２を前記チャンネル１００Ｃに出力する。

Ｔ型コイル回路２１０は、インダクタＬ１と、インダクタＬ２と、コンデンサＣ１を含む。インダクタＬ１の第１端は、一部のドライバ回路システム２３０と、コンデンサＣ１の第１端（ノードＮ１で標示する）に結合する。インダクタＬ１の第２端は、ＥＳＤ保護回路２２０と、インダクタＬ２の第２端と、図１のチャンネル１００Ｃに結合して、データ信号ｄ２を出力する。インダクタＬ２の第２端は、コンデンサＣ１の第２端（ノードＮ２で標示する）と、他のドライバ回路システム２３０に結合する。

インダクタＬ１とインダクタＬ２の相互誘導作用、及びインダクタＬ１と、インダクタＬ２と、コンデンサＣ１の素子特性を利用して、Ｔ型コイル回路２１０は、ＥＳＤ保護回路２２０の負荷の影響を低減して、システムの転送帯域幅を拡大する。例えば、データ信号ｄ［ｎ］が低周波である場合、インダクタＬ１とインダクタＬ２は短絡に等しく、且つチャンネル１００Ｃに直接に結合する。データ信号ｄ［ｎ］は高周波である場合、コンデンサＣ１は短絡に等しい。言い換えれば、Ｔ型コイル回路２１０の２つの入力端（即ちノードＮ１とノードＮ２）の等価入力インピーダンスはほぼ同じである。このように、ＥＳＤ保護回路２２０の負荷及び／又は他の回路における負荷は無視でき、且つＴ型コイル回路２１０は、ドライバ回路システム２３０により整合される転送線路のインピーダンス（例えば前記終端抵抗）を提供して、データ信号ｄ２の信号完全性を向上する。

ＥＳＤ保護回路２２０は、受信機回路１００Ｂ及び/又はチャンネル１００ＣにＥＳＤ保護を提供して、上記素子がデータ転送過程で静電気に損害されることを防ぐ。一実施例においては、ＥＳＤ保護回路２２０は、２つの電源レールの間に直列接続されるダイオード列（図示せず）によって実行されるが、本発明はこれに制限されない。各種類のＥＳＤ保護回路２２０は、本発明が含む範囲にある。

ドライバ回路システム２３０のそれぞれは、マルチプレクサ回路２３２とドライバ回路２３４を含む。複数のマルチプレクサ回路２３２のそれぞれは、送信機回路１００Ａに結合されて、データ信号ｄ［ｎ］を受信する。複数のマルチプレクサ回路２３２のそれぞれは、等化信号ｅｑ［３１：０］における対応ビットに基づいて、データ信号ｄ［ｎ］とデータ信号！ｄ［ｎ−１］の一方を選択して、出力信号ｄ０としてドライバ回路２３４に出力する。ドライバ回路２３４は、出力信号ｄ０を増幅して、Ｔ型コイル回路２１０に出力する出力信号ｄ１を発生することに用いられる。例えば、下記のドライバセット２３０Ａにおいては、1個目のマルチプレクサ回路２３２は、等化信号ｅｑの３１個目のビットに基づいて上記操作を行い、且つ２個目のマルチプレクサ回路２３２は、等化信号ｅｑの２９個目のビットに基づいて上記操作を行う。これから類推して、複数のマルチプレクサ回路２３２と等化信号ｅｑの間の対応関係を理解できる。

一実施例においては、データ信号！ｄ［ｎ−１］は、１つ前のデータ信号の反転信号である。例えば、データ信号ｄ［ｎ］の１つ前のデータ信号の論理値は１であれば、データ信号！ｄ［ｎ−１］の論理値は０である。一実施例においては、ドライバ装置１００は、信号処理回路（図示せず）を更に含み、前記信号処理回路は、遅延回路とインバータ回路を含み、データ信号ｄ［ｎ］に基づいてデータ信号！ｄ［ｎ−１］を発生する。一実施例においては、等化信号ｅｑ［３１：０］は、信号の等化機能のレベル調整（例えば図1に示されるレベル調整ＶＡ）を設定することに用いられるが、本発明はこれに制限されない。例えば、等化信号ｅｑ［３１：０］においては論理値１に設定されるビットの数は多いほど、データ信号！ｄ［ｎ−１］を出力信号ｄ０として出力するマルチプレクサ回路２３２の数は多くなって、レベル調整ＶＡは大きくなる。逆に、等化信号ｅｑ［３１：０］における論理値０に設定されるビットの数は多くほど、レベル調整ＶＡは小さくなる。

この例においては、複数のドライバ回路システム２３０は、ドライバセット２３０Ａとドライバセット２３０Ｂとして平均的に設定される。ドライバセット２３０ＡはＴ型コイル回路２１０の第１の入力端（即ち第１のノードＮ１）に結合し、且つドライバセット２３０ＢはＴ型コイル回路２１０の第２の入力端（即ち第１のノードＮ２）に結合する。

ドライバセット２３０Ａにおいては、複数のドライバ回路システム２３０は、等化信号ｅｑ［３１：０］の半分のビットに基づいて出力信号ｄ０を発生するように設定される。例えば、ドライバセット２３０Ａにおいては、複数のドライバ回路２３２のそれぞれは、等化信号ｅｑの複数の奇数ビット（即ち３１個目のビット、…５個目のビット、３個目のビット及び１個目のビットであり、それぞれｅｑ［３１、…、５、３、１］に標示される）に基づいて、データ信号ｄ［ｎ］とデータ信号！ｄ［ｎ−１］の一方を選択して出力信号ｄ０とする。

同じく、ドライバセット２３０Ｂにおいては、複数のドライバ回路システム２３０は、等化信号ｅｑ［３１：０］の他の半分のビットに基づいて出力信号ｄ０を発生するように設定される。例えば、ドライバセット２３０Ｂにおいては、複数のドライバ回路２３２のそれぞれは、等化信号ｅｑの複数の偶数ビット（即ち３０個目ビット、…４個目のビット、２個目のビット及び０個目のビットであり、それぞれｅｑ［３０、…、４、２、０］に標示される）に基づいて、データ信号ｄ［ｎ］とデータ信号！ｄ［ｎ−１］の一方を選択して出力信号ｄ０とする。

一実施例においては、ドライバセット２３０Ａにおける複数のドライバ回路システム２３０は、サブセットＡ１とサブセットＡ２として平均的に設定される。一実施例においては、サブセットＡ１に対応するドライバ回路２３４の類型は、サブセットＡ２に対応するドライバ回路２３４の類型と異なるように設定される。例えば、サブセットＡ１に対応するドライバ回路２３４は、下記の図４に示される電圧モードドライバ回路によって実行され、且つサブセットＡ２に対応するドライバ回路２３４は、下記の図５に示される電流モードドライバ回路によって実行されてもよい。電流モードドライバ回路に対して、電圧モードドライバ回路は、より低い消費電力を有し、且つ前記レベル調整ＶＡに対する多段の粗調整を設定しやすい。なお、電流モードドライバ回路は、より高いゲインを有し、且つ前記レベル調整ＶＡに対する多段の微調整を設定しやすい。このため、２種類モードのドライバ回路２３４を混用することによって、信号の等化はより制御しやすくなって、データ信号ｄ２が良好な信号完全性を有する。

同じく、一実施例においては、ドライバセット２３０Ｂにおける複数のドライバ回路システム２３０は、サブセットＢ１とサブセットＢ２として平均的に設定される。一実施例においては、サブセットＢ１に対応するドライバ回路２３４の類型は、サブセットＢ２に対応するドライバ回路２３４の類型と異なるように設定される。例えば、サブセットＢ１に対応するドライバ回路２３４は、下記の図４に示される電圧モードドライバ回路によって実行され、且つサブセットＢ２に対応するドライバ回路２３４は、下記の図５に示される電流モードドライバ回路によって実行されてもよい。

或いは、他の実施例においては、サブセットＡ１に対応するドライバ回路２３４の類型は、サブセットＡ２に対応するドライバ回路２３４の類型と同じように設定してもよい、且つサブセットＢ１に対応するドライバ回路２３４の類型は、サブセットＢ２に対応するドライバ回路２３４の類型と同じように設定してもよい。各種類のドライバ回路２３４の設定態様は、本発明が含む範囲にある。

図３を参照されたい。図３は本発明の一実施例によるドライバ装置１００の回路を示す模式図である。容易に理解するために、図１〜３においては、類似の素子は同じ標示に指定される。

図２と比べて、この例の、ドライバセット２３０Ａにおいては、複数のドライバ回路システム２３０は、等化信号ｅｑ［３１：０］における重みの大きいビットに基づいて、出力信号ｄ０を発生する。例えば、ドライバセット２３０Ａにおいては、複数のドライバ回路システム２３０のそれぞれは、等化信号ｅｑの３１個目のビット〜１６個目のビット（［３１：１６］に標示される）に基づいて、データ信号ｄ［ｎ］とデータ信号！ｄ［ｎ−１］の一方を選択して、出力信号ｄ０としてドライバ回路２３４に出力する。同じく、ドライバセット２３０Ｂにおいては、複数のドライバ回路システム２３０は、等化信号ｅｑ［３１：０］における重みの小さいビットに基づいて、出力信号ｄ０を発生する。例えば、ドライバセット２３０Ｂの複数のドライバ回路システム２３０のそれぞれは、等化信号ｅｑの１５個目のビット〜０個目のビット（［１５：０］に標示される）に基づいて、データ信号ｄ［ｎ］とデータ信号！ｄ［ｎ−１］の一方を選択して、出力信号ｄ０としてドライバ回路２３４に出力する。

他の電路設定及び／又は操作は、前記図２の実施例に類似するので、繰り返して説明しない。

一実施例においては、等化信号ｅｑは、サーモメータコード（ｔｈｅｒｍｏｍｅｔｅｒ ｃｏｄｅ）に符号化されてもよい。一実施例においては、等化信号ｅｑは、バイナリコード（ｂｉｎａｒｙ ｃｏｄｅ）に符号化されてもよい。等化信号ｅｑの符号化態様の異なりによって、上記各実施例の回路設定形態は、対応的に調整される。このため、等化信号ｅｑの各種類の符号化態様は、本発明が含む範囲にある。なお、上記各実施例においては、３２ビットの等化信号ｅｑを例とするが、本発明はこれに制限されない。

一実施例においては、データ信号！ｄ［ｎ−１］は、データ信号ｄ［ｎ］に関する各種類の信号であってもよい。例えば、ＰＣＩ−Ｅに応用する場合、データ信号！ｄ［ｎ−１］は、データ信号ｄ［ｎ］の前のデータ信号の反転信号（例えば！ｄ［ｎ−２］、！ｄ［ｎ−３］…（図示せず））及び／又はデータ信号ｄ［ｎ］の後のデータ信号（例えば！ｄ［ｎ＋１］、！ｄ［ｎ＋２］…（図示せず））の反転信号であってもよい。上記データ信号！ｄ［ｎ−１］に関する設定態様は例示に用いられ、且つデータ信号！ｄ［ｎ−１］の各種類の設定対応は、本発明が含む範囲にある。

図４を参照されたい。図４は本発明の一実施例によるドライバ回路２３４の回路を示す模式図である。容易に理解するために、図１〜４においては、類似の素子は同じ標示に指定される。

この例においては、ドライバ回路２３４は、電圧モードドライバ回路に設定される。ドライバ回路２３４は、電圧モードドライバ４００と抵抗Ｒを含む。電圧モードドライバ４００は、出力信号ｄ０を受信するように、図２又は図３のマルチプレクサ回路２３２に結合される。電圧モードドライバ４００は、出力信号ｄ０を増幅して、且つ増幅された出力信号ｄ０を抵抗Ｒに転送する。抵抗Ｒは、増幅された出力信号ｄ０を電流態様の出力信号ｄ１に変換して、Ｔ型コイル回路２１０（即ちノードＮ１とノードＮ２）に転送する。

一実施例においては、電圧モードドライバ４００は、入力段回路（図示せず）と、出力段回路（図示せず）と、抵抗制御回路（図示せず）によって実行されてもよい。入力段回路と出力段回路は、出力信号ｄ０に基づいて、対応する電圧振幅（即ち増幅された出力信号ｄ０）を発生し、且つ抵抗制御回路は、出力段回路の抵抗値（前記終端抵抗に相当する）を設定することに用いられる。上記は例示にすぎず、各種類の電圧モードドライバ４００の設定態様は、本発明が含む範囲にある。

図５を参照されたい。図５は本発明の一実施例によるドライバ回路２３４の回路を示す模式図である。容易に理解するために、図１〜５においては、類似の素子は同じ標示に指定される。

この例においては、ドライバ回路２３４は、電流モードドライバ回路に設定される。ドライバ回路２３４は、電流モードドライバ５００を含む。電流モードドライバ５００は、図２又は図３のマルチプレクサ回路２３２に結合されて、出力信号ｄ０を受信する。電流モードドライバ５００は、出力信号ｄ０を増幅して、且つ電流態様の出力信号ｄ１をＴ型コイル回路２１０（即ちノードＮ１とノードＮ２）に転送する。

一実施例においては、電流モードドライバ５００は、一対の入力回路（図示せず）、電流源回路（図示せず）、及び前記終端抵抗によって実現されてもよい。一対の入力回路は、出力信号ｄ０に基づいて、電流源回路から提供された電流を導いて、出力信号ｄ１を発生する。上記は例示にすぎなく、各種類の電流モードドライバ５００の設定態様は、本発明が含む範囲にある。

上記を要約すると、本発明の一実施例に提供されるドライバ装置は、Ｔ型コイル回路によって転送帯域幅を改善して、且つ複数のドライバ回路システムを平均的に設定することによって、より高い信号完全性を達成する。

本発明は上記各実施形態で開示されたが、本発明はこれに制限されない。当業者であれば、誰でも本発明の精神や範囲から脱離せずに、様々な変更と修正を加えることができるので、本発明の保護範囲は、後の特許請求の範囲により決められたものを基準とする。

１００：ドライバ装置
１００Ａ：送信機回路
１００Ｂ：受信機回路
１００Ｃ：チャンネル
２１０：Ｔ型コイル回路
２２０：静電気放電保護回路
２３０：ドライバ回路システム
２３０Ａ、２３０Ｂ：ドライバセット
２３２：マルチプレクサ回路
２３４：ドライバ回路
４００：電圧モードドライバ
５００：電流モードドライバ
Ａ１、Ａ２、Ｂ１、Ｂ２：サブセット
Ｃ１：コンデンサ
Ｌ１、Ｌ２：インダクタ
ｄ［ｎ］、！ｄ［ｎ−１］、ｄ２：データ信号
ｄ０、ｄ１：出力信号
ｅｑ［３１、…、５、３、１］、ｅｑ［３０、…、４、２、０］、ｅｑ［３１：１６］、ｅｑ［１５：０］：等化信号
Ｎ１、Ｎ２：ノード
Ｒ：抵抗
ＶＡ：レベル調整

Claims (12)

1. Ｔ型コイル回路と、
   第１のドライバセットと第２のドライバセットとして平均的に設定される複数のドライバ回路システムと、を含み、
   前記第１のドライバセットにおける複数の前記ドライバ回路システムは、等化信号の第１部分ビットに基づいて第１のデータ信号と第２のデータ信号の一方を増幅して、前記Ｔ型コイル回路の第１のノードに出力する第１の出力信号を発生し、
   前記第２のドライバセットにおける複数の前記ドライバ回路システムは、前記等化信号の第２部分ビットに基づいて前記第１のデータ信号と前記第２のデータ信号の一方を増幅して、前記Ｔ型コイル回路の第２のノードに出力する第２の出力信号を発生し、
   前記Ｔ型コイル回路は、更に前記第１の出力信号と前記第２の出力信号を第３のテータ信号として組み合わせて、前記第３のテータ信号をチャンネルに転送するドライバ装置。
2. 前記ドライバ回路システムの各々は、
   前記等化信号の対応ビットに基づいて、前記第１のデータ信号と前記第２のデータ信号の一方を選択して、第３の出力信号として出力するマルチプレクサ回路と、
   前記第３の出力信号を増幅して、前記第１の出力信号又は前記第２の出力信号の一方として出力するドライバ回路と、
   を含む請求項１に記載のドライバ装置。
3. 前記第１部分ビットは前記等化信号の複数の奇数ビットであり、且つ前記第２部分ビットは前記等化信号の複数の偶数ビットである請求項１又は２に記載のドライバ装置。
4. 前記第１部分ビットは前記等化信号の半分のビットであり、且つ前記第２部分ビットは前記等化信号の他の半分のビットである請求項１又は２に記載のドライバ装置。
5. 前記第１部分ビットは前記等化信号の複数の重みの大きいビットであり、且つ前記第２部分ビットは前記等化信号の複数の重みの小さいビットである請求項１又は２に記載のドライバ装置。
6. 前記第１のドライバセット又は前記第２のドライバセットにおける、前記ドライバ回路システムは、第１のサブセットと第２のサブセットに分けられ、
   前記第１のサブセットにおける、前記ドライバ回路システムのそれぞれの前記ドライバ回路は、電圧モードドライバ回路であり、且つ
   前記第２のサブセットにおける、前記ドライバ回路システムのそれぞれの前記ドライバ回路は、電流モードドライバ回路である請求項２に記載のドライバ装置。
7. 前記ドライバ回路システムのそれぞれの前記ドライバ回路は、電圧モードドライバ回路又は電流モードドライバ回路である請求項２に記載のドライバ装置。
8. 前記第２のデータ信号は前記第１のデータ信号の１つ前のデータ信号の反転信号である請求項１に記載のドライバ装置。
9. 前記第２のデータ信号は前記第１のデータ信号の前のデータ信号の反転信号又は前記第１のデータ信号の後のデータ信号の反転信号である請求項１に記載のドライバ装置。
10. 前記等化信号は、信号の等化機能のレベル調整を設定することに用いられる請求項１に記載のドライバ装置。
11. 前記Ｔ型コイル回路と前記チャンネルに結合される静電気放電保護回路を更に含む請求項１に記載のドライバ装置。
12. 前記Ｔ型コイル回路は、
    第１のノードと第２のノードの間に結合されるコンデンサと、
    前記第１のノードに結合される第１のインダクタと、
    前記第２のノードと前記第１のインダクタの間に結合される第２のインダクタと、
    を含む請求項１に記載のドライバ装置。

Images