JP2020182338A - 半導体スイッチング素子駆動回路及びマルチレベル電力変換器 - Google Patents

Abstract

【課題】マルチレベル電力変換器の半導体スイッチング素子を駆動するにあたって、新たな電源を追加することなく負電圧を生成する。【解決手段】マルチレベル電力変換器に設けられた半導体スイッチング素子ＳＷ１〜ＳＷ４を駆動する半導体スイッチング素子駆動回路６において、第１の駆動回路８ａは、第１のコンデンサ９（ａ）と、第２のコンデンサ１０（ａ）と、充電状態の第２のコンデンサから放電された電力を充電することで半導体スイッチング素子ＳＷ１を遮断状態にするための負電圧を生成する第３のコンデンサ１６（ａ）と、を備える。【選択図】図２

Description

本発明は、半導体スイッチング素子駆動回路及びマルチレベル電力変換器に関する。

特許文献１には、半導体スイッチング素子を用いて負荷駆動用電源から供給される入力電圧をスイッチングし、所定の出力電圧を出力するマルチレベル電力変換器が開示されている。

近年、電力変換器に用いられる半導体スイッチング素子として、高速スイッチング、大電流駆動及び高耐圧を可能にする化合物半導体スイッチング素子（例えば、ＧａＮデバイスやＳｉＣデバイス等）が開発されており、その中でもノーマリーオフ型の半導体スイッチング素子が利用されつつある。

このノーマリーオフ型の半導体スイッチング素子は、通常のシリコンを主体とした構成の半導体スイッチング素子に比べると閾値電圧が低い。そのため、確実に半導体スイッチング素子を遮断状態に制御するには制御端子に負電圧を印加する必要がある。
すなわち、閾値電圧が低い半導体スイッチング素子をスイッチング制御するには、駆動電圧として正電圧の他に負電圧を生成する必要がある。

特開２００９−１７７９５１号公報

そのため、上記特許文献１に記載のマルチレベル電力変換器において、負電圧を生成するには、新たな電源を追加する必要がある。その結果、装置が大型化し、高コストになる。

本発明は、このような事情に鑑みてなされたもので、その目的は、マルチレベル電力変換器の半導体スイッチング素子を駆動するにあたって、新たな電源を追加することなく負電圧を生成することである。

（１）本発明の一態様は、マルチレベル電力変換器に設けられたｎ個（ｎは４以上の整数）の半導体スイッチング素子を駆動する半導体スイッチング素子駆動回路であって、前記半導体スイッチング素子ごとに設けられた複数の駆動回路を備え、前記各駆動回路は、前記半導体スイッチング素子を導通状態にするための正電圧を生成する第１のコンデンサと、第１の端部が前記第１のコンデンサの第１の端部に接続されている第２のコンデンサと、充電状態の前記第２のコンデンサから放電された電力を充電することで前記半導体スイッチング素子を遮断状態にするための負電圧を生成する第３のコンデンサと、前記第１のコンデンサの第１の端部と前記半導体スイッチング素子の制御端子とを接続することにより前記正電圧を前記半導体スイッチング素子の制御端子に印加して前記半導体スイッチング素子を導通状態とする導通用駆動回路と、前記第３のコンデンサの第１の端部と前記制御端子とを接続することにより前記負電圧を前記半導体スイッチング素子の制御端子に印加して前記半導体スイッチング素子を遮断状態とする遮断用駆動回路と、を備えることを特徴とする半導体スイッチング素子駆動回路である。

（２）上記（１）の半導体スイッチング素子駆動回路であって、前記第３のコンデンサは、第１の端部が前記第２のコンデンサの第２の端部に接続され、充電状態の前記第２のコンデンサの第１の端部と前記第３のコンデンサの第２の端部とを接続することにより前記第３のコンデンサを充電させる充電回路と、を備えてもよい。

（３）上記（２）の半導体スイッチング素子駆動回路であって、前記充電回路は、導通状態の前記半導体スイッチング素子を経由して前記第３のコンデンサを充電させてもよい。

（４）上記（１）から上記（３）のいずれかの半導体スイッチング素子駆動回路であって、正極性の制御用電源をさらに備え、前記複数の駆動回路は、第１〜第ｎの駆動回路を備え、前記第ｍ（ｍは１以上かつｎ未満の整数）の駆動回路に設けられた前記第１のコンデンサの第１の端部と、前記第（ｍ＋１）の駆動回路に設けられた前記第１のコンデンサの第１の端部とは、ダイオードを介して接続されており、前記第１の駆動回路に設けられた前記第１のコンデンサの第１の端部は、前記制御用電源の正極端子に接続されていてもよい。

（５）上記（１）から上記（４）のいずれかの半導体スイッチング素子駆動回路と、前記半導体スイッチング素子駆動回路により駆動されるｎ個の半導体スイッチング素子と、を備えるマルチレベル電力変換器である。

以上説明したように、本発明によれば、マルチレベル電力変換器の半導体スイッチング素子を駆動するにあたって、新たな電源を追加することなく負電圧を生成することができる。

本実施形態に係るマルチレベル電力変換器Ａの概略構成図である。 本実施形態に係る半導体スイッチング素子駆動回路６の回路図である。 本実施形態におけるマルチレベル電力変換器Ａの出力電圧Ｖ及び出力電流Ｉの波形図である。 本実施形態に係る動作パターン（１）を示す図である。 本実施形態に係る動作パターン（２）を示す図である。 本実施形態に係る動作パターン（３）を示す図である。 本実施形態に係る動作パターン（４）を示す図である。 本実施形態に係る第１の動作モードを示す図である。 本実施形態に係る第２の動作モードを示す図である。 本実施形態に係る第３の動作モードを示す図である。 本実施形態に係る第４の動作モードを示す図である。 本実施形態に係る第５の動作モードを示す図である。 本実施形態に係る第１の状態のときの半導体スイッチング素子駆動回路６の動作の流れを示す説明図である。 本実施形態に係る第２の状態のときの半導体スイッチング素子駆動回路６の動作の流れを示す説明図である。 本実施形態に係る第３の状態のときの半導体スイッチング素子駆動回路６の動作の流れを示す説明図である。 本実施形態に係る第４の状態のときの半導体スイッチング素子駆動回路６の動作の流れを示す説明図である。

以下に、本実施形態に係る半導体スイッチング素子駆動回路を備えたマルチレベル電力変換器Ａについて、説明する。

本実施形態に係るマルチレベル電力変換器Ａは、３レベルの電圧を出力するマルチレベルインバータである。ただし、これに限定されず、マルチレベル電力変換器Ａは、３以上のレベルの電圧を出力するマルチレベルインバータ又はマルチレベルコンバータであればよい。
本実施形態のマルチレベル電力変換器Ａは、ダイオードクランプ方式の３レベルＮＰＣ（Neutral Point Clamped）インバータである。ただし、これに限定されず、マルチレベル電力変換器Ａは、フライングキャパシタ方式であってもよい。

以下に、本実施形態に係るマルチレベル電力変換器Ａの構成について、図１を用いて説明する。図１は、本実施形態に係るマルチレベル電力変換器Ａの概略構成図である。

図１に示すように、第１の入力端子Ｐ、第２の入力端子Ｎ、第３の入力端子ＮＰ、出力端子ＯＵＴ、ｎ（ｎは４以上の整数）個のスイッチング素子ＳＷ、コンデンサＣ１、コンデンサＣ２、ダイオードＤ１、ダイオードＤ２、制御信号発生部５及び半導体スイッチング素子駆動回路６を備える。

第１の入力端子Ｐは、第１の直流電源１００の正極端子に接続される。第１の直流電源１００は、電力変換器Ａからモータ等の負荷に供給される電力の供給源である。
第２の入力端子Ｎは、第１の直流電源１００の負極端子に接続される。
第３の入力端子ＮＰは、第１の直流電源１００の中間電位点に接続される。ただし、これに限定されず、第３の入力端子ＮＰは、グランドに接続されてもよい。

出力端子ＯＵＴは、３レベルの電圧を出力する端子である。出力端子ＯＵＴは、上記負荷に接続される。

ｎ個のスイッチング素子ＳＷは、第１の入力端子Ｐと第２の入力端子Ｎとの間において、直列に接続されている。なお、本実施形態では、マルチレベル電力変換器Ａは、３レベルの電圧を出力するマルチレベルインバータであるため、ｎ＝４である。すなわち、出力電圧のレベル数をＫ（３以上の整数）とした場合には、ｎ＝２Ｋ−２となる。

本実施形態に係るｎ個のスイッチング素子ＳＷは、スイッチング素子ＳＷ１〜ＳＷ４を備える。
スイッチング素子ＳＷ１〜ＳＷ４は、第１の入力端子Ｐと第２の入力端子Ｎとの間において、直列に接続されている。各スイッチング素子ＳＷ１〜ＳＷ４は、半導体スイッチング素子駆動回路６から供給されるゲート電圧に基づいてオン又オフする半導体スイッチング素子である。これにより、マルチレベル電力変換器Ａは、第１の直流電源１００から供給される入力電圧を所望のレベルの電圧に変換して負荷に出力する。

例えば、各スイッチング素子ＳＷ１〜ＳＷ４は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）等のワイドギャップ半導体のスイッチング素子等である。本実施形態では、各スイッチング素子ＳＷ１〜ＳＷ４は、ｎ型のＭＯＳＦＥＴである場合について、説明する。

スイッチング素子ＳＷ１のドレイン端子は、スイッチング素子ＳＷ２のソース端子に接続されている。スイッチング素子ＳＷ１のソース端子は、第２の入力端子Ｎに接続されている。スイッチング素子ＳＷ１のゲート端子は、半導体スイッチング素子駆動回路６に接続されている。

スイッチング素子ＳＷ２のドレイン端子は、スイッチング素子ＳＷ３のソース端子に接続されている。スイッチング素子ＳＷ３のソース端子とスイッチング素子ＳＷ２のドレイン端子とは、出力端子ＯＵＴに接続されている。
スイッチング素子ＳＷ２のソース端子は、スイッチング素子ＳＷ１のドレイン端子に接続されている。スイッチング素子ＳＷ２のゲート端子は、半導体スイッチング素子駆動回路６に接続されている。

スイッチング素子ＳＷ３のドレイン端子は、スイッチング素子ＳＷ４のソース端子に接続されている。スイッチング素子ＳＷ３のソース端子は、スイッチング素子ＳＷ２のドレイン端子に接続されている。スイッチング素子ＳＷ３のゲート端子は、半導体スイッチング素子駆動回路６に接続されている。

スイッチング素子ＳＷ４のドレイン端子は、第１の入力端子Ｐに接続されている。スイッチング素子ＳＷ４のソース端子は、スイッチング素子ＳＷ３のドレイン端子に接続されている。スイッチング素子ＳＷ４のゲート端子は、半導体スイッチング素子駆動回路６に接続されている。

コンデンサＣ１は、第１の端部が第１の入力端子Ｐに接続され、第２の端部が第３の入力端子ＮＰに接続されている。
コンデンサＣ２は、第１の端部がコンデンサＣ１の第２の端部及び第３の入力端子ＮＰに接続され、第２の端部が第２の入力端子Ｎに接続されている。

ダイオードＤ１は、アノードが第３の入力端子ＮＰに接続され、カソードがスイッチング素子ＳＷ４のソース端子及びスイッチング素子ＳＷ３のドレイン端子に接続されている。
ダイオードＤ２は、カソードが第３の入力端子ＮＰに接続され、アノードがスイッチング素子ＳＷ２のソース端子及びスイッチング素子ＳＷ１のドレイン端子に接続されている。

制御信号発生部５は、半導体スイッチング素子駆動回路６に接続されている。制御信号発生部５は、半導体スイッチング素子駆動回路６に対して、上記ゲート電圧の生成を指示する制御信号を出力する。制御信号とは、例えば、ＰＷＭ（pulse width modulation）信号である。

半導体スイッチング素子駆動回路６は、制御信号発生部５から出力される制御信号に基づいて、スイッチング素子ＳＷ１〜ＳＷ４のそれぞれをオン又はオフに制御する。半導体スイッチング素子駆動回路６は、片電源である第２の直流電源７からの出力電圧に基づいて、スイッチング素子ＳＷ１〜ＳＷ４のそれぞれのゲート端子に、ゲート電圧を出力する。

以下において、本実施形態に係る半導体スイッチング素子駆動回路６の具体的な構成について、図２を用いて説明する。図２は、本実施形態に係る半導体スイッチング素子駆動回路６の回路図である。

図２に示すように、半導体スイッチング素子駆動回路６は、第２の直流電源７及び複数の駆動回路８を備える。

第２の直流電源７は、正極性の制御用電源である。例えば、第２の直流電源７は、スイッチング素子ＳＷ１〜ＳＷ４を駆動するための電源であってもよいし、不図示の他の装置を駆動するための電源であってもよい。第２の直流電源７の出力電圧は、出力電圧ＶＤＤである。

複数の駆動回路８は、第ｍの駆動回路から第（ｍ＋１）の駆動回路を備える。なお、ｍは、１以上かつｎ未満の整数である。本実施形態では、ｎ＝４であるため、複数の駆動回路８は、第１の駆動回路８ａ、第２の駆動回路８ｂ、第３の駆動回路８ｃ及び第４の駆動回路８ｄを備える。

第１の駆動回路８ａは、スイッチング素子ＳＷ１に対応して設けられている。第１の駆動回路８ａは、第２の直流電源７からの出力電圧ＶＤＤに基づいて、スイッチング素子ＳＷ１のオン又はオフを制御する。具体的には、第１の駆動回路８ａは、スイッチング素子ＳＷ１を十分にオンさせるために、そのゲート端子に印加する正電圧をゲート電圧として生成し、その生成した正電圧をスイッチング素子ＳＷ１のゲート端子に印加する。また、第１の駆動回路８ａは、スイッチング素子ＳＷ１を十分にオフ（遮断状態）させるために、そのゲート端子に印加する負電圧をゲート電圧として生成して、その生成した負電圧をスイッチング素子ＳＷ１のゲート端子に印加する。

第２の駆動回路８ｂは、スイッチング素子ＳＷ２に対応して設けられている。第２の駆動回路８ｂは、第２の直流電源７からの出力電圧ＶＤＤに基づいて、スイッチング素子ＳＷ２のオン又はオフを制御する。具体的には、第２の駆動回路８ｂは、スイッチング素子ＳＷ２を十分にオンさせるために、そのゲート端子に印加する正電圧をゲート電圧として生成し、その生成した正電圧をスイッチング素子ＳＷ２のゲート端子に印加する。また、第２の駆動回路８ｂは、スイッチング素子ＳＷ２を十分にオフ（遮断状態）させるために、そのゲート端子に印加する負電圧をゲート電圧として生成して、その生成した負電圧をスイッチング素子ＳＷ２のゲート端子に印加する。

第３の駆動回路８ｃは、スイッチング素子ＳＷ３に対応して設けられている。第３の駆動回路８ｃは、第２の直流電源７からの出力電圧ＶＤＤに基づいて、スイッチング素子ＳＷ３のオン又はオフを制御する。具体的には、第３の駆動回路８ｃは、スイッチング素子ＳＷ３を十分にオンさせるために、そのゲート端子に印加する正電圧をゲート電圧として生成し、その生成した正電圧をスイッチング素子ＳＷ３のゲート端子に印加する。また、第３の駆動回路８ｃは、スイッチング素子ＳＷ３を十分にオフ（遮断状態）させるために、そのゲート端子に印加する負電圧をゲート電圧として生成して、その生成した負電圧をスイッチング素子ＳＷ３のゲート端子に印加する。

第４の駆動回路８ｄは、スイッチング素子ＳＷ４に対応して設けられている。第４の駆動回路８ｄは、第２の直流電源７からの出力電圧ＶＤＤに基づいて、スイッチング素子ＳＷ４のオン又はオフを制御する。具体的には、第４の駆動回路８ｄは、スイッチング素子ＳＷ４を十分にオンさせるために、そのゲート端子に印加する正電圧をゲート電圧として生成し、その生成した正電圧をスイッチング素子ＳＷ４のゲート端子に印加する。また、第４の駆動回路８ｄは、スイッチング素子ＳＷ４を十分にオフ（遮断状態）させるために、そのゲート端子に印加する負電圧をゲート電圧として生成して、その生成した負電圧をスイッチング素子ＳＷ４のゲート端子に印加する。

以下に、本実施形態に係る第１の駆動回路８ａから第４の駆動回路８ｄの構成について、具体的に説明する。なお、同様の機能を有する構成部については同一の符号を付し、その説明を省略する場合がある。ただし、第１の駆動回路８ａから第４の駆動回路８ｄの各構成部を区別する目的として、第１の駆動回路８ａの各構成部の符号の末尾に添え字「ａ」を付し、第２の駆動回路８ｂの各構成部の符号の末尾に添え字「ｂ」を付し、第３の駆動回路８ｃの各構成部の符号の末尾に添え字「ｃ」を付し、第４の駆動回路８ｄの各構成部の符号の末尾に添え字「ｄ」を付して説明する場合がある。

まず、本実施形態に係る第１の駆動回路８ａの構成について説明する。

第１の駆動回路８ａは、正電源用コンデンサ９ａ（第１のコンデンサ）、負電源バッファ用コンデンサ１０ａ（第２のコンデンサ）、逆流防止用ダイオード１１ａ、制限抵抗１２ａ、充放電制御部１３ａ、整流用ダイオード１４ａ、電圧制限用ダイオード１５ａ、負電源用コンデンサ１６ａ（第３のコンデンサ）及び制限抵抗１７ａを備える。

正電源用コンデンサ９ａは、第１の端部が第２の直流電源７の正極端子に接続され、第２の端部が第２の直流電源７の負極端子及びスイッチング素子ＳＷ１のソース端子に接続されている。

負電源バッファ用コンデンサ１０ａは、第１の端部が正電源用コンデンサ９ａの第１の端部及び第２の直流電源７の正極端子に接続され、第２の端部が整流用ダイオード１４ａのカソード及び電圧制限用ダイオード１５ａのアノードに接続されている。
逆流防止用ダイオード１１ａは、アノードが負電源バッファ用コンデンサ１０ａの第１の端子に接続され、カソードが制限抵抗１２ａを介してスイッチング素子ＳＷ１のドレイン端子に接続されている。

制限抵抗１２ａは、第１の端部が逆流防止用ダイオード１１ａのカソードに接続され、第２の端部がスイッチング素子ＳＷ１のドレイン端子に接続されている。
充放電制御部１３ａは、制御信号発生部５から出力される制御信号に基づいて、正電源用コンデンサ９ａ、負電源バッファ用コンデンサ１０ａ、及び負電源用コンデンサ１６ａの充放電を制御する。以下に、充放電制御部１３ａの構成について、具体的に説明する。

充放電制御部１３ａは、スイッチング素子２０ａ（導通用駆動回路）及びスイッチング素子２１ａ（遮断用駆動回路）を備える。
スイッチング素子２０ａは、スイッチング素子ＳＷ１のゲート端子に導通用駆動信号を供給する。導通用駆動信号とは、スイッチング素子２０ａをオンさせる信号であり、例えば、正電圧のゲート電圧である。例えば、スイッチング素子２０ａは、ＮＰＮ型のＩＧＢＴである。

スイッチング素子２１ａは、スイッチング素子ＳＷ１のゲート端子に遮断用駆動信号を供給する。遮断用駆動信号とは、スイッチング素子２０ａをオフさせる信号であり、例えば、負電圧のゲート電圧である。例えば、スイッチング素子２１ａは、ＰＮＰ型のＩＧＢＴである。
なお、本実施形態では、充放電制御部１３ａは、スイッチング素子２０ａ及びスイッチング素子２１ａを用いたプッシュプル回路であるが、これに限定されず、スイッチング素子ＳＷ１のオン又はオフを制御する制御回路であれば特に限定されない。

スイッチング素子２０ａのコレクタ端子は、正電源用コンデンサ９ａの第１の端部及び負電源バッファ用コンデンサ１０ａの第１の端部に接続されている。スイッチング素子２０ａのエミッタ端子は、スイッチング素子２１ａのエミッタ端子に接続されている。スイッチング素子２０ａのベース端子とスイッチング素子２１ａのベース端子とは制御信号発生部５に接続されている。スイッチング素子２０ａのエミッタ端子とスイッチング素子２１ａのエミッタ端子との接続点は、制限抵抗１７ａを介してスイッチング素子ＳＷ１のゲート端子に接続されている。スイッチング素子２１ａのコレクタ端子は、負電源用コンデンサ１６ａの第１の端部に接続されている。

整流用ダイオード１４ａは、アノードが負電源用コンデンサ１６ａの第１の端部に接続され、カソードが負電源バッファ用コンデンサ１０ａの第２の端部に接続されている。

電圧制限用ダイオード１５ａは、負電源用コンデンサ１６ａに対して並列に接続されている。例えば、電圧制限用ダイオード１５ａは、アノードが負電源バッファ用コンデンサ１０ａの第２の端部に接続され、カソードが正電源用コンデンサ９ａの第２の端部に接続されている。電圧制限用ダイオード１５ａは、負電源用コンデンサ１６ａの両端の電圧を所定の電圧に制限する。前記所定の電圧は、スイッチング素子ＳＷ１のゲート端子に印加する負電圧のゲート電圧に相当する。したがって、スイッチング素子ＳＷ１がオフされる場合のゲート電圧やスイッチング素子ＳＷ１のゲート端子の耐圧に基づいて設定される。本実施形態では、電圧制限用ダイオード１５ａは、いわゆるツェナーダイオードであって、ツェナーダイオードの降伏電圧が前記所定の電圧に相当する。

負電源用コンデンサ１６ａは、第１の端部が整流用ダイオード１４ａのアノード及びスイッチング素子２１ａのコレクタ端子に接続され、第２の端部が正電源用コンデンサ９ａの第２の端部及び第２の直流電源７の負極端子に接続されている。また、負電源用コンデンサ１６ａの第２の端部は、スイッチング素子ＳＷ１のソース端子に接続されている。

制限抵抗１７ａは、第１の端部がスイッチング素子２０ａのエミッタ端子とスイッチング素子２１ａのエミッタ端子とに接続され、第２の端部がスイッチング素子ＳＷ１のゲート端子に接続されている。

次に、本実施形態に係る第２の駆動回路８ｂの構成について説明する。

第２の駆動回路８ｂは、正電源用コンデンサ９ｂ（第１のコンデンサ）、負電源バッファ用コンデンサ１０ｂ（第２のコンデンサ）、逆流防止用ダイオード１１ｂ、制限抵抗１２ｂ、充放電制御部１３ｂ、整流用ダイオード１４ｂ、電圧制限用ダイオード１５ｂ、負電源用コンデンサ１６ｂ（第３のコンデンサ）、制限抵抗１７ｂ、制限抵抗１８ｂ及び逆流防止用ダイオード１９ｂを備える。

正電源用コンデンサ９ｂは、第１の端部が逆流防止用ダイオード１９ｂのカソードに接続され、第２の端部がスイッチング素子ＳＷ２のソース端子に接続されている。

負電源バッファ用コンデンサ１０ｂは、第１の端部が正電源用コンデンサ９ｂの第１の端部及び逆流防止用ダイオード１９ｂのカソードに接続され、第２の端部が整流用ダイオード１４ｂのカソード及び電圧制限用ダイオード１５ｂのアノードに接続されている。
逆流防止用ダイオード１１ｂは、アノードが負電源バッファ用コンデンサ１０ｂの第１の端子に接続され、カソードが制限抵抗１２ｂを介してスイッチング素子ＳＷ２のドレイン端子に接続されている。

制限抵抗１２ｂは、第１の端部が逆流防止用ダイオード１１ｂのカソードに接続され、第２の端部がスイッチング素子ＳＷ２のドレイン端子に接続されている。
充放電制御部１３ｂは、制御信号発生部５から出力される制御信号に基づいて、正電源用コンデンサ９ｂ、負電源バッファ用コンデンサ１０ｂ、及び負電源用コンデンサ１６ｂの充放電を制御する。以下に、充放電制御部１３ｂの構成について、具体的に説明する。

充放電制御部１３ｂは、スイッチング素子２０ｂ（導通用駆動回路）及びスイッチング素子２１ｂ（遮断用駆動回路）を備える。
スイッチング素子２０ｂは、スイッチング素子ＳＷ２のゲート端子に導通用駆動信号を供給する。例えば、スイッチング素子２０ｂは、ＮＰＮ型のＩＧＢＴである。

スイッチング素子２１ｂは、スイッチング素子ＳＷ２のゲート端子に遮断用駆動信号を供給する。例えば、スイッチング素子２１ｂは、ＰＮＰ型のＩＧＢＴである。
なお、本実施形態では、充放電制御部１３ｂは、スイッチング素子２０ｂ及びスイッチング素子２１ｂを用いたプッシュプル回路であるが、これに限定されず、スイッチング素子ＳＷ２のオン又はオフを制御する制御回路であれば特に限定されない。

スイッチング素子２０ｂのコレクタ端子は、正電源用コンデンサ９ｂの第１の端部及び負電源バッファ用コンデンサ１０ｂの第１の端部に接続されている。スイッチング素子２０ｂのエミッタ端子は、スイッチング素子２１ｂのエミッタ端子に接続されている。スイッチング素子２０ｂのベース端子とスイッチング素子２１ｂのベース端子とは制御信号発生部５に接続されている。スイッチング素子２０ｂのエミッタ端子とスイッチング素子２１ｂのエミッタ端子との接続点は、制限抵抗１７ｂを介してスイッチング素子ＳＷ２のゲート端子に接続されている。スイッチング素子２１ｂのコレクタ端子は、負電源用コンデンサ１６ｂの第１の端部に接続されている。

整流用ダイオード１４ｂは、アノードが負電源用コンデンサ１６ｂの第１の端部に接続され、カソードが負電源バッファ用コンデンサ１０ｂの第２の端部に接続されている。

電圧制限用ダイオード１５ｂは、負電源用コンデンサ１６ｂに対して並列に接続されている。例えば、電圧制限用ダイオード１５ｂは、アノードが負電源バッファ用コンデンサ１０ｂの第２の端部に接続され、カソードが正電源用コンデンサ９ｂの第２の端部に接続されている。電圧制限用ダイオード１５ｂは、負電源用コンデンサ１６ｂの両端の電圧を所定の電圧に制限する。前記所定の電圧は、スイッチング素子ＳＷ２のゲート端子に印加する負電圧のゲート電圧に相当する。したがって、スイッチング素子ＳＷ２がオフされる場合のゲート電圧やスイッチング素子ＳＷ２のゲート端子の耐圧に基づいて設定される。本実施形態では、電圧制限用ダイオード１５ｂは、いわゆるツェナーダイオードであって、ツェナーダイオードの降伏電圧が前記所定の電圧に相当する。

負電源用コンデンサ１６ｂは、第１の端部が整流用ダイオード１４ｂのアノード及びスイッチング素子２１ｂのコレクタ端子に接続され、第２の端部が正電源用コンデンサ９ｂの第２の端部に接続されている。また、負電源用コンデンサ１６ｂの第２の端部は、スイッチング素子ＳＷ２のソース端子に接続されている。

制限抵抗１７ｂは、第１の端部がスイッチング素子２０ｂのエミッタ端子とスイッチング素子２１ｂのエミッタ端子とに接続され、第２の端部がスイッチング素子ＳＷ２のゲート端子に接続されている。

制限抵抗１８ｂは、第１の端部が第２の直流電源７の正極端子に接続され、第２の端部が逆流防止用ダイオード１９ｂのアノードに接続されている。
逆流防止用ダイオード１９ｂは、アノードが制限抵抗１８ｂを介して第２の直流電源７の正極端子に接続され、カソードが正電源用コンデンサ９ｂの第１の端部及び負電源バッファ用コンデンサ１０ｂの第１の端部に接続されている。

次に、本実施形態に係る第３の駆動回路８ｃの構成について説明する。

第３の駆動回路８ｃは、正電源用コンデンサ９ｃ（第１のコンデンサ）、負電源バッファ用コンデンサ１０ｃ（第２のコンデンサ）、逆流防止用ダイオード１１ｃ、制限抵抗１２ｃ、充放電制御部１３ｃ（第３のコンデンサ）、整流用ダイオード１４ｃ、電圧制限用ダイオード１５ｃ、負電源用コンデンサ１６ｃ、制限抵抗１７ｃ、制限抵抗１８ｃ及び逆流防止用ダイオード１９ｃを備える。

正電源用コンデンサ９ｃは、第１の端部が逆流防止用ダイオード１９ｃのカソードに接続され、第２の端部がスイッチング素子ＳＷ３のソース端子に接続されている。

負電源バッファ用コンデンサ１０ｃは、第１の端部が正電源用コンデンサ９ｃの第１の端部及び逆流防止用ダイオード１９ｃのカソードに接続され、第２の端部が整流用ダイオード１４ｃのカソード及び電圧制限用ダイオード１５ｃのアノードに接続されている。
逆流防止用ダイオード１１ｃは、アノードが負電源バッファ用コンデンサ１０ｃの第１の端子に接続され、カソードが制限抵抗１２ｃを介してスイッチング素子ＳＷ３のドレイン端子に接続されている。

制限抵抗１２ｃは、第１の端部が逆流防止用ダイオード１１ｃのカソードに接続され、第２の端部がスイッチング素子ＳＷ３のドレイン端子に接続されている。
充放電制御部１３ｃは、制御信号発生部５から出力される制御信号に基づいて、正電源用コンデンサ９ｃ、負電源バッファ用コンデンサ１０ｃ、及び負電源用コンデンサ１６ｃの充放電を制御する。以下に、充放電制御部１３ｃの構成について、具体的に説明する。

充放電制御部１３ｃは、スイッチング素子２０ｃ（導通用駆動回路）及びスイッチング素子２１ｃ（遮断用駆動回路）を備える。
スイッチング素子２０ｃは、スイッチング素子ＳＷ３のゲート端子に導通用駆動信号を供給する。例えば、スイッチング素子２０ｃは、ＮＰＮ型のＩＧＣＴである。

スイッチング素子２１ｃは、スイッチング素子ＳＷ３のゲート端子に遮断用駆動信号を供給する。例えば、スイッチング素子２１ｃは、ＰＮＰ型のＩＧＣＴである。
なお、本実施形態では、充放電制御部１３ｃは、スイッチング素子２０ｃ及びスイッチング素子２１ｃを用いたプッシュプル回路であるが、これに限定されず、スイッチング素子ＳＷ３のオン又はオフを制御する制御回路であれば特に限定されない。

スイッチング素子２０ｃのコレクタ端子は、正電源用コンデンサ９ｃの第１の端部及び負電源バッファ用コンデンサ１０ｃの第１の端部に接続されている。スイッチング素子２０ｃのエミッタ端子は、スイッチング素子２１ｃのエミッタ端子に接続されている。スイッチング素子２０ｃのベース端子とスイッチング素子２１ｃのベース端子とは制御信号発生部５に接続されている。スイッチング素子２０ｃのエミッタ端子とスイッチング素子２１ｃのエミッタ端子との接続点は、制限抵抗１７ｃを介してスイッチング素子ＳＷ３のゲート端子に接続されている。スイッチング素子２１ｃのコレクタ端子は、負電源用コンデンサ１６ｃの第１の端部に接続されている。

整流用ダイオード１４ｃは、アノードが負電源用コンデンサ１６ｃの第１の端部に接続され、カソードが負電源バッファ用コンデンサ１０ｃの第２の端部に接続されている。

電圧制限用ダイオード１５ｃは、負電源用コンデンサ１６ｃに対して並列に接続されている。例えば、電圧制限用ダイオード１５ｃは、アノードが負電源バッファ用コンデンサ１０ｃの第２の端部に接続され、カソードが正電源用コンデンサ９ｃの第２の端部に接続されている。電圧制限用ダイオード１５ｃは、負電源用コンデンサ１６ｃの両端の電圧を所定の電圧に制限する。前記所定の電圧は、スイッチング素子ＳＷ３のゲート端子に印加する負電圧のゲート電圧に相当する。したがって、スイッチング素子ＳＷ３がオフされる場合のゲート電圧やスイッチング素子ＳＷ３のゲート端子の耐圧に基づいて設定される。本実施形態では、電圧制限用ダイオード１５ｃは、いわゆるツェナーダイオードであって、ツェナーダイオードの降伏電圧が前記所定の電圧に相当する。

負電源用コンデンサ１６ｃは、第１の端部が整流用ダイオード１４ｃのアノード及びスイッチング素子２１ｃのコレクタ端子に接続され、第２の端部が正電源用コンデンサ９ｃの第２の端部に接続されている。また、負電源用コンデンサ１６ｃの第２の端部は、スイッチング素子ＳＷ３のソース端子に接続されている。

制限抵抗１７ｃは、第１の端部がスイッチング素子２０ｃのエミッタ端子とスイッチング素子２１ｃのエミッタ端子とに接続され、第２の端部がスイッチング素子ＳＷ３のゲート端子に接続されている。

制限抵抗１８ｃは、第１の端部が逆流防止用ダイオード１９ｂのカソードに接続され、第２の端部が逆流防止用ダイオード１９ｃのアノードに接続されている。
逆流防止用ダイオード１９ｃは、アノードが制限抵抗１８ｃを介して逆流防止用ダイオード１９ｂのカソードに接続され、カソードが正電源用コンデンサ９ｃの第１の端部及び負電源バッファ用コンデンサ１０ｃの第１の端部に接続されている。

次に、本実施形態に係る第4の駆動回路８ｄの構成について説明する。

第4の駆動回路８ｄは、正電源用コンデンサ９ｄ（第１のコンデンサ）、負電源バッファ用コンデンサ１０ｄ（第２のコンデンサ）、逆流防止用ダイオード１１ｄ、制限抵抗１２ｄ、充放電制御部１３ｄ、整流用ダイオード１４ｄ、電圧制限用ダイオード１５ｄ、負電源用コンデンサ１６ｄ（第３のコンデンサ）、制限抵抗１７ｄ、制限抵抗１８ｄ及び逆流防止用ダイオード１９ｄを備える。

正電源用コンデンサ９ｄは、第１の端部が逆流防止用ダイオード１９ｄのカソードに接続され、第２の端部がスイッチング素子ＳＷ４のソース端子に接続されている。

負電源バッファ用コンデンサ１０ｄは、第１の端部が正電源用コンデンサ９ｄの第１の端部及び逆流防止用ダイオード１９ｄのカソードに接続され、第２の端部が整流用ダイオード１４ｄのカソード及び電圧制限用ダイオード１５ｄのアノードに接続されている。
逆流防止用ダイオード１１ｄは、アノードが負電源バッファ用コンデンサ１０ｄの第１の端子に接続され、カソードが制限抵抗１２ｄを介してスイッチング素子ＳＷ４のドレイン端子に接続されている。

制限抵抗１２ｄは、第１の端部が逆流防止用ダイオード１１ｄのカソードに接続され、第２の端部がスイッチング素子ＳＷ４のドレイン端子に接続されている。
充放電制御部１３ｄは、制御信号発生部５から出力される制御信号に基づいて、正電源用コンデンサ９ｄ、負電源バッファ用コンデンサ１０ｄ、及び負電源用コンデンサ１６ｄの充放電を制御する。以下に、充放電制御部１３ｄの構成について、具体的に説明する。

充放電制御部１３ｄは、スイッチング素子２０ｄ（導通用駆動回路）及びスイッチング素子２１ｄ（遮断用駆動回路）を備える。
スイッチング素子２０ｄは、スイッチング素子ＳＷ４のゲート端子に導通用駆動信号を供給する。例えば、スイッチング素子２０ｄは、ＮＰＮ型のＩＧＣＴである。

スイッチング素子２１ｄは、スイッチング素子ＳＷ４のゲート端子に遮断用駆動信号を供給する。例えば、スイッチング素子２１ｄは、ＰＮＰ型のＩＧＣＴである。
なお、本実施形態では、充放電制御部１３ｄは、スイッチング素子２０ｄ及びスイッチング素子２１ｄを用いたプッシュプル回路であるが、これに限定されず、スイッチング素子ＳＷ４のオン又はオフを制御する制御回路であれば特に限定されない。

スイッチング素子２０ｄのコレクタ端子は、正電源用コンデンサ９ｄの第１の端部及び負電源バッファ用コンデンサ１０ｄの第１の端部に接続されている。スイッチング素子２０ｄのエミッタ端子は、スイッチング素子２１ｄのエミッタ端子に接続されている。スイッチング素子２０ｄのベース端子とスイッチング素子２１ｄのベース端子とは制御信号発生部５に接続されている。スイッチング素子２０ｄのエミッタ端子とスイッチング素子２１ｄのエミッタ端子との接続点は、制限抵抗１７ｄを介してスイッチング素子ＳＷ４のゲート端子に接続されている。スイッチング素子２１ｄのコレクタ端子は、負電源用コンデンサ１６ｄの第１の端部に接続されている。

整流用ダイオード１４ｄは、アノードが負電源用コンデンサ１６ｄの第１の端部に接続され、カソードが負電源バッファ用コンデンサ１０ｄの第２の端部に接続されている。

電圧制限用ダイオード１５ｄは、負電源用コンデンサ１６ｄに対して並列に接続されている。例えば、電圧制限用ダイオード１５ｄは、アノードが負電源バッファ用コンデンサ１０ｄの第２の端部に接続され、カソードが正電源用コンデンサ９ｄの第２の端部に接続されている。電圧制限用ダイオード１５ｄは、負電源用コンデンサ１６ｄの両端の電圧を所定の電圧に制限する。前記所定の電圧は、スイッチング素子ＳＷ４のゲート端子に印加する負電圧のゲート電圧に相当する。したがって、スイッチング素子ＳＷ４がオフされる場合のゲート電圧やスイッチング素子ＳＷ４のゲート端子の耐圧に基づいて設定される。本実施形態では、電圧制限用ダイオード１５ｄは、いわゆるツェナーダイオードであって、ツェナーダイオードの降伏電圧が前記所定の電圧に相当する。

負電源用コンデンサ１６ｄは、第１の端部が整流用ダイオード１４ｄのアノード及びスイッチング素子２１ｄのコレクタ端子に接続され、第２の端部が正電源用コンデンサ９ｄの第２の端部に接続されている。また、負電源用コンデンサ１６ｄの第２の端部は、スイッチング素子ＳＷ４のソース端子に接続されている。

制限抵抗１７ｄは、第１の端部がスイッチング素子２０ｄのエミッタ端子とスイッチング素子２１ｄのエミッタ端子とに接続され、第２の端部がスイッチング素子ＳＷ４のゲート端子に接続されている。

制限抵抗１８ｄは、第１の端部が逆流防止用ダイオード１９ｃのカソードに接続され、第２の端部が逆流防止用ダイオード１９ｄのアノードに接続されている。
逆流防止用ダイオード１９ｄは、アノードが制限抵抗１８ｄを介して逆流防止用ダイオード１９ｃのカソードに接続され、カソードが正電源用コンデンサ９ｄの第１の端部及び負電源バッファ用コンデンサ１０ｄの第１の端部に接続されている。

以下に、本実施形態におけるマルチレベル電力変換器Ａの動作について、図３〜図７を用いて説明する。図３は、本実施形態におけるマルチレベル電力変換器Ａの出力電圧Ｖ及び出力電流Ｉの波形図である。

マルチレベル電力変換器Ａの半導体スイッチング素子駆動回路６は、スイッチング素子ＳＷ１〜ＳＷ４を、予め設定された複数の動作パターン（１）〜（４）に従ってオン又はオフすることで、出力端子ＯＵＴから正弦波を出力する通常動作を実行する。複数の動作パターン（１）〜（４）は、図３に示すように、出力電圧Ｖ及び出力電流Ｉの正負の関係から既定される。各動作パターン（１）〜（４）は、スイッチング素子ＳＷ１〜ＳＷ４のスイッチング動作を示す。

具体的には、動作パターン（１）は、図４に示すように、第１の状態と第２の状態とを交互に繰り返す動作パターンである。第１の状態は、図４（ａ）に示すように、スイッチング素子Ｓ１及びスイッチング素子ＳＷ２がオフ状態であり、スイッチング素子Ｓ３及びスイッチング素子ＳＷ４がオン状態である。第２の状態は、図４（ｂ）に示すように、スイッチング素子Ｓ１及びスイッチング素子ＳＷ４がオフ状態であり、スイッチング素子Ｓ２及びスイッチング素子ＳＷ３がオン状態である。
なお、動作パターン（１）は、出力電圧Ｖ及び出力電流Ｉがともに正（Ｖ＞０、Ｉ＞０）の場合に行われる動作パターンである。

動作パターン（２）は、図５に示すように、第３の状態と第４の状態とを交互に繰り返す動作パターンである。第３の状態は、図５（ａ）に示すように、スイッチング素子Ｓ３及びスイッチング素子ＳＷ４がオフ状態であり、スイッチング素子Ｓ１及びスイッチング素子ＳＷ２がオン状態である。第４の状態は、図５（ｂ）に示すように、スイッチング素子Ｓ１及びスイッチング素子ＳＷ４がオフ状態であり、スイッチング素子Ｓ２及びスイッチング素子ＳＷ３がオン状態である。
なお、動作パターン（２）は、出力電圧Ｖが負であり、出力電流Ｉが正（Ｖ＜０、Ｉ＞０）の場合に行われる動作パターンである。

動作パターン（３）は、図６に示すように、第５の状態と第６の状態とを交互に繰り返す動作パターンである。第５の状態は、図６（ａ）に示すように、スイッチング素子Ｓ３及びスイッチング素子ＳＷ４がオフ状態であり、スイッチング素子Ｓ１及びスイッチング素子ＳＷ２がオン状態である。第６の状態は、図６（ｂ）に示すように、スイッチング素子Ｓ１及びスイッチング素子ＳＷ４がオフ状態であり、スイッチング素子Ｓ２及びスイッチング素子ＳＷ３がオン状態である。
なお、動作パターン（３）は、出力電圧Ｖ及び出力電流Ｉがともに負（Ｖ＜０、Ｉ＜０）の場合に行われる動作パターンである。

動作パターン（４）は、図７に示すように、第７の状態と第８の状態とを交互に繰り返す動作パターンである。第７の状態は、図７（ａ）に示すように、スイッチング素子Ｓ１及びスイッチング素子ＳＷ４がオフ状態であり、スイッチング素子Ｓ２及びスイッチング素子ＳＷ３がオン状態である。第８の状態は、図７（ｂ）に示すように、スイッチング素子Ｓ１及びスイッチング素子ＳＷ２がオフ状態であり、スイッチング素子Ｓ３及びスイッチング素子ＳＷ４がオン状態である。
なお、動作パターン（４）は、出力電圧Ｖが正であり、出力電流Ｉが負（Ｖ＞０、Ｉ＜０）の場合に行われる動作パターンである。

このように、半導体スイッチング素子駆動回路６は、出力電圧Ｖ及び出力電流Ｉの正負の関係に基づいて、動作パターン（１）から動作パターン（４）から一つを選択し、その選択した動作パターンに従ってスイッチング素子ＳＷ１〜ＳＷ４のスイッチング動作を制御することで出力端子ＯＵＴから正弦波を出力する通常動作を実行する。ただし、半導体スイッチング素子駆動回路６は、通常動作を実行するにあたって、事前に充電動作を実行する必要がある。充電動作とは、正電源用コンデンサ９ｂ〜９ｄ及び負電源バッファ用コンデンサ１０ｂ〜１０ｄを充電する動作である。なお、正電源用コンデンサ９ａ及び負電源バッファ用コンデンサ１０ａは、スイッチング素子ＳＷ１〜ＳＷ４のスイッチング動作に関係なく、常に充電される。
以下に、本実施形態に係る充電動作について、図８〜１２を用いて説明する。

半導体スイッチング素子駆動回路６は、スイッチング素子ＳＷ１〜ＳＷ４をオン状態又はオフ状態に制御することで充電動作を実行する。半導体スイッチング素子駆動回路６は、第１の動作モードから第５の動作モードのうち、複数の動作を実行することで充電動作を実行する。

＜第１の動作モード＞
第１の動作モードは、図８に示すように、半導体スイッチング素子駆動回路６が、スイッチング素子ＳＷ１をオン状態に制御し、スイッチング素子ＳＷ２〜ＳＷ４をオフ状態に制御するモードである。第１のモードでは、第２の直流電源７からの電流は、制限抵抗１８ｂ、逆流防止用ダイオード１９ｂ、正電源用コンデンサ９ｂ、スイッチング素子ＳＷ１からなる第１の充電回路Ｗ１を通る。これにより、正電源用コンデンサ９ｂが充電される。また、第２の直流電源７からの電流は、制限抵抗１８ｂ、逆流防止用ダイオード１９ｂ、負電源バッファ用コンデンサ１０ｂ、電圧制限用ダイオード１５ｂ、スイッチング素子ＳＷ１からなる第２の充電回路Ｗ２を通る。これにより、負電源バッファ用コンデンサ１０ｂが充電される。したがって、第１の動作モードでは、スイッチング素子ＳＷ１がオン状態に制御されることで、第２の直流電源７から正電源用コンデンサ９ｂ及び負電源バッファ用コンデンサ１０ｂに対して電荷が充電される。

＜第２の動作モード＞
第２の動作モードは、図９に示すように、半導体スイッチング素子駆動回路６がスイッチング素子ＳＷ１及びＳＷ２をオン状態に制御し、スイッチング素子ＳＷ３及びＳＷ４をオフ状態に制御するモードである。したがって、第１の充電回路Ｗ１及び第２の充電回路Ｗ２が形成されるため、第２の直流電源７から正電源用コンデンサ９ｂ及び負電源バッファ用コンデンサ１０ｂに対して電荷が充電される。
さらに、第２の動作モードでは、スイッチング素子ＳＷ２がオン状態であるため、第２の直流電源７からの電流は、制限抵抗１８ｂ、逆流防止用ダイオード１９ｂ、制限抵抗１８ｃ、逆流防止用ダイオード１９ｃ、正電源用コンデンサ９ｃ、スイッチング素子ＳＷ２、スイッチング素子ＳＷ１からなる第３の充電回路Ｗ３を通る。これにより、正電源用コンデンサ９ｃが充電される。また、第２の直流電源７からの電流は、制限抵抗１８ｂ、逆流防止用ダイオード１９ｂ、制限抵抗１８ｃ、逆流防止用ダイオード１９ｃ、負電源バッファ用コンデンサ１０ｃ、電圧制限用ダイオード１５ｃ、スイッチング素子ＳＷ２、スイッチング素子ＳＷ１からなる第４の充電回路Ｗ４を通る。これにより、負電源バッファ用コンデンサ１０ｃが充電される。

＜第３の動作モード＞
第３の動作モードは、図１０に示すように、半導体スイッチング素子駆動回路６がスイッチング素子ＳＷ２をオン状態に制御し、スイッチング素子ＳＷ１、ＳＷ３及びＳＷ４をオフ状態に制御するモードである。第３の動作モードでは、正電源用コンデンサ９ｂが充電されている状態において実行される動作モードであって、スイッチング素子ＳＷ２のみがオン状態に制御されることで、正電源用コンデンサ９ｂの電荷が正電源用コンデンサ９ｃ及び負電源バッファ用コンデンサ１０ｃへ充電される。正電源用コンデンサ９ｂが充電されている状態とは、例えば、正電源用コンデンサ９ｂが第２の直流電源７の正極端子の電位（ＶＤＤ）と同電位まで充電されている状態である。
具体的には、正電源用コンデンサ９ｂからの電流は、制限抵抗１８ｃ、逆流防止用ダイオード１９ｃ、正電源用コンデンサ９ｃ、スイッチング素子ＳＷ２からなる第５の充電回路Ｗ５を通る。これにより、正電源用コンデンサ９ｃが充電される。また、正電源用コンデンサ９ｂからの電流は、制限抵抗１８ｃ、逆流防止用ダイオード１９ｃ、負電源バッファ用コンデンサ１０ｃ、電圧制限用ダイオード１５ｃ、スイッチング素子ＳＷ２からなる第６の充電回路Ｗ６を通る。これにより、負電源バッファ用コンデンサ１０ｃが充電される。

＜第４の動作モード＞
第４の動作モードは、図１１に示すように、半導体スイッチング素子駆動回路６がスイッチング素子ＳＷ２及びＳＷ３をオン状態に制御し、スイッチング素子ＳＷ１及びＳＷ４をオフ状態に制御するモードである。第４の動作モードでは、正電源用コンデンサ９ｂが充電されている状態において実行される動作モードであって、スイッチング素子ＳＷ２及びＳＷ３がオン状態に制御されることで、正電源用コンデンサ９ｂの電荷が正電源用コンデンサ９ｃ，９ｄ及び負電源バッファ用コンデンサ１０ｃ，１０ｄへ充電される。
具体的には、第５の充電回路Ｗ５及び第６の充電回路Ｗ６が形成されているため、正電源用コンデンサ９ｃ及び負電源バッファ用コンデンサ１０ｃが充電される。
さらに、スイッチング素子ＳＷ３がオン状態であるため、正電源用コンデンサ９ｂからの電流は、制限抵抗１８ｃ、逆流防止用ダイオード１９ｃ、制限抵抗１８ｄ、逆流防止用ダイオード１９ｄ、正電源用コンデンサ９ｄ、スイッチング素子ＳＷ３、スイッチング素子ＳＷ２からなる第７の充電回路Ｗ７を通る。これにより、正電源用コンデンサ９ｄが充電される。また、正電源用コンデンサ９ｂからの電流は、制限抵抗１８ｃ、逆流防止用ダイオード１９ｃ、制限抵抗１８ｄ、逆流防止用ダイオード１９ｄ、負電源バッファ用コンデンサ１０ｄ、電圧制限用ダイオード１５ｄ、スイッチング素子ＳＷ３、スイッチング素子ＳＷ２からなる第８の充電回路Ｗ８を通る。これにより、負電源バッファ用コンデンサ１０ｄが充電される。

＜第５の動作モード＞
第５の動作モードは、図１２に示すように、半導体スイッチング素子駆動回路６がスイッチング素子ＳＷ３をオン状態に制御し、スイッチング素子ＳＷ１、ＳＷ２及びＳＷ４をオフ状態に制御するモードである。第５の動作モードでは、正電源用コンデンサ９ｃが充電されている状態において実行される動作モードであって、スイッチング素子ＳＷ３のみがオン状態に制御されることで、正電源用コンデンサ９ｃの電荷が正電源用コンデンサ９９ｄ及び負電源バッファ用コンデンサ１０ｄへ充電される。正電源用コンデンサ９ｃが充電されている状態とは、例えば、正電源用コンデンサ９ｃが第２の直流電源７の正極端子の電位（ＶＤＤ）と同電位まで充電されている状態である。
具体的には、スイッチング素子ＳＷ３がオン状態であるため、正電源用コンデンサ９ｃからの電流は、制限抵抗１８ｄ、逆流防止用ダイオード１９ｄ、正電源用コンデンサ９ｄ、スイッチング素子ＳＷ３からなる第９の充電回路Ｗ９を通る。これにより、正電源用コンデンサ９ｄが充電される。また、正電源用コンデンサ９ｃからの電流は、制限抵抗１８ｄ、逆流防止用ダイオード１９ｄ、負電源バッファ用コンデンサ１０ｄ、電圧制限用ダイオード１５ｄ、スイッチング素子ＳＷ３からなる第１０の充電回路Ｗ１０を通る。これにより、負電源バッファ用コンデンサ１０ｄが充電される。

このように、例えば、半導体スイッチング素子駆動回路６は、通常動作を実行する前において、第１の動作モード、第２の動作モード、第４の動作モードの順に動作モードを切り替えることで充電動作を実行する。これにより、半導体スイッチング素子駆動回路６は、正電源用コンデンサ９ｂ〜９ｄ及び負電源バッファ用コンデンサ１０ｂ〜１０ｄを充電することができる。ただし、充電動作は、正電源用コンデンサ９ｂ〜９ｄ及び負電源バッファ用コンデンサ１０ｂ〜１０ｄを充電できればよく、第１の動作モード、第２の動作モード、第４の動作モードの順に動作モードを切り替える動作に限定されない。例えば、充電動作は、第２の動作モード、第４の動作モードの順に切り替える動作であってもよいし、第１の動作モード、第２の動作モード、第５の動作モードの順に切り替える動作であってもよい。

以下に、本実施形態におけるマルチレベル電力変換器Ａの通常動作について、図１３〜１６を用いて具体的に説明する。まず、動作パターン（１）の場合について説明する。

＜第１の状態＞
図１３は、本実施形態に係る第１の状態のときの半導体スイッチング素子駆動回路６の動作の流れを示す説明図である。

図１３に示すように、充放電制御部１３ａは、スイッチング素子２１ａをオン状態に制御することで、負電源用コンデンサ１６ａの第１の端部とスイッチング素子ＳＷ１のゲート端子とを導通させる。これにより、負電源用コンデンサ１６ａに充電されていた電荷は、スイッチング素子ＳＷ１の入力容量２００ａ、スイッチング素子２１ａを通り、負電源用コンデンサ１６ａに戻る経路を通る。この場合には、入力容量２００ａに充電されていた電荷が放電されるので、スイッチング素子ＳＷ１がオンからオフに移行する。換言すれば、負電源用コンデンサ１６ａに充電されていた負電荷は、スイッチング素子２１ａ、入力容量２００ａを通り、負電源用コンデンサ１６ａの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ａの第１の端部からスイッチング素子ｂ２のゲート端子に負電荷が供給されることで、スイッチング素子ＳＷ１のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子ＳＷ１がオフ状態になる。

同様に、図１３に示すように、充放電制御部１３ｂは、スイッチング素子２１ｂがオンされているため、負電源用コンデンサ１６ｂの第１の端部とスイッチング素子ＳＷ２のゲート端子とを導通させる。これにより、負電源用コンデンサ１６ｂに充電されていた電荷は、スイッチング素子ＳＷ２の入力容量２００ｂ、スイッチング素子２１ｂを通り、負電源用コンデンサ１６ｂに戻る経路を通る。この場合には、入力容量２００ｂに充電されていた電荷が放電されるので、スイッチング素子ＳＷ２がオンからオフに移行する。換言すれば、負電源用コンデンサ１６ｂに充電されていた負電荷は、スイッチング素子２１ｂ、入力容量２００ｂを通り、負電源用コンデンサ１６ｂの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ｂの第１の端部からスイッチング素子ＳＷ２のゲート端子に負電荷が供給されることで、スイッチング素子ＳＷ２のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子ＳＷ２がオフ状態になる。

充放電制御部１３ｃは、スイッチング素子２０ｃをオン状態に制御し、スイッチング素子２１ｃをオフ状態に制御する。これにより、正電源用コンデンサ９ｃに充電されていた電荷は、スイッチング素子２０ｃ、スイッチング素子ＳＷ３の入力容量２００ｃを経由し、正電源用コンデンサ９ｃの第２の端部に戻る経路を通る。したがって、入力容量２００ｃは、正電源用コンデンサ９ｃから放電された電荷により充電を開始する。その後、入力容量２００ｃに一定量の電荷が充電されると、スイッチング素子ＳＷ３がオフ状態からオン状態に移行する。

スイッチング素子ＳＷ３がオン状態に移行すると、負電源バッファ用コンデンサ１０ｃに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ１０ｃに充電されていた電荷は、逆流防止用ダイオード１１ｃ、制限抵抗１２ｃ、スイッチング素子ＳＷ３、負電源用コンデンサ１６ｃ、整流用ダイオード１４ｃを経由し、負電源バッファ用コンデンサ１０ｃの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ｃは、負電源バッファ用コンデンサ１０ｃから放電された電荷により充電される。すなわち、負電源用コンデンサ１６ｃの第２の端部には正電荷が充電され、負電源用コンデンサ１６ｃの第１の端部には負電荷が充電される。換言すれば、第１の状態では、充電状態の負電源バッファ用コンデンサ１０ｃの第１の端部と負電源用コンデンサ１６ｃの第２の端部とを接続することにより負電源用コンデンサ１６ｃを充電させる第１１の充電回路Ｗ１１を形成する。第１１の充電回路Ｗ１１は、導通状態のスイッチング素子ＳＷ３を経由して負電源用コンデンサ１６ｃを充電させる。なお、本実施形態の第１の状態では、第１１の充電回路Ｗ１１は、負電源バッファ用コンデンサ１０ｃ、逆流防止用ダイオード１１ｃ、制限抵抗１２ｃ、スイッチング素子ＳＷ３、負電源用コンデンサ１６ｃ及び整流用ダイオード１４ｃを備える。

充放電制御部１３ｄは、スイッチング素子２０ｄをオン状態に制御し、スイッチング素子２１ｄをオフ状態に制御する。これにより、正電源用コンデンサ９ｄに充電されていた電荷は、スイッチング素子２０ｄ、スイッチング素子ＳＷ４の入力容量２００ｄを経由し、正電源用コンデンサ９ｄの第２の端部に戻る経路を通る。したがって、入力容量２００ｄは、正電源用コンデンサ９ｄから放電された電荷により充電を開始する。その後、入力容量２００ｄに一定量の電荷が充電されると、スイッチング素子ＳＷ４がオフ状態からオン状態に移行する。

スイッチング素子ＳＷ４がオン状態に移行すると、負電源バッファ用コンデンサ１０ｄに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ１０ｄに充電されていた電荷は、逆流防止用ダイオード１１ｄ、制限抵抗１２ｄ、スイッチング素子ＳＷ４、負電源用コンデンサ１６ｄ、整流用ダイオード１４ｄを経由し、負電源バッファ用コンデンサ１０ｄの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ｄは、負電源バッファ用コンデンサ１０ｄから放電された電荷により充電される。すなわち、負電源用コンデンサ１６ｄの第２の端部には正電荷が充電され、負電源用コンデンサ１６ｄの第１の端部には負電荷が充電される。換言すれば、第１の状態では、充電状態の負電源バッファ用コンデンサ１０ｄの第１の端部と負電源用コンデンサ１６ｄの第２の端部とを接続することにより負電源用コンデンサ１６ｄを充電させる第１２の充電回路Ｗ１２を形成する。第１２の充電回路Ｗ１２は、導通状態のスイッチング素子ＳＷ４を経由して負電源用コンデンサ１６ｄを充電させる。なお、本実施形態の第１の状態では、第１２の充電回路Ｗ１２は、負電源バッファ用コンデンサ１０ｄ、逆流防止用ダイオード１１ｄ、制限抵抗１２ｄ、スイッチング素子ＳＷ４、負電源用コンデンサ１６ｄ及び整流用ダイオード１４ｄを備える。

＜第２の状態＞
図１４は、本実施形態に係る第２の状態のときの半導体スイッチング素子駆動回路６の動作の流れを示す説明図である。
図１４に示すように、充放電制御部１３ａは、スイッチング素子２１ａをオン状態に制御して、負電源用コンデンサ１６ａの第１の端部とスイッチング素子ＳＷ１のゲート端子とを導通させる。これにより、負電源用コンデンサ１６ａの第１の端部からスイッチング素子ＳＷ１のゲート端子に負電荷が供給され、スイッチング素子ＳＷ１のゲート端子に負電圧のゲート電圧が印加される。したがって、スイッチング素子ＳＷ１がオフ状態になる。

充放電制御部１３ｄは、スイッチング素子２１ｄがオフ状態に制御し、スイッチング素子２１ｄがオン状態に制御する。そのため、負電源用コンデンサ１６ｄの第１の端部とスイッチング素子ＳＷ４のゲート端子とが導通する。これにより、負電源用コンデンサ１６ｄに充電されていた電荷は、スイッチング素子ＳＷ４の入力容量２００ｄ、スイッチング素子２１ｄを通り、負電源用コンデンサ１６ｄに戻る経路を通る。この場合には、入力容量２００ｄに充電されていた電荷が放電されるので、スイッチング素子ＳＷ４がオン状態からオフ状態に移行する。換言すれば、負電源用コンデンサ１６ｄに充電されていた負電荷は、スイッチング素子２１ｄ、入力容量２００ｄを通り、負電源用コンデンサ１６ｄの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ｄの第１の端部からスイッチング素子ＳＷ４のゲート端子に負電荷が供給されることで、スイッチング素子ＳＷ４のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子ＳＷ４がオフ状態になる。

充放電制御部１３ｂは、スイッチング素子２０ｂをオン状態に制御し、スイッチング素子２１ｂをオフ状態に制御する。これにより、正電源用コンデンサ９ｂに充電されていた電荷は、スイッチング素子２０ｂ、スイッチング素子ＳＷ２の入力容量２００ｂを経由し、正電源用コンデンサ９ｂの第２の端部に戻る経路を通る。したがって、入力容量２００ｂは、正電源用コンデンサ９ｂから放電された電荷により充電を開始する。その後、入力容量２００ｂに一定量の電荷が充電されると、スイッチング素子ＳＷ２がオフ状態からオン状態に移行する。

スイッチング素子ＳＷ２がオン状態に移行すると、負電源バッファ用コンデンサ１０ｂに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ１０ｂに充電されていた電荷は、逆流防止用ダイオード１１ｂ、制限抵抗１２ｂ、スイッチング素子ＳＷ２、負電源用コンデンサ１６ｂ、整流用ダイオード１４ｂを経由し、負電源バッファ用コンデンサ１０ｂの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ｂは、負電源バッファ用コンデンサ１０ｂから放電された電荷により充電される。すなわち、負電源用コンデンサ１６ｂの第２の端部には正電荷が充電され、負電源用コンデンサ１６ｂの第１の端部には負電荷が充電される。換言すれば、第２の状態では、充電状態の負電源バッファ用コンデンサ１０ｂの第１の端部と負電源用コンデンサ１６ｂの第２の端部とを接続することにより負電源用コンデンサ１６ｂを充電させる第１３の充電回路Ｗ１３を形成する。第１３の充電回路Ｗ１３は、導通状態のスイッチング素子ＳＷ２を経由して負電源用コンデンサ１６ｂを充電させる。なお、本実施形態の第２の状態では、第１３の充電回路Ｗ１３は、負電源バッファ用コンデンサ１０ｂ、逆流防止用ダイオード１１ｂ、制限抵抗１２ｂ、スイッチング素子ＳＷ２、負電源用コンデンサ１６ｂ及び整流用ダイオード１４ｂを備える。

充放電制御部１３ｃは、第１の状態と同様に、スイッチング素子２０ｃをオン状態に制御し、スイッチング素子２１ｃをオフ状態に制御する。これにより、スイッチング素子ＳＷ３がオン状態に制御される。

次に、本実施形態に係る動作パターン（２）の場合について説明する。
＜第３の状態＞
図１５は、本実施形態に係る第３の状態のときの半導体スイッチング素子駆動回路６の動作の流れを示す説明図である。

図１５に示すように、充放電制御部１３ａは、スイッチング素子２０ａをオン状態に制御し、スイッチング素子２１ａをオフ状態に制御する。これにより、正電源用コンデンサ９ａに充電されていた電荷は、スイッチング素子２０ａ、スイッチング素子ＳＷ１の入力容量２００ａを経由し、正電源用コンデンサ９ａの第２の端部に戻る経路を通る。したがって、入力容量２００ａは、正電源用コンデンサ９ａから放電された電荷により充電を開始する。その後、入力容量２００ａに一定量の電荷が充電されると、スイッチング素子ＳＷ１がオフ状態からオン状態に移行する。

スイッチング素子ＳＷ１がオン状態に移行すると、負電源バッファ用コンデンサ１０ａに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ１０ａに充電されていた電荷は、逆流防止用ダイオード１１ａ、制限抵抗１２ａ、スイッチング素子ＳＷ１、負電源用コンデンサ１６ａ、整流用ダイオード１４ａを経由し、負電源バッファ用コンデンサ１０ａの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ａは、負電源バッファ用コンデンサ１０ａから放電された電荷により充電される。すなわち、負電源用コンデンサ１６ａの第２の端部には正電荷が充電され、負電源用コンデンサ１６ａの第１の端部には負電荷が充電される。換言すれば、第３の状態では、充電状態の負電源バッファ用コンデンサ１０ａの第１の端部と負電源用コンデンサ１６ａの第２の端部とを接続することにより負電源用コンデンサ１６ａを充電させる第１４の充電回路Ｗ１４を形成する。第１４の充電回路Ｗ１４は、導通状態のスイッチング素子ＳＷ１を経由して負電源用コンデンサ１６ａを充電させる。なお、本実施形態の第３の状態では、第１４の充電回路Ｗ１４は、負電源バッファ用コンデンサ１０ａ、逆流防止用ダイオード１１ａ、制限抵抗１２ａ、スイッチング素子ＳＷ１、負電源用コンデンサ１６ａ及び整流用ダイオード１４ａを備える。

同様に、図１５に示すように、充放電制御部１３ｂは、スイッチング素子２０ｂをオン状態に制御し、スイッチング素子２１ｂをオフ状態に制御する。これにより、正電源用コンデンサ９ｂに充電されていた電荷は、スイッチング素子２０ｂ、スイッチング素子ＳＷ２の入力容量２００ｂを経由し、正電源用コンデンサ９ｂの第２の端部に戻る経路を通る。したがって、入力容量２００ｂは、正電源用コンデンサ９ｂから放電された電荷により充電を開始する。その後、入力容量２００ｂに一定量の電荷が充電されると、スイッチング素子ＳＷ２がオフ状態からオン状態に移行する。

スイッチング素子ＳＷ２がオン状態に移行すると、第１３の充電回路Ｗ１３が形成されるため、負電源バッファ用コンデンサ１０ｂに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ１０ｂに充電されていた電荷は、逆流防止用ダイオード１１ｂ、制限抵抗１２ｂ、スイッチング素子ＳＷ２、負電源用コンデンサ１６ｂ、整流用ダイオード１４ｂを経由し、負電源バッファ用コンデンサ１０ｂの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ｂは、負電源バッファ用コンデンサ１０ｂから放電された電荷により充電される。

充放電制御部１３ｃは、スイッチング素子２０ｃをオフ状態に制御し、スイッチング素子２１ｃをオン状態に制御する。そのため、負電源用コンデンサ１６ｃの第１の端部とスイッチング素子ＳＷ３のゲート端子とが導通する。これにより、負電源用コンデンサ１６ｃに充電されていた電荷は、スイッチング素子ＳＷ３の入力容量２００ｃ、スイッチング素子２１ｃを通り、負電源用コンデンサ１６ｃに戻る経路を通る。この場合には、入力容量２００ｃに充電されていた電荷が放電されるので、スイッチング素子ＳＷ３がオン状態からオフ状態に移行する。換言すれば、負電源用コンデンサ１６ｃに充電されていた負電荷は、スイッチング素子２１ｃ、入力容量２００ｃを通り、負電源用コンデンサ１６ｃの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ｃの第１の端部からスイッチング素子ＳＷ３のゲート端子に負電荷が供給されることで、スイッチング素子ＳＷ３のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子ＳＷ３がオフ状態になる。

充放電制御部１３ｄは、スイッチング素子２１ｄがオフ状態に制御し、スイッチング素子２１ｄがオン状態に制御する。そのため、負電源用コンデンサ１６ｄの第１の端部とスイッチング素子ＳＷ４のゲート端子とが導通する。これにより、負電源用コンデンサ１６ｄに充電されていた電荷は、スイッチング素子ＳＷ４の入力容量２００ｄ、スイッチング素子２１ｄを通り、負電源用コンデンサ１６ｄに戻る経路を通る。この場合には、入力容量２００ｄに充電されていた電荷が放電されるので、スイッチング素子ＳＷ４がオン状態からオフ状態に移行する。換言すれば、負電源用コンデンサ１６ｄに充電されていた負電荷は、スイッチング素子２１ｄ、入力容量２００ｄを通り、負電源用コンデンサ１６ｄの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ｄの第１の端部からスイッチング素子ＳＷ４のゲート端子に負電荷が供給されることで、スイッチング素子ＳＷ４のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子ＳＷ４がオフ状態になる。

＜第４の状態＞
図１６は、本実施形態に係る第４の状態のときの半導体スイッチング素子駆動回路６の動作の流れを示す説明図である。

図１６に示すように、充放電制御部１３ａは、スイッチング素子２０ａをオフ状態に制御し、スイッチング素子２１ａをオン状態に制御する。そのため、負電源用コンデンサ１６ａの第１の端部とスイッチング素子ＳＷ１のゲート端子とが導通する。これにより、負電源用コンデンサ１６ａに充電されていた電荷は、スイッチング素子ＳＷ１の入力容量２００ａ、スイッチング素子２１ａを通り、負電源用コンデンサ１６ａに戻る経路を通る。この場合には、入力容量２００ａに充電されていた電荷が放電されるので、スイッチング素子ＳＷ１がオン状態からオフ状態に移行する。換言すれば、負電源用コンデンサ１６ａに充電されていた負電荷は、スイッチング素子２１ａ、入力容量２００ａを通り、負電源用コンデンサ１６ａの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ａの第１の端部からスイッチング素子ＳＷ１のゲート端子に負電荷が供給されることで、スイッチング素子ＳＷ１のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子ＳＷ１がオフ状態になる。

充放電制御部１３ｂは、第３の状態と同様に、スイッチング素子２０ｂをオン状態に制御し、スイッチング素子２１ｂをオフ状態に制御する。これにより、スイッチング素子ＳＷ２がオン状態に制御される。

充放電制御部１３ｃは、スイッチング素子２０ｃをオン状態に制御し、スイッチング素子２１ｃをオフ状態に制御する。これにより、正電源用コンデンサ９ｃに充電されていた電荷は、スイッチング素子２０ｃ、スイッチング素子ＳＷ３の入力容量２００ｃを経由し、正電源用コンデンサ９ｃの第２の端部に戻る経路を通る。したがって、入力容量２００ｃは、正電源用コンデンサ９ｃから放電された電荷により充電を開始する。その後、入力容量２００ｃに一定量の電荷が充電されると、スイッチング素子ＳＷ３がオフ状態からオン状態に移行する。

スイッチング素子ＳＷ３がオン状態に移行すると、第１１の充電回路Ｗ１１が形成されるため、負電源バッファ用コンデンサ１０ｃに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ１０ｃに充電されていた電荷は、逆流防止用ダイオード１１ｃ、制限抵抗１２ｃ、スイッチング素子ＳＷ３、負電源用コンデンサ１６ｃ、整流用ダイオード１４ｃを経由し、負電源バッファ用コンデンサ１０ｃの第２の端部に戻る経路を通る。したがって、負電源用コンデンサ１６ｃは、負電源バッファ用コンデンサ１０ｃから放電された電荷により充電される。

充放電制御部１３ｄは、第４の状態と同様に、スイッチング素子２０ｄをオフ状態に制御し、スイッチング素子２１ｄをオン状態に制御する。これにより、スイッチング素子ＳＷ４がオフ状態に制御される。

動作パターン（３）の半導体スイッチング素子駆動回路６の動作は、動作パターン（２）と同様であるため、説明を省略する。動作パターン（４）の半導体スイッチング素子駆動回路６の動作は、動作パターン（１）と同様であるため、説明を省略する。

また、動作パターン（１）及び動作パターン（２）において、説明の便宜上、各駆動回路８において、正電源用コンデンサ９及び負電源バッファ用コンデンサ１０への充電に関しては説明を省略したが、例えば、第１の充電回路Ｗ１から第１０の充電回路Ｗ１０の少なくともいずれかが形成された場合には、正電源用コンデンサ９及び負電源バッファ用コンデンサ１０への充電が行われる。

上述したように、半導体スイッチング素子駆動回路６は、マルチレベル電力変換器の複数の半導体スイッチング素子ＳＷ１〜ＳＷ４を駆動する。半導体スイッチング素子駆動回路６は、半導体スイッチング素子ＳＷ１〜ＳＷ４ごとに設けられた複数の駆動回路８（第１の駆動回路８ａから第４の駆動回路８ｄ）を備える。各駆動回路８は、正電源用コンデンサ９、負電源バッファ用コンデンサ１０、負電源用コンデンサ１６、スイッチング素子２０及びスイッチング素子２１を備える。
正電源用コンデンサ９は、半導体スイッチング素子ＳＷを導通状態にするための正電圧を生成する。負電源バッファ用コンデンサ１０は、第１の端部が正電源用コンデンサ９の第１の端部に接続されている。負電源用コンデンサ１６は、充電状態の負電源バッファ用コンデンサ１０から放電された電力を充電することで半導体スイッチング素子ＳＷを遮断状態にするための負電圧を生成する。スイッチング素子２０は、正電源用コンデンサ９の第１の端部と半導体スイッチング素子ＳＷの制御端子とを接続することにより正電圧を半導体スイッチング素子ＳＷの制御端子に印加して半導体スイッチング素子ＳＷを導通状態とする。スイッチング素子２１は、負電源用コンデンサ１６の第１の端部と半導体スイッチング素子ＳＷの制御端子とを接続することにより負電圧を半導体スイッチング素子ＳＷの制御端子に印加して半導体スイッチング素子ＳＷを遮断状態とする。

これにより、半導体スイッチング素子駆動回路６は、マルチレベル電力変換器の半導体スイッチング素子ＳＷを駆動するにあたって、新たな電源を追加することなく負電圧を生成することができる。

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

Ａ マルチレベル電力変換器
ＳＷ１〜ＳＷ４ スイッチング素子（半導体スイッチング素子）
９ａ〜９ｄ 正電源用コンデンサ（第１のコンデンサ）
１０ａ〜１０ｄ 負電源バッファ用コンデンサ（第２のコンデンサ）
１６ａ〜１６ｄ 負電源用コンデンサ（第３のコンデンサ）
２０ａ〜２０ｄ スイッチング素子（導通用駆動回路）
２１ａ〜２１ｄ スイッチング素子（遮断用駆動回路）
７ 第２の直流電源（制御用電源）

Claims (5)

1. マルチレベル電力変換器に設けられたｎ個（ｎは４以上の整数）の半導体スイッチング素子を駆動する半導体スイッチング素子駆動回路であって、
   前記半導体スイッチング素子ごとに設けられた複数の駆動回路を備え、
   前記各駆動回路は、
   前記半導体スイッチング素子を導通状態にするための正電圧を生成する第１のコンデンサと、
   第１の端部が前記第１のコンデンサの第１の端部に接続されている第２のコンデンサと、
   充電状態の前記第２のコンデンサから放電された電力を充電することで前記半導体スイッチング素子を遮断状態にするための負電圧を生成する第３のコンデンサと、
   前記第１のコンデンサの第１の端部と前記半導体スイッチング素子の制御端子とを接続することにより前記正電圧を前記半導体スイッチング素子の制御端子に印加して前記半導体スイッチング素子を導通状態とする導通用駆動回路と、
   前記第３のコンデンサの第１の端部と前記制御端子とを接続することにより前記負電圧を前記半導体スイッチング素子の制御端子に印加して前記半導体スイッチング素子を遮断状態とする遮断用駆動回路と、
   を備えることを特徴とする半導体スイッチング素子駆動回路。
2. 前記第３のコンデンサは、第１の端部が前記第２のコンデンサの第２の端部に接続され、
   充電状態の前記第２のコンデンサの第１の端部と前記第３のコンデンサの第２の端部とを接続することにより前記第３のコンデンサを充電させる充電回路と、
   を備えることを特徴とする請求項１に記載の半導体スイッチング素子駆動回路。
3. 前記充電回路は、導通状態の前記半導体スイッチング素子を経由して前記第３のコンデンサを充電させることを特徴とする請求項２に記載の半導体スイッチング素子駆動回路。
4. 正極性の制御用電源をさらに備え、
   前記複数の駆動回路は、第１〜第ｎの駆動回路を備え、
   前記第ｍ（ｍは１以上かつｎ未満の整数）の駆動回路に設けられた前記第１のコンデンサの第１の端部と、前記第（ｍ＋１）の駆動回路に設けられた前記第１のコンデンサの第１の端部とは、ダイオードを介して接続されており、
   前記第１の駆動回路に設けられた前記第１のコンデンサの第１の端部は、前記制御用電源の正極端子に接続されている、
   ことを特徴とする、請求項１から３のいずれか一項に記載の半導体スイッチング素子駆動回路。
5. 請求項１から４のいずれか一項に記載の半導体スイッチング素子駆動回路と、
   前記半導体スイッチング素子駆動回路により駆動されるｎ個の半導体スイッチング素子と、
   を備えることを特徴とするマルチレベル電力変換器。

Images