JP2018133876A - 3レベル中性点クランプ形インバータのスイッチング素子駆動回路 - Google Patents
3レベル中性点クランプ形インバータのスイッチング素子駆動回路 Download PDFInfo
- Publication number
- JP2018133876A JP2018133876A JP2017024904A JP2017024904A JP2018133876A JP 2018133876 A JP2018133876 A JP 2018133876A JP 2017024904 A JP2017024904 A JP 2017024904A JP 2017024904 A JP2017024904 A JP 2017024904A JP 2018133876 A JP2018133876 A JP 2018133876A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- cathode
- capacitor
- drive circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
【課題】4つのスイッチング素子を、より少ないゲート駆動用電源で駆動できる3レベル中性点クランプ形インバータのスイッチング素子駆動回路を提供する。【解決手段】電源11間に接続される素子駆動部GD4,該電源の正側端子にアノードが接続されるダイオードD3,そのカソードとスイッチング素子SW3,SW4の共通接続点との間に接続される素子駆動部GD3,それに並列に接続されるコンデンサC3,ダイオードD3のカソードにアノードが接続されるダイオードD2,そのカソードとスイッチング素子SW2、SW3の共通接続点との間に接続される素子駆動部GD2,それに並列に接続されるコンデンサC2,ダイオードD2のカソードにアノードが接続されるダイオードD1,そのカソードとスイッチング素子SW1,SW2の共通接続点との間に接続される素子駆動部GD1,それに並列に接続されるコンデンサC1を備える。【選択図】図1
Description
本発明の実施形態は、3レベル中性点クランプ形インバータを構成する4つのスイッチング素子を駆動する回路に関する。
3レベル中性点クランプ形インバータは、例えばMOSFET等の半導体スイッチング素子を4個直列に接続した主回路を備え、インバータ駆動用の電源電圧をVDCとすると、VDC,VDC/2,0,の3レベルの電圧を出力可能にしている。これにより、出力電圧のリップルを低減し、系統連係用のリアクトルやコンデンサなどの体積を小型化することを狙うものである。
このようなインバータを構成する4つのFETのゲートを駆動する回路を極めて単純に考えると、各FETのゲートを駆動する回路に対応して、それぞれ電位基準が異なる4つのゲート駆動用電源が必要となる。
これに対して特許文献1では、直流負側に接続されるIGBTからなるスイッチ素子104のエミッタを電位基準とした絶縁電源402と、スイッチ素子104と出力線の間に接続されるスイッチ素子103のエミッタを側電位基準とした絶縁電源401との2つの素子駆動用電源を備えている。そして、それぞれの電源によりスイッチ素子104及び103のゲートを駆動し、絶縁電源401からダイオード202及び203とコンデンサ302及び301を介して生成される電源により、直流正側に接続されるスイッチ素子101及び102のゲートを駆動している。
しかしながら、特許文献1の構成では、1相あたりの絶縁されたゲート電源が2個必要であり,小型化に限界がある。すなわち,直流負側電位を基準としたゲート電源1,及び半導体スイッチ2のソースを基準としたゲート電源2が必要となる。
そこで、4つのスイッチング素子を、より少ないゲート駆動用電源で駆動できる3レベル中性点クランプ形インバータのスイッチング素子駆動回路を提供する。
そこで、4つのスイッチング素子を、より少ないゲート駆動用電源で駆動できる3レベル中性点クランプ形インバータのスイッチング素子駆動回路を提供する。
実施形態の3レベル中性点クランプ形インバータのスイッチング素子駆動回路によれば、
直流電源の正側端子,負側端子間に第1,第2,第3及び第4スイッチング素子を直列に接続してなる中性点クランプ形インバータにおいて、前記4つのスイッチング素子を駆動対象とし、
前記負側端子を電位基準とする素子駆動用電源と、
この素子駆動用電源の正側端子と負側端子との間に接続され、前記第4スイッチング素子を駆動する第4素子駆動部と、
前記素子駆動用電源の正側端子にアノードが接続される第3ダイオードと、
この第3ダイオードのカソードと、前記第3及び第4スイッチング素子の共通接続点との間に接続され、前記第3スイッチング素子を駆動する第3素子駆動部と、
この第3素子駆動部に並列に接続される第3コンデンサと、
前記第3ダイオードのカソードにアノードが接続される第2ダイオードと、
この第2ダイオードのカソードと、前記第2及び第3スイッチング素子の共通接続点との間に接続され、前記第2スイッチング素子を駆動する第2素子駆動部と、
この第2素子駆動部に並列に接続される第2コンデンサと、
前記第2ダイオードのカソードにアノードが接続される第1ダイオードと、
この第1ダイオードのカソードと、前記第1及び第2スイッチング素子の共通接続点との間に接続され、前記第1スイッチング素子を駆動する第1素子駆動部と、
この第1素子駆動部に並列に接続される第1コンデンサとを備える。
直流電源の正側端子,負側端子間に第1,第2,第3及び第4スイッチング素子を直列に接続してなる中性点クランプ形インバータにおいて、前記4つのスイッチング素子を駆動対象とし、
前記負側端子を電位基準とする素子駆動用電源と、
この素子駆動用電源の正側端子と負側端子との間に接続され、前記第4スイッチング素子を駆動する第4素子駆動部と、
前記素子駆動用電源の正側端子にアノードが接続される第3ダイオードと、
この第3ダイオードのカソードと、前記第3及び第4スイッチング素子の共通接続点との間に接続され、前記第3スイッチング素子を駆動する第3素子駆動部と、
この第3素子駆動部に並列に接続される第3コンデンサと、
前記第3ダイオードのカソードにアノードが接続される第2ダイオードと、
この第2ダイオードのカソードと、前記第2及び第3スイッチング素子の共通接続点との間に接続され、前記第2スイッチング素子を駆動する第2素子駆動部と、
この第2素子駆動部に並列に接続される第2コンデンサと、
前記第2ダイオードのカソードにアノードが接続される第1ダイオードと、
この第1ダイオードのカソードと、前記第1及び第2スイッチング素子の共通接続点との間に接続され、前記第1スイッチング素子を駆動する第1素子駆動部と、
この第1素子駆動部に並列に接続される第1コンデンサとを備える。
以下、本発明の一実施形態について、図面を参照しながら説明する。図1は、本実施形態のゲート駆動回路及びNPCインバータを示す回路図である。直流電圧VDCが印加される正側電源線1,負側電源線2の間には、平滑コンデンサ3及び4の直列回路と、4つの半導体スイッチSW1〜SW4の直列回路toが接続されている。半導体スイッチSW1〜SW4はNPCインバータ5の主回路を構成しており、例えば本実施形態ではNチャネルMOSFETMOSFETを用いている。半導体スイッチSW1〜SW4は第1〜第4スイッチング素子に相当する。
順方向に直列接続されているクランプダイオード6及び7は、同じくNPCインバータ5の主回路を構成している。ダイオード6のアノードは半導体スイッチSW3のソースに接続されており、ダイオード7のカソードは半導体スイッチSW1のソースに接続されている。平滑コンデンサ3,4は、直流電圧VDCの平滑化及びその中性点電位VDC/2を生成するもので、両者の共通接続点は、ダイオード6及び7共通接続点に接続されている。半導体スイッチSW2及びSW3の共通接続点は、NPCインバータ5の出力線8に接続されている。出力線8は、1相分のNPCインバータ出力であり、例えばモータの固定子巻線やリアクトルなどに接続される。
ゲート電源11は、半導体スイッチSW1〜SW4を駆動するためのゲート駆動回路GD1〜GD4に供給される電源を生成するもので、その電源電圧は一般に15〜20V程度である。ゲート電源11の負側端子は、ゲート駆動回路GD4の負側端子と共に負側電源線2に接続されている。ゲート電源11の正側端子は、ゲート駆動回路GD4の正側端子と共に、順方向のダイオードD3を介してゲート駆動回路GD3の正側端子に接続されている。ゲート電源11は素子駆動用電源に相当する。
ゲート駆動回路GD3の負側端子は、半導体スイッチSW3のソースに接続されている。ゲート駆動回路GD3に対しては、コンデンサC3が並列に接続されている。ダイオードD3のアノードは、順方向のダイオードD2を介してゲート駆動回路GD2の正側端子に接続されている。ゲート駆動回路GD2の負側端子は、半導体スイッチSW2のソース,出力線8に接続されている。ゲート駆動回路GD2に対しては、コンデンサC2が並列に接続されている。
同様に、ダイオードD2のアノードは、順方向のダイオードD1を介してゲート駆動回路GD1の正側端子に接続されている。ゲート駆動回路GD1の負側端子は、半導体スイッチSW1のソースに接続されている。ゲート駆動回路GD1に対しては、コンデンサC1が並列に接続されている。すなわち、コンデンサC1,C2,C3は、それぞれダイオードD1,D2,D3を介してゲート電源11により充電される。コンデンサC1〜C3は第1〜第3コンデンサに相当し、ダイオードD1〜D3は第1〜第3ダイオードに相当する。
ゲート駆動回路GD1〜GD4には、図示しない制御回路によりゲート信号,スイッチング信号が入力される。図2は、一例としてゲート駆動回路GD4の構成を示す。ゲート駆動回路GD4は、PチャネルMOSFET12及びNチャネルMOSFET13の直列回路で構成され、両者の共通接続点が半導体スイッチSW4のゲートに接続されている。FET12及び13のゲートは共通に接続されており、前記ゲートにスイッチング信号が与えられる。ゲート駆動回路GD1〜GD4は、第1〜第4素子駆動部に相当する。
以上の構成において、平滑コンデンサ3及び4,NPCインバータ5,並びにダイオード6及び7を除いた部分が、スイッチング素子駆動回路14に相当する。
次に本実施形態の作用について図3から図8を参照して説明する。半導体スイッチSW1,SW2,SW3のゲート駆動用電源は、それぞれコンデンサC1,C2,C3に充電された電圧となる。図3は、NPCインバータ5のスイッチングパターンと出力線8に出力される電圧のパターンとの一覧を示している。半導体スイッチSW1及びSW2がオンすると、出力線8には電圧VDCが出力される。半導体スイッチSW1又はSW2がオンするとVDC/2が出力される。そして、半導体スイッチSW3及びSW4がオンすると0Vが出力される。以上に述べたスイッチングパターンに応じて行われる、各コンデンサC1,C2,C3の充電動作について説明する。
次に本実施形態の作用について図3から図8を参照して説明する。半導体スイッチSW1,SW2,SW3のゲート駆動用電源は、それぞれコンデンサC1,C2,C3に充電された電圧となる。図3は、NPCインバータ5のスイッチングパターンと出力線8に出力される電圧のパターンとの一覧を示している。半導体スイッチSW1及びSW2がオンすると、出力線8には電圧VDCが出力される。半導体スイッチSW1又はSW2がオンするとVDC/2が出力される。そして、半導体スイッチSW3及びSW4がオンすると0Vが出力される。以上に述べたスイッチングパターンに応じて行われる、各コンデンサC1,C2,C3の充電動作について説明する。
先ず、図4に示すように、半導体スイッチSW3及びSW4がオンしている場合、それらのソース電位はゲート電源11の基準電位と同じになる。したがって、ゲート電源11からダイオードD3を介して、コンデンサC3を充電できる。コンデンサC3は、ゲート電源11の電圧VDCからダイオードD3の順方向電圧Vfだけ低下した電圧で充電される。この充電電圧が、半導体スイッチSW3を駆動するゲート駆動回路GD3に供給される。また、半導体スイッチSW3及びSW4がオンのパターンでは、半導体スイッチSW2のソース電位も直流負側となるため、同様にダイオードD3及びD2を介してコンデンサC2を、ゲート電源11により充電できる。
次に、図5に示すように、半導体スイッチSW3のみがオンする状態では、ゲート電源11ではコンデンサを充電できない。しかし、コンデンサC3の充電電荷により、ダイオードD2を介してコンデンサC2を充電できる。
次に、図6に示すように、半導体スイッチSW2及びSW3がオンする状態では、コンデンサC3の充電電荷によりダイオードD2及びD1を介して、それぞれコンデンサC1,C2を充電できる。最後に図7に示すように、半導体スイッチSW2がオンする状態又は半導体スイッチSW1及びSW2がオンする状態では、コンデンサC2の充電電荷によりダイオードD1を介してコンデンサC1を充電できる。
図8は、NPCインバータ5が正弦波状の電圧を出力する際に、半導体スイッチSW1〜SW4がスイッチング動作するパターンに応じて、コンデンサC3〜C1に充電が行われる状態を示している。この図8からも、図4から図7で説明したように、各半導体スイッチSW1〜SW4がオンする期間に対応して、各コンデンサC3〜C1への充電が行われていることが分かる。
以上のように本実施形態によれば、スイッチング素子駆動回路14は、NPCインバータ5を構成する半導体スイッチSW1〜SW4を駆動対象とする。ゲート電源11は、直流電源VDCの負側端子を電位基準とし、ゲート駆動回路GD4は、ゲート電源11の正側,負側端子間に接続され、半導体スイッチSW4を駆動する。ダイオードD3のアノードはゲート電源11の正側端子に接続され、ゲート駆動回路GD3は、ダイオードD3のカソードと、半導体スイッチSW3及びSW4の共通接続点との間に接続され、半導体スイッチSW3を駆動する。コンデンサC3は、ゲート駆動回路GD3に並列に接続される。
ダイオードD2のアノードはダイオードD3のカソードに接続され、ゲート駆動回路GD2は、ダイオードD3のカソードと、半導体スイッチSW2及びSW3の共通接続点との間に接続され、半導体スイッチSW2を駆動する。コンデンサC2は、ゲート駆動回路GD2に並列に接続される。ダイオードD1のアノードはダイオードD2のカソードに接続され、ゲート駆動回路GD1は、ダイオードD2のカソードと、半導体スイッチSW1及びSW2の共通接続点との間に接続され、半導体スイッチSW1を駆動する。コンデンサC1は、ゲート駆動回路GD1に並列に接続される。
このように構成すれば、NPCインバータ5のスイッチングパターンに応じて、ゲート電源11でコンデンサC3を充電する場合と、充電した下位のコンデンサC3〜C2で上位のコンデンサC2,C1を充電するという充電パターンとを組み合わせて、直流電源VDCの負側端子を電位基準とする単一のゲート電源11のみで、4つの半導体スイッチSW1〜SW4それぞれのソース電位を基準とした電源を構成できる。これにより,半導体スイッチSW1〜SW4を駆動するために必要なゲート電源の個数を減らし、スイッチング素子駆動回路14を小型化することができる。
(その他の実施形態)
半導体スイッチング素子は、MOSFETに限ることなく、IGBTやSiCなどでも良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
半導体スイッチング素子は、MOSFETに限ることなく、IGBTやSiCなどでも良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
図面中、1は正側電源線、2は負側電源線、5はNPCインバータ、11はゲート電源、SW1〜SW4は半導体スイッチ、C1〜C3はコンデンサ、D1〜D3はダイオード、GD1〜GD4はゲート駆動回路、14はスイッチング素子駆動回路を示す。
Claims (1)
- 直流電源の正側端子,負側端子間に第1,第2,第3及び第4スイッチング素子を直列に接続してなる中性点クランプ形インバータにおいて、前記4つのスイッチング素子を駆動対象とするもので、
前記負側端子を電位基準とする素子駆動用電源と、
この素子駆動用電源の正側端子と負側端子との間に接続され、前記第4スイッチング素子を駆動する第4素子駆動部と、
前記素子駆動用電源の正側端子にアノードが接続される第3ダイオードと、
この第3ダイオードのカソードと、前記第3及び第4スイッチング素子の共通接続点との間に接続され、前記第3スイッチング素子を駆動する第3素子駆動部と、
この第3素子駆動部に並列に接続される第3コンデンサと、
前記第3ダイオードのカソードにアノードが接続される第2ダイオードと、
この第2ダイオードのカソードと、前記第2及び第3スイッチング素子の共通接続点との間に接続され、前記第2スイッチング素子を駆動する第2素子駆動部と、
この第2素子駆動部に並列に接続される第2コンデンサと、
前記第2ダイオードのカソードにアノードが接続される第1ダイオードと、
この第1ダイオードのカソードと、前記第1及び第2スイッチング素子の共通接続点との間に接続され、前記第1スイッチング素子を駆動する第1素子駆動部と、
この第1素子駆動部に並列に接続される第1コンデンサとを備える3レベル中性点クランプ形インバータのスイッチング素子駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017024904A JP2018133876A (ja) | 2017-02-14 | 2017-02-14 | 3レベル中性点クランプ形インバータのスイッチング素子駆動回路 |
CN201810144774.XA CN108429479A (zh) | 2017-02-14 | 2018-02-12 | 三电平中性点钳位型逆变器的开关元件驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017024904A JP2018133876A (ja) | 2017-02-14 | 2017-02-14 | 3レベル中性点クランプ形インバータのスイッチング素子駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018133876A true JP2018133876A (ja) | 2018-08-23 |
Family
ID=63156997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017024904A Withdrawn JP2018133876A (ja) | 2017-02-14 | 2017-02-14 | 3レベル中性点クランプ形インバータのスイッチング素子駆動回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2018133876A (ja) |
CN (1) | CN108429479A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020182338A (ja) * | 2019-04-25 | 2020-11-05 | 株式会社Ihi | 半導体スイッチング素子駆動回路及びマルチレベル電力変換器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2302772A1 (en) * | 2009-09-28 | 2011-03-30 | ABB Oy | Inverter |
-
2017
- 2017-02-14 JP JP2017024904A patent/JP2018133876A/ja not_active Withdrawn
-
2018
- 2018-02-12 CN CN201810144774.XA patent/CN108429479A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020182338A (ja) * | 2019-04-25 | 2020-11-05 | 株式会社Ihi | 半導体スイッチング素子駆動回路及びマルチレベル電力変換器 |
JP7331440B2 (ja) | 2019-04-25 | 2023-08-23 | 株式会社Ihi | 半導体スイッチング素子駆動回路及びマルチレベル電力変換器 |
Also Published As
Publication number | Publication date |
---|---|
CN108429479A (zh) | 2018-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4712519B2 (ja) | ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路 | |
JP2006223009A (ja) | 5レベルインバータとその駆動方法 | |
JP2006314154A (ja) | 電力変換器 | |
JP6477442B2 (ja) | スイッチング回路及び電力変換回路 | |
US9099940B2 (en) | Piezoelectric driving circuit and driving method thereof | |
US9294007B2 (en) | Gate driving circuit and inverter having the same | |
JP5310425B2 (ja) | 電力変換器 | |
JP2018078498A (ja) | 負荷駆動回路 | |
US9742388B2 (en) | Driver circuit | |
US10998887B2 (en) | Power device driving apparatus | |
JP2018133876A (ja) | 3レベル中性点クランプ形インバータのスイッチング素子駆動回路 | |
JP2016072676A (ja) | 半導体リレー | |
US9312787B2 (en) | Inverter with series connected gate driving circuits and voltage divider | |
US10651842B2 (en) | Drive circuit for object switch | |
JP5918512B2 (ja) | H型ブリッジ回路およびモータ駆動装置 | |
JP6939087B2 (ja) | 集積回路装置 | |
JP2020048315A (ja) | Ac/dcコンバータ | |
US9178516B1 (en) | Voltage-level shift apparatus and method of operating the same | |
JP2019029763A (ja) | スイッチング回路 | |
US20230412172A1 (en) | Level-shift circuit and power supply | |
JP2016119773A (ja) | 電力変換装置 | |
WO2020031536A1 (ja) | 駆動回路、駆動システム | |
JP2020072540A (ja) | 電力変換装置 | |
JP4501497B2 (ja) | ゲート駆動回路 | |
JP2021151127A (ja) | 半導体回路及びブリッジ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190913 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20191007 |