JP2020178249A - 撮像素子及びその制御方法、及び撮像装置 - Google Patents

撮像素子及びその制御方法、及び撮像装置 Download PDF

Info

Publication number
JP2020178249A
JP2020178249A JP2019079562A JP2019079562A JP2020178249A JP 2020178249 A JP2020178249 A JP 2020178249A JP 2019079562 A JP2019079562 A JP 2019079562A JP 2019079562 A JP2019079562 A JP 2019079562A JP 2020178249 A JP2020178249 A JP 2020178249A
Authority
JP
Japan
Prior art keywords
reverse bias
bias voltage
voltage
image pickup
pickup device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019079562A
Other languages
English (en)
Other versions
JP2020178249A5 (ja
JP7344667B2 (ja
Inventor
和樹 大下内
Kazuki Oshitauchi
和樹 大下内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019079562A priority Critical patent/JP7344667B2/ja
Priority to US16/842,217 priority patent/US20200335545A1/en
Publication of JP2020178249A publication Critical patent/JP2020178249A/ja
Publication of JP2020178249A5 publication Critical patent/JP2020178249A5/ja
Application granted granted Critical
Publication of JP7344667B2 publication Critical patent/JP7344667B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/709Circuitry for control of the power supply
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779Circuitry for scanning or addressing the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

【課題】アバランシェフォトダイオードのブレークダウン電圧がばらついた場合に、平均消費電力を抑制する撮像素子、制御方法及び撮像装置を提供する。【解決手段】撮像素子100は、画素部110、画素120、電圧制御部130、タイミング制御部140、信号処理部150を含む。画素部にはアランシェフォトダイオードを有する画素が複数個配置される。電圧制御部は、タイミング制御部からのタイミング信号を基準として、画素のアバランシェフォトダイオードに印加する逆バイアス電圧を制御する。撮像素子が光子を検出する状態において、電圧制御部は周期的に変化する逆バイアス電圧を供給する。【選択図】図1

Description

本発明は、撮像素子に用いられるアバランシェフォトダイオードを駆動する技術に関するものである。
従来、アバランシェフォトダイオード(APD)をガイガーモードで動作させて、単一光子の検出を可能とする受光素子がある。このようなAPDでは、降伏電圧(ブレークダウン電圧)より大きな逆バイアス電圧が印加された状態で、単一光子が入射すると、入射した光子により生成されたキャリアがアバランシェ増倍を起こして、大きな電流が発生する。この電流に基づいて単一光子が入射したことを検出することができる。このようなAPDは、SPAD(Single Photon Avalanche Diode)と呼ばれている。
画素にSPADを用いた撮像素子では、光子が入射する度に、前述した大電流が発生する。とりわけ、多画素化された撮像素子に光子が入射され続けると、多くの画素でこの様な電流が繰り返し発生し続けるため、消費電力が増大するという問題が知られている。
特許文献1では、光子を検出しない期間に、SPADにブレークダウン電圧より小さい逆バイアス電圧を印加することが開示されており、このように制御することで、消費電力を抑制することができる。
特開2015−177148号公報
しかしながら、特許文献1では、光子を検出する期間において消費電力を抑制することはできない。
また、一般的に、画素にSPADを用いる場合、光子を検出する状態においては、複数の画素に用いられるすべてのSPADのブレークダウン電圧よりも大きな逆バイアス電圧が印加される。ブレークダウン電圧は、SPAD毎にばらつきが生じるため、各SPADのブレークダウン電圧の内、最も大きいブレークダウン電圧よりも大きな逆バイアス電圧が印加されることになる。そのため、ブレークダウン電圧が小さいSPADにおいては、必要以上に大きな逆バイアス電圧が印加されるため、光子が入射した際に発生する電流は、ブレークダウン電圧が大きい画素と比較すると大きくなり、より電力を消費してしまう。
本発明は上記問題点を鑑みてなされたものであり、複数のアバランシェフォトダイオードのブレークダウン電圧がばらついた場合に、平均消費電力を抑制することを目的とする。
上記目的を達成するために、本発明の撮像素子は、アバランシェフォトダイオードをそれぞれが有する複数の画素と、前記複数の画素のアバランシェフォトダイオードに、周期的に変化する逆バイアス電圧を供給するように制御する制御手段と、を有する。
本発明によれば、アバランシェフォトダイオードのブレークダウン電圧がばらついた場合に、平均消費電力を抑制することができる。
本発明の第1の実施形態における撮像素子の構成を示す模式図。 第1の実施形態における画素の概略構成を示す回路図。 異なるブレークダウン電圧を有するSPADのI−V特性を示す図。 第1の実施形態における逆バイアス電圧の一例を示す図。 第1の実施形態におけるSPADのI−V特性を示す図。 第1の実施形態における逆バイアス電圧の他の例を示す図。 第2の実施形態における逆バイアス電圧の周期を説明するための図。 第3の実施形態における撮像装置の全体構成を示すブロック図。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
なお、以下の説明において、電圧および電流の大小は、絶対値で表現するものとする。
<第1の実施形態>
以下、図1を参照して、第1の実施形態における撮像素子100の構成と、その制御方法について説明する。
図1において、撮像素子100は、画素部110、画素120、電圧制御部130、タイミング制御部(以下、「TG」と記す。)140、信号処理部150を含む。
画素部110には、画素120が複数配置され、各列に配されたデータ転送線160を含む。画素120はSPAD(Single Photon Avalanche Diode)を含み、SPADに入射した光子をカウントする。カウントしたデータであるカウント値は、データ転送線160を介して、信号処理部150へ転送される。なお、図1では、説明のため4つの画素120を示しているが、実際には非常に多くの画素120が行列状に配置されて、画素部110を構成する。
電圧制御部130は、TG140からのタイミング信号を基準として、各々の画素120のSPADに印加する逆バイアス電圧Vbiasを制御する。本第1の実施形態は、撮像素子100が光子を検出する状態において、電圧制御部130が逆バイアス電圧Vbiasを周期的に変化させることに特徴がある。なお、この逆バイアス電圧Vbiasの制御については、詳細に後述する。
TG140は、画素120、電圧制御部130、信号処理部150を制御する。信号処理部150はTG140によって制御され、データ転送線160を介して読み出された各画素120のカウント値を保持する。信号処理部150は、保持した各画素120のカウント値に対して、ゲイン処理、信号の並べ替えなどのデジタル処理を行い、その信号を撮像素子100の外部へと出力する。
図2は、第1の実施形態における画素120の概略構成を示す回路図である。画素120は、SPAD200、クエンチ素子210、インバータ220、カウンタ230、読み出しスイッチ240を含む。SPAD200は、単一光子を検出するためにガイガーモードで動作させるアバランシェフォトダイオードである。上述した様に、ガイガーモードとは、ブレークダウン電圧より大きな逆バイアス電圧を印加して動作させるAPDの動作モードである。SPAD200では、電圧制御部130の制御によってブレークダウン電圧Vbrより大きな電圧Vbiasが印加されてガイガーモードになると、単一光子の入射で発生したキャリアがアバランシェ増倍を起こし、大きな電流を発生させる。以下、ガイガーモード時に発生する大きな電流を、アバランシェ電流と記す。
クエンチ素子210は、SPAD200のアバランシェ増倍を停止させるための抵抗素子である。クエンチ素子210としては、N型もしくはP型のMOSトランジスタのゲート端子に電圧Vqncを印加し、抵抗として利用しても良い。SPAD200のアノード端はGNDに接続されており、カソード端はクエンチ素子210に接続されている。そして、クエンチ素子210を介して、電圧VINから逆バイアス電圧が印加される。なお、SPAD200のアノード端に、GND(0V)の代わりに負電圧(例えば、−10〜−30V)をかけ、電圧VINとして、例えば3V程度の電圧をかけるようにしても良い。すなわち、結果的に、SPAD200にブレークダウン電圧より大きな逆バイアス電圧が印加されていればよい。
SPAD200に光子が入射し、アバランシェ電流が発生すると、クエンチ素子210では電圧降下が発生する。この電圧降下によって、SPAD200に印加される電圧がブレークダウン電圧Vbrより小さくなって、次第にオフリーク電流まで下がり、アバランシェ増倍が停止する。その後、クエンチ素子210を介してSPAD200のカソードが充電されると、SPAD200の電圧が再び逆バイアス電圧Vbiasに戻る。この様にして、SPAD200は、そのカソードに、単一光子の入射に応じて1つの電圧信号パルスを発生させることができる。この時、クエンチ素子210の抵抗値の大きさによって電圧信号パルスの幅は変化する。また、TG140がクエンチ素子210の抵抗値を変化させることによって、光子の入射に伴って発生する電圧信号パルスの幅を変化させることができる。
バッファとしてのインバータ220は、前述した様にSPAD200で発生した電圧信号パルスを入力として受けて、その出力端子に波形整形した信号パルスを出力する。
カウンタ230は、インバータ220が出力した信号パルスを入力として受けて、その立ち上がりエッジをカウントする。ここで、バッファとしてインバータ220を用いるのは、カウンタが立ち上がりエッジをカウントする構成であるためである。なお、極性を反転させないバッファを用いる場合、カウンタ230はバッファが出力した信号パルスの立ち下がりエッジをカウントする構成とすればよい。
カウンタ230は、複数のビット数のバイナリカウンタであって、ビット数はその構成により変更することができる。例えば、16bitとした場合、216分のパルス数(10進数で65535カウント)をカウントできる。また、カウンタ230は、TG140により、カウント動作の開始タイミングやカウント値のリセット動作が制御される。
読み出しスイッチ240は、TG140により制御され、LowからHighと変化することでON状態となり、カウンタ230に保持されたカウント値が、データ転送線160を介して、信号処理部150に書き込まれる。
前述したように、画素部110は複数の画素120で構成され、各画素120を構成するSPAD200のブレークダウン電圧Vbrには、ばらつきが生じている。このブレークダウン電圧Vbrのばらつきは、アバランシェ電流のばらつきとなる。ここでこのアバランシェ電流のばらつきによる影響について、図3に示すSPADのI−V特性を用いて説明する。
以下、説明のために、画素部110を構成する複数の画素120のうち、ブレークダウン電圧が最も小さいSPADをSPAD200a、ブレークダウン電圧が最も大きいSPADをSPAD200bと記す。また、SPAD200aのブレークダウン電圧をVbr1、SPAD200bのブレークダウン電圧をVbr2とする。SPAD200aでは、逆バイアス電圧がブレークダウン電圧Vbr1より小さい状態では微小なリーク電流が流れ、ブレークダウン電圧Vbr1より大きい場合はガイガーモードとなり、光子が入射すると大きなアバランシェ電流が発生する。同様に、SPAD200bでは、逆バイアス電圧がブレークダウン電圧Vbr2より小さい状態では微小なリーク電流が流れ、ブレークダウン電圧Vbr2より大きい場合はガイガーモードとなり、光子が入射すると大きなアバランシェ電流が発生する。
図3では、310がSPAD200aのI−V特性、320がSPAD200bのI−V特性を表している。
ここで、すべてのSPADが光子を検出できる状態になるように、ブレークダウン電圧Vbr2より大きな逆バイアス電圧Vbiasが定電圧として印加された場合について説明する。SPAD200aに逆バイアス電圧Vbiasを印加したときのアバランシェ電流はI1となり、SPAD200bに逆バイアス電圧Vbiasを印加したときのアバランシェ電流がI2となる。すなわち、ブレークダウン電圧Vbr1が小さいSPAD200aのアバランシェ電流I1は、ブレークダウン電圧Vbr2が大きいSPAD200bのアバランシェ電流I2よりも大きくなる。
このようにブレークダウン電圧のばらつきは、アバランシェ電流のばらつきとなる。つまり、ブレークダウン電圧にばらつきのある複数のSPADに対して、全SPADが光子を検出できる状態になるような大きな逆バイアス電圧を定電圧として印加すると、ブレークダウン電圧の小さいSPADではアバランシェ電流が大きくなり、消費電力の増大を招く。ブレークダウン電圧の小さいSPADにとっては、全SPADがアバランシェ増倍を起こすような大きさの逆バイアス電圧Vbiasは必要ではなく、過剰な電流が発生してしまうことになる。
本発明では上記点に注目し、本第1の実施形態における撮像素子100では、光子を検出する状態において、電圧制御部130からSPAD200に印加する逆バイアス電圧Vbiasを周期的に変化させる。以下、本第1の実施形態における逆バイアス電圧Vbiasの制御について詳細に説明する。
図4は、光子を検出する状態において、電圧制御部130により制御される逆バイアス電圧Vbiasの一例を示す図である。図4において、横軸は光子を検出する状態における時刻t、縦軸は逆バイアス電圧Vbiasを示す。本実施形態における逆バイアス電圧Vbiasは、下限逆バイアス電圧Vbias1(下限電圧)と上限逆バイアス電圧Vbias2(上限電圧)との間で周期的に変化する。
まず、時刻t1において、電圧制御部130は、SPAD200に印加される逆バイアス電圧Vbiasが下限逆バイアス電圧Vbias1となるように制御する。なお、下限逆バイアス電圧Vbias1は、図1の画素部110を構成する複数の画素120のうち、ブレークダウン電圧が最も小さいSPAD200aのブレークダウン電圧Vbr1よりも大きい電圧である。
時刻t1から時刻t2にかけて、逆バイアス電圧Vbiasを次第に大きくし、時刻t2において、上限逆バイアス電圧Vbias2とする。なお、上限逆バイアス電圧Vbias2は、図1の画素部110を構成する複数の画素120のうち、ブレークダウン電圧が最も大きいSPAD200bのブレークダウン電圧Vbr2よりも大きい電圧である。
時刻t2から時刻t3にかけて、逆バイアス電圧Vbiasを次第に小さくし、時刻t3において、下限逆バイアス電圧Vbias1とする。
このように、全SPADがアバランシェ増倍を起こすように常に一定の逆バイアス電圧Vbiasを印加するのではなく、本実施形態では、電圧制御部130は、光子検出状態において、逆バイアス電圧Vbiasが下限逆バイアス電圧Vbias1と上限逆バイアス電圧Vbias2との間を周期的に往復するように制御する。
次に、図5を用いて、SPAD200aに図4のような周期的に変化する逆バイアス電圧が印加されたときの消費電流について説明する。
図5は、ブレークダウン電圧Vbr1が小さいSPAD200aのI−V特性を示す。上述したように本実施形態では、電圧制御部130の制御により逆バイアス電圧Vbiasは、下限逆バイアス電圧Vbias1と上限逆バイアス電圧Vbias2の間で周期的に制御される。下限逆バイアス電圧Vbias1のときに光子が入射された場合に発生するアバランシェ電流が最も小さくIminとなる。また、上限逆バイアス電圧Vbias2のときに光子が入射された場合に発生するアバランシェ電流が最も大きくImaxとなる。
図4に示すタイミングでは、時刻t1において、1つの光子がSPAD200aに入射した場合は、逆バイアス電圧Vbiasが下限逆バイアス電圧Vbias1であるので、アバランシェ電流はIminとなる。また、時刻t2において、1つの光子がSPAD200aに入射した場合は、逆バイアス電圧Vbiasが上限逆バイアス電圧Vbias2であるので、アバランシェ電流はImaxとなる。
つまり、逆バイアス電圧Vbiasが上限逆バイアス電圧Vbais2となる時刻t2以外のタイミングで光子が入射した場合においては、アバランシェ電流はImaxより小さくなるため、電流を抑制することができる。
上記の通り、本第1の実施形態によれば、光子を検出する状態において、電圧制御部130によって、SPAD200に印加される逆バイアス電圧Vbiasを周期的に変化することにより、平均消費電力を抑制することができる。
また、本実施形態では、電圧制御部130がすべてのSPAD200に印加する逆バイアス電圧を制御するので、画素120毎に逆バイアス電圧を変える機構に対して、画素120の回路構成を小さくすることができる。
なお、本実施形態においては、電圧制御部130によって制御されるSPADに印加される逆バイアス電圧Vbiasが三角波である例について説明したが、本発明はこれに限定されない。下限逆バイアス電圧Vbias1と上限逆バイアス電圧Vbias2の間で周期的に変化する電圧制御であれば良い。例えば、図6(a)に示す様なのこぎり波、図6(b)に示す様な正弦波、図6(c)に示す様に電圧が階段状に変化するものであっても、同様の効果が得られる。
また例えば、下限逆バイアス電圧Vbias1は10Vより大きく、上限逆バイアス電圧Vbias2は30Vより小さいことが考えられる。
なお、温度によりブレークダウン電圧は変化するため、温度計測部(不図示)を設け、計測された温度によって、下限逆バイアス電圧Vbias1、上限逆バイアス電圧Vbias2を、予め決めておいた基準値に対して調整するようにしても良い。
<第2の実施形態>
次に、図7を参照して、本発明の第2の実施形態における撮像素子100の制御方法について説明する。なお、第2の実施形態における撮像素子100の構成は、上述した第1の実施形態で説明したものと同様であるため、説明を省略する。以下の説明では、第1の実施形態と異なる点について絞って説明する。
図7は、図4と同じく、光子を検出する状態において、電圧制御部130により制御される逆バイアス電圧Vbiasを示す図であり、逆バイアス電圧Vbiasは、下限逆バイアス電圧Vbias1と上限逆バイアス電圧Vbias2との間で周期的に変化する。ここで、ブレークダウン電圧が大きいSPAD200bに、周期的に変化する逆バイアス電圧が印加された場合について説明する。
時刻t11において、電圧制御部130は、SPAD200に印加する逆バイアス電圧Vbiasが下限逆バイアス電圧Vbias1となるように制御する。
また、時刻t11から時刻t13にかけて、逆バイアス電圧Vbiasは次第に大きくなり、時刻t3において、逆バイアス電圧Vbiasが上限逆バイアス電圧Vbias2となる。
その後、時刻t13から時刻t15にかけて、逆バイアス電圧Vbiasは次第に小さくなり、時刻t5において、逆バイアス電圧Vbiasが下限逆バイアス電圧Vbias1となる。
電圧制御部130は、光子検出状態において、時刻t1からt5までの逆バイアス電圧の変化を周期的に繰り返すように制御する。
上記のように変化する逆バイアス電圧VbiasがSPAD200bに印加された場合、1周期の内、時刻t12から時刻t14では、SPAD200bのブレークダウン電圧Vbr2よりも逆バイアス電圧Vbiasが大きいので、SPAD200bは光子を検出できる状態となる。
一方、時刻t11から時刻t12、及び、時刻t14から時刻t15の間は、SPAD200bのブレークダウン電圧Vbr2よりも逆バイアス電圧Vbiasが小さいので、SPAD200bは光子を検出できない状態となる。
一般的なSPADを用いた受光素子において、デッドタイム(不感時間)と呼ばれる課題が知られている。SPAD200に連続して光子が入射した場合、インバータ220の出力ノードに発生した信号パルスがHighからLowに戻る前に続けて新たな光子が入射した場合、信号パルスがHighのままとなり、2つめの光子がカウントされない。このように、1つの光子が入射してカウントしてから、次に入射した光子をカウントできるようになるまでの時間が、デットタイムと呼ばれている。
このデットタイムにより、照度が高い状態、つまり単位時間当たりの受光量が多い状態では、複数の信号パルスが重なってしまうため、光子のカウント値が実際の入射光子の数よりも低下してしまうこともある。
そこで、逆バイアス電圧Vbiasの周期をデッドタイムよりも短くすることで、SPAD200bが光子を検出できない状態の影響を抑制することができる。
ブレークダウン電圧が大きいSPAD200bにとっては、逆バイアス電圧の周期が長い場合には、光子のカウント値が実際の入射光子の数よりも低下してしまうことがある。一方、前述したように、SPADには連続した光子をカウントできないデッドタイムと呼ばれる課題が潜在的に存在する。よって、デッドタイムよりも逆バイアス電圧Vbiasがブレークダウン電圧Vbr2より小さい時間(連続する時間では、時刻t14からt16)が短ければ、カウント値の低下の影響を少なくすることができる。そこで、逆バイアス電圧Vbiasの周期を、デッドタイムよりも短くすることにより、SPAD200bが光子を検出できない状態の影響を抑制することができる。
なお、温度によりブレークダウン電圧は変化するため、温度計測部(不図示)を設け、計測された温度によって、逆バイアス電圧の周期を、予め決めておいた基準値に対して調整するようにしてもよい。
また、照度あるいは絞りにより、連続して入射される光子の時間間隔は変化する。そのため、照度計測部(不図示)を設け、計測された照度、あるいは絞りの開口によって、逆バイアス電圧の周期を、予め決めておいた基準値に対して調整するようにしてもよい。
<第3の実施形態>
次に、本発明の第3の実施形態について説明する。図8は、撮像装置の概略構成を示すブロック図であり、撮像素子1101として、第1及び第2の実施形態で説明した撮像素子100を用いる。
撮影レンズ1110は、レンズ駆動回路1109によってズーム制御、フォーカス制御、絞り制御などが行われ、被写体の光学像を撮像素子1101に結像させる。撮像素子1101に結像された被写体の像は、電気的な画像信号に変換されて撮像素子1101から出力される。信号処理回路1103は、撮像素子1101から出力される画像信号に各種の補正を行ったり、データを圧縮したりする。
タイミング発生回路1102は、撮像素子1101を駆動するタイミング信号を出力する。全体制御・演算回路1104は、各種演算を行うとともに、撮像素子1101の動作を含む撮像装置全体の動作を制御する。信号処理回路1103が出力する画像データは、メモリ回路1105に一時的に記憶される。表示回路1106は、各種情報や撮影した画像を表示する。記録回路1107は、画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体に対して読み書きを行う回路である。操作回路1108は、スイッチ、ボタン、タッチパネルなどを代表とする入力デバイス群を含み、撮像装置に対するユーザ指示を受け付ける。
<他の実施形態>
なお、本発明は、複数の機器(例えばホストコンピュータ、インターフェイス機器、スキャナ、ビデオカメラなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。
また、本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
100:撮像素子、110:画素部、120:画素、130:電圧制御部、140:タイミング制御部、150:信号処理部、160:データ転送線、200:SPAD、210:クエンチ素子、220:インバータ、230:カウンタ、240:読み出しスイッチ

Claims (14)

  1. アバランシェフォトダイオードをそれぞれが有する複数の画素と、
    前記複数の画素のアバランシェフォトダイオードに、周期的に変化する逆バイアス電圧を供給するように制御する制御手段と、
    を有することを特徴とする撮像素子。
  2. 前記逆バイアス電圧の下限電圧は、前記複数の画素にそれぞれ含まれるアバランシェフォトダイオードのブレークダウン電圧の内、最も小さいブレークダウン電圧よりも大きいことを特徴とする請求項1に記載の撮像素子。
  3. 前記逆バイアス電圧の上限電圧は、前記複数の画素にそれぞれ含まれるアバランシェフォトダイオードのブレークダウン電圧の内、最も大きいブレークダウン電圧よりも大きいことを特徴とする請求項1または2に記載の撮像素子。
  4. 前記制御手段は、温度を計測する温度計測手段により計測された温度に応じて、前記逆バイアス電圧の前記下限電圧と前記上限電圧とを調整することを特徴とする請求項3に記載の撮像素子。
  5. 前記逆バイアス電圧の下限電圧が、10Vよりも大きいことを特徴とする請求項2に記載の撮像素子。
  6. 前記逆バイアス電圧の上限電圧が、30Vよりも小さいことを特徴とする請求項3に記載の撮像素子。
  7. 前記制御手段は、前記逆バイアス電圧を前記アバランシェフォトダイオードの不感時間よりも短い周期で変化させることを特徴とする請求項1乃至6のいずれか1項に記載の撮像素子。
  8. 前記制御手段は、温度を計測する温度計測手段により計測された温度に応じて、前記周期を調整することを特徴とする請求項7に記載の撮像素子。
  9. 前記制御手段は、照度を計測する照度計測手段により計測された照度に応じて、前記周期を調整することを特徴とする請求項7または8に記載の撮像素子。
  10. 前記制御手段は、前記撮像素子に入射する光量を制限するための絞りの開口に応じて、前記周期を調整することを特徴とする請求項7乃至9のいずれか1項に記載の撮像素子。
  11. 請求項1乃至11のいずれか1項に記載の撮像素子と、
    前記撮像素子から出力された信号を処理する信号処理部と
    を有することを特徴とする撮像装置。
  12. アバランシェフォトダイオードをそれぞれが有する複数の画素を含む撮像素子の制御方法であって、
    制御手段が、前記複数の画素のアバランシェフォトダイオードに、周期的に変化する逆バイアス電圧を供給するように制御することを特徴とする撮像素子の制御方法。
  13. コンピュータに、請求項12に記載の撮像素子の制御方法を実行させるためのプログラム。
  14. 請求項13に記載のプログラムを記憶したコンピュータが読み取り可能な記憶媒体。
JP2019079562A 2019-04-18 2019-04-18 撮像素子及びその制御方法、及び撮像装置 Active JP7344667B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019079562A JP7344667B2 (ja) 2019-04-18 2019-04-18 撮像素子及びその制御方法、及び撮像装置
US16/842,217 US20200335545A1 (en) 2019-04-18 2020-04-07 Image sensor and control method of image sensor, and image capturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019079562A JP7344667B2 (ja) 2019-04-18 2019-04-18 撮像素子及びその制御方法、及び撮像装置

Publications (3)

Publication Number Publication Date
JP2020178249A true JP2020178249A (ja) 2020-10-29
JP2020178249A5 JP2020178249A5 (ja) 2022-04-18
JP7344667B2 JP7344667B2 (ja) 2023-09-14

Family

ID=72830912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019079562A Active JP7344667B2 (ja) 2019-04-18 2019-04-18 撮像素子及びその制御方法、及び撮像装置

Country Status (2)

Country Link
US (1) US20200335545A1 (ja)
JP (1) JP7344667B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022168828A1 (ja) * 2021-02-08 2022-08-11 株式会社ジャパンディスプレイ 検出装置
KR20240024071A (ko) 2021-06-21 2024-02-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자
JP7443287B2 (ja) 2021-06-09 2024-03-05 株式会社東芝 光検出器及び距離計測装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420808A (zh) * 2020-11-10 2021-02-26 浙江大学杭州国际科创中心 石墨烯/硅基体沟道电子倍增电荷耦合器件及其读出方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010520447A (ja) * 2007-03-01 2010-06-10 株式会社東芝 光子検出器
JP2018198388A (ja) * 2017-05-24 2018-12-13 キヤノン株式会社 固体撮像素子、撮像装置及び撮像方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997551B2 (en) * 2015-12-20 2018-06-12 Apple Inc. Spad array with pixel-level bias control
JP7116620B2 (ja) * 2018-08-06 2022-08-10 キヤノン株式会社 撮像素子及び撮像装置
TWI744776B (zh) * 2019-02-01 2021-11-01 日商夏普股份有限公司 微粒子檢測感測器、灰塵感測器、空調設備、及微粒子檢測感測器的控制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010520447A (ja) * 2007-03-01 2010-06-10 株式会社東芝 光子検出器
JP2018198388A (ja) * 2017-05-24 2018-12-13 キヤノン株式会社 固体撮像素子、撮像装置及び撮像方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022168828A1 (ja) * 2021-02-08 2022-08-11 株式会社ジャパンディスプレイ 検出装置
JP7443287B2 (ja) 2021-06-09 2024-03-05 株式会社東芝 光検出器及び距離計測装置
KR20240024071A (ko) 2021-06-21 2024-02-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자

Also Published As

Publication number Publication date
US20200335545A1 (en) 2020-10-22
JP7344667B2 (ja) 2023-09-14

Similar Documents

Publication Publication Date Title
US10634556B2 (en) Photo-detection device, imaging apparatus, and imaging system
JP7344667B2 (ja) 撮像素子及びその制御方法、及び撮像装置
JP7129182B2 (ja) 固体撮像素子、撮像装置及び撮像方法
US10187048B2 (en) Comparator circuit, A/D conversion circuit, and display apparatus
US20180262703A1 (en) Pixel, pixel driving circuit, and vision sensor including the same
US9843752B2 (en) Solid-state image sensor, driving method thereof, and camera
JP2018179732A (ja) 光検出器
US9900535B2 (en) Solid-state imaging apparatus, imaging system and method for driving solid-state imaging apparatus
CN102917182A (zh) 图像拾取设备
US10834349B2 (en) Solid-state image sensor, image capturing apparatus and image capturing method
JP2014146849A (ja) 撮像装置、その駆動方法、及び撮像システム
US10958858B2 (en) Ramp signal generator and image sensor including the same
JP2015216434A (ja) 撮像装置
JP7149784B2 (ja) 固体撮像素子、撮像装置及び撮像方法
CN111510651A (zh) 一种图像传感电路、图像传感器及终端设备
TW200524412A (en) Solid state imaging device and camera system using the same
WO2020129435A1 (ja) イメージセンサ、記録装置、リセット方法
US10757354B2 (en) Pixel sensing circuit and driving method thereof, image sensor and electronic device
KR20150120858A (ko) 광전 변환장치, 촬상 시스템, 및 광전 변환장치의 구동방법
US20230122042A1 (en) Device, system, mobile object, and apparatus
JP2020025171A5 (ja) 撮像素子及び撮像装置
JP2019017065A (ja) 固体撮像素子、撮像装置及び撮像方法
US10623642B2 (en) Image capturing apparatus and control method thereof with change, in exposure period for generating frame, of conversion efficiency
US10404929B2 (en) Signal output circuit, image sensor, and imaging apparatus
US20230064794A1 (en) Photoelectric conversion device, image pickup apparatus, control method, and storage medium

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230904

R151 Written notification of patent or utility model registration

Ref document number: 7344667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151