JP2020167180A - 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法 - Google Patents

記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法 Download PDF

Info

Publication number
JP2020167180A
JP2020167180A JP2019063308A JP2019063308A JP2020167180A JP 2020167180 A JP2020167180 A JP 2020167180A JP 2019063308 A JP2019063308 A JP 2019063308A JP 2019063308 A JP2019063308 A JP 2019063308A JP 2020167180 A JP2020167180 A JP 2020167180A
Authority
JP
Japan
Prior art keywords
layer
storage element
ferromagnetic layer
compound
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019063308A
Other languages
English (en)
Other versions
JP7192611B2 (ja
Inventor
淳史 積田
Atsushi Tsumita
淳史 積田
陽平 塩川
Yohei SHIOKAWA
陽平 塩川
英嗣 小村
Hidetsugu Komura
英嗣 小村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2019063308A priority Critical patent/JP7192611B2/ja
Priority to US16/829,188 priority patent/US11145345B2/en
Publication of JP2020167180A publication Critical patent/JP2020167180A/ja
Application granted granted Critical
Publication of JP7192611B2 publication Critical patent/JP7192611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Abstract

【課題】データの書き込み効率を高めることができる記憶素子、半導体装置及び磁気記録アレイを提供する。【解決手段】この記憶素子は、第１強磁性層と、第２強磁性層と、第１方向において前記第１強磁性層と前記第２強磁性層とに挟まれた非磁性層と、前記第１方向と異なる第２方向に延び、前記第１方向において前記第１強磁性層を前記非磁性層と挟む第１配線と、前記第１方向において前記第２強磁性層を前記非磁性層と少なくとも一部で挟む電極と、前記電極の内部に位置し、前記電極より熱伝導率の低い化合物部と、を備える。【選択図】図３

Description

本発明は、記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法に関する。
強磁性層と非磁性層の多層膜からなる巨大磁気抵抗（ＧＭＲ）素子、及び、非磁性層に絶縁層（トンネルバリア層、バリア層）を用いたトンネル磁気抵抗（ＴＭＲ）素子は、磁気抵抗効果素子として知られている。磁気抵抗効果素子は、磁気センサ、高周波部品、磁気ヘッド及び不揮発性ランダムアクセスメモリ（ＭＲＡＭ）への応用が可能である。
ＭＲＡＭは、磁気抵抗効果素子が集積された記憶素子である。ＭＲＡＭは、磁気抵抗効果素子における非磁性層を挟む二つの強磁性層の互いの磁化の向きが変化すると、磁気抵抗効果素子の抵抗が変化するという特性を利用してデータを読み書きする。強磁性層の磁化の向きは、例えば、電流が生み出す磁場を利用して制御する。また例えば、強磁性層の磁化の向きは、磁気抵抗効果素子の積層方向に電流を流すことで生ずるスピントランスファートルク（ＳＴＴ）を利用して制御する。
ＳＴＴを利用して強磁性層の磁化の向きを書き換える場合、磁気抵抗効果素子の積層方向に電流を流す。書き込み電流は、磁気抵抗効果素子の特性劣化の原因となる。
近年、書き込み時に磁気抵抗効果素子の積層方向に電流を流さなくてもよい方法に注目が集まっている。その一つの方法が、スピン軌道トルク（ＳＯＴ）を利用した書込み方法である（例えば、特許文献１）。ＳＯＴは、スピン軌道相互作用によって生じたスピン流又は異種材料の界面におけるラシュバ効果により誘起される。磁気抵抗効果素子内にＳＯＴを誘起するための電流は、磁気抵抗効果素子の積層方向と交差する方向に流れる。すなわち、磁気抵抗効果素子の積層方向に電流を流す必要がなく、磁気抵抗効果素子の長寿命化が期待されている。
特開２０１７−２１６２８６号公報
ＳＯＴによる反転電流密度は、ＳＴＴによる反転電流密度と同程度であるといわれている。反転電流密度は、磁気抵抗効果素子の磁化を反転するのに要する電流密度である。磁気抵抗効果素子は磁化の向きによりデータを記憶するため、反転電流密度はデータの書き込みに必要なエネルギー量を決める一因である。磁気抵抗効果素子は集積され磁気メモリとして用いられる場合が多い。それぞれの磁気抵抗効果素子の反転電流密度が大きくなると、磁気メモリの消費電力が増加する。磁気抵抗効果素子の反転電流密度を低減し、磁気メモリの消費電力を抑制することが求められている。
本発明は上記事情に鑑みてなされたものであり、データの書き込み効率を高めることができる記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法を提供する。
本発明は、上記課題を解決するため、以下の手段を提供する。
（１）第１の態様に係る記憶素子は、第１強磁性層と、第２強磁性層と、第１方向において前記第１強磁性層と前記第２強磁性層とに挟まれた非磁性層と、前記第１方向と異なる第２方向に延び、前記第１方向において前記第１強磁性層を前記非磁性層と挟む第１配線と、前記第１方向において前記第２強磁性層を前記非磁性層と少なくとも一部で挟む電極と、前記電極の内部に位置し、前記電極より熱伝導率の低い化合物部と、を備える。
（２）上記態様に係る記憶素子において、前記電極は、前記第２強磁性層に近い位置から第１導電部と第２導電部とを有し、前記第２導電部は、前記第１導電部より導電率が高い、前記化合物部は、前記第１導電部と前記第２導電部との間に位置してもよい。
（３）上記態様に係る記憶素子において、前記第１導電部の前記電極側の第１面は、前記第１導電部と前記第２導電部との境界に沿う面に対して前記第１配線に向って窪む凹部を形成し、前記化合物部は、前記凹部に設けられていてもよい。
（４）上記態様に係る記憶素子において、前記第１導電部は、前記第２強磁性層と前記第１方向に重なる第１部分と、前記第１部分を覆い第２方向に延びる第２部分と、を有してもよい。
（５）上記態様に係る記憶素子において、前記第２強磁性層の少なくとも一部は、前記第１方向において前記化合物部と重ならなくてもよい。
（６）上記態様に係る記憶素子において、前記化合物部は、前記第１方向において前記第１強磁性層と重なる部分を有してもよい。
（７）上記態様に係る記憶素子において、前記化合物部は、前記第１方向から見て、前記第１強磁性層を前記第２方向に挟んでもよい。
（８）上記態様に係る記憶素子において、前記化合物部は、前記第１方向から見て、前記第１強磁性層を囲んでもよい。
（９）上記態様に係る記憶素子において、前記化合物部の前記第１配線側の第１面が湾曲していてもよい。
（１０）上記態様に係る記憶素子において、前記化合物部の第１位置における前記第１方向の厚みは、前記第１位置より前記第１強磁性層から離れた第２位置における前記第１方向の厚みより厚くてもよい。
（１１）上記態様に係る記憶素子において、前記第１配線は、電流が流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかを含んでもよい。
（１２）第２の態様に係る半導体装置は、上記態様に係る記憶素子と、前記記憶素子と電気的に接続された複数のスイッチング素子と、を備える。
（１３）第３の態様に係る磁気記録アレイは、上記態様に係る記憶素子を複数有する。
（１４）第４の態様に係る記憶素子の製造方法は、第１導電層、第１磁性層、非磁性層、第２磁性層を順に積層する工程と、第１磁性層、非磁性層、第２磁性層を所定の形状に加工し、第１強磁性層、非磁性層、第２強磁性層の順に積層された磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子の周囲を絶縁層で被覆する工程と、前記磁気抵抗効果素子及び前記絶縁層の一面に、凹部を有する第２導電層を形成する工程と、前記第２導電層の前記凹部を絶縁層で埋める工程と、を備える。
本実施形態にかかる記憶素子、半導体装置及び磁気記録アレイは、データの書き込み効率を高めることができる。また本実施形態にかかる記憶素子の製造方法によれば、データの書き込み効率が高い記憶素子を容易に作製できる。
第１実施形態にかかる磁気記録アレイの模式図である。 第１実施形態にかかる磁気記録アレイを構成する半導体装置の断面図である。 第１実施形態にかかる磁気記録アレイを構成する記憶素子の断面図である。 第１実施形態にかかる磁気記録アレイを構成する記憶素子の断面図である。 第１実施形態にかかる磁気記録アレイを構成する記憶素子の断面図である。 第１実施形態にかかる磁気記録アレイを構成する記憶素子の平面図である。 第１実施形態にかかる磁気記録アレイを構成する記憶素子の製造方法を説明するための断面図である。 第１実施形態にかかる磁気記録アレイを構成する記憶素子の製造方法を説明するための断面図である。 第１実施形態にかかる磁気記録アレイを構成する記憶素子の製造方法を説明するための断面図である。 第１実施形態にかかる磁気記録アレイを構成する記憶素子の製造方法を説明するための断面図である。 第１実施形態にかかる磁気記録アレイを構成する記憶素子の製造方法を説明するための断面図である。 第１変形例にかかる記憶素子の平面図である。 第２変形例にかかる記憶素子の平面図である。 第２変形例にかかる記憶素子の断面図である。 第３変形例にかかる記憶素子の断面図である。 第４変形例にかかる記憶素子の断面図である。 第５変形例にかかる記憶素子の断面図である。 第６変形例にかかる記憶素子の断面図である。 第７変形例にかかる記憶素子の断面図である。
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
まず方向について定義する。＋ｘ方向、−ｘ方向、＋ｙ方向及び−ｙ方向は、後述する基板Ｓｕｂ（図２参照）の一面と略平行な方向である。＋ｘ方向は、後述する第１配線２０が延びる一方向であり、後述する第１スイッチング素子１１０から第２スイッチング素子１２０に向かう方向である。−ｘ方向は、＋ｘ方向と反対の方向である。＋ｘ方向と−ｘ方向を区別しない場合は、単に「ｘ方向」と称する。ｘ方向は、第２方向の一例である。＋ｙ方向は、ｘ方向と直交する一方向である。−ｙ方向は、＋ｙ方向と反対の方向である。＋ｙ方向と−ｙ方向を区別しない場合は、単に「ｙ方向」と称する。＋ｚ方向は、後述する磁気抵抗効果素子１０の各層が積層されている方向である。−ｚ方向は、＋ｚ方向と反対の方向である。＋ｚ方向と−ｚ方向を区別しない場合は、単に「ｚ方向」と称する。ｚ方向は、第１方向の一例である。以下、＋ｚ方向を「上」、−ｚ方向を「下」と表現する場合がある。上下は、必ずしも重力が加わる方向とは一致しない。
本明細書で「ｘ方向に延びる」とは、例えば、ｘ方向、ｙ方向、及びｚ方向の各寸法のうち最小の寸法よりもｘ方向の寸法が大きいことを意味する。他の方向に延びる場合も同様である。本明細書で「接続」とは、物理的に接続される場合に限定されず、電気的に接続される場合も含む。本明細書で「面する」とは、２つの部材が互いに接する場合に限定されず、２つの部材の間に別の部材が存在する場合も含む。
［第１実施形態］
図１は、第１実施形態にかかる磁気記録アレイ３００の構成図である。磁気記録アレイ３００は、複数の記憶素子１００と、複数の書き込み配線Ｗｐ１〜Ｗｐｎと、複数の共通配線Ｃｍ１〜Ｃｍｎと、複数の読み出し配線Ｒｐ１〜Ｒｐｎと、複数の第１スイッチング素子１１０と、複数の第２スイッチング素子１２０と、複数の第３スイッチング素子１３０とを備える。磁気記録アレイ３００は、例えば、磁気メモリ等に利用できる。
書き込み配線Ｗｐ１〜Ｗｐｎは、電源と１つ以上の記憶素子１００とを電気的に接続する。共通配線Ｃｍ１〜Ｃｍｎは、データの書き込み時及び読み出し時の両方で用いられる配線である。共通配線Ｃｍ１〜Ｃｍｎは、基準電位と１つ以上の記憶素子１００とを電気的に接続する。基準電位は、例えば、グラウンドである。共通配線Ｃｍ１〜Ｃｍｎは、複数の記憶素子１００のそれぞれに設けられてもよいし、複数の記憶素子１００に亘って設けられてもよい。読み出し配線Ｒｐ１〜Ｒｐｎは、電源と１つ以上の記憶素子１００とを電気的に接続する。電源は、使用時に磁気記録アレイ３００に接続される。
図１に示す第１スイッチング素子１１０、第２スイッチング素子１２０、第３スイッチング素子１３０は、複数の記憶素子１００のそれぞれに接続されている。第１スイッチング素子１１０は、記憶素子１００のそれぞれと書き込み配線Ｗｐ１〜Ｗｐｎとの間に接続されている。第２スイッチング素子１２０は、記憶素子１００のそれぞれと共通配線Ｃｍ１〜Ｃｍｎとの間に接続されている。第３スイッチング素子１３０は、記憶素子１００のそれぞれと読み出し配線Ｒｐ１〜Ｒｐｎとの間に接続されている。
第１スイッチング素子１１０及び第２スイッチング素子１２０をＯＮにすると、所定の記憶素子１００に接続された書き込み配線Ｗｐ１〜Ｗｐｎと共通配線Ｃｍ１〜Ｃｍｎとの間に書き込み電流が流れる。第２スイッチング素子１２０及び第３スイッチング素子１３０をＯＮにすると、所定の記憶素子１００に接続された共通配線Ｃｍ１〜Ｃｍｎと読み出し配線Ｒｐ１〜Ｒｐｎとの間に読み出し電流が流れる。
第１スイッチング素子１１０、第２スイッチング素子１２０及び第３スイッチング素子１３０は、電流の流れを制御する素子である。第１スイッチング素子１１０、第２スイッチング素子１２０及び第３スイッチング素子１３０は、例えば、トランジスタ、オボニック閾値スイッチ（ＯＴＳ：Ovonic Threshold Switch）のように結晶層の相変化を利用した素子、金属絶縁体転移（ＭＩＴ）スイッチのようにバンド構造の変化を利用した素子、ツェナーダイオード及びアバランシェダイオードのように降伏電圧を利用した素子、原子位置の変化に伴い伝導性が変化する素子である。
第１スイッチング素子１１０、第２スイッチング素子１２０、第３スイッチング素子１３０のいずれかは、同じ配線に接続された記憶素子１００で、共用してもよい。例えば、第１スイッチング素子１１０を共有する場合は、書き込み配線Ｗｐ１〜Ｗｐｎの上流に一つの第１スイッチング素子１１０を設ける。例えば、第２スイッチング素子１２０を共有する場合は、共通配線Ｃｍ１〜Ｃｍｎの上流に一つの第２スイッチング素子１２０を設ける。例えば、第３スイッチング素子１３０を共有する場合は、読み出し配線Ｒｐ１〜Ｒｐｎの上流に一つの第３スイッチング素子１３０を設ける。
図２は、第１実施形態に係る磁気記録アレイ３００を構成する半導体装置２００の断面図である。図２は、記憶素子１００を後述する第１配線２０のｙ方向の幅の中心を通るｘｚ平面で切断した断面である。半導体装置２００は、記憶素子１００と、記憶素子１００に接続された複数のスイッチング素子（第１スイッチング素子１１０、第２スイッチング素子１２０、第３スイッチング素子１３０）とを有する。第３スイッチング素子１３０は、図２に示す断面上には存在せず、例えば紙面奥行き方向（−ｙ方向）に位置する。
図２に示す第１スイッチング素子１１０、第２スイッチング素子１２０及び第３スイッチング素子１３０は、トランジスタＴｒである。トランジスタＴｒは、ゲート電極Ｇと、ゲート絶縁膜ＧＩと、基板Ｓｕｂに形成されたソース領域Ｓ及びドレイン領域Ｄと、を有する。基板Ｓｕｂは、例えば、半導体基板である。
トランジスタＴｒのそれぞれと記憶素子１００とは、導電部Ｃｗを介して、電気的に接続されている。導電部Ｃｗは、例えば、接続配線、ビア配線と言われることがある。導電部Ｃｗは、導電性を有する材料を含む。導電部Ｃｗは、ｚ方向に延びる。
記憶素子１００とトランジスタＴｒとは、導電部Ｃｗを除いて、絶縁層５０によって電気的に分離されている。絶縁層５０は、多層配線の配線間や素子間を絶縁する絶縁層である。絶縁層５０は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、炭化シリコン（ＳｉＣ）、窒化クロム、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯｘ）等である。
図３から図５は、第１実施形態に係る磁気記録アレイ３００を構成する記憶素子１００の断面図である。図６は、第１実施形態に係る磁気記録アレイ３００を構成する記憶素子１００の平面図である。図３は、第１配線２０のｙ方向の幅の中心を通るｘｚ平面（図４におけるＡ−Ａ線に沿った面）で切断した断面である。図４は、磁気抵抗効果素子１０のｘ方向の幅の中心を通るｙｚ平面（図６におけるＢ−Ｂ線に沿った面）で切断した断面である。図５は、後述する化合物部４０の中心位置ｐｃ（図３参照）を通るｙｚ平面（図６におけるＣ−Ｃ線に沿った面）で切断した断面である。
記憶素子１００は、磁気抵抗効果素子１０と第１配線２０と電極３０と化合物部４０とを有する。図３から図５における絶縁層５１，５２，５３は、図２における絶縁層５０の一部である。記憶素子１００は、スピン軌道トルク（ＳＯＴ）を利用して磁化回転を行う素子であり、スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁化反転素子、スピン軌道トルク型磁気抵抗効果素子と言われる場合がある。
磁気抵抗効果素子１０は、第１配線２０と電極３０とに挟まれる。磁気抵抗効果素子１０は、例えば、ｚ方向からの平面視が円形の柱状体である。磁気抵抗効果素子１０のｚ方向からの平面視形状は円形に問わず、例えば楕円形、矩形等でもよい。磁気抵抗効果素子１０の外周長又は直径は、例えば、電極３０から離れるに従い大きくなる。磁気抵抗効果素子１０の側面１０ｓは、例えば、ｘｙ平面に対して傾斜角θで傾斜する。
磁気抵抗効果素子１０は、第１強磁性層１と第２強磁性層２と非磁性層３とを有する。第１強磁性層１は、第１配線２０に面する。第２強磁性層２は、電極３０に面する。非磁性層３は、第１強磁性層１と第２強磁性層２とに挟まれる。
第１強磁性層１及び第２強磁性層２は、それぞれ磁化を有する。第２強磁性層２の磁化は、所定の外力が印加された際に第１強磁性層１の磁化よりも配向方向が変化しにくい。第１強磁性層１は磁化自由層と言われ、第２強磁性層２は磁化固定層、磁化参照層と言われることがある。磁気抵抗効果素子１０は、非磁性層３を挟む第１強磁性層１と第２強磁性層２との磁化の相対角の違いに応じて抵抗値が変化する。第１強磁性層１及び第２強磁性層２の磁化は、例えば、ｚ方向又はｘｙ面内のいずれかの方向に配向する。
第１強磁性層１及び第２強磁性層２は、強磁性体を含む。強磁性体は、例えば、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金等である。強磁性体は、例えば、Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｂ、Ｎｉ−Ｆｅ、Ｃｏ−Ｈｏ合金、Ｓｍ−Ｆｅ合金、Ｆｅ−Ｐｔ合金、Ｃｏ−Ｐｔ合金、ＣｏＣｒＰｔ合金である。
第１強磁性層１及び第２強磁性層２は、ホイスラー合金を含んでもよい。ホイスラー合金は、ＸＹＺまたはＸ２ＹＺの化学組成をもつ金属間化合物を含む。Ｘは周期表上でＣｏ、Ｆｅ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素であり、ＹはＭｎ、Ｖ、ＣｒあるいはＴｉ族の遷移金属又はＸの元素種であり、ＺはＩＩＩ族からＶ族の典型元素である。ホイスラー合金は、例えば、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＦｅＧｅ、Ｃｏ２ＦｅＧａ、Ｃｏ２ＭｎＳｉ、Ｃｏ２Ｍｎ１−ａＦｅａＡｌｂＳｉ１−ｂ、Ｃｏ２ＦｅＧｅ１−ｃＧａｃ等である。ホイスラー合金は高いスピン分極率を有する。
磁気抵抗効果素子１０は、第２強磁性層２の非磁性層３と反対側の面に、スペーサ層を介して反強磁性層を有してもよい。第２強磁性層２、スペーサ層、反強磁性層は、シンセティック反強磁性構造（ＳＡＦ構造）となる。シンセティック反強磁性構造は、非磁性層を挟む二つの磁性層からなる。第２強磁性層２と反強磁性層とが反強磁性カップリングすることで、反強磁性層を有さない場合より第２強磁性層２の保磁力が大きくなる。反強磁性層は、例えば、ＩｒＭｎ，ＰｔＭｎ等である。スペーサ層は、例えば、Ｒｕ、Ｉｒ、Ｒｈからなる群から選択される少なくとも一つを含む。
磁気抵抗効果素子１０は、第１強磁性層１、第２強磁性層２及び非磁性層３以外の層を有してもよい。例えば、第１配線２０と磁気抵抗効果素子１０との間に下地層を有してもよい。また例えば、電極３０と磁気抵抗効果素子１０との間にキャップ層を有してもよい。下地層及びキャップ層は、磁気抵抗効果素子１０を構成する各層の結晶性を高める。
第１配線２０は、ｘ方向に延びる。第１配線２０は、例えば、ｚ方向から見てｘ方向の長さがｙ方向より長い。第１配線２０は、磁気抵抗効果素子１０の第１強磁性層１に面する。第１配線２０の少なくとも一部は、ｚ方向において、非磁性層３と共に第１強磁性層１を挟む。
第１配線２０は、電流Ｉが流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかを含む。第１配線２０は、スピン軌道トルク配線と言われる場合がある。
スピンホール効果は、電流を流した場合にスピン軌道相互作用に基づき、電流の流れる方向と直交する方向にスピン流が誘起される現象である。スピンホール効果は、運動（移動）する電荷（電子）が運動（移動）方向を曲げられる点で、通常のホール効果と共通する。通常のホール効果は、磁場中で運動する荷電粒子の運動方向がローレンツ力によって曲げられる。これに対し、スピンホール効果は磁場が存在しなくても、電子が移動するだけ（電流が流れるだけ）でスピンの移動方向が曲げられる。
第１配線２０は、電流Ｉが流れる際のスピンホール効果によってスピン流を発生させる。第１配線２０に電流Ｉが流れると、一方向に配向した第１スピンＳ１と、第１スピンＳ１と反対方向に配向した第２スピンＳ２とが、それぞれ電流Ｉの流れる方向と直交する方向にスピンホール効果によって曲げられる。例えば、＋ｙ方向に配向した第１スピンＳ１が＋ｚ方向に曲げられ、−ｙ方向に配向した第２スピンＳ２が−ｚ方向に曲げられる。
非磁性体（強磁性体ではない材料）は、スピンホール効果により生じる第１スピンＳ１の電子数と第２スピンＳ２の電子数とが等しい。すなわち、＋ｚ方向に向かう第１スピンＳ１の電子数と−ｚ方向に向かう第２スピンＳ２の電子数とは等しい。第１スピンＳ１と第２スピンＳ２は、スピンの偏在を解消する方向に流れる。第１スピンＳ１及び第２スピンＳ２のｚ方向への移動において、電荷の流れは互いに相殺されるため、電流量はゼロとなる。電流を伴わないスピン流は特に純スピン流と呼ばれる。
第１スピンＳ１の電子の流れをＪ↑、第２スピンＳ２の電子の流れをＪ↓、スピン流をＪＳと表すと、ＪＳ＝Ｊ↑−Ｊ↓で定義される。スピン流ＪＳは、ｚ方向に生じる。第１スピンＳ１は、第１配線２０に面する第１強磁性層１に注入される。第１配線２０は、例えば、第１強磁性層１の磁化を反転できるだけのＳＯＴを第１強磁性層１の磁化に与える。
第１配線２０の主成分は、非磁性の重金属であることが好ましい。重金属は、イットリウム（Ｙ）以上の比重を有する金属を意味する。非磁性の重金属は、最外殻にｄ電子又はｆ電子を有する原子番号３９以上の原子番号が大きい非磁性金属であることが好ましい。第１配線２０は、例えば、Ｈｆ、Ｔａ、Ｗである。非磁性の重金属は、その他の金属よりスピン軌道相互作用が強く生じる。スピンホール効果はスピン軌道相互作用により生じ、第１配線２０内にスピンが偏在しやすく、スピン流ＪＳが発生しやすくなる。
第１配線２０は、磁性金属を含んでもよい。磁性金属は、強磁性金属又は反強磁性金属である。非磁性体に含まれる微量な磁性金属は、スピンの散乱因子となる。微量とは、例えば、第１配線２０を構成する元素の総モル比の３％以下である。スピンが磁性金属により散乱するとスピン軌道相互作用が増強され、電流に対するスピン流の生成効率が高くなる。
第１配線２０は、トポロジカル絶縁体を含んでもよい。トポロジカル絶縁体は、物質内部が絶縁体又は高抵抗体であるが、その表面にスピン偏極した金属状態が生じている物質である。トポロジカル絶縁体は、スピン軌道相互作用により内部磁場が生じる。トポロジカル絶縁体は、外部磁場が無くてもスピン軌道相互作用の効果で新たなトポロジカル相が発現する。トポロジカル絶縁体は、強いスピン軌道相互作用とエッジにおける反転対称性の破れにより純スピン流を高効率に生成できる。
トポロジカル絶縁体は、例えば、ＳｎＴｅ、Ｂｉ１．５Ｓｂ０．５Ｔｅ１．７Ｓｅ１．３、ＴｌＢｉＳｅ２、Ｂｉ２Ｔｅ３、Ｂｉ１−ｘＳｂｘ、（Ｂｉ１−ｘＳｂｘ）２Ｔｅ３などである。トポロジカル絶縁体は、高効率にスピン流を生成することが可能である。
電極３０は、磁気抵抗効果素子１０の第２強磁性層２に面する。電極３０は、例えば、第２強磁性層２の第１面及び側面と接する。第１面は、第２強磁性層２の非磁性層３と反対側の面である。電極３０の少なくとも一部は、第２強磁性層２を非磁性層３と挟む。
電極３０は、例えば、第１導電部３１と第２導電部３２とを有する。第１導電部３１は、第２導電部３２より磁気抵抗効果素子１０の近くに位置する。
第１導電部３１は、例えば、第１部分３１Ａと第２部分３１Ｂとを有する。第１導電部３１は、例えば、記憶素子１００の製造過程に用いられるハードマスクの一部である。第１導電部３１は、例えば、第２導電部３２より硬い。第１部分３１Ａは、例えば、磁気抵抗効果素子１０を所定の形状に加工する際に用いられる第１ハードマスクの一部である。第２部分３１Ｂは、例えば、第１配線２０を所定の形状に加工する際に用いられる第２ハードマスクの一部である。第１部分３１Ａ及び第２部分３１Ｂは、例えば、Ａｌ、Ｃｕ、Ｔａ、Ｔｉ、Ｚｒ、ＮｉＣｒ、窒化物（例えばＴｉＮ、ＴａＮ、ＳｉＮ）、酸化物（例えばＳｉＯ２）を含む。第１部分３１Ａ及び第２部分３１Ｂはそれぞれ、例えば、ＮｉＣｒとＴａとの積層体である。
第１部分３１Ａは、第２強磁性層２とｚ方向に重なる位置にある。第１部分３１Ａは、例えば、磁気抵抗効果素子１０から遠い側の第１面３１Ａａが湾曲している。第１面３１Ａａは、例えば、後述する製造過程で湾曲する。読み出し電流は、第２部分３１Ｂから第１部分３１Ａに向って集中する。第１面３１Ａａが読み出し電流の流れる方向に対して略直交することで、局所的な電界集中を抑制できる。
第２部分３１Ｂは、第１部分３１Ａを覆う。第２部分３１Ｂは、ｘ方向に延びる。第２部分３１Ｂは、絶縁層５１及び第１部分３１Ａの第１面５１ａ、３１Ａａに沿って形成される。絶縁層５１は、第１位置Ｐ１におけるｚ方向の膜厚Ｈ１が第２位置Ｐ２におけるｚ方向の膜厚Ｈ２より薄い。第１位置Ｐ１は、第２位置Ｐ２より磁気抵抗効果素子１０に対して近い位置である。絶縁層５１の膜厚は、例えば、第１位置Ｐ１から第２位置Ｐ２に向かう間に徐々に厚くなる。第１位置Ｐ１における第２部分３１Ｂと第１配線２０とのｚ方向の距離（絶縁層５１の膜厚と同じ）は、第２位置Ｐ２における第２部分３１Ｂと第１配線２０とのｚ方向の距離より短い。第２部分３１Ｂと第１配線２０とのｚ方向の距離は、磁気抵抗効果素子１０に近づくほど短くなる。
第１導電部３１の第２導電部３２側の第１面３１ａは、第１導電部３１と第２導電部３２との境界に沿う境界面に対して第１配線２０に向って窪む凹部３１ｂを形成する。凹部３１ｂは、第２部分３１Ｂの第１配線２０から遠い側の面に形成されている。凹部３１ｂは、例えば、ｘ方向に磁気抵抗効果素子１０を挟む位置に形成されている。
第２導電部３２は、第１導電部３１及び後述する化合物部４０上に形成されている。第２導電部３２は、例えば、ｚ方向において磁気抵抗効果素子１０と重なる位置にある。第２導電部３２は、第１導電部３１より導電性が高い。第２導電部３２は、例えば、ｙ方向に延びる。第２導電部３２は、例えば、第１導電部３１と第３スイッチング素子１３０に接続される導電部Ｃｗとを接続する配線である。第２導電部３２は、例えば、Ｃｕ、Ａｌ、Ａｕ等である。
第２導電部３２のｘ方向の長さＬ１は、例えば、化合物部４０のｘ方向の最外部間の距離Ｌ２より大きく、第２部分３１Ｂ又は第１配線２０のｘ方向の長さＬ３より短い。第２導電部３２と第１導電部３１との接続箇所が３か所になると、読み出し電流は３つの接続箇所を介して流れる。読み出し電流を３つに分流することで、各接続箇所における電流密度が小さくなり、局所的な電界集中を抑制できる。また読み出し電流の経路を複数確保しておくことで、歪等によりいずれかの接続箇所が剥離した場合でも、読み出し電流が流れなくなることを防ぐことができる。
第２導電部３２は、例えば、化合物部４０と重なる第３位置Ｐ３の膜厚Ｈ３が化合物部４０と重ならない第４位置Ｐ４の膜厚Ｈ４と異なる。第４位置Ｐ４の膜厚Ｈ４は、第３位置Ｐ３の膜厚Ｈ３より厚い。第２導電部３２は、例えば、膜厚の厚い部分と薄い部分とを交互に有する。第２導電部３２の第１面３２ａは、例えば、波状に湾曲している。第１面３２ａが波状に湾曲することで、他の層との密着性が向上する。また読み出し電流は、膜厚が薄い部分より膜厚が厚い部分に流れやすい。第２導電部３２と第１導電部３１との接続箇所は、第２導電部３２の膜厚が厚く、読み出し電流の流れがスムーズになる。
化合物部４０は、電極３０の内部に位置する。化合物部４０は、例えば、第１導電部３１と第２導電部３２との間に位置する。化合物部４０は、例えば、凹部３１ｂ内に形成されている。
化合物部４０は、電極より熱伝導率が低い。化合物部４０は、例えば、酸化物、炭化物、窒化物、硫黄化物、ホウ化物である。化合物部４０は、例えば、ＳｉＯ２、ＳｉＮ、ＭｇＯ、ＡｌＮ、ＢＮである。
化合物部４０は、例えば、ｚ方向から見て、磁気抵抗効果素子１０を囲み、第１強磁性層１を囲む（図６参照）。化合物部４０は、例えば、ｚ方向から見て、磁気抵抗効果素子１０を中心とする円環である。化合物部４０は、例えば、ｚ方向から見て、ｘ方向及びｙ方向に第１強磁性層１を挟む。化合物部４０は、例えば、ｘ方向の位置によってｙｚ平面で切断した切断面の形状が異なる。例えば、ｘ方向位置によって、化合物部４０は離間した２つの部分として確認され（図４参照）、別の位置によって、化合物部４０は連続する１つの部分として確認される（図５参照）。化合物部４０のｙ方向の幅ｗ１は、例えば第１導電部３１の幅ｗ２より広い。また化合物部４０のｙ方向の幅ｗ１は、例えば第１配線２０のｙ方向の幅ｗ３より広い。
化合物部４０は、例えば、ｚ方向から見て、第１強磁性層１と重なる重畳部４０Ａと重ならない非重畳部４０Ｂとを有する。重畳部４０Ａの面積が大きくなると、第１強磁性層１に熱が溜まりやすくなる。また例えば、第２強磁性層２の少なくとも一部は、化合物部４０とｚ方向において重ならない。すなわち、例えば、第２強磁性層２の直上の少なくとも一部には、化合物部４０は形成されていない。化合物部４０は、第１導電部３１及び第２導電部３２より電流が流れにくい。第２強磁性層２の直上に化合物部４０が無いことで、読み出し電流の経路を確保できる。
化合物部４０は、例えば、ｘ方向又はｙ方向の位置によってｚ方向の厚みが異なる。化合物部４０は、第１位置ｐ１におけるｚ方向の厚みｈ１が、第２位置ｐ２におけるｚ方向の厚みｈ２より厚い。第２位置ｐ２は、第１位置ｐ１より第１強磁性層１から離れた位置にある。化合物部４０の厚みは、例えば、第１位置ｐ１において最大となる。厚みが最大となる第１位置ｐ１は、例えば、化合物部４０の第１強磁性層１を基準とする径方向の中心位置ｐｃより第１強磁性層１に近い位置にある。第１位置ｐ１におけるｚ方向の厚みｈ１は、例えば、中心位置ｐｃにおけるｚ方向の厚みｈｃより厚い。化合物部４０の厚みが、第１強磁性層１に近い位置で厚くなることで、第１強磁性層１に熱を溜めることができる。
化合物部４０の第１配線２０側の第１面４０ａは、例えば、湾曲している。第１面４０ａが湾曲することで、読み出し電流の局所的な集中を抑制できる。
次いで、記憶素子１００の製造方法について説明する。まず図７に示すように、下地層ＵＬ上に、導電層９０、磁性層９１、非磁性層９３、磁性層９２を順に積層する。下地層ＵＬは、図２において第１配線２０より下方に位置する部分に相当し、例えば、絶縁層５０と導電部Ｃｗとを含む。図７〜図１１では便宜上、下地層ＵＬとしてまとめて図示する。導電層９０、磁性層９１、非磁性層９３及び磁性層９２は、例えば、スパッタリング法、化学気相成長（ＣＶＤ）法、蒸着法等を用いて積層される。
次いで、磁性層９２の上面に第１ハードマスクとなる層を積層する。第１ハードマスクとなる層は、所定の形状に加工され、第１ハードマスクＨＭ１となる。第１ハードマスクとなる層は、例えば、磁性層９２に近い側から第１層Ｌｙ１、第２層Ｌｙ２、第３層Ｌｙ３とを有する。第３層Ｌｙ３は、例えば、レジストを介したミリングで、所定の形状に加工される。第２層Ｌｙ２は、第３層Ｌｙ３を介した反応性イオンエッチング（ＲＩＥ）で、所定の形状に加工される。第１層Ｌｙ１はＲＩＥのストッパ層として機能する。
次いで図８に示すように、磁性層９１、非磁性層９３及び磁性層９２を所定の形状（例えば、円柱状）に加工する。磁性層９１、非磁性層９３及び磁性層９２は、第２層Ｌｙ２で被覆された部分が残り、その他の部分が除去される。加工時に導電層９０の表面近傍が一緒に除去されてもよい。また加工時に、第１層Ｌｙ１は磁性層９１、非磁性層９３及び磁性層９２と同時に加工され、第３層Ｌｙ３は除去される場合がある。磁性層９１、非磁性層９３及び磁性層９２は、加工により第１強磁性層１、非磁性層３、第２強磁性層２となり、磁気抵抗効果素子１０が形成される。加工は、例えば、イオンミリング等で行う。第１ハードマスクＨＭ１により磁気抵抗効果素子１０のｘ方向及びｙ方向の幅を狭くできる。第１ハードマスクＨＭ１の表面は加工により湾曲し、第１ハードマスクＨＭ１は第１導電部３１の第１部分３１Ａとなる。
次いで、導電層９０、磁気抵抗効果素子１０を覆うように絶縁層を形成する。絶縁層は、まず導電層９０及び磁気抵抗効果素子１０の一面に形成する。絶縁層は、磁気抵抗効果素子１０と重なる部分が盛り上がるように形成される。絶縁層は、例えば材料の異なる２層（例えば、導電層９０に近い側からＳｉＯ２、Ａｌ２Ｏ３）で形成する。絶縁層のその他の領域に対して盛り上がった部分は、例えば、化学機械研磨（ＣＭＰ）で平坦化される。絶縁層を２層にすると、１層目がＣＭＰのストッパ膜となる。その後、図９に示すように、第１導電部３１が露出するまで磁気抵抗効果素子１０の周囲の絶縁層の一部を除去する。絶縁層は、例えばミリングで除去する。絶縁層の一部が除去されることで、図９に示すように、絶縁層５１は、磁気抵抗効果素子１０の周囲がその他の部分より窪む。
次いで、図１０に示すように、絶縁層５１及び磁気抵抗効果素子１０の上面に第２ハードマスクＨＭ２を形成する。まず、絶縁層５１及び磁気抵抗効果素子１０の上面に第２ハードマスクとなる層を積層する。第２ハードマスクとなる層は、所定の形状に加工され、第２ハードマスクＨＭ２となる。第２ハードマスクとなる層は、例えば、磁性層９２に近い側から第４層Ｌｙ４、第５層Ｌｙ５、第６層Ｌｙ６とを有する。第６層Ｌｙ６は、例えば、レジストを介したミリングで、所定の形状に加工される。第５層Ｌｙ５は、第６層Ｌｙ６を介したＲＩＥで、所定の形状に加工される。第４層Ｌｙ４はＲＩＥのストッパ層として機能する。
次いで、導電層９０を所定の形状にパターニングする。導電層９０は、第５層Ｌｙ５で被覆された部分が残り、その他の部分が除去される。導電層９０は、ｘ方向及びｙ方向にパターニングされ、第１配線２０となる。第４層Ｌｙ４は導電層９０と共にパターニングされ、第６層Ｌｙ６は除去される場合がある。第２ハードマスクＨＭ２は、第２部分３１Ｂとなる。
次いで、第２部分３１Ｂ及びパターニングにより除去された部分を覆うように絶縁層を形成する。絶縁層の第２部分３１Ｂと重なる部分は、ｚ方向に盛り上がる。絶縁層は、例えば材料の異なる２層（例えば、導電層９０に近い側からＳｉＯ２、Ａｌ２Ｏ３）で形成する。絶縁層のその他の領域に対して盛り上がった部分は、例えば、化学機械研磨（ＣＭＰ）で平坦化される。絶縁層を２層にすると、１層目がＣＭＰのストッパ膜となる。その後、第２部分３２Ｂが露出するまで絶縁層の一部を除去する。絶縁層は、例えばミリングで除去する。図１１に示すように、凹部３１ｂに絶縁層の一部が残ることで化合物部４０となる。また図１１に示すように、絶縁層の一部が絶縁層５３となる。
最後に、化合物部４０及び第２部分３１Ｂの上面に第２導電部３２が形成され、図３に示す記憶素子１００が形成される。ここで示した製造工程は一例であり、各工程の間にその他の工程を挿入してもよい。また上記の製造工程では、第１部分３１Ａを露出する際の加工を利用して第２部分３１Ｂに凹部３１ｂを自然と形成したが、凹部３１ｂをパターニング等で意図的に形成してもよい。
本実施形態に係る磁気記録アレイ３００の記憶素子１００は、データの書き込み効率を高めることができる。以下、その理由について説明する。
記憶素子１００は、以下の手順で、情報が書き込まれる。まず第１スイッチング素子１１０と第２スイッチング素子１２０とをＯＮにすると、第１配線２０に電流Ｉが流れる。第１配線２０に電流が流れるとスピンホール効果によりスピン流が生じ、第１配線２０から第１強磁性層１にスピンが注入される。注入されたスピンは、第１強磁性層１の磁化を反転する。第１強磁性層１の磁化の向きが変化することで、磁気抵抗効果素子１０の抵抗値が変化し、記憶素子１００に情報が書き込まれる。
第１配線２０及び磁気抵抗効果素子１０は、第１配線２０に電流Ｉが流れると発熱する。第１強磁性層１の磁化は、温度が低いほど磁化容易軸方向に強く配向する。第１配線２０及び磁気抵抗効果素子１０で生じる熱は、第１強磁性層１の磁化の安定性を低下させ、第１強磁性層１の磁化の反転を容易にする。一方で、電極３０を構成する金属は熱伝導率に優れ、第１配線２０及び磁気抵抗効果素子１０で生じた熱は、電極３０を介して排熱される。化合物部４０は、電極３０より熱伝導性が低く、この排熱を阻害する。すなわち、化合物部４０は、書き込み時に第１強磁性層１からの放熱を抑制し、第１強磁性層１に熱を溜める。
上述のように、第１強磁性層１の磁化は、高温なほど磁化反転しやすくなる。第１強磁性層１に蓄積された熱は、第１強磁性層１に注入されたスピンによる磁化回転をアシストする。すなわち、第１実施形態に係る記憶素子１００は、化合物部４０によって第１強磁性層１からの熱の逃げを抑制し、第１強磁性層１の磁化反転（すなわち、データの書き込み）を効率的に行うことができる。
また記憶素子１００は、以下の手順で、情報を読み出す。まず第３スイッチング素子１３０と第２スイッチング素子１２０とをＯＮにすると、電極３０、磁気抵抗効果素子１０、第１配線２０の順に読み出し電流が流れる。データの読み出し時に第１強磁性層１の磁化が反転すると、データの信頼性が低下する。読み出し電流は、書き込み電流と比較して小さいため、第１強磁性層１の磁化は原則反転しない。また化合物部４０が第１強磁性層１からの熱の逃げを抑制し、第１強磁性層１の磁化の安定性が低下しても、第１強磁性層１の磁化が反転してしまうほどの影響は与えない。また化合物部４０を磁気抵抗効果素子１０の直上に設けないことで、化合物部４０が読み出し電流の経路を大きく阻害することを抑制できる。
また記憶素子１００は、データを安定的に保持することが求められる。第１配線２０及び磁気抵抗効果素子１０における発熱は電流Ｉを流した際に生じるものであり、データ保持時に電流Ｉは原則流れない。したがって、化合物部４０がデータの安定性に与える影響も少ない。
以上、第１実施形態の一例について詳述したが、この例に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
（第１変形例）
図１２は、第１変形例にかかる記憶素子１０１の平面図である。第１変形例にかかる記憶素子１０１は、化合物部４１の形状が図４に示す化合物部４０と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
化合物部４１は、電極３０の内部に位置する。化合物部４１はｙ方向に延びる２つの部分である点が、記憶素子１００における化合物部４０と異なる。化合物部４１のその他の構成、材料等は、化合物部４０と同様である。
化合物部４１は、ｚ方向から見て、ｘ方向に第１強磁性層１を挟む。化合物部４１は、例えば、ｚ方向から見て、第１強磁性層１と重なる重畳部４１Ａと重ならない非重畳部４１Ｂとを有する。化合物部４１は、例えば、パターニング等により形成できる。
書き込み電流は、第１配線２０に沿ってｘ方向に流れる。第１配線２０は、記憶素子１０１の書き込み時において、主要な熱の発生源である。化合物部４１が、ｘ方向に第１強磁性層１を挟む位置にあることで、第１強磁性層１からの熱の逃げを抑制することができる。したがって、記憶素子１０１は、データの書き込み効率に優れる。
（第２変形例）
図１３は、第２変形例にかかる記憶素子１０２の平面図である。図１４は、第１配線２０のｘ方向の幅の中心を通るｙｚ平面（図１４におけるＢ−Ｂ線に沿った面）で切断した断面である。第２変形例にかかる記憶素子１０２は、化合物部４２の大きさが図４に示す化合物部４０と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
化合物部４２は、電極３０の内部に位置する。化合物部４２はｙ方向の幅ｗ１が第１導電部３１の幅ｗ２及び第１配線２０の幅ｗ３より狭い点が、記憶素子１００における化合物部４０と異なる。化合物部４２のその他の構成、材料等は、化合物部４０と同様である。
化合物部４２は、ｚ方向から見て、第１強磁性層１の周囲を囲む。化合物部４２は、例えば、ｚ方向から見て、第１強磁性層１と重なる重畳部４２Ａと重ならない非重畳部４２Ｂとを有する。
第２変形例においても、化合物部４２が第１強磁性層１からの熱の逃げを抑制し、データの書き込み効率が向上する。第１導電部３１の幅ｗ２が凹部３２ａ１又は化合物部４２の幅ｗ１より広いと、ｙ方向においても第１導電部３１と第２導電部３２との接続箇所が３か所になる。第２導電部３２と第１導電部３１との接続箇所が増えることで、読み出し電流の局所的な集中を抑制できる。また読み出し電流の経路を複数確保しておくことで、歪等によりいずれかの接続箇所が剥離した場合でも、読み出し電流が流れなくなることを防ぐことができる。
（第３変形例）
図１５は、第３変形例にかかる記憶素子１０３の断面図である。図１５は、記憶素子１０３を第１配線２０のｙ方向の幅の中心を通るｘｚ平面で切断した断面である。第３変形例にかかる記憶素子１０３は、ｚ方向から見て磁気抵抗効果素子１０の−ｘ方向の位置のみに化合物部４３が存在する点が、図３に示す化合物部４０と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
化合物部４３は、電極３０の内部に位置する。化合物部４３は、ｚ方向から見て磁気抵抗効果素子１０の−ｘ方向の位置にある。化合物部４３は、第１強磁性層１からの熱の逃げを抑制する。したがって、第３変形例においても、データの書き込み効率は向上する。
（第４変形例）
図１６は、第４変形例にかかる記憶素子１０４の断面図である。図１６は、記憶素子１０４を第１配線２０のｙ方向の幅の中心を通るｘｚ平面で切断した断面である。第４変形例にかかる記憶素子１０４は、化合物部４４の構成が、図３に示す化合物部４０と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
化合物部４４は、電極３０の内部に位置する。化合物部４４が複数ある点が、図３に示す化合物部４０と異なり、その他の構成は同様である。
化合物部４４は、例えば、ｚ方向から見て、磁気抵抗効果素子１０を囲む２重環である。また化合物部４４は、４本のライン状にｙ方向に延びていてもよい。化合物部４４は、ｚ方向から見て、ｘ方向に第１強磁性層１を挟む。化合物部４４は、例えば、パターニング等により形成できる。
書き込み電流は、第１配線２０に沿ってｘ方向に流れる。第１配線２０は、記憶素子１０１の書き込み時において、主要な熱の発生源である。化合物部４４が、ｘ方向に第１強磁性層１を挟む位置にあることで、第１強磁性層１からの熱の逃げを抑制することができる。したがって、記憶素子１０４は、データの書き込み効率に優れる。
（第５変形例）
図１７は、第５変形例にかかる記憶素子１０５の断面図である。図１７は、記憶素子１０５を第１配線２０のｙ方向の幅の中心を通るｘｚ平面で切断した断面である。第５変形例にかかる記憶素子１０５は、第２部分３１Ｂのｘ方向の長さが、図３に示す記憶素子１００と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
第２部分３１Ｂのｘ方向の長さＬ４は、第１配線２０のｘ方向の長さＬ１と異なる。また２部分３１Ｂのｘ方向の長さＬ４は、第３部分３３のｘ方向の長さＬ３より短い。
第５変形例においても、第２部分３１Ｂと第２導電部３２との間に、化合物部４０が形成されている。化合物部４０は、書き込み時に、第１強磁性層１からの熱の逃げを抑制する。したがって、記憶素子１０５は、データの書き込み効率に優れる。
（第６変形例）
図１８は、第６変形例にかかる記憶素子１０６の断面図である。図１８は、記憶素子１０６を第１配線２０のｙ方向の幅の中心を通るｘｚ平面で切断した断面である。第６変形例にかかる記憶素子１０６は、第２導電部３２のｘ方向の長さが、図３に示す記憶素子１００と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
第２導電部３２のｘ方向の長さＬ１は、化合物部４０のｘ方向の最外部間の距離Ｌ２より短い。第２導電部３２と第２部分３１Ｂとの接続点は１か所となる。
第６変形例においても、第２部分３１Ｂと第２導電部３２との間に、化合物部４０が形成されている。化合物部４０は、書き込み時に、第１強磁性層１からの熱の逃げを抑制する。したがって、記憶素子１０６は、データの書き込み効率に優れる。
（第７変形例）
図１９は、第７変形例にかかる記憶素子１０７の断面図である。図１９は、記憶素子１０７を第１配線２０のｙ方向の幅の中心を通るｘｚ平面で切断した断面である。第７変形例にかかる記憶素子１０７は、電極３５の構成及び化合物部４５の形状及び位置が、図３に示す電極３０及び化合物部４０と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
電極３５は、磁気抵抗効果素子１０の第２強磁性層２に面する。電極３５は、例えば、第２強磁性層２の第１面と接する。第１面は、第２強磁性層２の非磁性層３と反対側の面である。電極３５の少なくとも一部は、第２強磁性層２を非磁性層３と挟む。電極３５は、例えば、Ｃｕ、Ａｌ、Ａｕである。
化合物部４５は、電極３５の内部にある。化合物部４５は、第１強磁性層１と重なる位置に一つある。化合物部４５のｚ方向からの平面視形状は問わない。化合物部４５のｚ方向からの平面視形状は、例えば、円形、楕円形、矩形である。化合物部４５を構成する材料は、化合物部４０と同様である。
化合物部４５は、書き込み時に、第１強磁性層１からの熱の逃げを抑制する。したがって、記憶素子１０６は、データの書き込み効率に優れる。
以上、本発明は上記の実施形態及び変形例に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１ 第１強磁性層
２ 第２強磁性層
３ 非磁性層
１０ 磁気抵抗効果素子
２０ 第１配線
３０、３５ 電極
３１ 第１導電部
３１Ａ 第１部分
３１Ｂ 第２部分
３２ 第２導電部
４０、４１、４２、４３、４４、４５ 化合物部
４０ａ 第１面
４０Ａ、４１Ａ、４２Ａ 重畳部
４０Ｂ、４１Ｂ、４２Ｂ 非重畳部
５０、５１、５２、５３ 絶縁層
１００、１０１、１０２、１０３、１０４、１０５ 記憶素子
１１０ 第１スイッチング素子
１２０ 第２スイッチング素子
１３０ 第３スイッチング素子
２００ 半導体装置
３００ 磁気記録アレイ

Claims (14)

  1. 第１強磁性層と、
    第２強磁性層と、
    第１方向において前記第１強磁性層と前記第２強磁性層とに挟まれた非磁性層と、
    前記第１方向と異なる第２方向に延び、前記第１方向において前記第１強磁性層を前記非磁性層と挟む第１配線と、
    前記第１方向において前記第２強磁性層を前記非磁性層と少なくとも一部で挟む電極と、
    前記電極の内部に位置し、前記電極より熱伝導率の低い化合物部と、
    を備える、記憶素子。
  2. 前記電極は、前記第２強磁性層に近い位置から第１導電部と第２導電部とを有し、
    前記第２導電部は、前記第１導電部より導電率が高く、
    前記化合物部は、前記第１導電部と前記第２導電部との間に位置する、請求項１に記載の記憶素子。
  3. 前記第１導電部の前記電極側の第１面は、前記第１導電部と前記第２導電部との境界に沿う面に対して前記第１配線に向って窪む凹部を形成し、
    前記化合物部は、前記凹部に設けられている、請求項２に記載の記憶素子。
  4. 前記第１導電部は、前記第２強磁性層と前記第１方向に重なる第１部分と、前記第１部分を覆い第２方向に延びる第２部分と、を有する、請求項２又は３に記載の記憶素子。
  5. 前記第２強磁性層の少なくとも一部は、前記第１方向において前記化合物部と重ならない、請求項１〜４のいずれか一項に記載の記憶素子。
  6. 前記化合物部は、前記第１方向において前記第１強磁性層と重なる部分を有する、請求項１〜５のいずれか一項に記載の記憶素子。
  7. 前記化合物部は、前記第１方向から見て、前記第１強磁性層を前記第２方向に挟む、請求項１〜６のいずれか一項に記載の記憶素子。
  8. 前記化合物部は、前記第１方向から見て、前記第１強磁性層を囲む、請求項１〜７のいずれか一項に記載の記憶素子。
  9. 前記化合物部の前記第１配線側の第１面が湾曲している、請求項１〜８のいずれか一項に記載の記憶素子。
  10. 前記化合物部の第１位置における前記第１方向の厚みは、前記第１位置より前記第１強磁性層から離れた第２位置における前記第１方向の厚みより厚い、請求項１〜９のいずれか一項に記載の記憶素子。
  11. 前記第１配線は、電流が流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかを含む、請求項１〜１０のいずれか一項に記載の記憶素子。
  12. 請求項１〜１１のいずれか一項に記載の記憶素子と、
    前記記憶素子と電気的に接続された複数のスイッチング素子と、を備える半導体装置。
  13. 請求項１〜１１のいずれか一項に記載の記憶素子を複数有する、磁気記録アレイ。
  14. 第１導電層、第１磁性層、非磁性層、第２磁性層を順に積層する工程と、
    第１磁性層、非磁性層、第２磁性層を所定の形状に加工し、第１強磁性層、非磁性層、第２強磁性層の順に積層された磁気抵抗効果素子を形成する工程と、
    前記磁気抵抗効果素子の周囲を絶縁層で被覆する工程と、
    前記磁気抵抗効果素子及び前記絶縁層の一面に、凹部を有する第２導電層を形成する工程と、
    前記第２導電層の前記凹部を絶縁層で埋める工程と、を備える、記憶素子の製造方法。
JP2019063308A 2019-03-28 2019-03-28 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法 Active JP7192611B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019063308A JP7192611B2 (ja) 2019-03-28 2019-03-28 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法
US16/829,188 US11145345B2 (en) 2019-03-28 2020-03-25 Storage element, semiconductor device, magnetic recording array, and method of producing storage element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019063308A JP7192611B2 (ja) 2019-03-28 2019-03-28 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法

Publications (2)

Publication Number Publication Date
JP2020167180A true JP2020167180A (ja) 2020-10-08
JP7192611B2 JP7192611B2 (ja) 2022-12-20

Family

ID=72607609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019063308A Active JP7192611B2 (ja) 2019-03-28 2019-03-28 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法

Country Status (2)

Country Link
US (1) US11145345B2 (ja)
JP (1) JP7192611B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015839A (ja) * 2019-07-10 2021-02-12 Tdk株式会社 磁気メモリ及び磁気メモリの制御方法
JP2021145075A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 磁気記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136419A (ja) * 2003-10-31 2005-05-26 Hewlett-Packard Development Co Lp 状態の切り換えを容易化するための加熱式ｍｒａｍセル
JP2012038884A (ja) * 2010-08-06 2012-02-23 Sony Corp 磁気メモリ素子、磁気メモリ素子の製造方法
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
WO2017090736A1 (ja) * 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転型磁気抵抗効果素子及びスピン流磁化反転型磁気抵抗効果素子の製造方法
WO2017159432A1 (ja) * 2016-03-14 2017-09-21 Tdk株式会社 磁気メモリ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963153B1 (fr) 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
CN103890855B (zh) 2011-08-18 2016-09-21 康奈尔大学 自旋霍尔效应磁性设备、方法及应用
KR102080631B1 (ko) 2014-08-08 2020-02-24 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 저항 효과 소자 및 자기 메모리 장치
JP2017216286A (ja) 2016-05-30 2017-12-07 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
KR101963482B1 (ko) * 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136419A (ja) * 2003-10-31 2005-05-26 Hewlett-Packard Development Co Lp 状態の切り換えを容易化するための加熱式ｍｒａｍセル
JP2012038884A (ja) * 2010-08-06 2012-02-23 Sony Corp 磁気メモリ素子、磁気メモリ素子の製造方法
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
WO2017090736A1 (ja) * 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転型磁気抵抗効果素子及びスピン流磁化反転型磁気抵抗効果素子の製造方法
WO2017159432A1 (ja) * 2016-03-14 2017-09-21 Tdk株式会社 磁気メモリ

Also Published As

Publication number Publication date
US20200312392A1 (en) 2020-10-01
JP7192611B2 (ja) 2022-12-20
US11145345B2 (en) 2021-10-12

Similar Documents

Publication Publication Date Title
CN109427965B (zh) 自旋流磁化旋转元件、自旋轨道转矩型磁阻效应元件
JP6642773B2 (ja) スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、及びスピン流磁化反転素子の製造方法
US10762941B2 (en) Spin-orbit torque magnetization rotating element, spin-orbit torque magnetoresistance effect element, and magnetic memory
JP7211252B2 (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP6686990B2 (ja) スピン軌道トルク型磁化反転素子及び磁気メモリ
JP6551594B1 (ja) スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US20190288185A1 (en) Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, magnetic memory, and oscillator
JP2021090041A (ja) 磁化回転素子、磁気抵抗効果素子、半導体素子、磁気記録アレイ及び磁気抵抗効果素子の製造方法
JP7139701B2 (ja) スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
JP6777271B1 (ja) 磁気抵抗効果素子及び磁気記録アレイ
JP7192611B2 (ja) 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法
JP7124788B2 (ja) スピン流磁化回転型磁気抵抗効果素子、及び磁気メモリ
JP7095490B2 (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP6624356B1 (ja) 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法
WO2020230877A1 (ja) 磁壁移動素子、磁気記録アレイ及び半導体装置
JP6750769B1 (ja) スピン素子及びリザボア素子
JP7168123B2 (ja) 磁化回転素子、磁気抵抗効果素子、磁気記録アレイ、高周波デバイスおよび磁化回転素子の製造方法
CN115000291A (zh) 磁器件
US11974507B2 (en) Storage element, semiconductor device, magnetic recording array, and method of manufacturing storage element
JP2020053509A (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP7384068B2 (ja) 磁化回転素子、磁気抵抗効果素子および磁気メモリ
WO2023089766A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
WO2022070378A1 (ja) 磁壁移動素子および磁気アレイ
JP7346967B2 (ja) 磁気抵抗効果素子及び磁気メモリ
WO2022102122A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221121

R150 Certificate of patent or registration of utility model

Ref document number: 7192611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150