JP2020160248A - 表示装置 - Google Patents

Abstract

【課題】複数の表示領域の間に、より曲げやすい表示領域を設け、装置の形状の自由度を上げる。【解決手段】表示装置は、基板上に、第１画素を含む複数の画素がマトリクス状に配置された第１表示領域と、第２画素を含む複数の画素がマトリクス状に配置された第２表示領域と、第３画素を含む複数の画素がマトリクス状に配置された第３表示領域と、を有し、第３表示領域は、第１表示領域と第２表示領域との間に設けられ、第３表示領域における、複数の画素の画素密度は、第１表示領域における、複数の画素密度よりも低く、第３表示領域における、複数の画素の画素密度は、第２表示領域における、複数の画素密度よりも低く、第１表示領域、第２表示領域、及び第３表示領域に亘って連続的に設けられると共に、第１画素、第２画素、及び第３画素が共に電気的に接続された信号線を有する。【選択図】図１

Description

本発明の一実施形態は、複数の表示領域を有する折り曲げ可能な表示装置に関する。

複数の表示領域を有する表示装置が従来から提案されている（例えば特許文献１から特許文献４）。かかる表示装置によれば、表示領域を１つだけ有する場合に比べて、ユーザに提示することのできる情報の量が増加する。

特開２０１４−０２２９５８号公報 特開２００７−０８２０７４号公報 国際公開第２００８／１２９６４９号 特許第４８５２１４６号

本発明は、複数の表示領域の間に、より曲げやすい表示領域を設け、装置の形状の自由度を上げることを目的の一つとする。

本発明の一実施形態に係る表示装置は、基板上に、第１画素を含む複数の画素がマトリクス状に配置された第１表示領域と、第２画素を含む複数の画素がマトリクス状に配置された第２表示領域と、第３画素を含む複数の画素がマトリクス状に配置された第３表示領域と、を有し、第３表示領域は、第１表示領域と第２表示領域との間に設けられ、第３表示領域における、複数の画素の画素密度は、第１表示領域における、複数の画素密度よりも低く、第３表示領域における、複数の画素の画素密度は、第２表示領域における、複数の画素密度よりも低く、第１表示領域、第２表示領域、及び第３表示領域に亘って連続的に設けられると共に、第１画素、第２画素、及び第３画素が共に電気的に接続された信号線を有する。

本発明の一実施形態に係る表示装置は、筐体と、ベルト状の装着部とを有する表示装置であって、基板上に、第１画素を含む複数の画素がマトリクス状に配置された第１表示領域と、第２画素を含む複数の画素がマトリクス状に配置された第２表示領域と、第３画素を含む複数の画素がマトリクス状に配置された第３表示領域と、を有し、基板は、筐体と平面視で重畳する領域、ベルト状の装着部と平面視で重畳する領域、及び、筐体とベルト状の装着部との境界と平面視で重畳する領域に連続的に設けられ、第３表示領域は、第１表示領域と第２表示領域との間に設けられ、第１表示領域は、筐体と平面視で重畳する領域に、第２表示領域は、ベルト状の装着部と平面視で重畳する領域に、第３表示領域は、境界と平面視で重畳する領域に設けられる。

本発明の一実施形態に係る表示装置の外観の構成を示す斜視図である。 本発明の一実施形態に係る表示装置の断面図である。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。 本発明の一実施形態に係る画素の等価回路の一例を示す図である。 本発明の一実施形態に係る画素の平面レイアウトを示す図である。 本発明の一実施形態に係る画素の平面レイアウトを示す図である。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。 本発明の一実施形態に係る画素の平面レイアウトを示す図である。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。 本発明の一実施形態に係る画素の平面レイアウトを示す図である。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。 第１表示領域〜第３表示領域の表示制御を説明するタイミングチャートである。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。 第１表示領域及び第３表示領域の表示制御を説明するタイミングチャートである。 （Ａ）は、第１表示領域に入力される走査信号及び第３表示領域に入力される走査信号のタイミングチャートであり、（Ｂ）は、図８に示す画素配列における第１表示領域と第３表示領域の一部を示す図である。 本発明の一実施形態に係る表示装置の電気的な構成を説明する図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。

また、本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとすることができる。特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。なお、以下の説明では、特に断りのない限り、断面視においては、基板に対して表示素子が配置される側を「上」又は「上面」といい、その逆を「下」又は「下面」として説明する。

また、本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αはＡ〜Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。

（第１実施形態）
本発明の一実施形態に係る表示装置１の構成について、図１乃至図７を参照して説明する。

＜表示装置の構成の概要＞
図１は、本発明の一実施形態に係る表示装置１の外観の構成を示す斜視図である。図２は、表示装置１を図１の矢印Ａ方向から見たときの断面図である。表示装置１は、腕時計型またはリストバンド型の表示装置である。表示装置１は、第１表示領域１０と、第２表示領域２０と、第３表示領域３０と、制御基板４０と、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）５０と、基板６０と、筐体１５と、装着部（ベルト）７０と、を有する。なお、図２では、装着部７０及び筐体１５を破線で示す。

第１表示領域１０は、表示装置１におけるメイン画面であり、筐体１５に設けられる。第２表示領域２０及び第３表示領域３０は、表示装置１におけるサブ画面である。第２表示領域２０は、装着部７０に設けられ、第３表示領域３０は、筐体１５と装着部７０との間の折曲領域に設けられる。また、第１表示領域１０〜第３表示領域３０は、静止画又は動画の画像を表示する。第１表示領域１０、第２表示領域２０、及び第３表示領域３０は一連の画像を表示してもよいし、第１表示領域１０と、第２表示領域２０及び第３表示領域３０と、で異なる画像を表示してもよい。また、第１表示領域１０〜第３表示領域３０は、各々異なる画像を表示してもよい。

図２に示すように、第１表示領域１０、第２表示領域２０、および第３表示領域３０は、基板６０の上に形成されている。基板６０は、例えば、樹脂などを用いた可撓性を有する基板である。この場合、基板６０は、外力に応じて変形する（例えば、折り畳むまたは撓む）ことが可能である。

制御基板４０は、表示装置１を制御する制御回路が実装された基板である。制御基板４０は、例えばＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）基板である。制御基板４０は、例えば第１表示領域１０の裏面側に折り返されて、筐体１５の内部に格納されている。制御基板４０は、各種信号（例えば、後述するタイミング制御信号、制御信号、および映像信号）、および電源電位を出力する。

ＦＰＣ５０は、制御基板４０と基板６０とを物理的にかつ電気的に接続するフレキシブル配線基板である。ＦＰＣ５０の一端側はコネクタ（図示略）を介して制御基板４０と接続され、他端側は圧着などにより基板６０と接続される。ＦＰＣ５０は、制御基板４０から供給された各種信号および電源電位を、第１表示領域１０、第２表示領域２０、及び第３表示領域３０に出力する。装着部７０は、柔軟性を有する素材で形成された帯状の部材である。装着部（ベルト）７０は、ユーザの身体の部位、より詳細には、ユーザの腕（手首）に巻き回されることにより装着される。

このように、本発明の一実施形態に係る表示装置１は、ユーザの腕（手首）に巻き回すことで装着することができる。このとき、筐体１５に設けられる第１表示領域１０は、平坦な形状で固定され、装着部７０に設けられる第２表示領域２０は、緩やかに湾曲する。そして、第１表示領域１０が筐体１５に固定された状態で、第２表示領域２０を湾曲させるため、間に設けられる第３表示領域３０には、折り曲げによる応力が加わる。これにより、第３表示領域３０に設けられた画素の配線が断線して表示不良が生じるおそれがある。

そこで、本発明の一実施形態に係る表示装置１は、繰り返し折り曲げられる可能性がある第３表示領域３０の解像度を、第１表示領域１０の解像度よりも低くする。言い換えると、第３表示領域３０に配置される画素密度を、第１表示領域１０に配置される画素密度よりも低くする。また、第３表示領域３０の画素密度を低くすることで生じたスペースにおいて、配線の幅を大きくする。これにより、第３表示領域３０において、基板６０が繰り返し折り曲げられることによって応力が加わっても、配線が断線することを抑制することができる。

＜表示装置の電気的な構成＞
図３は、本発明の一実施形態に係る表示装置１の電気的な構成を説明する図である。図３には、基板６０を平面視したときの図を示す。図３に示すように、基板６０の短辺方向（Ｘ方向）を第１方向とし、第１方向に交差する長辺方向（Ｙ方向）を第２方向とする。

基板６０上には、第１表示領域１０、第２表示領域２０、第３表示領域３０、ＩＣドライバ６２、走査線駆動回路６３（１）〜６３（３）、及び端子部６１が設けられている。ＩＣドライバ６２、走査線駆動回路６３（１）〜６３（３）、及び端子部６１は、基板６０の周辺領域に設けられている。具体的には、ＩＣドライバ６２及び端子部６１は、第１方向に沿って配置され、走査線駆動回路６３（１）〜６３（３）は、第２方向に沿って配置される。ＩＣドライバ６２は、制御基板４０から入力された各種の制御信号を、第１表示領域１０〜第３表示領域３０に供給する。なお、図３では、ＩＣドライバ６２には、信号線駆動回路が含まれている場合を図示するが、ＩＣドライバ６２とは別に、信号線駆動回路が設けられていてもよい。

第１表示領域１０には、複数の第１画素８１がマトリクス状に配置されている。第１画素８１は、第１方向に沿って配置された第１走査線１１（１）〜１１（ｍ）と、第２方向に沿って配置された第１信号線１２（１）〜１２（ｎ）と電気的に接続される。第１走査線１１（１）〜１１（ｍ）は走査線駆動回路６３（１）と電気的に接続され、第１信号線１２（１）〜１２（ｎ）は、ＩＣドライバ６２と電気的に接続される。

第２表示領域２０には、複数の第２画素８２がマトリクス状に配置されている。第２画素８２は、第１方向に沿って配置された第２走査線２１（１）〜２１（３）・・・と、第２方向に沿って配置された第１信号線１２（１）〜１２（ｎ）と電気的に接続される。第２走査線２１（１）〜２１（３）・・・は走査線駆動回路６３（２）と電気的に接続され、第１信号線１２（１）〜１２（ｎ）は、ＩＣドライバ６２と電気的に接続される。

第３表示領域３０には、複数の第３画素８３がマトリクス状に配置されていない。第３画素８３は、第１方向に沿って配置された第３走査線３１（１）〜３１（３）・・・と、第２方向に沿って配置された第１信号線１２（１）と電気的に接続される。つまり、第３画素８３は、複数の第１信号線１２につき１列の割合で配置される。第３信号線３２（１）〜３１（３）・・・は走査線駆動回路６３（３）と電気的に接続され、第１信号線１２（１）〜１２（ｎ）は、ＩＣドライバ６２と電気的に接続される。

第３表示領域３０では、第３画素８３は複数の第１信号線１２につき１列の割合で設けられるため、第３表示領域３０の画素密度は、第１表示領域１０の画素密度及び第２表示領域の画素密度よりも低い。例えば、第３表示領域３０の画素密度を、第１表示領域１０の１／３とする。具体的には、第３表示領域３０において、３列の第１信号線１２につき１列の割合で第３画素８３を接続する。

以下、本実施形態では、第３表示領域３０の画素密度は、第１表示領域１０の画素密度の１／３である場合について説明する。なお、第２表示領域２０の画素密度は、第１表示領域１０の画素密度を超えなければよく、特に限定されない。また、第１表示領域１０、第２表示領域２０、及び第３表示領域３０には、第１方向及び第２方向の少なくとも一方に配置された駆動電源線が配置される。当該駆動電源線は、第１画素８１、第２画素８２、及び第３画素８３のそれぞれと接続されるが、以降の説明において、図示を省略する場合がある。

＜第３表示領域の構成＞
図４は、第１表示領域１０における画素配列及び第３表示領域３０における画素配列を説明する図である。以降の説明では、第１信号線１２の各々について、第２方向において左端からｉ番目に位置することを示す場合は、符号の末尾に「（ｉ）」（ｉは自然数）を付して示す。

図４では、第１走査線１１（ｍ−２）〜１１（ｍ）、第３走査線３１（１）〜３１（３）、第１信号線１２（１）〜（ｉ）、第１画素８１（ｍ、１）〜８１（ｍ、３）、及び第３画素８３（１、１）、（４、１）、（７、１）を示す。以降の説明において、第１走査線１１（ｍ−２）〜１１（ｍ）のそれぞれを区別しない場合には、第１走査線１１と記載する。また、第３走査線３１（１）〜３１（３）、第１信号線１２（１）〜（ｉ）、及び第１画素８１（１、ｍ）〜８１（３、ｍ）及び第３画素８３（１、１）、（４、１）、（７、１）についてもそれぞれを区別しない場合には、第３走査線３１、第１信号線１２、第１画素８１、及び第３画素８３と記載する。また、第１走査線１１のｍ行目、第１信号線１２の１列目と接続された第１画素８１を、第１画素８１（１、ｍ）と示し、第３走査線３１の１行目、第１信号線１２の４列目と接続された配置された第３画素８３を、第３画素（４、１）と示す。なお、図４では、第１方向及び第２方向の少なくとも一方に配置される駆動電源線については図示を省略している。

第１画素８１、第２画素８２、及び第３画素８３は、発光素子を含み、発光素子は、例えば、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）のうちのいずれか一の色で発光する。以下で示す図面において、同じ色で発光する画素については、同じハッチングパターンで示す。

第１表示領域１０において、第１信号線１２（１）には、赤色に発光する第１画素８１（１、ｍ）が接続されており、第１信号線１２（２）には、緑色に発光する第１画素８１（２、ｍ）が接続されており、第１信号線１２（３）には、青色に発光する第１画素８１（３、ｍ）が接続されている。第１表示領域１０では、赤色に発光する第１画素８１（１、ｍ）、緑色に発光する第１画素８１（２、ｍ）、青色に発光する第１画素８１（３、ｍ）が全て発光することで、白表示にすることができる。

第３表示領域３０は、第１表示領域１０と比較して画素密度が低い。具体的には、第３表示領域３０において、第１信号線１２（１）には、赤色に発光する第３画素８３（１、１）が接続されている。第１信号線１２（４）には、緑色に発光する第３画素８３（１、４）が接続されている。第１信号線１２（７）には、青色に発光する第３画素８３（１、７）が接続されている。ここで、第１信号線１２（２）（３）、（５）、（６）、（８）、（９）には、第３画素８３が接続されない。第３表示領域３０では、赤色に発光する第３画素８３（１、１）、緑色に発光する第３画素８３（４、１）、青色に発光する第３画素８３（７、１）が全て発光することで、白表示にすることができる。

＜画素の等価回路＞
図５は、第１画素８１の等価回路である。図示しないが、第２画素８２及び第３画素８３の等価回路は、第１画素８１の等価回路と同様である。

図５に示すように、第１画素８１は、トランジスタ１１０と、トランジスタ１２０と、発光素子１３０と、容量素子１４０と、を有する。

トランジスタ１１０は、駆動トランジスタとして機能する。すなわち、トランジスタ１１０は、発光素子１３０に接続され、発光素子１３０の発光輝度を制御するトランジスタである。発光素子１３０は、画素電極と、発光層を含む有機層と、対向電極と、を有する。トランジスタ１１０は、ゲートがトランジスタ１２０のソース又はドレインの一方と接続され、ソースが駆動電源線１３に接続され、ドレインが発光素子１３０の陽極（画素電極）に接続されている。トランジスタ１１０は、ゲート−ソース間電圧よってドレイン電流が制御される。容量素子１４０は、ゲート−ソース間電圧を保持するように、トランジスタ１１０のゲート−ソース間に接続されている。

トランジスタ１２０は、選択トランジスタとして機能する。すなわち、トランジスタ１２０は、オンオフ動作により、第１信号線１２とトランジスタ１１０のゲートとの導通状態を制御する。トランジスタ１２０は、ゲートが第１走査線１１に接続され、ソースが第１信号線１２に接続され、ドレインがトランジスタ１１０のゲートに接続されている。

発光素子１３０は、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）を含む。発光素子１３０は、陽極（画素電極）がトランジスタ１１０のドレインに接続され、陰極（対向電極）が基準電源線１４に接続されている。

＜平面レイアウト図＞
図６は、第１表示領域１０に設けられる第１画素８１の平面レイアウトである。図６に示す第１画素８１は、第３表示領域３０と隣接する画素である。図示しないが、第２画素８２の平面レイアウトは、第１画素８１の平面レイアウトと同様である。なお、半導体層１１５、１１６と、配線層１１１及び導電層１１７との間にはゲート絶縁膜が設けられる。また、配線層１１１及び導電層１１７と、配線層１１２、１１３及び導電層１１８との間に第１層間絶縁膜が設けられる。また、配線層１１２、１１３及び導電層１１８と、配線層１１４との間に第２層間絶縁膜が設けられる。さらに、配線層１１４と、透明導電層１２１との間に平坦化膜が設けられる。図６では、ゲート絶縁膜、第１層間絶縁膜、第２層間絶縁膜、及び平坦化膜の図示を省略する。

図６に示すように、第１方向に沿って配線層１１１及び配線層１１４が配置されており、第２方向に沿って、配線層１１２及び配線層１１３が配置されている。また、配線層１１１と重なるように半導体層１１６が設けられ、導電層１１７と重なるように半導体層１１５が設けられている。半導体層１１５に導電層１１７が重なる領域は、トランジスタ１１０のチャネル領域として機能し、半導体層１１６に配線層１１１が重なる領域は、トランジスタ１２０のチャネル領域として機能する。ここで、トランジスタ１１０のチャネルの幅をＷ５とし、トランジスタ１２０のチャネルの幅をＷ６とする。配線層１１１は、トランジスタ１２０のゲート及び第１走査線１１として機能し、配線層１１２は、トランジスタ１２０のソース電極又はドレイン電極、及び第１信号線１２として機能する。また、配線層１１４は、トランジスタ１１０のソース電極又はドレイン電極、及び駆動電源線として機能する。また、配線層１１３は、駆動電源線として機能すする。また、半導体層１１５と、ゲート絶縁膜、導電層１１７とで、容量素子１４０が形成される。

半導体層１１６のソース領域又はドレイン領域の一方は、配線層１１２と接続されており、ソース領域又はドレイン領域の他方は、導電層１１８が接続されている。また、半導体層１１５のソース領域又はドレイン領域の一方は、配線層１１４が接続されており、半導体層１１５のソース領域又はドレイン領域の他方は、導電層１１９が接続されている。また、半導体層１１６は、導電層１１８を介して、導電層１１７と接続されている。導電層１１９は、透明導電層１２１と接続されている。透明導電層１２１は、発光素子１３０の画素電極として機能する。

配線層１１２及び配線層１１３は、第２方向に延在するため、第３表示領域３０にも設けられる。配線層１１１の幅は、第１表示領域１０に設けられる場合と、第３表示領域３０に設けられる場合とで異なることが好ましい。第３表示領域３０の画素密度は、第１表示領域１０の画素密度よりも低い。そのため、配線層１１２の幅は、第１表示領域１０に設けられる幅Ｗ１よりも、第３表示領域３０に設けられる幅Ｗ２を大きくすることができる。第３表示領域３０は、ベルトの折り曲げに伴い負荷がかかる。第３表示領域３０における第２方向に沿って設けられる配線層１１１の幅Ｗ２を、幅Ｗ１よりも大きくすることにより、基板６０を繰り返し折り曲げても配線の断線を抑制することができる。なお、駆動電源線として機能する配線層１１３についても配線層１１２と同様に、第１表示領域１０に設けられる幅Ｗ３よりも、第３表示領域３０に設けられる幅Ｗ４を大きくすることが好ましい。

＜平面レイアウト図＞
図７は、第３表示領域３０に設けられる第３画素８３の平面レイアウトである。図７に示す配線層１３１、１３４は、図６に示す配線層１１１、１１４にそれぞれ対応し、半導体層１３５、１３６は、半導体層１１５、１１６にそれぞれ対応し、導電層１３７〜１３９は、導電層１１７〜１１９にそれぞれ対応し、透明導電層１４１は、透明導電層１２１に対応する。配線層１３１、１３４、半導体層１３５、１３６、導電層１３７〜１３９、及び透明導電層１２１の機能及び配置は、図６と同様であるため、詳細な説明は省略する。また、図７においても、図６と同様に、ゲート絶縁膜、第１層間絶縁膜、第２層間絶縁膜、及び平坦化膜が設けられるが、これらの図示を省略する。また、図７では、配線層１１２、１１３は、第１表示領域１０から延在する導電層として図示しているが、配線層１１２、１１３とは異なる導電層であってもよい。また、トランジスタ１５０は、トランジスタ１１０に対応し、トランジスタ１５０のチャネル幅Ｗ７は、チャネル幅Ｗ５と同じである。トランジスタ１６０は、トランジスタ１２０に対応し、トランジスタ１６０のチャネル幅Ｗ８は、チャネル幅Ｗ６と同じである。

図６に示す平面レイアウトと異なる点は、配線層１１２の幅Ｗ２及び配線層１１３の幅Ｗ４が、配線層１１２の幅Ｗ１及び配線層１１３の幅Ｗ２と比較して大きいことである。

第１表示領域１０では、表示の精細度を高めるために配線の幅を細くすることが望ましい。一方で、第３表示領域３０では、第１表示領域１０と同じような配線の幅とすると、基板６０の折り曲げに耐えられず配線が断線してしまう。そこで、第３表示領域３０では、第１表示領域１０と比較して画素密度が低くすると、第１画素８１よりも第３画素８３の一つ当たりの面積を大きくすることができる。これにより、第１画素８１の第１信号線１２の幅よりも第３画素８３の第１信号線１２の幅を大きくすることができる。特に、第２方向に延びる第１信号線１２の第１方向における幅を大きくすることができる。これにより、第３表示領域３０において、基板６０を第１方向に沿って折り曲げても第１信号線１２が断線することを抑制することができる。したがって、第３表示領域３０における表示不良を低減することができる。

（第２実施形態）
本実施形態では、第１実施形態において説明した第３表示領域３０の画素配列と、一部異なる画素配列について、図８乃至図１１を参照して説明する。

図８は、第１表示領域１０における画素配列と、第３表示領域３０における画素配列を示す図である。

図８では第１走査線１１（ｍ−２）〜１１（ｍ）、第３走査線３１（１）〜３１（３）、第１信号線１２（１）〜（ｉ）、及び第１画素８１（１、ｍ）〜８１（３、ｍ）及び第３画素８３（３、１）、８３（６、１）、８３（９、１）を示す。なお、図８では、第１方向及び第２方向の少なくとも一方に配置される駆動電源線については図示を省略している。また、図８に示す第１表示領域１０の画素配列は、図４に示す第１表示領域１０の画素配列と同様であるため、詳細な説明は省略する。

第３表示領域３０では、第１表示領域１０と比較して画素密度が低い点は同様であるが、画素配列が異なっている。具体的には、第３表示領域３０において、第１信号線１２（３）には、赤色に発光する第３画素８３（３、１）が接続されており、第１信号線１２（６）には、緑色に発光する第３画素８３（６、１）が接続されている。第１信号線１２（９）には、青色に発光する第３画素８３（９、１）が接続されている。ここで、第１信号線１２（１）（２）、（４）、（５）、（７）、（８）には、第３画素８３が接続されていない。第３表示領域３０では、赤色を発光する第３画素８３（３、１）、緑色を発光する第３画素８３（６、１）、青色を発光する第３画素８３（９、１）が全て発光することで、白表示にすることができる。

図８に示すように、第３表示領域３０では、第１信号線１２（１）、（２）に第３画素８３を接続しない。そのため、第１信号線１２（２）、（３）を、第１信号線１２（１）側に寄せることができる。これにより、第１画素８１よりも第３画素８３の一つ当たりの面積を大きくすることができる。したがって、第１表示領域１０における第１信号線１２（１）、（２）、（３）の幅よりも、第３表示領域３０における第１信号線１２（１）、（２）、（３）の幅を大きくすることができる。これにより、第３表示領域３０において、基板６０を第１方向に沿って折り曲げても第１信号線１２が断線することを抑制することができる。したがって、第３表示領域３０における表示不良を低減することができる。

（変形例１）
次に、図８に示す画素配列における第３画素８３の変形例について、図９を参照して説明する。

第３表示領域３０の画素密度を、第１表示領域１０の画素密度の１／３とする場合、第３表示領域３０において発光輝度が低下する場合がある。第３表示領域３０の発光輝度が低下すると、第１表示領域１０及び第２表示領域２０の表示の明るさが、第３表示領域３０の表示の明るさと異なってしまう可能性がある。つまり、第１表示領域１０〜第３表示領域３０にかけて画像を表示した場合に、第３表示領域３０の画像が暗くなってしまうことがある。第１表示領域１０の輝度と第３表示領域３０の輝度を合わせるために、第３表示領域３０において第１信号線１２に印加される電圧を、第１表示領域１０において第１信号線１２に印加される電圧よりも高くしてもよい。この場合は、第１表示領域１０と第３表示領域３０とのそれぞれに、信号線駆動回路が必要となる。

そこで、図９に示すように、第３画素８３Ａにおける駆動用のトランジスタ１５０のチャネル幅Ｗ７を、第１画素８１における駆動用のトランジスタ１１０のチャネル幅Ｗ５よりも大きくする。

＜平面レイアウト図＞
図９は、第３表示領域３０に設けられる第３画素８３Ａの平面レイアウトである。図９では、トランジスタ１５０のチャネル幅Ｗ７を、トランジスタ１１０のチャネル幅Ｗ５よりも大きくすること以外は、図５に示す第３画素８３の平面レイアウトと同様である。

本実施形態では、第３表示領域３０の画素密度を、第１表示領域１０の画素密度の１／３としているため、第３画素８３のトランジスタ１５０のチャネル幅Ｗ９を、第３画素８３のトランジスタ１１０のチャネル幅Ｗ５の３倍にする。これにより、第３画素８３の発光素子１３０の電流密度は、第１画素８１の発光素子１３０電流密度の３倍になる。そのため、第１画素８１の発光面積と、第３画素８３の発光面積とが同じである場合、第３画素８３の発光強度は、第１画素８１の発光強度の３倍になる。これにより、第３表示領域３０の画素密度が、第１表示領域１０の画素密度の１／３になっても、見かけ上の第１表示領域１０の輝度と第３表示領域３０の輝度を概ね同等とすることができる。したがって、第１表示領域１０から第３表示領域３０にかけて画像を表示した場合であっても、画像の明るさを概ね同じにすることができる。また、第１表示領域１０と第３表示領域３０とで、異なる信号線駆動回路を用いる必要がなくなる。

（変形例２）
次に、第１表示領域１０における第１画素８１の発光面積と、第３表示領域３０における第３画素８３の発光面積との関係について、図１０を参照して説明する。

第３表示領域３０の画素密度を、第１表示領域１０の画素密度の１／３とする場合、第３表示領域３０において発光輝度が低下する場合がある。第３表示領域３０の発光輝度が低下すると、第１表示領域１０及び第２表示領域２０の表示の明るさが、第３表示領域３０の表示の明るさと異なってしまう可能性がある。つまり、第１表示領域１０〜第３表示領域３０にかけて画像を表示した場合に、第３表示領域３０の画像が暗くなってしまうことがある。

そこで、図１０に示すように、第３画素８３における発光面積Ｓ３を、第１画素８１における発光面積Ｓ１よりも大きくする。また、図１０に対応する第３画素８３の平面レイアウトは、図９に示す平面レイアウトを参照すればよい。

図１０は、第１表示領域１０における第１画素８１の発光面積Ｓ１と、第３表示領域３０における第３画素８３の発光面積Ｓ３を示す図である。図１０において、第１画素８１と第３画素８３の画素配列は、図８に示す画素配列に対応している。

本実施形態では、第３表示領域３０の画素密度を、第１表示領域１０の画素密度の１／３としているため、第３画素８３の発光面積を、第３画素８３の発光面積の３倍にする。これにより、第３画素８３の発光強度は、第１画素８１の発光強度の３倍になる。これにより、第３表示領域３０の画素密度が、第１表示領域１０の画素密度の１／３になっても、見かけ上の第１表示領域１０の輝度と第３表示領域３０の輝度を概ね同等とすることができる。したがって、第１表示領域１０から第３表示領域３０にかけて画像を表示した場合であっても、画像の明るさを概ね同じにすることができる。

（変形例３）
次に、図１１に示す第３画素８３の平面レイアウトにおける選択用のトランジスタ１６０と容量素子１７０との関係について説明する。

図１１に示す第３画素８３では、駆動用のトランジスタ１５０のチャネル幅Ｗ９を、第１画素８１の駆動用のトランジスタ１１０のチャネル幅Ｗ７の３倍にしている。そのため、トランジスタ１５０のゲートのゲート−ソース間の容量Ｃ_GSは、トランジスタ１１０のゲート−ソース間の容量Ｃ_GSの３倍となる。一方で、第１画素８１の駆動用のトランジスタ１１０のゲート−ソース間の容量Ｃ_GSと容量素子１４０の容量Ｃｓとの合計値と、第３画素８３の駆動用のトランジスタ１５０のゲート−ソース間の容量Ｃ_GSと容量素子１７０の容量Ｃｓとの合計値とが同じであれば、第１画素８１の選択用のトランジスタ１２０のチャネル幅Ｗ６と、第３画素８３の選択用のトランジスタ１６０のチャネル幅Ｗ８とが、同じであってもよい。したがって、第３画素８３において、駆動用のトランジスタ１５０のチャネル幅Ｗ９を、チャネル幅Ｗ７の３倍にする場合は、第３画素８３の容量素子１７０の容量Ｃｓを、第１画素８１の容量素子１４０の容量Ｃｓよりも小さくするとよい。

選択用のトランジスタ１２０、１６０は、デザインルールの最小値で設けられるため、駆動用のトランジスタ１１０、１５０と比較すると、配線層のレイアウトに制限がある。したがって、駆動用のトランジスタ１５０のチャネル幅Ｗ９を大きくしたとしても、容量素子１４０の容量の大きさを変更することで、選択用のトランジスタ１６０のチャネル幅Ｗ８を、トランジスタ１１０のチャネル幅Ｗ５と同じにすることができる。そのため、第３画素８３の平面レイアウトの設計を容易にできる。

（変形例４）
次に、図１０に示すように、第３画素８３における発光面積Ｓ３を、第１画素８１における発光面積Ｓ１よりも大きくした場合の、第１画素８１の輝度と、第３画素８３の輝度との関係について説明する。

第１表示領域１０において、青色の第１画素８１（３、ｍ）、（６、ｍ）、（９、ｍ）を発光させる場合、第３表示領域３０では、赤色の第３画素８３（３、１）、緑色の第３画素８３（６、１）、青色の第３画素（９、１）が発光してしまう可能性ある。よって、第１表示領域１０では、青色の表示になっているにも関わらず、第３表示領域３０では、白色の表示になってしまう場合がある。この場合、第１表示領域１０と第３表示領域３０において、画像が不連続になってしまう可能性がある。

そこで、第３表示領域３０における第３画素８３の輝度を以下のように設定する。例えば、第１画素８１（１、ｍ）の輝度をａ、第１画素８１（２、ｍ）の輝度をｂ、第１画素８１の輝度を（３、ｍ）をｃとした場合、第３画素８３（３、１）の輝度Ｌｒは、次のいずれかに設定する。
Ｌｒ＝ａ ｏｒ ｂ ｏｒ ｃ
Ｌｒ＝（ａ＋ｂ＋ｃ）／３
Ｌｒ＝ＭＡＸ（ａ、ｂ、ｃ）
Ｌｒ＝ＭＩＮ（ａ、ｂ、ｃ）

上記の通り、第３画素８３（３、１）の輝度を設定することにより、第１表示領域１０において、青色の第１画素８１（３、ｍ）、（６、ｍ）、（９、ｍ）を発光させる場合であっても、第３表示領域３０において、赤色の第３画素８３（３、１）、緑色の第３画素８３（６、１）、青色の第３画素８３（９、１）が発光してしまうことを抑制することができる。これにより、第１表示領域１０と第３表示領域３０の表示とにおいて、画像が不連続になることを抑制することができる。

（第３実施形態）
本実施形態では、第１実施形態に示す第３表示領域３０における画素配列とは一部異なる画素配列について、図１２乃至図１６参照して説明する。

図１２は、図３に示す表示装置１の電気的な構成とは一部異なる電気的な構成について説明する図である。図１２では、第１表示領域１０と第３表示領域３０との間に、マルチプレクサ６４が設けられ、第３表示領域３０と第２表示領域２０との間に、デマルチプレクサ６５が設けられている。

第１表示領域１０では、マルチプレクサ６４が、Ｍ本（Ｍは２以上の自然数）の第１信号線１２の各々に対応して設けられている。マルチプレクサ６４は、Ｍ本の第１信号線１２のいずれかを選択的に、第３表示領域３０の第３信号線３２と電気的に接続させる。本実施形態では、Ｍ＝３である。このため、第３表示領域３０における第３信号線３２の数は、第１表示領域１０が有する第１信号線１２の数の１／３である。すなわち、第３表示領域３０における配線密度を、第１表示領域１０における配線密度よりも低くすることができる。

第２表示領域２０では、デマルチプレクサ６５が、Ｎ本（Ｎは２以上の自然数）の第２信号線２２の各々に対応して設けられている。デマルチプレクサ６５は、第３信号線３２を、Ｎ本の第２信号線２２のいずれかと電気的に接続させる。本実施形態では、Ｎ＝３である。このため、第２表示領域２０における第２信号線２２の数は、第１表示領域１０が有する第１信号線１２の数と同じであり、第３表示領域３０が有する第３信号線３２の数の３倍である。すなわち、第３表示領域３０における配線密度を、第２表示領域２０における配線密度よりも低くすることができる。

図１３及び図１４は、第１信号線１２、第２信号線２２、及び第３信号線３２の電気的な接続を説明する図である。以下の説明では、第１信号線１２、第２信号線２２、第３信号線３２、マルチプレクサ６４、及びデマルチプレクサ６５の各々について、左端からｉ番目に位置することを示す場合は、符号の末尾に「（ｉ）」（ｉは自然数）を付して表す。また、第１信号線１２、第２信号線２２、及び第３信号線３２のそれぞれには、第１画素８１、第２画素８２、及び第３画素８３が接続されるが、第１画素８１、第２画素８２、及び第３画素８３については図示を省略する。

図１３に示すように、マルチプレクサ６４（１）は、第１信号線１２（１）〜１２（３）と、第３信号線３２（１）と接続されている。また、デマルチプレクサ６５（１）は、第３信号線（１）と、第２信号線２２（１）〜２２（３）と接続されている。マルチプレクサ６４（１）は、制御信号ＭＵＸ１、ＭＵＸ２、ＭＵＸ３に応じて、第１信号線１２（１）〜１２（３）に入力された映像信号Ｉｎ（１）〜（３）を切り替えて、映像信号Ｄ（１）として第３信号線３２（１）に出力する。デマルチプレクサ６５（１）は、制御信号ＤＥＭＵＸ１、ＤＥＭＵＸ２、ＤＥＭＵＸ３に応じて、第３信号線３２（１）に入力された映像信号Ｄ（１）を、映像信号ＯＵＴ（１）〜ＯＵＴ（３）として、第２信号線２２（１）〜第２信号線２２（３）のいずれかに出力する。

図１４に示すように、マルチプレクサ６４（１）は、トランジスタ２０１（１）〜２０１（３）を含む。トランジスタ２０１（１）のゲートは、制御信号ＭＵＸ１が入力される制御端子と接続され、ソース又はドレインの一方は、第１信号線１２（１）と接続され、ソース又はドレインの他方は、第３信号線３２（１）と接続される。また、トランジスタ２０１（２）のゲートは、制御信号ＭＵＸ２が入力される制御端子と接続され、ソース又はドレインの一方は、第１信号線１２（２）と接続され、ソース又はドレインの他方は、第３信号線３２（１）と接続される。また、トランジスタ２０１（３）のゲートは、制御信号ＭＵＸ３が入力される制御端子と接続され、ソース又はドレインの一方は、第１信号線１２（１）と接続され、ソース又はドレインの他方は、第３信号線３２（３）と接続される。

図１４に示すように、デマルチプレクサ６５（１）は、トランジスタ２０２（１）〜２０２（３）を含む。トランジスタ２０２（１）のゲートは、制御信号ＤＥＭＵＸ１が入力される制御端子と接続され、ソース又はドレインの一方は、第２信号線２２（１）と接続され、ソース又はドレインの他方は、第３信号線３２（１）と接続される。また、トランジスタ２０２（２）のゲートは、制御信号ＤＥＭＵＸ２が入力される制御端子と接続され、ソース又はドレインの一方は、第２信号線２２（２）と接続され、ソース又はドレインの他方は、第３信号線３２（１）と接続される。また、トランジスタ２０２（３）のゲートは、制御信号ＤＥＭＵＸ３が入力される制御端子と接続され、ソース又はドレインの一方は、第２信号線２２（３）と接続され、ソース又はドレインの他方は、第３信号線３２（１）と接続される。

第２信号線２２には、寄生容量２０３が存在する。寄生容量２０３は、一端が第２信号線２２と電気的に接続され、他端が接地された容量素子と等価である。寄生容量２０３は、第２信号線２２を流れる映像信号を保持する保持容量として機能する。

次に、表示装置１の表示制御の方法を説明する。図１５は、マルチプレクサ６４及びデマルチプレクサ６５のタイミングチャートである。

次に、図１５を用いて、第３表示領域３０の表示制御を説明する。以下では、任意の一つの第３走査線３１が選択されたときの表示制御をするが、各第３走査線３１が選択されたときの表示制御は、映像信号が異なる点を除いて同じである。また、表示制御の開始前においては、制御信号ＭＵＸ１、ＭＵＸ２、ＭＵＸ３、および制御信号ＤＥＭＵＸ１、ＤＥＭＵＸ２、ＤＥＭＵＸ３はすべてローレベルである。

まず、制御基板４０は、時刻ｔ１１において、信号線駆動回路に、第１信号線１２（１）へ映像信号Ｉｎ（１）を、第１信号線１２（２）へＩｎ（２）を、第１信号線１２（３）へＩｎ（３）をパラレルに出力させる。また、制御基板４０は、制御信号ＭＵＸ１をハイレベルに切り替える。この場合、マルチプレクサ６４（１）は、第１信号線１２（１）を介して供給された映像信号Ｉｎ（１）を、映像信号Ｄ（１）として、第３信号線３２（１）に供給する。次に、制御基板４０は、時刻ｔ１２において制御信号ＤＥＭＵＸ１をハイレベルに切り替える。この場合、デマルチプレクサ６５（１）は、第３信号線３２（１）から供給された映像信号Ｄ（１）を、出力信号Ｏｕｔ（１）として、第２信号線２２（１）に供給する。出力信号Ｏｕｔ（１）は、第２信号線２２（１）に並列な寄生容量２０３（１）で保持される。そして、制御基板４０は、時刻ｔ１３において制御信号ＤＥＭＵＸ１をローレベルに切り替える。

時刻ｔ１４において、制御基板４０は、制御信号ＭＵＸ２をハイレベルに切り替える。この場合、マルチプレクサ６４（１）は、第１信号線１２を介して供給された映像信号Ｉｎ（２）を、映像信号Ｄ（１）として供給する。制御基板４０は、時刻ｔ１５において制御信号ＤＥＭＵＸ２をハイレベルに切り替える。この場合、デマルチプレクサ６５は、第３信号線３２（１）から供給された映像信号Ｄ（１）を、出力信号Ｏｕｔ（２）として、第２信号線２２（２）に供給する。出力信号Ｏｕｔ（２）は、第２信号線２２（２）に並列な寄生容量２０３（２）で保持される。そして、制御基板４０は、時刻ｔ１６において制御信号ＤＥＭＵＸ２をローレベルに切り替える。

時刻ｔ１７において、制御基板４０は、制御信号ＭＵＸ３をハイレベルに切り替える。この場合、マルチプレクサ６４は、第１信号線１２を介して供給された映像信号Ｉｎ（３）を、映像信号Ｄ（１）として供給する。制御基板４０は、時刻ｔ１８において制御信号ＤＥＭＵＸ３をハイレベルに切り替える。この場合、デマルチプレクサ６５は、第３信号線３２（１）から供給された映像信号Ｄ（１）を、出力信号Ｏｕｔ（３）として、第２信号線２２（３）に供給する。出力信号Ｏｕｔ（３）は、第２信号線２２（３）に並列な寄生容量２０３（３）で保持される。そして、制御基板４０は、時刻ｔ１９において制御信号ＤＥＭＵＸ３をローレベルに切り替える。

次に、制御基板４０は、時刻ｔ２０において、信号線駆動回路に映像信号Ｉｎ（１），Ｉｎ（２），Ｉｎ（３）の出力を停止させ、第１信号線１２（４）へ映像信号Ｉｎ（４）を、第１信号線１２（５）へＩｎ（５）を、第１信号線１２（６）へＩｎ（６）をパラレルに出力させる。また、制御基板４０は、制御信号ＭＵＸ１をハイレベルに切り替える。この場合、マルチプレクサ６４（２）は、第１信号線１２を介して供給された映像信号Ｉｎ（４）を、映像信号Ｄ（２）として、第３信号線３２（２）に供給する。制御基板４０は、時刻ｔ２１において、制御信号ＤＥＭＵＸ１をハイレベルに切り替える。この場合、デマルチプレクサ６５（２）は、第３信号線３２（２）から供給された映像信号Ｄ（２）を、出力信号Ｏｕｔ（４）として、第２信号線２２（４）に供給する。出力信号Ｏｕｔ（４）は、第２信号線２２（４）に並列な寄生容量２０３（４）で保持される。そして、制御基板４０は、時刻ｔ２２において、制御信号ＤＥＭＵＸ１をローレベルに切り替える。

次に、制御基板４０は、時刻ｔ２３において、制御信号ＭＵＸ２をハイレベルに切り替える。この場合、マルチプレクサ６４（２）は、信号線駆動回路から第１信号線１２を介して供給された映像信号Ｉｎ（５）を、映像信号Ｄ（２）として、第３信号線３２（２）に供給する。制御基板４０は、時刻ｔ２４において、制御信号ＤＥＭＵＸ２をハイレベルに切り替える。この場合、デマルチプレクサ６５（２）は、第３信号線３２（２）から供給された映像信号Ｄ（２）を、出力信号Ｏｕｔ（５）として、第２信号線２２（５）に供給する。出力信号Ｏｕｔ（５）は、第２信号線２２（５）に並列な寄生容量２０３（５）で保持される。そして、制御基板４０は、時刻ｔ２５において、制御信号ＤＥＭＵＸ２をローレベルに切り替える。

次に、制御基板４０は、時刻ｔ２６において、制御信号ＭＵＸ３をハイレベルに切り替える。この場合、マルチプレクサ６４（２）は、信号線駆動回路から第１信号線１２を介して供給された映像信号Ｉｎ（６）を、映像信号Ｄ（２）として、第３信号線３２（２）に供給する。制御基板４０は、時刻ｔ２７において、制御信号ＤＥＭＵＸ３をハイレベルに切り替える。この場合、デマルチプレクサ６５（２）は、第３信号線３２（２）から供給された映像信号Ｄ（２）を、出力信号Ｏｕｔ（６）として、第２信号線２２（６）に供給する。出力信号Ｏｕｔ（６）は、第２信号線２２（６）に並列な寄生容量２０３（６）で保持される。そして、制御基板４０は、時刻ｔ２８において制御信号ＤＥＭＵＸ３をローレベルに切り替える。制御基板４０は、時ｔ２９において制御信号ＭＵＸ３をローレベルに切り替え、信号線駆動回路に映像信号Ｉｎ（４）、Ｉｎ（５）、Ｉｎ（６）の出力を停止させる。

以降においても、制御基板４０は、マルチプレクサ６４に接続される第１信号線１２にパラレルに映像信号を供給して、上述した表示制御を行う。

（変形例５）
本実施形態の表示装置１は、デマルチプレクサ６５に代えて、第２信号線２２に供給する映像信号を保持する複数のメモリを有する場合について、図１６を参照して説明する。この変形例では、信号線駆動回路が供給する映像信号は、デジタル形式であるものとする。

図１６は、表示装置１のメモリ周辺の構成を説明する図である。メモリ６６（１）〜（３）は、デマルチプレクサ６５（１）に対応し、メモリ６６（４）〜（６）は、デマルチプレクサ６５（２）に対応する。メモリ６６（１）は、クロックドインバータ２０５、２０６、およびインバータ２０７を備える。ＤＥＭＵＸ１がハイレベルであるとき、メモリ６６（１）のクロックドインバータ２０５はオンし、クロックドインバータ２０６はオフする。このため、第３信号線３２（１）と第２信号線２２（１）とが導通する。一方、ＤＥＭＵＸ２およびＤＥＭＵＸ３はローレベルであるため、メモリ６６（２）およびメモリ６６（３）のクロックドインバータ２０５はオフで、クロックドインバータ２０６はオンする。このため、第３信号線３２（１）と、第２信号線２２（２）および第２信号線２２（３）の各々とは非導通である。

ＤＥＭＵＸ１がハイレベルであるとき、映像信号Ｄ（１）が第２信号線（１）に供給される。このとき、クロックドインバータ２０５は、インバータ２０７とともにラッチ回路を構成する。ＤＥＭＵＸ１がローレベルに切り替わると、クロックドインバータ２０６はオフし、クロックドインバータ２０５はオンする。このため、第３信号線３２（１）からの映像信号Ｄ（１）はメモリ６６（１）に供給されないが、保持した映像信号Ｉｎ（１）が第２信号線２２（１）に供給される。

同様に、ＤＥＭＵＸ２がハイレベルになると、メモリ６６（２）を介して、映像信号Ｄ（１）が第２信号線２２（２）に供給される。その後、ＤＥＭＵＸ２がローレベルに切り替わると、映像信号Ｄ（１）はメモリ６６（２）に供給されないが、保持した映像信号Ｉｎ（２）が第２信号線２２（２）に供給される。ＤＥＭＵＸ３がハイレベルになると、メモリ６６（３）を介して、映像信号Ｄ（１）が第２信号線２２（３）に供給される。その後、ＤＥＭＵＸ３がローレベルに切り替わると、映像信号Ｄ（１）はメモリ６６（３）に供給されないが、保持した映像信号Ｉｎ（３）が第２信号線２２（３）に供給される。

以上説明したとおり、デマルチプレクサ６５（１）に代えて６６（１）〜（３）が設けられた場合でも、表示装置１は、第３信号線３２を介して第２信号線２２に映像信号を供給することができる。

（変形例６）
本実施形態では、図１３、図１４において、第３信号線３２（１）〜（ｉ）のそれぞれに第３画素８３を設ける例について説明したが、本発明の一実施形態はこれに限定されない。例えば、図１３、図１４において、第３信号線３２（１）には、第３画素８３を接続し、第３信号線３２（２）に第３画素８３を接続しない構成としてもよい。

（第３実施形態）
本実施形態では、先の実施形態において説明した第３表示領域３０の画素配列と、一部異なる画素配列について、図１７及び図１８を参照して説明する。

図４又は図８に示す第１表示領域１０の画素配列及び第３表示領域３０における画素配列では、第１表示領域１０が白表示（赤色、緑色、青色が全て発光）、第３表示領域３０が白表示の場合、ＲＧＢの信号電位はそれぞれ異なる。つまり、第１信号線１２（３）において、第１表示領域１０では、青色に発光する第１画素８１が接続され、第３表示領域３０では、赤色に発光する第３画素８３が接続される。また、第１信号線１２（６）において、第１表示領域１０では、青色に発光する第１画素８１が接続され、第３表示領域３０では、緑色に発光する第３画素８３が接続される。第１表示領域１０の青色に発光する第１画素８１は、信号線とのカップリングによって輝度差がでるため、列方向に筋が見える場合がある。

そこで、図１７に示す第３表示領域３０では、第３画素８３の信号電位と、第１画素８１の信号電位とを合わせることで、第１表示領域１０の輝度と、第３表示領域３０との輝度を合わせることができる。具体的には、第１信号線１２（７）に、赤色の発光する第１画素８１が接続され、赤色の発光する第３画素８３が接続される。また、第１信号線１２（８）に、緑色の発光する第１画素８１が接続され、緑色の発光する第３画素８３が接続される。また、第１信号線１２（９）に、青色の発光する第１画素８１が接続され、青色の発光する第３画素８３が接続される。

（変形例７）
次に、第１表示領域１０における第１画素８１の発光面積と、第３表示領域３０における第３画素８３の発光面積との関係について、図１８を参照して説明する。

第３表示領域３０の画素密度を、第１表示領域１０の画素密度の１／３とする場合、第３表示領域３０において発光輝度が低下する場合がある。第３表示領域３０の発光輝度が低下すると、第１表示領域１０及び第２表示領域２０の表示の明るさが、第３表示領域３０の表示の明るさと異なってしまう可能性がある。つまり、第１表示領域１０〜第３表示領域３０にかけて画像を表示した場合に、第３表示領域３０の画像が暗くなってしまうことがある。

そこで、図１８に示すように、第３画素８３における発光面積Ｓ３を、第１画素８１における発光面積Ｓ１よりも大きくする。なお、図１８に示す第３画素８３の平面レイアウトは、図９に示す平面レイアウトを参照すればよい。

また、第３表示領域３０における第３画素８３の輝度を以下のように設定する。例えば、赤色に発光する第１画素８１（１、ｍ）の輝度をｒ１、赤色に発光する第１画素８１（４、ｍ）の輝度をｒ２、赤色に発光する第１画素８１（７、ｍ）の輝度をｒ３とした場合、赤色に発光する第３画素８３（１、１）の輝度Ｌｒは、次のいずれかで設定する。
Ｌｒ＝ｒ１ ｏｒ ｒ２ ｏｒ ｒ３
Ｌｒ＝（ｒ１＋ｒ２＋ｒ３）／３
Ｌｒ＝ＭＡＸ（ｒ１、ｒ２、ｒ３）
Ｌｒ＝ＭＩＮ（ｒ１、ｒ２、ｒ３）

（第４実施形態）
本実施形態では、第１実施形態に示す第３表示領域３０における画素配列とは一部異なる画素配列について、図１９を参照して説明する。

図１９は、図４に示す第３表示領域３０における画素配列とは一部異なる画素配列について説明する図である。第１実施形態では、第３表示領域３０において、列方向に画素を間引く例について説明したが、本実施形態では、行方向に画素を間引いている。例えば、第３画素８３（１、１）と第３画素８３（１、２）との間の長さＬ３は、第１画素８１（１、ｍ−２）と第１画素８１（１、ｍ−１）との間の長さＬ１よりも長い。つまり、第３走査線（１）と第３走査線（２）との間の長さは、第１走査線（ｍ−２）と第１走査線（ｍ−１）との間の長さよりも長い。例えば、長さＬ３は、長さＬ１の２〜４倍とするとよい。

第３表示領域３０では、第１表示領域１０と比較して画素密度を低くする。そのため、第１画素８１よりも第３画素８３の一つ当たりの面積を大きくすることができるので、第１画素８１の第１信号線１２の幅よりも第３画素８３の第１信号線１２の幅を大きくすることができる。例えば、第２方向に延びる第１信号線１２の第１方向における幅を大きくすることができる。第３信号線３２（１）と第３信号線３２（２）との間の領域において、第１信号線１２の第１方向における幅を大きくするとよい。これにより、第３表示領域３０において、基板６０を第１方向に沿って折り曲げても第１信号線１２が断線することを抑制することができる。

変形例として、図２２に示すような接続としても良い。図１９と比較して、第３表示領域３０の画素密度は同等であるが、各色が異なる行によって制御されるような接続となっている。この場合、図１９と異なり、列方向に画素を間引いた形となるが、第３表示領域３０の中で、赤色に発光する第３画素８３は、第１表示領域１０の中で、同じく赤色に発光する第１画素８１が接続された信号線に接続されるようになっている。

（変形例８）
次に、図８に示す画素配列における第３画素８３の選択用のトランジスタ１６０に入力される走査信号について、図２０及び図２１を参照して説明する。

図８に示す画素配列において、第３信号線３２（１）と、第３信号線３２（２）との間の長さが長くなると、第３画素８３の専有面積を大きくすることができる。その一方で、駆動用のトランジスタ１５０のチャネル幅Ｗ７を大きくする必要がある。例えば、第３画素８３の発光面積を、第１画素８１の発光面積の１０倍とする場合は、駆動用のトランジスタ１５０のチャネル幅Ｗ７を、駆動用のトランジスタ１１０のチャネル幅Ｗ５の１０倍にする必要がある。その分、駆動用のトランジスタ１５０のゲート容量が大きくなり、書込みにより長い時間を要するため、選択用のトランジスタ１６０のゲートに電圧を印加する時間を長くする必要がある。そこで、選択用のトランジスタ１６０のチャネル幅Ｗ８を大きくする方法も取り得るが、変形例３で説明したように選択用のトランジスタ１６０のチャネル幅Ｗ８を変更するには、デザインルールの制約がある。そのため、選択用のトランジスタ１６０のサイズを変えることなく、ゲートに電圧を印加する時間を長くすることが好ましい。

図２０は、第３画素８３に入力される走査信号ＳＧの一例である。図２１（Ａ）は、第１表示領域１０に入力される走査信号と、第３表示領域３０に入力される走査信号の関係を示す回路図であり、図２１（Ｂ）は、図８における画素配列における第１表示領域１０と第３表示領域３０の一部である。ここでは、説明を簡単にするために、第３画素８３の駆動用のトランジスタ１５０のチャネル幅Ｗ７は、第１画素８１の駆動用のトランジスタ１１０のチャネル幅Ｗ５の３倍であるとして説明する。

図２１（Ａ）に示すように、走査信号ＳＧ（Ｎ＋１）、（Ｎ＋２）、（Ｎ＋３）は、ＮＯＲ回路２１１に入力される。ＮＯＲ回路２１１から出力された信号は、ＮＯＴ回路２１２によって反転されて、ＮＯＴ回路２１２から走査信号ＳＧ（Ｍ＋１）として、図２１（Ｂ）に示す第３走査線３１（１）に出力される。

図２０に示すように、走査信号ＳＧ（Ｎ＋１）は、ｔ３〜ｔ４の間に書き込まれ、走査信号ＳＧ（Ｎ＋２）は、ｔ４〜ｔ５の間に書き込まれ、走査信号ＳＧ（Ｎ＋３）は、ｔ５〜ｔ６の間に書き込まれる。走査信号ＳＧ（Ｎ＋１）〜ＳＧ（Ｎ＋３）を、ＯＲ（ＮＯＲ＋ＮＯＴ）回路を介すことによって、走査信号ＳＧ（Ｍ＋１）とすることができる。走査信号ＳＧ（Ｍ＋１）は、走査信号（Ｎ＋１）〜（Ｎ＋３）を足し合わせたｔ３〜ｔ４の間、ｔ４〜ｔ５の間、ｔ５〜ｔ６の間で、第３信号線３２に電圧を印加することができる。これにより、選択用のトランジスタ１６０のチャネル幅Ｗ８を変えることなく、駆動用のトランジスタ１５０にｔ３〜ｔ６の間、電圧を印加することができる。また、第１表示領域１０及び第３表示領域３０のクロックパルスや、スタートパルスを変更する必要がないため、別の走査線駆動回路を用いることが不要となる。

上述した各実施形態では、スイッチはｎチャンネル型のトランジスタであったが、ｐチャンネル型のトランジスタ、ｎチャンネル型のトランジスタおよびｐチャンネル型のトランジスタ、またはそれ以外の素子であってもよい。また、スイッチを構成する素子に応じて、当該スイッチをオンまたはオフするための制御信号が異なる。

また、上述した実施形態では、Ｍ，Ｎの各値が３であったが、２または４以上であってもよい。また、Ｍ，Ｎの値が互いに異なっていてもよい。また、上述した第１〜第４実施形態で説明した各構成は適宜組み合わされてもよい。

上述した実施形態においては、開示例として有機ＥＬ表示装置の場合を例示したが、その他の適用例として、液晶表示装置、その他の自発光型の表示装置が挙げられる。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

１０：第１表示領域、１１：第１走査線、１２：第１信号線、１３：駆動電源線、１４：基準電源線、１５：筐体、２０：第２表示領域、２１：第２走査線、２２：第２信号線、３０：第３表示領域、３１：第３走査線、３２：第３信号線、４０：制御基板、５０：ＦＰＣ、６０：基板、６１：端子部、６２：ドライバ、６３：走査線駆動回路、６４：マルチプレクサ、６５：デマルチプレクサ、６６：メモリ、７０：装着部、８１：第１画素、８２：第２画素、８３：第３画素、８３Ａ：第３画素、８３Ｂ：第３画素、１１０：トランジスタ、１１１：配線層、１１２：配線層、１１３：配線層、１１４：配線層、１１５：半導体層、１１６：半導体層、１１７：導電層、１１８：導電層、１１９：導電層、１２０：トランジスタ、１２１：透明導電層、１３０：発光素子、１３１：配線層、１３４：配線層、１３５：半導体層、１３６：半導体層、１３７：導電層、１３８：導電層、１３９：導電層、１４０：容量素子、１４１：透明導電層、１５０：トランジスタ、１６０：トランジスタ、１７０：容量素子、２０１：トランジスタ、２０２：トランジスタ、２０３：寄生容量、２０５：クロックドインバータ、２０６：クロックドインバータ、２０７：インバータ、２１１：ＮＯＲ回路

Claims (10)

1. 基板上に、第１画素を含む複数の画素がマトリクス状に配置された第１表示領域と、第２画素を含む複数の画素がマトリクス状に配置された第２表示領域と、第３画素を含む複数の画素がマトリクス状に配置された第３表示領域と、を有し、
   前記第３表示領域は、前記第１表示領域と前記第２表示領域との間に設けられ、
   前記第３表示領域における、前記複数の画素の画素密度は、前記第１表示領域における、前記複数の画素密度よりも低く、
   前記第３表示領域における、前記複数の画素の画素密度は、前記第２表示領域における、前記複数の画素密度よりも低く、
   前記第１表示領域、前記第２表示領域、及び前記第３表示領域に亘って連続的に設けられると共に、前記第１画素、前記第２画素、及び前記第３画素が共に電気的に接続された信号線を有することを特徴とする、表示装置。
2. 前記第１表示領域乃至前記第３表示領域に映像信号を含む制御信号を入力する駆動回路部をさらに有し、
   前記第１表示領域は、前記駆動回路部と前記第３表示領域との間に設けられ、
   前記信号線は、前記駆動回路部と電気的に接続されることを特徴とする、請求項１に記載の表示装置。
3. 前記第２表示領域における、前記複数の画素の画素密度は、前記第１表示領域における、前記複数の画素密度を上回らないことを特徴とする、請求項１に記載の表示装置。
4. 前記第１表示領域における、前記複数の画素の画素密度が、前記第３表示領域における、前記複数の画素の画素密度のＸ倍であるとき、
   前記第３画素の発光面積は、前記第１画素のＸ倍であることを特徴とする、請求項１に記載の表示装置。
5. 筐体と、ベルト状の装着部とを有する表示装置であって、
   基板上に、第１画素を含む複数の画素がマトリクス状に配置された第１表示領域と、第２画素を含む複数の画素がマトリクス状に配置された第２表示領域と、第３画素を含む複数の画素がマトリクス状に配置された第３表示領域と、を有し、
   前記基板は、前記筐体と平面視で重畳する領域、前記ベルト状の装着部と平面視で重畳する領域、及び、前記筐体と前記ベルト状の装着部との境界と平面視で重畳する領域に連続的に設けられ、
   前記第３表示領域は、前記第１表示領域と前記第２表示領域との間に設けられ、
   前記第１表示領域は、前記筐体と平面視で重畳する領域に、前記第２表示領域は、前記ベルト状の装着部と平面視で重畳する領域に、前記第３表示領域は、前記境界と平面視で重畳する領域に設けられることを特徴とする、表示装置。
6. 前記第３表示領域における、前記複数の画素の画素密度は、前記第１表示領域における、前記複数の画素密度よりも低く、
   前記第３表示領域における、前記複数の画素の画素密度は、前記第２表示領域における、前記複数の画素密度よりも低いことを特徴とする、請求項５に記載の表示装置。
7. 前記第１表示領域、前記第２表示領域、及び前記第３表示領域に亘って連続的に設けられると共に、前記第１画素、前記第２画素、及び前記第３画素が共に電気的に接続された信号線をさらに有することを特徴とする、請求項５に記載の表示装置。
8. 前記第１表示領域乃至前記第３表示領域に映像信号を含む制御信号を入力する駆動回路部をさらに有し、
   前記第１表示領域は、前記駆動回路部と前記第３表示領域との間に設けられ、
   前記信号線は、前記駆動回路部と電気的に接続されることを特徴とする、請求項７に記載の表示装置。
9. 前記第２表示領域における、前記複数の画素の画素密度は、前記第１表示領域における、前記複数の画素密度を上回らないことを特徴とする、請求項５に記載の表示装置。
10. 前記第１表示領域における、前記複数の画素の画素密度が、前記第３表示領域における、前記複数の画素の画素密度のＸ倍であるとき、
    前記第３画素の発光面積は、前記第１画素のＸ倍であることを特徴とする、請求項５に記載の表示装置。

Images