JP2020160175A - 位相変調装置、及び位相変調方法 - Google Patents

Abstract

【課題】列データ線から画素回路に供給する電圧を高めることなく、位相の変調量を大きくすることが可能な位相変調装置、及び位相変調方法を提供する。【解決手段】複数の画素回路２１及び複数の反射画素と、画素回路２１より供給される駆動電圧により入射光に対する屈折率が変化する液晶４２と、画素回路２１の駆動を制御する制御回路２２を備える。各画素回路２１に対応した階調値とカウンタ回路２９から出力されるカウント値が一致した場合にスイッチング制御信号を出力するコンパレータ回路２８を設けており、列データ線とスイッチ回路２７を介して接続された配線に所定の最大電圧まで変化するランプ状の参照電圧が印加されており、スイッチング制御信号のタイミングでスイッチが切れることで制御電圧を決定し各画素回路２１に保持される。液晶４２に供給する駆動電圧が最大電圧以下の場合には、制御電圧を増幅せずに液晶４２に出力し、超える場合には制御電圧をチャージポンプ３１で増幅して液晶４２に出力する。【選択図】 図３

Description

本発明は、位相変調装置、及び位相変調方法に関する。

従来より、例えば特許文献１に開示されているように、ＬＣＯＳ（Liquid Crystal On Silicon）を用いた位相変調装置が提案されている。特許文献１の段落［００１５］等には、ＬＣＯＳ素子の各画素に印加する電圧を制御して、入射した光を位相変調することが開示されている。

特開２０１４−５６００４号公報

赤外域の光を扱う装置では、長波長の光を十分に変調させなければならない。そのために、高い変調率を確保する手段としては、基本として高い屈折率異方性を持つ液晶材料を用いることが挙げられるが、その他に、第一に液晶層を厚くする、第二に液晶への印加電圧を高くすることが挙げられる。液晶層を厚くする方法では、液晶の配向が乱れやすくなるといったデメリットが生じる。

一方、上述した特許文献１に開示された技術では、駆動回路より各画素に供給する電圧が限られているため、位相を変調する際の変調量を大きくすることができない。駆動回路より出力する電圧を高めると、回路素子の耐圧を高める必要があり、更には消費電力が高まるという問題が発生する。

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、液晶層の厚みの増加を抑制するとともに、列データ線から画素回路に供給する電圧を高めることなく、液晶への印加電圧を高めることにより、赤外光においても十分な位相変調量を確保することが可能な位相変調装置、及び位相変調方法を提供することにある。

上記目的を達成するため、本発明に係る位相変調装置は、入射光を所望の角度に反射させる位相変調装置であって、互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路、及び複数の反射画素と、前記反射画素に対応して設けられ、前記画素回路より供給される駆動電圧により入射光に対する屈折率が変化する液晶と、前記画素回路の駆動を制御する制御回路と、を備え、前記制御回路は、所定のデジタル階調の最大値までカウントするカウンタ回路と、各画素回路に対応した階調値とカウンタ回路から出力されるカウント値を比較して一致した場合にスイッチング制御信号を出力するコンパレータ回路を設けており、前記列データ線とスイッチ回路を介して接続された配線に所定の最大電圧まで変化するランプ状の参照電圧が印加されており、前記スイッチング制御信号のタイミングでスイッチが切れることで制御電圧を決定し各画素回路に保持され、前記画素回路は、前記制御電圧を増幅するチャージポンプを有し、更に前記制御回路は、前記液晶に供給する前記駆動電圧が、前記最大電圧以下の場合には、前記制御電圧を増幅せずに前記液晶に出力し、前記液晶に供給する駆動電圧が、前記最大電圧を超える場合には、前記制御電圧を前記チャージポンプで増幅して前記液晶に出力する制御を行うチャージポンプ制御部と、を備えたことを特徴とする。

本発明に係る位相変調方法は、入射光を所望の角度に反射させる位相変調方法であって、前記画素回路ごとに対応した階調値と、カウンタ回路でのカウント値とが、一致したタイミングでのスイッチング制御によって、所定の最大電圧まで変化するランプ状の参照電圧から制御電圧が決定されるステップと、前記制御電圧を、互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路に供給するステップと、前記画素回路ごとに設けられた液晶に供給する駆動電圧が、前記最大電圧以下である場合に、前記制御電圧を前記液晶に出力するステップと、前記液晶に供給する駆動電圧が、前記最大電圧を超える場合に、前記制御電圧をチャージポンプにより増幅して前記液晶に出力するステップと、を備えたことを特徴とする。

本発明によれば、列データ線から画素回路に供給する制御電圧を大きくすることなく、反射光の位相変調量を大きく設定することが可能となる。これにより、位相変調量の確保のための液晶層の厚化と、この液晶層の厚化による液晶配向の乱れを抑えることができる。

図１は、本発明の実施形態に係る位相変調装置の構成を示す平面図である。 図２は、本発明の実施形態に係る位相変調装置の構成を示す側面方向の断面図である。 図３は、本発明の実施形態に係る位相変調装置の回路図である。 図４は、本発明の実施形態に係る位相変調装置に設けられる各画素回路の構成を示す回路図である。 図５は、画素回路で反射する反射光の方向を示す説明図であり、ｓａ１はチャージポンプがオフの場合、ｓｂ１はチャージポンプがオンの場合を示す。 図６（ａ）はマトリクス状に配置された各画素回路を示し、図６（ｂ）は各画素回路から液晶に供給される駆動電圧を示すグラフである。 図７は、液晶に設定する階調とランプ波形電圧、及び液晶に供給する駆動電圧の関係を示すグラフである。 図８Ａは、液晶に設定する階調と、画素回路に供給する制御電圧、液晶に供給する駆動電圧の関係を示すグラフである。 図８Ｂは、液晶に設定する階調と、画素回路に供給する制御電圧、液晶に供給する駆動電圧との関係を示すグラフである。 図９は、本実施形態に係る位相変調回路に設けられる画素回路の第１変形例を示す説明図である。 図１０Ａは、本実施形態に係る位相変調装置の第２変形例に係り、画素回路に単調増加のランプ電圧を供給する例を示す。 図１０Ｂは、本実施形態に係る位相変調装置の第２変形例に係り、画素回路に単調減少のランプ電圧を供給する例を示す。

以下、本発明の実施形態について図面を参照して説明する。図１は、本発明の一実施形態に係る位相変調装置の平面図、図２は側面方向の断面図である。図１、図２に示すように、本実施形態に係る位相変調装置１０１は、反射基板１１と、液晶層１２と、対向基板１３とを備えたＬＣＯＳパネル構造を有している。そして、対向基板１３側（図２の矢印Ｙ１の方向）から入射した光を反射させて、それぞれ位相が異なる複数の反射光に分別するものである。なお以下では、反射基板１１、及び対向基板１３の光が入射する側の面を「光入射面」とする。

反射基板１１の光入射面には、光を反射する金属（例えば、アルミニウムなど）で形成される複数の反射画素が設けられ、更に、各反射画素にそれぞれ画素回路が設けられている。画素回路２１は、図３にて後述するように、水平方向、及び垂直方向にそれぞれ複数配置されている。各画素回路２１は、制御回路２２の制御により作動する。

対向基板１３は、反射基板１１の光入射面側に一定の間隔を持って平行に配置されており、透明部材（例えば、透明なガラス材）で形成されている。即ち、対向基板１３は、透明基板としての機能を備えている。更に、対向基板１３には透明電極が設けられている。従って、対向基板１３の光入射面側から入射する光は、透明部材及び透明電極を通過して、液晶層１２に入射することになる。

液晶層１２は、反射基板１１及び対向基板１３に挟まれた空間に配置され、周囲はシール材１４により封止されている。また、以下の説明の便宜上、液晶層１２を各反射画素（即ち、各画素回路２１）上で区分した液晶４２（後述する図４参照）と考える。液晶４２は、光反射性を有する画素電極（後述の図４に示すｑ１、即ち反射画素）と、画素電極に離間して対向配置された共通電極（後述の図４に示すｑ２、即ち透明電極）との間に充填封止されて構成されている。そして、画素電極ｑ１には、画素回路２１より出力される電圧（以下、「駆動電圧」とする）が供給され、共通電極ｑ２には、予め設定された共通電極電圧が供給される。

従って、各画素回路２１により印加される駆動電圧と、共通電極ｑ２に印加される共通電極電圧と、の間の電位差により、各反射画素上の液晶４２の入射光に対する屈折率を、個別の液晶４２ごと或いは所定数のグループごとに変化させ、対向基板１３の光入射面側から入射した入射光を所望の方向に反射させることができる。

ある複数の連続した反射画素上の液晶４２の屈折率を段階的に大から小（或いは、小から大）と変化させることで、そこに入射した入射光の速度（位相の進みや遅れ）に差が生じることから、入射した光は曲がって進み、ある角度を持った反射光を得ることができる。

次に、各画素回路２１、及び各画素回路２１を制御する制御回路２２の構成を、図３に示すブロック図、及び図４に示す回路図を参照して説明する。図３において、制御回路２２は、マトリクス状に配置された複数（ｍ列、ｎ行）の画素回路２１と、水平走査回路２３と、垂直走査回路２４と、チャージポンプ制御部２５と、を備えている。そして、制御回路２２は、各画素回路２１に電気信号を出力して各画素回路２１を駆動させ、各画素回路２１より駆動電圧が印加される。各反射画素上の液晶４２の入射光に対する屈折率が所望の値になるように制御する。

画素回路２１は、互いに直交するｍ本の列データ線（Ｄ１〜Ｄｍ）と、ｎ本の行走査線（Ｇ１〜Ｇｎ）との各交差部（交差する位置）にマトリクス状に複数個（ｍ×ｎ個）配置されている。複数の画素回路２１は、全て同一に構成されている。更に、行走査線（Ｇ１〜Ｇｎ）に並行して、駆動線（Ｌ１〜Ｌｎ）、及び制御線（Ｋ１〜Ｋｎ）が設けられている。駆動線（Ｌ１〜Ｌｎ）、制御線（Ｋ１〜Ｋｎ）は、チャージポンプ制御部２５に接続されている。

後述するように、駆動線（Ｌ１〜Ｌｎ）は、各画素回路２１に設けられるトランジスタＱ２（短絡スイッチ；図４参照）のオン、オフを切り替えるための制御信号を送信する電線である。また、制御線（Ｋ１〜Ｋｎ）は、各画素回路２１に設けられたスイッチＳ１〜Ｓ４（図４参照）のオン、オフを切り替えるための制御信号を送信する配線である。なお、制御線（Ｋ１〜Ｋｎ）は、図４に示すようにそれぞれ複数本（図では、Ｋ１-1、Ｋ１-2、Ｋ１-3の３本）設けられているが、図３では１本の制御線Ｋ１で簡略化して示している。
列データ線（Ｄ１〜Ｄｍ）は、電圧供給線Ｘ１より出力されるランプ波形状の電圧（ランプ状の参照電圧）を各画素回路２１に供給するための配線である。

図４は、画素回路２１の詳細な構成を示す回路図である。なお、ここでは図３に示す列データ線Ｄ１と行走査線Ｇ１の交差部に配置された画素回路２１（これを、画素回路２１ａとする）の構成について説明する。図４に示すように画素回路２１ａは、列データ線Ｄ１より供給される制御電圧を蓄積するキャパシタＣｄと、ソースフォロワＱ４及び負荷トランジスタＱ５の直列接続回路を備えている。画素回路２１ａは、更にトランジスタＱ１、Ｑ２と、チャージポンプ３１と、出力キャパシタＣ２を備えている。

キャパシタＣｄは、列データ線Ｄ１より供給される制御電圧を蓄積し、ソースフォロワＱ４のゲートに出力する。ソースフォロワＱ４の出力は、チャージポンプ３１の入力端子ｐ１に接続されている。

トランジスタＱ１は、スイッチングトランジスタであり、例えばＮチャネルのＭＯＳＦＥＴ（電界効果トランジスタ）で構成されている。該トランジスタＱ１の一方の端子（例えば、ドレイン）は列データ線Ｄ１に接続され、他方の端子（例えば、ソース）はチャージポンプ３１の入力端子ｐ１に接続されている。また、トランジスタＱ１の制御端子（例えば、ゲート）は、行走査線Ｇ１に接続されている。従って、行走査線Ｇ１が選択され、且つ列データ線Ｄ１より制御電圧が入力された場合には、この制御電圧はチャージポンプ３１の入力端子ｐ１に供給されることになる。

トランジスタＱ２についても前述したトランジスタＱ１と同様にスイッチングトランジスタであり、例えばＮチャネルのＭＯＳＦＥＴ（電界効果トランジスタ）で構成されている。該トランジスタＱ２の一方の端子（例えば、ドレイン）はチャージポンプ３１の入力端子ｐ１に接続され、他方の端子（例えば、ソース）はチャージポンプ３１の出力端子ｐ２に接続されている。

また、制御端子（例えば、ゲート）は、駆動線Ｌ１に接続されている。従って、駆動線Ｌ１に「Ｈ」レベルの電圧が供給されると、トランジスタＱ２がオンとなってチャージポンプ３１の入力端子ｐ１と出力端子ｐ２が短絡される。即ち、チャージポンプ３１の機能を停止させることができる。これとは反対に、駆動線Ｌ１に「Ｌ」レベルの電圧が供給されると、トランジスタＱ２がオフとなる。このため、チャージポンプ３１の入力端子ｐ１と出力端子ｐ２が開放され、チャージポンプ３１を作動させることができる。

即ち、トランジスタＱ２は、チャージポンプ３１に制御電圧が供給される入力端子ｐ１と、チャージポンプ３１から液晶４２に電圧（駆動電圧）を出力する出力端子ｐ２とを短絡する短絡スイッチとしての機能を備えている。

そして、液晶４２を所望の屈折率に設定するための駆動電圧が、列データ線Ｄ１より供給される電圧の最大値である最大電圧ＶＣＬ以下の場合には、チャージポンプ制御部２５（図３参照）の制御により、トランジスタＱ２は短絡される。また、上記駆動電圧が最大電圧ＶＣＬを超える場合には、トランジスタＱ２は開放され、チャージポンプ３１を駆動可能な状態にする。

チャージポンプ３１は、４つのスイッチＳ１〜Ｓ４と、電荷を蓄積するキャパシタＣ１（第１キャパシタ）を備えており、入力端子ｐ１に供給される制御電圧、即ち、ランプ波形電圧より取得され、ソースフォロワＱ４を経由して供給される制御電圧を増幅して出力端子ｐ２に出力する。

チャージポンプ３１において、スイッチＳ１（第１スイッチ）とスイッチＳ３（第３スイッチ）は互いに直列接続され、スイッチＳ１側の端部は入力端子ｐ１に接続され、スイッチＳ３側の端部は出力端子ｐ２に接続されている。また、スイッチＳ２（第２スイッチ）とスイッチＳ４（第４スイッチ）は互いに直列接続され、スイッチＳ２側の端部は入力端子ｐ１に接続され、スイッチＳ４側の端部はグランドに接続されている。

更に、スイッチＳ１とＳ３の接続点と、スイッチＳ２とＳ４の接続点との間にはキャパシタＣ１（第１キャパシタ）が設けられている。出力端子ｐ２は、出力キャパシタＣ２を介してグランドに接続され、更に、液晶４２の画素電極ｑ１に接続されている。即ち、キャパシタＣ１の一端は、スイッチＳ１、Ｓ３に接続され、キャパシタＣ１の他端は、スイッチＳ２、Ｓ４に接続されている。また、前述したように、液晶４２の共通電極ｑ２は、透明ガラスに設けられた透明電極である。透明電極には、共通電極電圧が印加される。

液晶４２は、画素回路２１から画素電極ｑ１に与えられる駆動電圧と、共通電極ｑ２に与えられる共通電極との間の電位差に応じて駆動される。従って、該液晶４２に入射した入射光が、上記電位差に応じて位相変調されて、反射することになる。

［反射基板による反射光の説明］
図５は、画素回路２１に入射する入射光と、画素回路２１に対応する液晶４２を透過して反射画素２０で反射する反射光の角度を模式的に示す説明図である。図５において、符号ｓｔは、画素回路２１ごとに対応した反射画素２０に直交する方向から入射する入射光を示し、符号ｓａ１は反射画素２０にて角度θａで反射した反射光を示し、符号ｓｂ１は角度θｂで反射した反射光を示している。入射光ｓｔの同一位相面（入射光ｓｔの方向を法線とする面）はｒ１であり、反射光ｓａ１の位相面はｒａ１であり、反射光ｓｂ１の同一位相面はｒｂ１である。

図５に示すように、反射画素２０に対してほぼ直交する方向から入射光ｓｔが照射され、該液晶４２に入射する。また、画素回路２１により液晶４２に印加される駆動電圧に応じて、該液晶４２の屈折率が変化する。例えば、従来の駆動電圧の最大が電圧Ｖａである場合には、連続した画素回路２１で段階的に最小電圧Ｖminから電圧Ｖａまで電圧を変化させた際に得られる反射光ｓａ１の反射角度はθａなのに対して、チャージポンプ３１を駆動させた場合には、駆動電圧の最大がＶｂ（Ｖｂ＞Ｖａ）となり、より大きな反射角度θｂで反射する反射光ｓｂ１が得られる。

この際、Ｖminが印加されているが画素上の液晶では例えば大きな屈折率ｎmaxが得られ、最大の電圧Ｖａが印加される画素上の液晶では例えば小さな屈折率ｎａに変化する。屈折率ｎmaxの液晶に入射する光に対して、屈折率ｎａの液晶に入射する光の方が速く進むため、反射光は角度θａに曲がって出射される。一方で、電圧Ｖｂが印加される画素上の液晶はｎａより小さい屈折率ｎｂとなるので、入射する光はさらに速く進む。そのため、反射光はより大きな角度のθｂで出射されることになる。

図３に戻って、制御回路２２に設けられる水平走査回路２３は、シフトレジスタ回路２６と、コンパレータ回路２８と、カウンタ回路２９と、スイッチＳＷ１〜ＳＷｍを含むスイッチ回路２７を備えている。

シフトレジスタ回路２６は、水平同期信号（ＨＳＴ）、及び水平走査用のクロック信号（ＨＣＫ１、ＨＣＫ２）を入力する。シフトレジスタ回路２６は、水平同期信号及び水平走査用のクロック信号に基づいて、クロック信号を順次シフトすることで、コンパレータ回路２８に出力する例えばｑビットのデジタル信号を１水平走査期間の周期で生成する。

シフトレジスタ回路２６は、ｑビットのデジタル信号である２~ｑ（但し、２~ｑは、２のｑ乗を示す）までのデジタル信号を入力し、更に、各画素回路２１に対応するデジタル信号をラッチして、コンパレータ回路２８に出力する。例えば、液晶４２に階調１から階調５までの５段階の階調に相当する駆動電圧を供給して制御する場合には、（１／５）*２~ｑ、（２／５）*２~ｑ、（３／５）*２~ｑ、（４／５）*２~ｑ、２~ｑ、のそれぞれのデジタル信号をラッチして、コンパレータ回路２８に出力する。
即ち、シフトレジスタ回路２６は、所定の最大電圧（ＶＬＣ）までの範囲の電圧に対応して変化するデジタル信号のうち、予め設定した複数段階のデジタル信号を出力する機能を備えている。

カウンタ回路２９は、上述したｑビットのデジタル信号を１水平走査期間内にカウントし、カウント値を出力する。即ち、カウンタ回路２９は、所定のデジタル階調の最大値までカウントし、カウント値を出力する機能を備えている。

スイッチ回路２７は、各列データ線（Ｄ１〜Ｄｍ）のオン、オフを切り替えるためのｍ個のスイッチＳＷ１〜ＳＷｍを備えている。また、各スイッチＳＷ１〜ＳＷｍは、コンパレータ回路２８より出力されるスイッチング制御信号に基づいてオン状態またはオフ状態に制御される。各スイッチＳＷ１〜ＳＷｍがオンとされることにより、そのタイミングにおけるランプ波形電圧の電圧値が制御電圧（詳細は後述）として各列データ線（Ｄ１〜Ｄｍ）に供給される。

コンパレータ回路２８は、各列データ線（Ｄ１〜Ｄｍ）ごとに比較回路（図示省略）を備えており、各列データ線（Ｄ１〜Ｄｍ）に制御電圧を供給する制御を行う。即ち、スイッチ回路２７に設けられる各スイッチＳＷ１〜ＳＷｍごとに、各スイッチＳＷ１〜ＳＷｍのオン状態、オフ状態を切り替えるスイッチング制御信号を生成する比較回路を備えている。そして、各比較回路には、シフトレジスタ回路２６より供給される各階調（階調１〜階調５）のいずれかに対応するデジタル信号、及び、カウンタ回路２９より出力されるカウント値とが入力される。そして、双方の入力が一致したときに、スイッチング制御信号を出力する。
即ち、コンパレータ回路２８は、各画素回路２１に対応した階調値とカウンタ回路２９から出力されるカウント値を比較して一致した場合にスイッチング制御信号を出力する機能を備えている。

従って、液晶４２を階調１から階調５までの５段階の階調に制御する場合には、例えば、５つの比較回路、或いは５つにグループ分けされた比較回路にそれぞれ、（１／５）*２~ｑ、（２／５）*２~ｑ、（３／５）*２~ｑ、（４／５）*２~ｑ、２~ｑのそれぞれのデジタル信号を供給すると、カウンタ回路２９より出力されるカウント値が上記のデジタル信号と一致した際に、各比較回路よりスイッチング制御信号が出力されることになる。

即ち、コンパレータ回路２８は、カウンタ回路２９のカウント値の変化に対応するランプ波形電圧を取得し、シフトレジスタ回路２６より出力されるデジタル信号と、カウンタ回路２９より出力されるカウント値とが一致するときの、ランプ波形電圧を制御電圧として列データ線に供給する機能を備えている。

［ランプ波形、及び液晶４２に供給する駆動電圧の説明］
以下、図７を参照してランプ波形電圧について説明する。図７（ａ）は、０〜２~ｑのデジタル信号に対応する階調（階調１〜階調５）を示し、（ｂ）は０〜２~ｑのデジタル信号が出力される１水平走査周期において出力されるランプ波形電圧を示す。また、（ｃ）は、各階調に対応して液晶４２に出力する駆動電圧を示す。

ランプ波形電圧は、シフトレジスタ回路２６により、ｑビットのデジタル信号を出力する周期（１水平走査周期）において、２つのランプ波形を有するアナログ電圧である。具体的に、図７（ａ）、（ｂ）に示すように、時刻ｔ０〜ｔ２の期間（１水平走査期間）のうち、半分の期間（前半）である時刻ｔ０〜ｔ１の期間において、最小電圧「０」から最大電圧「ＶＬＣ」に単調増加し、その後、半分の期間（後半）である時刻ｔ１〜ｔ２の期間において、中間電圧「ＶＬＣ／２」から最大電圧「ＶＬＣ」に単調増加するように変化する電圧である。

本実施形態では、ランプ波形電圧の最大電圧ＶＬＣの２倍の電圧である２倍電圧（２*ＶＬＣ）を設定し、更に、電圧「０」から２倍電圧「２*ＶＬＣ」の範囲内でｋ階調（但し、ｋは３以上の整数）の電圧を設定する（図７の場合は、ｋ＝５）。そして、チャージポンプ３１の駆動、停止を切り替えることにより、列データ線より供給されるランプ波形電圧（０〜ＶＬＣの範囲の電圧）が、上記したｋ階調の電圧（０〜２*ＶＬＣの範囲の電圧）となるように制御する。

例えば、図４に示した液晶４２に、階調１の電圧を供給する場合には、電圧（２／５）*ＶＬＣを出力する。階調２の電圧を供給する場合には、電圧（４／５）*ＶＬＣを出力する。

更に、階調３の電圧を供給する場合には、電圧（６／５）*ＶＬＣを出力する必要がある。しかし、最大電圧「ＶＬＣ」を超えるので、半分の電圧（３／５）*ＶＬＣを制御電圧として入力し、チャージポンプ３１により２倍に増幅して液晶４２に供給する。階調４である電圧「８／５*ＶＬＣ」、電圧「２*ＶＬＣ」についても同様に、半分の電圧（４／５）*ＶＬＣ、ＶＬＣを制御電圧として入力し、チャージポンプ３１により２倍に増幅して液晶４２に供給する。従って、図７（ｂ）の時刻ｔ１〜ｔ２間のグラフの傾きは、時刻ｔ０〜ｔ１間のグラフの傾きの半分となっている。

その結果、図７（ｃ）に示すように、階調１〜階調５に対応する駆動電圧を生成して、液晶４２に供給することができる。
つまり、所望の階調を得るために液晶４２に供給する駆動電圧が、ランプ波形電圧の最大値である最大電圧ＶＬＣ以下の場合（上記の例では、階調１、２の場合）には、図７（ｂ）の時刻ｔ０〜ｔ１間のグラフに示すように、この制御電圧を増幅することなく駆動電圧として液晶４２に出力する。一方、駆動電圧が最大電圧ＶＬＣよりも大きい場合（上記の例では、階調３、４、５の場合）には、図７（ｂ）の時刻ｔ１〜ｔ２間のグラフに示すように、駆動電圧の半分の制御電圧を２倍に増幅して、所望の駆動電圧を生成する。

即ち、チャージポンプ制御部２５は、最大電圧（ＶＬＣ）よりも大きい電圧（例えば、最大電圧ＶＬＣの２倍の電圧）までの範囲で予め設定された複数の階調のうち、任意の階調に対応する電圧が最大電圧（ＶＬＣ）以下の場合には、制御電圧を増幅せずに前記液晶に出力する。一方、複数の階調のうち、任意の階調に対応する電圧が最大電圧（ＶＬＣ）を超える場合には、チャージポンプ３１により、制御電圧を増幅して液晶４２に出力するように制御する。

このように、スイッチ回路２７に設けられる各スイッチＳＷ１〜ＳＷｍのオン、オフを制御し、且つ、チャージポンプ３１の駆動を制御することにより、画素回路２１は、ｋ階調（上記の例では５階調）に対応する駆動信号を生成して液晶４２に供給することができる。即ち、図７（ｃ）のグラフに示すように、最大電圧ＶＣＬの２倍の電圧（２*ＶＬＣ）を５等分して得られる階調１〜階調５の駆動電圧を、液晶４２に出力することが可能となる。

図３に戻って、垂直走査回路２４には、行走査線（Ｇ１〜Ｇｎ）が接続されている。垂直走査回路２４は、垂直同期信号（ＶＳＴ）、垂直走査用のクロック信号（ＶＣＫ１、ＶＣＫ２）を入力する。垂直走査回路２４は、垂直同期信号、垂直走査用のクロック信号に基づいて、例えば行走査線Ｇ１から行走査線Ｇｎに順次行選択信号（走査信号）を、１水平走査期間の周期で供給する。

チャージポンプ制御部２５は、図３に示す各駆動線（Ｌ１〜Ｌｎ）に駆動信号を出力する。具体的に、最大電圧（ＶＬＣ）よりも大きい電圧（例えば、最大電圧の２倍の電圧）までの範囲で予め設定された複数の階調のうち、任意の階調に対応する電圧が最大電圧（ＶＬＣ）以下の場合には、駆動線に「Ｈ」レベルの信号を出力する。その結果、トランジスタＱ２がオン状態とされる。

また、複数の階調のうち、任意の階調に対応する電圧が最大電圧（ＶＬＣ）を超える場合には、駆動線に「Ｌ」レベルの信号を出力する。その結果、図４に示すトランジスタＱ２がオフ状態とされる。

更に、チャージポンプ制御部２５は、駆動線に「Ｈ」レベルの信号が供給される場合にはチャージポンプ３１を駆動させず、駆動線に「Ｌ」レベルの信号が供給さる場合にはチャージポンプ３１を駆動させるように制御する。

［チャージポンプ３１の説明］
次に、チャージポンプ３１の作動について説明する。チャージポンプ制御部２５は、チャージポンプ３１を駆動させる場合には、図４に示した各スイッチＳ１〜Ｓ４のオン、オフを制御する制御信号を、制御線Ｋ１（Ｋ１-1、Ｋ１-2）に出力する。具体的に、チャージポンプ３１を駆動させる場合において、列データ線Ｄ１より制御電圧が入力された際に、まずスイッチＳ１、Ｓ４をオンとし、スイッチＳ２、Ｓ３をオフとする。

従って、制御電圧はキャパシタＣ１に蓄積される。所定時間の経過後に、スイッチＳ１、Ｓ４をオフとし、スイッチＳ２、Ｓ３をオンとする。その結果、列データ線Ｄ１より供給される制御電圧と、キャパシタＣ１に蓄積された電圧が加算され、加算後の電圧が出力キャパシタＣ２に蓄積される。従って、出力キャパシタＣ２には、列データ線Ｄ１より供給される制御電圧の２倍となる電圧が蓄積されて、画素電極ｑ１に出力されることになる。

そして、本実施形態に係る位相変調装置１０１では、図３に示した（ｎ×ｍ）個設けられた各画素回路２１のうちの、いくつかの画素回路からなるブロックを設定する。例えば、図６（ａ）に示すように（５行×６列）の画素回路２１からなるブロックを設定する。なお、図６（ａ）では、各画素回路２１の行（ｎ）、及び列（ｍ）を特定するために、それぞれサフィックス「-nm」を付して示す。従って、図６（ａ）に示す１行、１列の画素回路は２１-11、５行、６列の画素回路は２１-56である。

図６（ａ）において、同一の行の６個の画素回路２１-11〜２１-16に、それぞれ同一の電圧を供給する。例えば、画素回路２１-11〜２１−16には、階調１〜階調５のうち階調１に対応する制御電圧を供給する。また、垂直方向の、図中上から下に向けて徐々に階調が高まるように設定し、最下段の画素回路２１-51〜２１−56に階調５に対応する制御電圧を供給する。

具体的に、図６（ｂ）に示すように、垂直方向に並ぶ各画素回路２１-11〜２１-51において、各液晶４２に供給する駆動電圧が階調１〜階調５に対応して段階的に変化するように設定される。従って、６個の画素回路２１を一つにグループとし、５通りに反射率を変化させることができ、ひいては５通りに位相変調された反射光を得ることが可能となる。

［本実施形態の動作説明］
次に、上述のように構成された本実施形態に係る位相変調装置１０１の動作について説明する。ここでは、図６（ａ）に示したように、５行、６列の画素回路２１を制御して各液晶の屈折率を設定する例について説明する。

図３に示したコンパレータ回路２８は、スイッチ回路２７に設けられる各スイッチＳＷ１〜ＳＷｍ（ここでは、ｍ＝６）のオン、オフを制御することにより、電圧供給線Ｘ１より供給されるランプ波形電圧から所望の電圧を取り出して制御電圧とし、所望の列データ線に供給する。

更に、垂直走査回路２４を駆動させることにより、各行走査線（Ｇ１〜Ｇｎ）（ここでは、ｎ＝５）のうち所望の画素回路２１に対応する走査ラインを選択する。その結果、所望の画素回路２１に制御電圧を供給することができる。

例えば、コンパレータ回路２８は、シフトレジスタ回路２６により出力されるｑビットのデジタル信号（０〜２~ｑ）に、５段階の階調（階調１〜階調５）を設定する。そして、シフトレジスタ回路２６より各階調１〜５に対応するデジタル信号が出力された場合には、カウンタ回路２９より出力されるカウント値がこのデジタル信号と一致する時点で、スイッチ回路２７における所望のスイッチにスイッチング制御信号を出力する。従って、この時点におけるランプ波形電圧を制御電圧として画素回路２１に供給することができる。

例えば、図７に示したように、階調１に対応するデジタル信号が出力された場合には、ランプ波形電圧は（２／５）*ＶＬＣであり、階調２に対応するデジタル信号が出力された場合には、ランプ波形電圧は（４／５）*ＶＬＣである。また、階調３に対応するデジタル信号が出力された場合には、ランプ波形電圧は（３／５）*ＶＬＣであり、階調４に対応するデジタル信号が出力された場合には、ランプ波形電圧は（４／５）*ＶＬＣであり、階調５に対応するデジタル信号が出力された場合には、ランプ波形電圧はＶＬＣである。そして、各ランプ波形電圧に対応する電圧が制御電圧として画素回路２１に供給される。

この際、前述したようにデジタル信号が２~ｑの数値の半分以下の場合（図７の時刻ｔ０〜ｔ１の場合）には制御電圧を増幅せず、半分以上の場合（時刻ｔ１〜ｔ２の場合）には、チャージポンプ３１により制御電圧を増幅して、液晶４２に出力する駆動電圧とする。

そして、列データ線より供給される制御電圧は、図４に示すトランジスタＱ１を経由してキャパシタＣｄに蓄積され、更にソースフォロワＱ４を経由してチャージポンプ３１の入力端子ｐ１に供給される。

以下、図８Ａ、図８Ｂに示すタイミングチャートを参照して、チャージポンプ３１の作動について説明する。図８Ａは、一例として液晶４２に階調２の駆動電圧を出力する際の、各信号の変化を示すタイミングチャートである。また、図８Ｂは、階調４の駆動電圧を出力する際の、各信号の変化を示すタイミングチャートである。

図８Ａ（ａ）に示すように、シフトレジスタ回路２６（図３参照）より、ｑビットのデジタル信号２~ｑが出力される。この際、ｑビットのデジタル信号は５等分され、それぞれのデジタル信号に階調１〜５（図では「１」〜「５」と表記）が割り当てられている。

そして、カウンタ回路２９より出力されるカウント値がデジタル信号と一致した際に、コンパレータ回路２８よりスイッチ回路２７に設けられる複数のスイッチＳＷ１〜ＳＷｍのうち所望のスイッチにスイッチング制御信号が出力され、このスイッチがオン状態となって、列データ線にランプ波形電圧が制御電圧として供給される。また、前述したようにランプ波形電圧は図８Ａ（ｂ）に示すように、１水平走査期間内に２つの波形（２つの鋸歯状波形）が出力される。

液晶４２を階調２に設定する場合には、階調２に対応するデジタル信号が出力される時刻ｔａにおいて、（４／５）*ＶＬＣのランプ波形電圧が制御電圧として列データ線に供給されることになる。この制御電圧は、キャパシタＣｄに蓄積され時刻ｔ１２まで保持される。

また、図８Ａ（ｄ）に示すようにトランジスタＱ２は時刻ｔ１２を過ぎてもオン状態が継続され、（ｅ）、（ｆ）に示すように、各スイッチＳ１〜Ｓ４は時刻ｔ１２を過ぎても全てオフ状態が継続されている。従って、チャージポンプ３１は駆動せず、画素回路２１に供給されたランプ波形電圧は増幅されない。そして、図８Ａ（ｃ）に示すように、時刻ｔ１２において垂直走査回路２４における行選択信号Ｇがオンとなるので、（ｇ）に示すように液晶４２には列データ線より供給された制御電圧（４／５）*ＶＬＣが出力される。従って、液晶４２に、第２階調の駆動電圧（４／５）*ＶＬＣを供給することができる。
なお、階調１の場合においても上記と同様に、液晶４２に、階調１の駆動電圧（２／５）*ＶＬＣを供給することができる。

一方、液晶４２を階調４に設定する場合には、図８Ｂ（ａ）に示すように、階調４に対応するデジタル信号が出力される時刻ｔｂにおいて、（４／５）*ＶＬＣのランプ波形電圧が制御電圧として列データ線に供給されることになる。この制御電圧は、キャパシタＣｄに蓄積され時刻ｔ２２まで保持される。

また、図８Ａ（ｄ）に示すようにトランジスタＱ２は時刻ｔ２２においてオフ状態となる。更に、（ｅ）に示すように時刻ｔ２２〜ｔ２３の期間において、スイッチＳ１、Ｓ４がオンとなって、キャパシタＣ１に電圧（４／５）*ＶＬＣが保持される。その後、（ｆ）に示すように時刻ｔ２４において、スイッチＳ２、Ｓ３がオンとされるので、（ｇ）に示すように、図４に示す出力キャパシタＣ２には電圧（４／５）*ＶＬＣを２倍にした電圧（８／５）*ＶＬＣが得られることになる。従って、液晶４２に階調４の電圧を供給することができる。
なお、階調３、５の場合においても上記と同様に、液晶４２に、階調３の駆動電圧（６／５）*ＶＬＣ、及び階調５の駆動電圧ＶＬＣを供給することができる。

そして上記のように、各画素回路２１より液晶４２に供給する駆動電圧を制御することにより、各液晶４２を所望の階調に設定することが可能となり、各画素回路２１に接続される液晶４２の屈折率を所望の屈折率に設定することが可能となる。

［本実施形態の効果の説明］
このようにして、本実施形態に係る位相変調装置１０１では、各画素回路２１にチャージポンプ３１を備えている。そして、液晶４２を、「０」から最大電圧の２倍となる電圧（２*ＶＬＣ）までの範囲で予め設定された複数の階調のうち、任意の階調に設定する場合において、この任意の階調に対応する電圧が最大電圧（ＶＬＣ）以下の場合には、列データ線より画素回路２１に供給される制御電圧（ランプ波形電圧から取得される電圧）を増幅せずに液晶４２に出力する。

また、複数の階調のうち、任意の階調に対応する電圧が最大電圧（ＶＬＣ）を超える場合には、列データ線より画素回路２１に供給される制御電圧を、チャージポンプ３１により増幅して液晶４２に出力するように制御する。

従って、列データ線より画素回路２１に供給される制御電圧の最大が最大電圧（ＶＬＣ）である場合に、その２倍である電圧（２*ＶＬＣ）の範囲で、液晶４２を駆動するための駆動電圧を設定することが可能となる。従って、液晶４２の屈折率の大小をより広い範囲で変化させることができ、液晶層１２の厚みの増加を抑制するとともに、位相変調の精度を向上させることができる。

更に、画素回路２１に供給する制御電圧ＶＬＣを高めることなく広い電圧の範囲で階調を設定できるので、制御回路２２を構成する各部品の耐圧を高める必要がなく、装置の小型化、軽量化を図ることが可能となる。

また、液晶４２の駆動電圧を設定するための電圧の範囲である電圧を、所定の最大電圧（ＶＬＣ）の２倍の電圧に設定しているので、制御電圧を２倍に増幅するという簡単な処理で所望の駆動電圧を得ることができ、回路構成を簡素化することができる。

なお、本実施形態では、液晶４２の駆動電圧を設定するための電圧の範囲を、所定の最大電圧（ＶＬＣ）の２倍の電圧に設定する例について説明したが、本発明はこれに限定されるものではなく、駆動電圧を最大電圧ＶＬＣよりも大きく設定すれば良い。

［第１変形例の説明］
次に、本実施形態の変形例について説明する。図９は、第１変形例に係る画素回路２１’の構成を示す回路図である。図９に示すように、変形例に係る画素回路２１’は、駆動線Ｌ１が縦方向に配置されている。従って、マトリクス状配置された各画素回路２１’の縦方向に向けて同一の電圧を液晶４２に出力することができる。このため、屈折率が変化する方向が縦方向となる。

即ち、図６（ａ）、（ｂ）に示した例では、縦方向に向けて液晶４２の屈折率の大小が変化する構成であるのに対して、図９に示す変形例では、横方向に向けて液晶４２の屈折率の大小が変化するように設定する構成となる。

［第２変形例の説明］
次に、本実施形態の第２変形例について説明する。図１０Ａ、図１０Ｂは、本実施形態の第２変形例に係るランプ波形電圧の時間的な変化を示す説明図である。第２変形例では、図３に示した各列データ線Ｄ１〜Ｄｍと、行走査線Ｇ１〜Ｇｎとの交差部に、それぞれ画素回路を２個接続する。これらの画素回路２１Ａ、２１Ｂとする。

そして、一方の画素回路２１Ａを正極性、他方の画素回路２１Ｂを負極性とし、各画素回路２１Ａ、２１Ｂで、互いに電圧が変化する方向が反転したランプ波形電圧を与える。
即ち、図１０Ａ（ａ）に示すように、画素回路２１Ａには単調増加するランプ波形電圧を与え、図１０Ｂ（ａ）に示すように、画素回路２１Ｂには単調減少ランプ波形電圧を与える。そして、階調ｉにおいて、制御電圧ＶpixＨ（図１０Ａ参照）、及び制御電圧ＶpixＬ（図１０Ｂ参照）を得ることができる。このため、図１０Ａ（ｂ）に示すように、対向電極の電圧ＣceＬに対して、ＣceＬ〜ＶpixＨの電圧、及び、図１０Ｂ（ｂ）に示すように、対向電極の電圧ＣceＨに対して、ＶpixＬ〜ＣceＨの電圧を液晶４２に出力することができ、１水平走査期間よりも短い時間で液晶４２の階調を変化させることが可能となる。このため、位相変調の精度をより一層向上させることが可能となる。

以上、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

１１ 反射基板
１２ 液晶層
１３ 対向基板
１４ シール材
２１、２１’、２１-11〜２１-56 画素回路
２１a、２１Ａ、２１Ｂ 画素回路
２２ 制御回路
２３ 水平走査回路
２４ 垂直走査回路
２５ チャージポンプ制御部
２６ シフトレジスタ回路
２７ スイッチ回路
２８ コンパレータ回路
２９ カウンタ回路
３１ チャージポンプ
４２ 液晶
１０１ 位相変調装置
Ｑ４ ソースフォロワ
Ｑ５ 負荷トランジスタ
Ｃ１ キャパシタ（第１キャパシタ）
Ｃ２ 出力キャパシタ
Ｃｄ キャパシタ
Ｘ１ 電圧供給線

Claims (6)

1. 入射光を所望の角度に反射させる位相変調装置であって、
   互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路、及び複数の反射画素と、
   前記反射画素に対応して設けられ、前記画素回路より供給される駆動電圧により入射光に対する屈折率が変化する液晶と、
   前記画素回路の駆動を制御する制御回路と、を備え、
   前記制御回路は、
   所定のデジタル階調の最大値までカウントするカウンタ回路と、各画素回路に対応した階調値とカウンタ回路から出力されるカウント値を比較して一致した場合にスイッチング制御信号を出力するコンパレータ回路を設けており、前記列データ線とスイッチ回路を介して接続された配線に所定の最大電圧まで変化するランプ状の参照電圧が印加されており、前記スイッチング制御信号のタイミングでスイッチが切れることで制御電圧を決定し各画素回路に保持され、
   前記画素回路は、前記制御電圧を増幅するチャージポンプを有し、
   更に前記制御回路は、
   前記液晶に供給する前記駆動電圧が、前記最大電圧以下の場合には、前記制御電圧を増幅せずに前記液晶に出力し、前記液晶に供給する駆動電圧が、前記最大電圧を超える場合には、前記制御電圧を前記チャージポンプで増幅して前記液晶に出力する制御を行うチャージポンプ制御部と、
   を備えたことを特徴とする位相変調装置。
2. 前記互いに直交する方向のうちの、一方の方向に向けて前記液晶の屈折率が変化するように設定し、他方の方向に、前記チャージポンプのオン、オフを切り替えるための駆動線を配置したこと
   を特徴とする請求項１に記載の位相変調装置。
3. 前記画素回路は、前記チャージポンプに前記制御電圧が供給される入力端子と、前記チャージポンプから液晶に電圧を出力する出力端子と、を短絡する短絡スイッチを備え、
   前記チャージポンプ制御部は、前記液晶に供給する駆動電圧が前記最大電圧以下の場合には前記短絡スイッチを短絡し、前記液晶に供給する駆動電圧が前記最大電圧を超える場合には前記短絡スイッチを開放すること
   を特徴とする請求項１または２に記載の位相変調装置。
4. 前記画素回路は、前記液晶に供給する電圧を蓄積する出力キャパシタを備えており、
   前記チャージポンプは、
   電荷を蓄積する第１キャパシタと、
   前記第１キャパシタの一端と、前記制御電圧が供給される入力端子との間に設けられた第１スイッチと、
   前記第１キャパシタの他端と、前記入力端子との間に設けられた第２スイッチと、
   前記第１キャパシタの前記一端と、出力キャパシタの一端との間に設けられた第３スイッチと、
   前記第１キャパシタの前記他端と、前記出力キャパシタの他端との間に設けられた第４スイッチと、
   を備えたことを特徴とする請求項１〜３のいずれか１項に記載の位相変調装置。
5. 前記液晶に供給する駆動電圧の最大電圧を、前記最大電圧の２倍に設定すること
   を特徴とする請求項１〜４のいずれか１項に記載の位相変調装置。
6. 入射光を所望の角度に反射させる位相変調方法であって、画素回路ごとに対応した階調値と、カウンタ回路でのカウント値とが、一致したタイミングでのスイッチング制御によって、所定の最大電圧まで変化するランプ状の参照電圧から制御電圧が決定されるステップと、
   前記制御電圧を、互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路に供給するステップと、
   前記画素回路ごとに設けられた液晶に供給する駆動電圧が、前記最大電圧以下である場合に、前記制御電圧を前記液晶に出力するステップと、
   前記液晶に供給する駆動電圧が、前記最大電圧を超える場合に、前記制御電圧をチャージポンプにより増幅して前記液晶に出力するステップと、
   を備えたことを特徴とする位相変調方法。
   

Images