JP2020149692A - シリアル周辺インタフェースマスタ - Google Patents
シリアル周辺インタフェースマスタ Download PDFInfo
- Publication number
- JP2020149692A JP2020149692A JP2020043755A JP2020043755A JP2020149692A JP 2020149692 A JP2020149692 A JP 2020149692A JP 2020043755 A JP2020043755 A JP 2020043755A JP 2020043755 A JP2020043755 A JP 2020043755A JP 2020149692 A JP2020149692 A JP 2020149692A
- Authority
- JP
- Japan
- Prior art keywords
- data
- list
- time
- packets
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9063—Intermediate storage in different physical parts of a node or terminal
- H04L49/9078—Intermediate storage in different physical parts of a node or terminal using an external memory or storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
rw_cfg モジュール有効化、ビットクロック極性、タイマクロックソース、MOSI端子モード。
rw_trig トリガ入力モードと端子選択。
rw_clk ビットクロック周波数。
rw_mem_wr_ptr 内部メモリ書き込み用のアドレス。
rw_mem_wr 内部メモリに書き込み、各書き込みはrw_mem_wr_ptrを増大する。
rw_head_wr フィールドはパケットの先頭を示すrw_mem_wrの別名。
rw_rec_wr パケットヘッドの受信アドレスフィールド付きrw_mem_wrの別名。
rw_mem_rd_cfg 内部メモリ読み出しのアドレスと読み出しパターン。
rs_mem_rd 各読み出しはrw_mem_rd_cfgを更新する内部メモリから読み出す。
rw_first リスト内の最初のパケットのアドレス。
rw_cnt リストのループカウンタ。
rw_time リストの開始時間、ダブルバッファ。
rw_start 開始コマンド。
r_stat ステータスレジスタ。
r_intr... 割り込みレジスタ。
rw_cs_cfg チップセレクト極性、分離スコープ、両ポート共通。
rdy 新しい開始コマンドを受け取る準備ができているSPIポート。
idle SPIポートはアイドル状態である。
pkt パケットとpkt_irqフィールドセットが完了する。
eol パケットとeolフィールドセットが完了する。
SPIマスタ110はシリアル送受信装置112がパケットのリストの処理を開始するためのトリガ信号を待つ。
シリアル送受信装置112はメモリ111からのパケットのリストの読み出しなどパケットのリストの処理を開始し、スタート時間、パケット長、ビット順序およびCPHAモード、次のパケットへのポインタなど、パケットの特定の設定を含む情報をパケットヘッダから取得する。
シリアル送受信装置112はデータに関連付けられた時間パラメータをチェックし、パケット内のデータを転送する時間になるまで待機する。
シリアル送受信装置112はそのデータに関連付けられた時間パラメータに従って、パケットのリスト内のデータを一度に転送する。シリアル送受信装置112はすべてのパケットが送信されるまでパケットのリストを処理し続ける。パケットヘッダのpkt_irqフィールドは、パケットが完全に処理されたときに割り込みpktを生成するために使用される。
Claims (15)
- データ通信処理システム(100)内の周辺装置(PD1、PD2、PD3)にデータを転送するためのSPI(シリアル周辺インタフェース)マスタ(110、400)であって、SPIマスタは、
パケットのリストを含むメモリ(111、410)であって、各パケットはどの時点でデータが周辺装置に転送されるべきかを示す時間パラメータに関連するデータを含み、時間パラメータは設定可能でありさらに、
シリアル送受信装置(112、420)はデータに関連する時間パラメータに従って一度にリスト内のデータを転送することができるSPIマスタ。 - シリアル送信および受信装置(112、420)はデータ通信および処理システム(100)から受信された外部信号によってパケットのリストの処理を開始するようにトリガされる請求項1に記載のSPIマスタ(110、400)。
- シリアル送信および受信装置(112、420)はデータ通信および処理システムからの開始信号の受信から設定可能な時間を待機した後にパケットのリストの処理を開始する請求項1に記載のSPIマスタ(110、400)。
- シリアル送受信装置(112、420)は設定可能な絶対時間にパケットのリストを処理することを開始する請求項1に記載のSPIマスタ(110、400)。
- シリアル送受信装置(112、420)はパケットのリストが設定可能な回数だけ繰り返されるようにパケットのリスト内のデータをループ構造で転送する請求項1〜4のいずれか一項に記載のSPIマスタ(110、400)。
- 各パケット内のデータに関連する時間パラメータは絶対時間または相対時間である請求項1〜5のいずれか一項に記載のSPIマスタ(110、400)。
- データに関連する少なくとも1つの時間パラメータは周辺装置からのイベント情報またはトリガ信号を使用して導出される請求項1〜6のいずれか一項に記載のSPIマスタ(110、400)。
- リスト内の連続パケット間の少なくとも1つの時間パラメータおよび/または時間の差異は、周辺装置の動作モードパラメータを使用することによって決定される請求項1〜7のいずれか一項に記載のSPIマスタ(110、400)。
- 少なくとも1つのパケット内のデータは周辺装置に転送される構成データである請求項1〜8のいずれか一項に記載のSPIマスタ(110、400)。
- 前記周辺装置は、レーダシステム、イメージセンサ、オーディオコーデック、アナログ―デジタル変換器、デジタル―アナログ変換器、モータ制御装置、カメラ、ビデオ装置のいずれか1つである請求項1〜9のいずれか一項に記載のSPIマスタ(110、400)。
- 1つまたは複数の周辺装置の動作を制御するための中央処理装置(122)を備えるメインシステムチップ(120)内の機能ブロックとして実装される請求項1〜10のいずれか一項に記載のSPIマスタ(110、400)。
- 請求項1〜11のいずれかに記載のSPIマスタ(110、400)を備えるデータ通信処理システム(100)。
- データ処理システムは、映像監視システム、ネットワークオーディオシステム、レーダシステムのいずれか1つである請求項12に記載のデータ通信処理システム(100)。
- データ通信および処理システム(100)内の周辺装置にデータを転送するためにSPIマスタ(110、400)で実行される方法であって、SPIマスタ(110、400)はパケットのリストを含むメモリ(111、410)と、シリアル送受信装置(112、420)とを備え、各パケットはデータが周辺装置に転送される時間を示す時間パラメータに関連するデータを備え、その方法は、
シリアル送受信装置(112、420)がパケットのリストの処理を開始するためのトリガ信号の待機(810)を備え、
パケットのリストの処理(820)をし、
データに関連付けられた時間パラメータに従ってデータパケットを転送する時間であるかどうかをチェック(830)し、さらに
データに関連付けられた時間パラメータに従ってその時間にデータパケットを転送(840)する方法を含む方法。 - シリアル送受信装置はパケットのリストが設定可能な回数だけ繰り返されるようにパケットのリスト内のデータをループ構造で転送する請求項14に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP19162494.9 | 2019-03-13 | ||
EP19162494.9A EP3709177B1 (en) | 2019-03-13 | 2019-03-13 | Serial peripheral interface master |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020149692A true JP2020149692A (ja) | 2020-09-17 |
JP6956219B2 JP6956219B2 (ja) | 2021-11-02 |
Family
ID=65801980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020043755A Active JP6956219B2 (ja) | 2019-03-13 | 2020-03-13 | シリアル周辺インタフェースマスタ |
Country Status (6)
Country | Link |
---|---|
US (1) | US10929333B2 (ja) |
EP (1) | EP3709177B1 (ja) |
JP (1) | JP6956219B2 (ja) |
KR (1) | KR102307573B1 (ja) |
CN (1) | CN111694771B (ja) |
TW (1) | TWI747176B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11860730B2 (en) | 2021-12-06 | 2024-01-02 | Waymo Llc | Low-overhead, bidirectional error checking for a serial peripheral interface |
CN117520220B (zh) * | 2024-01-08 | 2024-04-09 | 湖南恩智测控技术有限公司 | 自动更新数据方法、系统、装置及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007060727A (ja) * | 1997-04-01 | 2007-03-08 | Sony Corp | 信号処理回路 |
JP2009055230A (ja) * | 2007-08-24 | 2009-03-12 | Juki Corp | シリアル通信装置 |
JP2011028445A (ja) * | 2009-07-23 | 2011-02-10 | Fujitsu Ltd | 送受信制御装置、電子機器、データ送信方法及び制御プログラム |
JP2011527146A (ja) * | 2008-06-23 | 2011-10-20 | ハート コミュニケーション ファウンデーション | ワイヤレス通信ネットワークアナライザ |
US20150156128A1 (en) * | 2012-06-01 | 2015-06-04 | Freescale Semiconductor, Inc. | Scheduling module and method thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4943963A (en) * | 1988-01-19 | 1990-07-24 | A. C. Nielsen Company | Data collection and transmission system with real time clock |
EP1152502A1 (en) * | 1999-11-26 | 2001-11-07 | The Furukawa Electric Co., Ltd. | Optical fiber for optical amplifying |
US6985499B2 (en) * | 2000-04-20 | 2006-01-10 | Symmetricom, Inc. | Precise network time transfer |
US6687769B2 (en) | 2001-03-16 | 2004-02-03 | Texas Instruments Incorporated | Serial peripheral interface with high performance buffering scheme |
US7570078B1 (en) * | 2006-06-02 | 2009-08-04 | Lattice Semiconductor Corporation | Programmable logic device providing serial peripheral interfaces |
US8705395B2 (en) * | 2010-06-15 | 2014-04-22 | Jds Uniphase Corporation | Method for time aware inline remote mirroring |
CN202940827U (zh) * | 2012-09-07 | 2013-05-15 | 北京旋极信息技术股份有限公司 | 一种航电全双工实时以太网数据预处理装置 |
ITUB20151177A1 (it) * | 2015-05-26 | 2016-11-26 | St Microelectronics Srl | Interfaccia auto-sincronizzante, dispositivo e procedimento corrispondenti |
US10360125B2 (en) * | 2016-05-31 | 2019-07-23 | Bristol, Inc. | Methods and apparatus to communicatively couple field devices to a remote terminal unit |
US10713201B2 (en) * | 2017-09-14 | 2020-07-14 | Intel IP Corporation | Apparatus, system and method of communicating over a media agnostic (MA) USB connection |
CN108268414B (zh) * | 2018-03-26 | 2023-07-21 | 福州大学 | 基于spi模式的sd卡驱动器及其控制方法 |
-
2019
- 2019-03-13 EP EP19162494.9A patent/EP3709177B1/en active Active
-
2020
- 2020-02-25 US US16/799,839 patent/US10929333B2/en active Active
- 2020-02-27 TW TW109106470A patent/TWI747176B/zh active
- 2020-03-12 CN CN202010169462.1A patent/CN111694771B/zh active Active
- 2020-03-12 KR KR1020200030770A patent/KR102307573B1/ko active IP Right Grant
- 2020-03-13 JP JP2020043755A patent/JP6956219B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007060727A (ja) * | 1997-04-01 | 2007-03-08 | Sony Corp | 信号処理回路 |
JP2009055230A (ja) * | 2007-08-24 | 2009-03-12 | Juki Corp | シリアル通信装置 |
JP2011527146A (ja) * | 2008-06-23 | 2011-10-20 | ハート コミュニケーション ファウンデーション | ワイヤレス通信ネットワークアナライザ |
JP2011028445A (ja) * | 2009-07-23 | 2011-02-10 | Fujitsu Ltd | 送受信制御装置、電子機器、データ送信方法及び制御プログラム |
US20150156128A1 (en) * | 2012-06-01 | 2015-06-04 | Freescale Semiconductor, Inc. | Scheduling module and method thereof |
Also Published As
Publication number | Publication date |
---|---|
EP3709177A1 (en) | 2020-09-16 |
KR102307573B1 (ko) | 2021-10-05 |
US20200293484A1 (en) | 2020-09-17 |
TW202101241A (zh) | 2021-01-01 |
EP3709177B1 (en) | 2021-03-03 |
JP6956219B2 (ja) | 2021-11-02 |
CN111694771B (zh) | 2021-12-21 |
US10929333B2 (en) | 2021-02-23 |
KR20200110219A (ko) | 2020-09-23 |
CN111694771A (zh) | 2020-09-22 |
TWI747176B (zh) | 2021-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102445344B1 (ko) | 시리얼 버스를 위한 수신 클록 캘리브레이션 | |
US20220045922A1 (en) | Slave-to-master data and out-of-sequence acknowledgements on a daisy-chained bus | |
JP6956219B2 (ja) | シリアル周辺インタフェースマスタ | |
US8719476B2 (en) | Communication system, master device and slave device, and communication method, configured to handle plural concurrent requests | |
US20200344333A1 (en) | Computer network packet transmission timing | |
US20150100713A1 (en) | Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus | |
KR20220101776A (ko) | 원격 버스 활성화를 위한 시스템들 및 기술들 | |
KR20160107247A (ko) | 대역-내 인터럽트를 이용한 카메라 제어 인터페이스 확장 | |
KR20160077189A (ko) | 다수의 슬레이브 디바이스 식별자들을 갖는 카메라 제어 슬레이브 디바이스들 | |
US20090110110A1 (en) | Transmission Apparatus, Transmission Method, Communication Apparatus, and Program | |
US10394734B1 (en) | Driver for network timing system | |
JP2007251947A (ja) | マルチマスタのチェーン接続された二線シリアルバス | |
TW201731272A (zh) | 具有自動從屬選擇產生之串列週邊介面 | |
JP2010257280A (ja) | シリアル制御装置、半導体装置及びシリアルデータの転送方法 | |
US9817784B2 (en) | Multi-port transmitter device for transmitting at least partly redundant data, an associated control system, an associated method and an associated computer program product | |
US10915490B2 (en) | Audio streams over peripheral component interconnect (PCI) express (PCIE) links | |
US10489319B2 (en) | Automatic transmission of dummy bits in bus master | |
US11960434B2 (en) | Communication device, communication system, and communication method for transmitting data blocks including signal groups conforming to a serial peripheral interface | |
JP2020191520A (ja) | 撮像装置及び撮像装置の制御方法 | |
WO2022180892A1 (ja) | 電子装置及び通信制御方法 | |
JP6575372B2 (ja) | 時刻補正装置、および、時刻補正方法 | |
GB2595887A (en) | Method, device, and computer program for improving transmission of data in daisy-chain networks | |
JP2017021608A (ja) | メモリシステム | |
JP6034008B2 (ja) | 送信権調停装置、送信権調停制御方法、及びそのためのプログラム | |
WO2022235928A1 (en) | Multi-chip camera controller system with inter-chip communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210216 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210216 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20210217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6956219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |