CN202940827U - 一种航电全双工实时以太网数据预处理装置 - Google Patents

Abstract

本实用新型公开了一种航电全双工实时以太网数据预处理装置，涉及航空总线ARINC664测试领域。本实用新型公开的装置，包括数据包顺序检测电路，检测接收到的AFDX数据包符合设定参数，保留AFDX数据包并发给时间标注电路，否则丢弃；时间标注电路，将AFDX数据包的接收时间分别标注到AFDX数据包；数据包排序单元，对AFDX数据包进行排列，并标明数据包之间的实际传输时间间隔；数据包之间的传输时间间隔计算单元，根据标注的数据包的实际传输时间间隔，以及预先规定的传输间隔计算数据包间隔的抖动；网络传输延时计算单元，根据预先确定的各AFDX数据包的发送时间，以及标注的AFDX数据包的接收时间计算AFDX数据包的传输延迟时间。本申请技术方案使得便AFDX实时以太网的测试更加简便可靠。

Description

一种航电全双工实时以太网数据预处理装置

技术领域

本实用新型涉及航空总线ARINC 664测试领域，特别涉及一种航电全双工实时以太网(AFDX，Avionics Full Duplex Switched Ethernet)数据预处理装置。

背景技术

AFDX(Avionics Full Duplex Switched Ethernet，航电全双工实时以太网)是空中客车公司根据ARINC664规范，针对确定的飞行器数据网络(AircraftData Networks)而实现的技术。目前已被广泛用于互连航空飞行器中的电子系统，如发动机、飞行控制部件、巡航系统等。迄今为止，AFDX已使用在A380，A400M和波音B787项目中。在基于该协议的测试还在不断完善的同时，必须将测试做的更加简便实用，以方便测试。

实用新型内容

本实用新型所要解决的技术问题是，提供一种航电全双工实时以太网数据预处理装置，以便AFDX实时以太网的测试更加简便可靠。

为了解决上述技术问题，本实用新型公开了一种航电全双工实时以太网(AFDX)数据预处理装置，包括数据包顺序检测电路、时间标注电路、数据包排序单元、数据包之间的传输时间间隔计算单元和网络传输延时计算单元，其中：

所述数据包顺序检测电路，检测接收到的各AFDX数据包是否符合设定参数，如果是保留此AFDX数据包并发送给所述时间标注电路，否则丢弃AFDX数据包；

所述时间标注电路，将各AFDX数据包的接收时间分别标注到AFDX数据包中并发送给所述数据包排序单元；

所述数据包排序单元，按照各AFDX数据包中的接收时间的对AFDX数据包进行排列，并标明数据包与数据包之间的实际传输时间间隔；

所述数据包之间的传输时间间隔计算单元，根据所述数据包排序单元所标注的数据包的实际传输时间间隔，以及预先规定的传输间隔计算数据包间隔的抖动；

所述网络传输延时计算单元，根据预先确定的各AFDX数据包的发送时间，以及所述时间标注电路标注的AFDX数据包的接收时间计算各AFDX数据包的传输延迟时间。

较佳地，上述装置中，所述数据包顺序检测电路采用逻辑电路。

较佳地，上述装置中，所述时间标注电路采用逻辑电路。

较佳地，上述装置中，所述数据包排序单元、数据包之间的传输时间间隔计算单元以及网络传输延时计算单元集成在同一数据处理芯片上。

较佳地，上述装置中，所述数据包之间的传输时间间隔计算单元采用逻辑电路。

较佳地，上述装置中，所述网络传输延时计算单元采用逻辑电路。

较佳地，上述装置还包括显示单元，向用户显示所述数据包之间的传输时间间隔计算单元计算的数据包间隔的抖动的值，和所述网络传输延时计算单元计算的各AFDX数据包的传输延迟时间。

本申请技术方案为AFDX实时以太网提供了一种多种功能的测试，极大的丰富了测试项目及环境，从而使得便AFDX实时以太网的测试更加简便可靠。

附图说明

图1为本实施例中AFDX实时以太网数据传输测试装置结构示意图；

图2为本实施例中数据包之间传输时间间隔的示意图；

图3为本实施例中发送端和接收端之间传输延时示意图；

图4为本实施例中接收端接收数据的顺序示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下文将结合附图对本实用新型技术方案作进一步详细说明。需要说明的是，在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

实施例1

本案申请人考虑到，AFDX协议是基于数据包交换的网络协议，网络数据包之间的时间间隔，数据包间隔的jitter(抖动)，数据包之间的顺序等方面都是AFDX测试中重点关注的项目。因此，为了更方便测试数据包与数据包之间时间间隔，测量数据包间隔的jitter，数据包顺序方面。

基于上述思想，本实施例提供一种AFDX数据预处理装置，其结构如图1所示，包括如下各部分。

数据包顺序检测电路，检测接收到的各AFDX数据包是否符合设定参数，如果是保留此AFDX数据包并发送给时间标注电路，否则丢弃AFDX数据包。

其中，数据包顺序检测电路对接收到的数据包可按照类型进行分类标注，其中需要标注出传输错误的包；

时间标注电路，将各AFDX数据包的接收时间分别标注到AFDX数据包中；

数据包排序单元，按照时间标注电路处理后的各AFDX数据包中的接收时间的对AFDX数据包进行排列，并标明数据包与数据包之间的实际传输时间间隔和数据包的序号(即为协议中的顺序号)；

数据包之间的传输时间间隔计算单元，根据数据包排序单元所标注的数据包的实际传输时间间隔，以及预先规定的传输间隔计算数据包间隔的jitter(抖动)；

网络传输延时计算单元，根据预先确定的各AFDX数据包的发送时间，以及时间标注电路标注的AFDX数据包的接收时间计算各AFDX数据包的传输延迟时间。

其中，上述数据包顺序检测电路和时间标注电路可采用逻辑电路实现。而数据包之间的传输时间间隔计算单元以及网络传输延时计算单元即可以采用逻辑电路实现，也可以采用中央处理器等数据处理芯片实现。数据包排序单元采用数据处理芯片实现。优选的方案中，还可将数据包排序单元、数据包之间的传输时间间隔计算单元以及网络传输延时计算单元集成到同一个数据处理芯片上。

另外，在上述装置的基础上，还可增加显示单元，向用户显示上述数据包间隔的jitter(抖动)，时间延迟以及传输错误的数据包。

具体地，上述装置的工作原理如下：

两个端节点之间建立虚拟链路(Virtur Link，VL)后，某个端节点在该VL中向对端传输数据包；

接收到数据包的端节点(即为上述AFDX数据传输测试装置)，将AFDX数据包按照接收顺序进行排列，并标明数据包与数据包之间的传输间隔和数据包的序号(即为协议中的顺序号)。其中，AFDX数据传输测试装置中数据包之间的传输时间间隔测试单元对接收到的数据包根据接收的先后顺序按序排列，如图2所示，从而可方便的观察数据包之间的传输时间间隔，如数据包f1和f2之间的传输时间间隔为Δt+t’，数据包f2和f3之间的传输时间间隔为Δt+t”。则可以确定每两个相邻数据包之间的传输时间间隔。同时，由于VL中规定数据包与数据包之间的传输时间间隔固定为Δt，因此数据包与数据包之间的实际传输时间间隔减去VL中规定的数据包之间的传输时间间隔，就可以得到数据包传输的jitter。再通过对jitter的分析，判断网络环境的稳定性，即如果jitter越小，接收到的每两个数据包之间的实际时间间隔越接近固定值Δt，此时整个网络环境最好。如果jitter越大，接收到的每两个数据包之间的实际时间间隔越偏离固定值Δt，也就是说明此时网络环境很差。另外，还可以测试端设备的设计是否符合协议要求。

网络传输延时测试单元，可以直接计算出发送端A的数据包到B接收端的时间延迟。例如，如图3所示，A节点在t0时刻发出数据包f1，B节点在t1时刻收到数据包f1，那么就可以直观的看到网络的传输延时为Δt’。

数据包顺序测试单元，对接收到的数据包按照类型进行分类标注，其中有传输正确的数据包，有传输错误的包，还有重传的包。如图4所示，当数据包f2传输出现错误时，我们会将出现错误的数据包进行特殊标识，其次将接收到的重新传输的数据包f2也进行特殊标识，这样就可以方便的观察数据包得传输过程中是否出现错误。对于分析网络环境的好坏有很大的好处。

以上所述，仅为本实用新型的较佳实例而已，并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种航电全双工实时以太网AFDX数据预处理装置，其特征在于，该装置包括数据包顺序检测电路、时间标注电路、数据包排序单元、数据包之间的传输时间间隔计算单元和网络传输延时计算单元，其中： 

所述数据包顺序检测电路，检测接收到的各AFDX数据包是否符合设定参数，如果是保留此AFDX数据包并发送给所述时间标注电路，否则丢弃AFDX数据包； 

所述时间标注电路，将各AFDX数据包的接收时间分别标注到AFDX数据包中并发送给所述数据包排序单元； 

所述数据包排序单元，按照各AFDX数据包中的接收时间的对AFDX数据包进行排列，并标明数据包与数据包之间的实际传输时间间隔； 

所述数据包之间的传输时间间隔计算单元，根据所述数据包排序单元所标注的数据包的实际传输时间间隔，以及预先规定的传输间隔计算数据包间隔的抖动； 

所述网络传输延时计算单元，根据预先确定的各AFDX数据包的发送时间，以及所述时间标注电路标注的AFDX数据包的接收时间计算各AFDX数据包的传输延迟时间。 

2.如权利要求1所述的装置，其特征在于， 

所述数据包顺序检测电路采用逻辑电路。 

3.如权利要求2所述的装置，其特征在于， 

所述时间标注电路采用逻辑电路。 

4.如权利要求1、2或3所述的装置，其特征在于， 

所述数据包排序单元、数据包之间的传输时间间隔计算单元以及网络传输延时计算单元集成在同一数据处理芯片上。 

5.如权利要求4所述的装置，其特征在于， 

所述数据包之间的传输时间间隔计算单元采用逻辑电路。 

6.如权利要求4所述的装置，其特征在于， 

所述网络传输延时计算单元采用逻辑电路。 

7.如权利要求1、2或3所述的装置，其特征在于，该装置还包括： 

显示单元，向用户显示所述数据包之间的传输时间间隔计算单元计算的数据包间隔的抖动的值，和所述网络传输延时计算单元计算的各AFDX数据包的传输延迟时间。 

Images