JP2020145593A - 撮像素子 - Google Patents

撮像素子 Download PDF

Info

Publication number
JP2020145593A
JP2020145593A JP2019040858A JP2019040858A JP2020145593A JP 2020145593 A JP2020145593 A JP 2020145593A JP 2019040858 A JP2019040858 A JP 2019040858A JP 2019040858 A JP2019040858 A JP 2019040858A JP 2020145593 A JP2020145593 A JP 2020145593A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
light
incident
layer
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019040858A
Other languages
English (en)
Other versions
JP7244304B2 (ja
Inventor
悠葵 本田
Yuki Honda
悠葵 本田
難波 正和
Masakazu Nanba
正和 難波
佐藤 弘人
Hiroto Sato
弘人 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2019040858A priority Critical patent/JP7244304B2/ja
Publication of JP2020145593A publication Critical patent/JP2020145593A/ja
Application granted granted Critical
Publication of JP7244304B2 publication Critical patent/JP7244304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

【課題】 要素画素内に配される、画素アレイの平面方向の大きさを縮小し、高解像度化を実現することが可能な撮像素子を提供する。【解決手段】 入射光に応じた電荷を生成・蓄積する光電変換部(画素アレイ12等)および光電変換部により得られた蓄積電荷を読み出して出力する信号処理部13a1等を備え、光電変換部は、光入射方向に複数の光電変換層12a、b、cを積層してなるとともに、要素画素10を2次元的に分離配列してなり、要素画素10は、光電変換層12a、b、c毎に複数の受光部12a1等を備え、光入射側からみて下層の光電変換層12cを除き、光電変換層12a、b毎に複数の受光部12a1等が少なくとも周辺部に配列され、要素画素10において、入射光が入射した受光部12a1等からの蓄積電荷情報に基づいて、光の入射位置、光の入射方向を判定する演算部51を備えてなる。【選択図】図1

Description

本発明は、例えばインテグラルフォトグラフィー(IP)を用いた3次元情報の撮像に用いられる撮像素子に関し、例えばマトリックス状に配された要素画素を備えた撮像素子に関するものである。
近年、スーパーハイビジョン放送が実用化され、この撮像に対応した3300万画素を有する撮像素子が開発されている。さらに、放送分野においては2次元スクリーンを飛び越え3次元空間でリアルな視聴体験をもたらす空間表現メディアとして、例えばインテグラルフォトグラフィー(IP)を用いて特殊なメガネが不要で自然な3次元映像を楽しむことができるテレビの研究が進められており、高精細な3次元イメージングを実現するためにさらに飛躍的に解像度を高めた撮像素子の開発が要望されている。
インテグラルフォトグラフィー(IP)を用いた光線の位置情報と方向情報の取得においては、これまで、単一位置(要素画素510、610)における光線の入射方向から、図8、9に示すように、要素レンズ(レンズアレイの1つのマイクロレンズ511、611)を介して入射した光線を、2次元平面上に受光部を正方配置した画素アレイ512、612で受光するものが知られている(例えば、下記特許文献1を参照)。
特開2001−228570号公報
しかしながら、上述した従来技術によっては、各要素レンズや各受光部の微細化が可能となっても、要素画素の大きさが、平面的に拡がる画素アレイの大きさに律束されて小型化することが難しく、十分な高解像度を実現することができなかった。
本発明は、このような事情に鑑みなされたものであり、要素画素内に配される、画素アレイの平面的な大きさを縮小し、高解像度化を実現することが可能な撮像素子を提供することを目的とするものである。
以上の目的を達成するため、本発明の撮像素子は、
入射光に応じた電荷を生成・蓄積する光電変換部および該光電変換部により得られた蓄積電荷を読み出して出力する信号処理部を備え、
前記光電変換部は、光入射方向に複数の光電変換層を積層してなるとともに、要素画素に2次元的に分離配列されてなり、
該要素画素は、前記光電変換層毎に受光部を備えるとともに、光入射側からみて最下層の(最深の)光電変換層を除き、前記光電変換層毎に複数の受光部が少なくとも周辺部に配列されてなり、
該要素画素において、入射光が入射した前記受光部からの蓄積電荷情報に基づいて、光が入射した該要素画素の位置、および光の入射方向を判定する演算部を備えたことを特徴とするものである。
なお、上記「光入射側からみて最下層(最深の)光電変換層を除き」との表現は、「最下層の(最深の)光電変換層」が複数の受光部を有するか否かについて規定するものではなく、受光部が複数設けられていてもよいし、1つだけ設けられていてもよいことを意味するものである。
前記要素画素は、光入射側からみて最下層の前記光電変換層を除いた他の前記光電変換層の中央部付近に空洞部が配され、該空洞部に入射光が入射するように構成されてなるものとすることが可能である。
また、前記要素画素は、光入射側からみて最下層の前記光電変換層を除いた他の前記光電変換層の中央部付近に光を透過する透光部が配され、該透光部に入射光が入射するように構成されてなることを特徴とすることが可能である。
また、前記要素画素は、光入射側からみて最下層の前記光電変換層を除いた他の前記光電変換層が光を透過し得る厚みに形成されてなることが可能である。
また、前記光電変換部の光入射側に、前記要素画素の各々に対応する位置に各マイクロレンズを配してなるレンズアレイを備えたものとすることが好ましい。
また、前記光電変換部および前記信号処理部が光入射方向に互いに積層されたものとすることが好ましい。
本発明の撮像素子によれば、各要素画素毎に、複数の光電変換層が積層されてなり、光電変換層毎に受光部を備えるとともに、光入射側からみて最下層の光電変換層を除き、光電変換層毎に複数の受光部が少なくとも周辺部に配列され、要素画素において、入射光が入射した受光部からの蓄積電荷情報に基づいて、光が入射した要素画素の位置、および光の入射方向を判定するようにしている。
すなわち、本発明の撮像素子において、受光部は従来の2次元平面上に配置される構成とは異なり、3次元空間に配置される構成となる。このような構成とすると、各位置(要素画素)に入射する光線のうち、撮像素子に対して垂直に入射する光線(以下、垂直入射光線と称する)は開口部の底部に配置された最下層の光電変換層の受光部により光電変換される。一方、撮像素子に対して斜めから入射する光(以下、斜め入射光線と称する)は入射する角度に応じて積層された光電変換層のいずれかの受光部により光電変換される。
これにより光の入射位置情報と入射方向情報とを取得可能であるのと同時に、各要素画素に配置する画素アレイの高集積化が可能となり、高解像度化を促進することができる。
本発明の実施例1に係る撮像素子の要素画素を示す概略斜視図である。 図1に示す実施例1に係る撮像素子の要素画素の層構成を示す模式図である。 図1に示す実施例1に係る撮像素子の製造工程の一例を示す概略図である。 本発明の実施例2に係る撮像素子の要素画素の層構成を示す模式図である。 本発明の実施例3に係る撮像素子の要素画素を示す概略斜視図である。 図5に示す実施例3に係る撮像素子の要素画素の層構成を示す模式図である。 光電変換膜の光線数(光線が入射し得る受光部の数)と一平面内の全画素面積との関係を本実施例と従来技術について示すグラフである。 従来技術1に係る撮像素子の要素画素を示す概略斜視図である。 従来技術2に係る撮像素子の要素画素を示す概略斜視図である。
以下、本発明の実施形態に係る撮像素子について、概念的に説明する。
すなわち、本発明の撮像素子の構成は以下のように構成されている。
まず、入射光に応じた電荷を生成・蓄積する光電変換部および該光電変換部により得られた蓄積電荷を読み出して出力する信号処理部を備えた構成が前提とされる。
また、光電変換部は、光入射方向に複数の光電変換層を積層してなるとともに、2次元的に要素画素に分離配列された構成とされている。
したがって、要素画素は、複数の光電変換層を積層してなり、光電変換層毎に、受光部を備えるとともに、光入射側からみて最深の(最下層の)光電変換層を除き、光電変換層毎に少なくともその層の周辺部に複数の受光部が配列されている。
なお、各要素画素において、光電変換部と信号処理部は積層されていることが要素画素の横方向の拡がりを抑制する上で好ましいが、光電変換部と信号処理部が横並びに形成されていてもよい。
本発明の実施形態の最大の特徴は、各要素画素において光入射方向に複数の光電変換層を積層してなり、要素画素の全受光部が2次元平面上に配置される図8、9に示す従来技術のような構成ではなく、光電変換層を積層することにより、受光部を3次元空間的に配列することができ、1要素画素における横方向(光入射方向に直交する方向)の拡がりを抑制することが可能となっている。
そして、上記要素画素において、入射光が入射した前記受光部からの蓄積電荷情報に基づいて、光が入射した要素画素の位置、および光の入射方向を判定し得るように演算部を設けている。
このような構成とされているので、各要素画素に配置する画素アレイの高集積化が可能となり、さらに、上記要素画素の受光部数を増加させることができるので、高解像度化を促進した撮像素子を構築することができる。
次に、本発明の実施形態に係る撮像素子について、図面を参照しつつ実施例1〜3を用いて具体的に説明する。
<実施例1>
図1は、実施例1に係る撮像素子の要素画素を示す概略斜視図である。
すなわち、図1に示すように、撮像素子の1つの要素画素10は、3つの光電変換層
12a、b、cを積み重ねてなる画素アレイ12を備えており、上方の2つの光電変換層12a、bの中央部には、円柱状の開口部(空洞部)15が設けられている。なお、下層の光電変換層12cには開口部15は設けられていない。
上層と中層の光電変換層12a、bには、角部(周囲)の各々に対応するように、例えば4つの受光部が設けられており、一方、下層の光電変換層12cには、1つ(分割されていない)または4つ(光電変換層12a、bと同様に分割されている)の受光部が設けられている。
画素アレイ12の光入射側にはマイクロレンズアレイのマイクロレンズ(1画素分)11が配設されており、外部からの入射光を、入射角に応じた受光部に集束させる。この要素画素10は座標(x、y)の位置に設定されており、また、垂直入射光線は(u、v)方向に進み、斜め入射光線は、例えば(u、v)方向に進むように設定される。
開口部(空洞部)15に入力された光は入射方向に応じて光電変換層12a、b、cの各受光部にてそれぞれ光電変換され、入射光量に応じた電荷量が各受光部に蓄積される。蓄積された電荷は信号処理部(図2を参照)にて読み出され、入射光の入射した位置および方向が判定される。この演算部51は、通常、その他の要素画素の演算部と共有される構成とされている(後述する実施例2、3において同じ)。
次に、図2を参照して、実施例1に係る撮像素子の要素画素10の層構成についてさらに説明する。
撮像素子の各要素画素10は、各要素画素10に対応して、入射光の入射方向に応じて光を集束するマイクロレンズ(1画素対応)11と、入射光に応じた電荷を生成・蓄積する複数の光電変換層12a、b、cに各々配される受光部(一部のみ示されている)12a1、a2、b1、b2、c1と、これら各受光部12a1、a2、b1、b2、c1にて受光して得られる蓄積電荷を読み出して出力する信号処理部(一部のみ示されている)13a1、a2、b1、b2、c1からなり、支持基板(不図示)、信号処理部13a1、a2、b1、b2、c1、および光電変換層12a、b、cの順に積層し(下層の光電変換層12cは、信号処理部13a1、a2と同一高さに位置設定されている)、さらにその上部にマイクロレンズ11が配置される。
なお、本実施例においては、信号処理部13a1、a2およびマイクロレンズ11も、当該要素画素10に含めて取り扱うものとする(後述する実施例2、3において同じ)。
図2では、1つの要素画素10において、9つの光入射方向(光電変換層12aでは4方向、光電変換層12bでは4方向、光電変換層12cでは1方向の光線に対応している)に対し、それぞれ異なる、光電変換層12a、b、cの受光部12a1、a2、b1、b2、c1で受光する構成を示している。
図1を用いて説明したように、光電変換層12a、b、cは3層の積層構造を有し、上層および中層の光電変換層12a、bは各4個の受光部を有するとともに開口部15が形成されている。この画素要素10の位置に入射する光のうち、垂直入射光線は開口部15を通して下層の光電変換層12cにて受光される。斜め入射光線は開口部15を通して、その入射角に応じて中層の光電変換層12bまたは上層の光電変換層12aのいずれかの受光部にて受光される。従来技術では、図8、9に示すように、要素画素510、610毎の画素アレイ512、612が2次元平面上に配置されるのに対し、本実施例のものでは受光部12a1、a2、b1、b2、c1を有する光電変換層12a、b、cを積層して画素アレイ12を構成しており、横方向の拡がりを抑制することができるので高集積化が可能である。
なお、本実施例に係る、要素画素10毎に開口部15を有する撮像素子においては、入射光の入射方向に応じて光を集束するマイクロレンズ11は必ずしも要しないが、マイクロレンズ11を設けることにより、外部からの広範囲の光を取り込むことができる。
また、上述した開口部15の形状は円柱状のほか、四角柱や六角柱等の角柱状、さらには椀状や球体状等の種々の形状を選択することが可能である。
また、上述した光電変換層12a、12b、12cの受光部の数は上記のものに限られるものではなく、さらに、光電変換層の総数としても3層以外の複数の数を選択することができる(後述する実施例2、3のものにおいて同様である)。
なお、光電変換層12a、b、cには、低消費電力化が可能なFDSOI基板などに代表されるシリコン基板を用いることが可能であり、また、有機物を用いた光電変換層12a、b、cや透明な信号処理部13a1、a2、13b1、b2、13c1を用いることができる。
図3は、本実施形態に係る撮像素子の製造工程の一部の一例を示すものである。
本実施例に係る撮像素子の製造工程においては、図3に示すように、面対称をなすように対向配置された2つのSOI基板(光電変換層)71a、bを接合する工程を備えているので、以下では、この接合工程部分について説明する。
この接合工程においては、まず、図3(a)に示す第1工程において、各SOI基板71a、bを、Si基板72a、b上に埋め込み酸化膜層73a、b、受光部74a、bおよび信号処理部75a、bをこの順に積層して形成する。
次に、図3(b)に示す第2工程においては、各SOI基板71a、bに埋め込み電極用のホール76a1、b1を形成した後、信号処理部75a、b(ホール76a1、b1を含む)上に、メッキ法を用いて金属膜76a、bを形成する。メッキ用の金属としては金や銅等が用いられる。
次に、図3(c)に示す第3工程においては、第2工程においてメッキ法を用いて形成された金属膜76a、bに平坦化加工処理を施して接合面を平坦化する。この後、この接合面の表面活性化処理を行う。
上記平坦化加工処理はCMP(Chemical Mechanical Polishing)等を用いて行う。また、上記表面活性化処理はプラズマを使用する手法や、Si薄膜を形成する手法等を用いることができる。
次に、図3(d)に示す第4工程においては、上述したような平坦化加工処理や表面活性化処理を施されたSOI基板71a、bを上記接合面を向かい合わせて互いに接合する。
この後、図3(e)に示す第5工程において、一方のSi基板72aを除去して、2層の光電変換層を接合する製造工程が終了する。
この接合処理は、上述した平坦化加工処理および表面活性化処理を施した接合面を有する両SOI基板71a、bを互いに押圧し、接合面の金属膜同士およびシリコン酸化膜同士を密着させることで接合する直接接合技術などを用いることができる。
上記第1〜5の製造工程を繰り返すことによって、3層以上の光電変換層(SOI基板)71a、bを接合することができる。
上述したようにして、受光部74a、bおよび信号処理部75a、bを積層した各SOI基板(光電変換層)71a、bを複数層積層し、受光部74a、bの配設位置において、Si基板が形成されていない表面側から、SOI基板71a、bの積層方向に、フォトリソグラフィー、ドライエッチングあるいはウェットエッチング等の手法を用いて、図1、2に示すような開口部15を形成する。
<実施例2>
図4は、実施例2に係る撮像素子の要素画素110の層構成を示す概略図である。
なお、実施例2に係る撮像素子は上記実施例1と類似した撮像素子とされているので、図1、2の部材に対応する部材については、図2の各部材に付した符号に100を加えた符号を付すものとする。
本実施例と上記実施例1との主要な差異は、上記実施例1においては、上方の2つの光電変換層12a、bの中央部に、円柱状の開口部(空洞部)15が設けられているのに対し、本実施例においては、この開口部(空洞部)15の部分が可視光を透過する、透光部126a、bとして構成されている。その他の基本的な構成、および効果は実施例1のものと同様となっている。
この透光部126a、bは、例えば、シリコン酸化膜等の材料により形成される。また、各光電変換層112a、bの中央部のシリコン活性層に局所酸化法によりLOCOS(Local Oxidation Silicon)膜を形成することにより、この中央部を透光体とするようにしてもよい。
なお、本実施例は、物理的な加工処理を施さずに透光部126a、bを形成することが可能であり、そのような製造工程を用いた場合には、上記実施例1のものと比べて、素子製造が容易となる。また、透光部126a、bの形状は、円柱状のほか、四角柱や六角柱等の角柱状、さらには椀状や球体状等の種々の形状を選択することが可能である。
すなわち、撮像素子の各要素画素110は、入射光の入射方向に応じて光を集束するマイクロレンズ(1画素対応)111と、入射光に応じた電荷を生成・蓄積する複数の光電変換層112a、b、cを積層してなる画素アレイ112と、これら光電変換層112a、b、cに各々配される受光部(一部のみ示されている)112a1、a2、b1、b2、c1〜c5にて受光して得られる蓄積電荷を読み出して出力する信号処理部113a、b、cからなり、支持基板(不図示)上に、光電変換層112a、光電変換層112bおよび光電変換層112cの順に積層し、上部にマイクロレンズ111が配置される。また、各信号処理部113a、b、cは、対応する光電変換層112a、b、c各々の側方に配されている。
なお、光電変換層112a、b、cには、低消費電力化が可能なFDSOI基板などに代表されるシリコン基板を用いることが可能であり、また、有機物を用いた光電変換層112a、b、cや透明な信号処理部113a、b、cを用いることができる。
本実施例では、図4に示すように、1つの要素画素110において、9つの光線入射方向(光電変換層112aでは4方向、光電変換層112bでは4方向、光電変換層112cでは1方向の光線に対応している)に対し、光線入射方向に応じた、光電変換層112a、b、cの受光部112a1、a2、b1、b2、c1〜c5により受光するように構成されている。すなわち、垂直方向または若干斜め方向からこの要素画素110に入射した光は、透光部126a、bを介して、下層の光電変換層112cの受光部112c1〜c5(一部の受光部のみが示されている)等により受光される。この要素画素110に中程度の斜めから入射した光は、透光部126a、bを介して、中層の光電変換層112bの受光部112b1、b2(一部の受光部のみが示されている)等により受光される。また、この要素画素110に鋭角的に斜めから入射した光は、透光部126aを介して、上層の光電変換層112aの受光部112a1、a2(一部の受光部のみが示されている)等により受光される。
このような構成とされた実施例2の撮像素子においては、各要素画素110に入射する光は、入射角度に応じて各光電変換層112a、b、cの異なる受光部112c3等にて光電変換され、電荷が蓄積される。入射角度に応じて振り分けられた各受光部112c3等の蓄積電荷から、実施例1と同様にして、入射光の位置情報と方向情報とを取得することができるとともに本実施例の画素構造により画素アレイ112の高集積化が可能となり、高解像度化することができる。
<実施例3>
図5および図6は、実施例3に係る撮像素子の要素画素210の概略斜視図および層構成図を示すものである。
なお、実施例3に係る撮像素子は上記実施例1と類似した撮像素子とされているので、図1および図2の部材に対応する部材については、図1および図2の各部材に付した符号に200を加えた符号を付すものとする。
本実施例と上記実施例1との主要な差異は、実施例1においては、上方の2つの光電変換層12a、bの中央部に、円柱状の開口部(空洞部)15が設けられているのに対し、本実施例においては、この開口部15が設けられておらず、この開口部15に対応する部分にも、2つの光電変換層212a、bの受光部212a2、b2が配されている。
外部からこの要素画素210に入射した光は、マイクロレンズ211により集束されて、複数の受光部212a等のうちいずれかの受光部に集束されることになる。光電変換により発生する電荷は、この集束位置において急増することになるので(他の位置においては発生する電荷が激減してノイズとして扱って差し支えない)、光電変換により大きな電荷が発生したこの集束位置に配された受光部212c2等における蓄積電荷量を特定することにより、入射光の位置情報と方向情報とを取得することができる。
その他の基本的な構成、および効果は実施例1のものと同様となっている。
なお、本実施例は、実施例1のように開口部15を設けたり、実施例2のように透光部126a、bを形成したりする必要がないので、素子製造が大幅に容易となる。
すなわち、撮像素子の各要素画素210は、入射光の入射方向に応じた光を集束するマイクロレンズ(1画素対応)211と、入射光に応じた電荷を生成・蓄積する複数の光電変換層212a、b、cを積層してなる画素アレイ212と、これら各光電変換層212a、b、cの受光部212a1等にて受光して得られる蓄積電荷を読み出して出力する信号処理部213a、b、cからなり、支持基板(不図示)上に、信号処理部213a、b、c、光電変換層212c、光電変換層212bおよび光電変換層212aの順に積層し、上部にマイクロレンズ211を配置する。また、各信号処理部213a、b、cは、対応する光電変換層213a、b、cの下方に、各々対応する受光部212a等とビアで電気的に接続されるようにして配されている。
なお、光電変換層212a、b、cには、低消費電力化が可能なFDSOI基板などに代表されるシリコン基板を用いることが可能であり、また、有機物を用いた光電変換層212a、b、cや透明な信号処理部213a1〜a3、b1〜b3、c1〜c3を用いることができる。
本実施例では、図6に示すように、1つの要素画素210において、各光電変換層212a、b、cが各々9個の受光部212a1等、212b1等、212c1等を備えており、合計で25の光線入射方向(光電変換層212aでは8方向、光電変換層212bでは8方向、光電変換層212cでは9方向の光線に対応している)に対し、各々異なる光電変換層212a、b、cの受光部212a1等において受光するように構成されている。
すなわち、垂直方向または若干斜め方向からこの要素画素210に入射した光は、上層および中層の光電変換層212a、bを略垂直に通過して、光が集束した下層の光電変換層212cの所定の受光部212c2等において吸収(光電変換)される。
この要素画素210に中程度の斜めから入射した光は、上層および中層の光電変換層212a、bを斜めに通過して、光が集束した中層の光電変換層212bの所定の受光部212b1等において吸収(光電変換)される。
また、この要素画素210に鋭角的に斜めから入射した光は、上層の光電変換層212aを斜めに通過して、光が集束した上層の光電変換層212aの受光部212a1等において受光される。
このような構成とされた実施例3の撮像素子においては、各要素画素210に入射する光は、入射角度に対して各々異なる、各光電変換層212a、b、cの受光部212c2等にて光電変換され、電荷が蓄積される。入射角度に応じて異なる位置に集束された各受光部212c2等の蓄積電荷から、実施例1と同様にして入射光の位置情報と方向情報とを取得することができるとともに本実施例の画素構造により画素アレイ212の高集積化が可能となり、高解像度化することができる。
図7は、光電変換膜の光線数(光線が入射し得る受光部の数)と全画素面積との関係を本実施例と従来技術について示すグラフである。ここで、全画素面積とは、要素画素10等を各光電変換層12a等の層面と平行に切断した場合における断面積であり、本実施例と従来技術のいずれにおいても、受光部12a1等の上表面の1辺を3μmとし、1光電変換層12a等あたり9つの受光部121a1等を備えている場合について算出したものである。
すなわち、光電変換層12a等が1層の場合には、本実施例のもの、従来技術のもの、いずれも3×3×9=81μmとなるが、2層構成の場合には、本実施例のものでは81μmで1層の場合と変わらないのに対して、従来技術のものでは153μmで、1層の場合の1.89倍となる。
また、3層構成の場合には、本実施例のものでは81μmで1層の場合と変わらないのに対して、従来技術のものでは225μmで、1層の場合の2.78倍となる。
さらに、n層構成の場合には、本実施例のものでは81μmで1層の場合と変わらないのに対して、従来技術のものでは{9・(8n+1)}μmで、1層の場合の
{9・(8n+1)/81}倍となる。
このように本実施例のものでは、従来技術のものに比べて、全画素面積を大幅に低下させて、要素画素のコンパクト化を図ることができる。
本発明の撮像素子としては、上記実施形態のものに限られるものではなく、その他の種々の態様の変更が可能である。
例えば、光電変換素子を構成する各層については、上記実施形態のものに限られるものではなく、他の層を上述した層間に挟むようにすることも可能である。また、受光部の配列態様なども適宜変更することが可能である。さらに、光電変換層毎に設けられた受光部は、互いに対応して配列されていることを要しない。
10、110、210、510、610 要素画素
11、111、211、511、611 マイクロレンズ
12、112、212、512、612 画素アレイ
12a、12b、12c、112a、112b、112c、212a、212b、212c 光電変換層
12a1、12a2、12b1、12b2、12c1、112a1、112a2、112b1、112b2、112c1〜c5、212a1〜a3、212b1〜b3、212c1〜c3、74a、b 受光部
13a1、13a2、13b1、13b2、13c1、113a、113b、113c、213a1〜a3、213b1〜b3、213c1〜c3、75a、b 信号処理部
15 開口部(空洞部)
51 演算部
71a、b SOI基板
72a、b Si基板
73a、b 埋め込み酸化膜(BOX)層
76a、b 金属膜
76a1、b1 埋め込み電極用のホール
126a、b 透光部

Claims (6)

  1. 入射光に応じた電荷を生成・蓄積する光電変換部および該光電変換部により得られた蓄積電荷を読み出して出力する信号処理部を備え、
    前記光電変換部は、光入射方向に複数の光電変換層を積層してなるとともに、要素画素に2次元的に分離配列されてなり、
    該要素画素は、前記光電変換層毎に受光部を備えるとともに、光入射側からみて最下層の光電変換層を除き、前記光電変換層毎に複数の受光部が少なくとも周辺部に配列されてなり、
    該要素画素において、入射光が入射した前記受光部からの蓄積電荷情報に基づいて、光が入射した該要素画素の位置、および光の入射方向を判定する演算部を備えたことを特徴とする撮像素子。
  2. 前記要素画素は、光入射側からみて最下層の前記光電変換層を除いた他の前記光電変換層の中央部付近に空洞部が配され、該空洞部に入射光が入射するように構成されてなることを特徴とする請求項1に記載の撮像素子。
  3. 前記要素画素は、光入射側からみて最下層の前記光電変換層を除いた他の前記光電変換層の中央部付近に光を透過する透光部が配され、該透光部に入射光が入射するように構成されてなることを特徴とする請求項1に記載の撮像素子。
  4. 前記要素画素は、光入射側からみて最下層の前記光電変換層を除いた他の前記光電変換層が光を透過し得る厚みに形成されてなることを特徴とする請求項1に記載の撮像素子。
  5. 前記光電変換部の光入射側に、前記要素画素の各々に対応する位置に各マイクロレンズを配してなるレンズアレイを備えたことを特徴とする請求項1〜4のうちいずれか1項に記載の撮像素子。
  6. 前記光電変換部および前記信号処理部が光入射方向に互いに積層されたものとすることを特徴とする請求項1〜5のうちいずれか1項に記載の撮像素子。
JP2019040858A 2019-03-06 2019-03-06 撮像素子 Active JP7244304B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019040858A JP7244304B2 (ja) 2019-03-06 2019-03-06 撮像素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019040858A JP7244304B2 (ja) 2019-03-06 2019-03-06 撮像素子

Publications (2)

Publication Number Publication Date
JP2020145593A true JP2020145593A (ja) 2020-09-10
JP7244304B2 JP7244304B2 (ja) 2023-03-22

Family

ID=72354576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019040858A Active JP7244304B2 (ja) 2019-03-06 2019-03-06 撮像素子

Country Status (1)

Country Link
JP (1) JP7244304B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058559A (ja) * 2014-09-10 2016-04-21 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP2016129327A (ja) * 2015-01-05 2016-07-14 キヤノン株式会社 撮像素子及び撮像装置
JP2016163279A (ja) * 2015-03-04 2016-09-05 キヤノン株式会社 画像処理装置及び画像処理方法、及び撮像装置
JP2017123380A (ja) * 2016-01-06 2017-07-13 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2018139272A (ja) * 2017-02-24 2018-09-06 キヤノン株式会社 撮像素子および撮像装置
JP2018160779A (ja) * 2017-03-22 2018-10-11 キヤノン株式会社 撮像素子及びその制御方法、撮像装置、焦点検出装置及び方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058559A (ja) * 2014-09-10 2016-04-21 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP2016129327A (ja) * 2015-01-05 2016-07-14 キヤノン株式会社 撮像素子及び撮像装置
JP2016163279A (ja) * 2015-03-04 2016-09-05 キヤノン株式会社 画像処理装置及び画像処理方法、及び撮像装置
JP2017123380A (ja) * 2016-01-06 2017-07-13 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2018139272A (ja) * 2017-02-24 2018-09-06 キヤノン株式会社 撮像素子および撮像装置
JP2018160779A (ja) * 2017-03-22 2018-10-11 キヤノン株式会社 撮像素子及びその制御方法、撮像装置、焦点検出装置及び方法

Also Published As

Publication number Publication date
JP7244304B2 (ja) 2023-03-22

Similar Documents

Publication Publication Date Title
JP5584679B2 (ja) 固体撮像素子および撮像装置
JP5724322B2 (ja) 固体撮像装置の製造方法
JP4492533B2 (ja) 複眼撮像装置
JP5104306B2 (ja) 固体撮像素子
TWI463645B (zh) 影像感測器中之彩色濾光片陣列對準標記形成
JP2014078015A (ja) 光学部材、固体撮像装置、製造方法
JP5218502B2 (ja) 固体撮像装置の製造方法
JP2013172292A (ja) 撮像装置及び撮像素子アレイ
TW200300291A (en) Solid-state image sensor and its production method
JP2007329714A (ja) 複眼撮像装置
JP2012189708A (ja) 撮像装置
JP4691939B2 (ja) 裏面照射型固体撮像素子の製造方法
JP2006319329A (ja) 埋め込まれたレンズを有するイメージセンサー
JP6343246B2 (ja) 非平面光インタフェースを備えた裏面照明式イメージセンサ
TW200841462A (en) Solid-state image capturing apparatus, method for manufacturing the same, and electronic information device
JP2007279512A (ja) 立体カメラ及び立体撮像素子
JP5713971B2 (ja) 固体撮像装置
JP2020136545A (ja) 固体撮像装置及び電子機器
JP4262446B2 (ja) 固体撮像装置
JP5950128B2 (ja) 固体撮像装置
JP7244304B2 (ja) 撮像素子
JP5767929B2 (ja) 固体撮像装置及び携帯情報端末装置
JP6218687B2 (ja) 固体撮像装置および撮像装置
JP2014086910A (ja) 撮像素子及び撮像装置
JP2012004332A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230309

R150 Certificate of patent or registration of utility model

Ref document number: 7244304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150