JP2020139992A - 液晶表示装置及び液晶表示装置の製造方法 - Google Patents

Abstract

【課題】各種電極及び／又は各種配線等の形状が互いに異なる２つの液晶表示パネルを用いる場合であっても、単体の液晶表示パネルの２倍の数のマスクを必要としない液晶表示装置等を提供する。【解決手段】液晶表示装置１は、第１液晶表示パネル１００と、第１液晶表示パネル１００に対向する第２液晶表示パネル２００とを備え、第１液晶表示パネル１００及び第２液晶表示パネル２００の各々は、映像信号線と、走査線と、各画素に設けられたトランジスタと、各画素に設けられた画素電極とを有し、映像信号線、走査線、トランジスタの半導体層及び画素電極の少なくとも一つが、第１液晶表示パネル１００と第２液晶表示パネル２００とで同じ形状でパターニングされている。【選択図】図１

Description

本開示は、液晶表示装置及び液晶表示装置の製造方法に関する。

液晶表示パネルを用いた液晶表示装置は、テレビ又はモニタ等のディスプレイとして利用されている。しかしながら、液晶表示装置は、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置と比べてコントラスト比が低い。

そこで、カラー画像を表示する第１液晶表示パネルとモノクロ画像を表示する第２液晶表示パネルとを重ね合わせることで、コントラスト比を向上させることができる液晶表示装置が提案されている（例えば特許文献１）。

国際公開第２００７／０４０１５８号

液晶表示パネルの液晶駆動方式としては、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式又はＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式等の横電界方式が知られている。

横電界方式の液晶表示パネルでは、例えば、各画素に形成された画素電極と、画素電極に対向する共通電極とを備える。画素電極は、複数本のライン電極を有する。例えば、画素電極としては、櫛歯状の電極又は複数本のスリットが形成された電極等がある。また、共通電極としては、画素電極と同様に各画素に複数本のライン電極を有するもの、あるいは、画素電極と絶縁膜を介して画素領域の全面に形成された平面状のもの等が用いられる。

このような構成の液晶表示パネルを２枚重ね合わせた液晶表示装置では、一方の液晶表示パネルと他方の液晶表示パネルとで画素電極のライン電極の向きを異ならせる場合がある。この場合、一方の液晶表示パネルと他方の液晶表示パネルとでは、画素電極だけではなく、画素電極の形状に応じて映像信号線及び走査線等の他の配線についても異ならせる場合がある。

このように各種電極及び／又は各種配線等の形状が互いに異なる２つの液晶表示パネルを有する液晶表示装置を製造する場合、各液晶表示パネルで各種電極及び／又は各種配線等を所定形状にパターニングするために、単体の液晶表示パネルの２倍の数のマスクが必要になる。つまり、２つの液晶表示パネルのそれぞれで、各種電極ごと及び／又は各種配線ごとに、異なるマスクが必要となる。

本開示は、このような課題を解決するためになされたものであり、各種電極及び／又は各種配線等の形状が互いに異なる２つの液晶表示パネルを用いる場合であっても、単体の液晶表示パネルの２倍の数のマスクを必要としない液晶表示装置及びその製造方法を提供することを目的とする。

上記目的を達成するために、本開示に係る液晶表示装置の一態様は、第１液晶表示パネルと、前記第１液晶表示パネルに対向する第２液晶表示パネルとを備え、前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、映像信号線と、走査線と、各画素に設けられたトランジスタと、各画素に設けられた画素電極とを有し、前記映像信号線、前記走査線、前記トランジスタの半導体層及び前記画素電極の少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じ形状でパターニングされている。

また、本開示に係る液晶表示装置の製造方法の一態様は、第１液晶表示パネルと、前記第１液晶表示パネルに対向する第２液晶表示パネルとを備える液晶表示装置の製造方法であって、前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、映像信号線と、走査線と、各画素に設けられたトランジスタと、各画素に設けられた画素電極とを有し、前記映像信号線、前記走査線、前記トランジスタの半導体層及び前記画素電極の少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じマスクを用いてパターニングされている。

各種電極及び／又は各種配線等の形状が互いに異なる２つの液晶表示パネルを用いる場合であっても、単体の液晶表示パネルの２倍の数のマスクを必要としない。

実施の形態１に係る表示装置の概略構成を示す図である。 実施の形態１に係る液晶表示装置における第１液晶表示パネルの概略構成を示す図である。 実施の形態１に係る液晶表示装置における第２液晶表示パネルの概略構成を示す図である。 実施の形態１に係る液晶表示装置における第１液晶表示パネルの画素のレイアウトを示す平面図である。 図４のＶ−Ｖ線における第１液晶表示パネルの断面図である。 実施の形態１に係る液晶表示装置における第２液晶表示パネルの画素のレイアウトを示す平面図である。 比較例の液晶表示装置における第１液晶表示パネルの画素のレイアウトを示す平面図である。 比較例の液晶表示装置における第２液晶表示パネルの画素のレイアウトを示す平面図である。 実施の形態２に係る液晶表示装置における第１液晶表示パネルの画素のレイアウトを示す平面図である。 実施の形態２に係る液晶表示装置における第２液晶表示パネルの画素のレイアウトを示す平面図である。

以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、構成要素、構成要素の配置位置及び接続形態、並びに、ステップ及びステップの順序等は、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

（実施の形態１）
まず、実施の形態１に係る液晶表示装置１の概略構成について、図１〜図３を用いて説明する。図１は、実施の形態１に係る液晶表示装置１の概略構成を示す図である。図２は、同液晶表示装置１における第１液晶表示パネル１００の概略構成を示す図である。図３は、同液晶表示装置１における第２液晶表示パネル２００の概略構成を示す図である。

液晶表示装置１は、静止画像又は動画像の画像（映像）を表示する画像表示装置である。図１に示すように、液晶表示装置１は、観察者に近い位置（前側）に配置された第１液晶表示パネル１００と、第１液晶表示パネル１００よりも観察者から遠い位置（後側）に配置された第２液晶表示パネル２００とを備える。第１液晶表示パネル１００及び第２液晶表示パネル２００は、平面視において同一の外形形状であるが、これに限らない。

第１液晶表示パネル１００は、メインパネルであって、ユーザが視認する画像を表示する。第１液晶表示パネル１００は、例えば、ユーザが視認する画像としてカラー画像を表示する。

第１液晶表示パネル１００には、第１ソースＦＰＣ１１０及び第１ゲートＦＰＣ１２０が接続されている。第１ソースＦＰＣ１１０及び第１ゲートＦＰＣ１２０は、例えば、異方性導電性フィルム（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いた熱圧着によって第１液晶表示パネル１００の各種信号線の電極端子と接続されている。

第１ソースＦＰＣ１１０は、第１ソースドライバ１１１が実装されたフレキシブル配線基板（ＦＰＣ；Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）である。第１ソースドライバ１１１は、ＩＣがパッケージ化されたＩＣドライバ（ＩＣチップ）であり、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）技術によって、第１ソースＦＰＣ１１０に実装されている。

また、第１ソースＦＰＣ１１０の第１液晶表示パネル１００側とは反対側の部分には、第１回路基板１１２が接続されている。第１回路基板１１２は、第１ソースＦＰＣ１１０を介して第１液晶表示パネル１００と電気的に接続されている。第１回路基板１１２は、略矩形板状のプリント基板（ＰＣＢ；Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）であり、第１回路基板１１２には、複数の電子部品が実装されている。第１回路基板１１２は、第１タイミングコントローラ４１０から出力された各種信号を第１ソースＦＰＣ１１０の第１ソースドライバ１１１に伝達する機能を有する。

第１ゲートＦＰＣ１２０は、第１ゲートドライバ１２１が実装されたフレキシブル配線基板である。第１ゲートドライバ１２１は、ＩＣドライバ（ＩＣチップ）であり、ＣＯＦ技術によって、第１ゲートＦＰＣ１２０に実装されている。

このように、第１ソースＦＰＣ１１０及び第１ゲートＦＰＣ１２０には、第１液晶表示パネル１００に駆動信号を出力する第１ドライバＩＣとして、第１ソースドライバ１１１及び第１ゲートドライバ１２１が実装されている。

第１液晶表示パネル１００の第１画像表示領域１００ａにカラー画像を表示する場合、第１タイミングコントローラ４１０から出力される各種信号が第１ソースドライバ１１１及び第１ゲートドライバ１２１に入力される。なお、第１ソースドライバ１１１については、第１回路基板１１２を介して第１ソースドライバ１１１に各種信号が入力される。

第２液晶表示パネル２００は、第１液晶表示パネル１００の背面側に配置されるサブパネルである。第２液晶表示パネル２００は、例えば、第１液晶表示パネル１００に表示されるカラー画像に対応した画像パターンのモノクロ画像（白黒画像）を、そのカラー画像に同期させて表示する。

第２液晶表示パネル２００には、第２ソースＦＰＣ２１０及び第２ゲートＦＰＣ２２０が接続されている。第２ソースＦＰＣ２１０及び第２ゲートＦＰＣ２２０は、例えば、異方性導電性フィルムを用いた熱圧着によって第２液晶表示パネル２００の各種信号線の電極端子と接続されている。

第２ソースＦＰＣ２１０は、第２ソースドライバ２１１が実装されたフレキシブル配線基板である。第２ソースドライバ２１１は、ＩＣドライバ（ＩＣチップ）であり、ＣＯＦ技術によって、第２ソースＦＰＣ２１０に実装されている。

また、第２ソースＦＰＣ２１０の第２液晶表示パネル２００側とは反対側の部分には、第２回路基板２１２が接続されている。第２回路基板２１２は、第２ソースＦＰＣ２１０を介して第２液晶表示パネル２００と電気的に接続されている。第２回路基板２１２は、略矩形板状のプリント基板（ＰＣＢ）であり、第２回路基板２１２には、複数の電子部品が実装されている。第２回路基板２１２は、第２タイミングコントローラ４２０から出力された各種信号を第２ソースＦＰＣ２１０の第２ソースドライバ２１１に伝達する機能を有する。

第２ゲートＦＰＣ２２０は、第２ゲートドライバ２２１が実装されたフレキシブル配線基板である。第２ゲートドライバ２２１は、ＩＣドライバ（ＩＣチップ）であり、ＣＯＦ技術によって、第２ゲートＦＰＣ２２０に実装されている。

このように、第２ソースＦＰＣ２１０及び第２ゲートＦＰＣ２２０には、第２液晶表示パネル２００に駆動信号を出力する第２ドライバＩＣとして、第２ソースドライバ２１１及び第２ゲートドライバ２２１が実装されている。

第２液晶表示パネル２００の第２画像表示領域２００ａにモノクロ画像を表示する場合、第２タイミングコントローラ４２０から出力される各種信号が第２ソースドライバ２１１及び第２ゲートドライバ２２１に入力される。なお、第２ソースドライバ２１１については、第２回路基板２１２を介して第２ソースドライバ２１１に各種信号が入力される。

図１及び図２に示すように、第１液晶表示パネル１００は、画像が表示される第１画像表示領域１００ａを有する。図２に示すように、第１画像表示領域１００ａは、マトリクス状に配列された複数の画素ＰＸ１によって構成されている。第１液晶表示パネル１００にはカラー画像が表示されるので、複数の画素ＰＸ１の各々は、赤色画素（Ｒ）、緑色画素（Ｇ）及び青色画素（Ｂ）のいずれかである。一例として、赤色画素、緑色画素及び青色画素は、これら３つ一組で行方向に沿って繰り返して配列されている。

また、図１及び図３に示すように、第２液晶表示パネル２００は、画像が表示される第２画像表示領域２００ａを有する。図３に示すように、第２画像表示領域２００ａは、マトリクス状に配列された複数の画素ＰＸ２によって構成されている。

なお、第１画像表示領域１００ａの画素数ＰＸ１と第２画像表示領域２００ａの画素数ＰＸ２とは同じであってもよいし異なっていてもよいが、メインパネルである第１液晶表示パネル１００における第１画像表示領域１００ａの画素数ＰＸ１を、サブパネルである第２液晶表示パネル２００における第２画像表示領域２００ａの画素数ＰＸ２よりも多くするとよい。

図２に示すように、第１液晶表示パネル１００において、複数の画素ＰＸ１の各々には、トランジスタ１３０、画素電極１４０及び共通電極１５０が設けられている。トランジスタ１３０は、薄膜トランジスタであり、ゲート電極１３１、ソース電極１３２及びドレイン電極１３３を有する。

本実施の形態において、共通電極１５０は、複数の画素ＰＸ１にわたって設けられており、絶縁膜を介して複数の画素電極１４０に対向している。具体的には、共通電極１５０は、第１画像表示領域１００ａの全ての画素ＰＸ１にわたって設けられている。例えば、共通電極１５０は、全ての画素ＰＸ１に共通する１つの平面状の電極であり、第１画像表示領域１００ａの全体に形成されている。

また、第１液晶表示パネル１００は、列方向に延在する複数の映像信号線１６０（データ線）と、行方向に延在する複数の走査線（ゲート線）１７０とを有する。

複数の映像信号線１６０は、行方向に隣り合う２つの画素ＰＸ１の境界部ごとに設けられている。本実施の形態において、映像信号線１６０は、行方向に隣り合う２つの画素ＰＸ１の境界部ごとに１本ずつ設けられている。

各映像信号線１６０は、列方向に配列された複数の画素ＰＸ１の各々の複数のトランジスタ１３０と接続されている。具体的には、各映像信号線１６０は、各トランジスタ１３０のソース電極１３２及びドレイン電極１３３のうちドレイン電極１３３に接続されている。つまり、本実施の形態において、映像信号線１６０は、ドレイン線である。

複数の走査線１７０の各々は、列方向に隣り合う２つの画素ＰＸ１の境界部ごとに設けられている。本実施の形態において、走査線１７０は、列方向に隣り合う２つの画素ＰＸ１の境界部ごとに１本ずつ設けられている。

各走査線１７０は、行方向に配列された複数の画素ＰＸ１の各々の複数のトランジスタ１３０と接続されている。つまり、各走査線１７０は、各画素ＰＸ１において、複数のトランジスタ１３０と接続されている。具体的には、各走査線１７０は、各トランジスタ１３０のゲート電極１３１と接続されている。

図３に示すように、第２液晶表示パネル２００において、複数の画素ＰＸ２の各々には、トランジスタ２３０、画素電極２４０及び共通電極２５０が設けられている。トランジスタ２３０は、薄膜トランジスタであり、ゲート電極２３１、ソース電極２３２及びドレイン電極２３３を有する。

本実施の形態において、共通電極２５０は、複数の画素ＰＸ２にわたって設けられており、絶縁膜を介して複数の画素電極２４０に対向している。具体的には、共通電極２５０は、第２画像表示領域２００ａの全ての画素ＰＸ２にわたって設けられている。例えば、共通電極２５０は、全ての画素ＰＸ２に共通する１つの平面状の電極であり、第２画像表示領域２００ａの全体に形成されている。

また、第２液晶表示パネル２００は、列方向に延在する複数の映像信号線２６０（データ）と、行方向に延在する複数の走査線（ゲート線）２７０とを有する。

複数の映像信号線２６０は、行方向に隣り合う２つの画素ＰＸ２の境界部ごとに設けられている。本実施の形態において、映像信号線２６０は、行方向に隣り合う２つの画素ＰＸ２の境界部ごとに１本ずつ設けられている。

各映像信号線２６０は、列方向に配列された複数の画素ＰＸ２の各々の複数のトランジスタ２３０と接続されている。具体的には、各映像信号線２６０は、各トランジスタ２３０のソース電極２３２及びドレイン電極２３３のうちドレイン電極２３３に接続されている。つまり、本実施の形態において、映像信号線２６０は、ドレイン線である。

複数の走査線２７０の各々は、列方向に隣り合う２つの画素ＰＸ２の境界部ごとに設けられている。本実施の形態において、走査線２７０は、列方向に隣り合う２つの画素ＰＸ２の境界部ごとに１本ずつ設けられている。

各走査線２７０は、行方向に配列された複数の画素ＰＸ２の各々の複数のトランジスタ２３０と接続されている。つまり、各走査線２７０は、各画素ＰＸ２において、複数のトランジスタ２３０と接続されている。具体的には、各走査線２７０は、各トランジスタ２３０のゲート電極２３１と接続されている。

本実施の形態において、第１液晶表示パネル１００及び第２液晶表示パネル２００の液晶駆動方式は、例えばＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式又はＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式等の横電界方式であるが、これに限るものではない。また、第１液晶表示パネル１００及び第２液晶表示パネル２００は、例えば、ノーマリーブラック方式により電圧の制御が行われる。なお、第１液晶表示パネル１００及び第２液晶表示パネル２００の液晶駆動方式は、横電界方式に限らず、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式又はＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式等であってもよいし、第１液晶表示パネル１００及び第２液晶表示パネル２００の電圧制御の方式は、ノーマリーブラック方式に限らず、ノーマリーホワイト方式であってもよい。

図１に示すように、液晶表示装置１は、さらに、バックライト３００を備える。バックライト３００は、第２液晶表示パネル２００の後側に配置されている。

バックライト３００は、第１液晶表示パネル１００及び第２液晶表示パネル２００に向けて光を照射する。バックライト３００は、例えば、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を光源とするＬＥＤバックライトであるが、バックライト３００の光源は、ＬＥＤに限定されるものではない。

液晶表示装置１は、さらに、第１液晶表示パネル１００の第１ソースドライバ１１１及び第１ゲートドライバ１２１を制御する第１タイミングコントローラ４１０と、第２液晶表示パネル２００の第２ソースドライバ２１１及び第２ゲートドライバ２２１を制御する第２タイミングコントローラ４２０と、第１タイミングコントローラ４１０及び第２タイミングコントローラ４２０に画像データを出力する画像処理部５００とを備える。

図２に示すように、第１タイミングコントローラ４１０は、画像処理部５００から出力される第１画像データＤＡＴ１と第１制御信号ＣＳ１（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第１画像データ信号ＤＡ１と、第１ソースドライバ１１１及び第１ゲートドライバ１２１の駆動を制御するための各種タイミング信号（データスタートパルスＤＳＰ１、データクロックＤＣＫ１、ゲートスタートパルスＧＳＰ１、ゲートクロックＧＣＫ１）とを生成する。第１タイミングコントローラ４１０は、第１画像データ信号ＤＡ１と、データスタートパルスＤＳＰ１と、データクロックＤＣＫ１とを第１ソースドライバ１１１に出力し、ゲートスタートパルスＧＳＰ１とゲートクロックＧＣＫ１とを第１ゲートドライバ１２１に出力する。

第１ソースドライバ１１１は、データスタートパルスＤＳＰ１及びデータクロックＤＣＫ１に基づいて、第１画像データ信号ＤＡ１に応じたデータ電圧（データ信号）を第１液晶表示パネル１００の映像信号線１６０に出力する。また、第１ゲートドライバ１２１は、ゲートスタートパルスＧＳＰ１及びゲートクロックＧＣＫ１に基づいて、ゲート電圧（ゲート信号）を第１液晶表示パネル１００の走査線１７０に出力する。これにより、カラー画像が第１画像表示領域１００ａに表示される。

図３に示すように、第２タイミングコントローラ４２０は、画像処理部５００から出力される第２画像データＤＡＴ２と第２制御信号ＣＳ２（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第２画像データ信号ＤＡ２と、第２ソースドライバ２１１及び第２ゲートドライバ２２１の駆動を制御するための各種タイミング信号（データスタートパルスＤＳＰ２、データクロックＤＣＫ２、ゲートスタートパルスＧＳＰ２、ゲートクロックＧＣＫ２）とを生成する。第２タイミングコントローラ４２０は、第２画像データ信号ＤＡ２と、データスタートパルスＤＳＰ２と、データクロックＤＣＫ２とを第２ソースドライバ２１１に出力し、ゲートスタートパルスＧＳＰ２とゲートクロックＧＣＫ２とを第２ゲートドライバ２２１に出力する。

第２ソースドライバ２１１は、データスタートパルスＤＳＰ２及びデータクロックＤＣＫ２に基づいて、第２画像データ信号ＤＡ２に応じたデータ電圧（データ信号）を第２液晶表示パネル２００の映像信号線２６０に出力する。また、第２ゲートドライバ２２１は、ゲートスタートパルスＧＳＰ２及びゲートクロックＧＣＫ２に基づいて、ゲート電圧（ゲート信号）を第２液晶表示パネル２００の走査線２７０に出力する。

図１に示すように、画像処理部５００は、外部のシステム（図示せず）から送信された入力映像信号Ｄａｔａを受信し、所定の画像処理を実行した後、第１タイミングコントローラ４１０に第１画像データＤＡＴ１を出力するとともに、第２タイミングコントローラ４２０に第２画像データＤＡＴ２を出力する。第１画像データＤＡＴ１は、カラー表示用の画像データであり、第２画像データＤＡＴ２は、モノクロ表示用の画像データである。

また、画像処理部５００は、第１タイミングコントローラ４１０に第１制御信号ＣＳ１を出力するとともに、第２タイミングコントローラ４２０に第２制御信号ＣＳ２を出力する。なお、第１制御信号ＣＳ１及び第２制御信号ＣＳ２には、第１液晶表示パネル１００で表示させるカラー画像と第２液晶表示パネル２００で表示させるモノクロ画像とを同期させるための同期信号が含まれる。

このように、本実施の形態に係る液晶表示装置１では、第１液晶表示パネル１００及び第２液晶表示パネル２００の２つの表示パネルを重ね合わせて画像を表示しているので、黒を引き締めることができる。これにより、コントラスト比が高い画像を表示することができる。

次に、第１液晶表示パネル１００及び第２液晶表示パネル２００の具体的な構造について説明する。

まず、第１液晶表示パネル１００の画素ＰＸ１のレイアウトについて、図２を参照しつつ、図４を用いて説明する。図４は、実施の形態１に係る第１液晶表示パネル１００の画素ＰＸ１のレイアウトを示す平面図である。

図４に示すように、列方向に延在する複数の映像信号線１６０の各々は、各画素ＰＸ１で、一部が「く」の字状に屈曲した形状である。本実施の形態において、複数の映像信号線１６０は、互いに同じ幅である。なお、複数の映像信号線１６０は、一部が屈曲されることなく、直線状に形成されていてもよい。

行方向に延在する複数の走査線１７０は、各々が直線状であり、互いに平行となるように形成されている。本実施の形態において、複数の走査線１７０は、互いに同じ幅である。なお、１本の走査線１７０の幅は、１本の映像信号線１６０の幅よりも太い。なお、複数の走査線１７０は、映像信号線１６０と同様に、一部が「く」の字状に屈曲した形状であってもよい。

映像信号線１６０と走査線１７０とは、ブラックマトリクスＢＭによって覆われている。つまり、映像信号線１６０及び走査線１７０の上方は、非開口部になっている。ブラックマトリクスＢＭは、映像信号線１６０及び走査線１７０の形状に沿って形成されている。

本実施の形態における第１液晶表示パネル１００の液晶駆動方式は、横電界方式である。したがって、各画素ＰＸ１において、画素電極１４０には複数のスリットが形成されており、画素電極１４０は、複数本のライン電極１４１を有する。

複数本のライン電極１４１の両端部は、一対の連結電極１４２によって連結されている。具体的には、複数本のライン電極１４１は、長手方向の一方の端部同士が一方側の連結電極１４２によって連結されているとともに、長手方向の他方の端部同士が他方側の連結電極１４２によって連結されている。

複数本のライン電極１４１は、互いに同一の幅で、かつ、中央部に屈曲部を有する略「く」の字状に形成されている。これにより、画素ＰＸ１内にマルチドメインを形成することができるので、色視野角特性を改善することができる。なお、画素電極１４０において、隣り合う２本のライン電極１４１の間隔（スリット幅）は一定である。なお、本実施の形態では、押しドメイン対策として、各ライン電極１４１の中央部に、マルチドメイン用の屈曲部よりも傾斜を深くした屈曲部が形成されている。

また、映像信号線１６０と走査線１７０との各交差部に形成されるトランジスタ１３０は、互いに同一形状であり、行方向及び列方向の各々に沿って一直線状に配列されている。

次に、第１液晶表示パネル１００の断面構造について、図５を用いて説明する。図５は、図４のＶ−Ｖ線における第１液晶表示パネル１００の断面図である。

図５に示すように、第１液晶表示パネル１００は、第１基板１１と、第１基板１１に対向する第２基板１２と、第１基板１１と第２基板１２との間に配置された液晶層１３とを備えている。図示しないが、液晶層１３は、枠状の封止部材によって第１基板１１と第２基板１２との間に封止されている。

第１基板１１は、トランジスタ１３０としてＴＦＴを有するＴＦＴ基板である。具体的には、第１基板１１は、複数のトランジスタ１３０がマトリクス状に配列されたアクティブマトリクス基板である。また、第１基板１１には、トランジスタ１３０だけではなく、映像信号線１６０及び走査線１７０等の各種配線、これらの配線間を絶縁する層間絶縁膜、画素電極１４０、共通電極１５０及び配向膜１８０等が設けられている。これらは、第１透明基材１１ａに形成される。第１透明基材１１ａは、例えば、ガラス基板等の透明基板である。

トランジスタ１３０は、第１透明基材１１ａの上に形成される。トランジスタ１３０は、ゲート電極１３１と、ソース電極１３２と、ドレイン電極１３３と、チャネル層となる半導体層１３４とによって構成されている。本実施の形態において、トランジスタ１３０は、ボトムゲート構造のＴＦＴであり、第１透明基材１１ａの上に形成されたゲート電極１３１と、ゲート電極１３１の上に形成されたゲート絶縁膜である第１絶縁膜１９１と、第１絶縁膜１９１を介してゲート電極１３１の上方に形成された半導体層１３４を備える。ソース電極１３２及びドレイン電極１３３は、半導体層１３４の上に形成されている。

ゲート電極１３１は、例えば、モリブデン膜と銅膜との２層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる１層の金属膜によって構成されていてもよい。第１絶縁膜１９１は、例えば、酸化シリコン膜と窒化シリコン膜との２層構造の絶縁膜によって構成されていてもよいし、酸化シリコン膜又は窒化シリコン膜の１層の絶縁膜によって構成されていてもよい。半導体層１３４は、例えば、ｉ−アモルファスシリコン膜とｎ−アモルファスシリコン膜との２層構造からなる半導体膜によって構成されていてもよいし、１層の半導体膜によって構成されていてもよい。ソース電極１３２とドレイン電極１３３とは、例えば、モリブデン膜と銅膜との２層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる１層の金属膜によって構成されていてもよい。

なお、ゲート電極１３１、ソース電極１３２、ドレイン電極１３３及び半導体層１３４と、第１絶縁膜１９１との材料は、これらに限定されるものではない。例えば、半導体層１３４の材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体等を用いてもよい。

図５に示すように、第１基板１１には、映像信号線１６０及び走査線１７０が形成されている。映像信号線１６０とソース電極１３２及びドレイン電極１３３とは、同じメタル層に形成されている。つまり、映像信号線１６０とソース電極１３２及びドレイン電極１３３とは、マスクを用いてフォトリソグラフィ及びエッチングを施すことによって同じ金属膜をパターニングすることで形成される。一方、走査線１７０は、ゲート電極１３１と同じメタル層に形成されている。つまり、走査線１７０とゲート電極１３１とは、マスクを用いてフォトリソグラフィ及びエッチングを施すことによって金属膜をパターニングすることで形成される。

図５に示すように、本実施の形態において、トランジスタ１３０のソース電極１３２は、コンタクトホールを介して画素電極１４０に接続されている。また、トランジスタ１３０のドレイン電極１３３は、映像信号線１６０に接続されている。

第１透明基材１１ａの上には、トランジスタ１３０、映像信号線１６０及び走査線１７０を覆うように、第２絶縁膜１９２が形成されている。第２絶縁膜１９２は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。無機絶縁膜である第２絶縁膜１９２は、例えばＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によって成膜することができる。

さらに、第２絶縁膜１９２を覆うように第３絶縁膜１９３が形成されている。本実施の形態において、第３絶縁膜１９３の厚さは、第２絶縁膜１９２の厚さよりも厚い。具体的には、第３絶縁膜１９３の厚さは、第２絶縁膜１９２の厚さの４倍以上であり、一例として、３０００ｎｍである。これにより、映像信号線１６０及び走査線１７０等の配線と共通電極１５０との間の厚み方向の距離を大きくすることができるので、映像信号線１６０及び走査線１７０等の配線と共通電極１５０とで形成される寄生容量を軽減することができる。しかも、第３絶縁膜１９３を厚くすることで、トランジスタ１３０、映像信号線１６０及び走査線１７０を形成することで生じるＴＦＴ層の凹凸差を軽減してＴＦＴ層を平坦化することもできる。これにより、表面が平坦化された第３絶縁膜１９３を形成することができるので、第３絶縁膜１９３の直上の共通電極１５０を平坦な平面状に形成することができる。

本実施の形態において、第３絶縁膜１９３は、炭素を含む有機材料からなる有機絶縁膜によって構成されている。有機絶縁膜である第３絶縁膜１９３は、例えば液状の有機材料を塗布して硬化することによって形成することができる。これにより、第３絶縁膜１９３を容易に厚膜化することができるので、全ての画素ＰＸ１にわたって第３絶縁膜１９３の表面を容易に平坦にすることができる。つまり、第３絶縁膜１９３は、平坦化層として機能している。

また、第１基板１１には、画素電極１４０及び共通電極１５０が形成されている。具体的には、画素電極１４０及び共通電極１５０は、第４絶縁膜１９４を介して対向して積層されている。

本実施の形態において、共通電極１５０は、第３絶縁膜１９３の上に形成されている。そして、共通電極１５０を覆うように第４絶縁膜１９４が形成され、第４絶縁膜１９４の上に画素電極１４０が所定形状で形成されている。画素電極１４０及び共通電極１５０は、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明金属酸化物によって構成された透明電極である。また、第４絶縁膜１９４は、例えば、窒化シリコン膜等の無機絶縁膜によって構成されている。無機絶縁膜である第４絶縁膜１９４は、例えばＣＶＤ法によって成膜することができる。

上下層の電極又は配線等の導電部材同士を接続するために、第１絶縁膜１９１、第２絶縁膜１９２、第３絶縁膜１９３及び第４絶縁膜１９４には、適宜、コンタクトホールが形成される。コンタクトホールは、マスクを用いてフォトリソグラフィ及びエッチングを施すことによって形成される。なお、コンタクトホールは、第１絶縁膜１９１、第２絶縁膜１９２、第３絶縁膜１９３及び第４絶縁膜１９４の１つを貫通するように形成されていてもよいし、第１絶縁膜１９１、第２絶縁膜１９２、第３絶縁膜１９３及び第４絶縁膜１９４の複数膜を貫通するように形成されていてもよい。

上述のように、共通電極１５０は、全ての画素ＰＸ１にわたって形成された平面状のべた電極である。これにより、映像信号線１６０及び走査線１７０等の配線が共通電極１５０によって覆われるので、映像信号線１６０及び走査線１７０等の配線で発生する電界を共通電極１５０によって遮蔽することができる。つまり、ＴＦＴ層で発生する電界を共通電極１５０によってシールドすることができる。したがって、共通電極１５０の上に形成される画素電極１４０の形状及び大きさの設計の自由度が向上するので、画素ＰＸ１の光透過率及び開口率を容易に向上させることができる。

なお、共通電極１５０は薄膜平面状のべた電極であるが、図４及び図５に示すように、共通電極１５０における走査線１７０の上には、トランジスタ１３０のソース電極１３２と画素電極１４０とを接続するために開口部１５０ａが形成されている。したがって、共通電極１５０の開口部１５０ａには、第２絶縁膜１９２、第３絶縁膜１９３及び第４絶縁膜１９４の３層構造の絶縁層を貫通するコンタクトホールが設けられている。したがって、各画素ＰＸ１において、トランジスタ１３０のソース電極１３２と画素電極１４０とはコンタクトホールを介して接続されている。

画素電極１４０の上には配向膜１８０が形成されている。配向膜１８０は、画素電極１４０を覆うように第４絶縁膜１９４の全面にわたって形成されている。配向膜１８０は、液晶層１３に接しており、液晶層１３の液晶分子の初期配向角度を制御する。本実施の形態では、液晶分子の初期配向角度を一定方向に揃えるために、配向膜１８０にはラビング処理が施されている。

なお、図示しないが、共通電極１５０に接するように、銅等の低抵抗材料からなる複数のコモン線を設けてもよい。例えば、コモン線は、共通電極１５０の直上に形成される。複数のコモン線を設けることで、共通電極１５０を低抵抗化することができる。複数のコモン線は、行方向又は列方向に沿って形成することができる。この場合、銅線からなるコモン線は、遮光性を有するので、ブラックマトリクスＢＭで覆われる映像信号線１６０又は走査線１７０と重なるように形成するとよい。一例として、コモン線は、映像信号線１６０と重なるようにして列方向に沿って形成される。

次に、第２基板１２について説明する。第２基板１２は、第１基板１１に対向する対向基板である。第２基板１２は、第２透明基材１２ａと、第２透明基材１２ａに形成されたブラックマトリクスＢＭとを有する。第２透明基材１２ａは、第１透明基材１１ａと同様に、例えば、ガラス基板等の透明基板である。

ブラックマトリクスＢＭは、黒色層の遮光層であり、例えばカーボンブラックによって構成されている。ブラックマトリクスＢＭは、第２透明基材１２ａの液晶層１３側の面に形成される。ブラックマトリクスＢＭは、マスクを用いてフォトリソグラフィ及びエッチングを施すことによってネガ型又はポジ型の感光性樹脂膜をパターニングすることで形成される。本実施の形態にいて、ブラックマトリクスＢＭは、映像信号線１６０及び走査線１７０を覆うように格子状に形成されている。ブラックマトリクスＢＭの幅は、映像信号線１６０及び走査線１７０の幅よりも大きくなっている。

本実施の形態では、第１液晶表示パネル１００はカラー画像を表示するので、第２基板１２は、カラーフィルタを有するカラーフィルタ基板（ＣＦ基板）となる。この場合、複数の画素ＰＸ１は、赤色画素、緑色画素及び青色画素よって構成されており、赤色画素、緑色画素及び青色画素の各々に対応して、赤色カラーフィルタ、青色カラーフィルタ及び緑色カラーフィルタが形成される。カラーフィルタは、ブラックマトリクスＢＭの間の領域（つまりブラックマトリクスＢＭの開口部）に形成される。カラーフィルタは、マスクを用いてフォトリソグラフィ及びエッチングを施すことによって形成される。

また、第２基板１２は、複数のスペーサ１２ｂを有する。スペーサ１２ｂは、第１基板１１に向かって突出するように第２透明基材１２ａに形成されている。スペーサ１２ｂは、第１基板１１と第２基板１２との間隔（セルギャップ）を一定に維持するための柱状部材である。つまり、スペーサ１２ｂによって、液晶層１３の厚みを一定に維持することができる。一例として、スペーサ１２ｂは、円柱台形状である。また、スペーサ１２ｂは、アクリル樹脂等の樹脂材料によって構成されており、弾性変形することができる。スペーサ１２ｂは、例えばマスクを用いてフォトリソグラフィ及びエッチングを施すことによって樹脂膜をパターニングすることで形成することができる。

なお、スペーサ１２ｂとして、メインスペーサとサブスペーサとの２種類のスペーサを用いてもよい。この場合、ハーフトーンマスクによりメインスペーサとサブスペーサとを形成するときには、２つのマスクを用いる。また、スペーサ１２ｂは、必ずしも設ける必要はない。

このように構成される第１液晶表示パネル１００には、一対の偏光板（不図示）が貼り合わされている。例えば、一対の偏光板の一方が第１基板１１の外面に形成され、一対の偏光板の他方が第２基板１２の外面に形成される。一対の偏光板は、偏光方向が互いに直交するように配置されている。また、一対の偏光板には、位相差板が貼り合わされていてもよい。

次に、第２液晶表示パネル２００の画素ＰＸ２のレイアウトについて、図３を参照しつつ、図６を用いて説明する。図６は、実施の形態１に係る第２液晶表示パネル２００の画素ＰＸ２のレイアウトを示す平面図である。

図６に示すように、列方向に延在する複数の映像信号線２６０の各々は、各々が直線状であり、互いに平行となるように形成されている。したがって、第２液晶表示パネル２００の映像信号線２６０の形状は、第１液晶表示パネル１００の映像信号線１６０の形状と異なる。なお、複数の映像信号線２６０は、第１液晶表示パネル１００の映像信号線１６０と同様に、一部が「く」の字状に屈曲した形状であってもよい。

行方向に延在する複数の走査線２７０は、各画素ＰＸ２で、一部が「く」の字状に屈曲した形状である。したがって、第２液晶表示パネル２００の走査線２７０の形状は、第１液晶表示パネル１００の走査線１７０の形状と異なる。本実施の形態において、複数の走査線２７０は、互いに同じ幅である。なお、１本の走査線２７０の幅は、１本の映像信号線１６０の幅よりも太い。なお、複数の走査線２７０は、第１液晶表示パネル１００の走査線１７０と同様に、各々が直線状であり、互いに平行となるように形成されていてもよい。

映像信号線２６０と走査線２７０とは、ブラックマトリクスＢＭによって覆われている。つまり、映像信号線２６０及び走査線２７０の上方は、非開口部になっている。ブラックマトリクスＢＭは、映像信号線２６０及び走査線２７０の形状に沿って形成されている。

本実施の形態における第２液晶表示パネル２００の液晶駆動方式は、横電界方式である。したがって、各画素ＰＸ２において、画素電極２４０には複数のスリットが形成されており、画素電極２４０は、複数本のライン電極２４１を有する。

複数本のライン電極２４１の両端部は、一対の連結電極２４２によって連結されている。具体的には、複数本のライン電極２４１は、長手方向の一方の端部同士が一方側の連結電極２４２によって連結されているとともに、長手方向の他方の端部同士が他方側の連結電極２４２によって連結されている。

複数本のライン電極２４１は、互いに同一の幅で、かつ、中央部に屈曲部を有する略「く」の字状に形成されている。これにより、画素ＰＸ２内にマルチドメインを形成することができるので、色視野角特性を改善することができる。なお、画素電極２４０において、隣り合う２本のライン電極２４１の間隔（スリット幅）は一定である。なお、本実施の形態では、押しドメイン対策として、各ライン電極２４１の中央部に、マルチドメイン用の屈曲部よりも傾斜を深くした屈曲部が形成されている。

本実施の形態において、第２液晶表示パネル２００におけるライン電極２４１が延在する方向と、第１液晶表示パネル１００におけるライン電極１４１が延在する方向と異なっている。このため、第２液晶表示パネル２００における連結電極２４２が延在する方向と、第１液晶表示パネル１００における連結電極１４２が延在する方向とも異なっている。

具体的には、第２液晶表示パネル２００のライン電極２４１は、主として行方向に沿って延在しているのに対して、第１液晶表示パネル１００のライン電極１４１は、主として列方向に延在している。また、第２液晶表示パネル２００の連結電極２４２は、主として列方向に沿って延在しているのに対して、第１液晶表示パネル１００の連結電極１４２は、主として行方向に延在している。

また、映像信号線２６０と走査線２７０との各交差部に形成されるトランジスタ２３０は、互いに同一形状であり、行方向及び列方向の各々に沿って一直線状に配列されている。

第２液晶表示パネル２００の断面構造については、カラーフィルタが設けられていない点以外は、第１液晶表示パネル１００の断面構造と同じであるので、説明は省略する。つまり、第２液晶表示パネル２００では、カラーフィルタ用のマスクが用いられていない。なお、図６に示すように、べた電極である共通電極２５０には、第１液晶表示パネル１００の共通電極１５０と同様に、走査線２７０の上には、トランジスタ２３０のソース電極２３２と画素電極２４０とを接続するために開口部２５０ａが形成されている。

次に、本実施の形態に係る液晶表示装置１の効果等について、図７及び図８を用いて本開示に至った経緯も含めて説明する。図７は、比較例の液晶表示装置における第１液晶表示パネル１００Ｘの画素ＰＸ１のレイアウトを示す平面図である。図８は、比較例の液晶表示装置における第２液晶表示パネル２００Ｘの画素ＰＸ２のレイアウトを示す平面図である。

比較例の液晶表示装置は、図７に示される構成の第１液晶表示パネル１００Ｘと図８に示される構成の第２液晶表示パネル２００Ｘとを有する。

図７及び図８に示すよう、第１液晶表示パネル１００Ｘ及び第２液晶表示パネル２００Ｘの液晶駆動方式は、横電界方式の液晶表示パネルである。

具体的には、第１液晶表示パネル１００Ｘは、上記実施の形態１における第１液晶表示パネル１００と同じものである。したがって、図７に示される第１液晶表示パネル１００Ｘの画素ＰＸ１のレイアウトと、図４に示される第１液晶表示パネル１００の画素ＰＸ１のレイアウトとは同じである。

例えば、図７に示すように、第１液晶表示パネル１００Ｘにおいて、列方向に延在する複数の映像信号線１６０Ｘの各々は、各画素ＰＸ１で、一部が「く」の字状に屈曲した形状である。また、行方向に延在する複数の走査線１７０Ｘは、各々が直線状であり、互いに平行となるように形成されている。また、映像信号線１６０Ｘと走査線１７０Ｘとの各交差部に形成されるトランジスタ１３０Ｘは、行方向及び列方向に沿って一直線状に配列されている。

また、図７に示される第１液晶表示パネル１００Ｘでは、各画素ＰＸ１において、画素電極１４０Ｘは、列方向に延在する「く」の字状に形成された複数本のライン電極１４１Ｘと、行方向に延在する連結電極１４２Ｘとを有する。

一方、図８に示すように、第２液晶表示パネル２００Ｘでは、列方向に延在する複数の映像信号線２６０Ｘの各々は、各々が直線状であり、互いに平行となるように形成されている。また、行方向に延在する複数の走査線２７０Ｘは、各画素ＰＸ２では、直線状であるが、隣り合う２つの画素ＰＸ２の２画素分で１つの屈曲を有するように構成されている。つまり、映像信号線２６０Ｘと走査線２７０Ｘとの交差部で、走査線２７０Ｘが屈曲している。このため、映像信号線２６０Ｘと走査線２７０Ｘとの交差部に形成されるトランジスタ２３０Ｘは、列方向では一直線状に配列されているが、行方向では一直線状に配列されておらずジグザグ状に配列されている。

また、図８に示される第２液晶表示パネル２００Ｘでは、各画素ＰＸ２において、画素電極２４０は、行方向に傾斜して延在する直線状の複数本のライン電極２４１Ｘと、列方向に延在する連結電極２４２Ｘとを有する。また、画素電極２４０Ｘは、走査線２７０Ｘと同様に、隣り合う２つの画素ＰＸ２の２画素分で１つの屈曲を有するように構成されており、隣り合う２つの画素ＰＸ２において、一方の画素ＰＸ１の画素電極２４０Ｘのライン電極２４１Ｘの傾斜方向と、他方の画素ＰＸ２の画素電極２４０Ｘのライン電極２４１Ｘの傾斜方向とが異なっている。

このように、第１液晶表示パネル１００Ｘと第２液晶表示パネル２００Ｘとでは、映像信号線１６０Ｘ及び２６０Ｘと、走査線１７０Ｘ及び２７０Ｘと、画素電極１４０Ｘ及び２４０Ｘと、トランジスタ１３０Ｘ及び２３０Ｘの半導体層とについて、互いに形状が異なる。また、第１液晶表示パネル１００Ｘと第２液晶表示パネル２００Ｘとでは、画素電極１４０Ｘ及び２４０Ｘのライン電極１４１Ｘ及び２４１Ｘの形状だけではなく向きも異なる。

このように、各種電極及び／又は各種配線等の形状が互いに異なる２つの第１液晶表示パネル１００Ｘ及び第２液晶表示パネル２００Ｘを製造する場合、第１液晶表示パネル１００Ｘと第２液晶表示パネル２００Ｘとで各種電極及び／又は各種配線等を所定形状にパターニングするために、単体の液晶表示パネルの２倍の数のマスクが必要になる。つまり、第１液晶表示パネル１００Ｘと第２液晶表示パネル２００Ｘとのそれぞれで、各種電極ごと及び／又は各種配線ごとに、異なるマスクが必要となる。

これに対して、本実施の形態における液晶表示装置１では、映像信号線１６０及び２６０と、走査線１７０及び２７０と、トランジスタ１３０の半導体層１３４及びトランジスタ２３０の半導体層２３４と、画素電極１４０及び２４０と、共通電極１５０及び２５０と、コモン線と、スペーサと、ブラックマトリクスとの少なくとも一つが、第１液晶表示パネル１００と第２液晶表示パネル２００とで同じ形状でパターニングされている。

この場合、本実施の形態における液晶表示装置１の製造方法では、映像信号線１６０及び２６０と、走査線１７０及び２７０と、トランジスタ１３０の半導体層１３４及びトランジスタ２３０の半導体層２３４と、画素電極１４０及び２４０と、共通電極１５０及び２５０と、コモン線と、スペーサと、ブラックマトリクスとの少なくとも一つが、第１液晶表示パネル１００と第２液晶表示パネル２００とで同じマスクを用いてパターニングされている。

このように、本実施の形態における液晶表示装置１では、上記の各種電極及び／又は各種配線等の少なくとも１つが同じ形状であり、上記の各種電極及び／又は各種配線の少なくとも１つを同じマスクを用いてパターニングしている。つまり、上記の各種電極及び／又は各種配線等の少なくとも１つについて、第１液晶表示パネル１００と第２液晶表示パネル２００とでマスクを共用化している。これにより、各種電極及び／又は各種配線等の形状が互いに異なる第１液晶表示パネル１００と第２液晶表示パネル２００とを用いる場合であっても、単体の液晶表示パネルの２倍の数のマスクを必要としない。

具体的には、本実施の形態における液晶表示装置１では、トランジスタ１３０の半導体層１３４及びトランジスタ２３０の半導体層２３４と、共通電極１５０及び２５０と、スペーサとの各々が、第１液晶表示パネル１００と第２液晶表示パネル２００とで同じ形状でパターニングされている。この場合、本実施の形態における液晶表示装置１の製造方法では、トランジスタ１３０の半導体層１３４及びトランジスタ２３０の半導体層２３４と、共通電極１５０及び２５０と、スペーサとの各々が、第１液晶表示パネル１００と第２液晶表示パネル２００とで同じマスクを用いてパターニングされている。

つまり、第１液晶表示パネル１００の半導体層１３４と第２液晶表示パネル２００の半導体層２３４とが、互いに同じ形状となるように、同じマスクを用いてパターニングされている。同様に、第１液晶表示パネル１００の共通電極１５０と第２液晶表示パネル２００の共通電極２５０とが、互いに同じ形状となるように、同じマスクを用いてパターニングされている。また、第１液晶表示パネル１００のスペーサと第２液晶表示パネル２００のスペーサとが、互いに同じ形状となるように、同じマスクを用いてパターニングされている。

したがって、本実施の形態における液晶表示装置１では、トランジスタの半導体層と共通電極とスペーサとで３つのマスクを共用化できる。これにより、コストダウンを図ることができる。

また、本実施の形態における液晶表示装置１では、第１絶縁膜１９１、第２絶縁膜１９２、第３絶縁膜１９３及び第４絶縁膜１９４の少なくとも１つを貫通する１種類又は複数種類のコンタクトホールを形成する際にも、第１液晶表示パネル１００と第２液晶表示パネル２００とで同じマスクを用いてパターニングされている。これにより、さらにコストダウンを図ることができる。

なお、本実施の形態において、第１液晶表示パネル１００と第２液晶表示パネル２００とで同じマスクを用いるとは、物理的に同じマスクを用いることと、物理的には別のマスクではあるが同じ形状のマスクを用いることとを意味する。この場合、前者のように第１液晶表示パネル１００と第２液晶表示パネル２００とで物理的に同じマスクを用いた方が、後者よりも大幅にコストダウンを図ることができるが、後者のように第１液晶表示パネル１００と第２液晶表示パネル２００とで物理的には別のマスクを用いる場合であっても、マスク設計等のコストダウンを図ることができる。この同じマスクを用いることの意味については、以降の実施の形態２でも同様である。

（実施の形態２）
次に、実施の形態２に係る液晶表示装置１Ａについて、図９及び図１０を用いて説明する。図９は、実施の形態２に係る液晶表示装置１Ａにおける第１液晶表示パネル１００Ａの画素ＰＸ１のレイアウトを示す平面図である。図１０は、実施の形態２に係る液晶表示装置１Ａにおける第２液晶表示パネル２００Ａの画素ＰＸ２のレイアウトを示す平面図である。

本実施の形態における液晶表示装置１Ａは、図９に示される構成の第１液晶表示パネル１００Ａと図１０に示される構成の第２液晶表示パネル２００Ａとを有する。

本実施の形態における液晶表示装置１Ａに用いられる第１液晶表示パネル１００Ａ及び第２液晶表示パネル２００Ａは、上記実施の形態１における液晶表示装置１に用いられる第１液晶表示パネル１００及び第２液晶表示パネル２００と同じ構成部材を有する。例えば、第１液晶表示パネル１００Ａ及び第２液晶表示パネル２００Ａは、映像信号線、走査線、トランジスタ、画素電極、共通電極、コモン線、スペーサ及びブラックマトリクス等の各種電極及び各種配線等を有する。

本実施の形態における液晶表示装置１Ａと上記実施の形態１における液晶表示装置１とでは、第１液晶表示パネル１００Ａ及び第２液晶表示パネル２００Ａにおける上記の各種電極及び各種配線の形状が異なる。

具体的には、図９に示される第１液晶表示パネル１００Ａでは、複数の映像信号線１６０Ａの各々は、上記実施の形態１における映像信号線１６０と異なり、各々が直線状であり、互いに平行となるように列方向に沿って延在している。また、複数の走査線１７０Ａは、上記実施の形態１における走査線１７０と同様に、各々が直線状であり、互いに平行となるように行方向に沿って延在しているが、上記実施の形態１における走査線１７０とは異なり、映像信号線１６０Ａと走査線１７０Ａとの交差部以外で部分的に幅が異なっている。

映像信号線１６０Ａと走査線１７０Ａとは、ブラックマトリクスＢＭによって覆われている。つまり、映像信号線１６０Ａ及び走査線１７０Ａの上方は、非開口部になっている。ブラックマトリクスＢＭは、映像信号線１６０Ａ及び走査線１７０Ａの形状に沿って形成されている。

また、図９に示される第１液晶表示パネル１００Ａでは、各画素ＰＸ１において、画素電極１４０Ａは、上記実施の形態１における画素電極１４０と同様に、列方向に延在する「く」の字状に形成された複数本のライン電極１４１Ａと、行方向に延在する連結電極１４２Ａとを有する。

また、映像信号線１６０Ａと走査線１７０Ａとの各交差部に形成されるトランジスタ１３０Ａは、互いに同一形状であり、行方向及び列方向の各々に沿って一直線状に配列されている。

映像信号線１６０Ａと走査線１７０Ａとの各交差部に形成されるトランジスタ１３０Ａは、互いに同一形状であり、行方向及び列方向の各々に沿って一直線状に配列されている。

なお、第１液晶表示パネル１００Ａの断面構造については、上記実施の形態１における第１液晶表示パネル１００の断面構造と同じであるので、説明は省略する。

一方、図１０に示される第２液晶表示パネル２００Ａでは、映像信号線２６０Ａは、上記実施の形態１における映像信号線２６０と同様に、各々が直線状であり、互いに平行となるように列方向に沿って延在している。また、複数の走査線２７０Ａは、上記実施の形態１における走査線２７０と同様に、各々が直線状であり、互いに平行となるように行方向に沿って延在しているが、上記実施の形態１における走査線２７０と異なり、映像信号線２６０Ａと走査線２７０Ａとの交差部以外で部分的に幅が異なっている。

映像信号線２６０Ａと走査線２７０Ａとは、ブラックマトリクスＢＭによって覆われている。つまり、映像信号線２６０Ａ及び走査線２７０Ａの上方は、非開口部になっている。ブラックマトリクスＢＭは、映像信号線２６０Ａ及び走査線２７０Ａの形状に沿って形成されている。

また、図１０に示される第２液晶表示パネル２００Ａでは、各画素ＰＸ２において、画素電極２４０Ａは、行方向に傾斜して延在する直線状の複数本のライン電極２４１Ａと、列方向に延在する連結電極２４２Ａとを有する。また、画素電極２４０Ａは、隣り合う２つの画素ＰＸ２の２画素分で１つの屈曲を有するように構成されており、隣り合う２つの画素ＰＸ２において、一方の画素ＰＸ１の画素電極２４０Ａのライン電極２４１Ａの傾斜方向と、他方の画素ＰＸ２の画素電極２４０Ａのライン電極２４１Ａの傾斜方向とが異なっている。

また、映像信号線２６０Ａと走査線２７０Ａとの各交差部に形成されるトランジスタ２３０Ａは、互いに同一形状であり、行方向及び列方向の各々に沿って一直線状に配列されている。

なお、第２液晶表示パネル２００Ａの断面構造については、上記実施の形態１における第２液晶表示パネル２００の断面構造と同じであるので、説明は省略する。

以上、本実施の形態における液晶表示装置１Ａでは、映像信号線１６０Ａ及び２６０Ａと、走査線１７０Ａ及び２７０Ａと、トランジスタ１３０Ａ及び２３０Ａの半導体層と、画素電極１４０Ａ及び２４０Ａと、共通電極と、コモン線と、スペーサと、ブラックマトリクスとの少なくとも一つが、第１液晶表示パネル１００Ａと第２液晶表示パネル２００Ａとが同じ形状であり、第１液晶表示パネル１００Ａと第２液晶表示パネル２００Ａとで同じマスクを用いてパターニングされている。

したがって、本実施の形態における液晶表示装置１Ａでも、上記実施の形態１における液晶表示装置１と同様に、各種電極及び／又は各種配線の少なくとも１つを同じマスクを用いてパターニングしている。これにより、各種電極及び／又は各種配線等の形状が互いに異なる第１液晶表示パネル１００Ａと第２液晶表示パネル２００Ａとを用いる場合であっても、単体の液晶表示パネルの２倍の数のマスクを必要としない。

具体的には、上記実施の形態における液晶表示装置１では、トランジスタ１３０の半導体層１３４及びトランジスタ２３０の半導体層２３４と、共通電極１５０及び２５０と、スペーサとの各々が、第１液晶表示パネル１００と第２液晶表示パネル２００とで同じ形状でパターニングされていたのに対して、本実施の形態における液晶表示装置１Ａでは、映像信号線１６０Ａ及び２６０Ａと、走査線１７０Ａ及び２７０Ａと、トランジスタ１３０Ａ及び２３０Ａの半導体層と、共通電極、コモン線、スペーサ及びブラックマトリクスの各々が、第１液晶表示パネル１００Ａと第２液晶表示パネル２００Ａとで同じ形状でパターニングされている。

この場合、本実施の形態における液晶表示装置１Ａの製造方法では、映像信号線１６０Ａ及び２６０Ａと、走査線１７０Ａ及び２７０Ａと、トランジスタ１３０Ａ及び２３０Ａの半導体層と、共通電極、コモン線、スペーサ及びブラックマトリクスの各々が、第１液晶表示パネル１００Ａと第２液晶表示パネル２００Ａとで同じマスクを用いてパターニングされている。

具体的には、本実施の形態における液晶表示装置１Ａでは、第１液晶表示パネル１００Ａと第２液晶表示パネル２００Ａとにおいて、パターニングされる全ての部材のうち画素電極以外の部材が、同じ形状でパターニングされている。つまり、第１液晶表示パネル１００Ａと第２液晶表示パネル２００Ａとにおいて、パターニングされる全ての部材のうち画素電極以外の部材が、同じマスクを用いてパターニングされている。

したがって、本実施の形態における液晶表示装置１Ａでは、上記実施の形態１における液晶表示装置１と比べて、大幅にコストダウンを図ることができる。

（変形例）
以上、本開示に係る液晶表示装置について、実施の形態１、２に基づいて説明したが、本開示は、上記実施の形態１、２に限定されるものではない。

例えば、上記実施の形態１、２において、液晶表示装置１及び１Ａは、第１液晶表示パネル１００及び１００Ａと第２液晶表示パネル２００及び２００Ａとの２つによって構成されていたが、これに限らない。つまり、液晶表示装置における液晶表示パネルの数は限定されず、３つ以上の複数であってもよい。

また、上記実施の形態１、２において、第１液晶表示パネル１００及び１００Ａがカラー画像を表示し、第２液晶表示パネル２００及び２００Ａがモノクロ画像を表示する構成としたが、これに限らない。例えば、第１液晶表示パネル１００及び１００Ａがモノクロ画像を表示し、第２液晶表示パネル２００及び２００Ａがカラー画像を表示する構成であってもよい。

また、上記実施の形態１、２では、映像信号線１６０及び２６０とトランジスタ１３０及び２３０のドレイン電極１３３及び２３３とを接続し、画素電極１４０及び２４０とトランジスタ１３０及び２３０のソース電極１３２及び２３２とを接続したが、これに限らない。例えば、映像信号線１６０及び２６０とトランジスタ１３０及び２３０のソース電極１３２及び２３２とを接続し、画素電極１４０及び２４０とトランジスタ１３０及び２３０のドレイン電極１３３及び２３３とを接続してもよい。

また、上記実施の形態１、２において、バックライト３００は、複数のＬＥＤがマトリクス状に配列された直下型のＬＥＤバックライトとしたが、これに限らない。例えば、バックライトは、導光板と導光板の端部側面に配置された光源（ＬＥＤ又は冷陰極管）と導光板の裏面に配置された反射板とからなるエッジ型のバックライトであってもよい。

なお、その他に、上記実施の形態１、２に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態１、２における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。

１、１Ａ 液晶表示装置
１１ 第１基板
１１ａ 第１透明基材
１２ 第２基板
１２ａ 第２透明基材
１２ｂ スペーサ
１３ 液晶層
１００、１００Ａ 第１液晶表示パネル
１００ａ 第１画像表示領域
１１０ 第１ソースＦＰＣ
１１１ 第１ソースドライバ
１１２ 第１回路基板
１２０ 第１ゲートＦＰＣ
１２１ 第１ゲートドライバ
１３０、１３０Ａ、２３０、２３０Ａ トランジスタ
１３１、２３１ ゲート電極
１３２、２３２ ソース電極
１３３、２３３ ドレイン電極
１３４、２３４ 半導体層
１４０、１４０Ａ、２４０、２４０Ａ 画素電極
１４１、１４１Ａ、２４１、２４１Ａ ライン電極
１４２、１４２Ａ、２４２、２４２Ａ 連結電極
１５０、２５０ 共通電極
１５０ａ、２５０ａ 開口部
１６０、１６０Ａ、２６０、２６０Ａ 映像信号線
１７０、１７０Ａ、２７０、２７０Ａ 走査線
１８０ 配向膜
１９１ 第１絶縁膜
１９２ 第２絶縁膜
１９３ 第３絶縁膜
１９４ 第４絶縁膜
２００、２００Ａ 第２液晶表示パネル
２００ａ 第２画像表示領域
２１０ 第２ソースＦＰＣ
２１１ 第２ソースドライバ
２１２ 第２回路基板
２２０ 第２ゲートＦＰＣ
２２１ 第２ゲートドライバ
３００ バックライト
４１０ 第１タイミングコントローラ
４２０ 第２タイミングコントローラ
５００ 画像処理部

Claims (18)

1. 第１液晶表示パネルと、
   前記第１液晶表示パネルに対向する第２液晶表示パネルとを備え、
   前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、映像信号線と、走査線と、各画素に設けられたトランジスタと、各画素に設けられた画素電極とを有し、
   前記映像信号線、前記走査線、前記トランジスタの半導体層及び前記画素電極の少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じ形状でパターニングされている、
   液晶表示装置。
2. 前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、さらに、前記画素電極に対向する共通電極を有し、
   前記映像信号線、前記走査線、前記トランジスタの半導体層、前記画素電極及び前記共通電極の少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じ形状でパターニングされている、
   請求項１に記載の液晶表示装置。
3. 前記共通電極は、複数の画素にわたって設けられており、
   前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、さらに、行方向又は列方向に延在し、且つ、前記共通電極に積層されたコモン線を備え、
   前記映像信号線、前記走査線、前記トランジスタの半導体層、前記画素電極、前記共通電極及びコモン線の少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じ形状でパターニングされている、
   請求項２に記載の液晶表示装置。
4. 前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、さらに、液晶層と、前記液晶層の間隔を維持するためのスペーサとを有し、
   前記映像信号線、前記走査線、前記トランジスタの半導体層、前記画素電極、前記共通電極、前記コモン線及び前記スペーサの少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じ形状でパターニングされている、
   請求項３に記載の液晶表示装置。
5. 前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、隣り合う画素の境界に設けられたブラックマトリクスを有し、
   前記映像信号線、前記走査線、前記トランジスタの半導体層、前記画素電極、前記共通電極、前記コモン線、前記スペーサ及び前記ブラックマトリクスの少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じ形状でパターニングされている、
   請求項４に記載の液晶表示装置。
6. 前記トランジスタの半導体層、前記共通電極及び前記スペーサの各々が、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じ形状でパターニングされている、
   請求項５に記載の液晶表示装置。
7. 前記映像信号線、前記走査線、前記トランジスタの半導体層、前記共通電極、前記コモン線、前記スペーサ及び前記ブラックマトリクスの各々が、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じ形状でパターニングされている、
   請求項５に記載の液晶表示装置。
8. 前記第１液晶表示パネルと前記第２液晶表示パネルとにおいて、パターニングされる全ての部材のうち前記画素電極以外の部材が、同じ形状でパターニングされている、
   請求項１〜５のいずれか１項に記載の液晶表示装置。
9. 前記第１液晶表示パネルの前記画素電極と前記第２液晶セルの前記画素電極とは、ストライプ状の複数本のライン電極を有し、
   前記第１液晶表示パネルにおける前記ライン電極が延在する方向と、前記第２液晶表示パネルにおける前記ライン電極が延在する方向とが異なる、
   請求項７又は８に記載の液晶表示装置。
10. 第１液晶表示パネルと、前記第１液晶表示パネルに対向する第２液晶表示パネルとを備える液晶表示装置の製造方法であって、
    前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、映像信号線と、走査線と、各画素に設けられたトランジスタと、各画素に設けられた画素電極とを有し、
    前記映像信号線、前記走査線、前記トランジスタの半導体層及び前記画素電極の少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じマスクを用いてパターニングされている、
    液晶表示装置の製造方法。
11. 前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、さらに、前記画素電極に対向する共通電極を有し、
    前記映像信号線、前記走査線、前記トランジスタの半導体層、前記画素電極及び前記共通電極の少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じマスクを用いてパターニングされている、
    請求項１０に記載の液晶表示装置の製造方法。
12. 前記共通電極は、複数の画素にわたって設けられており、
    前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、さらに、前記共通電極に積層されたコモン線を備え、
    前記映像信号線、前記走査線、前記トランジスタの半導体層、前記画素電極、前記共通電極及びコモン線の少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じマスクを用いてパターニングされている、
    請求項１１に記載の液晶表示装置の製造方法。
13. 前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、さらに、液晶層と、前記液晶層の間隔を維持するためのスペーサとを有し、
    前記映像信号線、前記走査線、前記トランジスタの半導体層、前記画素電極、前記共通電極、前記コモン線及び前記スペーサの少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じマスクを用いてパターニングされている、
    請求項１２に記載の液晶表示装置の製造方法。
14. 前記第１液晶表示パネル及び前記第２液晶表示パネルの各々は、隣り合う画素の境界に設けられたブラックマトリクスを有し、
    前記映像信号線、前記走査線、前記トランジスタの半導体層、前記画素電極、前記共通電極、前記コモン線、前記スペーサ及び前記ブラックマトリクスの少なくとも一つが、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じマスクを用いてパターニングされている、
    請求項１３に記載の液晶表示装置の製造方法。
15. 前記トランジスタの半導体層、前記共通電極及び前記スペーサの各々が、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じマスクを用いてパターニングされている、
    請求項１４に記載の液晶表示装置の製造方法。
16. 前記映像信号線、前記走査線、前記トランジスタの半導体層、前記共通電極、前記コモン線、前記スペーサ及び前記ブラックマトリクスの各々が、前記第１液晶表示パネルと前記第２液晶表示パネルとで同じマスクを用いてパターニングされている、
    請求項１４に記載の液晶表示装置の製造方法。
17. 前記第１液晶表示パネルと前記第２液晶表示パネルとにおいて、パターニングされる全ての部材のうち前記画素電極以外の部材が、同じマスクを用いてパターニングされている、
    請求項１０〜１４のいずれか１項に記載の液晶表示装置の製造方法。
18. 前記第１液晶表示パネルの前記画素電極と前記第２液晶セルの前記画素電極とは、ストライプ状の複数本のライン電極を有し、
    前記第１液晶表示パネルにおける前記ライン電極が延在する方向と、前記第２液晶表示パネルにおける前記ライン電極が延在する方向とが異なる、
    請求項１６又は１７に記載の液晶表示装置の製造方法。

Images