JP2020123774A5 - - Google Patents

Download PDF

Info

Publication number
JP2020123774A5
JP2020123774A5 JP2019013184A JP2019013184A JP2020123774A5 JP 2020123774 A5 JP2020123774 A5 JP 2020123774A5 JP 2019013184 A JP2019013184 A JP 2019013184A JP 2019013184 A JP2019013184 A JP 2019013184A JP 2020123774 A5 JP2020123774 A5 JP 2020123774A5
Authority
JP
Japan
Prior art keywords
transmission
single line
line
differential
transmission lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019013184A
Other languages
English (en)
Other versions
JP2020123774A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2019013184A priority Critical patent/JP2020123774A/ja
Priority claimed from JP2019013184A external-priority patent/JP2020123774A/ja
Publication of JP2020123774A publication Critical patent/JP2020123774A/ja
Publication of JP2020123774A5 publication Critical patent/JP2020123774A5/ja
Pending legal-status Critical Current

Links

Description

|Rst−(Zs/2)|<|Rst−(Z1−Z2/2)| …(1)
|Rtr−Zs|<|Rtr−Z1| …(2)
実施の形態2.
図7は、実施の形態2に係る通信システムの構成例を説明する回路図である。
上述の本実施の形態において、メインバス30は「メイン差動伝送路」の一実施例に対応し、メインバス30を構成する単線伝送路30p,30nは「第1及び第2の単線伝送路」の一実施例に対応する。同様に、各スタブバス40は「差動分岐伝送路」の一実施例に対応し、各メインバス30を構成する単線伝送路40p,40nは「第3及び第4の単線伝送路」の一実施例に対応する。又、スタブ抵抗値Rstは「第1の抵抗値」に対応し、終端抵抗値Rtrは「第2の抵抗値」に対応する。更に、複数の送受信回路20a,20b,…,20nのうち、送受信回路20a,20nは「第1及び第2の送受信回路」の一実施例に対応する。

Claims (6)

  1. 差動信号の送信機能及び受信機能の少なくとも一方を有する3以上の複数の送受信回路と、
    第1及び第2の単線伝送路によって構成されたメイン差動伝送路と、
    前記メイン差動伝送路から分岐して、前記複数の送受信回路と前記メイン差動伝送路との間にそれぞれ設けられる複数の差動分岐伝送路とを備え、
    前記複数の差動分岐伝送路の各々は、前記第1の単線伝送路から分岐する第3の単線伝送路と、前記第2の単線伝送路から分岐する第4の単線伝送路とによって構成され、
    前記第1の単線伝送路と各前記第3の単線伝送路との分岐点、及び、前記第2の単線伝送路と各前記第4の単線伝送路との分岐点の各々に対して電気的に接続されるスタブ抵抗と、
    前記第1及び第2の単線伝送路の第一端及び第二端の各々に対して接続された終端抵抗とをさらに備え、
    前記スタブ抵抗は、前記第1及び第2の単線伝送路の各々の単線での特性インピーダンスの(1/2)倍に対応して定められた第1の抵抗値を有し、
    前記終端抵抗は、前記特性インピーダンスに対応して定められた第2の抵抗値を有する、通信システム。
  2. 前記第1の抵抗値と前記特性インピーダンスの(1/2)倍との差の絶対値は、前記メイン差動伝送路の差動インピーダンスから前記差動分岐伝送路の各々の差動インピーダンスの(1/2)倍を減算したインピーダンス値と前記第1の抵抗値との差の絶対値よりも小さい、請求項1記載の通信システム。
  3. 前記第2の抵抗値と前記特性インピーダンスとの差は、前記第2の抵抗値と前記メイン差動伝送路の差動インピーダンスとの差の絶対値よりも小さい、請求項1又は2に記載の通信システム。
  4. 前記複数の送受信回路は、
    前記第1及び第2の単線伝送路において、前記第一端の前記終端抵抗に最も近い前記分岐点及び前記第3及び第4の単線伝送路を介して、前記第1及び第2の単線伝送路と接続される第1の送受信回路と、
    前記第1及び第2の単線伝送路において、前記第二端の前記終端抵抗に最も近い前記分岐点及び前記第3及び第4の単線伝送路を介して、前記第1及び第2の単線伝送路と接続される第2の送受信回路とを含み、
    前記第1及び第2の送受信回路の少なくとも一方は、前記送信機能を有し、
    前記複数の送受信回路のうちの前記第1及び第2の送受信回路を除く残りの送受信回路の各々は、前記受信機能を有する一方で前記送信機能を具備しない、請求項1〜3のいずれか1項に記載の通信システム。
  5. 前記複数の送受信回路と、前記メイン差動伝送路と、前記複数の差動分岐伝送路と、前記スタブ抵抗と、前記終端抵抗とは、複数のプリント基板に分割して実装される、請求項1〜4のいずれか1項に記載の通信システム。
  6. 異なる2枚の前記プリント基板間で、前記第1の単線伝送路上の前記分岐点及び前記第3の単線伝送路の間、並びに、前記第2の単線伝送路上の前記分岐点及び前記第4の単線伝送路の間に接続された信号伝送媒体をさらに備え、
    前記スタブ抵抗は、前記信号伝送媒体を介して前記分岐点に対して電気的に接続される、請求項5記載の通信システム。
JP2019013184A 2019-01-29 2019-01-29 通信システム Pending JP2020123774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019013184A JP2020123774A (ja) 2019-01-29 2019-01-29 通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019013184A JP2020123774A (ja) 2019-01-29 2019-01-29 通信システム

Publications (2)

Publication Number Publication Date
JP2020123774A JP2020123774A (ja) 2020-08-13
JP2020123774A5 true JP2020123774A5 (ja) 2021-11-25

Family

ID=71993016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019013184A Pending JP2020123774A (ja) 2019-01-29 2019-01-29 通信システム

Country Status (1)

Country Link
JP (1) JP2020123774A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117873938B (zh) * 2024-03-13 2024-05-24 苏州元脑智能科技有限公司 面向异构计算的数据传输路径的确定方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407469B2 (ja) * 1995-04-17 2003-05-19 株式会社日立製作所 情報処置装置
JPH10126425A (ja) * 1996-10-22 1998-05-15 Hitachi Ltd バスインタフェース及び回路基板
JP3755338B2 (ja) * 1999-05-13 2006-03-15 株式会社日立製作所 無反射分岐バスシステム
JP2006237763A (ja) * 2005-02-23 2006-09-07 Hitachi Ltd 信号伝送システム
JP2006246280A (ja) * 2005-03-07 2006-09-14 Hitachi Ltd 分岐ケーブル接続装置及び分岐ケーブル
US20070126462A1 (en) * 2005-12-05 2007-06-07 Intel Corporation Enabling multiple memory modules for high-speed memory interfaces
JP2017011532A (ja) * 2015-06-23 2017-01-12 シャープ株式会社 液晶表示装置の配線構造、液晶表示装置、テレビジョン受像機、および液晶表示装置の配線構造の設計方法

Similar Documents

Publication Publication Date Title
JP5436985B2 (ja) 内蔵型低電圧差動信号インターフェース付の高速ディジタル・ガルヴァニック・アイソレータ
US20130114657A1 (en) Signal transmission device
JP2020123774A5 (ja)
JP2010028670A5 (ja)
JPH0219003A (ja) 超高速データ速度のディジタル信号の分配装置
US7646262B2 (en) High speed wideband differential signal distribution
CN113363693A (zh) 一种耦合器及其耦合电路、通信装置
JP2017130535A5 (ja)
US11710885B2 (en) Communication system and transmitter
JP2013175845A5 (ja)
CN105322263B (zh) 微波一分n功率分配器
CN208707661U (zh) 总线结构和具有该总线结构的车辆
US10289599B2 (en) System and method employed for signal reception by providing programmable and switchable line terminations
JP2020123774A (ja) 通信システム
TWI590752B (zh) 降低信號串擾之電路板
EP2621137A2 (en) Integrated combiner with common mode correction
US20120105386A1 (en) Printed circuit board
CN106464560B (zh) 总线系统
JP6520824B2 (ja) リンギング抑制回路
JP3220633U (ja) 双方向マイクロ波結合器
JP6687305B2 (ja) バスシステム及び通信装置
CN210298001U (zh) 一种多话筒独立控制的输入模块
CN101146399A (zh) 电路板
US256458A (en) Madison buell
US8023280B2 (en) Communication circuit for driving a plurality of devices