JP6520824B2 - リンギング抑制回路 - Google Patents

リンギング抑制回路 Download PDF

Info

Publication number
JP6520824B2
JP6520824B2 JP2016104316A JP2016104316A JP6520824B2 JP 6520824 B2 JP6520824 B2 JP 6520824B2 JP 2016104316 A JP2016104316 A JP 2016104316A JP 2016104316 A JP2016104316 A JP 2016104316A JP 6520824 B2 JP6520824 B2 JP 6520824B2
Authority
JP
Japan
Prior art keywords
signal
switching
ringing
branch point
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016104316A
Other languages
English (en)
Other versions
JP2017212584A (ja
Inventor
卓矢 本田
卓矢 本田
岸上 友久
友久 岸上
磯村 博文
博文 磯村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016104316A priority Critical patent/JP6520824B2/ja
Priority to PCT/JP2017/013941 priority patent/WO2017203840A1/ja
Publication of JP2017212584A publication Critical patent/JP2017212584A/ja
Application granted granted Critical
Publication of JP6520824B2 publication Critical patent/JP6520824B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Logic Circuits (AREA)

Description

本発明は、差動信号を伝送する伝送線路を分岐する分岐点に設けられ、その差動信号の伝送に伴い発生するリンギングを抑制するリンギング抑制回路に関する。
一対の通信線からなる伝送線路を介してデジタル信号を伝送する場合、受信側においては、信号レベルが変化するタイミングで信号エネルギーの一部が反射することで、オーバーシュートやアンダーシュートのような波形の歪み、すなわちリンギングが生じる問題がある。従来、このような波形歪みを抑制するため、様々な技術が提案されている。
例えば、上記伝送線路を分岐する分岐点でのリンギング抑制やリンギング防止の技術として、特許文献1、2に記載の技術を挙げることができる。特許文献1には、バス分岐点での反射ノイズを低減するために、メインバスとスタブバスとの間にインピーダンスを変更可能なMOSトランジスタを介在させた構成のインピーダンス整合回路を設けることが記載されている。また、特許文献2には、バス分岐点での反射ノイズの周波数低域の信号を減衰させる抵抗およびコイルの並列回路からなるフィルタ回路を設けることが記載されている。
特開平10−126425号公報 特開2007−201697号公報
インピーダンス整合回路を設ける従来技術では、接続点におけるインピーダンス整合が送信時または受信時にて行われるため、車載LANの一つであるCAN通信のようなバスの状態による反射ノイズを低減することはできない。また、抵抗およびコイルの並列回路からなるフィルタ回路を設ける従来技術では、特に通信速度と反射ノイズの周波数が近くなるような高速通信において、本来減衰させてはならない通信時の信号をも減衰させてしまうため、結果的に通信安定性が低下するおそれがある。
本発明は上記事情に鑑みてなされたものであり、その目的は、通信安定性を良好に維持しつつ、分岐によって形成されるスタブ内の反射により生じるリンギングを抑制することができるリンギング抑制回路を提供することにある。
請求項1に記載のリンギング抑制回路(5、21、31)は、差動信号を伝送する伝送線路(3)を分岐する分岐点(4)に設けられ、差動信号の伝送に伴い発生するリンギングを抑制するもので、インピーダンス素子(R1、R2、R21、R22、R31〜R42)および切替部(8、22、32)を備える。切替部は、インピーダンス素子を分岐によって形成されるスタブ側の経路に直列に介在させる接続状態と、インピーダンス素子をスタブ側の経路に介在させない非接続状態とを切り替える。そして、切替部は、差動信号の信号レベルがドミナントからレセッシブに変化したことを検出すると一定期間だけ接続状態に切り替え、その一定期間を除く期間には非接続状態に切り替える。
このような構成によれば、差動信号の信号レベルがドミナントからレセッシブに変化したとき、つまりリンギングが生じ得るときには、スタブ側の経路に直列にインピーダンス素子が介在することで、スタブ側の反射ノイズによるリンギングが抑制される。また、差動信号の信号レベルがドミナントのときなど、リンギングが生じ難いときには、スタブ側の経路にインピーダンス素子が介在しないため、その経路を通過する差動信号を減衰させることはなく、通信安定性が低下することがない。したがって、上記構成によれば、通信安定性を良好に維持しつつ、分岐によって形成されるスタブ内の反射により生じるリンギングを抑制することができる。
第1実施形態に係るリンギング抑制回路の構成を模式的に示す図 通信ネットワークの構成を模式的に示す図 各部の信号波形および動作状態を模式的に示すタイミングチャート 回路動作のシミュレーションに用いた通信ネットワークモデルを模式的に示す図 回路動作のシミュレーション結果を示す図 第2実施形態に係るリンギング抑制回路の構成を模式的に示す図 第3実施形態に係るリンギング抑制回路の構成を模式的に示す図
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
(第1実施形態)
以下、本発明の第1実施形態について図1〜図5を参照して説明する。
図2に示す通信ネットワーク1は、車両に搭載される複数の通信ノード2(以下、単にノード2と呼ぶ)間の制御通信のために、それらのノード2がツイストペア線で構成される伝送線路3を介して接続されたネットワークである。各ノード2は、それぞれ車両の状態を検出するためのセンサ類やセンサからの情報に基づいてアクチュエータをコントロールする電子制御装置である。
各ノード2には、それぞれ図示しない通信回路が設けられており、伝送線路3での通信プロトコル、例えばCANプロトコルに従って送信データや受信データを通信信号に変換し、他のノード2との通信を行う。伝送線路3の途中には、適宜、伝送線路3を分岐する分岐点に相当する分岐コネクタ4が設けられている。なお、図2において、長方形内に「T」と記載した2つのノード2は、終端抵抗付きのノードを示し、それら以外のノード2は、終端抵抗無しのノードを示している。そして、本明細書では、終端抵抗付きのノード間の伝送線路3を「幹線」と呼び、それ以外の伝送線路3を「スタブ」と呼ぶ。
図1に示すリンギング抑制回路5は、図2に示すような伝送線路3を分岐する分岐コネクタ4のうち、幹線から終端抵抗を備えない1つのノード2へと伝送線路3を分岐するものに設けられる。端子H_1、L_1、H_2、L_2は、幹線側の伝送線路3を接続する接続端子である。また、端子H_3、L_3は、スタブ側の伝送線路3を接続する接続端子である。分岐コネクタ4の内部において、端子H_1、H_2の間には、高電位側信号線3P(以下、信号線3Pと省略する)が接続され、端子L_1、L_2の間には、低電位側信号線3N(以下、信号線3Nと省略する)が接続されている。
コンパレータ6は、伝送線路3、つまり通信バスを介して伝送される差動信号の信号レベルを検出するもので、検出回路に相当する。コンパレータ6の各入力端子は、それぞれ信号線3P、3Nに接続されている。また、コンパレータ6および信号出力回路7には、電源端子VDDおよびグランド端子GNDを介して電源電圧(例えば5V)が供給されている。
コンパレータ6は、信号線3P、3N間の差電圧がレセッシブを表す電圧(例えば0V)であるとき、ハイレベル(例えば5V)の信号を出力する。また、コンパレータ6は、信号線3P、3N間の差電圧がドミナントを表す電圧(例えば2V以上)であるとき、ロウレベル(例えば0V)の信号を出力する。つまり、コンパレータ6の出力信号Saは、差動信号の信号レベル、つまり通信バスがレセッシブを表すレベルのときにハイレベルとなり、通信バスがドミナントを表すレベルのときにロウレベルとなる。コンパレータ6の出力信号Saは、信号出力回路7に与えられている。
信号出力回路7は、ワンショットマルチ出力回路として構成されており、コンパレータ6の出力信号Saがロウレベルからハイレベルに変化すると一定期間だけハイレベルとなる切替信号Sbを出力する。つまり、信号出力回路7は、通信バスがドミナントからレセッシブに変化したことが検出されると一定期間だけハイレベルとなる切替信号Sbを出力する。なお、この場合、ハイレベルが第1レベルに相当し、ロウレベルが第2レベルに相当する。
信号線3Pと端子H_3の間には、抵抗R1およびスイッチSW1の並列回路が接続されている。信号線3Nと端子L_3の間には、抵抗R2およびスイッチSW2の並列回路が接続されている。スイッチSW1、SW2は、例えばMOSトランジスタなどの半導体スイッチング素子により構成されており、そのオンオフは信号出力回路7から出力される切替信号Sbにより制御される。
なお、抵抗R1、R2は、スタブ側のインピーダンス整合を図るためのインピーダンス素子に相当し、その抵抗値は、伝送線路3の特性インピーダンスや伝送線路3の長さなどに応じて設定されている。また、スイッチSW1、SW2はインピーダンス素子の両端を開閉するスイッチに相当する。
スイッチSW1、SW2は、切替信号Sbがロウレベルのときにオンされ、切替信号Sbがハイレベルのときにオフされる。このような構成によれば、コンパレータ6により通信バスがドミナントからレセッシブに変化したことが検出されると、一定期間だけ抵抗R1、R2がスタブ側の経路に直列に介在する状態(以下、接続状態と呼ぶ)になる。そして、上記一定期間を除く期間には、抵抗R1、R2の両端がスイッチSW1、SW2によりショート(短絡)された状態、つまり抵抗R1、R2がスタブ側の経路に介在しない状態(以下、非接続状態と呼ぶ)になる。このような構成において、スイッチSW1、SW2、コンパレータ6および信号出力回路7により、切替部8が構成される。
次に、上記構成のリンギング抑制回路5の動作について、図3のタイミングチャートに沿って説明する。図3に示すように、信号線3P、3N間の差電圧Vdiffがドミナントを表すレベルからレセッシブを表すレベルに変化した時点で、コンパレータ6の出力信号Saがロウレベルからハイレベルに転じる。また、これに伴い、信号出力回路7から出力される切替信号Sbがロウレベルからハイレベルに転じ、その後一定期間だけハイレベルが保持される。
切替信号Sbがハイレベルである一定期間、スイッチSW1、SW2はオフ(OPEN)となる。そのため、抵抗R1、R2がスタブ側の経路に直列に介在する「接続状態」となり、スタブ側のインピーダンス整合が図られる。このような一定期間を除く期間、つまり切替信号Sbがロウレベルである期間、スイッチSW1、SW2はオン(CLOSE)となる。そのため、抵抗R1、R2の両端がショートされた状態、つまり抵抗R1、R2がスタブ側の経路に介在しない「非接続状態」となる。この場合、スタブ側の伝送線路3は通常と同様の状態であり、差動信号が減衰することはない。
続いて、このようなリンギング抑制回路5の回路動作をシミュレーションした結果について図4および図5を参照して説明する。本シミュレーションでは、図4に示した通信ネットワークモデルを使用している。この場合、例えば120Ωの終端抵抗を備えたノードN1、N2間に、3つの分岐コネクタJC1〜JC3が設けられている。分岐コネクタJC1、JC2の間と、分岐コネクタJC2、JC3の間とは、それぞれ1mの伝送線路で接続されている。
分岐コネクタJC1と、ノードN1および終端抵抗を備えないノードN3との間は、それぞれ4mの伝送線路で接続されている。分岐コネクタJC2と、終端抵抗を備えないノードN4との間は、4mの伝送線路で接続されている。分岐コネクタJC3と、ノードN2および終端抵抗を備えないノードN5との間は、それぞれ4mの伝送線路で接続されている。
ここで、分岐コネクタJC1〜JC3の全てにリンギング抑制回路5を設けた場合と、分岐コネクタJC1〜JC3の全てにリンギング抑制回路5を設けない場合とにおける伝送線路3の差電圧の波形は図5に示すような波形となる。なお、この場合、ノードN3が送信側のノードであり、ノードN4、N5が受信側のノードである。
図5に示すように、分岐コネクタJC1〜JC3にリンギング抑制回路5を設けた場合のほうが、設けない場合に比べ、通信バスがドミナントからレセッシブに移行した後の電圧波形の振動が小さく且つより早く収束している。つまり、本シミュレーションの結果から、本実施形態のリンギング抑制回路5を分岐コネクタJC1〜JC3に設けることにより、差動信号の伝送に伴い発生するリンギングが抑制されることが分かる。
以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態では、伝送線路3の分岐コネクタ4にリンギング抑制回路5が設けられている。そして、リンギング抑制回路5では、通信バスがドミナントからレセッシブに変化したことが検出されると一定期間だけ抵抗R1、R2がスタブ側の経路に直列に介在する接続状態となる。このようにすれば、差動信号の信号レベルがドミナントからレセッシブに変化したとき、つまりリンギングが生じ得るときには、スタブ側の経路に直列にインピーダンス素子である抵抗R1、R2が介在することで、スタブ側の反射ノイズによるリンギングが抑制される。
また、リンギング抑制回路5では、上記一定期間を除く期間には、抵抗R1、R2がスタブ側の経路に介在しない非接続状態となる。このようにすれば、差動信号の信号レベルがドミナントのときなど、リンギングが生じ難いときには、スタブ側の経路にインピーダンス素子が介在しないため、その経路を通過する差動信号を減衰させることはなく、通信安定性が低下することがない。したがって、本実施形態によれば、通信安定性を良好に維持しつつ、分岐によって形成されるスタブ内の反射により生じるリンギングを抑制することができる。
切替部8は、抵抗R1、R2の両端を開閉するスイッチSW1、SW2のオンオフにより「接続状態」および「非接続状態」の切り替えを行うという比較的簡単な回路構成となっている。したがって、本実施形態によれば、大幅な回路規模の増加を招くことなく、上述したような効果を得ることができる。
また、切替部8は、通信バスがドミナントからレセッシブに変化したことを検出するコンパレータ8と、そのコンパレータ8の出力信号Saがロウレベルからハイレベルに転じると一定期間だけハイレベルとなる切替信号Sbを出力する信号出力回路7とを備えた構成となっている。そして、切替信号SbによりスイッチSW1、SW2がオンオフされることで、「接続状態」および「非接続状態」の切り替えが行われる。
このような構成によれば、通信バスがドミナントからレセッシブに変化した際に生じるリンギングの発生を確実に抑制することができる。さらに、そのリンギングを抑制する期間については、信号出力回路7における一定期間の設定により、適宜変更することが可能となる。
(第2実施形態)
以下、第2実施形態について図6を参照して説明する。
図6に示す本実施形態のリンギング抑制回路21は、幹線から終端抵抗を備えない2つのノード2へと伝送線路3を分岐する分岐点に設けられる。
図6に示すように、リンギング抑制回路21は、第1実施形態のリンギング抑制回路5に対し、インピーダンス素子に相当する抵抗R21、R22およびスイッチSW21、SW22が追加されている。この場合、端子H_4、L_4は、端子H_3、L_3と同様、スタブ側の伝送線路3を接続する接続端子である。
信号線3Pと端子H_4の間には、抵抗R21およびスイッチSW21の並列回路が接続されている。信号線3Nと端子L_4の間には、抵抗R22およびスイッチSW22の並列回路が接続されている。スイッチSW21、SW22のオンオフは、信号出力回路7から出力される切替信号Sbにより制御される。なお、この場合、スイッチSW1、SW2、SW21、SW22、コンパレータ6および信号出力回路7により、切替部22が構成される。
伝送線路3を分岐する分岐点としては、幹線から終端抵抗を備えない複数のノード2へと伝送線路3を分岐するものも存在する。本実施形態のリンギング抑制回路21は、このような分岐点に設ける用途として好適である。なお、本実施形態の構成は、分岐数が「2」の場合に対応した構成となっているが、分岐数が「3」以上である場合には、それに対応した分だけのインピーダンス素子およびスイッチをスタブ側の経路に設ければよい。
(第3実施形態)
以下、第3実施形態について図7を参照して説明する。
図7に示す本実施形態のリンギング抑制回路31は、伝送線路3を分岐する分岐点のうち、スター型の分岐点に設けられる。この場合、端子H_31、L_31、H_32、L_32、H_33、L_33、H_34、L_34、H_35、L_35、H_36、L_36は、いずれもスタブ側の伝送線路3を接続する接続端子である。
差動信号を伝送するための信号線3Pと端子H_31の間には抵抗R31およびスイッチSW31の並列回路が接続され、差動信号を伝送するための信号線3Nと端子L_31の間には抵抗R32およびスイッチSW32の並列回路が接続されている。信号線3Pと端子H_32の間には抵抗R33およびスイッチSW33の並列回路が接続され、信号線3Nと端子L_32の間には抵抗R34およびスイッチSW34の並列回路が接続されている。
信号線3Pと端子H_33の間には抵抗R35およびスイッチSW35の並列回路が接続され、信号線3Nと端子L_33の間には抵抗R36およびスイッチSW36の並列回路が接続されている。信号線3Pと端子H_34の間には抵抗R37およびスイッチSW37の並列回路が接続され、信号線3Nと端子L_34の間には抵抗R38およびスイッチSW38の並列回路が接続されている。
信号線3Pと端子H_35の間には抵抗R39およびスイッチSW39の並列回路が接続され、信号線3Nと端子L_35の間には抵抗R40およびスイッチSW40の並列回路が接続されている。信号線3Pと端子H_36の間には抵抗R41およびスイッチSW41の並列回路が接続され、信号線3Nと端子L_36の間には抵抗R42およびスイッチSW42の並列回路が接続されている。
スイッチSW31〜SW42のオンオフは、信号出力回路7から出力される切替信号Sbにおり制御される。なお、この場合、抵抗R31〜R42がインピーダンス素子に相当し、スイッチSW31〜SW42、コンパレータ6および信号出力回路7により切替部32が構成される。
伝送線路3を分岐する分岐点としては、スター型の分岐点も存在する。本実施形態のリンギング抑制回路31は、このような分岐点に設ける用途として好適である。なお、本実施形態の構成は、スター型の分岐点のうち分岐数が「6」の場合に対応した構成となっているが、分岐数が「5」以下の場合や「7」以上である場合には、それに対応した分だけのインピーダンス素子およびスイッチをスタブ側の経路に設ければよい。
(その他の実施形態)
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
スタブ側のインピーダンス整合を図るためのインピーダンス素子としては、抵抗R1、R2、R21、R22などの抵抗素子に限らずともよく、例えばMOSトランジスタのオン抵抗であってもよい。
切替部8、22、32としては、差動信号の信号レベルがドミナントからレセッシブに変化したことを検出すると一定期間だけ「接続状態」に切り替え、一定期間を除く期間には「非接続状態」に切り替える、という機能を実現できるものであればよく、その具体的な構成などは適宜変更可能である。
通信プロトコルはCANに限ることなく、一対の通信線を介して差動信号を伝送する通信プロトコルであれば適用が可能である。
3…伝送線路、4…分岐コネクタ、5、21、31…リンギング抑制回路、8、22、32…切替部、R1、R2、R21、R22、R31〜R42…抵抗。

Claims (6)

  1. 差動信号を伝送する伝送線路(3)を分岐する分岐点(4)に設けられ、前記差動信号の伝送に伴い発生するリンギングを抑制するリンギング抑制回路(5、21、31)であって、
    インピーダンス素子(R1、R2、R21、R22、R31〜R42)と、
    前記インピーダンス素子を分岐によって形成されるスタブ側の経路に直列に介在させる接続状態と、前記インピーダンス素子を前記スタブ側の経路に介在させない非接続状態とを切り替える切替部(8、22、32)と、
    を備え、
    前記切替部は、前記差動信号の信号レベルがドミナントからレセッシブに変化したことを検出すると一定期間だけ前記接続状態に切り替え、前記一定期間を除く期間には前記非接続状態に切り替えるリンギング抑制回路。
  2. 前記切替部は、前記インピーダンス素子の両端を開閉するスイッチ(SW1、SW2、SW21、SW22、SW31〜SW42)を備え、前記スイッチをオフすることで前記接続状態に切り替え、前記スイッチをオンすることで前記非接続状態に切り替える請求項1に記載のリンギング抑制回路。
  3. 前記切替部は、前記差動信号の信号レベルを検出する検出回路(6)と、前記検出回路により前記差動信号の信号レベルがドミナントからレセッシブに変化したことが検出されると前記一定期間だけ第1レベルとなる切替信号を出力する信号出力回路(7)と、を備え、前記切替信号が前記第1レベルである期間に前記接続状態に切り替え、前記切替信号が前記第1レベルとは異なる第2レベルである期間に前記非接続状態に切り替える請求項1または2に記載のリンギング抑制回路。
  4. 前記分岐点は、終端抵抗を備える2つの通信ノード(2)間を接続する幹線から終端抵抗を備えない1つの通信ノード(2)へと前記伝送線路を分岐するものであり、
    前記インピーダンス素子および前記切替部は、前記分岐点から前記終端抵抗を備えない1つの通信ノード(2)へと至る経路に対応して設けられる請求項1から3のいずれか一項に記載のリンギング抑制回路。
  5. 前記分岐点は、終端抵抗を備える2つの通信ノード(2)間を接続する幹線から終端抵抗を備えない複数の通信ノード(2)へと前記伝送線路を分岐するものであり、
    前記インピーダンス素子および前記切替部は、前記分岐点から前記終端抵抗を備えない複数の通信ノード(2)のそれぞれへと至る経路に対応して設けられる請求項1から3のいずれか一項に記載のリンギング抑制回路。
  6. 前記分岐点は、スター型の分岐点であり、
    前記インピーダンス素子および前記切替部は、前記分岐点から前記分岐点に接続される複数の通信ノード(2)のそれぞれへと至る経路に対応して設けられる請求項1から3のいずれか一項に記載のリンギング抑制回路。
JP2016104316A 2016-05-25 2016-05-25 リンギング抑制回路 Expired - Fee Related JP6520824B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016104316A JP6520824B2 (ja) 2016-05-25 2016-05-25 リンギング抑制回路
PCT/JP2017/013941 WO2017203840A1 (ja) 2016-05-25 2017-04-03 リンギング抑制回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016104316A JP6520824B2 (ja) 2016-05-25 2016-05-25 リンギング抑制回路

Publications (2)

Publication Number Publication Date
JP2017212584A JP2017212584A (ja) 2017-11-30
JP6520824B2 true JP6520824B2 (ja) 2019-05-29

Family

ID=60411315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016104316A Expired - Fee Related JP6520824B2 (ja) 2016-05-25 2016-05-25 リンギング抑制回路

Country Status (2)

Country Link
JP (1) JP6520824B2 (ja)
WO (1) WO2017203840A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007166109A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Works Ltd 伝送システムの分岐器並びに伝送システム
JP5223421B2 (ja) * 2008-04-03 2013-06-26 トヨタ自動車株式会社 通信装置
JP5932526B2 (ja) * 2012-07-03 2016-06-08 株式会社日本自動車部品総合研究所 受信装置

Also Published As

Publication number Publication date
WO2017203840A1 (ja) 2017-11-30
JP2017212584A (ja) 2017-11-30

Similar Documents

Publication Publication Date Title
US7042254B2 (en) Differential signal receiving device and differential signal transmission system
US10530612B2 (en) Subscriber station for a bus system and method for reducing line-related emissions in a bus system
JP5095130B2 (ja) 中継接続ユニット
JP4767025B2 (ja) 分岐コネクタ
US20100066409A1 (en) Bidirectional Signal Separation Module for a Bus Converter
JP6460049B2 (ja) リンギング抑制回路
CN101233732A (zh) 高速驱动器均衡
CN107112040B (zh) 用于更好信号质量的新颖高速信号路由拓扑
US20100135370A1 (en) Bi-directional interface circuit having a switchable current-source bias
TWI496434B (zh) 多模式乙太網路線路驅動器
US9780744B2 (en) Transceiver circuit for communicating differential and single-ended signals via transmission lines
WO2017077841A1 (ja) 中継装置、電子制御装置及び車載ネットワークシステム
JP6520824B2 (ja) リンギング抑制回路
US7843281B2 (en) Circuit topology for multiple loads
EP3300310B1 (en) Controller area network (can) system
JP2015053633A (ja) 通信システム
JP5540479B2 (ja) ドライバ回路
JP4692656B2 (ja) 通信システム、及びノード
WO2017163948A1 (ja) 車載処理装置及び車載システム
EP3745602A1 (en) Communication system and transmission device
JP2013175915A (ja) ドライバ回路
JP5136460B2 (ja) 通信システム、及びノード
KR20130113034A (ko) 고속 캔 통신용 버스 장치
JP2011160213A (ja) 半導体集積装置、及びその調整方法、並びに終端抵抗調整回路
JP2016103693A (ja) 通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190415

R151 Written notification of patent or utility model registration

Ref document number: 6520824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees