JP2013175915A - ドライバ回路 - Google Patents

ドライバ回路 Download PDF

Info

Publication number
JP2013175915A
JP2013175915A JP2012038831A JP2012038831A JP2013175915A JP 2013175915 A JP2013175915 A JP 2013175915A JP 2012038831 A JP2012038831 A JP 2012038831A JP 2012038831 A JP2012038831 A JP 2012038831A JP 2013175915 A JP2013175915 A JP 2013175915A
Authority
JP
Japan
Prior art keywords
resistor
voltage
diode
terminal
potential side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012038831A
Other languages
English (en)
Other versions
JP5626240B2 (ja
Inventor
Yoshiji Kako
芳史 加来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012038831A priority Critical patent/JP5626240B2/ja
Publication of JP2013175915A publication Critical patent/JP2013175915A/ja
Application granted granted Critical
Publication of JP5626240B2 publication Critical patent/JP5626240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】簡易な構成で波形歪を低減するドライバ回路の提供。
【解決手段】中立電圧Vcを発生させる中立電圧発生回路21の出力端は、並列接続された抵抗器22H及びダイオード23Hを介してCANH端子131に接続されていると共に、並列接続された抵抗器22L及びダイオード23Lを介してCANL端子132に接続されている。但し、ダイオード23Hは、中立電圧発生回路21の出力端からCANH端子131に向かう方向が順方向となり、ダイオード23Lは、CANL端子132から中立電圧発生回路21の出力端に向かう方向が順方向となる。ダイオード23Hは、CANH端子131の電圧の下限をVc−Vfに制限し、ダイオード23Lは、CANL端子132の電圧の上限をVc+Vfに制限することで、歪んだ波形をカットする。
【選択図】図1

Description

本発明は、差動信号が伝送される二線式の伝送線路を駆動するドライバ回路に関する。
従来、二線式の伝送線路により差動信号を用いて通信を行うCAN(Controller Area Network )等の通信システムが知られている。
この種の通信システムでは、伝送線路の配線が長くなったり、伝送線路に接続するノードの数が増えたりすると、伝送線路の端部やノードの接続端にてインピーダンス不整合による反射が生じ、その結果、リンギングによる波形歪が生じる。また、波形歪が生じるとその信号を受信する側で信号レベルの誤判定が生じる可能性がある。
このような波形歪を低減する手法の一つとして、伝送線路を終端するインピーダンスを可変設定するインピーダンス可変部を設け、出力データの変化に伴って、出力インピーダンスがロウインピーダンスの状態からハイインピーダンスの状態に変化するタイミングで所定期間だけ、インピーダンス可変部のインピーダンスが伝送線路の特性インピーダンスに近い値となるように制御するものがある(例えば、特許文献1参照。)。
特開平2009−296568号公報
しかし、特許文献1に記載の手法では、出力データの変化を検出してインピーダンス可変部のインピーダンスを所定期間だけ変化させるための制御回路が必要であり、ドライバ回路の回路構成が複雑化すると共に回路規模が増大するという問題があった。
また、所定タイミングで所定時間だけ動作するため、出力データの変化に伴う出力インピーダンスの変化以外の原因に基づいて発生する波形歪については、これを低減することができないという問題もあった。
更に、出力データの変化を検知してからインピーダンス可変部が作動するまでに遅延が生じるため、その遅延時間の間も歪を低減することができないという問題があった。
本発明は、上記問題点を解決するために、簡易な構成で波形歪を低減するドライバ回路を提供することを目的とする。
本発明のドライバ回路では、動作制御部が、2値信号が一方の信号レベル(以下「第1レベル」という)の時に、第3抵抗器及び第4抵抗器の給電端を開放状態とし、2値信号が他方の信号レベル(以下「第2レベル」という)の時に、第3抵抗器の給電端に高電位側基準電圧を印加すると共に、第4抵抗器の給電端に低電位側基準電圧を印加する。
これにより、2値信号が第1レベルの時には、高電位側端子(ひいては第1の信号線)及び低電位側端子(ひいては第2の信号線)には、いずれにも中立電圧が印加され、差動信号の信号レベルは低レベルとなる。一方、2値信号が第2レベルの時には、第1の信号線には、高電位側基準電圧と中立電圧との電圧差を第1分圧回路で分圧した電圧(高位分圧電圧)が印加され、第2の信号線には、中立電圧と低電位側基準電圧との電圧差を第2分圧回路で分圧した電圧(低位分圧電圧)が印加されるため、差動信号の信号レベルは高レベルとなる。
つまり、第1の信号線の電圧が、中立電圧或いは高位分圧電圧に保たれ、また、第2の信号線の電圧が、中立電圧或いは低位分圧電圧に保たれている状態、即ち、伝送線路上の信号に波形歪が生じていない場合は、第1ダイオード及び第2ダイオードが導通することはない。
一方、伝送線路上の信号に波形歪が生じることによって、第1の信号線の電圧が、中立電圧からダイオードの順電圧を減じた大きさの高位側しきい値電圧を越えて小さくなると、第1ダイオードが導通し、それ以上電圧が低下することがない。同様に、第2の信号線の電圧が、中立電圧にダイオードの順電圧を加えた大きさの低位しきい値電圧を越えて大きくなると、第2ダイオードが導通し、それ以上電圧が上昇することがない。
このように本発明のドライバ回路によれば、歪んだ波形を第1ダイオード及び第2ダイオードによってクランプするため、波形歪の振幅を小さく抑えることができ、また波形歪を速やかに収束させることができる。
なお、本発明のドライバ回路において、第1ダイオード及び第2ダイオードには、それぞれコンデンサが直列接続されていてもよい。
この場合、直流成分はカットされ交流成分(波形歪成分)のみが通過することになるだけでなく、第1の信号線に地絡等の故障が発生した時に、第1ダイオード及び第2ダイオードが接続された経路を介して、第2の信号線から第1の信号線に大きな故障電流が流れ込むことが防止されるため、安全性を向上させることができる。
トランシーバにおけるドライバ回路の部分を抽出した回路図である。 車載通信システムの全体構成を示すブロック図である。 ドライバ回路の動作を模式的に示した説明図である。 波形歪の抑制効果のシミュレーション結果を示すグラフである。 他の実施形態を示す説明図である。
以下に本発明の実施形態を図面と共に説明する。
<全体構成>
図2は、通信プロトコルとしてCAN(Controller Area Network)が用いられた車載用の通信システム1の構成を表すブロック図である。
図2に示すように、通信システム1は、車両に搭載された複数の電子制御ユニット10a,10b,10c,…を、共通の伝送線路3を介して相互に通信可能となるように接続することで構成され、これら電子制御ユニット10a,10b,10c,…のそれぞれがノードとして機能するようにされている。以下では、電子制御ユニットをECUとよび、また、ECU10a,10b,10c…を、特に区別しないでいずれか一つを指す場合はECU10と表記する。
このうち、伝送線路3は一対の信号線3a,3b(以下、一方をCANH3a,他方をCANL3bと表記する)で構成された二線式のバス型伝送線路からなり、その両端は、終端抵抗5,5によってそれぞれ終端されている。そして、伝送線路3では、CANH3a,CANL3b間の電位差によって信号レベルを表現した差動信号が伝送される。以下では、CANH3a,CANL3b間の電位差が予め設定された符号判定閾値以上である場合をドミナント、その電位差が符号判定閾値未満である場合をレセッシブと称する。
<ECU>
ECU10は、通信システム1を介してCANプロトコルに従った通信制御(送信フレームの生成、受信フレームの解析)を行うCANコントローラ12と、CANコントローラ12から与えられる2値符号のデータ列(送信フレーム)TXを差動信号に変換して伝送線路LNに出力すると共に、伝送線路LN上の差動信号を受信して2値符号に復号したデータ列(受信フレーム)RXをCANコントローラ12に入力するトランシーバ13と、車両各部を制御するための制御処理や、CANコントローラ12を用いて他のECU10との通信を行うための処理等を実行するマイクロコンピュータ11とを備えている。
以下では、トランシーバ13において、CANH3aが接続される端子をCANH端子131、CANL3bが接続される端子をCANL端子132、CANコントローラ12から供給されるデータ列を入力する端子をTX端子133、CANコントローラ12へ供給するデータ列を出力する端子をRX端子134と称する。
<トランシーバ>
トランシーバ13は、図1に示すように、TX端子133を介して入力される2値符号のデータ列TXを差動信号に変換してCANH端子131,CANL端子132に出力するドライバ回路20と、CANH端子131,CANL端子132を介して入力される差動信号を2値符号のデータ列RXに復号してRX端子に出力するレシーバ回路30とを備えている。
このうち、レシーバ回路30は周知のものであるため、ここでは説明を省略し、以下では、本発明の主要部となるドライバ回路20を中心に説明する。
ドライバ回路20は、差動信号がドミナントである場合にCANH3a,CANL3bが示す電圧である中立電圧Vc(ここでは、後述する電圧VDDの1/2)を発生させる中立電圧発生回路21を備えている。そして、中立電圧発生回路21の出力端は、並列接続された抵抗器22H及びダイオード23Hを介してCANH端子131に接続されていると共に、並列接続された抵抗器22L及びダイオード23Lを介してCANL端子132に接続されている。但し、ダイオード23Hは、中立電圧発生回路21の出力端からCANH端子131に向かう方向が順方向となり、ダイオード23Lは、CANL端子132から中立電圧発生回路21の出力端に向かう方向が順方向となるように接続されている。
また、抵抗器22HのCANH端子側接続端と、高電位側電源(電圧VDD)との間には、抵抗器24H,ダイオード25H,トランジスタ26Hが直列に接続され、抵抗器22LのCANL端子側接続端と、低電位側電源(電圧VG、ここでは0V)との間には、抵抗器24L,ダイオード25L,トランジスタ26Lが直列に接続されている。
但し、ダイオード25Hは、高電位側電源から抵抗器22Hに向かう方向が順方向となるように接続され、ダイオード25Lは、抵抗器22Lから低電位側電源に向かう方向が順方向となるように接続されている。また、トランジスタ26Hは、PMOS電界効果トランジスタからなり、トランジスタ26LはNMOS電界効果トランジスタからなる。
更に、ドライバ回路20は、TX端子133を介して入力されるデータのレベルに応じて、トランジスタ26H,26Lのゲートに印加する駆動信号GH,GLを発生させるレベル変換回路27を備えている。このレベル変換回路27は、具体的には、入力されるデータがレセッシブに対応させるレベル(例えば‘1’)である場合に、トランジスタ26H,26Lをいずれもオフ状態にし、入力されるデータがドミナントに対応させるレベル(例えば‘0’)である場合に、トランジスタ26H,26Lをいずれもオン状態にするような駆動信号GH,GLを発生させる。
以下では、トランジスタ26H,26Lのオン電圧をVon、ダイオード23H,23L,25H,25Lの順電圧をVf、抵抗器22H,22Lの抵抗値をR1、抵抗器24H,24Lの抵抗値をR2とする。
<動作>
このように構成されたドライバ回路20では、トランジスタ26H,26Lがオフ状態である場合、CANH端子131(ひいてはCANH3a)の電圧VH及びCANL端子132(ひいてはCANL3b)の電圧VLは、いずれも中立電圧Vcとなる。その結果、伝送線路3上の差動信号はレセッシブとなる。一方、トランジスタ26H,26Lがオン状態の場合、抵抗器22H,24H、及び抵抗器22L,24Lがそれぞれ分圧回路として動作することにより、CANH端子131の電圧VHは(1)式で表され、CANH端子131の電圧VLは(2)式で表される。その結果、伝送線路3上の差動信号はドミナントとなる。
VH=Vc+(VDD−Von−Vf−Vc)×R1/(R1+R2) (1)
VL=Vc−(Vc−Von−Vf−VG)×R1/(R1+R2) (2)
なお、Vc=VDD/2,VG=0とするか、Vc=0,VG=−VDDとすれば、(1)(2)式の右辺第2項の絶対値はいずれも同じ大きさとなる。
次に、伝送線路3上の信号に波形歪が生じた場合を考える。図3に示すように、この波形歪によって、CANH3aの電圧が、高位側しきい値電圧Vth_H(=Vc−Vf)を越えて小さくなると、ダイオード23Hが導通するため、CANH3a上の信号波形(図中の実線を参照)は、Vth_Hを下限とする形状にクランプされる。同様に、CANL3bの電圧が、低位側しきい値電圧Vth_L(=Vc+Vf)を越えて大きくなると、ダイオード23Lが導通するため、CANL3b上の信号波形(図中の一点鎖線を参照)は、Vth_Lを上限とする形状にクランプされる。つまり、図3において、斜線で示した部分が、ダイオード23H,23Lによってカットされる歪みである。特に、差動信号がドミナントからレセッシブに変化した直後に現れる最大の歪を抑制することにより、その後に続く波形歪を速やかに収束させることができる。
<効果>
以上、説明したように、通信システム1によれば、ドライバ回路20に設けたダイオード23H,23Lによって、伝送線路3に生じた波形歪の振幅を抑制することができる。
しかも、ダイオード23H、23Lは、波形歪のない信号に対しては機能しないため、通常の差動信号の伝送に悪影響を及ぼすことなく波形歪の抑制を実現することができる。
波形歪を抑制する効果は、図4に示すシミュレーション結果からも明らかである。なお、図4において、細線がダイオード23H,23Lがない場合、太線がダイオード23H,23Lがある場合を示す。
<他の実施形態>
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、様々な態様にて実施することが可能である。
例えば、上記実施形態では、抵抗器22H,22Lと並列に、ダイオード23H,23Lをそれぞれ設けたが、図5(a)に示すように、ダイオード23H,23Lに、それぞれコンデンサ28H,28Lを直列接続したものを設けてもよい。
この場合、直流成分はカットされ交流成分(波形歪成分)のみが通過することになるため、CANH3aに地絡等の故障が発生した時に、ダイオード23H,23Lが接続された経路を介して、CANL3bからCANH3aに大きな故障電流が流れ込むことを防止することができ、通信システム1の安全性を向上させることができる。
また、図5(b)に示すように、コンデンサ28H,28Lの代わりにスイッチ29H,29Lを設け、適宜スイッチ29H,29Lをオンすることで波形歪を抑制したい期間だけダイオード23H,23Lを機能させるように構成してもよい。
1…通信システム 3…伝送線路 3a…CANH 3b…CANL 5…終端抵抗 10(10a〜10c)…電子制御ユニット 11…マイクロコンピュータ 12…CANコントローラ 13…トランシーバ 20…ドライバ回路 21…中立電圧発生回路 22H,22L,24H,24L…抵抗器 23H,23L,25H,25L…ダイオード 26H,26L…トランジスタ 27…レベル変換回路 28H,28L…コンデンサ 29H,29L…スイッチ 30…レシーバ回路 131…CANH端子 132…CANL端子 133…TX端子 134…RX端子 LN…伝送線路

Claims (2)

  1. 第1の信号線(3a)及び第2の信号線(3b)からなる伝送線路(3)に接続され、2値信号を差動信号に変換して前記伝送線路に出力するドライバ回路(20)であって、
    予め設定され中立電圧を発生させる中立電圧発生回路(21)と、
    前記中立電圧発生回路の出力端と前記第1の信号線を接続する高電位側端子(131)との間に接続される第1抵抗器(22H)と、
    前記中立電圧発生回路の出力端と前記第2の信号線を接続する低電位側端子(132)との間に接続される第2抵抗器(22L)と、
    前記高電位側端子を分圧電圧の出力端とする第1分圧回路(22H,24H)を前記第1抵抗器と共に構成する第3抵抗器(24H)と、
    前記低電位側端子を分圧電圧の出力端とする第2分圧回路(22L,24L)を前記第2抵抗器と共に構成する第4抵抗器(24L)と、
    前記2値信号が一方の信号レベルの時に、前記第3抵抗器及び前記第4抵抗器の前記分圧電圧の出力端とは反対側端である給電端を開放状態とし、前記2値信号が他方の信号レベルの時に、前記第3抵抗器の給電端に前記中立電圧より高い高電位側基準電圧を印加し且つ前記第4抵抗器の給電端に前記中立電圧より低い低電位側基準電圧を印加する動作制御部(25H,25L,26H,26L,27)と、
    前記第1抵抗器と並列かつ前記中立電圧発生回路の出力端から前記高電位側端子に向かう方向が順方向となるように接続された第1ダイオード(23H)と、
    前記第2抵抗器と並列かつ前記低電位側端子から前記中立電圧発生回路の出力端に向かう方向が順方向となるように接続された第2ダイオード(23L)と、
    を備えることを特徴とするドライバ回路。
  2. 前記第1ダイオード及び前記第2ダイオードには、それぞれコンデンサ(28H,28L)が直列接続されていることを特徴とする請求項1に記載のドライバ回路。
JP2012038831A 2012-02-24 2012-02-24 ドライバ回路 Active JP5626240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012038831A JP5626240B2 (ja) 2012-02-24 2012-02-24 ドライバ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012038831A JP5626240B2 (ja) 2012-02-24 2012-02-24 ドライバ回路

Publications (2)

Publication Number Publication Date
JP2013175915A true JP2013175915A (ja) 2013-09-05
JP5626240B2 JP5626240B2 (ja) 2014-11-19

Family

ID=49268453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012038831A Active JP5626240B2 (ja) 2012-02-24 2012-02-24 ドライバ回路

Country Status (1)

Country Link
JP (1) JP5626240B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461694B2 (en) 2015-01-13 2016-10-04 Hyundai Motor Company Method for controlling controller area network transceiver circuit and device therefor
JP2020528236A (ja) * 2017-07-21 2020-09-17 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh バスシステム用の送受信機および伝導エミッションを低減する方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03198414A (ja) * 1989-12-26 1991-08-29 Fujitsu Ltd インタフェース回路の波形整形回路
JPH11122089A (ja) * 1997-10-16 1999-04-30 Fujitsu Ltd 出力駆動回路
JP2000022508A (ja) * 1998-07-06 2000-01-21 Mitsubishi Electric Corp 半導体装置
US20040124905A1 (en) * 2002-10-30 2004-07-01 Ordwin Haase Circuit configuration for signal balancing in antiphase bus drivers
US20060091915A1 (en) * 2004-11-01 2006-05-04 Pauletti Timothy P Common mode stabilization circuit for differential bus networks
JP2008311996A (ja) * 2007-06-15 2008-12-25 Denso Corp 信号出力装置及び通信ドライバ装置
JP2011142553A (ja) * 2010-01-08 2011-07-21 Nippon Soken Inc 送信ドライバ回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03198414A (ja) * 1989-12-26 1991-08-29 Fujitsu Ltd インタフェース回路の波形整形回路
JPH11122089A (ja) * 1997-10-16 1999-04-30 Fujitsu Ltd 出力駆動回路
JP2000022508A (ja) * 1998-07-06 2000-01-21 Mitsubishi Electric Corp 半導体装置
US6111449A (en) * 1998-07-06 2000-08-29 Mitsubishi Denki Kabushiki Kaisha Clamping circuit for absorbing ringing of signal
US20040124905A1 (en) * 2002-10-30 2004-07-01 Ordwin Haase Circuit configuration for signal balancing in antiphase bus drivers
US20060091915A1 (en) * 2004-11-01 2006-05-04 Pauletti Timothy P Common mode stabilization circuit for differential bus networks
JP2008311996A (ja) * 2007-06-15 2008-12-25 Denso Corp 信号出力装置及び通信ドライバ装置
JP2011142553A (ja) * 2010-01-08 2011-07-21 Nippon Soken Inc 送信ドライバ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461694B2 (en) 2015-01-13 2016-10-04 Hyundai Motor Company Method for controlling controller area network transceiver circuit and device therefor
JP2020528236A (ja) * 2017-07-21 2020-09-17 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh バスシステム用の送受信機および伝導エミッションを低減する方法
US11146419B2 (en) 2017-07-21 2021-10-12 Robert Bosch Gmbh Transceiver for a bus system and method for reducing line-associated emissions

Also Published As

Publication number Publication date
JP5626240B2 (ja) 2014-11-19

Similar Documents

Publication Publication Date Title
RU2708510C9 (ru) Абонентская станция для шинной системы и способ повышения устойчивости к электромагнитным помехам для абонентской станции
JP6337110B2 (ja) バスシステムの加入者局、及び、バスシステム内の導線に関係する放射量を低減する方法
US7113759B2 (en) Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection
JP5394318B2 (ja) 差動通信装置
KR102112199B1 (ko) 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이
US20070124518A1 (en) Transmitter driver circuit in high-speed serial communications system
WO2017013829A1 (ja) 通信システム
KR20160037103A (ko) 상보형 소스 팔로워 드라이버를 가진 제어기 영역 네트워크 버스 송신기
US10333744B2 (en) Circuit assembly for a switchable line termination of a serial bus
JP6133709B2 (ja) 差動レシーバ、それを用いた電子機器、産業機器ならびに差動信号の受信方法
JP6555208B2 (ja) リンギング抑制回路
WO2018217854A1 (en) Can transmitter with fast canl control loop
US20210167989A1 (en) Bus transceiver with ring suppression
US7557602B2 (en) Pre-emphasis circuit including slew rate controllable buffer
JP2017228920A (ja) リンギング抑制回路
US10419071B2 (en) Ringing suppression circuit
JP5626240B2 (ja) ドライバ回路
US7656198B1 (en) Method and apparatus for providing a combination differential driver
US11700000B2 (en) CAN bus transmitter
EP2464009B1 (en) Differential signal termination circuit
JPH05300155A (ja) 多重伝送方式
EP2961071A2 (en) Increasing output amplitude of a voltage-mode driver in a low supply-voltage technology
CN111865295A (zh) 一种低压差分信号发送器
WO2022185782A1 (ja) 送信回路、電子制御ユニット、及び車両
KR101633471B1 (ko) 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140915

R151 Written notification of patent or utility model registration

Ref document number: 5626240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250