JPH0219003A - 超高速データ速度のディジタル信号の分配装置 - Google Patents

超高速データ速度のディジタル信号の分配装置

Info

Publication number
JPH0219003A
JPH0219003A JP1112811A JP11281189A JPH0219003A JP H0219003 A JPH0219003 A JP H0219003A JP 1112811 A JP1112811 A JP 1112811A JP 11281189 A JP11281189 A JP 11281189A JP H0219003 A JPH0219003 A JP H0219003A
Authority
JP
Japan
Prior art keywords
distribution
bus
sections
section
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1112811A
Other languages
English (en)
Inventor
Nohaic Yves Le
イブ・ル・ノエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH0219003A publication Critical patent/JPH0219003A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0246—Termination of transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、超高速データ速度のディジタル信号伝送に関
し、特に、かかる信号を分配線から分岐線に分配する装
置に係る。
１１へｉ」 ディジタル信号のデータ速度は現在、スペクトル成分か
ら見てマイクロ波領域に匹敵するような値に達している
。
伝送された信号の波形を維持するためには完全に整合し
た伝送媒体の使用が必須であり、非整合接続の存在はど
のように惺かであっても伝送に対する致命的な欠陥とな
る。
約１００８ｂｉｔ／秒以上の超高速データ速度の場合、
バスの分岐線の最大許容長さは極めて丸く、また、デー
タ速度の関数である。データ速度が速いほど分岐線の長
さが短い１例えば、１００Ｍｂｉｔ／秒のデータ速度の
場合、バスの各分岐線の長さは数ｅｌｌに限定される。
その理由は、特性インピーダンスが負荷されていてもバ
スのある程度の非整合が生じる１嵯　、。
からである、長さ５ｃｍ以上の分岐線は伝送アインタル
信号に許容できない外乱を導入する。
現在では一般に、共通のプリント回路板上に設けられた
電子装置に超高速データ速度のディジタル信号が分配さ
れる。このような場合に線の長さが前記のごとく限定さ
れていると、基板上の電子回路の設置に対する制約が厳
しい、即ち、多数の電子回路の設置が可能な基板に対し
ても、実際に設置する電子回路の数を１つまたは２つに
制限せざるを得ない。
本発明の目的は、超高速データ速度のディジタル信号を
外乱を導入することなくバスからの分岐線を介して分配
できるようにすることである。
本発明の目的はまた、所与のプリント回路板上に電子装
置を設置するときの制約、即ち分岐線の長さが極めて雉
いことに起因する制約を軽減することである。
九囲ｍ贋− 本発明の目的は、一端がエミッタに接続された分配線と
、等しい特性インピーダンスを有し各々が電子回路に接
続された分岐線とを含み、分配線が可変インピーダンス
を有する少なくとも１つの分配バスを含み、該バスが異
なるインピーダンスをもつｎ個の区分から構成され、各
区分の幅が一定であり、連続する複数区分の幅がエミッ
タに接続された最も広いバス末端から逓減しており、連
続する２つの区分の幅の差が接続部を構成し、各分岐線
が接続部に接続されており、分岐線の長さが任意の長さ
でありバスの区分の長さが任意の長さであることを特徴
とする超高速データ速度のディジタル信号の分配装置を
提供することである。
λ朱１ 添付図面に示す非限定具体例に基づく以下の記載より本
発明がより十分に理解されよう。
第１図は、非対称分配を行なう場合の本発明の分配装置
を示す、第１図で分配線は、任意の長さの線Ｌ２．Ｌ３
．．．．．Ｌｎに接続された可変インピーダンスをもつ
バスＢから成る。これらの線はいずれも等しい特性イン
ピーダンスＺＯを有する。
バスＢは区分Ｂｌ、８２．．．．Ｂｎから成り、区分８
口はエミッタＥに接続され、エミッタＥ自体の入力は差
動入力または非差動入力を与える入力線ＬＥに接続され
、区分Ｂ１は電子回路Ｄ１に接続されている。各区分は
任意の長さ及び一定の幅をもつ、１１続する区分の幅は
逓増しており、区分Ｂ１の幅が最小である。
２つの区分間の接続部の各々は、２つの区分間で区分の
長手方向に対して対称的な幅の変化によって得られる。
即ち該幅の変化は区分の両縁に存在する。
公知の任意のタイプのエミッタＥは入力線ＬＥから受信
したディジタル信号を整形すべく機能する。
バスＢは例えばプリント回路によるトラックのごとき導
体であり、区分８１〜Ｂｎは夫々インピーダンス７１〜
Ｚｎを有する。バスは２つの区分間の各接続部において
線Ｌ２．．．．Ｌｎを介して電子回路０２．Ｄ３．、、
。
Ｏｎに接続されている０分岐線は各電子回路Ｄ２　、　
Ｄ３　。
、、Ｄｎの入力で特性インピーダンスＺＯで終っている
。
最終区分Ｂ１の末端は電子回路Ｄ１の入力で好ましくは
ＺＯに等しいインピーダンスＺ１で終っている。
ディジタル信号の良好な伝送を得るために、区分は夫々
のインピーダンスで終っている６区分のインピーダンス
は次式で示される。
ｚＯ・ｚＩ Ｚ２＝ ＺＯ＋２１ ０−Ｚ２ Ｚ３＝ ＺＯ＋２２ 及び ２０４（ｎ−１） ＺＯ＋Ｚ（ｎ−１） し式中、区分Ｂ１がｚＯに等しいインピーダンスをもつ
ときはＺ１＝ＺＯ］。
ＺＯ＝１００Ωトすルトｚ１＝１００Ω、Ｚ２＝５０Ｑ
、Ｚ３＝３３．３Ω及びＺ４＝２５Ωである。ＥＣＬ論
理の電子回路ＤＩ、０２．．．．Ｄｎの場合、電子回路
の出力負荷として回路製造業者によって指定された下限
値は２５Ωであるから４つの電子回路に対する分配が可
能である。
第２八図は第１図の分配装置の変形例を示す。第２Δ図
において、バスＣの１つの長手方向縁は直線状であり、
継続する２つの区分間の幅はバスの他方の長手方向縁に
おいて変化している。第１図と同様に、線し２．Ｌ３．
、、、Ｌｎは接続部においてバスに接続され、特性イン
ピーダンスｚＯで終っている。
区分Ｃｎに接続されたエミッタＥの反対側のバスの末端
の区分Ｃ１は電子回路Ｄ１に接続されており、該区分Ｃ
１は第１図の場合と同様にインピーダンスＺ。
で終っている０区分Ｃ１のインピーダンスｚ１がｚＯに
等しいと仮定すると、区分０２〜Ｃｎのインビーダンス
ｚ２〜Ｚｎの値は前記の式で与えられる。
第２Ｂ図は第２八図のバスＣに対する線Ｌ２〜Ｌｎの接
続の変形例を示す、この第２Ｂ図において、分岐線は分
配バスの区分間の接続部を構成する階段状部分のレベル
で分配バスの直線状長手方向縁に接続されている。
第３図及び第４図は、対称分配を行なう場合の本発明の
分配装置を示す、第３図及び第４図の分配線は、差動エ
ミッタＥ″の出力に接続された一端を各々が有する２つ
の等しいバスＢ、Ｂ’から構成された差動線から成る。
エミッタＥ°の入力は差動入力または非差動入力を与え
る入力線ＬＥに接続されている。
第３図において、２つの分配バスＢ及びＢ゛は第１図の
分配バスと同型、即ち、各バスの連続する２つの区分間
の接続部は分配バスの両縁の階段状部分から夫々構成さ
れる。第４図において、２つの分配バスＣ及びＣ′は第
２図の分配バスと同型、即ち、各バスが１つの直線状長
手方向縁をもち、連続する２つの区分間の接続部はバス
の他方の長手方向縁の階段状部分から構成される。この
第４図に示す分配バスＣとＣ′との直線状長手方向縁は
１／１０−の数倍の定間隔Ｓを隔てて互いに向き合って
いる。
電子回路Ｄ’２．Ｄ’３．．．．Ｄ’ｎの各々は差動線
Ｌｄ２゜Ｌｄ３．、、、Ｌｄｎを介して２つの分配バス
Ｂ及びＢ′、またはＣ及びＣ′の対応する接続部に接続
されている。
差動線Ｌｄ２〜Ｌｄｎは任意の長さを有しまた等しいイ
ンピーダンスを有する。これらの差動線は電子回路の入
力側の末端で特性インピーダンスに等しいインピーダン
スＺｄで終っている。
これらの２つの図において、２つの分配バスの末端の区
分対Ｂ１またはＣ１は電子回路Ｄ’ｌに接続され等しい
インピーダンスで終っている。このインピーダンスは好
ましくは差動線の特性インピーダンスＺｄに等しい。
対応する２つの区分即ち第３図の区分Ｂｌ、Ｂ２．．．
。
Ｂｎまたは第４図の区分ＣＩ、Ｃ２，，，，Ｃｎに夫々
対応するインピーダンスをＺｌｄ、Ｚ２ｄ、、、、２ｎ
ｄで示すとＺｄ−Ｚｌｄ Ｚ２ｄ＝ Ｚｄ＋Ｚ１ｄ Ｚｄ−２２ｄ Ｚ３ｄ＝ ２ｄ＋Ｚ２ｄ Ｚｄ　＝Ｚ（ｎ　−１）ｄ ｎｄ ７、ｄ＋　Ｚ（ｎ　−１）ｄ 〔式中、区分Ｂ１またはＣ１がＺｄに等しいインピーダ
ンスをもつときはＺ１ｄ＝Ｚｄ）である。
第１図〜第４図において、ディジタル信号は電子回路Ｄ
１〜ＤｎまたはＤ″１〜Ｄ’ｎに分配される。これらの
電子回路は、受信信号を内部で処理する回路から成って
もよく、あるいは、分配バスまたは例えば同軸ケーブル
もしくは被覆リード対に接続された出力を各々が有する
エミッタＥまたはＥｏを含む伝送回路から成ってもよい
、第１図から第４区の装置においていくつかの装置が信
号処理回路で残りの装置が伝送回路であってもよい。全
部の電子回路が伝送回路の場合には、プリント回路板は
例えば第１１図及び第１２図に関して後述するように受
信しなディジタル信号を前記伝送回路に分配するマザー
ボードであってもよい。
第５図においては参照符号Ｌｉ及びＤｉが第１図及び第
２図の線及び電子回路を示す、この電子回路は出力で分
配バスに接続され、該分配バスは、電子回ｉ￥！１Ｄｉ
ｌ〜Ｄｉｍに接続された噴個の区分を有し、区分ＩＩＤ
Ｉは該区分の特性インピーダンスに等しいインピーダン
スＺｉＯで終っている。　Ｄｉｍのごとき電子回路は任
意の長さを有しまた例えば値ＺｉＯの等しい特性インピ
ーダンスをもつ線によってバスＢＤに接続されている。
これらの線は特性インピーダンスで終っている。
第６図において、Ｌｄｉ及びＤ’ｌは第３図及び第４図
の差動線及び電子回路を示す、この図において電子回路
は、各々がｐ個の区分Ｆ１〜ｐｐまたはＦ’ｌ〜Ｆ’ｐ
を有する２つの分配バスＦ及びＦｏに接続された出力を
有する差動エミッタである。これらの区分は電子図ｌＤ
’ｌ〜Ｄ’ｉｐに接続されている。電子回路Ｄ’ｉｌは
２つのバスＦ及びＦｏの区分Ｆ１及びＦ’ｌの末端に接
続されている。その他の電子回路例えばＤ’ｉｐは差動
線を介して２つのバスＦ及びＦｏの対応する区分に接続
されている０等しいインピーダンスを有する任意の長さ
の差動線は夫々の特性インピーダンスに等しいインピー
ダンスＺｄＯで終っている１区分Ｆ１及びＦ’ｌの対か
ら構成された線がＺｄＯに等しいインピーダンスをもつ
と想定すると、区分Ｆ１及びＦ’ｌの末端はインピーダ
ンスＺｄＯを介して接続されている。
第７図において、参照符号Ｌｉ及びＤｉは第１図の線及
び電子回路を示す、この図における電子回路は同軸ケー
ブルＬＣに接続されたエミッタである。
第８Ａ図及び第８Ｂ図において、Ｌｄｉ及びＤ′ｉは第
３図及び第４図の差動線及び電子回路を示す、この図の
電子回路は第８八図の２つの同軸ケーブルＬＣＩ及びＬ
Ｃ２または第８Ｂ図の被覆リード対しＢｉに接続された
出力を有する差動エミッタである。
第５図及び第７図において、エミッタは差動エミッタで
もよい。この場合、第５図のエミッタは等しい２つのバ
スに接続され、第７図のエミッタは２つの同軸ケーブル
または被覆リード対に接続されている。第６図及び第８
八図、第８Ｂ図でも同様にエミッタは非対称分配用単一
バスに接続されたエミッタでもよくまたは単一同軸ケー
ブルに接続されたエミッタでもよい。
非対称分配用バスまたは２つの差動分配用バスは、真っ
直ぐでなくてもよく、電子回路が設置されるプリント回
路板を十分に利用できるように任意の角度に屈曲してい
てもよい、第９図は第２区分ＢＤ２が屈曲した非対称分
配用バスＢＤを示す。
第１０図は、各々が第２区分ＢＤ２及びＢＤ’　２に屈
曲部を夫々有する２つの差動分配用バスＢＤ及び８９′
を示す、差動分配の場合には、２つのバスが積層される
のが好ましいが、例えば基板Ｓによって互いから明確に
分離される必要がある。これは、各対の対応する区分の
インピーダンスが明確に規定された値になるように、各
差動線の２つのリード線の長さを等しい値に維持しバス
の対応する区分を平行にするためである。
第１１図及び第１２図は、マザーボードによる分配に関
している。第１１図は非対称分配を示し、第１２図は対
称分配を示す。
第１１図において、マザーボードはエミッタＥＰとエミ
ッタの出力に接続された分配バスＢＰとを備える。該エ
ミッタの入力は差動入力または非差動入力を与える入力
線ＬＥＰに接続されている。第１１図のバスＢＰは第２
八図及び第２Ｂ図のバスＣと同様に１つの直線状長手方
向縁をもつが、バスＢＰは勿論第１図のように区分の幅
の対称変化によって得られた接続部を有していてもよい
、各接続部はコネクタＫを介して伝送回路に接続されて
いる０種々の伝送回路ＣＤＩ、ＣＤ２．ＣＤ４．ＣＤ５
を例として示した。伝送回路ＣＤ１は第１図及び第２図
に示すタイプである。伝送回路ＣＤ２は第３図及び第４
図に示すタイプである。伝送回路ＣＤ４は出力で２つの
同軸ケーブルＬＣＩ、ＬＣ２に接続された差動エミッタ
Ｅ′から構成されている。同軸ケーブルに代替して被覆
リード対を使用してもよい、伝送回路ＣＤ５は第５図に
示すタイプである。該伝送回路はコネクタＫを介してバ
スＢＰの末端区分に接続されている。伝送回路ＣＤＩ、
ＣＤ２．ＣＤ４．ＣＤ５において、エミッタは等しい特
性インピーダンス２０１をもつ任意の長さの分岐線によ
って分配バスＢＰに接続されている０回路ＣＤ３はプラ
グ回路であり、同じくコネクタＫによってバスＢＰの接
続部に接続され、伝送回路の他の線と同じ特性インピー
ダンス２０１で終端となる線だけを含む、このプラグ回
路は正常には前記接続部に接続される伝送回路が故障の
ときまたは前記接続部を伝送回路に接続する準備がまだ
できていないときに、対応する接続部においてバスＢＰ
のインピーダンスを維持し得る。
第１２図において、マザーボードは差動エミッタＥＤＰ
と２つの分配バスＢＰＩ及びＢＰ２とを含む０図示のバ
スの各々は第４図のごとき直線状縁を有するが第３図の
バスＢ、！１″と同じタイプでもよい、バスＢＤＩ及び
ＢＯ２の接続部対の各々はコネクタに１を介して伝送回
路に接続されている０例として種々の伝送回路ＣＴＩ、
ＣＴ２．ＣＴ４．ＣＴ５を図示した。伝送回路ＣＴＩは
第１図及び第２図に示すタイプであり、入力線ＬＥが差
動線である。伝送回路ＣＴ２は第３図及び第４図に示す
タイプであり、入力線ＬＥが差動線である。伝送回路Ｃ
Ｔ４は第８八図に示すタイプであり、２つの同軸ケーブ
ルは第８Ｂ図のごときリード対によって代替されてもよ
い、伝送回路ＣＴ５は第７図に示すタイプである。該伝
送回路はコネクタに１を介してバスＢＰＩ、ＢＰ２の２
つの末端区分に接続されている。伝送回路ＣＴ１．ＣＴ
２．ＣＴ４．ＣＴ５において、エミッタは同じ特性イン
ピーダンスＺｄｌをもつ任意の長さの差動線を介して分
配バスＢＰＩ、ＢＰ２に接続されている０回路ＣＴ３は
プラグ回路であり、同じくコネクタに１によって２つの
バスＢＰＩ、ＢＰ２に接続され、伝送回路の差動線に等
しい特性インピーダンスＺｄｌで終端となる差動線を含
む、このプラグ回路は第１１図のプラグ回路ＣＤ３と同
じ機能を果たす。
第１１図及び第１２図において、伝送回路及びプラグ回
路はプリント回路板上に設けられている０図示の種々の
回路は例として示しただけであり、勿論全部の伝送回路
が任意のタイプの等しい回路でもよい、同様に、伝送回
路が図示の１つ以上のタイプから構成され、伝送回路が
故障しないときはプラグ回路が存在しなくてもよい。
【図面の簡単な説明】
第１図は、非対称分配の場合の本発明の分配装置の説明
図、第２八図は、第１図の分配装置の変形例の説明図、
第２Ｂ図は第２八図のバスの変形例の説明図、第３図は
対称分配の場合の本発明の分配装置の説明図、第４図は
第３図の分配装置の変形例の説明図、第５図は第１図及
び第２図の電子回路の変形例の説明図、第６図は第３図
及び第４図の電子回路の変形例の説明図、第７図は第１
図及び第２図の電子回路の別の変形例の説明図、第８八
図及び第８Ｂ図は第３図及び第４図の電子回路の別の２
つの変形例の説明図、第９図は第２図のバスの変形例の
説明図、第１０図は第４図の２つのバスの変形例の斜視
図、第１１図はマザーボードで使用される本発明の非対
称分配装置の説明図、第１２図はマザーボードで使用さ
れる本発明の対称分配装置の説明図である。 ２・・・・・・エミッタ、Ｂ、Ｂ’　、ＢＰ、Ｂｐｌ、
ＢＰ２・・・・・・分配バス、Ｂ１〜Ｂｎ、・・・・・
区分、Ｌ２〜Ｌｎ・・・・・・分岐線、Ｄ１〜Ｄｎ・・
・・・・電子回路、ＣＤ１．ＣＤ２　、ＣＤ４　、ＣＤ
５　、Ｃｔｌ　、ＣＴ２　、ＣＴ４　、ＣＴ５・・・・
・・プリント回路板、ＣＤ３．ＣＴ３．、・・・・プラ
グカード、Ｋ。 Ｋｌ・・・・・・コネクタ。

Claims (12)

    【特許請求の範囲】
  1. （１）　一端がエミッタに接続された分配線と、互いに
    等しい特性インピーダンスを有し各々が電子回路に接続
    された複数の分岐線とを含み、分配線が可変インピーダ
    ンスを有する少なくとも１つのパスから成り、該パスが
    異なるインピーダンスを有するｎ個の区分から成り、各
    区分の幅が一定であり、連続する複数区分の幅がエミッ
    タに接続されたパスの最も広い末端から逓減しており、
    連続する２つの区分の幅の差が接続部を構成し、各分岐
    線が各１つの接続部に接続されており、分岐線の長さが
    任意であり、パスの複数区分の長さが任意であることを
    特徴とする超高速データ速度のディジタル信号の分配装
    置。
  2. （２）　差動分配を行なうために分配線が並列な等しい
    ２つのパスから成り、２つのパスの一端が差動エミッタ
    に接続され、分岐線が任意の長さの差動線から成り、２
    つのパスの対応する区分が向き合っており、前記対応す
    る区分２つが１つの区分対を形成し、複数の区分対は異
    なるインピーダンスを有しており、各差動線が一方でパ
    スの対応する２つの接続部に接続され他方で電子回路の
    入力に接続され特性インピーダンスを介して該電子回路
    の入力で終端し、差動エミッタから最も遠い末端の一対
    の区分は電子回路の入力に接続された末端を有し前記末
    端区分対のインピーダンスを介して該電子回路の入力で
    終端していることを特徴とする請求項１に記載の分配装
    置。
  3. （３）　各接続部において前記区分が該区分の両側で互
    いに接続されていることを特徴とする請求項２に記載の
    分配装置。
  4. （４）　パスが１つの直線状長手方向側縁を有しており
    、連続する２つの区分が該区分の別の側縁で互いに接続
    されていることを特徴とする請求項２に記載の分配装置
    。
  5. （５）　２つのバスの各々が１つの直線状長手方向側縁
    を有しており、各バスの連続する２つの区分が該区分の
    別の側縁で互いに接続されており、２つのバスの直線状
    長手方向側縁が互いに向き合つていることを特徴とする
    請求項２に記載の分配装置。
  6. （６）　バスが真っ直ぐであることを特徴とする請求項
    ２に記載の分配装置。
  7. （７）　２つのバスが重畳され且つ互いに分離されてい
    ることを特徴とする請求項２に記載の分配装置。
  8. （８）　バスが長手方向で任意の角度で屈曲しており、
    該屈曲部がバスの対応する場所に存在することを特徴と
    する請求項２に記載の分配装置。
  9. （９）　バスが重畳され且つ互いに分離されていること
    を特徴とする請求項８に記載の分配装置。
  10. （１０）　分配線がマザーボードを形成する分配バスで
    あり、各分岐線及び協働する電子回路がプリント回路板
    を構成し、各分岐線がコネクタを介してバスの接続部に
    接続され、バスの末端区分が、プリント回路板上に設け
    られた電子回路にコネクタを介して接続されていること
    を特徴とする請求項１に記載の分配装置。
  11. （１１）　２つの分配バスがマザーボードの分配線を構
    成し、各差動分岐線及び協働する電子回路がプリント回
    路板を構成し、各差動線がコネクタを介して対応する２
    つの接続部に接続され、バスの末端区分が、プリント回
    路板上に設けられた電子回路にコネクタを介して接続さ
    れていることを特徴とする請求項４に記載の分配装置。
  12. （１２）　欠陥のあるプリント回路板を特性インピーダ
    ンスで終端する線だけを含むプラグカードに交換するこ
    とを特徴とする請求項１０または１１に記載の分配装置
    。
JP1112811A 1988-05-04 1989-05-01 超高速データ速度のディジタル信号の分配装置 Pending JPH0219003A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8805993 1988-05-04
FR8805993A FR2631169B1 (fr) 1988-05-04 1988-05-04 Dispositif de distribution de signaux numeriques a tres hauts debits

Publications (1)

Publication Number Publication Date
JPH0219003A true JPH0219003A (ja) 1990-01-23

Family

ID=9365986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1112811A Pending JPH0219003A (ja) 1988-05-04 1989-05-01 超高速データ速度のディジタル信号の分配装置

Country Status (5)

Country Link
US (1) US4947144A (ja)
EP (1) EP0340713A1 (ja)
JP (1) JPH0219003A (ja)
CA (1) CA1300238C (ja)
FR (1) FR2631169B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251870A (ja) * 2012-06-04 2013-12-12 Fujitsu Ltd 電子機器及び半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087900A (en) * 1990-11-19 1992-02-11 Reliability Incorporated Transmission line network for multiple capacitive loads
US5274671A (en) * 1991-08-14 1993-12-28 Hewlett Packard Company Use of output impedance control to eliminate mastership change-over delays in a data communication network
JPH09214076A (ja) * 1996-02-05 1997-08-15 Fujitsu Ltd プリント配線基板
US5650757A (en) * 1996-03-27 1997-07-22 Hewlett-Packard Company Impedance stepping for increasing the operating speed of computer backplane busses
US5696667A (en) * 1996-04-15 1997-12-09 Arizona Digital, Inc. Backplane for high speed data processing system
JP3442237B2 (ja) 1996-10-30 2003-09-02 株式会社日立製作所 間隙結合式バスシステム
KR100399594B1 (ko) * 2000-05-04 2003-09-26 삼성전자주식회사 시스템 보드 및 이 보드의 임피이던스 조절 방법
US6843657B2 (en) 2001-01-12 2005-01-18 Litton Systems Inc. High speed, high density interconnect system for differential and single-ended transmission applications
US6979202B2 (en) 2001-01-12 2005-12-27 Litton Systems, Inc. High-speed electrical connector
US6910897B2 (en) 2001-01-12 2005-06-28 Litton Systems, Inc. Interconnection system
US7386291B2 (en) * 2003-09-02 2008-06-10 International Business Machines Corporation Integrated millimeter-wave quadrature generator
KR100726458B1 (ko) * 2006-01-16 2007-06-11 삼성전자주식회사 기판조립체
US7646262B2 (en) * 2007-12-28 2010-01-12 Alcatel-Lucent Usa Inc. High speed wideband differential signal distribution
JP5694445B2 (ja) * 2012-08-03 2015-04-01 アンリツ株式会社 差動信号伝送線路
US9980366B2 (en) 2015-01-12 2018-05-22 Qualcomm Incorporated High speed signal routing topology for better signal quality
CN114025481B (zh) * 2021-11-12 2023-06-30 深圳市一晤未来科技有限公司 一种识别并管理阻抗线的方法及其系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3593174A (en) * 1969-06-05 1971-07-13 Westinghouse Electric Corp Solid state amplifier for microwave frequency signals
US4092616A (en) * 1976-11-22 1978-05-30 General Dynamics Corporation Electronics Division Traveling wave power combining apparatus
GB2173077A (en) * 1985-03-29 1986-10-01 Philips Electronic Associated RF signal connection arrangement
EP0196098B1 (en) * 1985-03-29 1992-05-20 Honeywell Inc. Broadband amplifier/mixer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251870A (ja) * 2012-06-04 2013-12-12 Fujitsu Ltd 電子機器及び半導体装置

Also Published As

Publication number Publication date
FR2631169A1 (fr) 1989-11-10
CA1300238C (fr) 1992-05-05
FR2631169B1 (fr) 1990-07-13
EP0340713A1 (fr) 1989-11-08
US4947144A (en) 1990-08-07

Similar Documents

Publication Publication Date Title
JPH0219003A (ja) 超高速データ速度のディジタル信号の分配装置
US6310286B1 (en) Quad cable construction for IEEE 1394 data transmission
US6057743A (en) Distributed noise reduction circuits in telecommunication system connector
US5530623A (en) High speed memory packaging scheme
US5931703A (en) Low crosstalk noise connector for telecommunication systems
US5321372A (en) Apparatus and method for terminating cables to minimize emissions and susceptibility
JP5704472B2 (ja) アクティブ高速データケーブルおよび信号を伝送する方法
EP1129520B1 (en) Bus through termination circuit
CA1087258A (en) Circuit for wire transmission of high frequency data communication pulse signals
JPS60173951A (ja) 工業用通信システム
US5488201A (en) Low crosstalk electrical signal transmission medium
US9954295B2 (en) Midplane interconnect system with conductor twist mitigation
CN101151775B (zh) 以太网连接器
US5376904A (en) Directional coupler for differentially driven twisted line
US7211734B2 (en) Quadrax to twinax conversion apparatus and method
JPS6367845A (ja) 一定の電気特性を有するバス構造
US6788163B2 (en) Digital network
US6794578B2 (en) Quadrax to twinax conversion apparatus and method
US20070016707A1 (en) Configuration connector for information handling system circuit boards
US3517309A (en) Microwave signal processing apparatus
Rainal Impedance and crosstalk of stripline and microstrip transmission lines
US7388452B2 (en) Integrated branching network system and joint connector
Peddada Signal Integrity Analysis of Transmission lines in Anisotropic Substrate for High-Speed Data Transmission
US20040074668A1 (en) Cable for minimizing skew delay and crosstalk
NL1004628C1 (nl) Lokaal transmissiemedium.