JP2020115547A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020115547A
JP2020115547A JP2020045319A JP2020045319A JP2020115547A JP 2020115547 A JP2020115547 A JP 2020115547A JP 2020045319 A JP2020045319 A JP 2020045319A JP 2020045319 A JP2020045319 A JP 2020045319A JP 2020115547 A JP2020115547 A JP 2020115547A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
transistor
oxide
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020045319A
Other languages
English (en)
Inventor
英樹 松倉
Hideki Matsukura
英樹 松倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020115547A publication Critical patent/JP2020115547A/ja
Priority to JP2022032740A priority Critical patent/JP7394900B2/ja
Priority to JP2023200787A priority patent/JP2024022618A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Abstract

【課題】新しいレイアウトの提供。【解決手段】第１の導電層を有し、前記第１の導電層の上方に第１の絶縁層を有し、前記第１の絶縁層の上方に酸化物半導体層を有し、前記酸化物半導体層と電気的に接続された第２の導電層を有し、前記酸化物半導体層と電気的に接続された第３の導電層を有し、前記第１の絶縁層の上方に第４の導電層を有し、前記酸化物半導体層の上方と前記第２の導電層の上方と前記第３の導電層の上方と前記第４の導電層の上方とに第２の絶縁層を有し、前記第２の絶縁層の上方に第５の導電層を有し、前記第１の絶縁層及び前記第２の絶縁層に第１の開口を有し、前記第２の絶縁層に第２の開口を有する。【選択図】図１

Description

技術分野は半導体装置等に関する。
レイアウトの改善は永遠の課題である。
例えば、特許文献１には、新しいレイアウトを有する半導体装置が開示されている。
特許文献１には、２つのトランジスタのレイアウトが開示されている。
特許文献１のコンセプトは、２つのトランジスタの一方を２つのトランジスタの他方の
上方に配置することである。
特開２０１３−１２７３０号公報
特許文献１のコンセプトは秀逸であるがプロセスの数は増える。
特許文献１と異なるコンセプトに基づく、新しいレイアウトを提供することを目的とす
る。
＜トランジスタの基本要素＞
トランジスタは、少なくとも、第１のゲート電極、第１のゲート電極の上方の第１の絶
縁層、第１の絶縁層の上方の半導体層、半導体層と電気的に接続されたソース電極、及び
半導体層と電気的に接続されたドレイン電極を有する。
＜回路の基本要素＞
第１のトランジスタの第１のゲート電極は、第２のトランジスタのソース電極又はドレ
イン電極の一方に電気的に接続されている。
なお、２つのトランジスタを区別するため、「トランジスタ」に序数を付した。
＜コンセプトの一例＞
第１のトランジスタの半導体層、第１のトランジスタのソース電極、第１のトランジス
タのドレイン電極、第２のトランジスタの半導体層、第２のトランジスタのソース電極、
及び、第２のトランジスタのドレイン電極の上方に第２の絶縁層がある。
第２の絶縁層の上方に導電層がある。
第１の絶縁層は、第１の開口を有する。
第２の絶縁層は、第２の開口及び第３の開口を有する。
導電層は、第１の開口及び第２の開口を介して、第１のトランジスタの第１のゲート電
極に電気的に接続されている。
導電層は、第３の開口を介して、第２のトランジスタのソース電極又はドレイン電極の
一方に電気的に接続されている。
導電層は、第１のトランジスタのチャネル形成領域と重なる領域を有する。
導電層は、少なくとも２つの機能を有する。
２つの機能の一方は、接続電極としての機能である。
２つの機能の他方は、第１のトランジスタの第２のゲート電極としての機能である。
第１のトランジスタが２つのゲート電極を有するので、第１のトランジスタの電気的特
性は良好である。例えば、２つのゲート電極を有する第１のトランジスタの移動度は高い
。
つまり、接続電極のレイアウトを工夫することにより、第１のトランジスタの電気的特
性が改善される。
新しいレイアウトの一例は、第２の絶縁層を介して、接続電極を第１のトランジスタの
チャネル形成領域の上方に配置することである。
＜酸化物半導体層を有するトランジスタ（ＯＳ−ＦＥＴ）＞
トランジスタの半導体層は限定されないが、半導体層が酸化物半導体層であることが興
味深い。
なぜ興味深いかは、本明細書の記載から自ずと明らかになる。
＜開示された発明の例＞
例えば、半導体装置は、第１の導電層を有し、前記第１の導電層の上方に第１の絶縁層
を有し、前記第１の絶縁層の上方に酸化物半導体層を有し、前記酸化物半導体層と電気的
に接続された第２の導電層を有し、前記酸化物半導体層と電気的に接続された第３の導電
層を有し、前記第１の絶縁層の上方に第４の導電層を有し、前記酸化物半導体層の上方と
前記第２の導電層の上方と前記第３の導電層の上方と前記第４の導電層の上方とに第２の
絶縁層を有し、前記第２の絶縁層の上方に第５の導電層を有する。前記第１の絶縁層は、
第１の開口を有し、前記第２の絶縁層は、第２の開口を有し、前記第２の絶縁層は、第３
の開口を有し、前記第５の導電層は、前記第１の開口及び前記第２の開口を介して、前記
第１の導電層と電気的に接続され、前記第５の導電層は、前記第３の開口を介して、前記
第４の導電層と電気的に接続され、前記第４の導電層は、トランジスタのソース電極又は
ドレイン電極の一方として機能することができる第１の領域を有し、前記酸化物半導体層
は、前記第１の導電層及び前記第５の導電層と重なる第２の領域を有する。
例えば、半導体装置は、第１の導電層を有し、前記第１の導電層の上方に第１の絶縁層
を有し、前記第１の絶縁層の上方に酸化物半導体層を有し、前記酸化物半導体層と電気的
に接続された第２の導電層を有し、前記酸化物半導体層と電気的に接続された第３の導電
層を有し、前記第１の絶縁層の上方に第４の導電層を有し、前記第１の絶縁層の上方に第
６の導電層を有し、前記酸化物半導体層の上方と前記第２の導電層の上方と前記第３の導
電層の上方と前記第４の導電層の上方とに第２の絶縁層を有し、前記第２の絶縁層の上方
に第５の導電層を有する。前記第１の絶縁層は、第１の開口を有する。前記第２の絶縁層
は、第２の開口を有し、前記第２の絶縁層は、第３の開口を有し、前記第６の導電層は、
前記第１の開口を介して、前記第１の導電層と電気的に接続され、前記第５の導電層は、
前記第２の開口を介して、前記第６の導電層と電気的に接続され、前記第５の導電層は、
前記第３の開口を介して、前記第４の導電層と電気的に接続され、前記第４の導電層は、
トランジスタのソース電極又はドレイン電極の一方として機能することができる第１の領
域を有し、前記酸化物半導体層は、前記第１の導電層及び前記第５の導電層と重なる第２
の領域を有する。
例えば、前記第２の開口は、前記第１の開口と重ならない。
例えば、半導体装置は、前記酸化物半導体層及び前記第２の絶縁層の間に酸化物層を有
する。前記第１の導電層は、前記酸化物層と重ならない第３の領域を有し、前記第５の導
電層は、前記第３の領域と重なる第４の領域を有する。
従来技術と異なるコンセプトに基づく、新しいレイアウトを提供することができる。
半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。
実施の形態は、必要に応じて図面を参照しながら詳細に説明される。
実施の形態に示された内容のそれぞれは、ほんの一例にすぎない。
発明の思想から逸脱することなく、その形態及び詳細を変更することができることを当
業者であれば容易に理解するであろう。
よって、実施の形態に示された内容のみに限定された発明の解釈をすべきではない。
実施の形態において、同一の符号についての繰り返しの説明が省略される場合がある。
実施の形態及び図面において、同一の部分又は同様な機能を有する部分には同一の符号
が用いられていることに留意されたい。
また、各実施の形態に示された内容のそれぞれを組み合わせることが可能である。
（実施の形態１）
図１乃至図３に半導体装置の一例が示されている。
図１（Ａ）は回路の要素の一例である。
図１（Ｂ）はレイアウトの一例を示す上面図である。
図１（Ｃ）はレイアウトの一例を示す上面図である。
図２は、図１（Ｂ）のＡ−Ｂ断面図の一例である。
図３は、図１（Ｂ）のＣ−Ｄ断面図の一例である。
図１（Ａ）において、トランジスタＴｒ２のソース電極又はドレイン電極の一方は、ト
ランジスタＴｒ１の第１のゲート電極に電気的に接続されている。
図１（Ａ）において、トランジスタＴｒ２のソース電極又はドレイン電極の一方は、ト
ランジスタＴｒ１の第２のゲート電極に電気的に接続されている。
以下の説明については、必要に応じて図１乃至図３を参照されたい。
＜導電層２１、導電層２２＞
基板１０の上方に導電層２１がある。
基板１０の上方に導電層２２がある。
導電層２１は、トランジスタＴｒ１の第１のゲート電極として機能することができる領
域を有する。
導電層２２は、トランジスタＴｒ２のゲート電極として機能することができる領域を有
する。
例えば、導電層２１及び導電層２２は、同じ導電層をエッチングする工程を経て形成さ
れても良い。
図２乃至図３において、導電層２１は基板１０と接触しているが、基板１０と導電層２
１との間に下地絶縁層としての機能を有する絶縁層を形成することが可能である。
＜絶縁層３０＞
導電層２１及び導電層２２の上方に絶縁層３０がある。
絶縁層３０は、トランジスタＴｒ１のゲート絶縁層として機能することができる領域を
有する。
絶縁層３０は、トランジスタＴｒ２のゲート絶縁層として機能することができる領域を
有する。
＜半導体層４１、半導体層４２＞
絶縁層３０の上方に半導体層４１がある。
絶縁層３０の上方に半導体層４２がある。
半導体層４１は、導電層２１と重なる領域を有する。
半導体層４２は、導電層２２と重なる領域を有する。
半導体層４１は、トランジスタＴｒ１のチャネル形成領域を有する。
半導体層４２は、トランジスタＴｒ２のチャネル形成領域を有する。
トランジスタＴｒ１及びトランジスタＴｒ２のオフ電流が小さくなるので、半導体層４
１及び半導体層４２のそれぞれが酸化物半導体層であることが好ましい。
例えば、半導体層４１及び半導体層４２は、同じ半導体層をエッチングする工程を経て
形成されても良い。
＜導電層５１、導電層５２、導電層５３、導電層５４＞
絶縁層３０及び半導体層４１の上方に、半導体層４１と電気的に接続された導電層５１
がある。
絶縁層３０及び半導体層４１の上方に、半導体層４１と電気的に接続された導電層５２
がある。
絶縁層３０及び半導体層４２の上方に、半導体層４２と電気的に接続された導電層５３
がある。
絶縁層３０及び半導体層４２の上方に、半導体層４２と電気的に接続された導電層５４
がある。
導電層５１は、半導体層４１と重なる領域を有する。
導電層５２は、半導体層４１と重なる領域を有する。
導電層５３は、半導体層４２と重なる領域を有する。
導電層５４は、半導体層４２と重なる領域を有する。
導電層５１は、トランジスタＴｒ１のソース電極又はドレイン電極の一方として機能す
ることができる領域を有する。
導電層５２は、トランジスタＴｒ１のソース電極又はドレイン電極の他方として機能す
ることができる領域を有する。
導電層５３は、トランジスタＴｒ２のソース電極又はドレイン電極の一方として機能す
ることができる領域を有する。
導電層５４は、トランジスタＴｒ２のソース電極又はドレイン電極の他方として機能す
ることができる領域を有する。
例えば、導電層５１、導電層５２、導電層５３、及び導電層５４は、同じ導電層をエッ
チングする工程を経て形成されても良い。
なお、各上面図において層の重なる場合に、下側に位置する層の領域を破線で示す場合
がある。例えば、図１（Ｂ）において、導電層５３の下側の半導体層４２は、破線で示さ
れている。また、該破線はその一部を省略する場合もある。
図１乃至図３のトランジスタＴｒ１及びトランジスタＴｒ２はトップコンタクト構造を
有する。
トップコンタクト構造は、半導体層の上方にソース電極及びドレイン電極を有する構造
である。
例えば、ソース電極及びドレイン電極は、半導体層の上面と接することが好ましい。
しかし、トランジスタＴｒ１及びトランジスタＴｒ２の構造はトップコンタクト構造の
みに限定されない。
例えば、ボトムコンタクト構造をトランジスタＴｒ１及びトランジスタＴｒ２に適用す
ることが可能である。
ボトムコンタクト構造は、半導体層の下方にソース電極及びドレイン電極を有する構造
である。
トップコンタクト構造及びボトムゲート構造において、ソース電極及びドレイン電極の
それぞれは半導体層に電気的に接続されている。
＜酸化物層６１、絶縁層６２＞
半導体層４１、半導体層４２、導電層５１、導電層５２、導電層５３、及び導電層５４
の上方に酸化物層６１がある。
酸化物層６１の上方に絶縁層６２がある。
酸化物層６１は、酸化物半導体層又は酸化物絶縁層である。
酸化物層６１を形成しないことは可能である。
しかし、半導体層４１及び半導体層４２のそれぞれが酸化物半導体層であるとき、酸化
物層６１から半導体層４１及び半導体層４２のそれぞれへ酸素を供給することができる。
酸素の供給により、半導体層４１及び半導体層４２の酸素欠損が減少する。
酸化物層６１及び絶縁層６２のそれぞれは、トランジスタＴｒ１の第２のゲート絶縁層
として機能することができる領域を有する。
＜開口８１、開口８２＞
図３に一例を示すように、絶縁層３０、酸化物層６１、及び絶縁層６２を貫通する開口
８１がある。
開口８１は、絶縁層３０に形成された開口、酸化物層６１に形成された開口、及び絶縁
層６２に形成された開口を有する。
また図３に一例を示すように、酸化物層６１及び絶縁層６２を貫通する開口８２がある
。
開口８２は、酸化物層６１に形成された開口及び絶縁層６２に形成された開口を有する
。
導電層２１は、開口８１と重なる領域を有する。
導電層５３は、開口８２と重なる領域を有する。
開口８１及び開口８２のそれぞれは、コンタクトホールとしての機能を有する。
例えば、開口８１及び開口８２は、たった１回のエッチングを行うことにより形成する
ことができる。
＜導電層７１＞
絶縁層６２の上方に導電層７１がある。
導電層７１は、開口８１を介して、導電層２１に電気的に接続されている。
導電層７１は、開口８２を介して、導電層５３に電気的に接続されている。
導電層７１は、接続電極としての機能を有する。
導電層７１は、半導体層４１と重なる領域を有する。
導電層７１は、トランジスタＴｒ１の第２のゲート電極として機能することができる領
域を有する。
例えば、半導体装置が表示装置であるとき、導電層７１及び画素電極は、同じ導電層を
エッチングする工程を経て形成されても良い。
例えば、半導体装置が表示装置であるとき、導電層７１及び共通電極は、同じ導電層を
エッチングする工程を経て形成されても良い。
画素電極は、表示素子の第１の電極である。
共通電極は、表示素子の第２の電極である。
＜コンセプト＞
導電層７１は、少なくとも２つの機能を有する。
２つの機能の一方は、接続電極としての機能である。
２つの機能の他方は、トランジスタＴｒ１の第２のゲート電極としての機能である。
トランジスタＴｒ１が２つのゲート電極を有するので、トランジスタＴｒ１の電気的特
性は良好である。
接続電極のレイアウトを工夫することにより、トランジスタＴｒ１の電気的特性が改善
される。
「接続電極の橋が開口８１及び開口８２の間に架かっている」という視点を持つことが
可能である。
開口８１及び開口８２の間に半導体層４１があるので、「接続電極の橋の下方に半導体
層４１がある」という視点を持つことが可能である。
開口８１、半導体層４１、及び開口８２が、トランジスタＴｒ１のチャネル幅方向に沿
って配置されているので、導電層７１の形状をシンプルにすることができる。
例えば、図１において、導電層７１は長方形である。
トランジスタＴｒ１のチャネル長方向がトランジスタＴｒ２のチャネル長方向と交差す
る場合には、半導体層４２、開口８１、半導体層４１、及び開口８２をトランジスタＴｒ
１のチャネル幅方向に沿って配置することができる。
例えば、図１（Ｃ）を参照されたい。
図１（Ｃ）のレイアウトは、図１（Ｂ）のレイアウトよりもシンプルである。
図１（Ｃ）は、図１（Ｂ）よりも小さい面積でトランジスタＴｒ１とトランジスタＴｒ
２を配置することができる。
導電層７１の長手方向は、トランジスタＴｒ１のチャネル長方向と交差するので、導電
層７１及び導電層５１の間に形成される寄生容量を減らすことができる。
例えば、導電層７１と導電層５１の重なる面積を減らすことができる。
導電層７１の長手方向は、トランジスタＴｒ１のチャネル長方向と交差するので、導電
層７１及び導電層５２の間に形成される寄生容量を減らすことができる。
例えば、導電層７１と導電層５２の重なる面積を減らすことができる。
例えば、図１において、導電層７１は導電層５１と重ならない領域を有する。
例えば、図１において、導電層７１は導電層５２と重ならない領域を有する。
開口の面積は大きいので、開口の数は必要最小限であることが好ましい。
ゲート電極の数を増やすことにより開口の数は増えるので、トランジスタＴｒ２のゲー
ト電極の数は一つだけであることが好ましい。
一つだけのゲート電極を有するトランジスタを、シングルゲート型トランジスタと名付
ける。
半導体層の下方にゲート電極を有するシングルゲート型トランジスタを、ボトムゲート
型トランジスタと名付ける。
２つのゲート電極を有するトランジスタを、デュアルゲート型トランジスタと名付ける
。
（実施の形態２）
図４に半導体装置の一例が示されている。
図４において、開口８２及び半導体層４１の間に開口８１がある。
図４（Ａ）は図１（Ａ）と同様である。
図４（Ｂ）は、図１（Ｂ）と同様であるが、開口８１の位置は異なる。
図４（Ｃ）は、図１（Ｃ）と同様であるが、開口８１の位置は異なる。
図４では、図１と比較して、開口８１が開口８２に近づいている。
図４では、図１と比較して、開口８１及び開口８２の間の抵抗が減少する。
実施の形態１の内容を本実施の形態に適用することができる。
（実施の形態３）
図５に半導体装置の一例が示されている。
図５に示す半導体装置は、複数の開口８１を有することが可能である。
図５において、開口８１ａ及び開口８１ｂがある。
開口８１ａ及び開口８１ｂの断面構造は、開口８１と同様である。
図５において、開口８１ａ及び開口８１ｂの間に半導体層４１がある。
図５において、開口８２及び半導体層４１の間に開口８１ｂがある。
図５（Ａ）は図１（Ａ）と同様である。
図５（Ｂ）は、図１（Ｂ）と同様であるが、開口８１の数は異なる。
図５（Ｃ）は、図１（Ｃ）と同様であるが、開口８１の数は異なる。
開口８１の数が増えることにより、図１と比較して、接触抵抗を減少することができる
。
実施の形態１乃至実施の形態２の内容を本実施の形態に適用することができる。
（実施の形態４）
図６乃至図１０に、半導体装置の一例が示されている。
図６は、図１にトランジスタＴｒ３を追加した例である。
図７は、図４にトランジスタＴｒ３を追加した例である。
図８は、図５にトランジスタＴｒ３を追加した例である。
図９は、図１にトランジスタＴｒ３を追加した例である。
図１０は、図５にトランジスタＴｒ３を追加した例である。
図６乃至図１０において、トランジスタＴｒ３のソース電極又はドレイン電極の一方は
、トランジスタＴｒ１のゲート電極に電気的に接続されている。
図６乃至図１０の断面構造は、図２乃至図３と同様である。
図６乃至図１０の半導体装置は、図１乃至図３と同様に、絶縁層３０を有する。
絶縁層３０は、トランジスタＴｒ３のゲート絶縁層として機能することができる領域を
有する。
図６乃至図１０の半導体装置は、図１乃至図３と同様に、酸化物層６１及び絶縁層６２
を有する。
酸化物層６１を形成しないことは可能である。
＜図６乃至図８＞
図６乃至図８において、導電層２３はトランジスタＴｒ３のゲート電極として機能する
ことができる領域を有する。
図６（Ｂ）、図７（Ｂ）、及び図８（Ｂ）において、半導体層４３はトランジスタＴｒ
３のチャネル形成領域を有する。
図６（Ｃ）、図７（Ｃ）、及び図８（Ｃ）のそれぞれは、半導体層４２４３を有する。
半導体層４２４３は、トランジスタＴｒ２のチャネル形成領域を有する。
半導体層４２４３は、トランジスタＴｒ３のチャネル形成領域を有する。
半導体層４２４３は、導電層５３の補助配線として機能することができる領域を有する
。
例えば、半導体層４２４３の上面は導電層５３と接することが好ましい。
導電層５３の補助配線として機能することができる領域は導電層５３と重なる。
図６乃至図８において、導電層５３はトランジスタＴｒ３のソース電極又はドレイン電
極の一方として機能することができる領域を有する。
図６乃至図８において、導電層５５はトランジスタＴｒ３のソース電極又はドレイン電
極の他方として機能することができる領域を有する。
例えば、図６乃至図８において、導電層２１、導電層２２、及び導電層２３は、同じ導
電層をエッチングする工程を経て形成されても良い。
例えば、図６（Ｂ）、図７（Ｂ）、及び図８（Ｂ）において、半導体層４１、半導体層
４２、及び半導体層４３は、同じ半導体層をエッチングする工程を経て形成されても良い
。
例えば、図６（Ｃ）、図７（Ｃ）、及び図８（Ｃ）において、半導体層４１及び半導体
層４２４３は、同じ半導体層をエッチングする工程を経て形成されても良い。
例えば、図６乃至図８において、導電層５１、導電層５２、導電層５３、導電層５４、
及び導電層５５は、同じ導電層をエッチングする工程を経て形成されても良い。
＜図９及び図１０＞
図９及び図１０において、導電層２４はトランジスタＴｒ３のゲート電極として機能す
ることができる領域を有する。
図９及び図１０において、半導体層４４はトランジスタＴｒ３のチャネル形成領域を有
する。
図９及び図１０において、導電層５６はトランジスタＴｒ３のソース電極又はドレイン
電極の一方として機能することができる領域を有する。
図９及び図１０において、導電層５７はトランジスタＴｒ３のソース電極又はドレイン
電極の他方として機能することができる領域を有する。
図９及び図１０において、酸化物層６１及び絶縁層６２を貫通する開口８３がある。
図９及び図１０において、導電層７１は、開口８３を介して、導電層５６に電気的に接
続されている。
図９（Ｃ）及び図１０（Ｃ）のように、半導体層４２、半導体層４１、及び半導体層４
４を、トランジスタＴｒ１のチャネル幅方向に沿って配置することができる。
例えば、トランジスタＴｒ１のチャネル幅方向は、トランジスタＴｒ２のチャネル長方
向又はトランジスタＴｒ３のチャネル長方向と交差することができる。
例えば、図９及び図１０において、導電層２１、導電層２２、及び導電層２４は、同じ
導電層をエッチングする工程を経て形成されても良い。
例えば、図９及び図１０において、半導体層４１、半導体層４２、及び半導体層４４は
、同じ半導体層をエッチングする工程を経て形成されても良い。
例えば、図９及び図１０において、導電層５１、導電層５２、導電層５３、導電層５４
、導電層５６、及び導電層５７は、同じ導電層をエッチングする工程を経て形成されても
良い。
例えば、図９において、開口８１、開口８２、及び開口８３は、たった１回のエッチン
グを行うことにより形成することができる。
例えば、図１０において、開口８１ａ、開口８１ｂ、開口８２、及び開口８３は、たっ
た１回のエッチングを行うことにより形成することができる。
実施の形態１乃至実施の形態３の内容を本実施の形態に適用することができる。
（実施の形態５）
図１乃至図１０において、トランジスタＴｒ２のソース電極又はドレイン電極の他方を
、トランジスタＴｒ１のソース電極又はドレイン電極の一方と電気的に接続することがで
きる（本実施の形態において、この接続は接続Ｄと呼ばれる）。
図１１は、図１に接続Ｄを適用したコンセプトの一例である。
図１２は、図４に接続Ｄを適用したコンセプトの一例である。
図１３は、図５に接続Ｄを適用したコンセプトの一例である。
図１４は、図６に接続Ｄを適用したコンセプトの一例である。
図１５は、図７に接続Ｄを適用したコンセプトの一例である。
図１６は、図８に接続Ｄを適用したコンセプトの一例である。
図１７は、図９に接続Ｄを適用したコンセプトの一例である。
図１８は、図１０に接続Ｄを適用したコンセプトの一例である。
図１１乃至図１８のように、導電層５１及び導電層５４のかわりに導電層５１５４を用
いることができる。
図１１乃至図１８において、導電層５１５４は、トランジスタＴｒ１のソース電極又は
ドレイン電極の一方として機能することができる領域を有する。
図１１乃至図１８において、導電層５１５４は、トランジスタＴｒ２のソース電極又は
ドレイン電極の他方として機能することができる領域を有する。
図１１（Ｃ）、図１２（Ｃ）、図１３（Ｃ）、図１７（Ｃ）、及び図１８（Ｃ）のよう
に、半導体層４１及び半導体層４２のかわりに半導体層４１４２を用いることができる。
半導体層４１４２は、トランジスタＴｒ１のチャネル形成領域を有する。
半導体層４１４２は、トランジスタＴｒ２のチャネル形成領域を有する。
半導体層４１４２は、導電層５１５４の補助配線として機能することができる領域を有
する。
導電層５１５４の補助配線として機能することができる領域は導電層５１５４と重なる
。
図１４（Ｃ）、図１５（Ｃ）、及び図１６（Ｃ）のように、半導体層４１、半導体層４
２、及び半導体層４３のかわりに半導体層４１４２４３を用いることができる。
半導体層４１４２４３は、トランジスタＴｒ１のチャネル形成領域を有する。
半導体層４１４２４３は、トランジスタＴｒ２のチャネル形成領域を有する。
半導体層４１４２４３は、トランジスタＴｒ３のチャネル形成領域を有する。
半導体層４１４２４３は、導電層５１５４の補助配線として機能することができる領域
を有する。
導電層５１５４の補助配線として機能することができる領域は導電層５１５４と重なる
。
実施の形態１乃至実施の形態４の内容を本実施の形態に適用することができる。
（実施の形態６）
半導体装置は、半導体素子を有する装置である。
半導体素子の種類は、限定されない。
例えば、半導体素子としてトランジスタ等がある。
例えば、トランジスタとして、電界効果型トランジスタ等である。
半導体装置の種類は限定されない。
例えば、半導体装置は、表示装置、センサ装置、及び記憶装置等から選ぶことができる
。
表示装置は、表示素子を有する装置である。
表示素子の種類は限定されない。
例えば、表示素子は、ＥＬ素子（発光素子）及び液晶素子等から選ぶことができる。
表示装置の種類は限定されない。
例えば、表示装置は、ＥＬ表示装置（発光装置）、液晶表示装置等から選ぶことができ
る。
ＥＬ表示装置は、ＥＬ素子を有する装置である。
ＥＬ素子は、第１の電極（例えば、画素電極）、第２の電極（例えば、共通電極）、及
びＥＬ層を有する。
例えば、ＥＬ層は、第１の電極及び第２の電極の間にある。
液晶表示装置は、液晶素子を有する装置である。
液晶素子は、第１の電極（例えば、画素電極）、第２の電極（例えば、共通電極）、及
び液晶層を有する。
例えば、液晶層は、第１の電極及び第２の電極の間にある。
実施の形態１乃至実施の形態５の内容を本実施の形態に適用することができる。
（実施の形態７）
図１９は、表示装置の画素回路である。
図１９において、トランジスタＴｒ２のソース電極又はドレイン電極の一方は、トラン
ジスタＴｒ１の第１のゲート電極に電気的に接続されている。
図１９において、トランジスタＴｒ２のソース電極又はドレイン電極の一方は、トラン
ジスタＴｒ１の第２のゲート電極に電気的に接続されている。
図１９において、トランジスタＴｒ１のソース電極又はドレイン電極の一方は、表示素
子ＥＬの第１の電極（画素電極）に電気的に接続されている。
例えば、表示素子ＥＬは、ＥＬ素子である。
図１９（Ｂ）、図１９（Ｄ）、及び図１９（Ｆ）において、トランジスタＴｒ３のソー
ス電極又はドレイン電極の一方は、トランジスタＴｒ１の第１のゲート電極に電気的に接
続されている。
図１９（Ｂ）、図１９（Ｄ）、及び図１９（Ｆ）において、トランジスタＴｒ３のソー
ス電極又はドレイン電極の一方は、トランジスタＴｒ１の第２のゲート電極に電気的に接
続されている。
図１９（Ｃ）及び図１９（Ｄ）において、トランジスタＴｒ２のソース電極又はドレイ
ン電極の他方は、トランジスタＴｒ１のソース電極又はドレイン電極の他方に電気的に接
続されている。
図１９（Ｅ）及び図１９（Ｆ）において、トランジスタＴｒ２のソース電極又はドレイ
ン電極の他方は、トランジスタＴｒ１のソース電極又はドレイン電極の一方に電気的に接
続されている。
図１９において、トランジスタＴｒ１の寄生容量を保持容量として用いることができる
。
図１９において、保持容量としての機能を有する容量素子を、トランジスタＴｒ１の第
１のゲート電極に電気的に接続することができる。
例えば、トランジスタＴｒ１を介して表示素子ＥＬに電流が供給される。
例えば、トランジスタＴｒ２をオンにすることにより、ビデオ信号を書き込むことがで
きる。
特に、例えば、図１９（Ｃ）、図１９（Ｄ）、図１９（Ｅ）、及び図１９（Ｆ）におい
て、トランジスタＴｒ２をオンにすることにより、トランジスタＴｒ１のしきい値電圧の
ばらつきを補正することができる。
例えば、トランジスタＴｒ３をオンにすることにより、ビデオ信号を消去することがで
きる。
例えば、図１９（Ｃ）及び図１９（Ｄ）のトランジスタＴｒ１の極性は、図１９（Ｅ）
及び図１９（Ｆ）のトランジスタＴｒ１の極性と逆である。
実施の形態１乃至実施の形態６の内容を本実施の形態に適用することができる。
（実施の形態８）
図２０乃至図２２に半導体装置の一例を示す。
酸化物層６１が島状であることが好ましい。
例えば、図２０のように、酸化物層６１のかわりに酸化物層６１ａ及び酸化物層６１ｂ
が用いることができる。
図２０は図１（Ｂ）と同様であるので、繰り返しの説明は省略する。
図２０において、酸化物層６１ａ及び酸化物層６１ｂの形状のそれぞれは破線により示
されている。
図２１は、図２０のＡ−Ｂ断面図の一例である。
図２２は、図２０のＣ−Ｄ断面図の一例である。
酸化物層６１ａは半導体層４１を覆っているので、酸化物層６１ａは半導体層４１の上
面及び側面と接する領域を有する。
導電層２１は、酸化物層６１ａと重なる第１の領域を有する。
導電層２１は、酸化物層６１ａ及び開口８１の間に、酸化物層６１ａと重ならない第２
の領域を有する。
導電層２１は、酸化物層６１ａ及び開口８２の間に、酸化物層６１ａと重ならない第３
の領域を有する。
第１の領域は、第２の領域及び第３の領域の間に位置する。
第２の領域及び第３の領域のそれぞれが導電層７１と重なるので、導電層７１が半導体
層４１の側面に近づく。
導電層７１が半導体層４１の側面に近づくので、半導体層４１の側面を流れるキャリア
が増える。
酸化物層６１ｂは半導体層４２を覆っているので、酸化物層６１ｂは半導体層の上面及
び側面と接する領域を有する。
導電層２２は、酸化物層６１ｂと重なる領域を有する。
導電層２２は、酸化物層６１ｂと重ならない領域を有する。
導電層２２は、酸化物層６１ｂと重ならない領域を有さないことができる。
酸化物半導体層に水素が含まれることにより、トランジスタの電気的特性が悪化するこ
とがある。
絶縁層６２に水素が含まれるならば、半導体層４１は、絶縁層６２と接触しないことが
好ましい。
絶縁層６２に水素が含まれるならば、半導体層４２は、絶縁層６２と接触しないことが
好ましい。
実施の形態１乃至実施の形態７の内容を本実施の形態に適用することができる。
（実施の形態９）
例えば、図１乃至図３において、開口８１を形成するためのエッチング時間は、開口８
２を形成するためのエッチング時間よりも長い。
例えば、図２３乃至図２６のように導電層５８を用いれば、開口８１を形成するための
エッチング時間は、開口８２を形成するためのエッチング時間と同じになる。
図２３乃至図２６では、図１乃至図３と比較して、エッチングプロセスが容易になる。
図２３は図１（Ｂ）と同様であるので、繰り返しの説明は省略する。
図２４は、図２３のＣ−Ｄ断面図の一例である。
図２５は図１（Ｂ）と同様であるので、繰り返しの説明は省略する。
図２６は、図２５のＥ−Ｆ断面図の一例である。
絶縁層３０は、開口８１ｃを有する。
酸化物層６１及び絶縁層６２は、開口８１ｄを有する。
開口８１ｄは、酸化物層６１の開口及び絶縁層６２の開口を有する。
導電層５８は、開口８１ｃを介して、導電層２１と電気的に接続されている。
導電層７１は、開口８１ｄを介して、導電層５８と電気的に接続されている。
導電層７１は、開口８２を介して、導電層５３と電気的に接続されている。
例えば、導電層５１、導電層５２、導電層５３、導電層５４、及び導電層５８は、同じ
導電層をエッチングする工程を経て形成されても良い。
例えば、開口８１ｄ及び開口８２は、たった１回のエッチングを行うことにより形成す
ることができる。
図２３乃至図２４において、開口８１ｄは開口８１ｃと重なる領域を有する。
図２５乃至図２６において、開口８１ｄは開口８１ｃと重ならないので、導電層７１の
断線を防止することができる。
実施の形態１乃至実施の形態８の内容を本実施の形態に適用することができる。
（実施の形態１０）
基板の材料及び各層の材料を説明する。
もちろん、基板の材料及び各層の材料は、本実施の形態に例示する材料のみに限定され
ない。
＜層＞
例えば、層は、単膜又は積層膜である。
単膜は、１つの膜である。
積層膜は、複数の膜である。
例えば、積層膜は、少なくとも第１の膜及び第２の膜を有する。
例えば、第１の膜の材料は、第２の膜と異なる。
例えば、第１の膜の材料は、第２の膜と同じである。
例えば、第１の膜及び第２の膜のそれぞれは、本実施の形態に例示する膜から選ぶこと
ができる。
＜材料＞
例えば、基板は、ガラス基板、プラスチック基板、及び金属基板等から選ぶことができ
る。
例えば、導電層は、金属を有する層又は酸化物導電体を有する層を有する。
例えば、導電層は、金属を有する層のみを有する。
例えば、導電層は、酸化物導電体を有する層のみを有する。
例えば、導電層は、金属を有する層及び酸化物導電体を有する層を有する。
例えば、金属は、アルミニウム、金、銀、銅、タングステン、チタン、モリブデン、ク
ロム、ニオブ、ニッケル、及びコバルト等から選ぶことができる。
例えば、金属を有する層は、金属膜、合金膜、又は金属窒化物膜を有する。
例えば、酸化物導電体は、インジウム錫酸化物（ＩＴＯ）、シリコンを有するインジウ
ム錫酸化物、及びインジウム亜鉛酸化物等から選ぶことができる。
例えば、酸化物導電体は透光性を有する。
例えば、第１の電極（画素電極）又は第２の電極（共通電極）は透光性を有する。
例えば、第１の電極（画素電極）又は第２の電極（共通電極）はＩＴＯを有する。
例えば、酸化物層は、酸化物半導体層又は酸化物絶縁層を有する。
例えば、酸化物層は、酸化物半導体層のみを有する。
例えば、酸化物層は、酸化物絶縁層のみを有する。
例えば、酸化物層は、酸化物半導体層及び酸化物絶縁層を有する。
例えば、酸化物層において、酸化物半導体層は酸化物絶縁層の上方にある。
例えば、酸化物層において、酸化物半導体層は酸化物絶縁層の下方にある。
例えば、絶縁層は、酸化物絶縁層、窒化物絶縁層、又は有機絶縁層を有する。
例えば、半導体層は、酸化物半導体層又はシリコン半導体層を有する。
酸化物絶縁層は、酸化物絶縁体を有する層である。
例えば、酸化物絶縁体は、シリコン酸化物、アルミニウム酸化物、及びガリウム酸化物
等から選ぶことができる。
例えば、酸化物絶縁体は、窒素を有することができる。
窒化物絶縁層は、窒化物絶縁体を有する層である。
例えば、窒化物絶縁体は、シリコン窒化物、アルミニウム窒化物、及びガリウム窒化物
等から選ぶことができる。
例えば、窒化物絶縁体は、酸素を有することができる。
有機絶縁層は、有機絶縁体を有する層である。
例えば、有機絶縁体は、アクリル、ポリイミド、及びシロキサン等から選ぶことができ
る。
酸化物半導体層は、酸化物半導体を有する層である。
シリコン半導体層は、シリコン半導体を有する層である。
例えば、シリコン半導体は、シリコン、シリコンガリウム、及びシリコン炭化物等から
選ぶことができる。
＜酸化物半導体＞
例えば、酸化物半導体は、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、又は、
ガリウム（Ｇａ）を有する。
例えば、酸化物半導体は、インジウム酸化物、錫酸化物、及び亜鉛酸化物等から選ぶこ
とができる。
例えば、酸化物半導体は、インジウム亜鉛酸化物及び錫亜鉛酸化物等から選ぶことがで
きる。
例えば、酸化物半導体として、Ｉｎ、元素Ｍ、及びＺｎを有する酸化物を用いることが
できる。
例えば、元素Ｍは典型金属及び遷移金属等から選ぶことができる。
例えば、典型金属は、Ｇａ、Ａｌ、及びＳｎ等から選ぶことができる。
例えば、遷移金属は、Ｔｉ、Ｈｆ、ランタノイド、及びアクチノイド等から選ぶことが
できる。
＜ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ）＞
酸化物半導体層が方向Ｘに沿ってｃ軸配向した結晶領域を有することによって、酸化物
半導体層の密度が高くなる。
酸化物半導体層の密度が高くなることによって、酸化物半導体層へのＨ２Ｏの侵入を防
止することができる。
例えば、方向Ｘは、酸化物半導体層の表面に対して垂直な方向である。
例えば、ｃ軸と酸化物半導体層の表面とのなす角度は９０度である。
例えば、方向Ｘは、酸化物半導体層の表面に対して概ね垂直な方向である。
例えば、ｃ軸と酸化物半導体層の表面とのなす角度は８０度以上１００度以下である。
方向Ｘに沿ってｃ軸配向した結晶領域をＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌｌｉｎｅ）と名付ける。
＜積層膜＞
酸化物半導体層が積層膜であることは興味深い。
酸化物半導体層と絶縁層との界面には欠陥がある。
特に、絶縁層又は酸化物半導体層がシリコンを有する場合、酸化物半導体層と絶縁層と
の界面の欠陥が増えやすい。
チャネルを欠陥から離すことにより、トランジスタの信頼性が改善される。
酸化物半導体層が特定の積層膜であることにより、チャネルを酸化物半導体層と絶縁層
との界面から離すことができる。
例えば、酸化物半導体層は、酸化物半導体膜Ａ及び酸化物半導体膜Ｂを有する。
例えば、酸化物半導体膜Ｂは、酸化物半導体膜Ａの上方にある。
例えば、酸化物半導体膜Ｂは、酸化物半導体膜Ａの下方にある。
例えば、酸化物半導体膜Ａ及び酸化物半導体膜Ｂのそれぞれは、インジウム（Ｉｎ）、
ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を有する。
例えば、酸化物半導体層は、酸化物半導体膜Ａ、酸化物半導体膜Ｂ、及び酸化物半導体
膜Ｃを有する。
例えば、酸化物半導体膜Ｂは、酸化物半導体膜Ａの上方にある。
例えば、酸化物半導体膜Ｃは、酸化物半導体膜Ａの下方にある。
例えば、酸化物半導体膜Ａ、酸化物半導体膜Ｂ、及び酸化物半導体膜Ｃのそれぞれは、
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を有する。
例えば、酸化物半導体膜Ｂ中のガリウムの比率が高いことが好ましい。
例えば、酸化物半導体膜Ｂ中の亜鉛の比率が高いことが好ましい。
例えば、酸化物半導体膜Ｃ中のガリウムの比率が高いことが好ましい。
例えば、酸化物半導体膜Ｃ中の亜鉛の比率が高いことが好ましい。
例えば、「酸化物半導体膜Ｂ中のガリウムの比率／酸化物半導体膜Ｂ中のインジウムの
比率」は、「酸化物半導体膜Ａ中のガリウムの比率／酸化物半導体膜Ａ中のインジウムの
比率」よりも大きい。
例えば、「酸化物半導体膜Ｂ中の亜鉛の比率／酸化物半導体膜Ｂ中のインジウムの比率
」は、「酸化物半導体膜Ａ中の亜鉛の比率／酸化物半導体膜Ａ中のインジウムの比率」よ
りも大きい。
例えば、「酸化物半導体膜Ｃ中のガリウムの比率／酸化物半導体膜Ｃ中のインジウムの
比率」は、「酸化物半導体膜Ａ中のガリウムの比率／酸化物半導体膜Ａ中のインジウムの
比率」よりも大きい。
例えば、「酸化物半導体膜Ｃ中の亜鉛の比率／酸化物半導体膜Ｃ中のインジウムの比率
」は、「酸化物半導体膜Ａ中の亜鉛の比率／酸化物半導体膜Ａ中のインジウムの比率」よ
りも大きい。
例えば、酸化物半導体膜Ａにおいて、Ｇａのかわりに元素Ｍを用いることができる。
例えば、酸化物半導体膜Ｂにおいて、Ｇａのかわりに元素Ｍを用いることができる。
例えば、酸化物半導体膜Ｃにおいて、Ｇａのかわりに元素Ｍを用いることができる。
例えば、元素Ｍは、本実施の形態に示された金属を用いることができる。
酸化物半導体膜中のインジウムの比率が低いことにより、酸化物半導体膜のバンドギャ
ップが大きくなる。
酸化物半導体膜中のインジウムの比率が高いことにより、酸化物半導体膜のバンドギャ
ップが小さくなる。
酸化物半導体層が積層膜であるのなら、チャネルはバンドギャップが最も小さな酸化物
半導体膜に形成される。
例えば、酸化物半導体層が酸化物半導体膜Ａ及び酸化物半導体膜Ｂを有するのなら、チ
ャネルは酸化物半導体膜Ａに形成される。
例えば、酸化物半導体層が酸化物半導体膜Ａ、酸化物半導体膜Ｂ、及び酸化物半導体膜
Ｃを有するのなら、チャネルは酸化物半導体膜Ａに形成される。
チャネルが酸化物半導体膜Ａに形成されるのなら、チャネルは欠陥から離れる。
例えば、酸化物半導体膜ＡはＣＡＡＣである。
例えば、酸化物半導体膜Ｂ又は酸化物半導体膜Ｃは酸化物半導体膜Ａよりも結晶性が低
い。
例えば、ニッケル、銅、コバルト等の金属不純物は、結晶性の高い領域から結晶性の低
い領域へ移動する。
酸化物半導体膜Ｂ又は酸化物半導体膜Ｃの結晶性が、酸化物半導体膜Ａよりも低いので
あれば、金属不純物が酸化物半導体膜Ｂ又は酸化物半導体膜Ｃへゲッタリングされる。
つまり、チャネルから金属不純物をゲッタリングすることができる。
例えば、電子線回折のスポットの明確さが結晶性の判断基準である。
例えば、電子線回折のスポットが明確であれば結晶性が高いことが判断できる。
例えば、電子線回折のスポットが不明確であれば結晶性が低いことが判断できる。
２つの膜の電子線回折の結果を比較することにより、明確さの判断を行うことができる
。
また、例えば、酸化物層として、チャネル形成領域を有する酸化物半導体層よりもバン
ドギャップの大きい酸化物半導体層を用いることができる。
実施の形態１乃至実施の形態９の内容を本実施の形態に適用することができる。
１０ 基板
２１ 導電層
２２ 導電層
２３ 導電層
２４ 導電層
３０ 絶縁層
４１ 半導体層
４２ 半導体層
４３ 半導体層
４４ 半導体層
４１４２ 半導体層
４２４３ 半導体層
４１４２４３ 半導体層
５１ 導電層
５２ 導電層
５３ 導電層
５４ 導電層
５５ 導電層
５６ 導電層
５７ 導電層
５８ 導電層
５１５４ 導電層
６１ 酸化物層
６１ａ 酸化物層
６１ｂ 酸化物層
６２ 絶縁層
７１ 導電層
８１ 開口
８１ａ 開口
８１ｂ 開口
８１ｃ 開口
８１ｄ 開口
８２ 開口
８３ 開口
Ｔｒ１ トランジスタ
Ｔｒ２ トランジスタ
Ｔｒ３ トランジスタ
ＥＬ 表示素子

Claims (2)

  1. トランジスタを有する半導体装置であって、
    トランジスタは、半導体層と、前記半導体層の下方に配置され、且つ前記半導体層と重なる領域を有する第１の導電層と、前記半導体層の上方に配置され、且つ前記第１の導電層と電気的に接続された第２の導電層と、を有し、
    面視において、前記第２の導電層と前記第１の導電層との間に配置された絶縁膜は、前記第２の導電層が前記第１の導電層と電気的に接続されるための開口を複数有する、半導体装置。
  2. トランジスタを有する半導体装置であって、
    トランジスタは、酸化物半導体層と、前記酸化物半導体層の下方に配置され、且つ前記酸化物半導体層と重なる領域を有する第１の導電層と、前記酸化物半導体層の上方に配置され、且つ前記第１の導電層と電気的に接続された第２の導電層と、を有し、
    面視において、前記第２の導電層と前記第１の導電層との間に配置された絶縁膜は、前記第２の導電層が前記第１の導電層と電気的に接続されるための開口を複数有する、半導体装置。
JP2020045319A 2013-06-19 2020-03-16 半導体装置 Withdrawn JP2020115547A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022032740A JP7394900B2 (ja) 2013-06-19 2022-03-03 半導体装置
JP2023200787A JP2024022618A (ja) 2013-06-19 2023-11-28 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013128068 2013-06-19
JP2013128068 2013-06-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019192784A Division JP6678273B2 (ja) 2013-06-19 2019-10-23 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022032740A Division JP7394900B2 (ja) 2013-06-19 2022-03-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2020115547A true JP2020115547A (ja) 2020-07-30

Family

ID=52110164

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2014121942A Active JP6363405B2 (ja) 2013-06-19 2014-06-13 半導体装置
JP2015105786A Withdrawn JP2015167256A (ja) 2013-06-19 2015-05-25 半導体装置
JP2018123390A Active JP6608490B2 (ja) 2013-06-19 2018-06-28 半導体装置
JP2019192784A Active JP6678273B2 (ja) 2013-06-19 2019-10-23 半導体装置
JP2020045319A Withdrawn JP2020115547A (ja) 2013-06-19 2020-03-16 半導体装置
JP2022032740A Active JP7394900B2 (ja) 2013-06-19 2022-03-03 半導体装置
JP2023200787A Pending JP2024022618A (ja) 2013-06-19 2023-11-28 半導体装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2014121942A Active JP6363405B2 (ja) 2013-06-19 2014-06-13 半導体装置
JP2015105786A Withdrawn JP2015167256A (ja) 2013-06-19 2015-05-25 半導体装置
JP2018123390A Active JP6608490B2 (ja) 2013-06-19 2018-06-28 半導体装置
JP2019192784A Active JP6678273B2 (ja) 2013-06-19 2019-10-23 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022032740A Active JP7394900B2 (ja) 2013-06-19 2022-03-03 半導体装置
JP2023200787A Pending JP2024022618A (ja) 2013-06-19 2023-11-28 半導体装置

Country Status (2)

Country Link
US (1) US20140374744A1 (ja)
JP (7) JP6363405B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
DE102016206922A1 (de) * 2015-05-08 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Touchscreen
US10816865B2 (en) * 2016-03-15 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate
TW201817014A (zh) 2016-10-07 2018-05-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
EP4117007A4 (en) 2020-03-03 2023-08-09 Panasonic Intellectual Property Management Co., Ltd. CONTACT DEVICE AND ELECTROMAGNETIC RELAY EQUIPPED THEREOF

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000258798A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 表示装置
JP2003115593A (ja) * 2001-10-04 2003-04-18 Seiko Epson Corp 電気光学装置及びその製造方法、電子機器並びに薄膜トランジスタ
JP2008191517A (ja) * 2007-02-07 2008-08-21 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5152448B2 (ja) 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP4869631B2 (ja) * 2005-05-31 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US7795134B2 (en) * 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP2009117620A (ja) * 2007-11-07 2009-05-28 Casio Comput Co Ltd 画像読取装置およびその製造方法
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101310473B1 (ko) * 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8378342B2 (en) * 2009-03-23 2013-02-19 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN104733540B (zh) 2009-10-09 2019-11-12 株式会社半导体能源研究所 半导体器件
WO2011052368A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic device including the display device
KR101272892B1 (ko) * 2009-11-11 2013-06-11 엘지디스플레이 주식회사 어레이 기판
KR102198144B1 (ko) * 2009-12-28 2021-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101443153B1 (ko) * 2011-07-12 2014-09-19 엘지디스플레이 주식회사 유기전계 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000258798A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 表示装置
US20020195604A1 (en) * 1999-03-05 2002-12-26 Yasuo Segawa Display device
JP2003115593A (ja) * 2001-10-04 2003-04-18 Seiko Epson Corp 電気光学装置及びその製造方法、電子機器並びに薄膜トランジスタ
JP2008191517A (ja) * 2007-02-07 2008-08-21 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP2022075747A (ja) 2022-05-18
JP6678273B2 (ja) 2020-04-08
US20140374744A1 (en) 2014-12-25
JP2015026824A (ja) 2015-02-05
JP6608490B2 (ja) 2019-11-20
JP7394900B2 (ja) 2023-12-08
JP2018148242A (ja) 2018-09-20
JP2020036026A (ja) 2020-03-05
JP2024022618A (ja) 2024-02-16
JP2015167256A (ja) 2015-09-24
JP6363405B2 (ja) 2018-07-25

Similar Documents

Publication Publication Date Title
JP7394900B2 (ja) 半導体装置
JP6360580B2 (ja) 半導体装置
US9837446B2 (en) Thin film transistor array panel and manufacturing method thereof
JP7194859B1 (ja) 半導体装置
US8653515B2 (en) Thin film transistor and thin film transistor array panel
US9240486B2 (en) Thin-film transistor, method for manufacturing the same and display device including the same
JP7233464B2 (ja) 半導体装置
JP2023099677A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210427

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220105

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220304