JP2020107891A - 半導体装置、及び、集積回路 - Google Patents
半導体装置、及び、集積回路 Download PDFInfo
- Publication number
- JP2020107891A JP2020107891A JP2020022276A JP2020022276A JP2020107891A JP 2020107891 A JP2020107891 A JP 2020107891A JP 2020022276 A JP2020022276 A JP 2020022276A JP 2020022276 A JP2020022276 A JP 2020022276A JP 2020107891 A JP2020107891 A JP 2020107891A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- context
- data
- signal
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 230000006870 function Effects 0.000 claims description 61
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 230000004044 response Effects 0.000 abstract description 5
- 238000004364 calculation method Methods 0.000 description 47
- 238000010586 diagram Methods 0.000 description 29
- 238000013528 artificial neural network Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 210000004027 cell Anatomy 0.000 description 11
- 230000008859 change Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 5
- 238000013527 convolutional neural network Methods 0.000 description 5
- 238000011176 pooling Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 101100059544 Arabidopsis thaliana CDC5 gene Proteins 0.000 description 2
- 101100244969 Arabidopsis thaliana PRL1 gene Proteins 0.000 description 2
- 102100039558 Galectin-3 Human genes 0.000 description 2
- 101100454448 Homo sapiens LGALS3 gene Proteins 0.000 description 2
- 101150115300 MAC1 gene Proteins 0.000 description 2
- 101150051246 MAC2 gene Proteins 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 210000002569 neuron Anatomy 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Physics (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Neurology (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Complex Calculations (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明の一態様である半導体装置の構成について説明する。
半導体装置10が有するコントローラ12の構成例に説明する。
積和演算回路11が有する演算回路21の構成の一例を説明する。演算回路21は図2(A)乃至(E)で説明したように、入力されるデータ(入力データ)と重みデータとの乗算によって得られる乗算データを保持または出力する機能の他、当該乗算データと、別の演算回路から出力されるデータ(加算データ)とを足し合わせて得られる積和演算データを保持または出力する機能を有する。
図1で図示した半導体装置10とは異なる半導体装置10Aを用いてスイッチ回路22の構成について説明する。
図15では、図13(A)で図示したローカルエリア26の構成について説明する。
上記半導体装置を備えた電子機器の例について図17を用いて説明を行う。
以上の実施の形態における各構成の説明について、以下に付記する。
Claims (12)
- 重みデータを保持する機能を有する第1回路と、
入力データと、前記重みデータと、に基づく演算を行う機能を有する第2回路と、
を有し、
前記第1回路は、第1の層に設けられ、
前記第2回路は、第2の層に設けられ、
前記第1の層は、前記第2の層とは異なる層である、半導体装置。 - 重みデータを保持する機能を有する第1回路と、
入力データと、前記重みデータと、に基づく演算を行う機能を有する第2回路と、
を有し、
前記第1回路は、第1の層に設けられ、
前記第2回路は、第2の層に設けられ、
前記第1の層は、前記第2の層とは異なる層であり、
前記重みデータは、デジタル信号である、半導体装置。 - 重みデータを保持する機能を有する第1回路と、
第1入力データと、前記重みデータと、に基づく演算を行う機能を有する第2回路と、
第2入力データと、第2回路の出力データと、に基づく演算を行う機能を有する第3回路と、
を有し、
前記第1回路は、第1の層に設けられ、
前記第2回路および前記第3回路は、第2の層に設けられ、
前記第1の層は、前記第2の層とは異なる層である、半導体装置。 - 重みデータを保持する機能を有する第1回路と、
第1入力データと、前記重みデータと、に基づく演算を行う機能を有する第2回路と、
第2入力データと、第2回路の出力データと、に基づく演算を行う機能を有する第3回路と、
を有し、
前記第1回路は、第1の層に設けられ、
前記第2回路および前記第3回路は、第2の層に設けられ、
前記第1の層は、前記第2の層とは異なる層であり、
前記重みデータは、デジタル信号である、半導体装置。 - 請求項1乃至4のいずれか一において、
前記第1回路は、前記重みデータを保持するためのメモリセルを複数有する、半導体装置。 - 請求項5において、
複数の前記メモリセルは、それぞれ第1配線に接続され、
前記メモリセルが保持する前記重みデータは、前記第1配線を介して、前記第2回路に出力される、半導体装置。 - 請求項1乃至6のいずれか一において、
前記第2回路は、乗算回路である、半導体装置。 - 請求項3乃至7のいずれか一において、
前記第3回路は、加算回路である、半導体装置。 - 請求項1乃至8のいずれか一において、
前記第1回路は、第1トランジスタを有し、
前記第1トランジスタは、チャネル形成領域に酸化物半導体を有する、半導体装置。 - 請求項1乃至9のいずれか一において、
前記第2回路は、第2トランジスタを有し、
前記第2トランジスタは、チャネル形成領域にシリコンを有する、半導体装置。 - 請求項3乃至9のいずれか一において、
前記第2回路および前記第3回路は、第2トランジスタを有し、
前記第2トランジスタは、チャネル形成領域にシリコンを有する、半導体装置。 - 請求項1乃至11のいずれか一に記載の前記半導体装置を有する回路部と、
リードと、とを有する、集積回路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017099514 | 2017-05-19 | ||
JP2017099514 | 2017-05-19 | ||
JP2017133264 | 2017-07-07 | ||
JP2017133264 | 2017-07-07 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019518592A Division JP7127018B2 (ja) | 2017-05-19 | 2018-05-07 | 半導体装置、及び、集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020107891A true JP2020107891A (ja) | 2020-07-09 |
JP6882549B2 JP6882549B2 (ja) | 2021-06-02 |
Family
ID=64274249
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019518592A Active JP7127018B2 (ja) | 2017-05-19 | 2018-05-07 | 半導体装置、及び、集積回路 |
JP2020022276A Active JP6882549B2 (ja) | 2017-05-19 | 2020-02-13 | 半導体装置、及び、集積回路 |
JP2022130010A Active JP7289976B2 (ja) | 2017-05-19 | 2022-08-17 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019518592A Active JP7127018B2 (ja) | 2017-05-19 | 2018-05-07 | 半導体装置、及び、集積回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022130010A Active JP7289976B2 (ja) | 2017-05-19 | 2022-08-17 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11314484B2 (ja) |
JP (3) | JP7127018B2 (ja) |
WO (1) | WO2018211349A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11314484B2 (en) * | 2017-05-19 | 2022-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising operation circuits and switch circuits |
WO2020165685A1 (ja) | 2019-02-15 | 2020-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
US11908947B2 (en) | 2019-08-08 | 2024-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JPWO2021053453A1 (ja) | 2019-09-20 | 2021-03-25 | ||
US11120874B2 (en) * | 2019-11-01 | 2021-09-14 | City University Of Hong Kong | Electronic memory device and a method of manipulating the electronic memory device |
KR102410166B1 (ko) * | 2019-11-27 | 2022-06-20 | 고려대학교 산학협력단 | 이종 곱셈-누셈 유닛을 이용하는 심층 신경망의 가속기 |
JPWO2021165779A1 (ja) * | 2020-02-21 | 2021-08-26 | ||
US20230109354A1 (en) * | 2020-04-03 | 2023-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102561849B1 (ko) * | 2022-11-10 | 2023-08-01 | 주식회사 알세미 | 회로 시뮬레이터를 위한 신경망 모델 처리 방법 및 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015165655A (ja) * | 2014-02-07 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2016105595A (ja) * | 2013-06-18 | 2016-06-09 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス |
JP2016167808A (ja) * | 2015-03-03 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 電子機器 |
JP2016219011A (ja) * | 2015-05-21 | 2016-12-22 | 株式会社半導体エネルギー研究所 | 電子装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5142677A (en) * | 1989-05-04 | 1992-08-25 | Texas Instruments Incorporated | Context switching devices, systems and methods |
JPH0652132A (ja) * | 1992-07-28 | 1994-02-25 | Mitsubishi Electric Corp | 並列演算半導体集積回路装置およびそれを用いたシステム |
JPH076146A (ja) * | 1993-06-18 | 1995-01-10 | Fujitsu Ltd | 並列データ処理システム |
US9116751B2 (en) | 2011-02-08 | 2015-08-25 | Canon Kabushiki Kaisha | Reconfigurable device, processing assignment method, processing arrangement method, information processing apparatus, and control method therefor |
JP5907607B2 (ja) * | 2011-02-16 | 2016-04-26 | キヤノン株式会社 | 処理配置方法及びプログラム |
US9978014B2 (en) * | 2013-12-18 | 2018-05-22 | Intel Corporation | Reconfigurable processing unit |
TWI791952B (zh) | 2014-12-18 | 2023-02-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置、感測裝置和電子裝置 |
TWI688211B (zh) * | 2015-01-29 | 2020-03-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置、電子組件及電子裝置 |
US11314484B2 (en) * | 2017-05-19 | 2022-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising operation circuits and switch circuits |
-
2018
- 2018-05-07 US US16/609,902 patent/US11314484B2/en active Active
- 2018-05-07 WO PCT/IB2018/053139 patent/WO2018211349A1/ja active Application Filing
- 2018-05-07 JP JP2019518592A patent/JP7127018B2/ja active Active
-
2020
- 2020-02-13 JP JP2020022276A patent/JP6882549B2/ja active Active
-
2022
- 2022-04-08 US US17/716,239 patent/US20220276838A1/en active Pending
- 2022-08-17 JP JP2022130010A patent/JP7289976B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016105595A (ja) * | 2013-06-18 | 2016-06-09 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス |
JP2015165655A (ja) * | 2014-02-07 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2016167808A (ja) * | 2015-03-03 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 電子機器 |
JP2016219011A (ja) * | 2015-05-21 | 2016-12-22 | 株式会社半導体エネルギー研究所 | 電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022176964A (ja) | 2022-11-30 |
JP2023126751A (ja) | 2023-09-12 |
WO2018211349A1 (ja) | 2018-11-22 |
JP7289976B2 (ja) | 2023-06-12 |
JP7127018B2 (ja) | 2022-08-29 |
JP6882549B2 (ja) | 2021-06-02 |
US11314484B2 (en) | 2022-04-26 |
US20200201603A1 (en) | 2020-06-25 |
JPWO2018211349A1 (ja) | 2020-07-02 |
US20220276838A1 (en) | 2022-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6882549B2 (ja) | 半導体装置、及び、集積回路 | |
KR102467997B1 (ko) | 반도체 장치, 전자 부품, 및 전자 기기 | |
JP6761882B2 (ja) | 半導体装置 | |
JP6621989B2 (ja) | 半導体装置 | |
JP5680682B2 (ja) | 単一のクロックドトランジスタを含むシーケンシャル回路素子 | |
CN111052153B (zh) | 使用半导体存储元件的神经网络运算电路及动作方法 | |
CN110770737B (zh) | 包括神经网络的半导体装置 | |
JP2018196121A (ja) | 半導体装置 | |
JP7509959B2 (ja) | 半導体装置 | |
JP2007202052A (ja) | ダイナミック回路 | |
US11018671B2 (en) | Reconfigurable circuit and the method for using the same | |
Trefzer et al. | Principles and applications of polymorphic circuits | |
JP6908121B2 (ja) | プログラマブル集積回路および制御装置 | |
JP6953229B2 (ja) | 半導体装置 | |
Paasio et al. | An improved processing core for MIPA-processor family |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200213 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200228 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200228 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6882549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |