JP2020107578A - インピーダンス整合装置及びインピーダンス整合方法 - Google Patents

Abstract

【課題】半導体スイッチのばたつきを抑制して、負荷との整合状態を安定化させることが可能なインピーダンス整合装置及びインピーダンス整合方法を提供する。【解決手段】インピーダンス整合装置（１００）は、可変キャパシタ（１）と、負荷側の反射係数を算出する算出部（２）と、所定期間内に算出した反射係数及び半導体スイッチのオン／オフの状態を対応付けて記憶する記憶部（３０）と、所定期間内における算出結果を用いて、半導体スイッチがとるべきオン／オフの状態を決定する決定部と、決定した状態に基づいて半導体スイッチをオン／オフする制御部（３）と、決定した状態が変化した回数を計数する計数部とを備える。制御部は、計数した回数が所定回数より多い場合、記憶した反射係数のうち、０により近い反射係数に対応付けられたオン／オフの状態に一致するように半導体スイッチをオン／オフした後に、オン／オフを禁止する。【選択図】図１

Description

本発明は、高周波電源と負荷とのインピーダンスを整合させるインピーダンス整合装置及びインピーダンス整合方法に関する。

プラズマ処理装置等のインピーダンスが変動する負荷に対して高周波電源から電力を供給する場合、負荷に効率良く電力を供給するために、高周波電源の出力インピーダンスと、高周波電源から負荷側を見たインピーダンスとを整合させるインピーダンス整合装置が用いられる（例えば、特許文献１参照）。

特許文献１に記載のインピーダンス整合装置は、キャパシタとＰＩＮ（P-Intrinsic-N ）ダイオードである半導体スイッチとの直列回路が複数並列に接続された可変キャパシタを含み、高周波電源と負荷との間に設けられている。特許文献１のインピーダンス整合装置は、制御器の制御信号で半導体スイッチを断続（オン／オフ）することにより、可変キャパシタのキャパシタンスを調整してインピーダンスを整合させるようになっている。

特開２０１２−１４２２８５号公報

しかしながら、特許文献１に記載の技術によれば、可変キャパシタのキャパシタンスの分解能は、実質的には可変キャパシタに含まれるキャパシタのキャパシタンスの最小値によって決まる。このため、インピーダンスを整合させるための可変キャパシタのキャパシタンスが、可変キャパシタで実現可能な離散的なキャパシタンスが切り換わる境界付近にある場合は、可変キャパシタに含まれる半導体スイッチのオン／オフの状態にばたつきが生じてインピーダンスの整合が安定しないという問題があった。

すなわち、整合動作の過程において、反射係数の絶対値が、整合したと見做す反射係数の絶対値の閾値以下（例えば、反射係数の絶対値が０．０２５以下）でない場合は、可変キャパシタのキャパシタンスを変更して、反射係数の絶対値を小さくしようとする。しかし、場合によっては、反射係数の絶対値が、閾値以下にならない場合が起こりうる。特に、可変キャパシタのキャパシタンスの分解能が粗い場合に起こりうる。また、整合したと見做す反射係数の絶対値の閾値が小さすぎる場合にも起こりうる。このような状態になると、殆ど整合しているにも関わらず、可変キャパシタのキャパシタンスを変更する動作が繰り返されるので、負荷のインピーダンスが安定しない。また、過度に可変キャパシタのキャパシタンスを変更する動作が繰り返されるので、スイッチングロスが発生してしまう。例えば、整合したと見做す反射係数の絶対値の閾値（例えば反射係数の絶対値が０．０２５の点）を挟んで、負荷のインピーダンスが行き来する状態が起こりうると考えられる。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、半導体スイッチのばたつきを抑制して、負荷との整合状態を安定化させることが可能なインピーダンス整合装置及びインピーダンス整合方法を提供することにある。

本発明の一態様に係るインピーダンス整合装置は、高周波電源と負荷との間に設けられ、前記高周波電源の出力端又は該出力端と同等の箇所から前記負荷側を見たインピーダンスに関する情報を時系列的に取得して、該高周波電源と負荷とのインピーダンスの整合を図るインピーダンス整合装置であって、キャパシタ及び半導体スイッチの直列回路が複数並列に接続された可変キャパシタと、取得した前記インピーダンスに関する情報を用いて前記負荷側のインピーダンス又は反射係数を算出する算出部と、該算出部が所定期間内に算出したインピーダンス又は反射係数と前記半導体スイッチのオン／オフの状態とを対応付けて記憶する記憶部と、前記所定期間内における前記算出部の算出結果を用いて、前記半導体スイッチがとるべきオン／オフの状態を決定する決定部と、該決定部が決定した状態に基づいて前記半導体スイッチをオン／オフする制御部と、前記決定部が決定した状態が変化した回数を計数する計数部と、該計数部が計数した回数が所定回数より多い場合、前記記憶部が記憶したインピーダンス又は反射係数のうち、所定インピーダンスにより近いインピーダンス又は０により近い反射係数を抽出する抽出部とを備え、前記制御部は、前記抽出部が抽出したインピーダンス又は反射係数に対応付けられたオン／オフの状態に一致するように前記半導体スイッチをオン／オフした後に、前記半導体スイッチのオン／オフを禁止するようにしてある。

本開示の一態様に係るインピーダンス整合方法は、高周波電源と負荷との間に設けられる可変キャパシタによって、前記高周波電源と負荷とのインピーダンスの整合を図るインピーダンス整合方法であって、前記可変キャパシタは、キャパシタ及び半導体スイッチの直列回路が複数並列に接続されており、前記高周波電源の出力端又は該出力端と同等の箇所から前記負荷側を見たインピーダンスに関する情報を時系列的に取得し、取得した前記インピーダンスに関する情報を用いて前記負荷側のインピーダンス又は反射係数を算出し、所定期間内に算出したインピーダンス又は反射係数と前記半導体スイッチのオン／オフの状態とを対応付けて記憶し、前記所定期間内における算出結果を用いて、前記半導体スイッチがとるべきオン／オフの状態を決定し、決定した状態に基づいて前記半導体スイッチをオン／オフし、決定した状態が変化した回数を計数し、計数した回数が所定回数より多い場合、記憶したインピーダンス又は反射係数のうち、所定インピーダンスにより近いインピーダンス又は０により近い反射係数を抽出し、抽出したインピーダンス又は反射係数に対応付けられたオン／オフの状態に一致するように前記半導体スイッチをオン／オフした後に、前記半導体スイッチのオン／オフを禁止する。

本態様にあっては、キャパシタ及び半導体スイッチの直列回路が複数並列に接続された可変キャパシタが高周波電源と負荷との間に設けられており、高周波電源の出力端又は該出力端と同等の箇所から負荷側を見たインピーダンス又は反射係数に関する情報を外部から時系列的に取得し、取得した情報を用いて現在の負荷側のインピーダンス又は反射係数を算出する。なお、高周波電源の出力端と同等の箇所とは、例えば、インピーダンス整合装置の入力端である。所定期間内に算出したインピーダンス又は反射係数は、半導体スイッチのオン／オフ状態に対応付けて記憶する。負荷側のインピーダンスを算出した場合は、調整後の負荷側のインピーダンスが高周波電源の出力インピーダンスに近づくように可変キャパシタのキャパシタンスを調整すべく、各半導体スイッチがとるべきオン／オフ状態を決定する。一方、反射係数を算出した場合は、調整後の反射係数が０に近づくように可変キャパシタのキャパシタンスを調整すべく、各半導体スイッチがとるべきオン／オフ状態を決定する。

このような算出、記憶及び決定を時系列的に所定期間だけ実行するまでの間に、半導体スイッチのオン／オフ状態が変化した回数が所定回数より多くなった場合、記憶したインピーダンス又は反射係数のうち、所定インピーダンスとの差分の絶対値がより小さいインピーダンス又は絶対値がより小さい反射係数を抽出する。そして、抽出したインピーダンス又は反射係数に対応付けられたオン／オフ状態に合わせて半導体スイッチをオン／オフした後に、オン／オフの動作を停止する。これにより、半導体スイッチのオン／オフ状態がばたつく場合は、負荷側のインピーダンスが高周波電源のインピーダンスに近づくように、又は負荷側の反射係数が０に近づくように、半導体スイッチのオン／オフ状態が保持される。

本発明の一態様に係るインピーダンス整合装置は、前記算出部は、反射係数を算出するようにしてあり、前記制御部は、前記半導体スイッチのオン／オフを禁止した場合、前記算出部が算出した反射係数の絶対値が、前記抽出部が抽出した反射係数の絶対値より大きい所定の反射係数以上であるときに、前記オン／オフの禁止を解除するようにしてある。

本態様にあっては、調整後の負荷側の反射係数が０に近づくように半導体スイッチを調整した結果、半導体スイッチのオン／オフ状態がばたついてオン／オフを禁止した場合に、負荷側の反射係数の絶対値を時系列的に算出し続ける、そして、新たに算出した反射係数の絶対値が、オン／オフを禁止中の半導体スイッチのオン／オフ状態に対応付けられた反射係数の絶対値より大きい所定の反射係数以上になったときに、半導体スイッチのオン／オフの禁止を解除する。これにより、半導体スイッチのオン／オフの禁止と解除とでヒステリシス特性を持たせることになり、半導体スイッチのばたつきの断続的な繰り返しが抑制される。

本発明の一態様に係るインピーダンス整合装置は、前記算出部は、インピーダンスを算出するようにしてあり、前記制御部は、前記半導体スイッチのオン／オフを禁止した場合、前記算出部が算出したインピーダンスと前記所定インピーダンスとの差分の絶対値が、前記抽出部が抽出したインピーダンスと前記所定インピーダンスとの差分の絶対値より大きい所定の差分以上であるときに、前記オン／オフの禁止を解除するようにしてある。

本態様にあっては、調整後の負荷側のインピーダンスが所定インピーダンスに近づくように半導体スイッチを調整した結果、半導体スイッチのオン／オフ状態がばたついてオン／オフを禁止した場合に、負荷側のインピーダンスを時系列的に算出し続ける、そして、新たに算出したインピーダンスと所定インピーダンスとの差分の絶対値が、オン／オフを禁止中の半導体スイッチのオン／オフ状態に対応付けられたインピーダンスと所定インピーダンスとの差分の絶対値より大きい所定の差分以上になったときに、半導体スイッチのオン／オフの禁止を解除する。これにより、半導体スイッチのオン／オフの禁止と解除とでヒステリシス特性を持たせることになり、半導体スイッチのばたつきの断続的な繰り返しが抑制される。

本発明の一態様に係るインピーダンス整合装置は、前記計数部は、前記可変キャパシタに含まれる前記半導体スイッチの夫々について前記回数を計数し、最も計数値が大きい回数を計数結果とするようにしてある。

本態様にあっては、各半導体スイッチの所定期間内のオン／オフの回数を個別に計数し、最も計数値が大きい回数が所定回数より多い場合に半導体スイッチのオン／オフを禁止する。このため、半導体スイッチのオン／オフ状態のばたつきの有無を確実に判定することができる。

本発明の一態様に係るインピーダンス整合装置は、前記計数部は、前記制御部が前記半導体スイッチをオン／オフすることによって決定される前記可変キャパシタのキャパシタンスの変化量が所定の閾値より大きい場合に、前記回数を計数するようにしてある。

本態様にあっては、半導体スイッチが所定期間内にオン／オフすることによって変化する可変キャパシタのキャパシタンスの変化量が所定の閾値より大きい場合に、半導体スイッチのオン／オフを禁止する。このため、可変キャパシタのキャパシタンスのばたつきの有無を確実に判定することができる。

本発明によれば、半導体スイッチのばたつきを抑制して、負荷との整合状態を安定化させることが可能となる。

実施形態１に係るインピーダンス整合装置の構成例を示すブロック図である。 駆動回路の構成例を示す回路図である。 実施形態１に係るインピーダンス整合装置の動作を示すタイミングチャートである。 整合動作中及び整合動作停止中の反射係数の変動の一例を示す模式図である。 整合動作の再開前後における反射係数の変化の一例を示す模式図である。 負荷側のインピーダンスを算出して平均化するＦＰＧＡの処理手順を示すフローチャートである。 実施形態１に係るインピーダンス整合装置でインピーダンスの整合動作を行うＣＰＵの処理手順を示すフローチャートである。 実施形態１に係るインピーダンス整合装置でインピーダンスの整合動作を行うＣＰＵの処理手順を示すフローチャートである。 時間Ｔ１０内の整合動作を繰り返すためのＣＰＵの処理手順を示すフローチャートである。 実施形態２に係るインピーダンス整合装置でインピーダンスの整合動作を行うＣＰＵの処理手順を示すフローチャートである。 実施形態２に係るインピーダンス整合装置でインピーダンスの整合動作を行うＣＰＵの処理手順を示すフローチャートである。

以下、本発明をその実施形態を示す図面に基づいて詳述する。
（実施形態１）
図１は、実施形態１に係るインピーダンス整合装置１００の構成例を示すブロック図である。インピーダンス整合装置１００は、高周波電力を出力する高周波電源５及び高周波電力を消費する負荷７の間に設けられている。高周波電源５及びインピーダンス整合装置１００の間には、高周波電力を通過させると共に高周波電圧等のパラメータを検出する高周波検出部６が接続されている。即ち、高周波検出部６は、高周波電源５の出力端と、インピーダンス整合装置１００の入力端との間に介在してある。高周波検出部６がインピーダンス整合装置１００に含まれていてもよい。

高周波電源５は、例えば２ＭＨｚ、１３．５６ＭＨｚ、２７ＭＨｚ、６０ＭＨｚ等の工業用のＲＦ帯（Radio Frequency）の高周波電力を出力する交流電源であり、出力インピーダンスは、例えば５０Ω等の規定の値に設定されている。高周波電源５は、インバータ回路（図示せず）を含み、該インバータ回路をスイッチング制御することにより、高周波の交流電力を生成する。

高周波検出部６は、高周波電源５の出力端又は当該出力端と同等の箇所であるインピーダンス整合装置１の入力端から負荷７側を見た（以下、単に負荷７側を見た、又は負荷７側のと言う）インピーダンスを算出するためのパラメータ又は負荷７側を見た反射係数を算出するためのパラメータ（インピーダンスに関する情報に相当）を検出する。負荷７側を見たインピーダンスは、負荷７のインピーダンスと、インピーダンス整合装置１００との合成インピーダンスである。具体的には、高周波検出部６は、自身の位置における高周波電圧と、高周波電流と、高周波電圧と高周波電流との位相差とをパラメータとして検出する。又は、高周波検出部６は、負荷７に向かう高周波の進行波電力（又は進行波電圧）と負荷７から反射されて戻ってくる反射波電力（又は反射波電圧）とをパラメータとして検出する。これらの検出されたパラメータを用いて、後述する前置算出部２が周知の方法によって負荷７側のインピーダンス又は反射係数を算出する。

負荷７は、高周波電源５から供給される高周波電力を用いて各種処理を行うものであり、例えば、プラズマ処理装置及び非接触電力伝送装置が挙げられる。プラズマ処理装置では、プラズマエッチング、プラズマＣＶＤ等の製造プロセスの進行に伴い、プラズマの状態が時々刻々と変化する。これにより、負荷７のインピーダンスが変動する。

インピーダンス整合装置１００は、キャパシタンスが可変の可変キャパシタ１と、高周波検出部６から上記パラメータを取得して、負荷７側のインピーダンス又は反射係数を算出する前置算出部２と、該前置算出部２が算出したインピーダンス又は反射係数を用いて、可変キャパシタ１のキャパシタンスを制御する制御部３とを備える。制御部３は記憶部３０を有する。インピーダンス整合装置１００は、更に、可変キャパシタ１が有する後述の半導体スイッチをオン／オフに設定するスイッチ状態設定部４を備え、制御部３がスイッチ状態設定部４を介して可変キャパシタ１のキャパシタンスを制御するようになっている。

インピーダンス整合装置１００では、高周波検出部６へ延伸する伝送路１０１と、インダクタＬ１側の一端が負荷７に接続されたキャパシタＣ１及びインダクタＬ１の直列回路とが縦続接続されている。可変キャパシタ１は、実質的に２端子の回路であり、一端が伝送路１０１に、他端が接地電位に接続されている。即ち、可変キャパシタ１とキャパシタＣ１及びインダクタＬ１の直列回路とは、Ｌ型の整合回路を構成する。キャパシタＣ１を他の可変キャパシタ１と置き換えてもよい。

ここでは、上記の整合回路がＬ型である場合について説明したが、逆Ｌ型であってもよいし、Ｔ型又はπ型であってもよい。更に、キャパシタＣ１及びインダクタＬ１の直列回路は、インピーダンス整合装置１００の外側（即ち、インピーダンス整合装置１００及び負荷７の間）に接続されていてもよい。以下では、高周波検出部６から伝送路１０１に高周波電力が入力される部位を入力部と言う。また、インダクタＬ１から負荷７に高周波電力が出力される部位を出力部と言う。

可変キャパシタ１は、一端同士が伝送路１０１に接続されたキャパシタ１１，１２，・・１８と、各アノードがキャパシタ１１，１２，・・１８夫々の他端に接続されたＰＩＮダイオードである半導体スイッチ２１，２２，・・２８と、駆動回路３１，３２，・・３８とを有する。半導体スイッチ２１，２２，・・２８の他端であるカソードは、接地電位に接続されている。駆動回路３１，３２，・・３８夫々の出力端子Ｏｕｔ（後述の図２参照）は、キャパシタ１１，１２，・・１８と半導体スイッチ２１，２２，・・２８との接続点に各別に接続されている。キャパシタ１１，１２，・・１８の数、半導体スイッチ２１，２２，・・２８の数及び駆動回路３１，３２，・・３８の数は８つに限定されない。

図２は、駆動回路３１の構成例を示す回路図である。他の駆動回路３２，３３，・・３８についても同様である。駆動回路３１は、ドレインがプラス電源Ｖ＋に接続されたＮチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ：以下トランジスタと言う）ＱＨと、ソースがマイナス電源Ｖ−に接続されたＮチャネル型のトランジスタＱＬとを有する。トランジスタＱＨのソース及びトランジスタＱＨのドレインの間には、抵抗器Ｒ及びスピードアップコンデンサＳＣの並列回路が接続されている。トランジスタＱＨ及びＱＬは、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）等の他のスイッチング素子であってもよい。

駆動回路３１は、更に、トランジスタＱＬのドレイン及び接地電位の間に接続されたキャパシタＦＣと、トランジスタＱＬのドレイン及び出力端子Ｏｕｔの間に接続されたインダクタＦＬとを含むＬ型のフィルタＦを有する。トランジスタＱＨのゲート及びトランジスタＱＬのゲートには、スイッチ状態設定部４からハイレベル及びロウレベルの相補的な駆動信号が印加される。ハイレベルの駆動信号の電圧は、例えばプラス電源Ｖ＋の電圧と同等であればよい。ロウレベルの駆動信号の電圧は、例えばマイナス電源Ｖ−の電圧と同等であればよい。

トランジスタＱＬのゲートにロウレベル（Ｌｏｗレベル）の駆動信号が印加され、トランジスタＱＨのゲートにハイレベル（Ｈｉｇｈレベル）の駆動信号が印加された場合、トランジスタＱＬがオフとなり、トランジスタＱＨがオンとなる。これにより、プラス電源Ｖ＋からトランジスタＱＨ、抵抗器Ｒ及びスピードアップコンデンサＳＣ、並びにフィルタＦに含まれるインダクタＦＬを介して半導体スイッチ２１に順方向電流が流れ、半導体スイッチ２１がオン状態となる。この結果、キャパシタ１１のキャパシタンスが、可変キャパシタ１全体のキャパシタンスに含まれることとなる。

一方、トランジスタＱＨのゲートにロウレベルの駆動信号が印加され、トランジスタＱＬのゲートにハイレベルの駆動信号が印加された場合、トランジスタＱＨがオフとなり、トランジスタＱＬがオンとなる。これにより、マイナス電源Ｖ−からトランジスタＱＬ及びインダクタＦＬを介して半導体スイッチ２１のアノードに逆方向の電圧が印加され、半導体スイッチ２１がオフ状態となる。この結果、キャパシタ１１のキャパシタンスが、可変キャパシタ１全体のキャパシタンスに含まれなくなる。以上のようにして、可変キャパシタ１のキャパシタンスが調整される。

図１に戻って、本実施形態１では、キャパシタ１１，１２，・・１８の一部又は全部のキャパシタンスが、段階的に大きくなるようにしてある。より具体的には、キャパシタ１１のキャパシタンスをＣｍｉｎとした場合、キャパシタ１１，１２，・・１８のキャパシタンスが、Ｃｍｉｎ×２^i-1 （ｉ＝１，２，・・８）で表されるようにすることが好ましい。このようにすることにより、可変キャパシタ１のキャパシタンスを、Ｃｍｉｎ刻みで２⁸ 通りの大きさに設定することができる。

前置算出部２は、例えばＦＰＧＡ（Field Programmable Gate Array ）を含んでなり、高周波検出部６から、負荷７側のインピーダンスを算出するためのパラメータ又は負荷７側の反射係数を算出するためのパラメータを取得する。前置算出部２は、取得したこれらのパラメータを用いて、負荷７側のインピーダンス又は反射係数を算出して平均化し、平均化したインピーダンス又は反射係数を制御部３に向けて出力する。

制御部３は、不図示のＣＰＵ（Central Processing Unit ）を有し、予めＲＯＭ（Read Only Memory ）に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、演算、時間の計測等の処理を行う。ＣＰＵによる各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めＲＡＭ（Random Access Memory ）にロードし、ロードされたコンピュータプログラムをＣＰＵで実行するようにしてもよいし、制御部３をマイクロコンピュータ又は専用のハードウェア回路で構成してもよい。

制御部３は、前置算出部２で算出された負荷７側のインピーダンス又は反射係数を取り込む。負荷７側のインピーダンスを取り込んだ場合、制御部３は、負荷７側のインピーダンスを高周波電源５の出力インピーダンスに整合させるべく、可変キャパシタ１のキャパシタ１１，１２，・・１８の組み合わせを決定することができる（第１の形態）。一方、負荷７側の反射係数を取り込んだ場合、制御部３は、入力部における反射係数を０に近づけるべく、可変キャパシタ１のキャパシタ１１，１２，・・１８の組み合わせを決定することができる（第２の形態）。反射係数の大きさが、許容範囲内になれば整合したと見做す。このような制御により、高周波電源５から負荷７に効率よく電力が供給される。

なお、制御部３は、前置算出部２で算出された負荷７側のインピーダンスを取り込んで負荷７側の反射係数を更に算出し、算出した反射係数を用いて可変キャパシタ１のキャパシタ１１，１２，・・１８の組み合わせを決定することもできる（第３の形態）。以下では、この第３の形態の例を中心にして、制御部３が負荷７側の反射係数を用いてキャパシタ１１，１２，・・１８の組み合わせを決定するものとして説明する。決定されたキャパシタ１１，１２，・・１８の組み合わせは、半導体スイッチ２１，２２，・・２８がとるべきオン／オフ状態に対応している。

スイッチ状態設定部４は、制御部３が決定したキャパシタ１１，１２，・・１８の組み合わせ、即ち半導体スイッチ２１，２２，・・２８がとるべきオン／オフ状態に応じて、制御部３から半導体スイッチ２１，２２，・・２８のオン／オフ状態が設定される。スイッチ状態設定部４に半導体スイッチ２１，２２，・・２８のオン／オフ状態が設定された場合、対応する駆動回路３１，３２，・・３８夫々に対して、上述の相補的な駆動信号が印加される。これにより、可変キャパシタ１の半導体スイッチ２１，２２，・・２８のオン／オフ状態が新たに制御される。そして、可変キャパシタ１のキャパシタンスは、制御部３が算出したキャパシタンスに調整される。

次に、負荷７側のインピーダンスを高周波電源５の出力インピーダンスに整合させる場合について、インピーダンス整合装置１００全体の動作の流れを説明する。図３は、実施形態１に係るインピーダンス整合装置１００の動作を示すタイミングチャートである。図３に示す４つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、上段から順に、半導体スイッチ２１，２２，・・２８の設定、負荷７側のインピーダンスの算出・平均化、インピーダンス更新フラグのセット／クリア、及びインピーダンスの整合演算夫々を行うタイミングを模式的に示す。以下では、Ｂ１，Ｂ２，・・Ｂ７夫々が、半導体スイッチ２１，２２，・・２８のビット番号を表すものとする。

本実施形態１に係るインピーダンス整合装置１００では、図３の全体に示すシーケンスが、例えば１ｍｓに１回ずつ周期的に出現するが、シーケンスの周期が１ｍｓに限定されるものではない。この１ｍｓの間に、可変キャパシタ１のキャパシタンスが１回算出され、算出されたキャパシタンスに基づいて、半導体スイッチ２１，２２，・・２８の各ビットがオン又はオフに設定される。図３に示すタイミングチャートに対応する動作のうち、インピーダンスの算出・平均化及びインピーダンス更新フラグのセット／クリアは、前置算出部２に含まれるＦＰＧＡ（以下、単にＦＰＧＡと言う）が実行し、その他２つのタイミングチャートに対応する動作は、制御部３が有するＣＰＵ（以下、単にＣＰＵと言う）が実行する。

時刻ｔ０からｔ１にわたって行われる半導体スイッチ２１，２２，・・２８の設定は、時刻ｔ０の１ｍｓ前に始まる１つ前の周期で決定されたオン／オフ状態に合わせてＣＰＵが時間Ｔ１の間に実行するものである。ここでは、最上位ビットである半導体スイッチ２８からビット番号の降順に半導体スイッチ２１，２２，・・２８が設定されるが、最下位ビットである半導体スイッチ２１からビット番号の昇順に設定されてもよい。ＣＰＵが半導体スイッチ２１，２２，・・２８のオン／オフを並列的に制御可能である場合は、全ての半導体スイッチ２１，２２，・・２８の設定を同時に行ってもよい。ＣＰＵは、ＦＰＧＡに対してマスク信号を与えており、時刻ｔ１の直前に実行した半導体スイッチ２１（Ｂ１に対応）の設定が完了したときにマスク信号をオフにする。

一方のＦＰＧＡは、ＣＰＵから与えられるマスク信号をセンスしており、マスク信号がオフになったときから、負荷７側のインピーダンスの算出・平均化を開始するまでの間に時間Ｔ２だけインターバルを設ける。時間Ｔ２の長さは、例えば３０μｓである。このインターバルは、時刻ｔ７の直後に実行された半導体スイッチ２１の設定によって、負荷７側のインピーダンスが安定化するまで待機する時間である。

時刻ｔ２で上記のインターバルが終了した場合、ＦＰＧＡは、時間Ｔ３の間に高周波検出部６から負荷７側のインピーダンスを算出するためのパラメータを複数回にわたって取得し、取得する毎に負荷７側のインピーダンスを算出して平均化する。時間Ｔ３の長さは、例えば１５μｓである。時刻ｔ３で最初の算出・平均化が終了した場合、ＦＰＧＡは、ＣＰＵが時刻ｔ０より前にクリアしたインピーダンスの更新フラグを１にセットする。以後、時刻ｔ３及びｔ４夫々から始まる時間Ｔ３の間に、ＦＰＧＡは負荷７側のインピーダンスの算出・平均化を繰り返す。この算出・平均化は、ＣＰＵによってマスク信号がオンされるまで繰り返される。

他方のＣＰＵは、ＦＰＧＡによってセットされるインピーダンスの更新フラグをセンスしており、更新フラグが０にクリアされている間は、整合演算を行わない。時刻ｔ５でインピーダンス更新フラグが１にセットされているのをセンスした場合、ＣＰＵは、インピーダンスの整合演算を行い、整合演算が終了した時刻ｔ６にインピーダンス更新フラグを０にクリアすると共に、ＦＰＧＡに与えるマスク信号をオンにする。

ここでの整合演算とは、ＦＰＧＡから平均化された負荷７側のインピーダンスを取り込み、負荷７側のインピーダンスを高周波電源５の出力インピーダンスに整合させるべく、可変キャパシタ１のキャパシタンスを算出して、キャパシタンス要素３１，３２，・・３８がとるべきオン／オフ状態を決定する処理である。この整合演算で決定されたオン／オフ状態は、次の起動周期における上記時間Ｔ１の間に半導体スイッチ２１，２２，・・２８に設定される。このような整合演算から半導体スイッチ２１，２２，・・２８の設定までの動作を、以下では整合動作と言う。

上述の整合演算によって算出される可変キャパシタ１のキャパシタンスが、可変キャパシタ１で実現可能な離散的なキャパシタンスが切り換わる境界付近にある場合は、可変キャパシタ１に含まれる半導体スイッチ２１，２２，・・２８のオン／オフ状態にばたつきが生じて整合動作が安定しないことがある。そこで、本実施形態１では、半導体スイッチ２１，２２，・・２８のオン／オフ状態にばたつきが生じていた期間中の負荷７側を見た反射係数の絶対値（以下、単に反射係数と言う場合がある）の最小値を抽出し、抽出した最小の反射係数が達成されていたときの半導体スイッチ２１，２２，・・２８のオン／オフ状態を再現して保持することとする。なお、抽出する反射係数の絶対値は、最小値に限定されず、０により近い値又は０に比較的近い値を抽出してもよい。

図４は、整合動作中及び整合動作停止中の反射係数の変動の一例を示す模式図である。図の横軸は時間を表し、縦軸は反射係数を表す。図中の時間Ｔ１０は、反射係数のばたつきを監視する期間の最大長を示す。時間Ｔ１０は、例えば１００ｍｓである。ＣＰＵは、時間Ｔ１０内の整合動作中に反射係数のばたつきが生じた時の半導体スイッチ２１，２２，・・２８のオン／オフ状態を反射係数に対応付けて記憶部３０に記憶すると共に、ばたつきの回数を計数する。

時間Ｔ１０内で反射係数のばたつきの回数が所定回数より多くなった場合、ＣＰＵは、整合動作を停止して記憶した反射係数の最小値を抽出する。１００ｍｓの時間Ｔ１０内で整合動作を１ｍｓ毎に実行する場合、所定回数は、例えば９０回である。図４に示す例では、整合動作中に反射係数が概ね０．０２８から０．０７７までの間でばたついているから、最小の反射係数である０．０２８が抽出される（丸印参照）。時間Ｔ１０内での反射係数のばたつきの回数が所定回数より多くない場合、ＣＰＵは、ばたつきの回数の計数値をクリアして、時間Ｔ１０内での整合動作を繰り返す。

次いで、ＣＰＵは、抽出した最小の反射係数に対応する半導体スイッチ２１，２２，・・２８のオン／オフ状態を再現すべく、０．０２８の反射係数に対応付けて記憶部３０に記憶されている半導体スイッチ２１，２２，・・２８のオン／オフ状態を読み出し、読み出した状態をスイッチ状態設定部４に設定する。これにより、半導体スイッチ２１，２２，・・２８のオン／オフ状態は、反射係数が０．０２８であった時の状態と同じに設定される。その後、ＣＰＵは整合動作を停止する。整合動作の停止中は、可変キャパシタ１のキャパシタンスは変化しない。可変キャパシタ１のキャパシタンスが一定であるにも関わらず、整合動作の停止中に反射係数が変動しているのは、負荷７のインピーダンスが多少変動しているためである。

反射係数のばたつきの回数としては、例えば、半導体スイッチ２１，２２，・・２８の夫々について、オン／オフ状態が変化した回数を計数し、最も計数値が大きい回数をばたつきの回数としてもよい。ばたつきの回数を計数する他の方法としては、例えば、整合演算によって算出した可変キャパシタ１のキャパシタンスの前回からの変化量が所定の閾値より大きい場合に、ばたつきの回数を計数してもよい。所定の閾値としては、例えば、可変キャパシタ１のキャパシタンスの分解能を決定付けるキャパシタ１１のキャパシタンスの大きさであってもよい。

整合動作の停止中に負荷７のインピーダンスの変動量が比較的大きくなった場合は、整合動作を再開することが好ましい。このため、整合動作の停止中であっても、負荷７側を見た反射係数の算出が継続される。この間に算出された反射係数が、前回の整合動作中の反射係数の最小値より大きい所定の反射係数以上となったときに、整合動作が再開される。

図５は、スミスチャートに反射係数Γを投影させて図示した説明図である。なお、図５では、スミスチャートで用いられる等抵抗円及び等リアクタンス円等の図示を省略し、反射係数Γの絶対値を表す円だけを図示している。そのため、図５の中心位置の反射係数Γの絶対値は０であり、外側の反射係数Γの絶対値は１となる。また、ここでは、反射係数ΓがΓｒ＋ｊΓｉで表される複素数であるとする。そのため、図の横軸はΓの実部であるΓｒに対応する実軸であり、縦軸はΓの虚部であるΓｉに対応する虚軸である。図中の実線の円で囲まれた領域は、反射係数の絶対値がΓｓｅｔ以下の領域である。また、破線の円で囲まれた領域は、反射係数の絶対値がΓｔｈ１以下の領域である。そして、一点鎖線の円で囲まれた領域は、反射係数の絶対値がΓｔｈ３以下の領域である。図４に示す例では、Γｓｅｔ、Γｔｈ１及びΓｔｈ３の夫々は、０．０２５、０．０３及び０．０５である。

まず、通常の整合動作について説明する。Γｓｅｔは、整合したと見做す閾値であり、整合動作中に反射係数Γの絶対値が閾値Γｓｅｔ以下になれば、整合したと見做して整合動作を停止させる（図５のΓａ１参照）。その後、負荷インピーダンスの変動によって反射係数Γの絶対値が閾値Γｔｈ１以上になったときに（図５のΓａ２参照）、整合動作を再開させる。すなわち、整合動作を停止させるための閾値Γｓｅｔよりも整合動作を再開させるための閾値Γｔｈ１の方が大きいので、ヒステリシス特性を有している。これにより、可変キャパシタ１のキャパシタンスの過度な変更による不安定さを抑制している。

次に、整合動作中に反射係数Γの絶対値が閾値Γｓｅｔ以下にならず可変キャパシタ１のキャパシタンスを変更する動作が繰り返される状態が発生した場合について説明する。図４で説明したように、時間Ｔ１０内の最小の反射係数の絶対値が抽出された後、抽出した反射係数の絶対値のときの可変キャパシタ１の状態を再現する（図５のΓｂ１参照）。その後、負荷インピーダンスの変動によって反射係数Γの絶対値が閾値Γｔｈ３以上になったときに（図５のΓｂ２参照）、整合動作を再開させる。このような制御を行うことによって、反射係数Γの絶対値が閾値Γｓｅｔ以下にならず、過度に可変キャパシタ１のキャパシタンスを変更する動作が繰り返されるのを防止することができる。本明細書では、上記のように、整合動作中に反射係数Γの絶対値がΓｓｅｔ以下にならず可変キャパシタ１のキャパシタンスを変更する動作が繰り返される状態が発生した場合の制御を「不安定動作防止制御」と呼ぶ。

以下では、上述した前置算出部２及び制御部３の動作を、それを示すフローチャートを用いて説明する。図６は、負荷７側のインピーダンスを算出して平均化するＦＰＧＡの処理手順を示すフローチャートである。図７及び図８は、実施形態１に係るインピーダンス整合装置１００でインピーダンスの整合動作を行うＣＰＵの処理手順を示すフローチャートである。また、図９は、時間Ｔ１０内の整合動作を繰り返すためのＣＰＵの処理手順を示すフローチャートである。

図６の処理は、例えば１ｍｓより十分短い間隔をおいて開始され、ＦＰＧＡによって実行される。図７の処理は、例えば１ｍｓ毎に起動され、不図示のＲＯＭに予め格納されているコンピュータプログラムに従ってＣＰＵにより実行される。図９の処理は、時間Ｔ１０を計時するタイマｔ１０がタイムアップする毎に起動され、ＣＰＵによって実行される。タイマｔ１０は、制御部３が有する不図示の汎用タイマであり、初期化によって計時が開始される。

図６及び図７では、インピーダンス更新フラグを単に更新フラグと記載し、マスク信号を単にマスクと記載する。更新フラグの初期値は０であり、マスク信号の初期値はオンである。図７及び図８では、半導体スイッチを単にスイッチと記載する。図６における初回フラグは、インピーダンスを算出及び平均化する処理の初回であることを示すフラグである。図７及び図８における整合フラグは、ＣＰＵが整合演算を周期的に繰り返す整合動作中であることを示すフラグであり、初期値は１である。変化回数は、オン／オフ状態が変化した回数を計数するためのカウンタであり、初期値は０である。

図６の処理が開始された場合、ＦＰＧＡは、マスク信号がオンであるか否かを判定し（Ｓ１１）、オンである場合（Ｓ１１：ＹＥＳ）、マスク信号がオフとなるまで待機する。マスク信号がオフとなってマスクが外された場合（Ｓ１１：ＮＯ）、ＦＰＧＡは、初回フラグを１にセットし（Ｓ１２）、不図示のタイマによる計時を開始する（Ｓ１３）。その後、ＦＰＧＡは、タイマの計時により時間Ｔ２が経過したか否かを判定し（Ｓ１４）、経過していない場合（Ｓ１４：ＮＯ）、時間Ｔ２が経過するまで待機する。この時間Ｔ２は上述のインターバルであり、例えば３０μｓの長さである。

時間Ｔ２のインターバルが経過した場合（Ｓ１４：ＹＥＳ）、ＦＰＧＡは、タイマによる計時を開始しておき（Ｓ１５）、高周波検出部６からインピーダンスに関する情報、即ち負荷７側のインピーダンスを算出するためのパラメータを取得する（Ｓ１６）。次いで、ＦＰＧＡは、取得したパラメータを用いて負荷７側のインピーダンスを算出し（Ｓ１７）、算出したインピーダンスを逐次平均化する（Ｓ１８）。インピーダンスの１回の算出は、例えば１００ｎｓ以下の時間内に終了する。その後、ＦＰＧＡは、タイマの計時により時間Ｔ３が経過したか否かを判定し（Ｓ１９）、経過していない場合（Ｓ１９：ＮＯ）、ステップＳ１６に処理を移す。この時間Ｔ３は、例えば１５μｓの長さである。

時間Ｔ３が経過した場合（Ｓ１９：ＹＥＳ）、ＦＰＧＡは、平均化した負荷７側のインピーダンス（より具体的には、インピーダンスを示すデータ）をＣＰＵに向けて出力する（Ｓ２０）。その後、ＦＰＧＡは、初回フラグが１にセットされているか否かを判定し（Ｓ２１）、１にセットされている場合（Ｓ２１：ＹＥＳ）、即ち、最初にインピーダンスの算出及び平均化を終えた場合、ＦＰＧＡは、インピーダンス更新フラグを１にセットする（Ｓ２２）と共に、初回フラグを０にクリアする（Ｓ２３）。

ステップＳ２３の処理を終えた場合、又はステップＳ２１で初回フラグが１にセットされていなかった場合（Ｓ２１：ＮＯ）、ＦＰＧＡは、マスク信号がオンであるか否かを判定し（Ｓ２４）、依然としてオンではない場合（Ｓ２４：ＮＯ）、負荷７側のインピーダンスの算出及び平均化を繰り返すために、ステップＳ１５に処理を移す。一方、マスク信号がオンとなって再びマスクされた場合（Ｓ２４：ＹＥＳ）、ＦＰＧＡは、図６の処理を終了する。

なお、ステップＳ１６で反射係数を算出するためのパラメータを取得し、ステップＳ１７で負荷７側を見た反射係数を算出し、ステップＳ１８で反射係数を平均化し、ステップＳ２０で平均化した反射係数を出力するようにしてもよい。

図７の処理が起動された場合、ＣＰＵは、半導体スイッチ２１，２２，・・２８がとるべきオン／オフ状態を記憶部３０から読み出してスイッチ状態設定部４に設定する（Ｓ３１）。これにより、可変キャパシタ１のキャパシタンスが、後述するステップＳ４１で前回算出したキャパシタンスとなるように、半導体スイッチ２１，２２，・・２８のオン／オフ状態が設定される。次いで、ＣＰＵは、マスク信号をオフにし（Ｓ３２）、インピーダンス更新フラグが１にセットされているか否かを判定し（Ｓ３３）、１にセットされていない場合（Ｓ３３：ＮＯ）、１にセットされるまで待機する。

インピーダンス更新フラグが１にセットされている場合（Ｓ３３：ＹＥＳ）、ＣＰＵは、前置算出部２から平均化されたインピーダンスを取り込み（Ｓ３４）、負荷７側を見た反射係数を算出する（Ｓ３５）。即ち、前置算出部２とステップＳ３４,Ｓ３５の処理とが算出部に相当する。なお、図６のステップＳ２０で反射係数が出力される場合は、ステップＳ３４で反射係数を取り込んでステップＳ３５の処理に代えるものとする。この場合は、前述の第２の形態に対応しており、前置算出部２が算出部に相当する。

次いで、ＣＰＵは、整合フラグが１にセットされているか否かを判定し（Ｓ３６）、１にセットされている場合（Ｓ３６：ＹＥＳ）、ステップＳ３５で算出した反射係数の絶対値がΓｓｅｔより大きいか否かを判定する（Ｓ３７）。反射係数の絶対値がΓｓｅｔより大きい場合（Ｓ３７：ＹＥＳ）、ＣＰＵは、反射係数に対応付けて、ステップＳ３１で読み出した半導体スイッチ２１，２２，・・２８のオン／オフ状態を記憶部３０に記憶する（Ｓ３８）。

その後、ＣＰＵは、記憶部３０に記憶した最新のオン／オフ状態が、１つ前に記憶したオン／オフ状態から変化したか否かを判定し（Ｓ３９）、変化した場合（Ｓ３９：ＹＥＳ）、記憶部３０に記憶した変化回数を１だけインクリメントする（Ｓ４０）。記憶部３０に記憶したオン／オフ状態が変化しない場合（Ｓ３９：ＮＯ）、又はステップＳ４０の処理を終えた場合、ＣＰＵは、変化回数が所定回数（例えば９０回）より大きいか否かを判定する（Ｓ４１）。

変化回数が所定回数より多くない場合（Ｓ４１：ＮＯ）、ＣＰＵは、負荷７側のインピーダンスを高周波電源５の出力インピーダンスに整合させるべく、可変キャパシタ１のキャパシタンスを算出する（Ｓ４２）。次いで、ＣＰＵは、可変キャパシタ１のキャパシタンスが算出したキャパシタンスとなるように、半導体スイッチ２１，２２，・・２８がとるべきオン／オフ状態を決定し、決定したオン／オフ状態を、次回のステップＳ３１の処理のために記憶部３０に記憶する（Ｓ４３）。

その後、ＣＰＵは、インピーダンスの更新フラグを０にクリアし（Ｓ４４）、マスク信号をオンにして（Ｓ４５）図７の処理を終了する。

ステップＳ３７で反射係数の絶対値がΓｓｅｔ以下である場合（Ｓ３７：ＮＯ）、図８に移って、ＣＰＵは、反射係数の閾値をΓｔｈ１とし（Ｓ４６）、インピーダンス整合フラグを０にクリアする（Ｓ４７）と共に、タイマｔ１０を停止する（Ｓ４８）これにより、整合動作が停止する。その後、ＣＰＵは、図７のステップＳ４４に処理を移す。

上述の変化回数が所定回数より多い場合、ＣＰＵは「不安定動作防止制御」を行う。なお、ここでは、変化回数が所定回数以下のときに、反射係数の絶対値が閾値Γｓｅｔ以下にならない場合について説明する。ステップＳ４１で変化回数が所定回数より多い場合（Ｓ４１：ＹＥＳ）、図８に移って、ＣＰＵは、記憶部３０に記憶した反射係数のうち、絶対値が最小の反射係数、即ち最も０に近い反射係数を抽出する（Ｓ４９）。次いで、ＣＰＵは、抽出した反射係数に対応する半導体スイッチ２１，２２，・・２８のオン／オフ状態を、スイッチ状態設定部４によって実際の半導体スイッチ２１，２２，・・２８に設定する（Ｓ５０）。ＣＰＵは、更に、反射係数の閾値をΓｔｈ３とし（Ｓ５１）、ステップＳ４７に処理を移す。

ステップＳ３６で整合フラグが１にセットされていない場合（Ｓ３６：ＮＯ）、図８に移って、ＣＰＵは、ステップＳ３５で算出した反射係数の絶対値が、ステップＳ４６又はＳ５１で設定した反射係数の閾値以上であるか否かを判定し（Ｓ５２）、閾値以上ではない場合（Ｓ５２：ＮＯ）、図７のステップＳ４４に処理を移す。

一方、反射係数の絶対値が反射係数の閾値以上である場合（Ｓ５２：ＹＥＳ）、ＣＰＵは、整合フラグを１にセットし（Ｓ５３）、ステップＳ３９で計数するオン／オフ状態の変化回数を０にクリアした（Ｓ５４）後に、タイマｔ１０による計時を開始させて（Ｓ５５）、図７のステップＳ４４に処理を移す。

上述の図７に示すステップＳ３１では、半導体スイッチ２１，２２，・・２８の各ビットが変化するか否かに関わらず、全てのビットについて半導体スイッチ２１，２２，・・２８のオン／オフを新たに設定したが、これに限定されるものではない。例えば、半導体スイッチ２１，２２，・・２８のうち、オンからオフに又はオフからオンに変化するビットを抽出し、抽出したビットのみについて半導体スイッチ２１，２２，・・２８のオン／オフを切り換えてもよい。

また、図７のステップＳ３１では、半導体スイッチ２１，２２，・・２８のオン／オフ状態が変化しない整合動作の停止中にも半導体スイッチ２１，２２，・・２８のオン／オフを新たに設定したが、整合フラグが１にセットされていない場合に、ステップＳ３１の処理を実行しないようにしてもよい。

次に、図９の処理が起動された場合、ＣＰＵは、タイマｔ１０による計時を再開させる（Ｓ６１）と共に、記憶部３０に記憶するオン／オフ状態の変化回数を０にクリアして（Ｓ６２）、図９の処理を終了する。図９の処理の終了後は、これに引き続く時間Ｔ１０の間だけ、整合動作が継続される。

以上のように本実施形態１によれば、キャパシタ１１及び半導体スイッチ２１の直列回路と、キャパシタ１２及び半導体スイッチ２２の直列回路と、・・キャパシタ１８及び半導体スイッチ２８の直列回路とが並列に接続された可変キャパシタ１が高周波電源５と負荷７との間に設けられている。そして、高周波電源５の出力端又はインピーダンス整合装置の入力端から負荷７側を見たインピーダンスに関するパラメータを高周波検出部６から取得し（ステップＳ１６）、取得したパラメータを用いて、現在の負荷７側のインピーダンス又は反射係数を算出する（ステップＳ１７）。負荷７側のインピーダンスを算出した場合は、更に負荷７側の反射係数を算出する（ステップＳ３５）。所定の時間Ｔ１０内に算出した反射係数は、半導体スイッチ２１，２２，・・２８のオン／オフ状態に対応付けて記憶部３０に記憶する。そして、調整後の反射係数が０に近づくように可変キャパシタ１のキャパシタンスを調整すべく、半導体スイッチ２１，２２，・・２８がとるべきオン／オフ状態を決定する（ステップＳ４３）。

このような算出、記憶及び決定を時系列的に時間Ｔ１０だけ実行するまでの間に、半導体スイッチ２１，２２，・・２８のオン／オフ状態が変化した回数が所定回数（９０回）より多くなった場合、記憶部３０に記憶した反射係数のうち、絶対値が最も小さい反射係数を抽出する。そして、抽出した反射係数に対応付けられたオン／オフ状態に合わせて半導体スイッチ２１，２２，・・２８をオン／オフした後に、オン／オフの動作を停止する。これにより、半導体スイッチ２１，２２，・・２８のオン／オフ状態がばたつく場合は、負荷７側の反射係数が最小となるように、半導体スイッチ２１，２２，・・２８のオン／オフ状態が保持される。従って、半導体スイッチ２１，２２，・・２８のばたつきを抑制して、負荷７との整合状態を安定化させることが可能となる。

また、実施形態１によれば、調整後の負荷７側の反射係数が０に近づくように半導体スイッチ２１，２２，・・２８を調整した結果、半導体スイッチ２１，２２，・・２８のオン／オフ状態がばたついてオン／オフを禁止した場合に、負荷７側の反射係数の絶対値を時系列的に算出し続ける、そして、新たに算出した反射係数の絶対値が、オン／オフを禁止中の半導体スイッチ２１，２２，・・２８のオン／オフ状態に対応付けられた反射係数の絶対値より大きい所定の反射係数Γｔｈ１又はΓｔｈ３以上になったときに、半導体スイッチ２１，２２，・・２８のオン／オフの禁止を解除する。従って、半導体スイッチ２１，２２，・・２８のオン／オフの禁止と解除とでヒステリシス特性を持たせることになり、半導体スイッチ２１，２２，・・２８のばたつきの断続的な繰り返しを抑制することができる。

更に、実施形態１によれば、半導体スイッチ２１，２２，・・２８の時間Ｔ１０内のオン／オフの回数を個別に計数し、最も計数値が大きい回数が所定回数（９０回）より多い場合に半導体スイッチ２１，２２，・・２８のオン／オフを禁止する。従って、半導体スイッチ２１，２２，・・２８のオン／オフ状態のばたつきの有無を確実に判定することができる。

更に、実施形態１によれば、半導体スイッチ２１，２２，・・２８が時間Ｔ１０内にオン／オフすることによって変化する可変キャパシタ１のキャパシタンスの変化量が所定の閾値（例えばＣｍｉｎ）より大きい場合に、半導体スイッチ２１，２２，・・２８のオン／オフを禁止してもよい。これにより、可変キャパシタ１のキャパシタンスのばたつきの有無を確実に判定することができる。

（実施形態２）
実施形態１は、制御部３が負荷７側の反射係数を用いてキャパシタ１１，１２，・・１８の組み合わせを決定する形態であるのに対し、実施形態２は、制御部３が負荷７側のインピーダンスを用いてキャパシタ１１，１２，・・１８の組み合わせを決定する形態である。実施形態２に係るインピーダンス整合装置１００の構成は、実施形態１の場合と同様であるため、対応する箇所には同様の符号を付してその説明を省略する。実施形態１と実施形態２とでは、ＣＰＵの処理手順の一部に違いがある。ＦＰＧＡの処理手順については、実施形態１の図６に示すものと同様である。

本実施形態２では、制御部３が、前置算出部２で算出された負荷７側のインピーダンスを取り込み、負荷７側のインピーダンスを高周波電源５の出力インピーダンスに整合させるべく、可変キャパシタ１のキャパシタ１１，１２，・・１８の組み合わせを決定する。即ち、実施形態２は、前述の第１の形態に対応する。

実施形態１の図３で説明した整合演算によって算出される可変キャパシタ１のキャパシタンスが、可変キャパシタ１で実現可能な離散的なキャパシタンスが切り換わる境界付近にある場合は、可変キャパシタ１に含まれる半導体スイッチ２１，２２，・・２８のオン／オフ状態にばたつきが生じて整合動作が安定しないことがある。そこで、本実施形態２では、半導体スイッチ２１，２２，・・２８のオン／オフ状態にばたつきが生じていた期間中の負荷７側を見たインピーダンスのうち、高周波電源５のインピーダンスに最も近い（即ち、高周波電源５のインピーダンスとの差分の絶対値が最小の）インピーダンスを抽出し、抽出したインピーダンスが達成されていたときの半導体スイッチ２１，２２，・・２８のオン／オフ状態を再現して保持することとする。なお、抽出するインピーダンスは、高周波電源５のインピーダンスに最も近いインピーダンスに限定されず、高周波電源５のインピーダンスにより近いインピーダンス又は高周波電源５のインピーダンスに比較的近いインピーダンスを抽出してもよい。

実施形態１の図４で説明した場合と同様に、ＣＰＵは、時間Ｔ１０内の整合動作中にインピーダンスのばたつきが生じた時の半導体スイッチ２１，２２，・・２８のオン／オフ状態をインピーダンスに対応付けて記憶部３０に記憶すると共に、ばたつきの回数を計数する。時間Ｔ１０内でインピーダンスのばたつきの回数が所定回数（例えば９０回）より多くなった場合、ＣＰＵは、記憶したインピーダンスのうち、高周波電源５のインピーダンスに最も近いインピーダンスを抽出する。時間Ｔ１０内でのインピーダンスのばたつきの回数が所定回数より多くない場合、ＣＰＵは、ばたつきの回数の計数値をクリアして、時間Ｔ１０内での整合動作を繰り返す。

次いで、ＣＰＵは、抽出したインピーダンスに対応する半導体スイッチ２１，２２，・・２８のオン／オフ状態を再現すべく、抽出したインピーダンスに対応付けて記憶部３０に記憶されている半導体スイッチ２１，２２，・・２８のオン／オフ状態を読み出し、読み出した状態をスイッチ状態設定部４に設定する。これにより、半導体スイッチ２１，２２，・・２８のオン／オフ状態は、負荷７側のインピーダンスが高周波電源５のインピーダンスに最も近かった時の状態と同じに設定される。その後、ＣＰＵは整合動作を停止する。

整合動作の停止中に負荷７のインピーダンスの変動量が比較的大きくなった場合は、整合動作を再開することが好ましい。このため、整合動作の停止中であっても、負荷７側を見たインピーダンスの算出が継続される。この間に算出されたインピーダンスと高周波電源５のインピーダンスとの差分の絶対値（以下、単に差分と言う）が、前回の整合動作後に抽出されたインピーダンスと高周波電源５のインピーダンスとの差分より大きい所定の差分以上となったときに、整合動作が再開される。

以下では、上述した制御部３の動作を、それを示すフローチャートを用いて説明する。図１０及び図１１は、実施形態２に係るインピーダンス整合装置１００でインピーダンスの整合動作を行うＣＰＵの処理手順を示すフローチャートである。図１０の処理は、例えば１ｍｓ毎に起動され、制御部３のＣＰＵにより実行される。図１０及び図１１のステップＳ７１からＳ９５までの処理は、ステップＳ７７，Ｓ７８，Ｓ８６，Ｓ８９〜Ｓ９２の処理を除いて、実施形態１の図７及び図８のステップＳ３１からＳ５５までの処理と同一である。但し、図７のステップＳ３５で実行される反射計数の算出は、図１０の処理に含まれない。よって、ステップＳ７７，Ｓ７８，Ｓ８６，Ｓ８９〜Ｓ９２の処理を中心に説明する。図１１中のインピーダンスの閾値については、Ｚｓｅｔ＞Ｚｔｈ１＞Ｚｔｈ３の大小関係にあるものとする。

図１０の処理が起動された場合、ＣＰＵは、半導体スイッチ２１，２２，・・２８がとるべきオン／オフ状態を記憶部３０から読み出してスイッチ状態設定部４に設定する（Ｓ７１）。これにより、可変キャパシタ１のキャパシタンスが、後述するステップＳ８１で前回算出したキャパシタンスとなるように、半導体スイッチ２１，２２，・・２８のオン／オフ状態が設定される。次いで、ＣＰＵは、ステップＳ７２及びＳ７３の処理を実行し、前置算出部２から平均化されたインピーダンスを取り込んだ（Ｓ７４）後に、整合フラグが１にセットされているか否かを判定する（Ｓ７６）。

整合フラグが１にセットされている場合（Ｓ７６：ＹＥＳ）、ＣＰＵは、ステップＳ７４で取り込んだインピーダンスと５０Ωとの差分がＺｓｅｔより大きいか否かを判定する（Ｓ７７）。インピーダンスの差分がＺｓｅｔより大きい場合（Ｓ７７：ＹＥＳ）、ＣＰＵは、インピーダンスに対応付けて、ステップＳ７１で読み出した半導体スイッチ２１，２２，・・２８のオン／オフ状態を記憶部３０に記憶する（Ｓ７８）。次いで、ＣＰＵは、ステップＳ７９及びＳ８０の処理を実行した後に、オン／オフ状態の変化回数が所定回数（例えば９０回）より大きいか否かを判定する（Ｓ８１）。変化回数が所定回数より多くない場合（Ｓ８１：ＮＯ）、ＣＰＵは、ステップＳ８２からＳ８５までの処理を実行して図１０の処理を終了する。

ステップＳ７７でインピーダンスの差分がＺｓｅｔ以下である場合（Ｓ７７：ＮＯ）、図１１に移って、ＣＰＵは、インピーダンスの閾値をＺｔｈ１とし（Ｓ８６）、ステップＳ８７及びＳ８８の処理を実行する。これにより、整合動作が停止する。その後、ＣＰＵは、図１０のステップＳ８４に処理を移す。

上述の変化回数が所定回数より多い場合、ＣＰＵは「不安定動作防止制御」を行う。なお、ここでは、変化回数が所定回数以下のときに、取り込んだインピーダンスと５０Ωとの差分が閾値Ｚｓｅｔ以下にならない場合について説明する。ステップＳ８１で変化回数が所定回数より多い場合（Ｓ８１：ＹＥＳ）、図１１に移って、ＣＰＵは、記憶部３０に記憶したインピーダンスのうち、高周波電源５のインピーダンス（以下、５０Ωとする）との差分が最小のインピーダンス、即ち高周波電源５のインピーダンスに最も近いインピーダンスを抽出する（Ｓ８９）。次いで、ＣＰＵは、抽出したインピーダンスに対応する半導体スイッチ２１，２２，・・２８のオン／オフ状態を、スイッチ状態設定部４によって実際の半導体スイッチ２１，２２，・・２８に設定する（Ｓ９０）。ＣＰＵは、更に、インピーダンスの閾値をＺｔｈ３とし（Ｓ９１）、ステップＳ８７に処理を移す。

ステップＳ７６で整合フラグが１にセットされていない場合（Ｓ７６：ＮＯ）、図１１に移って、ＣＰＵは、ステップＳ７４で取り込んだインピーダンスと５０Ωとの差分が、ステップＳ８６又はＳ９１で設定したインピーダンスの閾値以上であるか否かを判定し（Ｓ９２）、閾値以上ではない場合（Ｓ９２：ＮＯ）、図１０のステップＳ８４に処理を移す。一方、上記の差分がインピーダンスの閾値以上である場合（Ｓ９２：ＹＥＳ）、ＣＰＵは、ステップＳ９３、Ｓ９４及びＳ９５の処理を実行して、図１０のステップＳ８４に処理を移す。

以上のように本実施形態２によれば、所定の時間Ｔ１０内に算出したインピーダンスは、半導体スイッチ２１，２２，・・２８のオン／オフ状態に対応付けて記憶部３０に記憶する。そして、調整後の負荷７側のインピーダンスが高周波電源５の出力インピーダンスに近づくように可変キャパシタ１のキャパシタンスを調整すべく、各半導体スイッチ２１，２２，・・２８がとるべきオン／オフ状態を決定する（ステップＳ８３）。

このような算出、記憶及び決定を時系列的に時間Ｔ１０だけ実行するまでの間に、半導体スイッチ２１，２２，・・２８のオン／オフ状態が変化した回数が所定回数（９０回）より多くなった場合、記憶部３０に記憶したインピーダンスのうち、高周波電源５のインピーダンスとの差分の絶対値が最も小さいインピーダンスを抽出する。そして、抽出したインピーダンスに対応付けられたオン／オフ状態に合わせて半導体スイッチ２１，２２，・・２８をオン／オフした後に、オン／オフの動作を停止する。これにより、半導体スイッチ２１，２２，・・２８のオン／オフ状態がばたつく場合は、負荷７側のインピーダンスが最も高周波電源５のインピーダンスに近づくように、半導体スイッチ２１，２２，・・２８のオン／オフ状態が保持される。従って、半導体スイッチ２１，２２，・・２８のばたつきを抑制して、負荷７との整合状態を安定化させることが可能となる。

また、実施形態２によれば、調整後の負荷７側のインピーダンスが高周波電源５のインピーダンスに近づくように半導体スイッチ２１，２２，・・２８を調整した結果、半導体スイッチ２１，２２，・・２８のオン／オフ状態がばたついてオン／オフを禁止した場合に、負荷７側のインピーダンスを時系列的に算出し続ける、そして、新たに算出したインピーダンスと高周波電源５のインピーダンスとの差分の絶対値が、オン／オフを禁止中の半導体スイッチのオン／オフ状態に対応付けられたインピーダンスと高周波電源５のインピーダンスとの差分の絶対値より大きい所定の差分Ｚｔｈ１又はＺｔｈ３以上になったときに、半導体スイッチ２１，２２，・・２８のオン／オフの禁止を解除する。従って、半導体スイッチ２１，２２，・・２８のオン／オフの禁止と解除とでヒステリシス特性を持たせることになり、半導体スイッチ２１，２２，・・２８のばたつきの断続的な繰り返しを抑制することができる。

今回開示された実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

１００ インピーダンス整合装置
１０１ 伝送路
１ 可変キャパシタ
Ｃ１ キャパシタ
Ｌ１ インダクタ
１１、１２、１３、１４、１５、１６、１７、１８ キャパシタ
２１、２２、２３、２４、２５、２６、２７、２８ 半導体スイッチ
３１、３２、３３、３４、３５、３６、３７、３８ 駆動回路
ＱＨ、ＱＬ トランジスタ
Ｒ 抵抗器
ＳＣ スピードアップコンデンサ
Ｆ フィルタ
ＦＣ キャパシタ
ＦＬ インダクタ
２ 前置算出部
３ 制御部
３０ 記憶部
４ スイッチ状態設定部
５ 高周波電源
６ 高周波検出部
７ 負荷

Claims (6)

1. 高周波電源と負荷との間に設けられ、前記高周波電源の出力端又は該出力端と同等の箇所から前記負荷側を見たインピーダンスに関する情報を時系列的に取得して、該高周波電源と負荷とのインピーダンスの整合を図るインピーダンス整合装置であって、
   キャパシタ及び半導体スイッチの直列回路が複数並列に接続された可変キャパシタと、
   取得した前記インピーダンスに関する情報を用いて前記負荷側のインピーダンス又は反射係数を算出する算出部と、
   該算出部が所定期間内に算出したインピーダンス又は反射係数と前記半導体スイッチのオン／オフの状態とを対応付けて記憶する記憶部と、
   前記所定期間内における前記算出部の算出結果を用いて、前記半導体スイッチがとるべきオン／オフの状態を決定する決定部と、
   該決定部が決定した状態に基づいて前記半導体スイッチをオン／オフする制御部と、
   前記決定部が決定した状態が変化した回数を計数する計数部と、
   該計数部が計数した回数が所定回数より多い場合、前記記憶部が記憶したインピーダンス又は反射係数のうち、所定インピーダンスにより近いインピーダンス又は０により近い反射係数を抽出する抽出部と
   を備え、
   前記制御部は、前記抽出部が抽出したインピーダンス又は反射係数に対応付けられたオン／オフの状態に一致するように前記半導体スイッチをオン／オフした後に、前記半導体スイッチのオン／オフを禁止するようにしてあるインピーダンス整合装置。
2. 前記算出部は、反射係数を算出するようにしてあり、
   前記制御部は、前記半導体スイッチのオン／オフを禁止した場合、前記算出部が算出した反射係数の絶対値が、前記抽出部が抽出した反射係数の絶対値より大きい所定の反射係数以上であるときに、前記オン／オフの禁止を解除するようにしてある
   請求項１に記載のインピーダンス整合装置。
3. 前記算出部は、インピーダンスを算出するようにしてあり、
   前記制御部は、前記半導体スイッチのオン／オフを禁止した場合、前記算出部が算出したインピーダンスと前記所定インピーダンスとの差分の絶対値が、前記抽出部が抽出したインピーダンスと前記所定インピーダンスとの差分の絶対値より大きい所定の差分以上であるときに、前記オン／オフの禁止を解除するようにしてある
   請求項１に記載のインピーダンス整合装置。
4. 前記計数部は、前記可変キャパシタに含まれる前記半導体スイッチの夫々について前記回数を計数し、最も計数値が大きい回数を計数結果とするようにしてある請求項１から請求項３の何れか１項に記載のインピーダンス整合装置。
5. 前記計数部は、前記制御部が前記半導体スイッチをオン／オフすることによって決定される前記可変キャパシタのキャパシタンスの変化量が所定の閾値より大きい場合に、前記回数を計数するようにしてある請求項１から請求項３の何れか１項に記載のインピーダンス整合装置。
6. 高周波電源と負荷との間に設けられる可変キャパシタによって、前記高周波電源と負荷とのインピーダンスの整合を図るインピーダンス整合方法であって、
   前記可変キャパシタは、キャパシタ及び半導体スイッチの直列回路が複数並列に接続されており、
   前記高周波電源の出力端又は該出力端と同等の箇所から前記負荷側を見たインピーダンスに関する情報を時系列的に取得し、
   取得した前記インピーダンスに関する情報を用いて前記負荷側のインピーダンス又は反射係数を算出し、
   所定期間内に算出したインピーダンス又は反射係数と前記半導体スイッチのオン／オフの状態とを対応付けて記憶し、
   前記所定期間内における算出結果を用いて、前記半導体スイッチがとるべきオン／オフの状態を決定し、
   決定した状態に基づいて前記半導体スイッチをオン／オフし、
   決定した状態が変化した回数を計数し、
   計数した回数が所定回数より多い場合、記憶したインピーダンス又は反射係数のうち、所定インピーダンスにより近いインピーダンス又は０により近い反射係数を抽出し、
   抽出したインピーダンス又は反射係数に対応付けられたオン／オフの状態に一致するように前記半導体スイッチをオン／オフした後に、前記半導体スイッチのオン／オフを禁止するインピーダンス整合方法。

Images