JP2010087845A - 自動整合方法及び自動整合回路 - Google Patents

自動整合方法及び自動整合回路 Download PDF

Info

Publication number
JP2010087845A
JP2010087845A JP2008254779A JP2008254779A JP2010087845A JP 2010087845 A JP2010087845 A JP 2010087845A JP 2008254779 A JP2008254779 A JP 2008254779A JP 2008254779 A JP2008254779 A JP 2008254779A JP 2010087845 A JP2010087845 A JP 2010087845A
Authority
JP
Japan
Prior art keywords
capacitor
circuit
automatic matching
variable
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008254779A
Other languages
English (en)
Other versions
JP5167053B2 (ja
Inventor
Hidekazu Ishii
英一 石井
Motoatsu Yoshikawa
元淳 吉川
Hoku Hoa Wu
ウー・ホク・ホア
Kazuya Kishi
和也 岸
Fujio Deguchi
不二男 出口
Shiro Nagata
四朗 永田
Original Assignee
Yoshikawa Rf System Kk
吉川アールエフシステム株式会社
Oki Consulting Solutions Co Ltd
沖コンサルティングソリューションズ株式会社
Oki Electric Ind Co Ltd
沖電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yoshikawa Rf System Kk, 吉川アールエフシステム株式会社, Oki Consulting Solutions Co Ltd, 沖コンサルティングソリューションズ株式会社, Oki Electric Ind Co Ltd, 沖電気工業株式会社 filed Critical Yoshikawa Rf System Kk
Priority to JP2008254779A priority Critical patent/JP5167053B2/ja
Publication of JP2010087845A publication Critical patent/JP2010087845A/ja
Application granted granted Critical
Publication of JP5167053B2 publication Critical patent/JP5167053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】高周波信号源側の出力インピーダンスと負荷側の入力インピーダンスとを自動的に整合して伝送効率を上げる。
【解決手段】高周波信号RFINが入力されると、方向性結合器20により、進行波成分の信号FWDと、反射波成分の信号REFとが検出される。位相検出回路40,50は、進行波成分の信号FWDを基準に反射波成分の信号REFの位相差を検出する。修正方向判定回路60は、位相検出回路40,50から与えられた位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、この判定結果を第1、第2の可変容量制御回路71,72へ送る。第1、第2の可変容量制御回路71,72は、前記判定結果に基づき、第1及び第2のコンデンサの可変容量C1,C2を増減して、駆動源1の出力インピーダンスと、出力端子12から見た負荷3のインピーダンスとを整合させる。
【選択図】図1

Description

本発明は、高周波信号源側の出力インピーダンスと負荷側の入力インピーダンスとを自動的に整合して伝送効率を上げる自動整合方法及び自動整合回路、特に、コイル及びコンデンサを組み合わせたπマッチ回路を用いて高周波信号源側と負荷側とのインピーダンスを自動的に整合する技術に関するものである。
従来、自動整合回路に関する技術は、例えば、次のような文献等に記載されている。
特開平8−181626号公報 特開平9−162757号公報
この特許文献1には、πマッチ回路を有する空中線整合回路におけるデジタル整合方法の技術が記載されている。又、特許文献2には、コイル及びコンデンサを組み合わせた整合回路を有するデジタル空中線整合器の技術が記載されている。
図25は、特許文献1等に記載された従来のπマッチ回路を用いた整合回路を示す概略の構成図である。
この整合回路は、駆動源1と負荷ZLとの間に接続されたπマッチ回路2により構成されている。駆動源1は、高周波の信号源1a及びこの等価信号源インピーダンスZにより構成され、この出力側にπマッチ回路2が接続されている。πマッチ回路2は、入力端子2aと出力端子2bとの間に接続されたインダクタンスLのコイル2cと、入力端子2aと基準電位線N1との間に接続された可変容量C1の第1のコンデンサ2dと、出力端子2bと基準電位線N1との間に接続された可変容量C2の第2のコンデンサ2eとにより構成されている。πマッチ回路2の出力端子2bには、負荷ZLが接続されている。
図26は、図25の整合回路におけるπマッチ回路2のインピーダンス整合範囲の例を示すスミスチャートである。
πマッチ回路2は、例えば、等価信号源インピーダンスZ=50Ω、信号源1aの周波数は13.56MHz、コンデンサ2dの容量C1は700pF〜1750pF、コンデンサ2eの容量C2は270pF〜2800pF、及び、コイル2cのインダクタンスL=0.2μHである。図26のスミスチャートにおいて、陰の広い部分Aは整合対象範囲(整合対象エリア)を示し、中心点Oは整合させたいインピーダンスを示している。
図25のπマッチ回路2において、一般に、コイル2cのインダクタンスLは固定又は特定のステップで切り替え、コンデンサ2d,2eの容量C1,C2を調整することで、広い範囲の負荷ZLのインピーダンスと、広い範囲の信号源1a側のインピーダンスとの間の整合を取ることができる。
しかしながら、特許文献1、2に記載された従来の整合回路では、以下の(a)〜(c)のような課題があった。
(a) 図26に示されるように、スミスチャート上の広い整合対象エリアAのインピーダンスを中心点Oに正確に変換するためには、調整は容量C1,C2の広いエリアで細かく行う必要がある。例えば、高周波の伝送路における進行波と反射波の関係を示す定在波比(Standing Wave Ratio、以下「SWR」という。)を十分小さくして整合対象エリアAの負荷3に対し、反射成分をリターン損失(ロス)で30dB以上の十分な整合を安定に実現するためには、容量C1,C2はそれぞれ、
C1=500pF〜2000pF
C2=200pF〜3000pF
の変化範囲を5pF程度の小さな刻みで調整する必要がある。しかし、特許文献1、2には、これらの具体的な調整方法が開示されていない。
(b) 容量C1,C2の調整には、例えば、可変容量ダイオードを使用すると、回路構成が簡単になる。しかし、可変容量ダイオードは、耐圧が低いため(例えば、60V位)、信号源1aのレベルが大きいと、容量C1,C2の調整に便利な可変容量ダイオードが使えない。そのため、回路構成が比較的簡単で、動作が速く、調整範囲の広い高精度な、容量C1,C2を細かく自動調整する回路を実現することが困難であった。
(c) コンデンサ2d,2eを調整して反射成分を減らすのに、容量C1,C2の増加/減少のどちらの方向に調整するのか、自動で判断するのが困難であった。
(d) 前記(b)、(c)の課題を解決するために、特許文献1、2の技術では、負荷3のインピーダンスを測定して整合回路の定数を決めたり、コイル2c及びコンデンサ2d,2eのいろんな組み合わせを試して、その中から最適な組み合わせを選択している。しかし、この方法では、動作中(駆動中)には負荷3の変動に対応することができず、しかも、回路規模が大きくなるという問題があった。
本発明の自動整合方法は、高周波の信号源側に位置する可変の第1のコンデンサと負荷側に位置する可変の第2のコンデンサとが固定の第1のコイルの両端に接続されたπマッチ回路を用いて、前記信号源側の出力インピーダンスと前記負荷側の入力インピーダンスとを自動的に整合する自動整合方法であって、前記信号源から前記負荷へ向かう進行波成分の信号と前記負荷からの反射波成分の信号とを検出すると共に、前記進行波成分の信号を基準に前記反射波成分の信号の位相差を検出し、前記位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、前記判定結果に基づき前記第1及び第2のコンデンサの容量を増減して前記出力インピーダンスと前記入力インピーダンスとを整合することを特徴とする。
本発明の自動整合回路は、高周波の信号源側に位置する可変の第1のコンデンサと負荷側に位置する可変の第2のコンデンサとが固定の第1のコイルの両端に接続されたπマッチ回路を有し、前記信号源側の出力インピーダンスと前記負荷側の入力インピーダンスとを自動的に整合する自動整合回路であって、前記信号源と前記πマッチ回路との間に接続され、前記信号源から前記負荷へ向かう進行波成分の信号と前記負荷からの反射波成分の信号とを検出する方向性結合器と、前記進行波成分の信号を基準に前記反射波成分の信号の位相差を検出する位相検出回路と、前記位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、前記判定結果に基づき前記第1及び第2のコンデンサの容量を増減して前記出力インピーダンスと前記入力インピーダンスとの整合状態を制御する判定制御手段とを有することを特徴とする。
本発明の自動整合方法及び自動整合回路は、従来のように、πマッチ回路における可変容量を、条件により予め用意した設定値とするだけのものではなく、反射成分を小さくするための第1及び第2のコンデンサの容量を調整する際に、調整方向は位相差を見て決めており、従来のような、単純に位相を0°にするような調整をしていない。そのため、負荷のインピーダンスが広い範囲で変化しても自動的に整合を取り直し続けることができる。更に、負荷に信号源の信号を供給しながら調整をすることができる。
本発明を実施するための最良の形態では、インピーダンスの整合のために、πマッチ回路を使用する。
πマッチ回路を使用する場合、負荷のインピーダンス(実際の負荷ではなく整合回路接続点での値であり、ケーブル長により変化する)が大きいと、整合を取ったときのQが高くなり、用途により帯域が狭く成りすぎる。負荷のインピーダンスが低い範囲まで整合を取るためには、コイルのインダクタンスの値を小さくするため、益々、高いインピーダンスでのQが高くなってしまう。整合範囲を広げる方法として、可変コイルのインダクタンスの値を切り替えたり、トランスを使用することが考えられる。
しかし、伝送ロスを減らすための整合回路に、ロスの多い可変コイルを用いるのは無意味であり、又、高周波でロスの少ないトランスが得にくい問題ある。
このようなことを考慮して、本発明において、実用的な自動整合回路を実現するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
(実施例1の構成)
図1は、本発明の実施例1における自動整合回路を示す概略の構成図である。
この自動整合回路10は、高周波(RF)の信号源を有する駆動源1と負荷3との間に接続され、電源4から電源電圧VCCが印加されると、自動的にインピーダンス整合を行う回路であり、駆動源1からの高周波信号RFINを入力する入力端子11と、高周波信号RFOUTを負荷3へ供給する出力端子12とを有している。ここで、負荷3は、例えば、アンテナ(ANT)と、このアンテナ(ANT)から出力端子12までの伝送ケーブルとを含んでいる。
入力端子11と出力端子12との間には、方向性結合器20とπマッチ回路30が縦続接続されている。方向性結合器20は、駆動源1から負荷3へ向かう高周波信号RFINの信号(即ち、進行波成分の信号)FWDと、負荷3からπマッチ回路30を通して戻ってきた信号(即ち、反射波成分の信号)REFとを検出する回路であり、この出力側に、πマッチ回路30が接続されている。πマッチ回路30は、方向性結合器20の出力側と出力端子12との間に直列に接続されたインダクタンスLのコイル31と、このコイル31の入力端子と基準電位線N1(例えば、グランドGND)との間に接続された可変容量C1の第1のコンデンサ32と、コイル31の出力端子とグランドGNDとの間に接続された可変容量C2の第2のコンデンサ33とにより構成されている。
方向性結合器20における信号FWD,REFの出力端子には、第1及び第2の位相検出回路40,50が接続され、この出力側に修正方向判定回路60が接続されている。第1の位相検出回路40は、進行波成分の信号FWDの位相を基準にして反射波成分の信号REFの位相差を検出(例えば、位相差が90°進み成分、又は90°遅れ成分を有しているか否かを検出)する回路である。第2の位相検出回路50は、進行波成分の信号FWDの位相を基準にして反射波成分の信号REFの位相差を検出(例えば、位相差が45°遅れ成分、又は135°進み(45°遅れの逆相)成分を有しているか否かを検出)する回路である。修正方向判定回路60は、位相検出回路40,50の検出結果に基づき、所定の基準で、πマッチ回路30の可変容量C1,C2に対する位相の修正方向が増加、減少、又は現状維持かを判定する回路である。
更に、自動整合回路10には、一定時間間隔のタイミング信号(例えば、クロック信号)CKを出力する発振器70が設けられ、この発振器70及び修正方向判定回路60の出力側に第1及び第2の可変容量制御回路71,72が接続されている。第1の可変容量制御回路71は、修正方向判定回路60の判定結果に基づき、反射波成分REFの信号の振幅を小さくする(即ち、整合をとる)ために、所定の時間間隔で、πマッチ回路30の可変容量C1を制御する回路である。同様に、第2の可変容量制御回路72は、修正方向判定回路60の判定結果に基づき、反射波成分REFの信号の振幅を小さくする(即ち、整合をとる)ために、所定の時間間隔で、πマッチ回路30の可変容量C2を制御する回路である。修正方向判定回路60及び第1、第2の可変容量制御回路により、判定制御手段が構成されている。
図2は、図1中の方向性結合器20の一例を示す構成図である。
この方向性結合器20は、導電性(例えば、金属製)のケース21を有し、このケース21に、高周波信号RFINを入力するコネクタ22、高周波信号RFOUTを出力するコネクタ23、進行波成分の信号FWDを出力するコネクタ24、及び反射波成分の信号REFを出力するコネクタ25が取り付けられている。コネクタ22には、同軸ケーブル(例えば、50Ω同軸ケーブル)26の一端が接続され、この同軸ケーブル26の他端の芯線のみがコネクタ23に接続されている。同様に、コネクタ25には、同軸ケーブル(例えば、50Ω同軸ケーブル)27の一端の芯線のみが接続され、この同軸ケーブル27の他端がコネクタ24に接続されている。
各同軸ケーブル26,27の外周には、リング状のトロイダルコア28,29がそれぞれ装着されている。一方のトロイダルコア28の1次巻線28a(例えば、巻数32T)は、ケース21とコネクタ24との間に直列に接続されている。他方のトロイダルコア29の1次巻線29a(例えば、巻数32T)は、コネクタ22の芯線電極とケース21との間に接続されている。
この種の方向性結合器20では、コネクタ22から高周波信号RFINが入力されると、この高周波信号RFINが同軸ケーブル26の芯線を通して、高周波信号RFOUTがコネクタ23から出力される。この時、同軸ケーブル26の芯線は、トロイダルコア28からなるトランスの1次側としてこのトロイダルコア28を通っているので、同軸ケーブル26の芯線に流れる電流は、巻線数分減衰されて2次側に検出される。コネクタ22に印加された電圧は、トロイダルコア29からなるトランスで検出される。電圧成分を検出するトロイダルコア29の2次側は、同軸ケーブル27による巻数1Tの巻線相当であるため、1次巻線29a数分減衰されてコネクタ25とコネクタ24の間に出力される。電流成分を検出したトロイダルコア28の2次側は、コネクタ24の芯線電極とケース21に出力されている。2つのコネクタ24,25を同軸ケーブル27の特性インピーダンスで終端すると、一方のコネクタ24には、進行波成分の信号FWDが巻線数比分減衰して出力され、他方のコネクタ25には、反射波成分の信号REFが巻線数比分減衰して出力される。
なお、方向性結合器20の結線によっては、検出された信号FWD,REFの位相が反転する場合があるが、この場合は反転した位相を基準にする補正を加えれば良い。
図3は、図1における第1又は第2のコンデンサ32,33の一例を示す構成図である。
第1のコンデンサ32と第2のコンデンサ33とは、同一構成であるため、以下、第1のコンデンサ32の構成について説明する。
第1のコンデンサ32は、信号線N2に対して並列に接続された複数の第1の単位コンデンサ32a−1〜32a−Nと、これらの第1の単位コンデンサ32a1−1〜32a−Nと基準電位線N1であるグランドGNDとの間に接続された第1のスイッチ手段(例えば、スイッチ回路)32bとにより構成されている。各単位コンデンサ32a−1〜32a−Nは、各容量C1−1〜C1−Nを有している。
スイッチ回路32bは、第1の可変容量制御回路71からの制御信号に基づき、各単位コンデンサ32a−1〜32a−NのグランドGND側をオン/オフする回路であり、スイッチ速度は遅くても良い。このスイッチ回路32bは、各単位コンデンサ32a−1〜32a−NとグランドGNDとの間をオン/オフするスイッチ素子(例えば、NPNトランジスタ)32b−1と、この各NPNトランジスタ32b−1のエミッタ・ベース間に接続された大容量のコンデンサ32b−2と、各NPNトランジスタ32b−1のベースと可変容量制御回路71の出力側との間に接続された抵抗32b−3と、各NPNトランジスタ32b−1のコレクタに直列に接続された直流(DC)バイアス電圧BV印加用の抵抗32b−4及びダイオード32b−5と、からなる単位スイッチ回路の複数(N)組により構成されている。
スイッチ素子としてNPNトランジスタ32b−1を使用しているので、MOSトランジスタを用いたものよりも寄生容量を小さくできる。各NPNトランジスタ32b−1のエミッタ・ベース間に挿入された大容量のコンデンサ32b−2は、コレクタ側の大きな信号振幅により、オフ状態の各NPNトランジスタ32b−1に流れる電流を阻止する機能を有している。これにより、各NPNトランジスタ32b−1のベース・エミッタ間における駆動インピーダンスを、DC的に十分小さくする必要が無くなる。各バイアス回路に設けられた抵抗32b−4及びダイオード32b−5は、各NPNトランジスタ32b−1のコレクタに高いDCバイアス電圧BVを印加することにより、コレクタ・ベース間の寄生容量を減少させ、負荷インピーダンスが広い範囲(スミスチャートにおいて左下のエリア)でも整合が取れるようにする機能がある。
各単位コンデンサ32a−1〜32a−Nは、例えば、10ビット程度の分解能が必要であるが、本実施例1では、3000pFの変化幅を5pF以下の刻みで実現している。各単位コンデンサ32a−1〜32a−Nは、駆動系であるので高耐圧のコンデンサを使う必要があり、例えば、50Ω系で10Wなら、60Vppが基準で(倍+マージン分)の耐圧が必要である。更に、10ビットをストレートで実現する場合は、0.1%より十分小さなばらつき幅のコンデンサが必要となるが、コンデンサアレーの容量比を1.8倍とすることで、一般的な5%品を使ってその分ビット数を増やすことで、実現可能である。各バイアス回路に設けられたダイオード32b−5は、高周波に対する負荷を減らし、DCバイアス電圧BVが上がり過ぎないように抑制する機能を有している。
なお、第2のコンデンサ33は、図示しないが、信号線に対して並列に接続された複数の第2の単位コンデンサと、これらの第2の単位コンデンサと基準電位ノードであるグランドとの間に接続された第2のスイッチ手段(例えば、スイッチ回路)とにより構成されている。
図4は、図1の要部の回路例を示す概略の構成図である。
第1の位相検出回路40は、進行波成分の信号FWDの位相を90°進める位相シフト回路41と、この位相シフト回路41の出力信号と反射波成分の信号REFとの位相を比較する位相比較回路42とにより構成されている。ほぼ同様に、第2の位相検出回路50は、進行波成分の信号FWDの位相を45°遅らせる位相シフト回路51と、この位相シフト回路51の出力信号と反射波成分の信号REFとの位相を比較する位相比較回路52とにより構成されている。これらの位相検出回路40,50の出力側には、修正方向判定回路60が接続されている。
修正方向判定回路60は、位相比較回路42の出力電圧と第1、第2の基準電圧Vth1,Vth2とをそれぞれ比較する第1、第2の電圧コンパレータ(電圧比較回路)61,62と、位相比較回路52の出力電圧と第3、第4の基準電圧Vth3,Vth4とをそれぞれ比較する第3、第4の電圧比較回路63,64とにより構成され、これらの出力側に、第1、第2の可変容量制御回路71,72がそれぞれ接続されている。
第1の可変容量制御回路71は、例えば、アップ(UP)/ダウン(DOWN)カウンタにより構成され、クロック信号CKに同期して、第1の電圧比較回路61の出力信号により増分(UP)し、第2の電圧比較回路62の出力信号により減分(DOWN)し、第1、第2の電圧比較回路61,62の両方から信号がない(即ち、90°の位相差成分がない)場合はアップもダウンもせずにホールド(HOLD)状態になり、複数ビットのカウント結果により、第1のコンデンサ32の可変容量C1を制御する回路である。同様に、第2の可変容量制御回路72は、例えば、アップ(UP)/ダウン(DOWN)カウンタにより構成され、クロック信号CKに同期して、第3の電圧比較回路63の出力信号により増分(UP)し、第4の電圧比較回路64の出力信号により減分(DOWN)し、第1、第2の電圧比較回路63,64の両方から信号がない(即ち、90°の位相差成分がない)場合はアップもダウンもせずにホールド(HOLD)状態になり、複数ビットのカウント結果により、第2のコンデンサ33の可変容量C2を制御する回路である。
図5−1〜図5−3は、図4中の位相シフト回路41の例を示す構成図である。
図5−1(a)は、位相シフト回路(位相シフト90°進み)の例を示す構成図である。
この位相シフト回路41は、入力信号INの端子と反転入力信号IN/の端子との間に、コンデンサ41a(容量C)と抵抗41b(抵抗値R)とが直列に接続され、このコンデンサ41a及び抵抗41bの接続点から、入力信号INに対して90°位相が進んだ出力信号OUTが出力される構成になっている。動作周波数fとC,Rの関係は、
f=1/(2πCR)
である。
図5−1(b)は、位相シフト回路(位相シフト90°遅れ)の例を示す構成図である。
この位相シフト回路41は、入力信号INの端子と反転入力信号IN/の端子との間に、抵抗41b(抵抗値R)とコンデンサ41a(容量C)とが直列に接続され、この抵抗41b及びコンデンサ41aの接続点から、入力信号INに対して90°位相が遅れた出力信号OUTが出力される構成になっている。動作周波数fとC,Rの関係は、
f=1/(2πCR)
である。
図5−2(a)は、位相シフト回路(位相シフト90°進み)の例を示す構成図である。
この位相シフト回路41は、LC共振を利用した90°位相進みの回路であり、入力信号INの端子と出力信号OUTの端子との間に、抵抗41b(抵抗値R)とコンデンサ41a(容量C)とが直列に接続され、更に、コンデンサ41aとグランドGNDとの間にコイル41c(インダクタンスL)が接続され、そのコンデンサ41a及びコイル41cの接続点から、入力信号INに対して90°位相が進んだ出力信号OUTが出力される構成になっている。抵抗値R、コイル41cのインピーダンス2πfL(但し、共振周波数f=1/(2π√(LC))、及びコンデンサ41aのインピーダンス1/(2πfC)の関係は、
R≧2πfL=1/(2πfC)
であり、抵抗値Rを大きくすると、Qが下がって共振が安定するが、出力信号OUTの振幅が減る。
図5−2(b)は、位相シフト回路(位相シフト90°遅れ)の例を示す構成図である。
この位相シフト回路41は、LC共振を利用した90°位相遅れの回路であり、入力信号INの端子と出力信号OUTの端子との間に、抵抗41b(抵抗値R)とコイル41c(インダクタンスL)とが直列に接続され、更に、このコイル41cとグランドGNDとの間にコンデンサ41a(容量C)が接続され、そのコイル41c及びコンデンサ41aの接続点から、入力信号INに対して90°位相が遅れた出力信号OUTが出力される構成になっている。抵抗値R、コイル41cのインピーダンス2πfL(但し、共振周波数f=1/(2π√(LC))、及びコンデンサ41aのインピーダンス1/(2πfC)の関係は、
R≧2πfL=1/(2πfC)
であり、抵抗値Rを大きくすると、Qが下がって共振が安定するが、出力信号OUTの振幅が減る。
図5−3(a)は、位相シフト回路(位相シフト45°遅れ)の例を示す構成図である。
この位相シフト回路41は、入力信号INの端子とグランドGNDとの間に、抵抗41b(抵抗値R)とコンデンサ41a(容量C)とが直列に接続され、この抵抗41b及びコンデンサ41aの接続点から、入力信号INに対して45°位相が遅れた出力信号OUTが出力される構成になっている。動作周波数fとC,Rの関係は、
f=1/(2πCR)
である。
図5−3(b)は、位相シフト回路(位相シフト45°進み)の例を示す構成図である。
この位相シフト回路41は、入力信号INの端子とグランドGNDとの間に、コンデンサ41a(容量C)と抵抗41b(抵抗値R)とが直列に接続され、このコンデンサ41a及び抵抗41bの接続点から、入力信号INに対して45°位相が進んだ出力信号OUTが出力される構成になっている。動作周波数fとC,Rの関係は、
f=1/(2πCR)
である。
図6は、図4中の第1、第2の位相比較回路42,52の一例を示す構成図である。
第1の位相比較回路42と第2の位相比較回路52とは、同一構成であるため、以下、第1の位相比較回路42の構成について説明する。
この第1の位相比較回路42は、双差動トランジスタによる位相比較回路であり、電源電圧VCCから定電流を生成する抵抗42a、及びNチャネルMOSトランジスタ(以下「NMOS」という。)42b,42mと、差動増幅段の負荷用のPチャネルMOSトランジスタ(以下「PMOS」という。)42c,42dと、差動増幅段の信号FWD入力用のNMOS42e,42f、及び反転信号FWD/入力用のNMOS42g,42hと、信号REF入力用のNMOS42kと、反転信号REF/入力用のNMOS42jとにより構成されている。
この第1の位相比較回路42では、進行波成分の信号FWD,FWD/と反射波成分の信号REFとが入力されると、その信号FWDとFWD/がNMOS42e,42f,42g,42hにより差動増幅されると共に、その信号REFとREF/がNMOS42i,42jにより差動増幅され、PMOS42dとNMOS42fとの接続点から、信号FWDとREFが位相比較された比較結果の出力信号(出力電圧)OUTが出力される。
(実施例1の自動整合方法の概略)
図1の駆動源1から出力された高周波信号RFINが、自動整合回路10の入力端子11に入力されると、方向性結合器20により、入力端子11からπマッチ回路30を経由して負荷3側の出力端子12へ向かう進行波成分の信号FWDと、負荷側の出力端子12からπマッチ回路30を経由して送られてくる反射波成分の信号REFとが検出され、この信号FWD,REFが第1、第2の位相検出回路40,50へ送られる。第1、第2の位相検出回路40,50は、進行波成分の信号FWDを基準に反射波成分の信号REFの位相差を検出し、この検出結果を修正方向判定回路60へ送る。修正方向判定回路60は、第1、第2の位相検出回路40,50から与えられた位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、この判定結果を第1、第2の可変容量制御回路71,72へ送る。第1、第2の可変容量制御回路71,72は、前記判定結果に基づき、第1及び第2のコンデンサの可変容量C1,C2を増減して、駆動源1の出力インピーダンスと負荷3の入力インピーダンスとを整合させる。
修正方向判定回路60及び第1、第2の可変容量制御回路71,72は、例えば、位相差が90°進み成分を有していたら第1のコンデンサ32の可変容量C1を増やし、逆に、位相差が90°遅れ成分を有していたら可変容量C1を減らし、位相差が45°遅れ成分を有していたら第2のコンデンサ33の可変容量C2を減らし、逆に、位相差が135°度進み(=45°遅れの逆相)成分を有していたら可変容量C2を増やし、インピーダンス整合を図る。
(実施例1の自動整合方法の詳細)
図7及び図8は、図1中の第1、第2のコンデンサ32,33の可変容量C1,C2に対する調整方法を示すスミスチャートである。
図1及び図4の自動整合方法は、例えば、以下のステップS1〜S3の繰り返しにより、処理される。
ステップS1:
発振器70から出力されるクロック信号CKの立ち上がりを待つ。この間に、第1、第2の位相検出回路40,50、及び修正方向判定回路60は、次のように連続動作し、この状態での整合の状態に応じた出力値に収束する。
第1、第2の位相検出回路40,50は、進行波成分の信号FWDを基準に反射波成分の信号REFの位相差を検出し、この位相差検出結果を修正方向判定回路60へ送る。修正方向判定回路60は、位相差検出結果を入力し、図7及び図8のスミスチャートに示す基準で、πマッチ回路30の可変容量C1,C2に対する増加、減少、現状維持の判定を行う。
図7及び図8のスミスチャートに示す基準を説明する。
図7のスミスチャートにおいて、矢印80は入力の高周波信号RFINと同位相を示す軸、矢印81は高周波信号RFINより90°進んだ位相を示す軸、矢印82は高周波信号RFINより90°遅れた位相を示す軸、矢印83は高周波信号RFINに対して反転位相を示す軸である。矢印84は、可変容量C1の変化に伴う駆動源1側から見たインピーダンスのずれ方向を示し、矢印85は、可変容量C2の変化に伴う駆動源1側から見たインピーダンスのずれ方向を示す。
よって、入力の高周波信号RFINに対し、負荷3の位相に応じて変化する反射波成分の信号REFの位相を位相検出回路40,50で検出して、修正方向判定回路60及び可変容量制御回路71,72により、可変容量C1,C2の調整方向を決定する。図7において、方向性結合器20の出力点でみた負荷インピーダンスが点XXで示される場合を例とする。進行波成分の信号FWDの位相に対して反射波成分の信号REFの位相は45°遅れている例であり、スミスチャートの中心点から外れているので整合がとれていない例である。可変容量C1に関しては、90°遅れ又は進みの基準で判定して90°遅れ成分有りと判定されるので(即ち、負荷3がC性かL性かで判定)、減らすと判定し、可変容量C2に関しては、45°遅れ又は135°進みの基準で判定して45°遅れ成分ありと判定されるので、減らすと判定する。
図8のスミスチャートにおいて、進行波成分の信号FWDより90°位相が廻った信号を基準に、第1の位相検出回路40で反射波成分の信号REFの位相を判定し、図8のスミスチャート上で、整合状態が破線86より上か下か破線86の上にあるかを判定する。例えば、破線86より上のエリアは可変容量C1を増やすと判定し、破線86より下のエリアは可変容量C1を減らすと判定し、破線86の線上の場合は可変容量C1を現状維持すると判定する。更に、進行波成分の信号FWDより45°位相が遅れた信号を基準に、第2の位相検出回路50で反射波成分の信号REFの位相を判定し、図8のスミスチャート上で、整合状態が2点鎖線87より左上か右下か2点鎖線87の線上にあるか判定する。例えば、2点鎖線87より左上のエリアは可変容量C2を増やすと判定し、2点鎖線87より右下のエリアは可変容量C2を減らすと判定し、点鎖線87の線上にある場合は現状維持と判定する。このように増加、減少だけでなく、現状維持の判定も行う。
ステップS2:
クロック信号CKの立ち上がりで、第1、第2の位相検出回路40,50の位相検出結果を、修正方向判定回路60に取り込むと共に、この修正方向判定回路60の判定結果を、第1、第2の可変容量制御回路71,72に取り込む。
ステップS3:
修正方向判定回路60の判定結果に応じて、第1、第2の可変容量制御回路71,72の制御データを1ステップ分上又は下に変化あるいは保持させ、スイッチ回路32bにより、単位コンデンサ32a−1〜32a−Nにおける接続を制御して可変容量C1,C2を調整する。
以上のステップS1〜S3を繰り返せば、駆動源1の出力インピーダンスと、自動整合回路10の出力端子12から見た負荷3のインピーダンスとが整合する。
(実施例1の効果)
本実施例1によれば、次の(a)、(b)のような効果がある。
(a) 従来のように、πマッチ回路における可変容量を、条件により予め用意した設定値とするだけのものではなく、反射成分を小さくするための第1及び第2のコンデンサ32,33の可変容量C1,C2を調整する際に、調整方向は、位相検出回路40,50及び修正方向判定回路60により、位相を見て決めており、従来のような、単純に位相を0°にするような調整をしていない。そのため、負荷3のインピーダンスが広い範囲で変化しても、自動的に整合を取り直し続けることができる。更に、負荷3に駆動源1の信号を供給しながら調整をすることができる。
(b) 前記(a)の効果により、例えば、負荷3がアンテナであり、アンテナの周囲の環境が変化する用途とか、不整合の負荷3へのケーブル長が切り替えられる場合に適している。又、大出力の送信機の信号出力にも対応可能である。
(実施例1の変形例1)
図9は、図3の第1のコンデンサ32における変形例1を示す構成図である。
図9の第1のコンデンサ32では、各段のバイアス回路を構成するダイオード32b−5に対して、新たにスイッチ32b−6がそれぞれ直列に接続されている。各段のスイッチ32b−6は、図示しない制御手段により、NPNトランジスタ32b−1に対して相補的にオン/オフ制御される。即ち、NPNトランジスタ32b−1がオン状態の時には、スイッチ32b−6がオフ状態になり、NPNトランジスタ32b−1に対するDCバイアス電圧BVの印加が遮断される。これにより、消費電力を減らすことができる。
(実施例1の変形例2)
図10は、図3中の各単位コンデンサ32a−1〜32a−Nにおける変形例2を示す構成図である。
図3中の各段の単位コンデンサ32a−1〜32a−Nは、小信号であれば、これに代えて、可変容量ダイオード32c−1で実現しても良い。各段の可変容量ダイオード32c−1は、例えば、抵抗32c−2を介して、可変容量制御回路71から供給される制御電圧により、容量が変化する。このような可変容量ダイオード32c−1を使用すれば、回路構成が簡単になる。
(実施例1の変形例3)
図11は、図3の第1のコンデンサ32における変形例3を示す構成図である。
図3中のスイッチ回路32bは、低周波であれば、これに代えて、各段がMOSトランジスタ32d−1からなるスイッチ回路32dで実現しても良い。各段のMOSトランジスタ32d−1は、可変容量制御回路71から供給される制御電圧によりオン/オフ制御される。このようなスイッチ回路32dを使用すれば、回路構成が簡単になって集積回路化が容易になる。
(実施例1の変形例4)
図12は、図3の第1のコンデンサ32における変形例4を示す構成図である。
図3中のスイッチ回路32bは、低周波であれば、これに代えて、各段がホトMOSリレーからなるスイッチ回路32eで実現しても良い。各段のホトMOSリレーは、各段の単位コンデンサ32a−1〜32a−NとグランドGNDとの間に直列に接続された2つのホトMOSトランジスタ32e−1,32e−2と、グランドGNDと可変容量制御回路71の出力側との間に直列に接続されたホトダイオード32e−3及び抵抗32e−4とにより構成されている。各段のホトダイオード32e−3は、抵抗32e−4を介して、可変容量制御回路71から供給される制御電圧により発光/消光し、その発光によりホトMOSトランジスタ32e−1,32e−2がオン/オフ制御される。このようなスイッチ回路32eを使用すれば、可変容量制御回路71の出力側の経路と、各単位コンデンサ32a−1〜32a−N側の経路とが、電気的に遮断されるので、電気的なノイズの影響を防止できて信頼性が向上する。
(実施例2の構成)
図13は、本発明の実施例2における自動整合回路を示す概略の構成図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
この自動整合回路10Aは、実施例1の自動整合回路10における検出位相を実用的に変形した回路であり、実施例1の第1、第2の位相検出回路40,50及び修正方向判定回路60に代えて、これらとは機能の異なる第1、第2の位相検出回路40A,50A及び修正方向判定回路60Aが設けられている。
第1の位相検出回路40Aは、方向性結合器20から出力される進行波成分の信号FWDの位相を基準にして反射波成分の信号REFの位相差を検出(例えば、位相差が45°進み成分、又は135°遅れ成分を有しているか否かを検出)する回路である。第2の位相検出回路50Aは、進行波成分の信号FWDの位相を基準にして反射波成分の信号REFの位相差を検出(例えば、位相差が45°遅れ成分、又は135°進み(45°遅れの逆相)成分を有しているか否かを検出)する回路である。修正方向判定回路60Aは、位相検出回路40A,50Aの検出結果に基づき、所定の基準で、πマッチ回路30の可変容量C1,C2に対する位相の修正方向が増加、減少、又は現状維持かを判定する回路である。
その他の構成は、実施例1と同様である。
(実施例2の自動整合方法の概略)
実施例1とほぼ同様に、図13の駆動源1から出力された高周波信号RFINが、自動整合回路10Aの入力端子11に入力されると、方向性結合器20により、入力端子11からπマッチ回路30を経由して負荷3側の出力端子12へ向かう進行波成分の信号FWDと、負荷側の出力端子12からπマッチ回路30を経由して送られてくる反射波成分の信号REFとが検出され、この信号FWD,REFが第1、第2の位相検出回路40A,50Aへ送られる。第1、第2の位相検出回路40A,50Aは、進行波成分の信号FWDを基準に反射波成分の信号REFの位相差を検出し、この検出結果を修正方向判定回路60Aへ送る。修正方向判定回路60Aは、第1、第2の位相検出回路40A,50Aから与えられた位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、この判定結果を第1、第2の可変容量制御回路71,72へ送る。第1、第2の可変容量制御回路71,72は、前記判定結果に基づき、第1及び第2のコンデンサの可変容量C1,C2を増減して、駆動源1の出力インピーダンスと負荷12の入力インピーダンスとを整合させる。
修正方向判定回路60A及び第1、第2の可変容量制御回路71,72は、例えば、位相差が45°進み成分を有していたら第1のコンデンサ32の可変容量C1を増やし、逆に、位相差が135°遅れ成分を有していたら可変容量C1を減らし、位相差が45°遅れ成分を有していたら第2のコンデンサ33の可変容量C2を減らし、逆に、位相差が135°度進み(=45°遅れの逆相)成分を有していたら可変容量C2を増やし、インピーダンス整合を行う。
(実施例2の自動整合方法の詳細)
図14及び図15は、図13中の第1、第2のコンデンサ32,33の可変容量C1,C2に対する調整方法を示すスミスチャートであり、実施例1を示す図7及び図8中の要素と共通の要素には共通の符号が付されている。
本実施例2の自動整合方法は、実施例1とほぼ同様に、例えば、以下のステップS1〜S3の繰り返しにより、処理される。
ステップS1:
発振器70から出力されるクロック信号CKの立ち上がりを待つ。この間に、第1、第2の位相検出回路40A,50A、及び修正方向判定回路60Aは、次のように連続動作し、この状態での整合の状態に応じた出力値に収束する。
第1、第2の位相検出回路40A,50Aは、進行波成分の信号FWDを基準に反射波成分の信号REFの位相差を検出し、この位相差検出結果を修正方向判定回路60Aへ送る。修正方向判定回路60Aは、位相差検出結果を入力し、図14及び図15のスミスチャートに示す基準で、πマッチ回路30の可変容量C1,C2に対する増加、減少、現状維持の判定を行う。
図7、図8と同様に、図14及び図15のスミスチャートに示す基準を説明する。
図14のスミスチャートにおいて、実施例1と同様に、矢印84は、可変容量C1の変化に伴う駆動源1側から見たインピーダンスのずれ方向を示し、矢印85は、可変容量C2の変化に伴う駆動源1側から見たインピーダンスのずれ方向を示す。
よって、入力される高周波信号RFINに対し、負荷3の位相に応じて変化する反射波成分の信号REFの位相を位相検出回路40A,50Aで検出して、修正方向判定回路60A及び可変容量制御回路71,72により、可変容量C1,C2を調整する。
矢印84と矢印85は直交しておらず相互に干渉する成分があるので、可変容量C1は45°進みの位相軸で検出し、可変容量C2は45°遅れの位相軸で検出した例である。
図15のスミスチャートにおいて、進行波成分の信号FWDより45°位相が進んだ信号を基準に、第1の位相検出回路40Aで反射波成分の信号REFの位相を判定し、図15のスミスチャート上で、整合状態が破線88より右上か左下か破線88の線上か判定する。例えば、破線88より右上のエリアは可変容量C1を増やすと判定し、破線88より左下のエリアは可変容量C1を減らすと判定し、破線88の線上の場合は可変容量C1を現状維持と判定する。更に、進行波成分の信号FWDより45°位相が遅れた信号を基準に、第2の位相検出回路50Aで反射波成分の信号REFの位相を判定し、図15のスミスチャート上で、整合状態が2点鎖線87より左上か右下か2点鎖線87の線上にあるかを判定する。例えば、2点鎖線87より左上のエリアは可変容量C2を増やすと判定し、2点鎖線87より右下のエリアは可変容量C2を減らすと判定し、2点鎖線87の線上の場合は可変容量C2を現状維持と判定する。このように増加、減少だけでなく、現状維持の判定も行う。
ステップS2:
クロック信号CKの立ち上がりで、第1、第2の位相検出回路40A,50Aの位相検出結果を、修正方向判定回路60Aに取り込むと共に、この修正方向判定回路60Aの判定結果を、第1、第2の可変容量制御回路71,72に取り込む。
ステップS3:
修正方向判定回路60Aの判定結果に応じて、第1、第2の可変容量制御回路71,72の制御データを1ステップ分上又は下に変化あるいは保持させて、スイッチ回路32bにより可変容量C1,C2を調整する。
以上のステップS1〜S3を繰り返せば、駆動源1の出力インピーダンスと、自動整合回路10Aの出力端子12から見た負荷3のインピーダンスとが整合する。
(実施例2の効果)
本実施例2によれば、実施例1とほぼ同様の効果がある。
(実施例2の変形例)
本実施例2では、実施例1の変形例1〜4を同様に適用できる。
図16は、本発明の実施例3における自動整合回路を示す概略の構成図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
本実施例3の自動整合回路10Bでは、実施例1の自動整合回路10において、レベル比検出回路90が追加され、実施例1の第1、第2の可変容量制御回路71,72に代えて、これとは機能の異なる第1、第2の可変容量制御回路71B,72Bが設けられている。
自動整合回路10Bでは、整合がよく取れてくると、反射波成分の信号REFが小さくなって位相検出に誤差が増えるため、可変容量C1,C2に対する調整方向の誤判定を招きやすくなる。そこで、レベル比検出回路90では、進行波成分の信号FWDと反射波成分の信号REFとのレベル比を検出し、このレベル比が所定値よりも小さくなると、可変容量制御回路71B,72Bに対して整合動作を停止させる機能を有している。
その他の構成は、実施例1と同様である。
図17は、図16の要部の回路例を示す概略の構成図である。
レベル比検出回路90は、第1、第2の信号レベル検出回路91,92、この出力側に接続された電圧検出回路93、及びこの電圧検出回路93の出力側に接続された電圧比較回路94により構成されている。
第1の信号レベル検出回路91は、方向性結合器20から出力される進行波成分の信号FWDにおけるレベルを検出する回路であり、ダイナミックレンジの大きなレベル検出回路(Received Signal Strength Indicator、以下「RSSI回路」という。)等により構成されている。第2の信号レベル検出回路92は、方向性結合器20から出力される反射波成分の信号FWDにおけるレベルを検出する回路であり、RSSI回路等により構成されている。第1、第2の信号レベル検出回路91,92は、入力信号の信号レベルの対数に応じて検出するいわゆるLOG検波を行うので、互いの出力の差を求めると、信号レベル比が検出できる。
電圧検出回路93は、第1の信号レベル検出回路91で検出された信号レベルと、第2の信号レベル検出回路92で検出された信号レベルとの比の電圧を検出する回路であり、演算増幅器(OPAMP)による引き算回路等により構成されている。
電圧比較回路94は、電圧検出回路93の検出結果を基準電圧Vth5と比較し、進行波成分の信号FWDと反射波成分の信号REFとのレベル比が所定値以上になると(即ち、整合が取れると)、可変容量C1,C2を制御するための制御データを保持(HOLD)するよう可変容量制御回路71B,72Bの動作をホールド(HOLD)モードにする回路である。第1、第2の可変容量制御回路71B、72Bは、ホールドモード機能を有するアップ/ダウンカウンタ等により構成されている。
(実施例3の自動整合方法)
図18は、図16及び図17の自動整合回路10Bにおける自動整合方法の処理手順を示すフローチャートである。
発振器70から出力されるクロック信号CKの立ち上がり待ち状態の間(ステップS11)、位相検出回路40,50、レベル比検出回路90、修正方向判定回路60が連続動作し、この状態での整合の状態に応じた出力値に収束する。クロック信号CKが立ち上がると、レベル比検出回路90の検出結果を可変容量制御回路71B,72Bが取り込むと共に、第1、第2の位相検出回路40,50の検出結果を修正方向判定回路60が取り込む(ステップS12)。
次に、レベル比検出回路90による整合判定処理より、方向性結合器20から出力された進行波成分の信号FWDと反射波成分の信号REFとのレベル比が所定値以上か否か(即ち、整合が取れているか否か)が判定される(ステップS13)。整合が取れている場合(ステップS13のYes)、可変容量制御回路71B,72Bの動作をデータホールドとし変化させない。これに対し、整合が取れていない場合(ステップS13のNo)、修正方向判定回路60の判定結果に応じて、可変容量制御回路71B,72Bの制御データを1ステップ分上又は下に変化あるいは一方は保持させて、可変容量C1,C2を調整する。
これらのステップS11〜S15の処理が繰り返えされ、所望の整合状態になる。
(実施例3の効果)
本実施例3によれば、レベル比検出回路90により、信号レベル比を見て、整合動作を停止させるので、可変容量C1,C2に対する調整方向の誤判定を防止できる。
(実施例3の変形例)
本実施例3では、実施例1の変形例1〜4を同様に適用できる。
(実施例4の構成)
図19は、本発明の実施例4における自動整合回路を示す概略の構成図であり、実施例3を示す図16中の要素と共通の要素には共通の符号が付されている。
本実施例4の自動整合回路10Cでは、実施例3の自動整合回路10Bにおけるπマッチ回路30に代えて、これとは構成の異なるπマッチ回路30Cが設けられ、更に、このπマッチ回路30Cを制御するためのスイッチ制御回路73が追加されている。
πマッチ回路30Cは、実施例3と同様のコイル31及び第1、第2のコンデンサ32,33と、1次巻線側がそのコイル31に並列に接続された変圧器(以下「トランス」という。)34と、このトランス34の2次巻線側を解放/短絡(ショート)するためのスイッチ(SW)35とにより構成されている。スイッチ制御回路73は、発振器70から出力されるクロック信号CK、第1の可変容量制御回路71Bの制御データ、及びレベル比検出回路90の検出結果を入力し、スイッチ35をオン/オフ制御するためのSW制御信号73aを出力する回路であり、次のような機能を有している。
即ち、スイッチ制御回路73は、整合が取れて、方向性結合器20から出力される反射成分の信号REFが進行波成分の信号FWDより十分小さくなり、レベル比検出回路90が整合が取れたと判定しても、第1のコンデンサ32の可変容量C1が所定の下限値より小さい場合は、コイル31のインダクタンスLの値が大きすぎと判定し、スイッチ35をオン状態にしてインダクタンスLの値を小さくする。既に、インダクタンスLの値が小さければ、整合調整範囲の限界なのでそのままとする。整合が取れて、方向性結合器20から出力される反射成分の信号REFが進行波成分の信号FWDより十分小さくなり、レベル比検出回路90が整合が取れたと判定しても、第1のコンデンサ32の可変容量C1が所定の上限値より大きい場合は、コイル31のインダクタンスLの値が小さすぎと判定し、スイッチ35をオフ状態にしてインダクタンスLの値を大きくする。既に、インダクタンスLの値が大きければ、整合調整範囲の限界なのでそのままとする。更に、スイッチ制御回路73は、クロック信号CKのクロック数をカウントして、整合が取れていない状態が連続して継続する期間を検出し、所定のクロック数を超えても整合が取れない場合は、インダクタンスLの値の設定が不適当と判定し、スイッチ35を制御してインダクタンスLの値を切り替える機能を有している。
(実施例4の自動整合方法の概略)
本実施例4の自動整合回路10Cでは、スイッチ制御回路73のSW制御信号73aにより制御されるスイッチ35を用いて、トランス34の2次巻線をショートすることで、トランス34の1次巻線側から見たインダクタンスLの値を切り替える。切り替えの制御は、第1のコンデンサ32における可変容量C1の値によって判定する。可変容量C1が所定の値より小さい値になると、インダクタンスLの値を切り替えて小さくする。逆に、可変容量C1が所定の値より大きい時は、インダクタンスLの値を切り替えて大きくする。整合が取れない場合は、可変容量C1の条件によらず、インダクタンスLの値を切り替える。この方法の原理は、以下の通りである。
トランス34の2次巻線における巻線数(ターン数)を増やすと、インダクタンスLの変化幅が大きくなるし、スイッチ35の耐圧の要求は上がるが、スイッチ35のオン抵抗値への要求は緩くなる。
πマッチ回路30Cにおいて、整合を取れる最小の純抵抗負荷(抵抗値Rmin)とインダクタンスLの値の関係は、下式で与えられる。
Rmin=(XL)/Zo
但し、コイルのインピーダンスXL=2πfL
f;信号周波数
Zo;特性インピーダンス(通常50Ω)
整合を取る範囲を小さい方向に拡大するには、インダクタンスLの値を小さくする必要がある。この時、第1のコンデンサ32の可変容量C1も最小値となるので、可変容量C1が所定の値より小さい値になると、インダクタンスLの値を切り替えて小さくする。逆に、可変容量C1が所定の値より大きい時には、インダクタンスLの値を切り替えて大きくする。インダクタンスLの値を小さく選べば、広い範囲の負荷に整合が取れるが、この状態で大きいインピーダンスの負荷に整合を取ると、自動整合回路10CのQが上がり帯域が狭くなる問題が発生するので、必要な帯域に応じたインダクタンスLの値を選ぶのが望ましい。
所定の時間が経過しても整合が取れない場合は、可変容量C1の条件によらず、インダクタンスLの値を切り替える。第2のコンデンサ33の可変容量C2は、負荷3の位相変動で大きく変動するので、インダクタンスLを切り替える判定には使用しない。
なお、トランス35の巻線は、この2次巻線に流れる電流によるロスを減らすため、十分高周波抵抗の低い線材を用いることが望ましい。
(実施例4の自動整合方法の詳細)
図20は、図19の自動整合回路10Cにおける自動整合方法の処理手順を示すフローチャートである。
発振器70から出力されるクロック信号CKの立ち上がり待ち状態の間(ステップS21)、位相検出回路40,50、レベル比検出回路90、修正方向判定回路60が連続動作し、この状態での整合の状態に応じた出力値に収束する。クロック信号CKが立ち上がると、レベル比検出回路90の検出結果を可変容量制御回路71B,72B及びスイッチ制御回路73が取り込むと共に、第1、第2の位相検出回路40,50の検出結果を修正方向判定回路60が取り込み、スイッチ制御回路73が制御ステップ数Nの実行履歴回数を1回増やす(ステップS12)。レベル比検出回路90の整合判定処理により、方向性結合器20から出力された進行波成分の信号FWDと反射波成分の信号REFとのレベル比が所定値以上ある(即ち、整合が取れている)か否かが判定される(ステップS23)。
整合が取れていない場合(No)、スイッチ制御回路73により、制御ステップ数Nの実行履歴回数が所定の最大値以上か否かが判定される(ステップS24)。判定結果が否定(No)の場合、修正方向判定回路60の判定結果に応じて、可変容量制御回路71B,72Bの制御データが1ステップ分上又は下に変化あるいは一方が保持され、可変容量C1,C2が調整される(ステップS25)。ステップS24の判定結果が肯定(Yes)の場合、スイッチ制御回路73がスイッチ35を制御し、インダクタンスLの値の大小を切り替える(ステップS26)。スイッチ制御回路73は、制御ステップ数Nの実行履歴を「0」にする(ステップS27)。
ステップS23の整合判定処理において、整合判定結果が肯定(Yes)の場合(整合が取れている場合)、第1、第2の可変容量制御回路71B,72Bが、動作をデータホールドとし変化させない状態になると共に、スイッチ制御回路73が、制御ステップ数Nの実行履歴回数を「0」にする(ステップS28)。スイッチ制御回路73における可変容量C1の範囲判定処理により、可変容量C1の制御データが所定の最小値以上か否かが判定される(ステップS29)。判定結果が否定(No)の場合(インダクタンスLの値が大きすぎ)、スイッチ制御回路73がスイッチ35を制御し、インダクタンスLの値を小さい方に切り替える(但し、既にL値が小さい方になっていた場合はそのまま、ステップS30)。
ステップS29の判定結果が肯定(Yes)場合、スイッチ制御回路73における可変容量C1の範囲判定処理により、可変容量C1の制御データが所定の最大値以下か否かが判定される(ステップS31)。判定結果が肯定(Yes)の場合は、処理を終了し、判定結果が否定(No)の場合(インダクタンスLの値が小さすぎ)は、スイッチ制御回路73がスイッチ35を制御し、インダクタンスLの値を大きい方に切り替える(但し、既にL値が大きい方になっていた場合はそのまま、ステップS32)。
以上のような処理(ステップS21〜S32)を繰り返し、整合処理が実行される。
(実施例4の効果)
本実施例4によれば、実施例3とほぼ同様の効果がある。
(実施例4の変形例)
トランス34の1次巻線側をコイル31に対して直列に接続する構成にした場合でも、前記と同様の作用効果が得られる。又、本実施例4では、実施例1の変形例1〜4を同様に適用できる。
(実施例5の構成)
図21は、本発明の実施例5における自動整合回路を示す概略の構成図であり、実施例4を示す図19中の要素と共通の要素には共通の符号が付されている。
本実施例5の自動整合回路10Dでは、実施例4の自動整合回路10Cにおけるπマッチ回路30Cに代えて、これとは構成の異なるπマッチ回路30Dが設けられ、更に、実施例4のスイッチ制御回路73に代えて、第3の可変容量制御回路74が設けられている。
πマッチ回路30Dでは、実施例4におけるインダクタンスLのコイル31と同一のインダクタンスL1の第1のコイル31を有する他に、実施例4のトランス34及びスイッチ35に代えて、インダクタンスL2の第2のコイル36と、可変容量C3の第3のコンデンサ37とが設けられている。即ち、πマッチ回路30Dは、方向性結合器20の出力側に直列に接続された第1及び第2のコイル31,36と、このコイル31,36の入出力側とグランドGNDとの間に並列に接続された第1、第2、第3のコンデンサ32,33,37とにより構成されている。第1及び第2のコイル31,36は、同一の回路構成であり、第1、第2、第3のコンデンサ32,33,37も同一の回路構成である。
なお、第3のコンデンサ33は、図示しないが、信号線に対して並列に接続された複数の第3の単位コンデンサと、これらの第3の単位コンデンサと基準電位線であるグランドとの間に接続された第3のスイッチ手段(例えば、スイッチ回路)とにより構成されている。
第3の可変容量制御回路74は、発振器70から出力されるクロック信号CK、第1の可変容量制御回路71Bの制御データ、及びレベル比検出回路90の検出結果を入力し、第3のコンデンサ37の可変容量C3を制御する回路であり、次のような機能を有している。
即ち、第3の可変容量制御回路74は、整合が取れて、方向性結合器20から出力される反射成分の信号REFが進行波成分の信号FWDより十分小さくなり、レベル比検出回路90が整合が取れたと判定しても、第1のコンデンサ32の可変容量C1が所定の下限値より小さい場合は、第3のコンデンサ37の可変容量C3の値が大きすぎと判定し、第3のコンデンサ37を制御して可変容量C3の値を小さくする。既に、可変容量C3の値が小さい場合は、整合調整範囲の限界なのでそのままとする。整合が取れて、方向性結合器20から出力される反射成分の信号REFが進行波成分の信号FWDより十分小さくなり、レベル比検出回路90が整合が取れたと判定しても、第1のコンデンサ32の可変容量C1が所定の下限値より大きい場合は、可変容量C3の値が小さすぎと判定し、第3のコンデンサ37を制御して可変容量C3の値を大きくする。既に、可変容量C3の値が大きい場合は、整合調整範囲の限界なのでそのままとする。更に、第3の可変容量制御回路74は、クロック信号CKのクロック数をカウントして、整合が取れていない状態が連続して継続する期間を検出し、所定のクロック数を超えても整合が取れない場合は、可変容量C3の値が不適当と判定し、第3のコンデンサ37を制御して可変容量C3の値を切り替える機能を有している。
(実施例5の自動整合方法の概略)
本実施例5の自動整合回路10Dでは、第3の可変容量制御回路74の制御により、第3のコンデンサ37の可変容量C3を切り替えている。この際、第3の可変容量制御回路74は、第1のコンデンサ32の可変容量C1の値により可変容量C3を切り替え、可変容量C1が所定の値より大きい値になると、可変容量C3の値を切り替えて大きくする。逆に、所定の値より小さい時は可変容量C3の値を切り替えて小さくする。又、整合が取れない場合は、可変容量C1の条件によらず、可変容量C3の値を切り替える。この方法の原理は、以下の通りである。
自動整合回路10Dの出力端子12から見た負荷3のインピーダンスが小さい場合は、可変容量C3の値を小さくして整合を取れるようにする。自動整合回路10Dの出力端子12から見た負荷3のインピーダンスが大きい場合でも、可変容量C1を大きく調整することで整合は可能である。但し、整合を取ってもQが高くなって伝送帯域が狭くなってしまう問題がある。この状態は、可変容量C1が大きいことで検出できるので、可変容量C3の値を小さい第1の値から第2の値に切り替えて、Qが高くなりすぎないようにすることで、実質的に使用可能である。負荷3の変化範囲を大きい側に増やす、更に、第3、第4と切り替える段数を増やすことも可能である。
(実施例5の自動整合方法の詳細)
図22は、図21の自動整合回路10Dにおける自動整合方法の処理手順を示すフローチャートである。
発振器70から出力されるクロック信号CKの立ち上がり待ち状態の間(ステップS41)、位相検出回路40,50、レベル比検出回路90、修正方向判定回路60が連続動作し、この状態での整合の状態に応じた出力値に収束する。クロック信号CKが立ち上がると、レベル比検出回路90の検出結果を可変容量制御回路71B,72B,74が取り込むと共に、第1、第2の位相検出回路40,50の検出結果を修正方向判定回路60が取り込み、第3の可変容量制御回路74が制御ステップ数Nの実行履歴回数を1回増やす(ステップS42)。レベル比検出回路90の整合判定処理により、方向性結合器20から出力された進行波成分の信号FWDと反射波成分の信号REFとのレベル比が所定値以上ある(即ち、整合が取れている)か否かが判定される(ステップS43)。
整合が取れていない場合(No)、第3の可変容量制御回路74により、制御ステップ数Nの実行履歴回数が所定の最大値以上か否かが判定される(ステップS44)。判定結果が否定(No)の場合、修正方向判定回路60の判定結果に応じて、可変容量制御回路71B,72Bの制御データが1ステップ分上又は下に変化あるいは一方が保持され、可変容量C1,C2が調整される(ステップS45)。ステップS44の判定結果が肯定(Yes)の場合、第3の可変容量制御回路74が第3のコンデンサ37を制御し、可変容量C3の値の大小を切り替える(ステップS46)。第3の可変容量制御回路74は、制御ステップ数Nの実行履歴を「0」にする(ステップS47)。
ステップS43の整合判定処理において、整合判定結果が肯定(Yes)の場合(整合が取れている場合)、第1、第2の可変容量制御回路71B,72Bが、動作をデータホールドとし変化させない状態になると共に、第3の可変容量制御回路74が、制御ステップ数Nの実行履歴回数を「0」にする(ステップS48)。第3の可変容量制御回路74における可変容量C1の範囲判定処理により、可変容量C1の制御データが所定の最小値以上か否かが判定される(ステップS49)。判定結果が否定(No)の場合(可変容量C3の値が大きすぎ)、第3の可変容量制御回路74が第3のコンデンサ37を制御し、可変容量C3の値を小さい方に切り替える(但し、既に可変容量C3の値が小さい方になっていた場合はそのまま、ステップS50)。
ステップS49の判定結果が肯定(Yes)場合、第3の可変容量制御回路74における可変容量C1の範囲判定処理により、可変容量C1の制御データが所定の最大値以下か否かが判定される(ステップS51)。判定結果が肯定(Yes)の場合は、処理を終了し、判定結果が否定(No)の場合(可変容量C3の値が小さすぎ)は、第3の可変容量制御回路74が第3のコンデンサ37を制御し、可変容量C3の値を大きい方に切り替える(但し、既に可変容量C3の値が大きい方になっていた場合はそのまま、ステップS52)。
以上のような処理(ステップS41〜S52)を繰り返し、整合処理が実行される。
(実施例5の効果)
本実施例5によれば、次の(i)、(ii)のような効果がある。
(i) 図23及び図24は、図21の自動整合回路10DにおけるインダクタンスL2と可変容量C3によるインピーダンス変換を示すスミスチャートである。
図23のインピーダンス変換条件は、周波数=13.56MHz、L2=0.22μH、C2=100pFである。
図23のスミスチャート上に表された各インピーダンス点(1)、(7)、(4)、(10)の4点は、先ず、コンデンサ100pFを並列に接続されることで、右廻りにインピーダンス変換される。出発点のインピーダンスの絶対値の小さい点(4)は動きが小さく、逆に点(1)は動きが大きい。次に、コイルL2=0.22μHをシリーズに接続することで、右回りにインピーダンス変換される。結果として、(1)→(2)→(3)、(7)→(8)→(29)、(4)→(5)→(6)、(10)→(11)→(12)となり、全体として左方向にインピーダンス変換される。このように、スミスチャート上の各インピーダンス点は右回転するが、全体の領域としては動きが少ない。
又、図24のインピーダンス変換条件は、周波数=13.56MHz、L2=0.22μH、C2=330pFである。
図24のスミスチャート上に表された各インピーダンス点(0)、(7)、(3)、(5)、(1)、(4)、(24)、(2)、(6)の9点は、先ず、コンデンサ330pFを並列に接続されることで、右廻りにインピーダンス変換される。出発点のインピーダンスの絶対値の小さい点(1、4、5)は動きが小さく、逆に(0、6、7)は動きが大きい。次に、コイルL2=0.22μHをシリーズに接続することで、右回りにインピーダンス変換される。結果として、(0)→(8)→(9)、(7)→(22)→(23)、(3)→(14)→(15)、(5)→(20)→(21)、(1)→(10)→(11)、(4)→(16)→(17)、(24)→(25)→(26)、(2)→(12)→(13)、(6)→(18)→(19)となり、全体として左方向にインピーダンス変換される。このように、スミスチャート上の各インピーダンス点は右回転し、全体の領域としては左によっている。従来の図25に示す1段のπマッチ回路2ではカバーできないエリアを、本実施例5では整合範囲に持ち込んで、的確なインピーダンス整合を行っていることが判る。従って、本実施例5によれば、実施例4とほぼ同様の効果がある。
(ii) 本実施例5の自動整合回路10Dを試作した結果、SWRで8以下、リターンロスで2.2dB以上の範囲の負荷3に対し、SWRで1.065以下、リターンロスで30dB以上の整合(伝送効率で99.9%)が自動で連続して得られた。
(実施例5の変形例)
本実施例5では、実施例1の変形例1〜4を同様に適用できる。
(実施例1〜5の他の変形例)
方向性結合器20、πマッチ回路30〜30D、位相検出回路40,40A,50,50A、修正方向判定回路60,60A、及び可変容量制御回路71,71B,72,72B,74等は、図示の回路構成に限定されず、図示以外の他の回路構成に変更しても良い。又、その自動整合方法の処理手順も、図示のフローチャートの手順に限定されず、図示以外の他の処理手順や処理内容に変更しても良い。
本発明の実施例1における自動整合回路を示す概略の構成図である。 図1中の方向性結合器20の一例を示す構成図である。 図1における第1又は第2のコンデンサ32,33の一例を示す構成図である。 図1の要部の回路例を示す概略の構成図である。 図4中の位相シフト回路41の例を示す構成図である。 図4中の位相シフト回路41の例を示す構成図である。 図4中の位相シフト回路41の例を示す構成図である。 図4中の第1、第2の位相比較回路42,52の一例を示す構成図である。 図1中の第1、第2のコンデンサ32,33の可変容量C1,C2に対する調整方法を示すスミスチャートである。 図1中の第1、第2のコンデンサ32,33の可変容量C1,C2に対する調整方法を示すスミスチャートである。 図3の第1のコンデンサ32における変形例1を示す構成図である。 図3中の各単位コンデンサ32a−1〜32a−Nにおける変形例2を示す構成図である。 図3の第1のコンデンサ32における変形例3を示す構成図である。 図3の第1のコンデンサ32における変形例4を示す構成図である。 本発明の実施例2における自動整合回路を示す概略の構成図である。 図13中の第1、第2のコンデンサ32,33の可変容量C1,C2に対する調整方法を示すスミスチャートである。 図13中の第1、第2のコンデンサ32,33の可変容量C1,C2に対する調整方法を示すスミスチャートである。 本発明の実施例3における自動整合回路を示す概略の構成図である。 図16の要部の回路例を示す概略の構成図である。 図16及び図17の自動整合回路10Bにおける自動整合方法の処理手順を示すフローチャートである。 本発明の実施例4における自動整合回路を示す概略の構成図である。 図19の自動整合回路10Cにおける自動整合方法の処理手順を示すフローチャートである。 本発明の実施例5における自動整合回路を示す概略の構成図である。 図21の自動整合回路10Dにおける自動整合方法の処理手順を示すフローチャートである。 図21の自動整合回路10DにおけるインダクタンスL2と可変容量C3によるインピーダンス変換を示すスミスチャートである。 図21の自動整合回路10DにおけるインダクタンスL2と可変容量C3によるインピーダンス変換を示すスミスチャートである。 従来のπマッチ回路を用いた整合回路を示す概略の構成図である。 図25の整合回路におけるπマッチ回路2のインピーダンス整合範囲の例を示すスミスチャートである。
符号の説明
1 駆動源
3 負荷
10,10A,10B,10C,10D 自動整合回路
20 方向性結合器
30,30C,30D πマッチ回路
31,36 コイル
32,33,37 コンデンサ
34 トランス
35 スイッチ
40,40A,50,50A 位相検出回路
60,60A 修正方向判定回路
70 発振器
71,71B,72,72B,74 可変容量制御回路
73 スイッチ制御回路
90 レベル比検出回路

Claims (18)

  1. 高周波の信号源側に位置する可変の第1のコンデンサと負荷側に位置する可変の第2のコンデンサとが固定の第1のコイルの両端に接続されたπマッチ回路を用いて、前記信号源側の出力インピーダンスと前記負荷側の入力インピーダンスとを自動的に整合する自動整合方法であって、
    前記信号源から前記負荷へ向かう進行波成分の信号と前記負荷からの反射波成分の信号とを検出すると共に、前記進行波成分の信号を基準に前記反射波成分の信号との位相差を検出し、
    前記位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、前記判定結果に基づき前記第1及び第2のコンデンサの容量を増減して前記出力インピーダンスと前記入力インピーダンスとを整合することを特徴とする自動整合方法。
  2. 前記位相差が90°進み成分を有していたら前記第1のコンデンサの容量を増やし、逆に、前記位相差が90°遅れ成分を有していたら前記第1のコンデンサの容量を減らし、
    前記位相差が45°遅れ成分を有していたら前記第2のコンデンサの容量を減らし、逆に、前記位相差が135°度進み(=45°遅れの逆相)成分を有していたら前記第2のコンデンサの容量を増やすことを特徴とする請求項1記載の自動整合方法。
  3. 前記位相差が45°進み成分を有していたら前記第1のコンデンサの容量を増やし、逆に、前記位相差が135°遅れ成分を有していたら前記第1のコンデンサの容量を減らし、
    前記位相差が45°遅れ成分を有していたら前記第2のコンデンサの容量を減らし、逆に、前記位相差が135°度進み(=45°遅れの逆相)成分を有していたら前記第2のコンデンサの容量を増やすことを特徴とする請求項1記載の自動整合方法。
  4. 高周波の信号源側に位置する可変の第1のコンデンサと負荷側に位置する可変の第2のコンデンサとが固定の第1のコイルの両端に接続されたπマッチ回路を有し、前記信号源側の出力インピーダンスと前記負荷側の入力インピーダンスとを自動的に整合する自動整合回路であって、
    前記信号源と前記πマッチ回路との間に接続され、前記信号源から前記負荷へ向かう進行波成分の信号と前記負荷からの反射波成分の信号とを検出する方向性結合器と、
    前記進行波成分の信号を基準に前記反射波成分の信号の位相差を検出する位相検出回路と、
    前記位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、前記判定結果に基づき前記第1及び第2のコンデンサの容量を増減して前記出力インピーダンスと前記入力インピーダンスとの整合状態を制御する判定制御手段と、
    を有することを特徴とする自動整合回路。
  5. 前記判定制御手段は、
    前記位相差が90°進み成分を有していたら前記第1のコンデンサの容量を増やし、逆に、前記位相差が90°遅れ成分を有していたら前記第1のコンデンサの容量を減らし、前記位相差が45°遅れ成分を有していたら前記第2のコンデンサの容量を減らし、逆に、前記位相差が135°度進み(=45°遅れの逆相)成分を有していたら前記第2のコンデンサの容量を増やすことを特徴とする請求項4記載の自動整合回路。
  6. 前記判定制御手段は、
    前記位相差が45°進み成分を有していたら前記第1のコンデンサの容量を増やし、逆に、前記位相差が135°遅れ成分を有していたら前記第1のコンデンサの容量を減らし、前記位相差が45°遅れ成分を有していたら前記第2のコンデンサの容量を減らし、逆に、前記位相差が135°度進み(=45°遅れの逆相)成分を有していたら前記第2のコンデンサの容量を増やすことを特徴とする請求項4記載の自動整合回路。
  7. 前記判定制御手段は、
    前記位相検出回路で検出された前記位相差が前記所定角度の進み又は遅れ成分を有するか否かを判定し、この判定結果に基づいて前記第1及び第2のコンデンサの容量に対する増減方向を決定する修正方向判定回路と、
    前記修正方向判定回路で決定された前記増減方向に基づき、前記第1のコンデンサの容量に対する増減値を制御する第1の可変容量制御回路と、
    前記修正方向判定回路で決定された前記増減方向に基づき、前記第2のコンデンサの容量に対する増減値を制御する第2の可変容量制御回路と、
    により構成されていることを特徴とする請求項4〜6のいずれか1項に記載の自動整合回路。
  8. 請求項7記載の自動整合回路は、更に、
    前記方向性結合器で検出された前記進行波成分の信号と前記反射波成分の信号とのレベル比を検出し、このレベル比が所定値よりも大きくなると、前記第1及び第2の可変容量制御回路に対して整合動作を停止させるレベル比検出回路を有することを特徴とする自動整合回路。
  9. 請求項7又は8記載の自動整合回路において、
    前記πマッチ回路は、更に、
    1次巻線及び2次巻線を持ち、前記1次巻線側が前記第1のコイルに対して並列又は直列に接続された変圧器と、
    前記2次巻線側を解放又は短絡するスイッチとを有し、
    更に、前記自動整合回路は、
    前記第1の可変容量制御回路の出力及び前記レベル比検出回路の出力を入力し、前記第1のコンデンサの容量値に基づき、前記スイッチをオン/オフ制御して前記変圧器の前記1次巻線側から見たインダクタンス値を増減するスイッチ制御回路を有することを特徴とする自動整合回路。
  10. 前記スイッチ制御回路は、
    前記スイッチを制御し、前記第1のコンデンサの容量が所定の値より小さい値になると、前記インダクタンスの値を切り替えて小さくさせ、前記第1のコンデンサの容量が所定の値より大きい時は、前記インダクタンスの値を切り替えて大きくさせ、整合が取れない場合は、前記第1のコンデンサの容量の値に関わらず、前記インダクタンスの値を切り替えさせることを特徴とする請求項9記載の自動整合回路。
  11. 請求項7又は8記載の自動整合回路において、
    前記πマッチ回路は、更に、
    前記第1のコイルと前記負荷側との間に直列に接続された固定の第2のコイルと、
    前記第2のコイルと前記負荷側との間に分岐接続された可変の第3のコンデンサとを有し、
    更に、前記自動整合回路は、
    前記第1の可変容量制御回路の出力及び前記レベル比検出回路の出力を入力し、前記第1のコンデンサの容量値に基づき、前記第3のコンデンサを制御して前記第3のコンデンサの容量値を増減する第3の可変容量制御回路を有することを特徴とする自動整合回路。
  12. 前記第3の可変容量制御回路は、
    前記第3のコンデンサの容量値を制御し、前記第1のコンデンサの容量が所定の値より大きい値になると、前記第3のコンデンサの容量値を切り替えて大きくし、前記第1のコンデンサの容量が所定の値より小さい時は、前記第3のコンデンサの容量値を切り替えて小さく、整合が取れない場合は、前記第1のコンデンサの容量の値に関わらず、前記第3のコンデンサの容量値を切り替えることを特徴とする請求項11記載の自動整合回路。
  13. 前記第1のコンデンサは、
    前記方向性結合器の出力側と前記第1のコイルとの間に並列に接続され、各容量比が約1.8倍となる複数の第1の単位コンデンサと、
    前記第1の可変容量制御回路により制御されて前記各第1の単位コンデンサをそれぞれ接続又は解放して前記第1のコンデンサの容量値を変化させる複数の第1のスイッチ手段とにより構成され、
    前記第2のコンデンサは、
    前記第1のコイルと前記負荷側との間に並列に接続され、各容量比が約1.8倍となる複数の第2の単位コンデンサと、
    前記第2の可変容量制御回路により制御されて前記各第2の単位コンデンサをそれぞれ接続又は解放して前記第2のコンデンサの容量値を変化させる複数の第2のスイッチ手段とにより構成されていることを特徴とする請求項7〜12のいずれか1項に記載の自動整合回路。
  14. 前記各第1のスイッチ手段及び前記各第2のスイッチ手段に対して、それぞれバイアス電圧が印加されることを特徴とする請求項13記載の自動整合回路。
  15. 前記各第1の単位コンデンサ及び前記各第2の単位コンデンサの前記解放時に、前記各第1のスイッチ手段及び前記各第2のスイッチ手段に対して、それぞれバイアス電圧が印加されることを特徴とする請求項13記載の自動整合回路。
  16. 前記第3のコンデンサは、
    前記第2のコイルと前記負荷側との間に並列に接続された複数の第3の単位コンデンサと、
    前記第3の可変容量制御回路により制御されて前記各第3の単位コンデンサをそれぞれ接続又は解放して前記第3のコンデンサの容量値を変化させる複数の第3のスイッチ手段とにより構成されていることを特徴とする請求項11〜13のいずれか1項に記載の自動整合回路。
  17. 前記各第3のスイッチ手段に対して、それぞれバイアス電圧が印加されることを特徴とする請求項16記載の自動整合回路。
  18. 前記各第3の単位コンデンサの前記解放時に、前記各第3のスイッチ手段に対して、それぞれバイアス電圧が印加されることを特徴とする請求項16記載の自動整合回路。
JP2008254779A 2008-09-30 2008-09-30 自動整合方法及び自動整合回路 Active JP5167053B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008254779A JP5167053B2 (ja) 2008-09-30 2008-09-30 自動整合方法及び自動整合回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008254779A JP5167053B2 (ja) 2008-09-30 2008-09-30 自動整合方法及び自動整合回路

Publications (2)

Publication Number Publication Date
JP2010087845A true JP2010087845A (ja) 2010-04-15
JP5167053B2 JP5167053B2 (ja) 2013-03-21

Family

ID=42251346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008254779A Active JP5167053B2 (ja) 2008-09-30 2008-09-30 自動整合方法及び自動整合回路

Country Status (1)

Country Link
JP (1) JP5167053B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012020476A1 (ja) * 2010-08-10 2012-02-16 パイオニア株式会社 インピーダンス整合装置、制御方法
WO2012020475A1 (ja) * 2010-08-10 2012-02-16 パイオニア株式会社 インピーダンス整合装置、制御方法
KR101176286B1 (ko) * 2010-08-02 2012-08-22 엘지이노텍 주식회사 Swr 정보를 이용한 임피던스 매칭장치 및 방법
KR101259815B1 (ko) 2011-11-24 2013-05-02 광주과학기술원 안테나 튜너 및 임피던스 조절 방법
KR101262593B1 (ko) 2011-12-19 2013-05-08 엘지이노텍 주식회사 임피던스 정합 장치 및 방법
JP2014184837A (ja) * 2013-03-22 2014-10-02 Tokai Rika Co Ltd マッチング回路
US9100109B2 (en) 2010-10-04 2015-08-04 Epcos Ag Apparatus for wirelessly transmitting information, communication terminal for wirelessly transmitting information and impedance matching method
JP2015226196A (ja) * 2014-05-28 2015-12-14 竹中エンジニアリング株式会社 光線式検知器の受光回路
JP2016063518A (ja) * 2014-09-22 2016-04-25 株式会社日立国際電気 整合器
JPWO2015129678A1 (ja) * 2014-02-28 2017-03-30 株式会社日立国際電気 整合器及び整合方法
JP2018129810A (ja) * 2011-03-31 2018-08-16 日本テキサス・インスツルメンツ株式会社 2点電圧サンプリングを用いるrfインピーダンス検出
WO2021152812A1 (ja) * 2020-01-31 2021-08-05 日本碍子株式会社 インピーダンス整合装置、高周波電力出力装置、高周波装置及びインピーダンス整合装置の設計方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59108346U (ja) * 1983-01-13 1984-07-21
JP2007329830A (ja) * 2006-06-09 2007-12-20 Kyocera Corp 電力増幅装置及び通信装置並びに電力増幅器の調整方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59108346U (ja) * 1983-01-13 1984-07-21
JP2007329830A (ja) * 2006-06-09 2007-12-20 Kyocera Corp 電力増幅装置及び通信装置並びに電力増幅器の調整方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101176286B1 (ko) * 2010-08-02 2012-08-22 엘지이노텍 주식회사 Swr 정보를 이용한 임피던스 매칭장치 및 방법
US9166551B2 (en) 2010-08-02 2015-10-20 Lg Innotek Co., Ltd. Apparatus and method for matching impedance using standing wave ratio information
WO2012020476A1 (ja) * 2010-08-10 2012-02-16 パイオニア株式会社 インピーダンス整合装置、制御方法
WO2012020475A1 (ja) * 2010-08-10 2012-02-16 パイオニア株式会社 インピーダンス整合装置、制御方法
JP2012130061A (ja) * 2010-08-10 2012-07-05 Pioneer Electronic Corp インピーダンス整合装置、制御方法
US9100109B2 (en) 2010-10-04 2015-08-04 Epcos Ag Apparatus for wirelessly transmitting information, communication terminal for wirelessly transmitting information and impedance matching method
JP2018129810A (ja) * 2011-03-31 2018-08-16 日本テキサス・インスツルメンツ株式会社 2点電圧サンプリングを用いるrfインピーダンス検出
KR101259815B1 (ko) 2011-11-24 2013-05-02 광주과학기술원 안테나 튜너 및 임피던스 조절 방법
KR101262593B1 (ko) 2011-12-19 2013-05-08 엘지이노텍 주식회사 임피던스 정합 장치 및 방법
JP2014184837A (ja) * 2013-03-22 2014-10-02 Tokai Rika Co Ltd マッチング回路
JPWO2015129678A1 (ja) * 2014-02-28 2017-03-30 株式会社日立国際電気 整合器及び整合方法
JP2015226196A (ja) * 2014-05-28 2015-12-14 竹中エンジニアリング株式会社 光線式検知器の受光回路
JP2016063518A (ja) * 2014-09-22 2016-04-25 株式会社日立国際電気 整合器
WO2021152812A1 (ja) * 2020-01-31 2021-08-05 日本碍子株式会社 インピーダンス整合装置、高周波電力出力装置、高周波装置及びインピーダンス整合装置の設計方法

Also Published As

Publication number Publication date
JP5167053B2 (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5167053B2 (ja) 自動整合方法及び自動整合回路
US6566963B1 (en) Transformer-based low noise variable gain driver amplifier
EP3205018B1 (en) Power amplifier matching circuit with dvcs
US20060025098A1 (en) Receiver circuit and control method
US8558639B2 (en) High frequency switch
CN103620959A (zh) 正交混合耦合器、放大器及无线通信装置
JP5861056B2 (ja) ゲート駆動回路
US8433259B2 (en) Gyrator circuit, wide-band amplifier and radio communication apparatus
JP6278281B2 (ja) ミキサ回路
Jurkov et al. Tunable impedance matching networks based on phase-switched impedance modulation
JP2011217596A (ja) ワイヤレス給電装置、ワイヤレス受電装置およびワイヤレス電力伝送システム
US10291282B1 (en) Radio-frequency transceiver front-end circuit
US9209760B2 (en) High-frequency, broadband amplifier circuit
JP2006060729A (ja) 空中線整合器
JP2006041774A (ja) 受信機
JP2004023532A (ja) 受信機における自動利得調整回路
US9225229B2 (en) Semiconductor switch circuit
JP2016181781A (ja) 発振信号生成回路
JP2006141057A (ja) 電圧制御発振回路
JP6631058B2 (ja) 給電装置および給電方法
JP2009182918A (ja) 電圧制御発振回路
US8207791B2 (en) Amplifier circuit with a first and a second output line
JPH09162757A (ja) ディジタル空中線整合器
US20200067471A1 (en) Radio transmitter
US10020777B2 (en) Voltage controlled oscillator and control method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5167053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250