JP2020091279A - 熱暴露時の電気検査用プリント回路基板テストクーポン及びその使用方法 - Google Patents
熱暴露時の電気検査用プリント回路基板テストクーポン及びその使用方法 Download PDFInfo
- Publication number
- JP2020091279A JP2020091279A JP2019168943A JP2019168943A JP2020091279A JP 2020091279 A JP2020091279 A JP 2020091279A JP 2019168943 A JP2019168943 A JP 2019168943A JP 2019168943 A JP2019168943 A JP 2019168943A JP 2020091279 A JP2020091279 A JP 2020091279A
- Authority
- JP
- Japan
- Prior art keywords
- test coupon
- vias
- test
- trace patterns
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2817—Environmental-, stress-, or burn-in tests
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
本願とともに提出した出願データシートにて外国優先権又は国内優先権の主張が特定される任意及びすべての出願は、37CFR1.57に該当し、言及によって本明細書に援用される。
本発明は、熱暴露時の電気検査に使用されるプリント回路基板(PCB)テストクーポンに関し、より具体的には、限られた数のテストチャネルで電気的に測定可能な孔のマトリックスを有するPCBテストクーポンに関する。
電気的信頼性をみるための両面又は多層のプリント回路基板(PCB)におけるめっき孔/ビア(例えば、スルー、ブラインド、べリード、積層)の電気検査は、特別に設計されたテストクーポンを、所定のサイクルで極高温及び極冷温に連続的に暴露させて各熱サイクルでめっき孔/ビアの膨張及び収縮をもたらす熱サイクル環境に配置することに関連する。熱サイクル時におけるめっき孔/ビアの破損又は亀裂による電気的不良の検知は、従来、めっき孔/ビアの「デイジーチェーン」パターンにおいて1を超えるめっき孔/ビアを含む電気テストネットからなるテストクーポンを作製することに関連していた。このデイジーチェーンテストネットにおける複数のめっき孔/ビアは、めっき孔/ビアの交互の側部において連続して2個のめっき孔/ビア同士間に配置される銅トレースパターンで接続されていた。そして、めっき孔/ビアのデイジーチェーンテストネットにおける電気抵抗は、熱サイクル時にその抵抗が特定の温度で変化するかどうかを見るために4ワイヤケルビンブリッジ測定システムを使用して測定されていた。特定の温度でのデイジーチェーンテストネットにおける抵抗増加は、テストネットにおけるめっき孔/ビアの破損又は亀裂を示すと考えられる。デイジーチェーンは、めっき孔における銅の量が、デイジーチェーンにおいてこれらをともに接続するトレースにおける銅の量より著しく多いため、進行段階におけるこれらの破損又は亀裂の検出に限られる。デイジーチェーンテストネットは、テストネットの種々/複数のめっき孔/ビアにおける破損又は亀裂の程度を電気的に区別できない。熱サイクル時に所定の温度で4ワイヤケルビンブリッジ測定システムによって検出されたデイジーチェーンにおける電気抵抗増加は、デイジーチェーンにおける孔の銅の量とこれらを接続するトレースの銅の量との違いが検出を妨げるほど大きくないという点まで、1つ/いくつか/すべてのめっき孔/ビアにおける銅の量が破損又は亀裂によって減少していることを示すと考えられる。デイジーチェーンからの検出は、破損又は亀裂の開始点後のある不確定時間におけるめっき孔/ビアの銅の破損又は亀裂の証拠を示し得るものである。
表1は、PCBテストクーポン100の測定方法を示す。
表2は、PCBテストクーポン100′の測定方法を示す。
表3は、PCBテストクーポン100′′の測定方法を示す。
表4は、PCBテストクーポン100′′′の測定方法を示す。
図15〜図18は、テストクーポン100、100′、100′′、100′′′の様々なテスト方法を概略的に示す。
本発明の実施形態において、熱暴露時の電気検査用プリント回路基板テストクーポン、及びその作製方法は、以下の任意の項に対応するものであり得る。
項1、熱暴露時の電気検査用プリント回路基板テストクーポンであって、
1つ以上の導電層を有して第1側部と第1側部の反対側の第2側部との間に延びる基板と、
テストクーポンの基板内に形成された、又は、めっき孔/ビアの第1側部Aにおける第1面からめっき孔/ビアの第2側部Bにおける第2面へとテストクーポンの基板全体を貫通する、複数のめっき孔/ビアと、
第1のパターンを画定するとともに、そのそれぞれがめっき孔/ビアの第1側部において複数のめっき孔/ビアのサブセットを相互接続する、第1の複数のトレースパターンと、
第1のパターンとは異なる第2のパターンを画定するとともに、そのそれぞれがめっき孔/ビアの第2側部において複数の孔/ビアの別のサブセットを相互接続する、第2の複数のトレースパターンと、
基板の表面内又は表面上に画定されるコネクタパターンとを含み、第1及び第2の複数のトレースパターンは、コネクタパターンにおける複数の接続点に接続され、
各めっき孔/ビアの抵抗測定は、めっき孔/ビアに接続する第1の複数のトレースパターンのうちの1個及び第2の複数のトレースパターンのうちの1個の接続点を使用して、4ワイヤケルビンブリッジ測定システムの2つのワイヤをめっき孔/ビアの第1側部に接続し、4ワイヤケルビンブリッジ測定システムの2つのワイヤをめっき孔/ビアの第2側部に接続することでなされる、テストクーポン。
項2、複数のめっき孔/ビアは、基板内に又は基板を貫通して形成された16個のめっき孔/ビアからなる、項1に記載のテストクーポン。
項3、第1の複数のトレースパターンは、それぞれが4個のめっき孔/ビアの第1側部に接続する4個のトレースパターンを含む、項1又は項2に記載のテストクーポン。
項4、4個のトレースパターンのそれぞれは、実質的に基板の縁部に平行に延びる列に沿って4個のめっき孔/ビアの第1側部に接続し、4個のトレースパターンは水平方向の列のトレースパターンを画定する、項3に記載のテストクーポン。
項5、第2の複数のトレースパターンは、それぞれが4個のめっき孔/ビアの第2側部に接続する4個のトレースパターンを含む、項1〜項4のいずれかに記載のテストクーポン。
項6、4個のトレースパターンのそれぞれは、基板の縁部に対して非平行の角度で延びる列に沿って4個のめっき孔/ビアの第2側部に接続し、4個のトレースパターンは角度をなした列のトレースパターンを画定する、項5に記載のテストクーポン。
項7、第2の複数のトレースパターンのうちの1個は、温度を測定するように構成され、第2の複数のトレースパターンのうちの2個は、抵抗測定によってキャリブレーション/ドリフトを測定するように構成される、項1〜項6のいずれかに記載のテストクーポン。
項8、第1側部における第1の複数のトレースパターンのうちの1個及び第2側部における第2の複数のトレースパターンのうちの1個を介して連続してコネクタにおける接続点に接続された基板におけるめっき孔/ビアのデイジーチェーンをさらに含む、項1〜項7のいずれかに記載のテストクーポン。
項9、複数のめっき孔/ビアのそれぞれは、ブラインドビア、ベリードビア、積層ビア、及びスルーホールの1つを含む、項1〜項8のいずれかに記載のテストクーポン。
項10、熱暴露時の電気検査用プリント回路基板テストクーポンであって、
1つ以上の導電層を有して第1側部と第1側部の反対側の第2側部との間に延びる基板と、
テストクーポンの基板内に形成された、又は、めっき孔/ビアの第1側部における第1面からめっき孔/ビアの第2側部における第2面へとテストクーポンの基板全体を貫通する、16個のめっき孔/ビアを含む複数のめっき孔/ビアと、
第1側部に4個のトレースパターンを含む第1のパターンを画定し、4個のトレースパターンのそれぞれがめっき孔/ビアの第1側部においてめっき孔/ビアのうちの4個を相互接続する、第1の複数のトレースパターンと、
第2側部に4個のトレースパターンを含むとともに第1のパターンとは異なる第2のパターンを画定し、4個のトレースパターンのそれぞれがめっき孔/ビアの第2側部においてめっき孔/ビアを相互接続し、16個のめっき孔/ビアのそれぞれがビアの第1側部におけるトレースパターンのうちの1個及びビアの第2側部におけるトレースパターンのうちの1個に接続する、第2の複数のトレースパターンと、
20個の接続点を有する基板において画定されるコネクタパターンとを含み、第1及び第2の複数のトレースパターンは、コネクタパターンにおける20個の接続点に接続され、
16個のめっき孔/ビアのそれぞれにおける抵抗測定は、めっき孔/ビアに接続する第1の複数のトレースパターンのうちの1個及び第2の複数のトレースパターンのうちの1個のコネクタパターンにおける接続点を使用して、4ワイヤケルビンブリッジ測定システムのそれぞれ2つのワイヤをめっき孔/ビアの第1側部及び第2側部に接続することでなされる、テストクーポン。
項11、第1側部における4個のトレースパターンのそれぞれは、実質的に基板の縁部に平行に延びる列に沿って4個のめっき孔/ビアに接続し、4個のトレースパターンは水平方向の列のパターンを画定する、項10に記載のテストクーポン。
項12、第2側部における4個のトレースパターンのそれぞれは、基板の縁部に対して非平行の角度で延びる列に沿って4個のめっき孔/ビアに接続し、4個のトレースパターンは角度をなした列のパターンを画定する、項10又は項11に記載のテストクーポン。
項13、第2の複数のトレースパターンのうちの1個は、温度を測定するように構成され、第2の複数のトレースパターンのうちの2個は、抵抗測定によってキャリブレーション/ドリフトを測定するように構成される、項10〜項12のいずれかに記載のテストクーポン。
項14、複数のめっき孔/ビアのそれぞれは、ブラインドビア、ベリードビア、積層ビア、及びスルーホールの1つを含む、項10〜項13のいずれかに記載のテストクーポン。
項15、熱暴露時の電気検査用プリント回路基板テストクーポンを作製する方法であって、
1つ以上の導電層を有して第1側部と第1側部の反対側の第2側部との間に延びる基板を形成するステップと、
テストクーポンの基板内に、又は、めっき孔/ビアの第1側部における第1面からめっき孔/ビアの第2側部における第2面へとテストクーポンの基板全体を貫通するように、複数のめっき孔/ビアを形成するステップと、
第1のパターンで、そのそれぞれが基板の第1側部における複数のめっき孔/ビアのサブセットを相互接続する第1の複数のトレースパターンを形成するステップと、
第1のパターンとは異なる第2のパターンで、そのそれぞれがめっき孔/ビアの第2側部において複数のビアの別のサブセットを相互接続する第2の複数のトレースパターンを形成するステップと、
複数の接続点を有する基板におけるコネクタパターンを得るステップとを含み、第1及び第2の複数のトレースパターンは、複数の接続点に接続され、
各めっき孔/ビアの抵抗測定は、めっき孔/ビアに接続する第1の複数のトレースパターンのうちの1個及び第2の複数のトレースパターンのうちの1個の接続点を使用して、4ワイヤケルビンブリッジ測定システムの2つのワイヤをめっき孔/ビアの第1側部に接続し、4ワイヤケルビンブリッジ測定システムの2つのワイヤをめっき孔/ビアの第2側部に接続することでなされる、方法。
項16、複数のめっき孔/ビアは、クーポンの基板内に形成された又はテストクーポンの基板全体を貫通する16個のめっき孔/ビアからなる、項15に記載の方法。
項17、第1の複数のトレースパターンは、それぞれが4個のめっき孔/ビアに接続する4個のトレースパターンを含む、項15又は項16に記載の方法。
項18、4個のトレースパターンのそれぞれは、実質的に基板の縁部に平行に延びる列に沿って4個のめっき孔/ビアに接続し、4個のトレースパターンによって画定される第1のパターンは水平方向の列のパターンである、項15〜項17のいずれかに記載の方法。
項19、第2の複数のトレースパターンは、それぞれが4個のめっき孔/ビアに接続する4個のトレースパターンを含む、項15〜項18のいずれかに記載の方法。
項20、4個のトレースパターンのそれぞれは、基板の縁部に対して非平行の角度で延びる列に沿って4個のめっき孔/ビアに接続し、4個のトレースパターンによって画定される第2のパターンは角度をなした列のパターンである、項15〜項19のいずれかに記載の方法。
項21、第2の複数のトレースパターンのうちの1個は、温度を測定するように構成され、第2の複数のトレースパターンのうちの2個は、抵抗測定によってキャリブレーション/ドリフトを測定するように構成される、項15〜項20のいずれかに記載の方法。
項22、第1の複数のトレースパターンのうちの1個及び第2の複数のトレースパターンのうちの1個によって連続してコネクタパターンにおける接続点に接続された基板におけるめっき孔/ビアのデイジーチェーンを形成することをさらに含む、項15〜項21のいずれかに記載の方法。
項23、複数のめっき孔/ビアのそれぞれを形成することは、ブラインドビア、ベリードビア、積層ビア、及びスルーホールの1つを形成することを含む、項15〜項22のいずれかに記載の方法。
項24、熱暴露時の電気検査用プリント回路基板テストクーポンであって、
1つ以上の導電層を有して第1側部と第1側部の反対側の第2側部との間に延びる基板と、
テストクーポンの基板内に形成された、又は、めっき孔/ビアの第1側部Aにおける第1面からめっき孔/ビアの第2側部Bにおける第2面へとテストクーポンの基板全体を貫通する、複数のめっき孔/ビアと、
第1のパターンを画定するとともに、そのそれぞれがめっき孔/ビアの第1側部において複数のめっき孔/ビアのサブセットを相互接続する、第1の複数のトレースパターンと、
第1のパターンとは異なる第2のパターンを画定するとともに、そのそれぞれがめっき孔/ビアの第2側部において複数の孔/ビアの別のサブセットを相互接続する、第2の複数のトレースパターンと、
基板の表面内又は表面上に画定されるコネクタパターンとを含み、第1及び第2の複数のトレースパターンは、コネクタパターンにおける複数の接続点に接続され、
各めっき孔/ビアの抵抗測定は、めっき孔/ビアに接続する第1の複数のトレースパターンのうちの1個及び第2の複数のトレースパターンのうちの1個の接続点を使用して、4ワイヤケルビンブリッジ測定システムの2つのワイヤをめっき孔/ビアの第1側部に接続し、4ワイヤケルビンブリッジ測定システムの2つのワイヤをめっき孔/ビアの第2側部に接続することでなされる、テストクーポン。
項25、複数のめっき孔/ビアは、基板内に又は基板を貫通して形成された7個のめっき孔/ビアからなる、項24に記載のテストクーポン。
項26、第1の複数のトレースパターンは、それぞれがめっき孔/ビアの少なくとも1個の第1側部に接続する4個のトレースパターンを含む、項24又は項25に記載のテストクーポン。
項27、第2の複数のトレースパターンは、それぞれがめっき孔/ビアの少なくとも1個の第2側部に接続する4個のトレースパターンを含む、項24〜項26のいずれかに記載のテストクーポン。
項28、第2の複数のトレースパターンのうちの少なくとも1個は、温度を測定するように構成され、第2の複数のトレースパターンのうちの少なくとも1個は、抵抗測定によってキャリブレーション/ドリフトを測定するように構成される、項24〜項27のいずれかに記載のテストクーポン。
項29、第1側部における第1の複数のトレースパターンのうちの1個及び第2側部における第2の複数のトレースパターンのうちの1個を介して連続してコネクタにおける接続点に接続された基板におけるめっき孔/ビアのデイジーチェーンをさらに含む、項24〜項28のいずれかに記載のテストクーポン。
項30、複数のめっき孔/ビアのそれぞれは、ブラインドビア、ベリードビア、積層ビア、及びスルーホールの1つを含む、項24〜項29のいずれかに記載のテストクーポン。
項31、熱暴露時の電気検査用プリント回路基板テストクーポンであって、
1つ以上の導電層を有して第1側部と第1側部の反対側の第2側部との間に延びる基板と、
テストクーポンの基板内に形成された、又は、めっき孔/ビアの第1側部における第1面からめっき孔/ビアの第2側部における第2面へとテストクーポンの基板全体を貫通する、7個のめっき孔/ビアを含む複数のめっき孔/ビアと、
第1側部に4個のトレースパターンを含む第1のパターンを画定し、4個のトレースパターンのそれぞれがめっき孔/ビアの第1側部においてめっき孔/ビアの少なくとも1個に接続する、第1の複数のトレースパターンと、
第2側部に4個のトレースパターンを含むとともに第1のパターンとは異なる第2のパターンを画定し、4個のトレースパターンのそれぞれがめっき孔/ビアの第2側部においてめっき孔/ビアの少なくとも1つに接続し、7個のめっき孔/ビアのそれぞれが第1側部におけるトレースパターンのうちの1個及び第2側部におけるトレースパターンのうちの1個に接続する、第2の複数のトレースパターンと、
20個の接続点を有する基板において画定されるコネクタパターンとを含み、第1及び第2の複数のトレースパターンは、コネクタパターンにおける20個の接続点に接続され、
7個のめっき孔/ビアのそれぞれにおける抵抗測定は、めっき孔/ビアに接続する第1の複数のトレースパターンのうちの1個及び第2の複数のトレースパターンのうちの1個のコネクタパターンにおける接続点を使用して、4ワイヤケルビンブリッジ測定システムのそれぞれ2つのワイヤをめっき孔/ビアの第1側部及び第2側部に接続することでなされる、テストクーポン。
項32、第2の複数のトレースパターンのうちの少なくとも1個は、温度を測定するように構成され、第2の複数のトレースパターンのうちの少なくとも1個は、抵抗測定によってキャリブレーション/ドリフトを測定するように構成される、項31に記載のテストクーポン。
項33、第1側部における第1の複数のトレースパターンのうちの1個及び第2側部における第2の複数のトレースパターンのうちの1個を介して連続してコネクタにおける接続点に接続された基板におけるめっき孔/ビアのデイジーチェーンをさらに含む、項31又は項32に記載のテストクーポン。
項34、複数のめっき孔/ビアのそれぞれは、ブラインドビア、ベリードビア、積層ビア、及びスルーホールの1つを含む、項31〜項33のいずれかに記載のテストクーポン。
項35、項8に記載のテストクーポンをテストする方法であって、
テストクーポンをテスト機に挿入するステップと、
流体の温度を第1の温度へと変化させるステップと、
テストクーポンを第1の温度で流体に暴露するステップと、
流体の温度を第2の温度へと変化させるステップと、
テストクーポンを第2の温度で流体に暴露するステップとを含む、方法。
項36、流体は空気である、項35に記載の方法。
項37、第1の温度は第2の温度よりも低い、項35又は項36に記載の方法。
項38、第1の温度は約0℃〜約−65℃である、項35〜項37のいずれかに記載の方法。
項39、第2の温度は約85℃〜約260℃である、項35〜項38のいずれかに記載の方法。
項40、テストクーポンを第1の温度及び第2の温度の一方又は双方で流体に暴露させながら、めっき孔/ビアの少なくとも1個の抵抗を測定することをさらに含む、項35〜項39のいずれかに記載の方法。
項41、項8に記載のテストクーポンをテストする方法であって、
テストクーポンをテスト機に挿入するステップと、
テストクーポンを第1の温度で安定化させるステップと、
テストクーポンの第1抵抗を第1の温度で測定するステップと、
テストクーポンを第1の温度とは異なる第2の温度で安定化させるステップと、
テストクーポンの第2抵抗を第2の温度で測定するステップと、
第1抵抗及び第2抵抗の測定の一方又は双方からテストクーポンの不良を測定するステップとを含む、方法。
項42、抵抗を測定しながらテストクーポンに第1の温度と第2の温度との間でサイクルを繰り返すことと、第1の温度及び第2の温度のいずれか又は双方でなされた連続する抵抗測定を比較してテストクーポンの不良を測定することとをさらに含む、項41に記載の方法。
項43、テストクーポンが第1抵抗から第2抵抗に到達する第1期間を測定することと、テストクーポンが第1抵抗から第2抵抗に到達する第2期間を測定することとをさらに含む、項41又は項42に記載の方法。
Claims (20)
- 熱暴露時の電気検査用プリント回路基板テストクーポンであって、
1つ以上の導電層を有して第1側部と前記第1側部の反対側の第2側部との間に延びる基板と、
前記テストクーポンの前記基板内に形成された、又は、めっき孔/ビアの前記第1側部Aにおける第1面から前記めっき孔/ビアの前記第2側部Bにおける第2面へと前記テストクーポンの前記基板全体を貫通する、複数のめっき孔/ビアと、
第1のパターンを画定するとともに、そのそれぞれが前記めっき孔/ビアの前記第1側部において前記複数のめっき孔/ビアのサブセットを相互接続する、第1の複数のトレースパターンと、
前記第1のパターンとは異なる第2のパターンを画定するとともに、そのそれぞれが前記めっき孔/ビアの前記第2側部において前記複数の孔/ビアの別のサブセットを相互接続する、第2の複数のトレースパターンと、
前記基板の表面内又は表面上に画定されるコネクタパターンとを含み、前記第1の複数のトレースパターン及び前記第2の複数のトレースパターンは、前記コネクタパターンにおける複数の接続点に接続され、
前記めっき孔/ビアのそれぞれの抵抗測定は、前記めっき孔/ビアに接続する前記第1の複数のトレースパターンのうちの1個及び前記第2の複数のトレースパターンのうちの1個の接続点を使用して、4ワイヤケルビンブリッジ測定システムの2つのワイヤを前記めっき孔/ビアの前記第1側部に接続し、4ワイヤケルビンブリッジ測定システムの2つのワイヤを前記めっき孔/ビアの前記第2側部に接続することでなされる、テストクーポン。 - 前記複数のめっき孔/ビアは、前記基板内に又は前記基板を貫通して形成された7個のめっき孔/ビアからなる、請求項1に記載のテストクーポン。
- 前記第1の複数のトレースパターンは、それぞれが前記めっき孔/ビアの少なくとも1個の前記第1側部に接続する4個のトレースパターンを含む、請求項2に記載のテストクーポン。
- 前記第2の複数のトレースパターンは、それぞれが前記めっき孔/ビアの少なくとも1個の前記第2側部に接続する4個のトレースパターンを含む、請求項2に記載のテストクーポン。
- 前記第2の複数のトレースパターンのうちの少なくとも1個は、温度を測定するように構成され、前記第2の複数のトレースパターンのうちの少なくとも1個は、抵抗測定によってキャリブレーション/ドリフトを測定するように構成される、請求項1に記載のテストクーポン。
- 前記第1側部における前記第1の複数のトレースパターンのうちの1個及び前記第2側部における前記第2の複数のトレースパターンのうちの1個を介して連続して前記コネクタにおける接続点に接続された前記基板におけるめっき孔/ビアのデイジーチェーンをさらに含む、請求項1に記載のテストクーポン。
- 前記複数のめっき孔/ビアのそれぞれは、ブラインドビア、ベリードビア、積層ビア、及びスルーホールの1つを含む、請求項1に記載のテストクーポン。
- 熱暴露時の電気検査用プリント回路基板テストクーポンであって、
1つ以上の導電層を有して第1側部と前記第1側部の反対側の第2側部との間に延びる基板と、
前記テストクーポンの前記基板内に形成された、又は、前記めっき孔/ビアの前記第1側部における第1面から前記めっき孔/ビアの前記第2側部における第2面へと前記テストクーポンの前記基板全体を貫通する、7個のめっき孔/ビアを含む複数のめっき孔/ビアと、
前記第1側部に4個のトレースパターンを含む第1のパターンを画定し、前記4個のトレースパターンのそれぞれが前記めっき孔/ビアの前記第1側部において前記めっき孔/ビアの少なくとも1個に接続する、第1の複数のトレースパターンと、
前記第2側部に4個のトレースパターンを含むとともに前記第1のパターンとは異なる第2のパターンを画定し、前記4個のトレースパターンのそれぞれが前記めっき孔/ビアの前記第2側部において前記めっき孔/ビアの少なくとも1つに接続し、前記7個のめっき孔/ビアのそれぞれが前記第1側部における前記トレースパターンのうちの1個及び前記第2側部における前記トレースパターンのうちの1個に接続する、第2の複数のトレースパターンと、
20個の接続点を有する前記基板において画定されるコネクタパターンとを含み、前記第1の複数のトレースパターン及び前記第2の複数のトレースパターンは、前記コネクタパターンにおける前記20個の接続点に接続され、
前記7個のめっき孔/ビアのそれぞれにおける抵抗測定は、前記めっき孔/ビアに接続する前記第1の複数のトレースパターンのうちの1個及び前記第2の複数のトレースパターンのうちの1個の前記コネクタパターンにおける接続点を使用して、4ワイヤケルビンブリッジ測定システムのそれぞれ2つのワイヤを前記めっき孔/ビアの前記第1側部及び前記第2側部に接続することでなされる、テストクーポン。 - 前記第2の複数のトレースパターンのうちの少なくとも1個は、温度を測定するように構成され、前記第2の複数のトレースパターンのうちの少なくとも1個は、抵抗測定によってキャリブレーション/ドリフトを測定するように構成される、請求項8に記載のテストクーポン。
- 前記第1側部における前記第1の複数のトレースパターンのうちの1個及び前記第2側部における前記第2の複数のトレースパターンのうちの1個を介して連続して前記コネクタにおける接続点に接続された前記基板におけるめっき孔/ビアのデイジーチェーンをさらに含む、請求項8に記載のテストクーポン。
- 前記複数のめっき孔/ビアのそれぞれは、ブラインドビア、ベリードビア、積層ビア、及びスルーホールの1つを含む、請求項8に記載のテストクーポン。
- 請求項8に記載のテストクーポンをテストする方法であって、
前記テストクーポンをテスト機に挿入するステップと、
流体の温度を第1の温度へと変化させるステップと、
前記テストクーポンを前記第1の温度で前記流体に暴露するステップと、
前記流体の温度を第2の温度へと変化させるステップと、
前記テストクーポンを前記第2の温度で前記流体に暴露するステップとを含む、方法。 - 前記流体は空気である、請求項12に記載の方法。
- 前記第1の温度は前記第2の温度よりも低い、請求項12に記載の方法。
- 前記第1の温度は約0℃〜約−65℃である、請求項14に記載の方法。
- 前記第2の温度は約85℃〜約260℃である、請求項14に記載の方法。
- 前記テストクーポンを前記第1の温度及び前記第2の温度の一方又は双方で前記流体に暴露させながら、前記めっき孔/ビアの少なくとも1個の抵抗を測定することをさらに含む、請求項12に記載の方法。
- 請求項8に記載のテストクーポンをテストする方法であって、
前記テストクーポンをテスト機に挿入するステップと、
前記テストクーポンを第1の温度で安定化させるステップと、
前記テストクーポンの第1抵抗を前記第1の温度で測定するステップと、
前記テストクーポンを前記第1の温度とは異なる第2の温度で安定化させるステップと、
前記テストクーポンの第2抵抗を前記第2の温度で測定するステップと、
前記第1抵抗及び前記第2抵抗の測定の一方又は双方から前記テストクーポンの不良を測定するステップとを含む、方法。 - 前記テストクーポンに前記第1の温度と前記第2の温度との間でサイクルを繰り返すことと、前記第1の温度及び前記第2の温度のいずれか又は双方でなされた連続する抵抗測定を比較して前記テストクーポンの不良を測定することをさらに含む、請求項18に記載の方法。
- 前記テストクーポンが前記第1抵抗から前記第2抵抗に到達する第1期間を測定することと、前記テストクーポンが前記第1抵抗から前記第2抵抗に到達する第2期間を測定することとをさらに含む、請求項18に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/209,853 US10334720B1 (en) | 2018-12-04 | 2018-12-04 | Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same |
US16/209,853 | 2018-12-04 | ||
US16/399,470 | 2019-04-30 | ||
US16/399,470 US10379153B1 (en) | 2018-12-04 | 2019-04-30 | Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020091279A true JP2020091279A (ja) | 2020-06-11 |
JP7291045B2 JP7291045B2 (ja) | 2023-06-14 |
Family
ID=67543745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019168943A Active JP7291045B2 (ja) | 2018-12-04 | 2019-09-18 | 熱暴露時の電気検査用プリント回路基板テストクーポン及びその使用方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10379153B1 (ja) |
JP (1) | JP7291045B2 (ja) |
DE (1) | DE102019006553A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110931452B (zh) * | 2019-10-31 | 2022-02-08 | 中国工程物理研究院电子工程研究所 | 一种射频直流旋转对称正反复用型菊花链结构 |
CN111707923A (zh) * | 2019-12-04 | 2020-09-25 | 鲍勃·奈乌斯 | 热暴露期间电气测试用印制电路板测试试样及其试验方法 |
KR20220031801A (ko) | 2020-09-03 | 2022-03-14 | 삼성전자주식회사 | 메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템 |
EP3982132A1 (en) * | 2020-10-12 | 2022-04-13 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Coupon for testing quality of related component carriers by automated quality test apparatus |
US20230236240A1 (en) * | 2022-01-23 | 2023-07-27 | Magnalytix, Llc | Electronic circuit board testing system |
EP4366473A1 (en) * | 2022-11-02 | 2024-05-08 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Evaluating the health condition of a single component carrier |
WO2024094434A1 (en) * | 2022-11-02 | 2024-05-10 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Testing electrically conductive interconnections |
EP4366472A1 (en) * | 2022-11-02 | 2024-05-08 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Testing electrically conductive interconnections |
WO2024094430A1 (en) * | 2022-11-02 | 2024-05-10 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Testing electrically conductive interconnections |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11101841A (ja) * | 1997-09-26 | 1999-04-13 | Sony Corp | 導電性ペーストスルーホール型両面プリント配線基板及びその電気特性試験装置 |
JPH11145628A (ja) * | 1997-11-05 | 1999-05-28 | Toshiba Corp | 印刷配線基板 |
JP2000223840A (ja) * | 1999-02-04 | 2000-08-11 | Sharp Corp | ビルドアップ多層配線板の製造方法 |
JP2000292474A (ja) * | 1999-04-12 | 2000-10-20 | Sharp Corp | プリント配線板の検査方法及びその装置 |
JP2008166424A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | プリント配線板の検査方法、およびプリント配線板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5006808A (en) * | 1989-03-21 | 1991-04-09 | Bath Scientific Limited | Testing electrical circuits |
JPH055772A (ja) | 1990-10-30 | 1993-01-14 | Electron Packaging Co | プリント回路板試験システム |
US5631856A (en) * | 1995-01-17 | 1997-05-20 | International Business Machines Corporation | Test sequence optimization process for a circuit tester |
US5701667A (en) | 1995-01-17 | 1997-12-30 | Digital Equipment Corporation | Method of manufacture of an interconnect stress test coupon |
US7287903B2 (en) | 2003-02-20 | 2007-10-30 | Conductor Analysis Technologies, Inc. | Method and apparatus for rapid thermal testing |
JP5034285B2 (ja) | 2006-03-23 | 2012-09-26 | 日本電気株式会社 | 多層配線基板及び特性インピーダンスの測定方法 |
-
2019
- 2019-04-30 US US16/399,470 patent/US10379153B1/en active Active
- 2019-09-18 DE DE102019006553.0A patent/DE102019006553A1/de active Pending
- 2019-09-18 JP JP2019168943A patent/JP7291045B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11101841A (ja) * | 1997-09-26 | 1999-04-13 | Sony Corp | 導電性ペーストスルーホール型両面プリント配線基板及びその電気特性試験装置 |
JPH11145628A (ja) * | 1997-11-05 | 1999-05-28 | Toshiba Corp | 印刷配線基板 |
JP2000223840A (ja) * | 1999-02-04 | 2000-08-11 | Sharp Corp | ビルドアップ多層配線板の製造方法 |
JP2000292474A (ja) * | 1999-04-12 | 2000-10-20 | Sharp Corp | プリント配線板の検査方法及びその装置 |
JP2008166424A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | プリント配線板の検査方法、およびプリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
DE102019006553A1 (de) | 2020-06-25 |
JP7291045B2 (ja) | 2023-06-14 |
US10379153B1 (en) | 2019-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7291045B2 (ja) | 熱暴露時の電気検査用プリント回路基板テストクーポン及びその使用方法 | |
US10334720B1 (en) | Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same | |
US7621190B2 (en) | Method and apparatus for strain monitoring of printed circuit board assemblies | |
US6564986B1 (en) | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board | |
US7348792B2 (en) | Packaging reliability super chips | |
TWI674391B (zh) | 印刷電路板及使用步進鑽孔測試結構判定印刷電路板層之層深度之方法 | |
CN104567611B (zh) | 一种背钻深度检测的方法 | |
CN109188243B (zh) | 一种pcb互联可靠性测试方法 | |
CN112309882B (zh) | 三维集成器件焊接可靠性试验方法及监测系统 | |
CN1988770B (zh) | 基板检查方法、印刷线路板、以及电子电路装置 | |
US10073134B2 (en) | Laminate bond strength detection | |
US9658280B2 (en) | Test board and method for qualifying a printed circuit board assembly and/or repair process | |
CN212255568U (zh) | 热暴露期间电气测试用印制电路板测试试样 | |
JP2011096836A (ja) | プリント基板の検査方法及び検査装置 | |
CN111142010B (zh) | 一种pcb互联可靠性测试方法和装置 | |
CN211928091U (zh) | 一种pcb互联可靠性测试装置 | |
CN111707923A (zh) | 热暴露期间电气测试用印制电路板测试试样及其试验方法 | |
Ahmad et al. | Validated test method to characterize and quantify pad cratering under BGA pads on printed circuit boards | |
US20060103404A1 (en) | System and method for testing dynamic resistance during thermal shock cycling | |
TWI753476B (zh) | 印刷電路板及銅厚測試方法 | |
TWI269883B (en) | Substrate with test area and test device for the substrate | |
Smetana et al. | A Standard Multilayer Printed Wiring Board for Material Reliability Evaluations | |
Albrecht et al. | Study on the effect of the warpage of electronic assemblies on their reliability | |
JP7257785B2 (ja) | プリント配線板及びその導通検査方法 | |
Gray et al. | Reliability, Thermal and Thermomechanical Characteristics of Polymer‐on‐metal Multilayer Boards |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20200120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221115 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20221130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20221201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7291045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |