JP2020089091A - インバータ装置、その制御方法及び制御プログラム - Google Patents

Abstract

【課題】低コスト化と電流の立上げの急峻化とを共に実現する。【解決手段】本発明に係るインバータ装置は、直流電源から供給される直流電力を交流電力に変換するフルブリッジインバータ回路であって、スイッチング素子Ｓ１〜Ｓ４を含むフルブリッジインバータ回路と、フルブリッジインバータ回路を制御する制御部とを備えている。制御部は、フルブリッジインバータ回路における電圧の制御量が所定の正の値ＶＰ１以上の場合に、第１スイッチング素子Ｓ１を常時ＯＮ、第２スイッチング素子Ｓ２を常時ＯＦＦとし、かつ、第３スイッチング素子Ｓ３を常時ＯＦＦ、第４スイッチング素子Ｓ４を常時ＯＮとする。【選択図】図３

Description

本発明は、フルブリッジインバータ回路を備えたインバータ装置、その制御方法及び制御プログラムに関する。

特許文献１には、直列に接続された２つのスイッチング素子（ＩＧＢＴ（Insulated Gate Bipolar Transistor）及びＦＥＴ（Field effect transistor））を含むインバータ回路が示されている。ＩＧＢＴにより電流が立ち上げられ、ＦＥＴにより電流が維持される。

特開２０１４−０６８４６９号公報

特許文献１のようなインバータ回路は、出力電流の安定度が高いものの、回路構成が複雑化し、コスト増加を招いてしまう。具体的には、電流を立ち上げるためのＩＧＢＴ及び電流を維持するためのＦＥＴの、個別の回路が必要になり、さらに、これら回路の動作タイミングを司る制御回路も必要になる。このように回路構成が複雑化すると、装置の製造費用（部品の材料費、組立費、検査費等）が過大になり、コストが増加してしまう。

低コスト化には、フルブリッジインバータ回路（「Ｈブリッジ回路」ともいう。）のような、回路構成が簡素なものが好ましい。しかしながら、当該回路では、電流の急峻な立上げが困難になり得る。具体的には、電流の立上げの傾斜（ｄｉ／ｄｔ）は、Ｅ／Ｌ（Ｅ：入力電圧、Ｌ：インダクタンス）で表され、傾斜を大きくするには、入力電圧Ｅを大きくすることや、インダクタンスＬを小さくすることが有効であるが、入力電圧Ｅを大きくすることには以下のデメリットが伴い、インダクタンスＬを小さくするには限界がある。入力電圧Ｅを大きくすることによるデメリットとしては、電解コンデンサ、インバータ等の定格電圧が大きくなると共に装置全体のサイズも多くなり、これら各部材の材料費が高くなること等が挙げられる。また、入力電圧Ｅを大きくすると、装置内の絶縁距離を大きくとる必要があり、装置が大型化しコスト的なデメリットが助長される。インダクタンスＬを小さくすることについては、負荷のサイズが大きいと、寄生インダクタンスが大きくなるため、インダクタンスＬを小さくできるとしても限定的である。

本発明の目的は、低コスト化と電流の立上げの急峻化とを共に実現可能な、インバータ装置、その制御方法及び制御プログラムを提供することである。

本願発明者は、鋭意研究した結果、インバータ装置の最大デューティ比（通電率）を上げることによって、等価的にインバータ装置の直流入力電圧Ｅを大きくした場合と同等な効果が得られることを確認した。この知見に基づき、所定条件のもと強制的にデューティ比１００％又はデューティ比０％の状態を作り出すことにより、電流の立上げの急峻化を図った。
本発明に係るインバータ装置は、直流電源から供給される直流電力を交流電力に変換するフルブリッジインバータ回路であって、ハイサイドスイッチング素子である第１スイッチング素子及びローサイドスイッチング素子である第２スイッチング素子が直列に接続された第１レグと、ハイサイドスイッチング素子である第３スイッチング素子及びローサイドスイッチング素子である第４スイッチング素子が直列に接続された第２レグとを有し、前記第１レグと前記第２レグとが並列に接続されたフルブリッジインバータ回路と、前記フルブリッジインバータ回路を制御する制御部と、を備えたインバータ装置において、前記制御部は、前記フルブリッジインバータ回路における電圧の制御量が所定の正の値以上の場合に、前記第１スイッチング素子を常時ＯＮ、前記第２スイッチング素子を常時ＯＦＦとし、かつ、前記第３スイッチング素子を常時ＯＦＦ、前記第４スイッチング素子を常時ＯＮとすることを特徴とする。

本発明に係るインバータ装置の制御方法は、直流電源から供給される直流電力を交流電力に変換するフルブリッジインバータ回路であって、ハイサイドスイッチング素子である第１スイッチング素子及びローサイドスイッチング素子である第２スイッチング素子が直列に接続された第１レグと、ハイサイドスイッチング素子である第３スイッチング素子及びローサイドスイッチング素子である第４スイッチング素子が直列に接続された第２レグとを有し、前記第１レグと前記第２レグとが並列に接続されたフルブリッジインバータ回路と、前記フルブリッジインバータ回路を制御する制御部と、を備えたインバータ装置の制御方法において、前記制御部は、前記フルブリッジインバータ回路における電圧の制御量が所定の正の値以上の場合に、前記第１スイッチング素子を常時ＯＮ、前記第２スイッチング素子を常時ＯＦＦとし、かつ、前記第３スイッチング素子を常時ＯＦＦ、前記第４スイッチング素子を常時ＯＮとすることを特徴とする。

本発明に係るインバータ装置の制御プログラムは、直流電源から供給される直流電力を交流電力に変換するフルブリッジインバータ回路であって、ハイサイドスイッチング素子である第１スイッチング素子及びローサイドスイッチング素子である第２スイッチング素子が直列に接続された第１レグと、ハイサイドスイッチング素子である第３スイッチング素子及びローサイドスイッチング素子である第４スイッチング素子が直列に接続された第２レグとを有し、前記第１レグと前記第２レグとが並列に接続されたフルブリッジインバータ回路と、前記フルブリッジインバータ回路を制御する制御部と、を備えたインバータ装置において、前記制御部を、前記フルブリッジインバータ回路における電圧の制御量が所定の正の値以上の場合に、前記第１スイッチング素子を常時ＯＮ、前記第２スイッチング素子を常時ＯＦＦとし、かつ、前記第３スイッチング素子を常時ＯＦＦ、前記第４スイッチング素子を常時ＯＮとする手段として機能させることを特徴とする。

本発明によれば、簡素な構成で低コスト化が可能なフルブリッジインバータ回路を採用すると共に、デッドタイム（不感時間）を設けずに上記のタイミングでデューティ比を１００％にすることによって、後に示す解析結果から明らかなように、電流の立上げの傾斜を大きくできる。したがって、低コスト化と電流の立上げの急峻化とを共に実現可能である。具体的には、通常、半導体部品からなるインバータ装置は、当該半導体部品の故障を回避する観点から、最小パルス幅やデッドタイムを設けるため、最大デューティ比が制限されてしまう。本発明では、所定条件のもと、この制限を解除することによって、電流傾斜の改善（電流の立上げの急峻化）を図ることができる。

本発明において、前記制御部は、前記フルブリッジインバータ回路における電圧の制御量が所定の負の値以下の場合に、前記第１スイッチング素子を常時ＯＦＦ、前記第２スイッチング素子を常時ＯＮとし、かつ、前記第３スイッチング素子を常時ＯＮ、前記第４スイッチング素子を常時ＯＦＦとしてよい。この場合、上記のタイミングでデューティ比を０％にすることによって、後に示す解析結果から明らかなように、電流の立下げの傾斜を大きくできる。したがって、低コスト化と、電流の立上げの急峻化のみならず、電流の立下げの急峻化をも実現可能である。

本発明において、前記フルブリッジインバータ回路は、単相電流形インバータ回路であってよい。この場合、単相のため、三相に比べ、電圧が低く安全性が高いものとなる。また、電流形インバータは、１周期当たりのスイッチング回数を少なくできるという利点や、良好な波形を得ることができるという利点がある。

本発明によれば、簡素な構成で低コスト化が可能なフルブリッジインバータ回路を採用すると共に、デッドタイムを設けずに上記のタイミングでデューティ比を１００％にすることによって、後に示す解析結果から明らかなように、電流の立上げの傾斜を大きくできる。したがって、低コスト化と電流の立上げの急峻化とを共に実現可能である。

本発明の一実施形態に係るインバータ装置の回路図である。 本発明の比較例に係る解析結果を示すグラフである。 本発明の実施例に係る解析結果を示すグラフである。 （ａ）は、本発明の比較例に係る電圧の制御量とデューティ比との関係を示すグラフである。（ｂ）は、本発明の実施例に係る電圧の制御量とデューティ比との関係を示すグラフである。

先ず、図１を参照し、本発明の一実施形態に係るインバータ装置１の回路構成について説明する。

インバータ装置１は、例えば電解エッチング機器用の装置であり、電力供給源としての直流電源盤２と、負荷としての電解槽４との間に配置されており、直流電源盤２から出力される直流電力を交流電力に変換して電解槽４に供給するものである。インバータ装置１と電解槽４との間には、トランス３が配置されている。

直流電源盤２は、直流電源２０、リアクトルＬＳ１及びコンデンサＣ１を含む。

直流電源２０は、直流電力を生成し外部に出力する電源装置であり、例えば蓄電装置や発電装置であってよい。リアクトルＬＳ１は、直流電源２０の正極側に接続されている。コンデンサＣ１は、リアクトルＬＳ１とインバータ装置１との間において、直流電源２０と並列に接続されている。

インバータ装置１は、コンデンサＣ２、抵抗Ｒ１、フルブリッジインバータ回路１０及び制御部１５を含む。

コンデンサＣ２は、コンデンサＣ１とフルブリッジインバータ回路１０との間において、直流電源２０及びコンデンサＣ１と並列に接続されている。抵抗Ｒ１は、コンデンサＣ２とフルブリッジインバータ回路１０との間において、リアクトルＬＳ１と直列に接続されている。

フルブリッジインバータ回路（「Ｈブリッジ回路」ともいう。）１０は、単相電流形インバータ回路であって、直流電源から供給される直流電力を交流電力に変換する。フルブリッジインバータ回路１０は、ＰＯＬ型（Point Of Load:負荷の直近に電源を配置する方式）であり、ＰＷＭ制御により、「力行正・力行負・回生正・回生負」の４象限運転が行われる。

フルブリッジインバータ回路１０は、ハイサイドスイッチング素子である第１スイッチング素子Ｓ１及びローサイドスイッチング素子である第２スイッチング素子Ｓ２が直列に接続された第１レグＬ１と、ハイサイドスイッチング素子である第３スイッチング素子Ｓ３及びローサイドスイッチング素子である第４スイッチング素子Ｓ４が直列に接続された第２レグＬ２とを有する。第１レグＬ１は、抵抗Ｒ１と第２レグＬ２との間において、直流電源２０及びコンデンサＣ１，Ｃ２と並列に接続されている。第２レグＬ２は、直流電源２０、コンデンサＣ１，Ｃ２及び第１レグＬ１と並列に接続されている。第１スイッチング素子Ｓ１及び第３スイッチング素子Ｓ３は、それぞれ、直流電源２０の正極側に接続されている。第２スイッチング素子Ｓ２及び第４スイッチング素子Ｓ４は、それぞれ、直流電源２０の負極側に接続されている。スイッチング素子Ｓ１〜Ｓ４は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＥＴ（Field Effect Transistor）等で構成される。

制御部１５は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等から構成され、後述のようにフルブリッジインバータ回路１０を制御する。

トランス３は、一次巻線３ａ及び二次巻線３ｂを含む。

一次巻線３ａは、フルブリッジインバータ回路１０の出力に接続されている。一次巻線３ａは、フルブリッジインバータ回路１０の第１レグＬ１を構成する第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２の接続点に接続する一端と、フルブリッジインバータ回路１０の第２レグＬ２を構成する第３スイッチング素子Ｓ３と第４スイッチング素子Ｓ４との接続点に接続する他端とを有する。二次巻線３ｂは、一次巻線３ａと対向して配置されている。フルブリッジインバータ回路１０から一次巻線３ａに供給された交流電力は、変圧され、二次巻線３ｂに誘起されて、電解槽４に供給される。

トランス３と電解槽４との間には、両者を接続する配線に伴う配線抵抗成分Ｒｗ、配線インダクタンス成分ＬＳｗ及び配線静電容量成分Ｃｗが存在している。配線抵抗成分Ｒｗ及び配線インダクタンス成分ＬＳｗは、トランス３の二次巻線３ｂと配線静電容量成分Ｃｗとの間に直列に接続される。配線静電容量成分Ｃｗは、電解槽４の入力側において、二次巻線３ｂと並列に存在している。

電解槽４は、誘導性負荷であり、抵抗Ｒ４とインダクタンス成分ＬＳ４との直列回路を含む。抵抗Ｒ４とインダクタンス成分ＬＳ４との直列回路は、配線静電容量成分Ｃｗと並列に接続されている。この電解槽４のインダクタンス成分ＬＳ４が、電流波形（電流の立上がり及び立下がり）に影響を及ぼす。

次いで、インバータ装置１の制御部１５が実行する制御プログラムについて説明する。

制御プログラムは、制御部１５のＲＯＭに記憶されており、制御部１５のＣＰＵにより実行される。なお、当該制御プログラムは、フレキシブルディスク等のリムーバブル型記録媒体やハードディスク等の固定型記録媒体に記録して配布可能である他、通信回線を介して配布可能である。

制御部１５は、制御プログラムにしたがい、フルブリッジインバータ回路１０における電圧の制御量が所定の正の値以上の場合に、第１スイッチング素子Ｓ１を常時ＯＮ、第２スイッチング素子Ｓ２を常時ＯＦＦとし、かつ、第３スイッチング素子Ｓ３を常時ＯＦＦ、第４スイッチング素子Ｓ４を常時ＯＮとする。

また、制御部１５は、制御プログラムにしたがい、フルブリッジインバータ回路１０における電圧の制御量が所定の負の値以下の場合に、第１スイッチング素子Ｓ１を常時ＯＦＦ、第２スイッチング素子Ｓ２を常時ＯＮとし、かつ、第３スイッチング素子Ｓ３を常時ＯＮ、第４スイッチング素子Ｓ４を常時ＯＦＦとする。

上記制御について、図２及び図３を参照し、具体的に説明する。

図２は、図１に示すインバータ装置１のフルブリッジインバータ回路１０について、上述の本実施形態に係る制御とは異なる制御を行った場合の、比較例に係る解析結果を示すグラフである。

図３は、図１に示すインバータ装置１のフルブリッジインバータ回路１０について、上述の本実施形態に係る制御を行った場合の、実施例に係る解析結果を示すグラフである。

図２及び図３の回路解析では、直流電源２０の出力電圧を５００Ｖ、一次巻線３ａと二次巻線３ｂの電圧比を１３：１とし、また、配線抵抗成分Ｒｗ、配線インダクタンス成分ＬＳｗ及び配線静電容量成分Ｃｗは、単純平行平板構造の導体と見做した。

比較例（図２）では、フルブリッジインバータ回路１０における電圧の制御量が所定の正の値ＶＰ１以上の場合に（図２（ｂ）参照）、第１スイッチング素子Ｓ１を常時ＯＮ、第２スイッチング素子Ｓ２を常時ＯＦＦとし、第３スイッチング素子Ｓ３及び第４スイッチング素子Ｓ４は、ＯＮとＯＦＦとを周期的に繰り返してパルス状の電圧を出力した（図２（ｃ）参照）。

また、比較例（図２）では、フルブリッジインバータ回路１０における電圧の制御量が所定の負の値ＶＰ２以下の場合に（図２（ｂ）参照）、第１スイッチング素子Ｓ１を常時ＯＦＦ、第２スイッチング素子Ｓ２を常時ＯＮとし、第３スイッチング素子Ｓ３及び第４スイッチング素子Ｓ４は、ＯＮとＯＦＦとを周期的に繰り返してパルス状の電圧を出力した（図２（ｃ）参照）。

これに対し、実施例（図３）では、フルブリッジインバータ回路１０における電圧の制御量が所定の正の値ＶＰ１以上の場合に（図３（ｂ）参照）、第１スイッチング素子Ｓ１を常時ＯＮ、第２スイッチング素子Ｓ２を常時ＯＦＦとし、かつ、第３スイッチング素子Ｓ３を常時ＯＦＦ、第４スイッチング素子Ｓ４を常時ＯＮとした（図３（ｃ）参照）。

また、実施例（図３）では、フルブリッジインバータ回路１０における電圧の制御量が所定の負の値ＶＰ２以下の場合に（図３（ｂ）参照）、第１スイッチング素子Ｓ１を常時ＯＦＦ、第２スイッチング素子Ｓ２を常時ＯＮとし、かつ、第３スイッチング素子Ｓ３を常時ＯＮ、第４スイッチング素子Ｓ４を常時ＯＦＦとした（図３（ｃ）参照）。

その結果、比較例（図２）では、デューティ比が最小１２％・最大８８％となったのに対し（図４（ａ）参照）、実施例（図３）では、デューティ比が最小０％・最大１００％となった。

実施例（図３）における電流の立上がりに係る時間Ｔ１（図３（ａ）参照：具体的には３．１ｍｓ）は、比較例（図２）における電流の立上がりに係る時間Ｔ１’（図２（ａ）参照：具体的には３．９ｍｓ）に比べ、短くなった。即ち、実施例（図３）における電流の立上げの傾斜は、比較例（図２）における電流の立上げの傾斜に比べ、大きくなった（具体的には２０％程度大きくなった）。

さらに、実施例（図３）における電流の立下がりに係る時間Ｔ２（図３（ａ）参照）も、比較例（図２）における電流の立下がりに係る時間Ｔ２’（図２（ａ）参照）に比べ、短くなった。即ち、実施例（図３）における電流の立下げの傾斜は、比較例（図２）における電流の立下げの傾斜に比べ、大きくなった。

以上に述べたように、本実施形態によれば、簡素な構成で低コスト化が可能なフルブリッジインバータ回路１０を採用すると共に、制御部１５が、フルブリッジインバータ回路１０における電圧の制御量が所定の正の値ＶＰ１以上の場合に、第１スイッチング素子Ｓ１を常時ＯＮ、第２スイッチング素子Ｓ２を常時ＯＦＦとし、かつ、第３スイッチング素子Ｓ３を常時ＯＦＦ、第４スイッチング素子Ｓ４を常時ＯＮとする（図３（ｂ），（ｃ）参照）。このように、デッドタイムを設けずに上記のタイミングでデューティ比を１００％にすることによって、図２（ａ）及び図３（ａ）から明らかなように、電流の立上げの傾斜を大きくできる。したがって、低コスト化と電流の立上げの急峻化とを共に実現可能である。

また、本実施形態によれば、制御部１５は、フルブリッジインバータ回路１０における電圧の制御量が所定の負の値ＶＰ２以下の場合に、第１スイッチング素子Ｓ１を常時ＯＦＦ、第２スイッチング素子Ｓ２を常時ＯＮとし、かつ、第３スイッチング素子Ｓ３を常時ＯＮ、第４スイッチング素子Ｓ４を常時ＯＦＦとする（図３（ｂ），（ｃ）参照）。この場合、上記のタイミングでデューティ比を０％にすることによって、図２（ａ）及び図３（ａ）から明らかなように、電流の立下げの傾斜を大きくできる。したがって、低コスト化と、電流の立上げの急峻化のみならず、電流の立下げの急峻化をも実現可能である。

また、本実施形態において、フルブリッジインバータ回路１０は、単相電流形インバータ回路である。この場合、単相のため、三相に比べ、電圧が低く安全性が高いものとなる。また、電流形インバータは、１周期当たりのスイッチング回数を少なくできるという利点や、良好な波形を得ることができるという利点がある。

＜変形例＞
以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な設計変更が可能なものである。

本発明に係るインバータ装置の回路構成は、上述した実施形態のものに限定されず、適宜変更可能である。例えば、インバータ装置１と電解槽４との間に、トランス３を介在させなくてもよい。

負荷は、上述の実施形態では電解槽４を例示したが、これに限定されず、例えば交流電源等でもよい。

本発明に係るインバータ装置は、電解エッチング機器用に限定されず、例えば電磁石用電源装置、レーザー装置、スキャニング装置等にも適用可能である。

１ インバータ装置
４ 電解槽（負荷）
１０ フルブリッジインバータ回路
１５ 制御部
２０ 直流電源
Ｌ１ 第１レグ
Ｌ２ 第２レグ
Ｓ１ 第１スイッチング素子
Ｓ２ 第２スイッチング素子
Ｓ３ 第３スイッチング素子
Ｓ４ 第４スイッチング素子

Claims (5)

1. 直流電源から供給される直流電力を交流電力に変換するフルブリッジインバータ回路であって、ハイサイドスイッチング素子である第１スイッチング素子及びローサイドスイッチング素子である第２スイッチング素子が直列に接続された第１レグと、ハイサイドスイッチング素子である第３スイッチング素子及びローサイドスイッチング素子である第４スイッチング素子が直列に接続された第２レグとを有し、前記第１レグと前記第２レグとが並列に接続されたフルブリッジインバータ回路と、
   前記フルブリッジインバータ回路を制御する制御部と、
   を備えたインバータ装置において、
   前記制御部は、
   前記フルブリッジインバータ回路における電圧の制御量が所定の正の値以上の場合に、
   前記第１スイッチング素子を常時ＯＮ、前記第２スイッチング素子を常時ＯＦＦとし、かつ、
   前記第３スイッチング素子を常時ＯＦＦ、前記第４スイッチング素子を常時ＯＮとすることを特徴とするインバータ装置。
2. 前記制御部は、
   前記フルブリッジインバータ回路における電圧の制御量が所定の負の値以下の場合に、
   前記第１スイッチング素子を常時ＯＦＦ、前記第２スイッチング素子を常時ＯＮとし、かつ、
   前記第３スイッチング素子を常時ＯＮ、前記第４スイッチング素子を常時ＯＦＦとすることを特徴とする請求項１に記載のインバータ装置。
3. 前記フルブリッジインバータ回路は、単相電流形インバータ回路であることを特徴とする請求項１又は２に記載のインバータ装置。
4. 直流電源から供給される直流電力を交流電力に変換するフルブリッジインバータ回路であって、ハイサイドスイッチング素子である第１スイッチング素子及びローサイドスイッチング素子である第２スイッチング素子が直列に接続された第１レグと、ハイサイドスイッチング素子である第３スイッチング素子及びローサイドスイッチング素子である第４スイッチング素子が直列に接続された第２レグとを有し、前記第１レグと前記第２レグとが並列に接続されたフルブリッジインバータ回路と、
   前記フルブリッジインバータ回路を制御する制御部と、
   を備えたインバータ装置の制御方法において、
   前記制御部は、
   前記フルブリッジインバータ回路における電圧の制御量が所定の正の値以上の場合に、
   前記第１スイッチング素子を常時ＯＮ、前記第２スイッチング素子を常時ＯＦＦとし、かつ、
   前記第３スイッチング素子を常時ＯＦＦ、前記第４スイッチング素子を常時ＯＮとすることを特徴とする制御方法。
5. 直流電源から供給される直流電力を交流電力に変換するフルブリッジインバータ回路であって、ハイサイドスイッチング素子である第１スイッチング素子及びローサイドスイッチング素子である第２スイッチング素子が直列に接続された第１レグと、ハイサイドスイッチング素子である第３スイッチング素子及びローサイドスイッチング素子である第４スイッチング素子が直列に接続された第２レグとを有し、前記第１レグと前記第２レグとが並列に接続されたフルブリッジインバータ回路と、
   前記フルブリッジインバータ回路を制御する制御部と、
   を備えたインバータ装置の制御プログラムにおいて、
   前記制御部を、
   前記フルブリッジインバータ回路における電圧の制御量が所定の正の値以上の場合に、
   前記第１スイッチング素子を常時ＯＮ、前記第２スイッチング素子を常時ＯＦＦとし、かつ、
   前記第３スイッチング素子を常時ＯＦＦ、前記第４スイッチング素子を常時ＯＮとする手段として機能させることを特徴とする制御プログラム。

Images