JP2020088367A - 電子基板の製造方法、複合シート、および電子基板 - Google Patents
電子基板の製造方法、複合シート、および電子基板 Download PDFInfo
- Publication number
- JP2020088367A JP2020088367A JP2019006383A JP2019006383A JP2020088367A JP 2020088367 A JP2020088367 A JP 2020088367A JP 2019006383 A JP2019006383 A JP 2019006383A JP 2019006383 A JP2019006383 A JP 2019006383A JP 2020088367 A JP2020088367 A JP 2020088367A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder
- substrate
- composite layer
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】樹脂材料を用いて電子部品と基板とのはんだ接合部を効率よく確実に補強できる手段を提供する。【解決手段】電子基板の製造方法は、はんだ部および樹脂部を含む複合層を有する複合シートを準備する工程と、前記複合層を基板上に載置する工程と、第1電子部品を前記複合層上に載置する工程と、リフロー炉内で前記複合層の前記はんだ部が溶融する温度まで加熱する工程と、を有する。【選択図】図3A
Description
本発明は、電子基板の製造方法、複合シート、および電子基板に関する。
従来から、下記特許文献1に示されるように、はんだを用いて電子部品を基板に実装することが行われている。また、電子部品と基板やプリント配線基板とのはんだ接合部を補強するため、樹脂材料を電子部品と基板との間に充填したり(アンダーフィル/エンキャップ)、樹脂材料を電子部品の角部等へ部分的に塗布したり(コーナーボンド/コーナーフィル)することが行われている。
従来の方法では、樹脂材料を用いて電子部品と基板とのはんだ接合部を効率よく確実に補強できないおそれがある。
本発明はこのような事情を考慮してなされ、樹脂材料を用いて電子部品と基板とのはんだ接合部を効率よく確実に補強できる手段を提供することを目的とする。
上記課題を解決するために、本発明の第1態様に係る電子基板の製造方法は、はんだ部および樹脂部を含む複合層を有する複合シートを準備する工程と、前記複合層を基板上に載置する工程と、第1電子部品を前記複合層上に載置する工程と、リフロー炉内で前記複合層の前記はんだ部が溶融する温度まで加熱する工程と、を有する。
また、本発明の第2態様に係る複合シートは、電子部品の基板への実装に用いられる複合シートであって、樹脂部およびはんだ部を含む複合層を備える。
また、本発明の第3態様に係る電子基板は、基板と、前記基板にリフローはんだ付で実装された第1電子部品と、前記基板にリフローはんだ付で実装された第2電子部品と、少なくとも前記第1電子部品と前記基板との間に充填されたアンダーフィルと、を備え、前記第2電子部品と前記基板とを接合するはんだ合金の融点T2は、前記第1電子部品と前記基板とを接合するはんだ合金の融点T1よりも高い。
本発明の上記態様によれば、樹脂材料を用いて電子部品と基板とのはんだ接合部を効率よく確実に補強できる。
(第1実施形態)
以下、第1実施形態の電子基板(実装基板)の製造方法、および当該製造方法に用いる複合シートについて、図面に基づいて説明する。
以下、第1実施形態の電子基板(実装基板)の製造方法、および当該製造方法に用いる複合シートについて、図面に基づいて説明する。
本実施形態の電子基板の製造方法は、例えば図1に示すような電子基板Sを製造することができる。電子基板Sは、基板2と、基板2上に実装された第1電子部品3および第2電子部品4と、を備えている。基板2は、絶縁体により形成された基板本体2aと、導電体により形成された電極2bと、を有している(図3A参照)。第1電子部品3および第2電子部品4は、電極2bに電気的に接続されたインタフェースを有している。
第1電子部品3および第2電子部品4としては、LSI(Large Scale Integration)やSSI(Small Scale Integration)などのIC(Integrated Circuit)チップを用いることができる。特に、CPU(Central Processing Unit),GPU(Graphic Processing Unit),メモリー、SSD(Solid State Drive)などの比較的高価な部品を第1電子部品3として用い、その他の部品を第2電子部品4として用いてもよい。その理由については後述する。
第1電子部品3および第2電子部品4は、リフローはんだ付けによって、基板2に実装される。本明細書において、はんだ合金組成に関する「%」は、特に指定しない限り「質量%」である。
なお、電子基板Sは第2電子部品4を備えていなくてもよい。あるいは、電子基板Sが複数の第1電子部品3または複数の第2電子部品4を備えていてもよい。
なお、電子基板Sは第2電子部品4を備えていなくてもよい。あるいは、電子基板Sが複数の第1電子部品3または複数の第2電子部品4を備えていてもよい。
図2A、図2Bは、本実施形態の電子基板の製造方法に用いられる複合シート1Aの一例を示している。複合シート1Aは、樹脂部11およびはんだ部12を含む複合層10と、複合層10の上面を覆う第1カバーフィルム20と、複合層10の下面を覆う第2カバーフィルム30と、を備えている。
(方向定義)
本実施形態では、複合層10の厚さ方向を上下方向Zという。上下方向Zに直交する一方向を左右方向Xといい、上下方向Zおよび左右方向Xの双方に直交する方向を前後方向Yという。上下方向Zに沿って、基板2側を下方といい、第1電子部品3側を上方という。また、上下方向Zから見ることを平面視という。
本実施形態では、複合層10の厚さ方向を上下方向Zという。上下方向Zに直交する一方向を左右方向Xといい、上下方向Zおよび左右方向Xの双方に直交する方向を前後方向Yという。上下方向Zに沿って、基板2側を下方といい、第1電子部品3側を上方という。また、上下方向Zから見ることを平面視という。
樹脂部11は、電子基板Sにおいて、第1電子部品3のアンダーフィルとなる部分である。樹脂部11としては、エポキシ樹脂、アクリル樹脂、シリコン樹脂などを含む樹脂材料(コンポジットレジン)を用いることができる。樹脂部11の樹脂材料には耐久性、耐熱性など各種耐性を向上させるためにガラス等のフィラーが添加されていても良い。樹脂部11は、粘着性を有していてもよい。ただし、樹脂部11の具体的な材質、組成、性質は上記に限定されず、適宜変更可能である。
樹脂部11は、図2Aに示すように、平面視において正方形状に形成されている。樹脂部11の外形は適宜変更可能であるが、第1電子部品3の本体部3a(図3A参照)に合わせた形状とすることが好ましい。つまり、平面視において、第1電子部品3の本体部3aが正方形状であれば、図2Aに示すように樹脂部11を正方形状とするとよい。あるいは、平面視において、第1電子部品3の本体部3aが長方形状であれば、樹脂部11を長方形状とするとよい。
複合層10には、複数のはんだ部12が含まれている。複数のはんだ部12は、樹脂部11に対して、島状に分散して配置されている。図2A、2Bの例では、各はんだ部12は上下方向に延びる円柱状に形成され、左右方向Xおよび前後方向Yに間隔を空けて配置されている。換言すると、はんだ部12は格子状に配置されている。
はんだ部12の上面および下面は、樹脂部11によって覆われていない。換言すると、はんだ部12は樹脂部11に設けられる複数の貫通孔の内部にそれぞれ形成されており、複合層10の上面および下面に露出している。
はんだ部12の上面および下面は、樹脂部11によって覆われていない。換言すると、はんだ部12は樹脂部11に設けられる複数の貫通孔の内部にそれぞれ形成されており、複合層10の上面および下面に露出している。
はんだ部12の配置は適宜変更可能であるが、第1電子部品3のインタフェース3bの位置に合わせた配置とすることが好ましい。例えば図3Aは、第1電子部品3がBGA(Ball Grid Array)であり、本体部3aの下面に、インタフェース3bとして半球状のはんだボール(バンプ)が格子状に並べて配置された場合を示している。はんだボールの直径は、適宜変更可能であるが、例えば100〜1000μm程度である。第1電子部品3が図3Aに示すようなBGAである場合には、図2Aに示すようなはんだ部12の配置を採用することができる。なお、第1電子部品3にはんだボールを配置せず、第1電子部品3の下面に電極端子が剥き出しであってもよい。その場合、剥き出しになった第1電子部品3の電極端子がインタフェース3bとなり、複合層10のはんだ部12のみによって基板2の電極2bと第1電子部品3の電極端子とが電気的に接続される。
また、図示は省略するが、第1電子部品3のインタフェース3bは、本体部3aから左右方向Xまたは前後方向Yに延びた後、下方に折れ曲がるリードフレーム(電極)であってもよい。この場合、リードフレームの基板2への載置位置に合わせて、複合層10におけるはんだ部12の配置を決定するとよい。例えば平面視において、はんだ部12は、第1電子部品3の本体部3aの外形に沿って間欠的に配置されていてもよい。
はんだ部12は、はんだ合金を含んでいる。はんだ部12の材質としては、例えばはんだペーストやカットされた糸はんだを用いることができる。特に、第1電子部品3のインタフェース3bがはんだボールである場合は、当該はんだボールよりも融点の低いはんだ合金が、はんだ部12の材質として適している。はんだ部12には、フラックスなどのはんだ付け促進剤が含まれていてもよい。
カバーフィルム20、30としては、樹脂シートなどを用いることができる。カバーフィルム20、30の具体的な材質としては、PET(Polyethylene Terephthalate)などが挙げられる。
カバーフィルム20、30としては、樹脂シートなどを用いることができる。カバーフィルム20、30の具体的な材質としては、PET(Polyethylene Terephthalate)などが挙げられる。
はんだ部12に含まれるはんだ合金の融点(後述のT1)は、例えば150℃以下の低融点であることが好ましい。低融点のはんだ合金(低融点はんだ)を用いれば、後述の複合シートリフロー工程において加熱温度を低く抑えることができ、基板2、第1電子部品3、およびはんだ合金の熱膨張率の差による影響が低減する。したがって、複合シートリフロー工程後の冷却工程時の接合部Mへの応力集中を抑制することが可能となる。融点が150℃以下のはんだ合金としては、Sn−Bi系はんだ合金が挙げられる。Sn−Bi系はんだ合金の具体例としては、Sn−Biはんだ合金、Sn−Bi−Cuはんだ合金、Sn−Bi−Niはんだ合金、Sn−Bi−Cu−Niはんだ合金、Sn−Bi−Agはんだ合金、Sn−Bi−Sbはんだ合金が挙げられる。はんだ部12には、上記したはんだ合金が1つまたは2つ以上含まれていてもよいし、他の組成のはんだ合金が含まれていてもよい。
Sn−Biはんだ合金にCuやNiを添加する場合、Cu:0.1〜1.0%、Ni:0.01〜0.1%であることが望ましい。また、上記した合金組成において、Bi含有量は30〜80%であることが望ましい。Bi含有量を上記範囲内にすると、融点を例えば138℃で一定とすることができる。このようなBi含有量を有する合金をはんだ部12に用いることで、後述する複合シートリフロー工程において、第1電子部品3の自重によりインタフェース3bがはんだ部12を押圧しながら、接合部M(はんだ継手ともいう。図3D参照)を形成することができる。また、はんだ部12のはんだ合金の融点をより低くすることで、複合シートリフロー工程における加熱温度を下げ、第1電子部品3や基板2への熱的損傷をより低減することができる。はんだ部12のはんだ合金の融点を充分に低くする観点から、Bi含有量は、35〜70%であることがより望ましく、53〜61%であることが更に望ましい。
なお、第1電子部品3のインタフェース3bがはんだボールである場合、当該はんだボールの材質としては、例えばSn−Cuはんだ合金、Sn−Agはんだ合金、Sn−Ag−Cuはんだ合金、Sn−Ag−Cu−Niはんだ合金、Sn−Ag−Cu−Sbはんだ合金、およびSn−Ag−Cu−Ni−Sbはんだ合金などを用いることができる。これらのはんだ合金は、後述する複合シートリフロー工程の際に溶融しないような融点を示すことが好ましく、例えば融点が200℃以上の高融点はんだであってもよい。
上記したはんだ部12およびインタフェース3bのはんだ合金の組成は一例であり、適宜変更可能である。また、はんだ部12のはんだ合金として説明した組成(低融点はんだ)を、インタフェース3bのはんだ合金に用いてもよい。また、インタフェース3bおよびはんだ部12の両者を低融点はんだで形成してもよいし、両者を高融点はんだで形成してもよい。また、第1電子部品3にはんだを設けず、はんだ部12を低融点はんだまたは高融点はんだで形成してもよい。
次に、以上のように構成された複合シート1Aを用いた電子基板の製造方法について説明する。本実施形態の電子基板の製造方法は、シート準備工程と、シート載置工程と、電子部品載置工程と、複合シートリフロー工程と、を含んでいる。以下、各工程を具体的に説明する。
(シート準備工程)
シート準備工程では、はんだ部12および樹脂部11含む複合層10を有する複合シート1Aを準備する。複合シート1Aは、図2Bに示すようなカバーフィルム20、30を備えていてもよいし、備えていなくてもよい。
複合シート1Aがカバーフィルム20、30を備えている場合には、シート載置工程および電子部品載置工程の前に予めカバーフィルム20、30を除去し、複合層10の上面および下面を露出させる。そして、図3Aに示すように、基板2と複合層10の下面、または第1電子部品3と複合層10の上面を、上下方向Zで対向させる。
シート準備工程では、はんだ部12および樹脂部11含む複合層10を有する複合シート1Aを準備する。複合シート1Aは、図2Bに示すようなカバーフィルム20、30を備えていてもよいし、備えていなくてもよい。
複合シート1Aがカバーフィルム20、30を備えている場合には、シート載置工程および電子部品載置工程の前に予めカバーフィルム20、30を除去し、複合層10の上面および下面を露出させる。そして、図3Aに示すように、基板2と複合層10の下面、または第1電子部品3と複合層10の上面を、上下方向Zで対向させる。
(シート載置工程)
シート載置工程は、シート準備工程の後に行われる。図3Bに示すように、シート載置工程では、複合層10を基板2上に載置する。このとき、はんだ部12の位置が基板2の電極2bの位置に合うように、複合層10と基板2との位置を合わせる。位置合わせは、画像制御などを用いても良いし、位置決めピンなどを用いてもよい。樹脂部11が粘着性を有している場合、基板2に複合層10が接することで、複合層10と基板2とが接着される。したがって、以降の工程ではんだ部12と電極2bとの相対位置がずれることを抑制できる。
なお、シート載置工程を行う前に、基板2の電極2bの表面に、補助的にはんだペーストを設けてもよい。
シート載置工程は、シート準備工程の後に行われる。図3Bに示すように、シート載置工程では、複合層10を基板2上に載置する。このとき、はんだ部12の位置が基板2の電極2bの位置に合うように、複合層10と基板2との位置を合わせる。位置合わせは、画像制御などを用いても良いし、位置決めピンなどを用いてもよい。樹脂部11が粘着性を有している場合、基板2に複合層10が接することで、複合層10と基板2とが接着される。したがって、以降の工程ではんだ部12と電極2bとの相対位置がずれることを抑制できる。
なお、シート載置工程を行う前に、基板2の電極2bの表面に、補助的にはんだペーストを設けてもよい。
(電子部品載置工程)
電子部品載置工程は、シート準備工程の後に行われる。電子部品載置工程は、シート載置工程の後に行われてもよいし、前に行われてもよい。図3Cに示すように、電子部品載置工程では、第1電子部品3を複合層10上に載置する。このとき、第1電子部品3のインタフェース3bの位置がはんだ部12の位置に合うように、第1電子部品3と複合層10との位置を合わせる。位置合わせは、画像制御などを用いてもよいし、位置決めピンなどを用いてもよい。インタフェース3bがはんだボールである場合には、当該はんだボールがはんだ部12の上面に接した状態とする。インタフェース3bがリードフレームである場合には、リードフレームがはんだ部12の上面に接した状態としてもよいし、リードフレームの一部がはんだ部12内に挿入された状態としてもよい。インタフェース3bが、第1電子部品3の本体部3aの下面に剥き出しになった電極端子である場合には、電極端子がはんだ部12の上面に接した状態とする。
なお、電子部品載置工程を行う前に、第1電子部品3のインタフェース3bの表面に、補助的にはんだペーストを設けてもよい。
電子部品載置工程は、シート準備工程の後に行われる。電子部品載置工程は、シート載置工程の後に行われてもよいし、前に行われてもよい。図3Cに示すように、電子部品載置工程では、第1電子部品3を複合層10上に載置する。このとき、第1電子部品3のインタフェース3bの位置がはんだ部12の位置に合うように、第1電子部品3と複合層10との位置を合わせる。位置合わせは、画像制御などを用いてもよいし、位置決めピンなどを用いてもよい。インタフェース3bがはんだボールである場合には、当該はんだボールがはんだ部12の上面に接した状態とする。インタフェース3bがリードフレームである場合には、リードフレームがはんだ部12の上面に接した状態としてもよいし、リードフレームの一部がはんだ部12内に挿入された状態としてもよい。インタフェース3bが、第1電子部品3の本体部3aの下面に剥き出しになった電極端子である場合には、電極端子がはんだ部12の上面に接した状態とする。
なお、電子部品載置工程を行う前に、第1電子部品3のインタフェース3bの表面に、補助的にはんだペーストを設けてもよい。
(複合シートリフロー工程)
複合シートリフロー工程は、シート載置工程および電子部品載置工程の後に行われる。なお、複合シートリフロー工程を行う前に、例えば50〜100℃程度の予備過熱を行い、はんだ部12に含まれる溶剤を除去してもよい。複合シートリフロー工程では、第1電子部品3と基板2とで複合層10が挟まれた状態で、基板2をリフロー炉に入れて加熱する。これにより、複合層10のはんだ部12を溶融させて、図3Dに示すように、インタフェース3bとはんだ部12との接合部M(はんだ継手)を形成する。本明細書では、複合シートリフロー工程における最高温度をTrと表す。Trは、例えば150〜180℃である。なお、図3Dではインタフェース3bの形状が変化しているが、インタフェース3bがリードフレームである場合にはインタフェース3bの形状が変化しなくてもよい。
なお、図3A〜図3Dでは第1電子部品3の実装工程を示しているが第2電子部品4についても同様のシート載置工程及び電子部品載置工程を実施し、複合シートリフロー工程については第1電子部品3と同時に行えばよい。
複合シートリフロー工程は、シート載置工程および電子部品載置工程の後に行われる。なお、複合シートリフロー工程を行う前に、例えば50〜100℃程度の予備過熱を行い、はんだ部12に含まれる溶剤を除去してもよい。複合シートリフロー工程では、第1電子部品3と基板2とで複合層10が挟まれた状態で、基板2をリフロー炉に入れて加熱する。これにより、複合層10のはんだ部12を溶融させて、図3Dに示すように、インタフェース3bとはんだ部12との接合部M(はんだ継手)を形成する。本明細書では、複合シートリフロー工程における最高温度をTrと表す。Trは、例えば150〜180℃である。なお、図3Dではインタフェース3bの形状が変化しているが、インタフェース3bがリードフレームである場合にはインタフェース3bの形状が変化しなくてもよい。
なお、図3A〜図3Dでは第1電子部品3の実装工程を示しているが第2電子部品4についても同様のシート載置工程及び電子部品載置工程を実施し、複合シートリフロー工程については第1電子部品3と同時に行えばよい。
また、複合シートリフロー工程では、樹脂部11も加熱されて、ある程度流動可能な状態となる。このため、接合部Mを取り囲むように樹脂部11の形状も変化する。
複合シートリフロー工程の後で冷却工程を行うことで、接合部Mおよび樹脂部11が硬化され、各々の形状が安定する。このとき、樹脂部11がアンダーフィルとなり、樹脂部11によって第1電子部品3と基板2とが接着固定されて、電子基板Sが得られる。
複合シートリフロー工程の後で冷却工程を行うことで、接合部Mおよび樹脂部11が硬化され、各々の形状が安定する。このとき、樹脂部11がアンダーフィルとなり、樹脂部11によって第1電子部品3と基板2とが接着固定されて、電子基板Sが得られる。
以上説明したように、本実施形態の電子基板の製造方法は、はんだ部12および樹脂部11を含む複合層10を有する複合シート1Aを準備するシート準備工程と、複合層10を基板2上に載置するシート載置工程と、第1電子部品3を複合層10に載置する電子部品載置工程と、複合層10のはんだ部12が溶融する温度まで加熱する複合シートリフロー工程と、を有している。そして、複合シートリフロー工程では、はんだ部12と第1電子部品3のインタフェース3bとが接合して接合部Mが形成されるとともに、樹脂部11によって第1電子部品3の本体部3aと基板2とが接着される。したがって、接合部Mとアンダーフィルとを別々の工程で形成する必要がなくなり、電子部品3と基板2との接合強度を高めた電子基板Sを、より効率よく製造することができる。
また本実施形態を用いれば、複合シート1Aの複合層10の厚みやはんだ部12のはんだの量を最適化することで接合部Mを隙間なく覆うことができ、確実に接合部Mを補強することができる。
また本実施形態を用いれば、複合シート1Aの複合層10の厚みやはんだ部12のはんだの量を最適化することで接合部Mを隙間なく覆うことができ、確実に接合部Mを補強することができる。
また、本実施形態の複合シート1Aは、樹脂部11およびはんだ部12を含む複合層10を備えている。この複合シート1Aを用いることで、上記した電子基板の製造方法を実行することができる。
また、複合シート1Aは、複合層10の上面を覆う第1カバーフィルム20と、複合層10の下面を覆う第2カバーフィルム30と、を備えていてもよい。この構成により、樹脂部11が粘着性を有していたとしても、複合シート1Aを容易に流通、保管することができる。あるいは、はんだ部12に揮発性の物質(フラックスなど)が含まれていたとしても、複合シート1Aを流通、保管している際に、当該揮発性の物質が揮発することを抑制できる。この観点では、カバーフィルム20、30は、通気性の低い材質により形成されていることが好ましい。
また、複合シート1Aは、複合層10の上面を覆う第1カバーフィルム20と、複合層10の下面を覆う第2カバーフィルム30と、を備えていてもよい。この構成により、樹脂部11が粘着性を有していたとしても、複合シート1Aを容易に流通、保管することができる。あるいは、はんだ部12に揮発性の物質(フラックスなど)が含まれていたとしても、複合シート1Aを流通、保管している際に、当該揮発性の物質が揮発することを抑制できる。この観点では、カバーフィルム20、30は、通気性の低い材質により形成されていることが好ましい。
(第2実施形態)
次に、本発明に係る第2実施形態について説明するが、第2第1実施形態と基本的な構成は同様である。このため、同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
次に、本発明に係る第2実施形態について説明するが、第2第1実施形態と基本的な構成は同様である。このため、同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
本実施形態は、シート載置工程および電子部品載置工程の前に、以下に説明する予備実装工程を含む点で第1実施形態と異なる。
(予備実装工程)
予備実装工程では、シート載置工程および電子部品載置工程の前に、第2電子部品4を基板2上にあらかじめ実装する。このため、図4Aに示すように、第1電子部品3を実装する前に基板2上に第2電子部品4が実装された状態となる。第2電子部品4は、接合部M(はんだ継手)によって、基板2の電極2bに電気的に接続されている。予備実装工程においては、第2電子部品4はリフローはんだ付で基板2に実装されることが好ましい。また第2電子部品4をリフローはんだ付で基板2に実装する方法としては、上記第1実施形態に示した方法を用いてもよいし、はんだペーストを基板2の電極2b上に塗布してリフローするなどの既存の方法を用いてもよい。
予備実装工程では、シート載置工程および電子部品載置工程の前に、第2電子部品4を基板2上にあらかじめ実装する。このため、図4Aに示すように、第1電子部品3を実装する前に基板2上に第2電子部品4が実装された状態となる。第2電子部品4は、接合部M(はんだ継手)によって、基板2の電極2bに電気的に接続されている。予備実装工程においては、第2電子部品4はリフローはんだ付で基板2に実装されることが好ましい。また第2電子部品4をリフローはんだ付で基板2に実装する方法としては、上記第1実施形態に示した方法を用いてもよいし、はんだペーストを基板2の電極2b上に塗布してリフローするなどの既存の方法を用いてもよい。
本実施形態では、図4A〜4Dに示すように、基板2に第2電子部品4が予め実装された状態で、第1電子部品3を実装するための各工程が行われる。
第1電子部品3を実装するためのシート準備工程、シート載置工程、電子部品載置工程、及び複合シートリフロー工程については、第1実施形態と同様である。
第1電子部品3を実装するためのシート準備工程、シート載置工程、電子部品載置工程、及び複合シートリフロー工程については、第1実施形態と同様である。
本実施形態は、例えば第1電子部品3が比較的高価又は入手が比較的困難であり、第2電子部品4が比較的安価又は入手が比較的容易である場合に好適である。比較的安価又は入手が比較的容易な第2電子部品4を予め基板2に実装しておき、電子基板Sの需要に合わせて、第1電子部品3を実装することが可能となるためである。また、第2電子部品4と基板2との間にアンダーフィルを設ける必要がない場合や、当該アンダーフィルの信頼性が、第1電子部品3と基板2との間のアンダーフィルの信頼性より低くてもよい場合にも好適である。
本実施形態では、複合層10のはんだ部12のはんだ合金の融点をT1、第2電子部品4のリフローはんだ付に用いられるはんだ合金の融点をT2とすると、T2はT1よりも高い(T2>T1)ことが好ましい。例えば、複合シート1Aのはんだ部12に、第1実施形態で説明したようなT1が150℃以下の低融点はんだ合金を用いる場合、T2は180℃程度であることが好ましい。第2電子部品4のリフローはんだ付に用いられるはんだ合金として、T1よりも融点が高いはんだ合金を選択することで、複合シートリフロー工程で第2電子部品4の接合部M(はんだ継手)が再溶融することを防ぐことができる。
さらにその場合、複合シートリフロー工程における最高温度TrはT1<Tr<T2の関係を満たし、複合シートリフロー工程中に第2電子部品4の接合部Mが溶融しない温度であることが望ましい。Trがこの温度域であれば、複合シートリフロー工程中に第2電子部品4のはんだ接合が不安定となることを抑制できる。
なお、予備実装工程に含まれるリフロー工程における最高温度をTpと表すと、予備実装工程に含まれるリフロー工程の最高温度TpはT2以上であり、例えばTpは190℃以上であることが挙げられる。整理すると、T1<Tr<T2<Tpであることが好ましい。
なお、予備実装工程に含まれるリフロー工程における最高温度をTpと表すと、予備実装工程に含まれるリフロー工程の最高温度TpはT2以上であり、例えばTpは190℃以上であることが挙げられる。整理すると、T1<Tr<T2<Tpであることが好ましい。
以上説明したように、本実施形態の電子基板の製造方法は、基板2にあらかじめリフローはんだ付けによって第2電子部品4を実装し、第2電子部品4と基板2とを接合するはんだ合金の融点T2は、複合シート1Aのはんだ部12のはんだ合金の融点T1よりも高い。この構成により、上述のように、第1電子部品3および第2電子部品4を別々の工程で基板2に実装したとしても、電子基板Sの信頼性を確保することができる。
また、本実施形態によれば、基板2と、基板2にリフローはんだ付で実装された第1電子部品3と、基板2にリフローはんだ付で実装された第2電子部品4と、少なくとも第1電子部品3と基板2との間に充填されたアンダーフィルと、を備えた電子基板Sが得られる。そして、第2電子部品4と基板2とを接合するはんだ合金の融点T2が、第1電子部品3と基板2とを接合するはんだ合金の融点T1よりも高いことで、上述の通り複合シートリフロー工程で第2電子部品4の接合部M(はんだ継手)が再溶融することを抑制した電子基板Sが得られる。
(第3実施形態)
次に、本発明に係る第3実施形態について説明するが、第1実施形態と基本的な構成は同様である。このため、同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
次に、本発明に係る第3実施形態について説明するが、第1実施形態と基本的な構成は同様である。このため、同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図5A、5Bに示すように、本実施形態の複合シート1Bでは、樹脂部11に空隙11aおよび接続部11bが形成されている。空隙11aは、複合層10の上面から下方に向けて窪む凹部であり、平面視で十字形に形成されている。接続部11bは空隙11aの下方に設けられている。換言すると、接続部11bは空隙11aの下方を閉塞している。接続部11bは、一部のはんだ部12の下端部を保持している。
本実施形態の複合シート1Bも、第1実施形態の複合シート1Aと同様に用いることができる。また、複合シート1Bを用いた場合には、電子部品3の本体部3aの角部に選択的にアンダーフィルを設ける(いわゆるコーナーボンドを施す)ことが、簡易な製造方法で実現できる。さらに、第1電子部品3がBGAである場合に、コーナーボンドを施しつつ、第1電子部品3の中央部のインタフェース3bも基板2の電極2bに接続することができる。
第1〜第3実施形態は、樹脂部11が、平面視で少なくとも第1電子部品3の4つの角部に対応する基板2上の位置を覆う形状となっている点で共通している。
ただし、第3実施形態では、樹脂部11が平面視で第1電子部品3の4つの角部に対応する基板2上の位置以外の部分に空隙11aを有している点で、第1、第2実施形態と異なっている。
ただし、第3実施形態では、樹脂部11が平面視で第1電子部品3の4つの角部に対応する基板2上の位置以外の部分に空隙11aを有している点で、第1、第2実施形態と異なっている。
なお、図5Aでは、複合層10の4つの角部に、樹脂部11およびはんだ部12により構成された略正方形の領域(空隙11aを除く部分)が設けられている。しかしながら、4つの角部に設けられる領域の形状は適宜変更可能であり、例えば三角形状などであってもよい。この場合、空隙11aは平面視で十字形であるとは限らない。
なお、本発明の技術的範囲は前記実施の形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、前記第1〜第3実施形態でははんだ部12が円柱状であったが、はんだ部12の形状を適宜変更してもよい。
例えば図6Aに示す複合シート1Cのように、はんだ部12の幅または断面積が、下方に向かうに従って漸次小さくなっていてもよい。あるいは、はんだ部12の幅または断面積が、上方に向かうに従って漸次小さくなっていてもよい。
また、例えば図6Bに示す複合シート1Dのように、はんだ部12の上部の幅または断面積が下方に向かうに従って漸次小さくなり、はんだ部12の下部の幅または断面積が下方に向かうに従って漸次大きくなっていてもよい。
例えば図6Aに示す複合シート1Cのように、はんだ部12の幅または断面積が、下方に向かうに従って漸次小さくなっていてもよい。あるいは、はんだ部12の幅または断面積が、上方に向かうに従って漸次小さくなっていてもよい。
また、例えば図6Bに示す複合シート1Dのように、はんだ部12の上部の幅または断面積が下方に向かうに従って漸次小さくなり、はんだ部12の下部の幅または断面積が下方に向かうに従って漸次大きくなっていてもよい。
また、例えば図6Cに示す複合シート1Eのように、はんだ部12の上部の幅または断面積が、はんだ部12の下部の幅または断面積よりも大きくてもよい。あるいは、はんだ部12の上部の幅または断面積が、はんだ部12の下部の幅または断面積よりも小さくてもよい。
また、1つの複合層10に含まれる複数のはんだ部12同士の形状を互いに異ならせて、図6A〜6Cに示す形態を組み合わせてもよい。
これらのように、複合層10の厚さ方向(上下方向Z)に沿う断面視において、はんだ部12の幅または断面積を厚さ方向に沿って変化させることで、複合層10におけるはんだ部12と樹脂部11との体積比を容易に調整することができる。
また、1つの複合層10に含まれる複数のはんだ部12同士の形状を互いに異ならせて、図6A〜6Cに示す形態を組み合わせてもよい。
これらのように、複合層10の厚さ方向(上下方向Z)に沿う断面視において、はんだ部12の幅または断面積を厚さ方向に沿って変化させることで、複合層10におけるはんだ部12と樹脂部11との体積比を容易に調整することができる。
また、前記第3実施形態では、1つの複合シート1Bに空隙11aを形成することで、第1電子部品3にコーナーボンドを施した。しかしながら、第1電子部品3の本体部3aよりも面積の小さい4枚の複合シート1Aを用いて、コーナーボンドを施しても良い。この場合、シート準備工程では、本体部3aよりも平面視における面積の小さい4枚の複合シート1Aを用意する。シート載置工程では、図7Aに示すように、基板2における本体部3aの4つの角部に対応する位置に、4枚の複合シート1Aの各複合層10を載置する。そして電子部品載置工程では、第1電子部品3の4つの角部を、各複合層10上にそれぞれ載置する。
また、図7Bに示すように、第1電子部品3の角部だけでなく、各辺の中央付近に対応する位置に複合層10を配置してもよい。この場合、複合シート1Aを用いた樹脂部11の充填箇所は8か所になる。
なお、図7Bでは第1電子部品3の全ての辺の中央部に対応する位置に複合層10を配置したが、一部の辺の中央部に対応する位置にのみ複合層10を配置してもよい。また、第1電子部品3の1つの辺に対応する位置に、複数の複合層10を並べて配置してもよい。つまり、複合層10の数は4箇所(図7A)または8箇所(図7B)に限られず、5〜7箇所あるいは9箇所以上であってもよい。
なお、図7Bでは第1電子部品3の全ての辺の中央部に対応する位置に複合層10を配置したが、一部の辺の中央部に対応する位置にのみ複合層10を配置してもよい。また、第1電子部品3の1つの辺に対応する位置に、複数の複合層10を並べて配置してもよい。つまり、複合層10の数は4箇所(図7A)または8箇所(図7B)に限られず、5〜7箇所あるいは9箇所以上であってもよい。
つまり、少なくとも4つの独立した複合層10を有するように複合シート1Aを準備し、第1電子部品3の4つの角部に対応する基板2上の位置に、各複合層10を載置してもよい。このような方法でも、第1電子部品3にコーナーボンドを施すことができる。なお、図7A、図7Bではシート載置工程の後に電子部品載置工程を行っているが、この順番を逆にしてもよい。つまり、複数の複合層10を第1電子部品3の下面に設けてから、当該第1電子部品3を基板2上に載置してもよい。
また、複合層10の形状を適宜変更してもよい。例えば図7Cに示すように、三角形状の複合層10を、第1電子部品3の4つの角部に対応する位置に配置してもよい。また、複合層10を四角形または三角形以外の形状としてもよい。
その他、本発明の趣旨を逸脱しない範囲で、上記した実施の形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上記した実施形態や変形例を適宜組み合わせてもよい。
1A〜1F…複合シート 2…基板 3…第1電子部品 4…第2電子部品 10…複合層 11…樹脂部 11a…空隙 12…はんだ部 20…第1カバーフィルム 30…第2カバーフィルム
Claims (11)
- はんだ部および樹脂部を含む複合層を有する複合シートを準備する工程と、
前記複合層を基板上に載置する工程と、
第1電子部品を前記複合層上に載置する工程と、
リフロー炉内で前記複合層の前記はんだ部が溶融する温度まで加熱する工程と、を有する、
電子基板の製造方法。 - 前記基板には、あらかじめリフローはんだ付けによって第2電子部品が実装されており、
前記第2電子部品と前記基板とを接合するはんだ合金の融点T2は、前記はんだ部のはんだ合金の融点T1よりも高い、請求項1に記載の電子基板の製造方法。 - 前記複合層のはんだ部を溶融させる際の最高温度Trは前記T1よりも高く前記T2よりも低い、請求項2に記載の電子基板の製造方法。
- 前記樹脂部が平面視で少なくとも前記第1電子部品の4つの角部に対応する前記基板上の位置を覆う形状である、請求項1から3のいずれか1項に記載の電子基板の製造方法。
- 前記樹脂部が平面視で前記4つの角部に対応する前記基板上の位置以外の部分に空隙を有する、請求項4に記載の電子基板の製造方法。
- 少なくとも4つの独立した前記複合層を有するように前記複合シートが準備され、
前記第1電子部品の4つの角部に対応する前記基板上の位置に前記各複合層を載置する、請求項4に記載の電子基板の製造方法。 - 電子部品の基板への実装に用いられる複合シートであって、
樹脂部およびはんだ部を含む複合層を備える、複合シート。 - 前記複合層の上面を覆う第1カバーフィルムと、
前記複合層の下面を覆う第2カバーフィルムと、を備える、請求項7に記載の複合シート。 - 前記複合層の厚さ方向に沿う断面視において、
前記はんだ部の幅が、前記厚さ方向に沿って変化している、請求項7または8に記載の複合シート。 - 前記はんだ部が、前記複合層の上面および下面に露出している、請求項7から9のいずれか1項に記載の複合シート。
- 基板と、
前記基板にリフローはんだ付で実装された第1電子部品と、
前記基板にリフローはんだ付で実装された第2電子部品と、
少なくとも前記第1電子部品と前記基板との間に充填されたアンダーフィルと、を備え、
前記第2電子部品と前記基板とを接合するはんだ合金の融点T2は、前記第1電子部品と前記基板とを接合するはんだ合金の融点T1よりも高い、電子基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862768970P | 2018-11-18 | 2018-11-18 | |
US62/768,970 | 2018-11-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020088367A true JP2020088367A (ja) | 2020-06-04 |
Family
ID=70909401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019006383A Pending JP2020088367A (ja) | 2018-11-18 | 2019-01-17 | 電子基板の製造方法、複合シート、および電子基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020088367A (ja) |
-
2019
- 2019-01-17 JP JP2019006383A patent/JP2020088367A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8368195B2 (en) | Semiconductor device including arrangement to control connection height and alignment between a plurity of stacked semiconductor chips | |
US8120166B2 (en) | Semiconductor package and method of manufacturing the same, and semiconductor device and method of manufacturing the same | |
TWI523127B (zh) | 電子裝置之製造方法 | |
CN107104055A (zh) | 半导体装置和其制造方法 | |
JP5870303B2 (ja) | 回路基板及びその製造方法 | |
JP3019851B1 (ja) | 半導体装置実装構造 | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
US20190295997A1 (en) | Semiconductor devices and methods of fabricating the same | |
US11094658B2 (en) | Substrate, electronic substrate, and method for producing electronic substrate | |
CN111200913B (zh) | 电子基板的制造方法及安装用片 | |
JP4629912B2 (ja) | はんだバンプの形成方法 | |
JP2020088367A (ja) | 電子基板の製造方法、複合シート、および電子基板 | |
CN111199921B (zh) | 电子基板的制造方法、复合片以及电子基板 | |
US10833050B1 (en) | Interposer, electronic substrate, and method for producing electronic substrate | |
JP2004281634A (ja) | 積層実装型半導体装置の製造方法 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
JP2020088368A (ja) | 電子基板の製造方法および実装用シート | |
JP2007220740A (ja) | 半導体装置及びその製造方法 | |
JP3178401B2 (ja) | パッケージのbga型電極の形成および接続方法 | |
JP2005142497A (ja) | 電子部品及び電子部品の実装方法 | |
WO2021261013A1 (ja) | 電子制御装置および電子制御装置の製造方法 | |
US10638614B2 (en) | Semiconductor package module | |
JP2011238662A (ja) | 電子装置、配線基板、電子装置の製造方法 | |
US20100038123A1 (en) | Board unit and manufacturing method for the same | |
TWI333268B (en) | Flip-chip bonding process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200428 |